【課題】複数の段差を備えた微細な３次元構造パターンの製造に好適なパターン製造方法を提供すること。
【解決手段】ハードマスク層１２の１段目の段差部１５’’のパターン位置から所望の距離をずらした位置のレジスト膜１３を露光させレジストパターン１４’を形成し、レジストパターン１４’をマスクとしてハードマスク層１２をエッチングすることで、所望の位置に３次元構造の２段目の段差部１９を形成出来る。また、ハードマスク層１２は基板１１に対してエッチング選択比が高い材料であるため、形成する３次元構造パターンに対応する２段目の段差部１９の段差は、所望する３次元構造パターンよりも、深さを小さく出来る。また、ハードマスク層１２に２段目の段差部１９を形成するにあたり、ハードマスク層１２を基板１１の表面を覆うように残存させることにより、複数段のパターン形成において、基板１１の帯電（チャージアップ）を抑制出来る。 （もっと読む）

【課題】研磨工程を含む新規な半導体装置の製造方法を提供する。
【解決手段】半導体装置の製造方法は、半導体基板上方に、絶縁膜を形成する工程と、絶縁膜に、第１の深さを有するダミー溝と、第１の深さよりも深い第２の深さを有する配線溝と、配線溝の底面に配置されるビアホールとを形成する凹部形成工程と、ダミー溝内、配線溝内、ビアホール内、及び絶縁膜上方に、導電材を堆積させる工程と、絶縁膜上方の導電材を研磨除去する工程とを有する。 （もっと読む）

【課題】周期的に配列された複数本の配線と導電部材が設けられ、導電部材に配線よりも高い電圧を印加することができる半導体装置及びその製造方法を提供する。
【解決手段】実施形態に係る半導体装置は、一方向に延び、周期的に配列された複数本の第１配線と、前記複数本の第１配線からなる群の外側に配置され、前記一方向に延びる第２配線と、前記群と前記第２配線との間に設けられた第３配線と、前記第２配線から見て前記群の反対側に配置された複数の導電部材と、を備える。そして、前記第１配線と前記第３配線との最短距離、及び前記第３配線と前記第２配線との最短距離は、前記第１配線間の最短距離と等しく、前記第２配線と前記導電部材との最短距離は、前記第１配線間の最短距離よりも長い。 （もっと読む）

【課題】絶縁層の凹部に導電体を十分に充填させることができる半導体装置の配線形成方法を提供する。
【解決手段】はじめに、低誘電率層２１上に所定パターンで形成されたメタルハードマスク層２５をマスクとして低誘電率層２１をエッチングすることにより形成された凹部２４を有する基板を準備する。次に、低誘電率層２１上のメタルハードマスク層２５を薬液により除去する。その後、低誘電率層２１の凹部２４に導電体２３を充填する。このようにして、ダマシン法により、半導体装置３０の配線が形成される。 （もっと読む）

【課題】半導体素子及びその製造方法を提供する。
【解決手段】基板上で第１方向に延在するラインパターンと、ラインパターンの端部から、第１方向と異なる方向に延在する分岐ラインパターンとをそれぞれ含む第１導電ライン；第２導電ライン；第３導電ラインとを含む半導体素子であり、中間に位置する導電ラインの分岐ラインパターンは、他の導電ラインの分岐ラインパターン間に位置し、長さもさらに短い。これにより、コンタクト・パッドが、導電ラインの分岐ラインパターンと一体に形成されうる。 （もっと読む）

【課題】歩留まりに優れた構造を有する半導体装置およびその製造方法を提供する。
【解決手段】半導体装置は、基板と、基板上に形成されており、配線および絶縁層により構成された配線層が複数積層された多層配線層と、平面視において、基板内の記憶回路領域に形成されており、多層配線層内に埋め込まれた少なくとも１以上の容量素子および周辺回路を有する記憶回路と、平面視において、基板内の憶回路領域とは異なる領域である論理回路領域に形成された論理回路と、を備え、容量素子は、下部電極、容量絶縁膜、上部電極、埋設電極および、上部接続配線で構成されており、上部接続配線と埋設電極とは、同一の材料かつ一体に構成されており、上部接続配線と下部電極との間には、論理回路を構成する前記配線が少なくとも１以上設けられており、上部接続配線の上面と、上部接続配線と同じ配線層に形成された論理回路を構成する配線の上面とが、同一面を構成する。 （もっと読む）

【課題】配線抵抗が低く配線間の絶縁性の高い回路基板及びその製造方法を提供する。
【解決手段】基板上に、Ｃｕを含む導電性材料の配線構造体を形成し、配線構造体の表面に、Ｃｕ−Ｎ結合を有する絶縁性の拡散防止膜を形成した後、拡散防止膜が形成された配線構造体を覆うように、絶縁膜を形成する。 （もっと読む）

【課題】微小なコンタクトホールを形成し、集積回路を微細化することを目的とする。
【解決手段】スイッチング素子および各配線を覆う層間絶縁膜１１１として有機材料を用い、且つ、金属膜１１２のマスクを用い、ドライエッチング法によってコンタクトホールを形成し、配線１１４を形成する。 （もっと読む）

【課題】貫通電極を有する半導体装置及びその製造方法において、処理時間及び処理コストを大幅に低減できる半導体装置及びその製造方法を提供する。
【解決手段】貫通電極１９を有する半導体装置及びその製造方法において、半導体基板５の裏面の貫通電極１９を含む再配線層１８の周囲を囲むように配線同士を絶縁する絶縁部形成用ダミー溝穴部７ｂを有することにより、配線間を絶縁するためには絶縁部形成用ダミー溝穴部７ｂの底部に存在する金属層のみを除去すれば良く、大幅な処理時間及び処理コストの低減が実現できる。 （もっと読む）

【課題】コンタクト電極と配線とを安定して接続する。
【解決手段】実施形態の半導体装置は、平面形状がリング状の第１のコンタクト部４１を有する第１の配線４０と、第１の配線４０より下層に設けられる第２の配線５０と、コンタクト部４１のリング状の部分を貫通して、２つの配線４０，５０を電気的に接続するコンタクト電極６０とを含み、基板１１上に設けられる配線領域を具備する。 （もっと読む）

【課題】記憶素子の下にあるコンタクトプラグの上面の平坦性を改善し、信頼性の高い半導体記憶装置を提供する。
【解決手段】半導体記憶装置は、半導体基板と、半導体基板上に設けられた複数のスイッチングトランジスタと、隣接する２つのスイッチングトランジスタ間に埋め込まれ、該隣接する２つのスイッチングトランジスタの各ゲートから絶縁されかつ該隣接する２つのスイッチングトランジスタのソースまたはドレインに電気的に接続され、上面がスイッチングトランジスタの上面よりも高い位置にあるコンタクトプラグと、コンタクトプラグの上面上に設けられ、データを記憶する記憶素子と、記憶素子上に設けられた配線とを備えている。 （もっと読む）

【課題】基材の内部に空隙を形成するための方法を提供する。
【解決手段】基材を用意する工程；少なくとも１つの犠牲材料前駆体の堆積によって犠牲材料を堆積する工程；複合層を堆積する工程；該複合層中のポロゲン材料を除去して多孔質層を形成する工程；及び積層基材を除去媒体と接触させて前記犠牲材料を実質的に除去し、前記基材の内部に空隙を与える工程を含み、前記少なくとも１つの犠牲材料前駆体が、有機ポロゲン、シリコン、極性溶媒に可溶な金属酸化物、及びそれらの混合物からなる群より選択される方法が提供される。 （もっと読む）

【課題】簡易な追加工程を設けることで、基板のベベル部から膜が剥離することを抑制する。半導体装置の製造歩留まりの低下を抑制すると共に、製造コストの増加を抑制する。
【解決手段】半導体基板上の全面に、１以上の膜を有する構造を形成した後、膜構造上にパターンを有する第１のマスクを形成する。ベベル部上の第１のマスクを覆うように第２のマスクを形成する。第１のマスク及び第２のマスクを用いて、膜構造をエッチングした後、残留した第１のマスク及び第２のマスクを除去する。 （もっと読む）

【課題】応力緩和機能を有するウェハレベルＣＳＰと称される半導体装置において、外部電極の配置自由度が高い半導体装置の製造方法を提供する。
【解決手段】絶縁樹脂層を第１電極が形成された半導体ウェハ表面１０に形成する工程、前記絶縁樹脂層の一部を除去して、開口径（Ｄ１）の開口部３２を形成し、前記半導体ウェハ表面１０の第１電極を露出させる工程、外部電極と前記第１電極を接続するための再配線層を前記絶縁樹脂層表面に形成する工程、前記再配線層の表面に再配線保護層を形成する工程、前記再配線保護層の一部を除去して、Ｄ２＞Ｄ１となるような開口径（Ｄ２）の開口部３２を形成し、前記第１電極と、前記外部電極を形成するための第２電極を露出させる工程、前記第１電極及び前記第２電極の表面にめっき層を形成する工程、前記めっき層を溶融することによって前記外部電極を形成する工程を含む、半導体装置の製造方法。 （もっと読む）

【課題】キャパシタの誘電体膜を構成する強誘電体又は高誘電体の結晶性が良好であり、キャパシタのスイッチング電荷量が高く、低電圧動作が可能で信頼性が高い半導体装置及びその製造方法を提供すること。
【解決手段】半導体基板１１０にトランジスタＴ１、Ｔ２を形成した後、ストッパ層１２０及び層間絶縁膜１２１を形成する。そして、層間絶縁膜１２１にコンタクトホールを形成し、層間絶縁膜１２１上に銅膜を形成してコンタクトホール内に銅を埋め込む。その後、低圧ＣＭＰ研磨又はＥＣＭＰ研磨により層間絶縁膜１２１上の銅膜を除去して表面を平坦化し、プラグ１２４ａ，１２４ｂを形成する。次いで、バリアメタル１２５、下部電極１２６ａ、強誘電体膜１２７及び上部電極１２８ａを形成する。このようにして、強誘電体キャパシタ１３０を有する半導体装置（ＦｅＲＡＭ）が形成される。 （もっと読む）

【課題】コンタクトホールをより微細に形成することができる薄膜のパターニング方法及び表示パネルの製造方法を提供する。
【解決手段】所定の段差部を有した絶縁層２５を形成する工程と、スパッタ法により前記段差部を覆うようにして前記絶縁層２５上に犠牲層２８を成膜する工程と、前記段差部に対応する領域における前記犠牲層２８のうちの少なくとも一部の除去と、前記除去により前記犠牲層２８から露出された領域における前記絶縁層２５の除去とを、ドライエッチングにより連続して行う工程と、前記ドライエッチングで残存した前記犠牲層２８の少なくとも一部をウェットエッチングにより除去する工程と、を有する。 （もっと読む）

【課題】無機材料を用いてコストの低減を図りながら、応力集中によるクラックを回避しつつ、銅配線を覆うことができるパッシベーション膜を有する半導体装置およびその製造方法を提供する。
【解決手段】半導体装置１０は、層間絶縁膜２５と、層間絶縁膜２５上に突出して形成され、銅を主成分とする材料からなる配線２７と、配線２７を覆うように形成されたパッシベーション膜３０とを含む。パッシベーション膜３０は、配線２７側から順に第１窒化膜３１、中間膜３３および第２窒化膜３２を積層した積層膜からなる。中間膜３３は、第１および第２窒化膜３１，３２とは異なる絶縁材料（たとえば酸化物）からなる。 （もっと読む）

【課題】配線溝パターンの深さを精密に制御でき、かつ当該配線溝パターンのダメージ形成を抑制できる半導体装置の製造方法を提供する。
【解決手段】拡散防止膜ＡＤＦ上に、第２の低誘電率膜ＬＯＷＫ２ｃ、第３の低誘電率膜ＬＯＷＫ３ｃ、マスク層となるべき膜がこの順に積層される。マスク層となるべき膜をエッチングし、底面が第３の低誘電率膜ＬＯＷＫ３ｃの表面により構成される配線溝パターンを形成することにより、マスク層ＳＩＯ２ｄが形成される。アッシング処理により第１のレジストマスクが除去される。マスク層の配線溝パターンを用いて、底面が第２の低誘電率膜ＬＯＷＫ２ｃとなるように、配線溝ＴＲＣＨが形成される。充填される銅金属ＣＵａの頂面から第３の低誘電率膜ＬＯＷＫ３ｃまでの層がＣＭＰ法により除去される。上記各低誘電率膜はＦＳＧよりも誘電率が低く、第２の低誘電率膜ＬＯＷＫ２ｃは第３の低誘電率膜ＬＯＷＫ３ｃよりも誘電率が低い。 （もっと読む）

【課題】信頼性の高い配線層を低コストで形成し得る配線層の形成方法を提供する。
【解決手段】基板１０上に樹脂層１２を形成する工程と、樹脂層１２上にチタンを含む密着層１４を形成する工程と、密着層１４上にシード層１６を形成する工程と、シード層１６上に配線層２２を形成する工程と、配線層２２をマスクとしてシード層１６をエッチングする工程と、一般式Ｔｉ（ＯＲ^１）_Ｘ（Ｏ_ＹＲ^２）_４−Ｘ（但し、Ｒ^１、Ｒ^２はアルキル基又は水素であり、Ｘは１〜３の整数であり、Ｙは正の整数である）、又は、一般式Ｔｉ（ＯＲ^３）_４（但し、Ｒ^３はアルキル基である）で表されるチタン有機化合物が添加されたエッチング液を用い、前記配線層２２をマスクとして、前記密着層１４をエッチングする工程とを有している。 （もっと読む）

【課題】 銅からなる配線上に半田ボールが設けられた半導体装置において、半田ボール中の錫が配線に拡散するのをより一層抑制することができるようにする。
【解決手段】 配線７のランド上面には錫拡散抑制層１２が設けられ、この錫拡散抑制層１２上に半田ボール１３が設けられている。この場合、錫拡散抑制層１２は、銅含有率が高い非共晶組成の錫銅系鉛フリー半田によって形成され、リフロー時の加熱温度１８０℃以上２８０℃以下で溶融して固化した後同じ加熱温度１８０℃以上２８０℃以下で再溶融しないものからなっている。そして、この半導体装置が大きな電流を扱う電源ＩＣ等であっても、錫拡散抑制層１２の存在により、半田ボール１３中の錫が配線７に拡散するのをより一層抑制することができる。 （もっと読む）