埋め込みビットラインを備えた半導体装置の製造方法
【課題】埋め込みビットラインの抵抗を減少させることができる半導体装置の製造方法を提供すること。
【解決手段】本発明の半導体装置の製造方法は、基板201に活性領域203を分離するトレンチ202をエッチングにより形成するステップと、活性領域203の何れか1つの側壁の一部を露出させた開口部207を有する絶縁膜205を形成するステップと、絶縁膜205上にトレンチ202を部分的に埋め込み、開口部207を埋め込むようにシリコン膜パターン208Aを形成するステップと、シリコン膜パターン208A上に金属膜209を形成するステップと、金属膜209及びシリコン膜パターン208Aを反応させて、埋め込みビットラインとなる金属シリサイド膜211を形成するステップとを含む。
【解決手段】本発明の半導体装置の製造方法は、基板201に活性領域203を分離するトレンチ202をエッチングにより形成するステップと、活性領域203の何れか1つの側壁の一部を露出させた開口部207を有する絶縁膜205を形成するステップと、絶縁膜205上にトレンチ202を部分的に埋め込み、開口部207を埋め込むようにシリコン膜パターン208Aを形成するステップと、シリコン膜パターン208A上に金属膜209を形成するステップと、金属膜209及びシリコン膜パターン208Aを反応させて、埋め込みビットラインとなる金属シリサイド膜211を形成するステップとを含む。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、半導体装置の製造方法に関するものであり、特に、埋め込みビットラインを備えた半導体装置の製造方法に関するものである。
【背景技術】
【0002】
DRAMの集積度が増加するのにともない2次元(2 Dimension;2D)構造が限界に達しつつある。その解決方法として垂直ゲート(Vertical gate;VG)構造を有する3次元DRAM(以下「VG DRAM」と略称する)が研究開発されている。
【0003】
垂直ゲート構造の3次元DRAMは、ボディ及びボディ上に形成されたピラー(Pillar)からなる活性領域、埋め込みビットライン(Buried Bitline;BBL)及び垂直ゲート(Vertical gate;VG)を含む。隣接する活性領域の各ボディはトレンチ(Trench)によって互いに分離される。埋め込みビットライン(BBL)は、トレンチ内部に形成され、ボディの何れか1つの側壁と電気的に接続される。埋め込みビットライン上に形成される垂直ゲート(VG)はピラーの側壁に形成され、ピラーの内部にはソース(Source)とドレーン(Drain)が形成される。垂直ゲート(VG)によってソース及びドレーン間に垂直方向のチャネル(Channel)が形成される。
【0004】
埋め込みビットラインの1つのセルを駆動するためにはOSC(One−Side−Contact)工程が必要である。OSC工程はSSC(Single−Side−contact)工程ともいわれる。以下、OSC工程を「側壁コンタクト工程」と略称することにする。側壁コンタクト工程は、隣接するボディからは絶縁し、ボディにコンタクトを形成する工程である。
【0005】
上記のような垂直ゲート構造の3次元DRAMはビットラインが埋め込み構造を有するため、埋め込みビットラインの面積は制約される。したがって、低いビットライン抵抗を実現するためには、埋め込みビットラインとして金属膜(Metal)を使用しなければならない。また、深いトレンチ内部にボイド(Void)なく、金属膜を埋め込むためにはCVD(Chemical vapor deposition)またはALD(Atomic layer deposition)蒸着方法を適用しなければならない。
【0006】
一般的に埋め込みビットラインはチタニウム窒化膜(TiN)とタングステン膜(W)からなる。チタニウム窒化膜(TiN)とタングステン膜(W)は、化学気相蒸着法CVDを利用して蒸着する。
【0007】
しかし、埋め込みビットラインの線幅が減少すると、埋め込みビットラインにおいて、タングステン(W)が占める部分は減少し、チタニウム窒化膜(TiN)の必要厚さは一定に維持されるため、埋め込みビットラインの抵抗が急激に増加するという問題がある。
【0008】
また、化学気相蒸着法CVDによるタングステン膜は非常に粗いため、ボイドとシーム(seam)が生じる。
【0009】
また、一定のビットライン高さを得るために後続のエッチバック工程を行うと、埋め込みビットラインが切断し、または下部基板まで穴があいてしまい、製品の不良を招く。
【発明の概要】
【発明が解決しようとする課題】
【0010】
本発明は、上記した従来技術の問題を解決するために提案されたものであって、埋め込みビットラインの抵抗を低下させることができる半導体装置の製造方法を提供することにその目的がある。
【課題を解決するための手段】
【0011】
上記目的を達成するための本発明に係る半導体装の置製造方法(1)は、基板に活性領域を分離するトレンチをエッチングにより形成するステップと、前記活性領域の何れか1つの側壁の一部を露出させた開口部を有する絶縁膜を形成するステップと、前記絶縁膜上に前記トレンチを部分的に埋め込み、前記開口部を埋め込むように、シリコン膜パターンを形成するステップと、前記シリコン膜パターン上に金属膜を形成するステップと、前記金属膜及び前記シリコン膜パターンを反応させて、埋め込みビットラインとして金属シリサイド膜を形成するステップとを含むことを特徴とする。
【0012】
また、本発明に係る半導体装置の製造方法(2)は、基板に活性領域を分離するトレンチをエッチングにより形成するステップと、前記活性領域の何れか1つの側壁の一部を露出させた開口部を有する絶縁膜を形成するステップと、前記絶縁膜上に前記トレンチを部分的に埋め込むシリコン膜を形成するステップと、前記シリコン膜が埋め込まれていない部分の前記絶縁膜の側壁にスペーサを形成するステップと、前記スペーサをエッチング障壁として前記シリコン膜をエッチングするステップと、残留する前記シリコン膜上に金属膜を形成するステップと、前記金属膜及び前記シリコン膜を反応させて、埋め込みビットラインとなる金属シリサイド膜を形成するステップとを含むことを特徴とする。
【発明の効果】
【0013】
上記した本発明は、金属シリサイド膜を利用して埋め込みビットラインを形成することによって、埋め込みビットライン抵抗を低くすることができ、かつ、ボディ(活性領域)の直接的なシリサイド反応に起因する接合漏洩が、ポリシリコンのバッファ効果によって緩和されるという効果がある。これにより、接合漏洩及びビットライン抵抗が低下するため、装置の動作速度が速くなり信頼性が向上するという効果がある。
【図面の簡単な説明】
【0014】
【図1A】本発明の第1実施形態に係る半導体装置の製造方法を説明するための図である。
【図1B】本発明の第1実施形態に係る半導体装置の製造方法を説明するための図である。
【図1C】本発明の第1実施形態に係る半導体装置の製造方法を説明するための図である。
【図1D】本発明の第1実施形態に係る半導体装置の製造方法を説明するための図である。
【図1E】本発明の第1実施形態に係る半導体装置の製造方法を説明するための図である。
【図1F】本発明の第1実施形態に係る半導体装置の製造方法を説明するための図である。
【図2A】本発明の第2実施形態に係る半導体装置の製造方法を説明するための図である。
【図2B】本発明の第2実施形態に係る半導体装置の製造方法を説明するための図である。
【図2C】本発明の第2実施形態に係る半導体装置の製造方法を説明するための図である。
【図2D】本発明の第2実施形態に係る半導体装置の製造方法を説明するための図である。
【図2E】本発明の第2実施形態に係る半導体装置の製造方法を説明するための図である。
【図2F】本発明の第2実施形態に係る半導体装置の製造方法を説明するための図である。
【図3A】本発明の第3実施形態に係る半導体装置の製造方法を説明するための図である。
【図3B】本発明の第3実施形態に係る半導体装置の製造方法を説明するための図である。
【図3C】本発明の第3実施形態に係る半導体装置の製造方法を説明するための図である。
【図3D】本発明の第3実施形態に係る半導体装置の製造方法を説明するための図である。
【図3E】本発明の第3実施形態に係る半導体装置の製造方法を説明するための図である。
【図3F】本発明の第3実施形態に係る半導体装置の製造方法を説明するための図である。
【図3G】本発明の第3実施形態に係る半導体装置の製造方法を説明するための図である。
【図3H】本発明の第3実施形態に係る半導体装置の製造方法を説明するための図である。
【図4A】上記各実施形態に係る開口部の形成方法の一例を説明するための図である。
【図4B】上記各実施形態に係る開口部の形成方法の一例を説明するための図である。
【図4C】上記各実施形態に係る開口部の形成方法の一例を説明するための図である。
【図4D】上記各実施形態に係る開口部の形成方法の一例を説明するための図である。
【図4E】上記各実施形態に係る開口部の形成方法の一例を説明するための図である。
【図4F】上記各実施形態に係る開口部の形成方法の一例を説明するための図である。
【図4G】上記各実施形態に係る開口部の形成方法の一例を説明するための図である。
【図4H】上記各実施形態に係る開口部の形成方法の一例を説明するための図である。
【図4I】上記各実施形態に係る開口部の形成方法の一例を説明するための図である。
【図4J】上記各実施形態に係る開口部の形成方法の一例を説明するための図である。
【図5】本発明の方法によって得られた半導体装置を用いたコンピュータシステムの一例を説明するための図である。
【発明を実施するための形態】
【0015】
以下、本発明の属する技術分野における通常の知識を有する者が本発明の技術的思想を容易に実施できるように、本発明の実施形態を、添付図面を参照して詳細に説明する。
【0016】
(第1の実施形態)
図1A〜図1Fは、本発明の第1実施形態に係る半導体装置の製造方法を説明するための図である。
【0017】
図1Aに示されているように、基板201上に複数のトレンチ202によって分離された複数のボディ203を形成する。基板201の一例はシリコン基板である。基板201を一定の深さまでエッチングして複数のトレンチ202を形成する。トレンチ202によってボディ203が形成される。基板201がシリコン基板の場合、ボディ203はシリコンボディ(Silicon body)となる。ボディ203は、基板201の表面から垂直方向に延伸する。ボディ203は活性領域(Active region)として使用される。周知のように、活性領域はトランジスタのチャネル、ソース及びドレーンが形成される領域である。ボディ203の側壁(Sidewall)は、対向する側壁に少なくとも2つの材質の異なる部分を有するライン型ボディ(Line type body)である。ボディ203は、「活性ボディ(Active body)」とも称する。
【0018】
ボディ203の上にはハードマスク膜204が形成されている。ハードマスク膜204は、トレンチ202を形成するための基板201のエッチング時に、エッチング障壁(Etch barrier)の役割をする。ハードマスク膜204は酸化膜、窒化膜等のような絶縁物質であることが好ましい。第1実施形態においては、窒化膜がハードマスク膜204として使用される。その場合、ハードマスク膜204は、シリコン窒化膜(Silicon nitride)であることが好ましい。
【0019】
ボディ203の両側の側壁、ボディ203間のトレンチ202の表面及びハードマスク膜204の側壁上に絶縁膜が形成されている。絶縁膜は、例えば、ライナー酸化膜205(Liner oxide)とライナー窒化膜206(Liner nitride)である。ライナー酸化膜205は、ボディ203の両側の側壁及び基板201の表面に形成される。ライナー窒化膜206はライナー酸化膜205の一部表面に形成される。
【0020】
絶縁膜の一部が除去され開口部207が形成される。開口部207は、ボディ203の何れか1つの側壁の一部を選択的に露出させるOSC(One−Side−contact)構造の形成部である。開口部207には、ライン形態のコンタクト(Line type contact)が形成される。すなわち、開口部207は、ボディ203の延伸方向に沿ってライン形態でボディ203の側壁の一部に形成する。
【0021】
上述のように、絶縁膜によって、ボディ203の側壁の一部を露出させた開口部207が提供される。
【0022】
図示されていないが、開口部207の形成後に、ボディ203の側壁の一部に接合(Junction)を形成することができる。接合を形成する方法には、チルトイオン注入法(Tilt implant)、プラズマドーピング法(Plasma doping)、またはドープド膜を利用した熱拡散法(Thermal diffusion)を適用することができる。一実施例では、接合は少なくとも1×1020atoms/cm3以上のドーピング濃度(Doping concentration)を有する。リン(Ph)またはヒ素(As)がドーピングされると、N型接合(N type junction)になる。プラズマドーピング法または熱拡散法を適用すれば接合の深さを浅く制御することができ、また、ドーパントの濃度調節が容易である。接合は、垂直チャネルトランジスタのソースまたはドレーンとなる。
【0023】
図1Bに示されているように、トレンチ202を埋め込むポリシリコン膜208を形成する。ポリシリコン膜208は、原子層蒸着(ALD)法または化学気相蒸着(CVD)法を利用して形成すると、トレンチ202をボイドなしに埋め込むことができる。
【0024】
図1Cに示されているように、ポリシリコン膜208を選択的に除去してトレンチ202を部分埋め込みにする。これにともない、ポリシリコン膜パターン208Aがトレンチ202内の下部に形成される。ポリシリコン膜パターン208Aは、開口部207を埋め込むように形成する。このとき、ポリシリコン膜パターン208Aは、開口部207を露出させない高さ、すなわち、開口部207を十分にカバーできる高さを有するように形成する。
【0025】
ポリシリコン膜パターン208Aを形成するためには、エッチバック工程、または化学的機械的研磨(CMP)を利用して平坦化した後にエッチバック工程を行うのがよい。
【0026】
図1Dに示されているように、金属膜209を形成する。金属膜209は、シリサイド反応が可能な金属で形成する。例えば、金属膜209は、コバルト(Co)、チタニウム(Ti)、タンタリウム(Ta)、ニッケル(Ni)、タングステン(W)、白金(Pt)またはパラジウム(Pd)のうちから選択された何れか1つである。第1実施形態においては、金属膜209はコバルト膜が使用される。
【0027】
金属膜209は、化学気相蒸着法または原子層蒸着法を利用して形成する。使用されるプレカーサーによって、金属膜209を形成するための温度、圧力、流量等は適宜選択可能であり、蒸着厚さは50〜500Åである。
【0028】
図1Eに示されているように、アニール210を実施する。これにより、ポリシリコン膜パターン208Aと金属膜209が反応して金属シリサイド膜211が形成される。例えば、金属シリサイド膜211は、コバルトシリサイド、チタニウムシリサイド、タンタリウムシリサイド、ニッケルシリサイド、タングステンシリサイド、白金シリサイドまたはパラジウムシリサイドのうちから選択された何れか1つである。アニール210は、急速アニール(Rapid Thermal Anneal)を含む。金属シリサイド膜211形成後には、未反応金属膜209Aが残留する。
【0029】
図1Fに示されているように、未反応金属膜209Aを除去する。この時、未反応金属膜209Aは湿式エッチングを利用して除去する。
【0030】
金属膜がコバルト膜の場合、コバルトシリサイド膜を形成するために少なくとも2回のアニールを実施するのがよい。例えば、1次アニールと2次アニールを実施する。1次アニールは、400〜600℃の温度で行い、2次アニールは600〜800℃の温度で行う。1次アニールによって「CoSix(x=0.1〜1.5)」相を有するコバルトシリサイドが形成される。2次アニールによって「CoSi2相」のコバルトシリサイドに変換される。コバルトシリサイドのうち、「CoSi2」相を有するコバルトシリサイドの比抵抗が最も低い。1次アニールと2次アニールとの間に未反応コバルト膜を除去する。未反応コバルト膜は、硫酸(H2SO4)及び過酸化水素(H2O2)の混合液を利用して除去する。
【0031】
上述した第1実施形態における金属シリサイド膜211は、開口部207によってボディ203と電気的に接続した埋め込みビットライン(BBL)となる。金属シリサイド膜211を埋め込みビットラインとして使用することによって埋め込みビットラインの抵抗を低くすることができる。また、ボディ203でシリサイド反応が起きないため接合漏洩が減少する。これはポリシリコン膜パターン208Aがバッファの役割をするためである。埋め込みビットラインの抵抗が減少するため、装置の動作速度が速くなる。
【0032】
(第2の実施形態)
図2A〜図2Fは、本発明の第2実施形態に係る半導体装置の製造方法を説明するための図である。
【0033】
図2Aに示されているように、基板301上にトレンチ302によって分離された複数のボディ303を形成する。基板301は、例えば、シリコン基板である。基板301を一定の深さまでエッチングしてトレンチ302を形成する。トレンチ302によってボディ303が形成される。基板301がシリコン基板の場合、ボディ303はシリコンボディとなる。ボディ303は、基板301の表面から垂直方向に延伸する。ボディ303は活性領域として使用される。周知のように、活性領域はトランジスタのチャネル、ソース及びドレーンが形成される領域である。ボディ303の両側の側壁は、対向する側壁に少なくとも2つの材質の異なる部分を有するライン型ボディである。ボディ303は「活性ボディ」とも称する。
【0034】
ボディ303の上にはハードマスク膜304が形成されている。ハードマスク膜304は、トレンチ302を形成するための基板301のエッチング時に、エッチング障壁の役割をする。ハードマスク膜304は、酸化膜、窒化膜等のような絶縁物質で形成する。第2実施形態においては、窒化膜がハードマスク膜304として使用される。その場合、ハードマスク膜304は、例えば、シリコン窒化膜である。
【0035】
ボディ303の両側の側壁、ボディ303間のトレンチ302の表面及びハードマスク膜304の側壁上に絶縁膜が形成されている。絶縁膜は、例えば、ライナー酸化膜305とライナー窒化膜306である。ライナー酸化膜305は、ボディ303の両側の側壁及び基板301の表面に形成される。ライナー窒化膜306はライナー酸化膜305の一部表面に形成される。
【0036】
絶縁膜の一部が除去され開口部307が形成される。開口部307はボディ303の何れか1つの側壁の一部を選択的に露出させるOSC構造の形成部である。開口部307には、ライン形態のコンタクトが形成される。すなわち、開口部307はボディ303の延伸方向に沿ってライン形態でボディ303の側壁の一部に形成する。
【0037】
上述した絶縁膜によって、ボディ303の側壁の一部を露出させた開口部307が提供される。
【0038】
図示されていないが、開口部307の形成後に、ボディ303の側壁の一部に接合を形成することができる。接合を形成する方法には、チルトイオン注入法、プラズマドーピング法、またはドープド膜を利用した熱拡散法を適用することができる。一実施例では、接合は少なくとも1×1020atoms/cm3以上のドーピング濃度を有する。リン(Ph)またはヒ素(As)がドーピングされると、N型接合となる。プラズマドーピング法または熱拡散法を適用すると、接合の深さを浅く制御することができ、また、ドーパントの濃度調節が容易である。接合は垂直チャネルトランジスタのソースまたはドレーンとなる。
【0039】
図2Bに示されているように、トレンチ302を埋め込むポリシリコン膜308を形成する。ポリシリコン膜308は、原子層蒸着法または化学気相蒸着法を利用して蒸着する。ポリシリコン膜308の形成時、シーム(空孔)S(309)が発生するように制御する。シーム309が発生するようにするためにポリシリコン膜308が、蒸着時、非晶質ではなく、多結晶で成長するように蒸着条件を制御する。これにより、ポリシリコン膜308の段差被覆性を低下させる。例えば、約600〜900℃の温度でポリシリコン膜308を蒸着するとシーム309を誘発することができる。
【0040】
図2Cに示されているように、ポリシリコン膜308を選択的に除去し、トレンチ302を部分埋め込みにする。これにより、ポリシリコン膜パターン308Aがトレンチ302内の下部に形成される。ポリシリコン膜パターン308Aは開口部307を埋め込むように形成する。このとき、ポリシリコン膜パターン308Aは、開口部307を露出させない高さ、すなわち、開口部207を十分にカバーできる高さを有するように形成する。
【0041】
ポリシリコン膜パターン308Aを形成するためには、エッチバック工程、または化学的機械的研磨(CMP)を利用して平坦化した後にエッチバック工程を行うのがよい。
【0042】
ポリシリコン膜308内部にシーム309が発生しているため、エッチバック工程を行うと、シーム309が露出する。したがって、ポリシリコン膜パターン308AはU字型の凹部を有し、これによってポリシリコン膜パターン308Aの表面積が増加する。
【0043】
上記のように、ポリシリコン膜の形成時にシームを誘発させ、(たとえば、図2Cに示されているように、シーム309の上部をエッチングするように)後続のエッチバック工程を行うと、後続のシリサイド形成時に過度なシリサイド反応によってボディ303における、シリサイドの形成を防止することができる。
【0044】
図2Dに示されているように、金属膜310を形成する。金属膜310は、シリサイド反応が可能な金属で形成する。例えば、金属膜310は、コバルト(Co)、チタニウム(Ti)、タンタリウム(Ta)、ニッケル(Ni)、タングステン(W)、白金(Pt)またはパラジウム(Pd)のうちから選択された何れか1つである。第2実施形態においては、金属膜310はコバルト膜が使用される。
【0045】
金属膜310は、化学気相蒸着法または原子層蒸着法を利用して形成する。使用されるプレカーサーによって、金属膜310を形成するための温度、圧力、流量等は適宜選択可能であり、金属膜310の蒸着厚さは10〜300Åである。
【0046】
図2Eに示されているように,アニール311を実施する。これにより、ポリシリコン膜パターン308Aと金属膜310が反応して金属シリサイド膜312が形成される。例えば、金属シリサイド膜312は、コバルトシリサイド、チタニウムシリサイド、タンタリウムシリサイド、ニッケルシリサイド、タングステンシリサイド、白金シリサイドまたはパラジウムシリサイドのうちから選択された何れか1つである。アニール311は、急速アニールを含む。金属シリサイド膜312形成後には未反応金属膜310Aが残留する。
【0047】
図2Fに示されているように、未反応金属膜310Aを除去する。この時、未反応金属膜310Aは湿式エッチングを利用して除去する。
【0048】
金属膜310がコバルト膜の場合、コバルトシリサイド膜を形成するために少なくとも2回のアニールを実施するのがよい。例えば、1次アニールと2次アニールを実施する。1次アニールは400〜600℃の温度で行い、2次アニールは600〜800℃の温度で行う。1次アニールによって「CoSix(x=0.1〜1.5)」相を有するコバルトシリサイドが形成される。2次アニールによって「CoSi2相」のコバルトシリサイドに変換される。コバルトシリサイドのうち、「CoSi2」相を有するコバルトシリサイドの比抵抗が最も低い。1次アニールと2次アニールとの間に未反応コバルト膜を除去する。未反応コバルト膜は硫酸(H2SO4)と過酸化水素(H2O2)の混合液を利用して除去する。
【0049】
上述した第2実施形態における金属シリサイド膜312は、開口部307によって、ボディ303と電気的に接続した埋め込みビットラインとなる。金属シリサイド膜312を埋め込みビットラインとして使用することによって埋め込みビットラインの抵抗を低くすることができる。また、ボディ303でシリサイド反応が起きないため接合漏洩が減少する。これはポリシリコン膜パターン308Aがバッファの役割をするためである。埋め込みビットラインの抵抗が減少するため、装置の動作速度が速くなる。
【0050】
第2実施形態を適用すれば、より薄い厚さの金属シリサイド膜312を形成することができ、ポリシリコン膜308の底部または側面での界面ボイドが発生せず、ボディ303のシリサイド反応を防止することができる。
【0051】
(第3の実施の形態)
図3A〜図3Hは、本発明の第3実施形態に係る半導体装置の製造方法を説明するための図である。
【0052】
図3Aに示されているように、基板401上にトレンチ402によって分離された複数のボディ403を形成する。基板401の一例はシリコン基板である。基板401を一定の深さまでエッチングしてトレンチ402を形成する。トレンチ402によってボディ403が形成される。基板401がシリコン基板の場合、ボディ403はシリコンボディとなる。ボディ403は、基板401の表面から垂直方向に延伸する。ボディ403は、活性領域として使用される。周知のように、活性領域はトランジスタのチャネル、ソース及びドレーンが形成される領域である。ボディ403の側壁は、対向する側壁に少なくとも2つの材質の異なる部分を有するライン型ボディである。ボディ403は「活性ボディ」とも称する。
【0053】
ボディ403の上にはハードマスク膜404が形成されている。ハードマスク膜404は、トレンチ402を形成するための基板401のエッチング時、エッチング障壁の役割をする。ハードマスク膜404は、酸化膜、窒化膜等のような絶縁物質であることが好ましい。第3実施形態においては、窒化膜がハードマスク膜404として使用される。この場合、ハードマスク膜404は、シリコン窒化膜(Silicon nitride)であることが好ましい。
【0054】
ボディ403の両側の側壁、ボディ403間のトレンチ402の表面及びハードマスク膜404の側壁上に絶縁膜が形成されている。絶縁膜は、例えば、ライナー酸化膜405とライナー窒化膜406である。ライナー酸化膜405は、ボディ403の両側の側壁及び基板401表面に形成される。ライナー窒化膜406は、ライナー酸化膜405の一部表面に形成される。
【0055】
絶縁膜の一部が除去され開口部407が形成される。開口部407は、ボディ403の何れか1つの側壁の一部を選択的に露出させるOSC構造の形成部である。開口部407はライン形態のコンタクトである。すなわち、開口部407は、ボディ403の延伸方向に沿ってライン形態でボディ403の側壁の一部に形成する。
【0056】
上述した絶縁膜によって、ボディ403の側壁の一部を露出させた開口部407が提供される。
【0057】
図示されていないが、開口部407形成後に、ボディ403の側壁の一部に接合を形成することができる。接合を形成する方法には、チルトイオン注入法、プラズマドーピング法またはドープド膜を利用した熱拡散法を適用することができる。接合は少なくとも1×1020atoms/cm3以上のドーピング濃度を有する。リン(Ph)またはヒ素(As)がドーピングされると、N型接合となる。プラズマドーピング法または熱拡散法を適用すると、接合の深さを浅く制御することができ、また、ドーパントの濃度調節が容易である。接合は垂直チャネルトランジスタのソースまたはドレーンとなる。
【0058】
図3Bに示されているように、トレンチ402を埋め込むポリシリコン膜408を形成する。ポリシリコン膜408は、原子層蒸着法または化学気相蒸着法を利用して形成すると、トレンチ402をボイドなしに埋め込むことができる。
【0059】
図3Cに示されているように、ポリシリコン膜408を選択的に除去して、トレンチ402を部分埋め込みにする。これにより、ポリシリコン膜パターン408Aがトレンチ402内の下部に形成される。ポリシリコン膜パターン408Aは、開口部407を埋め込むように形成する。このとき、ポリシリコン膜パターン408Aは、開口部407を露出させない高さ、すなわち、開口部407を十分にカバーできる高さを有するように形成する。
【0060】
ポリシリコン膜パターン408Aを形成するためには、エッチバック工程、または化学的機械的研磨(CMP)を利用して平坦化した後にエッチバック工程を行うのがよい。
【0061】
図3Dに示されているように、ポリシリコン膜パターン408Aの上方の露出したライナー窒化膜406の上面にスペーサ409を形成する。スペーサ409は、後続の金属シリサイド膜形成後に除去が可能な物質または絶縁物質で形成し、かつ、後続の高温工程で金属膜と反応しない性質を有する物質で形成する。例えば、スペーサ409は、スペーサ膜を蒸着した後、エッチバックして形成する。例えば、スペーサ409は、シリコン膜、シリコン酸化膜、シリコン窒化膜、TiN、TiAlN、TiW、TiO2、WSi2、WN、TaN、TaWまたはTa2O5のうちから選択された何れか1つである。導電膜がスペーサ409として使用される場合、導電膜は後続の金属シリサイド膜形成後に除去される。
【0062】
次に、スペーサ409をエッチング障壁として、ポリシリコン膜パターン408Aを部分的に除去する。したがって、ポリシリコン膜パターン408BはU字型の凹部を有し、これにより、ポリシリコン膜パターン408Bの表面積が増加する。ここで、U字型のポリシリコン膜パターン408Bは、開口部407を埋め込み、トレンチ402の底面及び下部の側壁に残留する。他の実施形態においては、ポリシリコン膜パターン408Bは、開口部407を埋め込み、トレンチ402の下部の側壁にだけ残留するようにしてもよい。
【0063】
上記のように、スペーサ409を利用してポリシリコン膜パターン408Bを形成すると、後続のシリサイド工程時に過度なシリサイド反応によってボディ403においてシリサイドが形成されることを防止することができる。
【0064】
図3Eに示されているように,金属膜410を形成する。金属膜410はシリサイド化反応が可能な金属で形成する。例えば、金属膜410は、コバルト(Co)、チタニウム(Ti)、タンタリウム(Ta)、ニッケル(Ni)、タングステン(W)、白金(Pt)またはパラジウム(Pd)のうちから選択された何れか1つである。第3実施形態においては、金属膜410はコバルト膜が使用される。
【0065】
金属膜410は、化学気相蒸着法または原子層蒸着法を利用して形成する。金属膜410を形成するために、使用されるプレカーサーによって、温度、圧力、流量等は適宜選択可能である。また、金属膜410の蒸着厚さは10〜300Åとすることができる。
【0066】
図3Fに示されているように、アニール411を実施する。これにより、ポリシリコン膜パターン408Bと金属膜410が反応して金属シリサイド膜412が形成される。例えば、金属シリサイド膜412は、コバルトシリサイド、チタニウムシリサイド、タンタリウムシリサイド、ニッケルシリサイド、タングステンシリサイド、白金シリサイドまたはパラジウムシリサイドのうちから選択された何れか1つである。アニール411は急速アニールを含む。金属シリサイド膜412形成後には未反応金属膜410Aが残留する。
【0067】
図3Gに示されているように、未反応金属膜410Aを除去する。この時、未反応金属膜410Aは湿式エッチングを利用して除去する。
【0068】
金属膜410がコバルト膜の場合、コバルトシリサイド膜を形成するために少なくとも2回のアニールを実施するのがよい。例えば、1次アニールと2次アニールを実施する。1次アニールは400〜600℃の温度で行い、2次アニールは600〜800℃の温度で行う。1次アニールによって「CoSix(x=0.1〜1.5)」相を有するコバルトシリサイドが形成される。2次アニールによって「CoSi2相」のコバルトシリサイドに変換される。コバルトシリサイドのうち、「CoSi2」相を有するコバルトシリサイドの比抵抗が最も低い。1次アニールと2次アニールとの間に未反応コバルト膜を除去する。未反応コバルト膜は硫酸(H2SO4)と過酸化水素(H2O2)の混合液を利用して除去する。
【0069】
図3Hに示されているように、スペーサ409を除去する。この時、スペーサ409は湿式エッチングを利用して除去する。スペーサ409がTiNの場合、1次アニールと2次アニールとの間に硫酸(H2SO4)及び過酸化水素(H2O2)の混合液によって除去することができる。他の実施形態においては、スペーサ409が絶縁物質の場合に、スペーサ409を除去しなくても良い。
【0070】
上述した第3実施形態における金属シリサイド膜412は、開口部407によって、ボディ403と電気的に接続した埋め込みビットラインとなる。金属シリサイド膜412を埋め込みビットラインとして使用することによって埋め込みビットラインの抵抗を低くすることができる。また、ボディ403でシリサイド反応が起きないため接合漏洩が減少する。これはポリシリコン膜パターン408Bがバッファの役割をするためである。埋め込みビットラインの抵抗が減少するため、装置の動作速度が速くなる。
【0071】
上述した第3実施形態を適用すれば、ポリシリコン膜パターンの幅及び深さに対する調節が容易である。
【0072】
(第4の実施の形態)
図4A〜図4Jは、本発明の第4実施形態に係る半導体装置の製造方法における開口部の形成方法を説明するための図である。
【0073】
図4Aに示されているように、基板21上にハードマスク膜24を形成する。基板21の一例はシリコン基板である。ハードマスク膜24は、例えば窒化膜である。また、ハードマスク膜24は酸化膜及び窒化膜を含む多層構造でもよい。例えば、ハードマスク膜24は、ハードマスク窒化膜(HM Nitride)及びハードマスク酸化膜(HM Oxide)の順序で積層して形成することができる。また、ハードマスク膜24は、ハードマスク窒化膜、ハードマスク酸化膜、ハードマスクシリコン酸化窒化膜(HM SiON)及びハードマスクカーボン膜(HM Carbon)の順序で積層して形成することもできる。ハードマスク窒化膜を含む場合には、基板21及びハードマスク膜24の間にパッド酸化膜(Pad oixde)をさらに形成する。ハードマスク膜24は図に示されていない感光膜パターンを利用して形成される。
【0074】
次に、ハードマスク膜24をエッチング障壁としてトレンチエッチング工程(Trench etch process)を行う。例えば、ハードマスク膜24をエッチング障壁として基板21を一定の深さまでエッチングしてボディ22を形成する。ボディ22はトレンチ23によって互いに分離される。ボディ22はトランジスタを形成するのに使用される。ボディ22は、2つの側壁を有する。トレンチエッチング工程は、非等方性エッチング(Anisotropic etch)であることが好ましい。基板21がシリコン基板の場合、非等方性エッチングは、Cl2またはHBrガスを単独で使用し、またはこれらのガスを混合して使用するプラズマ乾式エッチング(Plasma dry etch)が好適である。上述したトレンチ23によって複数のボディ22が基板21上に形成される。ボディ22はライン型ピラーを含み、ライン型の活性ピラーを含む。活性ピラーはピラー型ボディを意味する。言い換えれば、ボディ22はライン型ピラーを形成する。ライン型ピラーは、ライン型の活性ピラーとも称される。それは、ライン型ピラーが活性領域であり、かつライン型ピラーを形成しているためである。
【0075】
絶縁膜として第1ライナー膜25を形成する。第1ライナー膜25は、例えばシリコン酸化膜などの酸化膜である。
【0076】
第1ライナー膜25上にボディ22間のトレンチ23を埋め込む犠牲膜26を形成する。犠牲膜26は、例えば、アンドープドポリシリコン(Undoped polysilicon)または非晶質シリコン(Amorphous silicon)である。
【0077】
図4Bに示されているように、ハードマスク膜24の表面が現れるまで犠牲膜26及び第1ライナー膜25を平坦化する。犠牲膜26の平坦化は、化学的機械的研磨(Chmiecal Mechanical Polishing;CMP)法が好適である。続けてエッチバック工程を行う。このようなエッチバック工程後に第1リセス(R1)を提供する犠牲膜パターン26Aが形成される。これにより、ハードマスク膜24及び第1リセス(R1)を含むトレンチ23の両側側壁を覆う第1ライナー膜パターン25Aが形成される。第1ライナー膜パターン25Aはトレンチ23の底面も覆う。
【0078】
次に、湿式エッチングを利用して第1ライナー膜パターン25Aをスリミング(slimming)する。この時、湿式エッチング時間を調節することによってボディ22の側壁上面に第1ライナー膜パターン25Aが一定の厚さを有し残留するようにする。
【0079】
図4Cに示されているように、犠牲膜パターン26Aを含む基板全面に絶縁膜として第2ライナー膜27を形成する。第2ライナー膜27は、例えば、シリコン窒化膜などの窒化膜である。第2ライナー膜27は第1ライナー膜パターン25Aのスリミングされた厚さと同一の厚さに形成される。
【0080】
図4Dに示されているように、第2ライナー膜27を選択的にエッチングする。これにより、第1ライナー膜パターン25Aのスリミング領域に第2ライナー膜パターン27Aが形成される。第2ライナー膜パターン27Aを形成するためにエッチバック工程を適用することができ、これによって、第2ライナー膜パターン27Aはスペーサの形態となる。
【0081】
続いて、第2ライナー膜パターン27Aをエッチング障壁として、犠牲膜パターン26Aを一定の深さまで除去する。これにより、第1ライナー膜パターン25Aの一部表面を露出させた第2リセスR2が形成される。第2リセスR2を形成する犠牲膜パターン26Aは、図面符号「26B」となる。犠牲膜パターン26Bがポリシリコンの場合、エッチバック工程を利用して除去する。
【0082】
図4Eに示されているように、第2リセスR2を含む基板全面にコンフォーマルに金属窒化膜を形成する。その後、スペーサエッチングを実施し、犠牲スペーサ28を形成する。犠牲スペーサ28は、ボディ22の両側側壁に形成される。犠牲スペーサ28は、例えば、チタニウム窒化膜(TiN)である。
【0083】
図4Fに示されているように、犠牲スペーサ28が形成された第2リセスR2を埋め込む埋め込み膜を形成する。埋め込み膜は、例えば、酸化膜である。埋め込み膜はスピンオン絶縁膜SOD(Spin On Dielectric)でもよい。
【0084】
次に、埋め込み膜を平坦化した後エッチバックする。これにより、リセスされた埋め込み膜29が形成される。
【0085】
リセスされた埋め込み膜29を含む基板全面に第3ライナー膜30を形成する。第3ライナー膜30は、例えば、アンドープドポリシリコンである。
【0086】
図4Gに示されているように、チルトイオン注入31を行う。チルトイオン注入31では、一定角度でドーパント(Dopnat)をイオン注入する。第3ライナー膜30のうち、一部にドーパントが注入される。
【0087】
チルトイオン注入31工程は所定角度を有して行われる。一定角度は約5〜30°である。イオンビームはハードマスク膜24によって一部が遮蔽(Shadow)される。したがって、第3ライナー膜30の一部はドーピングされるが、残りはアンドープドのままである。例えば、イオン注入されるドーパントはP型ドーパント、好ましくはボロン(Boron)であり、ボロンをイオン注入するためにドーパントソースはBF2を使用する。その結果、第3ライナー膜30の一部はアンドープドで残留するが、図4Gの例では、この部分はハードマスク膜24の右側に隣接する部分である。
【0088】
このようなドーパントのチルトイオン注入31によって第3ライナー膜30のうち、ハードマスク膜24の上面に形成された部分及びハードマスク膜24の左側に隣接する一部はドーパントがドーピングされたドープド第3ライナー膜30Aとなる。ドーパントが注入されなかった第3ライナー膜はアンドープド第3ライナー膜30Bとなる。
【0089】
図4Hに示されているように、アンドープド第3ライナー膜30Bを除去する。ここで、第3ライナー膜として使用されたポリシリコンは、ドーパントのドーピング有無に応じてエッチング速度の差異が発生する。特に、ドーパントが注入されなかったアンドープドポリシリコンは湿式エッチングの速度が速い。したがって、アンドープドポリシリコンのみを湿式エッチングすることができる選択比が高いエッチング液を利用してアンドープドポリシリコンを選択的に除去する。アンドープド第3ライナー膜30Bは、湿式エッチングまたは湿式洗浄(Wet cleaning)を利用して除去する。
【0090】
上記のように、アンドープド第3ライナー膜30Bを除去すると、ドープド第3ライナー膜30Aのみ残留する。
【0091】
次に、ドープド第3ライナー膜30Aを利用して、トレンチ23の両側壁上にある犠牲スペーサ28のうちの1つを除去する。これにより、埋め込み膜29と第2ライナー膜パターン27Aとの間にギャップ(図面符号省略)が形成される。犠牲スペーサ28は、湿式エッチングを利用して除去する。これにより、1つの犠牲スペーサ28Aが残留する。
【0092】
図4Iに示されているように、側壁の一部を露出させるために洗浄工程(Cleaning process)を行う。洗浄工程は湿式洗浄(Wet cleaning)が好適である。湿式洗浄には、フッ酸(HF)、BOE(Buffered Oxide Etchant)等を利用する。湿式洗浄を利用すると、犠牲膜26B、犠牲スペーサ28A、及び第2ライナー膜パターン27Aを損傷させずに第1ライナー膜パターン25Aを選択的に除去することができる。
【0093】
上述したように、ハードマスク膜24、第1ライナー膜パターン25A、第2ライナー膜パターン27A、犠牲膜26B及び犠牲スペーサ28Aを総称して「絶縁膜」と略称する。したがって、絶縁膜はボディ22の何れか1つの側壁の一部を露出させる開口部32を提供する。
【0094】
開口部32は、前記の各実施形態における開口部に対応する。
【0095】
図4Jに示されているように、ドープド第3ライナー膜30Aを除去する。この時、ドープド第3ライナー膜30Aと犠牲膜26Bが同じポリシリコンであるため、同時に除去される。
【0096】
次に、犠牲スペーサ28Aを除去する。
【0097】
図5は、本発明の方法の実施によって得られた半導体装置を適用したコンピュータシステムの一例を説明するための図である。
【0098】
図5を参照すれば、コンピュータシステム500は、出力装置501(例えばモニタ)、入力装置502(例えば、キーボード)、及びマザーボード504を含む。
【0099】
マザーボード504は、データ処理部506(例えば、マイクロプロセッサ)及び少なくとも1つのメモリ装置508を含む。メモリ装置508は、上記で既に言及したように本発明の多様な側面の実施形態を含むことができる。メモリ装置508は、メモリセルアレイを含むことができる。プロセッサ506を含むコンピュータシステム500の多様な構成要素は、本発明に詳述された少なくとも1つのメモリ構成を含むことができる。プロセッサ506は、本発明において詳述されたモジュールを利用するメモリ及びプロセッサモジュールに対応する。
【0100】
メモリ装置508は、メモリモジュールに対応することも可能である。
【0101】
本発明の技術的思想は、上記の複数の実施形態によって具体的に記述されたが、上記した実施形態は、その説明のためのものであり、その制限のためのものではないことに注意されたい。また、本発明の属する技術分野における通常の知識を有する者ならば、本発明の技術的思想の範囲内で多様な実施形態が可能であることを理解するであろう。
【符号の説明】
【0102】
21、201、301、401:基板
23、202、302、402:トレンチ
22、203、303、403:ボディ
24、204、304、404:ハードマスク膜
25:第1ライナー膜
25A:第1ライナー膜パターン
26:犠牲膜
26A:犠牲膜パターン
27:第2ライナー膜
27A:第2ライナー膜パターン:
28:犠牲スペーサ
29:リセスされた埋め込み膜
30:第3ライナー膜
30A:ドーピングされたドープド第3ライナー膜
30B:アンドープド第3ライナー膜
31:チルトイオン注入
32:開口部
205、305、405:ライナー酸化膜
206、306、406:ライナー窒化膜
207、307、407:開口部
208、308、408:ポリシリコン膜
208A、308A、408A:ポリシリコン膜パターン
209、310、410:金属膜
209A、310A、410A:未反応金属膜
210、311、411:アニール
211、312、412:金属シリサイド膜
309:シーム、ボイド
408B:U字型のポリシリコン膜パターン
409:スペーサ
500:コンピュータシステム
501:出力装置
502:入力装置
504:マザーボード504
506:データ処理部506
508:メモリ装置508
【技術分野】
【0001】
本発明は、半導体装置の製造方法に関するものであり、特に、埋め込みビットラインを備えた半導体装置の製造方法に関するものである。
【背景技術】
【0002】
DRAMの集積度が増加するのにともない2次元(2 Dimension;2D)構造が限界に達しつつある。その解決方法として垂直ゲート(Vertical gate;VG)構造を有する3次元DRAM(以下「VG DRAM」と略称する)が研究開発されている。
【0003】
垂直ゲート構造の3次元DRAMは、ボディ及びボディ上に形成されたピラー(Pillar)からなる活性領域、埋め込みビットライン(Buried Bitline;BBL)及び垂直ゲート(Vertical gate;VG)を含む。隣接する活性領域の各ボディはトレンチ(Trench)によって互いに分離される。埋め込みビットライン(BBL)は、トレンチ内部に形成され、ボディの何れか1つの側壁と電気的に接続される。埋め込みビットライン上に形成される垂直ゲート(VG)はピラーの側壁に形成され、ピラーの内部にはソース(Source)とドレーン(Drain)が形成される。垂直ゲート(VG)によってソース及びドレーン間に垂直方向のチャネル(Channel)が形成される。
【0004】
埋め込みビットラインの1つのセルを駆動するためにはOSC(One−Side−Contact)工程が必要である。OSC工程はSSC(Single−Side−contact)工程ともいわれる。以下、OSC工程を「側壁コンタクト工程」と略称することにする。側壁コンタクト工程は、隣接するボディからは絶縁し、ボディにコンタクトを形成する工程である。
【0005】
上記のような垂直ゲート構造の3次元DRAMはビットラインが埋め込み構造を有するため、埋め込みビットラインの面積は制約される。したがって、低いビットライン抵抗を実現するためには、埋め込みビットラインとして金属膜(Metal)を使用しなければならない。また、深いトレンチ内部にボイド(Void)なく、金属膜を埋め込むためにはCVD(Chemical vapor deposition)またはALD(Atomic layer deposition)蒸着方法を適用しなければならない。
【0006】
一般的に埋め込みビットラインはチタニウム窒化膜(TiN)とタングステン膜(W)からなる。チタニウム窒化膜(TiN)とタングステン膜(W)は、化学気相蒸着法CVDを利用して蒸着する。
【0007】
しかし、埋め込みビットラインの線幅が減少すると、埋め込みビットラインにおいて、タングステン(W)が占める部分は減少し、チタニウム窒化膜(TiN)の必要厚さは一定に維持されるため、埋め込みビットラインの抵抗が急激に増加するという問題がある。
【0008】
また、化学気相蒸着法CVDによるタングステン膜は非常に粗いため、ボイドとシーム(seam)が生じる。
【0009】
また、一定のビットライン高さを得るために後続のエッチバック工程を行うと、埋め込みビットラインが切断し、または下部基板まで穴があいてしまい、製品の不良を招く。
【発明の概要】
【発明が解決しようとする課題】
【0010】
本発明は、上記した従来技術の問題を解決するために提案されたものであって、埋め込みビットラインの抵抗を低下させることができる半導体装置の製造方法を提供することにその目的がある。
【課題を解決するための手段】
【0011】
上記目的を達成するための本発明に係る半導体装の置製造方法(1)は、基板に活性領域を分離するトレンチをエッチングにより形成するステップと、前記活性領域の何れか1つの側壁の一部を露出させた開口部を有する絶縁膜を形成するステップと、前記絶縁膜上に前記トレンチを部分的に埋め込み、前記開口部を埋め込むように、シリコン膜パターンを形成するステップと、前記シリコン膜パターン上に金属膜を形成するステップと、前記金属膜及び前記シリコン膜パターンを反応させて、埋め込みビットラインとして金属シリサイド膜を形成するステップとを含むことを特徴とする。
【0012】
また、本発明に係る半導体装置の製造方法(2)は、基板に活性領域を分離するトレンチをエッチングにより形成するステップと、前記活性領域の何れか1つの側壁の一部を露出させた開口部を有する絶縁膜を形成するステップと、前記絶縁膜上に前記トレンチを部分的に埋め込むシリコン膜を形成するステップと、前記シリコン膜が埋め込まれていない部分の前記絶縁膜の側壁にスペーサを形成するステップと、前記スペーサをエッチング障壁として前記シリコン膜をエッチングするステップと、残留する前記シリコン膜上に金属膜を形成するステップと、前記金属膜及び前記シリコン膜を反応させて、埋め込みビットラインとなる金属シリサイド膜を形成するステップとを含むことを特徴とする。
【発明の効果】
【0013】
上記した本発明は、金属シリサイド膜を利用して埋め込みビットラインを形成することによって、埋め込みビットライン抵抗を低くすることができ、かつ、ボディ(活性領域)の直接的なシリサイド反応に起因する接合漏洩が、ポリシリコンのバッファ効果によって緩和されるという効果がある。これにより、接合漏洩及びビットライン抵抗が低下するため、装置の動作速度が速くなり信頼性が向上するという効果がある。
【図面の簡単な説明】
【0014】
【図1A】本発明の第1実施形態に係る半導体装置の製造方法を説明するための図である。
【図1B】本発明の第1実施形態に係る半導体装置の製造方法を説明するための図である。
【図1C】本発明の第1実施形態に係る半導体装置の製造方法を説明するための図である。
【図1D】本発明の第1実施形態に係る半導体装置の製造方法を説明するための図である。
【図1E】本発明の第1実施形態に係る半導体装置の製造方法を説明するための図である。
【図1F】本発明の第1実施形態に係る半導体装置の製造方法を説明するための図である。
【図2A】本発明の第2実施形態に係る半導体装置の製造方法を説明するための図である。
【図2B】本発明の第2実施形態に係る半導体装置の製造方法を説明するための図である。
【図2C】本発明の第2実施形態に係る半導体装置の製造方法を説明するための図である。
【図2D】本発明の第2実施形態に係る半導体装置の製造方法を説明するための図である。
【図2E】本発明の第2実施形態に係る半導体装置の製造方法を説明するための図である。
【図2F】本発明の第2実施形態に係る半導体装置の製造方法を説明するための図である。
【図3A】本発明の第3実施形態に係る半導体装置の製造方法を説明するための図である。
【図3B】本発明の第3実施形態に係る半導体装置の製造方法を説明するための図である。
【図3C】本発明の第3実施形態に係る半導体装置の製造方法を説明するための図である。
【図3D】本発明の第3実施形態に係る半導体装置の製造方法を説明するための図である。
【図3E】本発明の第3実施形態に係る半導体装置の製造方法を説明するための図である。
【図3F】本発明の第3実施形態に係る半導体装置の製造方法を説明するための図である。
【図3G】本発明の第3実施形態に係る半導体装置の製造方法を説明するための図である。
【図3H】本発明の第3実施形態に係る半導体装置の製造方法を説明するための図である。
【図4A】上記各実施形態に係る開口部の形成方法の一例を説明するための図である。
【図4B】上記各実施形態に係る開口部の形成方法の一例を説明するための図である。
【図4C】上記各実施形態に係る開口部の形成方法の一例を説明するための図である。
【図4D】上記各実施形態に係る開口部の形成方法の一例を説明するための図である。
【図4E】上記各実施形態に係る開口部の形成方法の一例を説明するための図である。
【図4F】上記各実施形態に係る開口部の形成方法の一例を説明するための図である。
【図4G】上記各実施形態に係る開口部の形成方法の一例を説明するための図である。
【図4H】上記各実施形態に係る開口部の形成方法の一例を説明するための図である。
【図4I】上記各実施形態に係る開口部の形成方法の一例を説明するための図である。
【図4J】上記各実施形態に係る開口部の形成方法の一例を説明するための図である。
【図5】本発明の方法によって得られた半導体装置を用いたコンピュータシステムの一例を説明するための図である。
【発明を実施するための形態】
【0015】
以下、本発明の属する技術分野における通常の知識を有する者が本発明の技術的思想を容易に実施できるように、本発明の実施形態を、添付図面を参照して詳細に説明する。
【0016】
(第1の実施形態)
図1A〜図1Fは、本発明の第1実施形態に係る半導体装置の製造方法を説明するための図である。
【0017】
図1Aに示されているように、基板201上に複数のトレンチ202によって分離された複数のボディ203を形成する。基板201の一例はシリコン基板である。基板201を一定の深さまでエッチングして複数のトレンチ202を形成する。トレンチ202によってボディ203が形成される。基板201がシリコン基板の場合、ボディ203はシリコンボディ(Silicon body)となる。ボディ203は、基板201の表面から垂直方向に延伸する。ボディ203は活性領域(Active region)として使用される。周知のように、活性領域はトランジスタのチャネル、ソース及びドレーンが形成される領域である。ボディ203の側壁(Sidewall)は、対向する側壁に少なくとも2つの材質の異なる部分を有するライン型ボディ(Line type body)である。ボディ203は、「活性ボディ(Active body)」とも称する。
【0018】
ボディ203の上にはハードマスク膜204が形成されている。ハードマスク膜204は、トレンチ202を形成するための基板201のエッチング時に、エッチング障壁(Etch barrier)の役割をする。ハードマスク膜204は酸化膜、窒化膜等のような絶縁物質であることが好ましい。第1実施形態においては、窒化膜がハードマスク膜204として使用される。その場合、ハードマスク膜204は、シリコン窒化膜(Silicon nitride)であることが好ましい。
【0019】
ボディ203の両側の側壁、ボディ203間のトレンチ202の表面及びハードマスク膜204の側壁上に絶縁膜が形成されている。絶縁膜は、例えば、ライナー酸化膜205(Liner oxide)とライナー窒化膜206(Liner nitride)である。ライナー酸化膜205は、ボディ203の両側の側壁及び基板201の表面に形成される。ライナー窒化膜206はライナー酸化膜205の一部表面に形成される。
【0020】
絶縁膜の一部が除去され開口部207が形成される。開口部207は、ボディ203の何れか1つの側壁の一部を選択的に露出させるOSC(One−Side−contact)構造の形成部である。開口部207には、ライン形態のコンタクト(Line type contact)が形成される。すなわち、開口部207は、ボディ203の延伸方向に沿ってライン形態でボディ203の側壁の一部に形成する。
【0021】
上述のように、絶縁膜によって、ボディ203の側壁の一部を露出させた開口部207が提供される。
【0022】
図示されていないが、開口部207の形成後に、ボディ203の側壁の一部に接合(Junction)を形成することができる。接合を形成する方法には、チルトイオン注入法(Tilt implant)、プラズマドーピング法(Plasma doping)、またはドープド膜を利用した熱拡散法(Thermal diffusion)を適用することができる。一実施例では、接合は少なくとも1×1020atoms/cm3以上のドーピング濃度(Doping concentration)を有する。リン(Ph)またはヒ素(As)がドーピングされると、N型接合(N type junction)になる。プラズマドーピング法または熱拡散法を適用すれば接合の深さを浅く制御することができ、また、ドーパントの濃度調節が容易である。接合は、垂直チャネルトランジスタのソースまたはドレーンとなる。
【0023】
図1Bに示されているように、トレンチ202を埋め込むポリシリコン膜208を形成する。ポリシリコン膜208は、原子層蒸着(ALD)法または化学気相蒸着(CVD)法を利用して形成すると、トレンチ202をボイドなしに埋め込むことができる。
【0024】
図1Cに示されているように、ポリシリコン膜208を選択的に除去してトレンチ202を部分埋め込みにする。これにともない、ポリシリコン膜パターン208Aがトレンチ202内の下部に形成される。ポリシリコン膜パターン208Aは、開口部207を埋め込むように形成する。このとき、ポリシリコン膜パターン208Aは、開口部207を露出させない高さ、すなわち、開口部207を十分にカバーできる高さを有するように形成する。
【0025】
ポリシリコン膜パターン208Aを形成するためには、エッチバック工程、または化学的機械的研磨(CMP)を利用して平坦化した後にエッチバック工程を行うのがよい。
【0026】
図1Dに示されているように、金属膜209を形成する。金属膜209は、シリサイド反応が可能な金属で形成する。例えば、金属膜209は、コバルト(Co)、チタニウム(Ti)、タンタリウム(Ta)、ニッケル(Ni)、タングステン(W)、白金(Pt)またはパラジウム(Pd)のうちから選択された何れか1つである。第1実施形態においては、金属膜209はコバルト膜が使用される。
【0027】
金属膜209は、化学気相蒸着法または原子層蒸着法を利用して形成する。使用されるプレカーサーによって、金属膜209を形成するための温度、圧力、流量等は適宜選択可能であり、蒸着厚さは50〜500Åである。
【0028】
図1Eに示されているように、アニール210を実施する。これにより、ポリシリコン膜パターン208Aと金属膜209が反応して金属シリサイド膜211が形成される。例えば、金属シリサイド膜211は、コバルトシリサイド、チタニウムシリサイド、タンタリウムシリサイド、ニッケルシリサイド、タングステンシリサイド、白金シリサイドまたはパラジウムシリサイドのうちから選択された何れか1つである。アニール210は、急速アニール(Rapid Thermal Anneal)を含む。金属シリサイド膜211形成後には、未反応金属膜209Aが残留する。
【0029】
図1Fに示されているように、未反応金属膜209Aを除去する。この時、未反応金属膜209Aは湿式エッチングを利用して除去する。
【0030】
金属膜がコバルト膜の場合、コバルトシリサイド膜を形成するために少なくとも2回のアニールを実施するのがよい。例えば、1次アニールと2次アニールを実施する。1次アニールは、400〜600℃の温度で行い、2次アニールは600〜800℃の温度で行う。1次アニールによって「CoSix(x=0.1〜1.5)」相を有するコバルトシリサイドが形成される。2次アニールによって「CoSi2相」のコバルトシリサイドに変換される。コバルトシリサイドのうち、「CoSi2」相を有するコバルトシリサイドの比抵抗が最も低い。1次アニールと2次アニールとの間に未反応コバルト膜を除去する。未反応コバルト膜は、硫酸(H2SO4)及び過酸化水素(H2O2)の混合液を利用して除去する。
【0031】
上述した第1実施形態における金属シリサイド膜211は、開口部207によってボディ203と電気的に接続した埋め込みビットライン(BBL)となる。金属シリサイド膜211を埋め込みビットラインとして使用することによって埋め込みビットラインの抵抗を低くすることができる。また、ボディ203でシリサイド反応が起きないため接合漏洩が減少する。これはポリシリコン膜パターン208Aがバッファの役割をするためである。埋め込みビットラインの抵抗が減少するため、装置の動作速度が速くなる。
【0032】
(第2の実施形態)
図2A〜図2Fは、本発明の第2実施形態に係る半導体装置の製造方法を説明するための図である。
【0033】
図2Aに示されているように、基板301上にトレンチ302によって分離された複数のボディ303を形成する。基板301は、例えば、シリコン基板である。基板301を一定の深さまでエッチングしてトレンチ302を形成する。トレンチ302によってボディ303が形成される。基板301がシリコン基板の場合、ボディ303はシリコンボディとなる。ボディ303は、基板301の表面から垂直方向に延伸する。ボディ303は活性領域として使用される。周知のように、活性領域はトランジスタのチャネル、ソース及びドレーンが形成される領域である。ボディ303の両側の側壁は、対向する側壁に少なくとも2つの材質の異なる部分を有するライン型ボディである。ボディ303は「活性ボディ」とも称する。
【0034】
ボディ303の上にはハードマスク膜304が形成されている。ハードマスク膜304は、トレンチ302を形成するための基板301のエッチング時に、エッチング障壁の役割をする。ハードマスク膜304は、酸化膜、窒化膜等のような絶縁物質で形成する。第2実施形態においては、窒化膜がハードマスク膜304として使用される。その場合、ハードマスク膜304は、例えば、シリコン窒化膜である。
【0035】
ボディ303の両側の側壁、ボディ303間のトレンチ302の表面及びハードマスク膜304の側壁上に絶縁膜が形成されている。絶縁膜は、例えば、ライナー酸化膜305とライナー窒化膜306である。ライナー酸化膜305は、ボディ303の両側の側壁及び基板301の表面に形成される。ライナー窒化膜306はライナー酸化膜305の一部表面に形成される。
【0036】
絶縁膜の一部が除去され開口部307が形成される。開口部307はボディ303の何れか1つの側壁の一部を選択的に露出させるOSC構造の形成部である。開口部307には、ライン形態のコンタクトが形成される。すなわち、開口部307はボディ303の延伸方向に沿ってライン形態でボディ303の側壁の一部に形成する。
【0037】
上述した絶縁膜によって、ボディ303の側壁の一部を露出させた開口部307が提供される。
【0038】
図示されていないが、開口部307の形成後に、ボディ303の側壁の一部に接合を形成することができる。接合を形成する方法には、チルトイオン注入法、プラズマドーピング法、またはドープド膜を利用した熱拡散法を適用することができる。一実施例では、接合は少なくとも1×1020atoms/cm3以上のドーピング濃度を有する。リン(Ph)またはヒ素(As)がドーピングされると、N型接合となる。プラズマドーピング法または熱拡散法を適用すると、接合の深さを浅く制御することができ、また、ドーパントの濃度調節が容易である。接合は垂直チャネルトランジスタのソースまたはドレーンとなる。
【0039】
図2Bに示されているように、トレンチ302を埋め込むポリシリコン膜308を形成する。ポリシリコン膜308は、原子層蒸着法または化学気相蒸着法を利用して蒸着する。ポリシリコン膜308の形成時、シーム(空孔)S(309)が発生するように制御する。シーム309が発生するようにするためにポリシリコン膜308が、蒸着時、非晶質ではなく、多結晶で成長するように蒸着条件を制御する。これにより、ポリシリコン膜308の段差被覆性を低下させる。例えば、約600〜900℃の温度でポリシリコン膜308を蒸着するとシーム309を誘発することができる。
【0040】
図2Cに示されているように、ポリシリコン膜308を選択的に除去し、トレンチ302を部分埋め込みにする。これにより、ポリシリコン膜パターン308Aがトレンチ302内の下部に形成される。ポリシリコン膜パターン308Aは開口部307を埋め込むように形成する。このとき、ポリシリコン膜パターン308Aは、開口部307を露出させない高さ、すなわち、開口部207を十分にカバーできる高さを有するように形成する。
【0041】
ポリシリコン膜パターン308Aを形成するためには、エッチバック工程、または化学的機械的研磨(CMP)を利用して平坦化した後にエッチバック工程を行うのがよい。
【0042】
ポリシリコン膜308内部にシーム309が発生しているため、エッチバック工程を行うと、シーム309が露出する。したがって、ポリシリコン膜パターン308AはU字型の凹部を有し、これによってポリシリコン膜パターン308Aの表面積が増加する。
【0043】
上記のように、ポリシリコン膜の形成時にシームを誘発させ、(たとえば、図2Cに示されているように、シーム309の上部をエッチングするように)後続のエッチバック工程を行うと、後続のシリサイド形成時に過度なシリサイド反応によってボディ303における、シリサイドの形成を防止することができる。
【0044】
図2Dに示されているように、金属膜310を形成する。金属膜310は、シリサイド反応が可能な金属で形成する。例えば、金属膜310は、コバルト(Co)、チタニウム(Ti)、タンタリウム(Ta)、ニッケル(Ni)、タングステン(W)、白金(Pt)またはパラジウム(Pd)のうちから選択された何れか1つである。第2実施形態においては、金属膜310はコバルト膜が使用される。
【0045】
金属膜310は、化学気相蒸着法または原子層蒸着法を利用して形成する。使用されるプレカーサーによって、金属膜310を形成するための温度、圧力、流量等は適宜選択可能であり、金属膜310の蒸着厚さは10〜300Åである。
【0046】
図2Eに示されているように,アニール311を実施する。これにより、ポリシリコン膜パターン308Aと金属膜310が反応して金属シリサイド膜312が形成される。例えば、金属シリサイド膜312は、コバルトシリサイド、チタニウムシリサイド、タンタリウムシリサイド、ニッケルシリサイド、タングステンシリサイド、白金シリサイドまたはパラジウムシリサイドのうちから選択された何れか1つである。アニール311は、急速アニールを含む。金属シリサイド膜312形成後には未反応金属膜310Aが残留する。
【0047】
図2Fに示されているように、未反応金属膜310Aを除去する。この時、未反応金属膜310Aは湿式エッチングを利用して除去する。
【0048】
金属膜310がコバルト膜の場合、コバルトシリサイド膜を形成するために少なくとも2回のアニールを実施するのがよい。例えば、1次アニールと2次アニールを実施する。1次アニールは400〜600℃の温度で行い、2次アニールは600〜800℃の温度で行う。1次アニールによって「CoSix(x=0.1〜1.5)」相を有するコバルトシリサイドが形成される。2次アニールによって「CoSi2相」のコバルトシリサイドに変換される。コバルトシリサイドのうち、「CoSi2」相を有するコバルトシリサイドの比抵抗が最も低い。1次アニールと2次アニールとの間に未反応コバルト膜を除去する。未反応コバルト膜は硫酸(H2SO4)と過酸化水素(H2O2)の混合液を利用して除去する。
【0049】
上述した第2実施形態における金属シリサイド膜312は、開口部307によって、ボディ303と電気的に接続した埋め込みビットラインとなる。金属シリサイド膜312を埋め込みビットラインとして使用することによって埋め込みビットラインの抵抗を低くすることができる。また、ボディ303でシリサイド反応が起きないため接合漏洩が減少する。これはポリシリコン膜パターン308Aがバッファの役割をするためである。埋め込みビットラインの抵抗が減少するため、装置の動作速度が速くなる。
【0050】
第2実施形態を適用すれば、より薄い厚さの金属シリサイド膜312を形成することができ、ポリシリコン膜308の底部または側面での界面ボイドが発生せず、ボディ303のシリサイド反応を防止することができる。
【0051】
(第3の実施の形態)
図3A〜図3Hは、本発明の第3実施形態に係る半導体装置の製造方法を説明するための図である。
【0052】
図3Aに示されているように、基板401上にトレンチ402によって分離された複数のボディ403を形成する。基板401の一例はシリコン基板である。基板401を一定の深さまでエッチングしてトレンチ402を形成する。トレンチ402によってボディ403が形成される。基板401がシリコン基板の場合、ボディ403はシリコンボディとなる。ボディ403は、基板401の表面から垂直方向に延伸する。ボディ403は、活性領域として使用される。周知のように、活性領域はトランジスタのチャネル、ソース及びドレーンが形成される領域である。ボディ403の側壁は、対向する側壁に少なくとも2つの材質の異なる部分を有するライン型ボディである。ボディ403は「活性ボディ」とも称する。
【0053】
ボディ403の上にはハードマスク膜404が形成されている。ハードマスク膜404は、トレンチ402を形成するための基板401のエッチング時、エッチング障壁の役割をする。ハードマスク膜404は、酸化膜、窒化膜等のような絶縁物質であることが好ましい。第3実施形態においては、窒化膜がハードマスク膜404として使用される。この場合、ハードマスク膜404は、シリコン窒化膜(Silicon nitride)であることが好ましい。
【0054】
ボディ403の両側の側壁、ボディ403間のトレンチ402の表面及びハードマスク膜404の側壁上に絶縁膜が形成されている。絶縁膜は、例えば、ライナー酸化膜405とライナー窒化膜406である。ライナー酸化膜405は、ボディ403の両側の側壁及び基板401表面に形成される。ライナー窒化膜406は、ライナー酸化膜405の一部表面に形成される。
【0055】
絶縁膜の一部が除去され開口部407が形成される。開口部407は、ボディ403の何れか1つの側壁の一部を選択的に露出させるOSC構造の形成部である。開口部407はライン形態のコンタクトである。すなわち、開口部407は、ボディ403の延伸方向に沿ってライン形態でボディ403の側壁の一部に形成する。
【0056】
上述した絶縁膜によって、ボディ403の側壁の一部を露出させた開口部407が提供される。
【0057】
図示されていないが、開口部407形成後に、ボディ403の側壁の一部に接合を形成することができる。接合を形成する方法には、チルトイオン注入法、プラズマドーピング法またはドープド膜を利用した熱拡散法を適用することができる。接合は少なくとも1×1020atoms/cm3以上のドーピング濃度を有する。リン(Ph)またはヒ素(As)がドーピングされると、N型接合となる。プラズマドーピング法または熱拡散法を適用すると、接合の深さを浅く制御することができ、また、ドーパントの濃度調節が容易である。接合は垂直チャネルトランジスタのソースまたはドレーンとなる。
【0058】
図3Bに示されているように、トレンチ402を埋め込むポリシリコン膜408を形成する。ポリシリコン膜408は、原子層蒸着法または化学気相蒸着法を利用して形成すると、トレンチ402をボイドなしに埋め込むことができる。
【0059】
図3Cに示されているように、ポリシリコン膜408を選択的に除去して、トレンチ402を部分埋め込みにする。これにより、ポリシリコン膜パターン408Aがトレンチ402内の下部に形成される。ポリシリコン膜パターン408Aは、開口部407を埋め込むように形成する。このとき、ポリシリコン膜パターン408Aは、開口部407を露出させない高さ、すなわち、開口部407を十分にカバーできる高さを有するように形成する。
【0060】
ポリシリコン膜パターン408Aを形成するためには、エッチバック工程、または化学的機械的研磨(CMP)を利用して平坦化した後にエッチバック工程を行うのがよい。
【0061】
図3Dに示されているように、ポリシリコン膜パターン408Aの上方の露出したライナー窒化膜406の上面にスペーサ409を形成する。スペーサ409は、後続の金属シリサイド膜形成後に除去が可能な物質または絶縁物質で形成し、かつ、後続の高温工程で金属膜と反応しない性質を有する物質で形成する。例えば、スペーサ409は、スペーサ膜を蒸着した後、エッチバックして形成する。例えば、スペーサ409は、シリコン膜、シリコン酸化膜、シリコン窒化膜、TiN、TiAlN、TiW、TiO2、WSi2、WN、TaN、TaWまたはTa2O5のうちから選択された何れか1つである。導電膜がスペーサ409として使用される場合、導電膜は後続の金属シリサイド膜形成後に除去される。
【0062】
次に、スペーサ409をエッチング障壁として、ポリシリコン膜パターン408Aを部分的に除去する。したがって、ポリシリコン膜パターン408BはU字型の凹部を有し、これにより、ポリシリコン膜パターン408Bの表面積が増加する。ここで、U字型のポリシリコン膜パターン408Bは、開口部407を埋め込み、トレンチ402の底面及び下部の側壁に残留する。他の実施形態においては、ポリシリコン膜パターン408Bは、開口部407を埋め込み、トレンチ402の下部の側壁にだけ残留するようにしてもよい。
【0063】
上記のように、スペーサ409を利用してポリシリコン膜パターン408Bを形成すると、後続のシリサイド工程時に過度なシリサイド反応によってボディ403においてシリサイドが形成されることを防止することができる。
【0064】
図3Eに示されているように,金属膜410を形成する。金属膜410はシリサイド化反応が可能な金属で形成する。例えば、金属膜410は、コバルト(Co)、チタニウム(Ti)、タンタリウム(Ta)、ニッケル(Ni)、タングステン(W)、白金(Pt)またはパラジウム(Pd)のうちから選択された何れか1つである。第3実施形態においては、金属膜410はコバルト膜が使用される。
【0065】
金属膜410は、化学気相蒸着法または原子層蒸着法を利用して形成する。金属膜410を形成するために、使用されるプレカーサーによって、温度、圧力、流量等は適宜選択可能である。また、金属膜410の蒸着厚さは10〜300Åとすることができる。
【0066】
図3Fに示されているように、アニール411を実施する。これにより、ポリシリコン膜パターン408Bと金属膜410が反応して金属シリサイド膜412が形成される。例えば、金属シリサイド膜412は、コバルトシリサイド、チタニウムシリサイド、タンタリウムシリサイド、ニッケルシリサイド、タングステンシリサイド、白金シリサイドまたはパラジウムシリサイドのうちから選択された何れか1つである。アニール411は急速アニールを含む。金属シリサイド膜412形成後には未反応金属膜410Aが残留する。
【0067】
図3Gに示されているように、未反応金属膜410Aを除去する。この時、未反応金属膜410Aは湿式エッチングを利用して除去する。
【0068】
金属膜410がコバルト膜の場合、コバルトシリサイド膜を形成するために少なくとも2回のアニールを実施するのがよい。例えば、1次アニールと2次アニールを実施する。1次アニールは400〜600℃の温度で行い、2次アニールは600〜800℃の温度で行う。1次アニールによって「CoSix(x=0.1〜1.5)」相を有するコバルトシリサイドが形成される。2次アニールによって「CoSi2相」のコバルトシリサイドに変換される。コバルトシリサイドのうち、「CoSi2」相を有するコバルトシリサイドの比抵抗が最も低い。1次アニールと2次アニールとの間に未反応コバルト膜を除去する。未反応コバルト膜は硫酸(H2SO4)と過酸化水素(H2O2)の混合液を利用して除去する。
【0069】
図3Hに示されているように、スペーサ409を除去する。この時、スペーサ409は湿式エッチングを利用して除去する。スペーサ409がTiNの場合、1次アニールと2次アニールとの間に硫酸(H2SO4)及び過酸化水素(H2O2)の混合液によって除去することができる。他の実施形態においては、スペーサ409が絶縁物質の場合に、スペーサ409を除去しなくても良い。
【0070】
上述した第3実施形態における金属シリサイド膜412は、開口部407によって、ボディ403と電気的に接続した埋め込みビットラインとなる。金属シリサイド膜412を埋め込みビットラインとして使用することによって埋め込みビットラインの抵抗を低くすることができる。また、ボディ403でシリサイド反応が起きないため接合漏洩が減少する。これはポリシリコン膜パターン408Bがバッファの役割をするためである。埋め込みビットラインの抵抗が減少するため、装置の動作速度が速くなる。
【0071】
上述した第3実施形態を適用すれば、ポリシリコン膜パターンの幅及び深さに対する調節が容易である。
【0072】
(第4の実施の形態)
図4A〜図4Jは、本発明の第4実施形態に係る半導体装置の製造方法における開口部の形成方法を説明するための図である。
【0073】
図4Aに示されているように、基板21上にハードマスク膜24を形成する。基板21の一例はシリコン基板である。ハードマスク膜24は、例えば窒化膜である。また、ハードマスク膜24は酸化膜及び窒化膜を含む多層構造でもよい。例えば、ハードマスク膜24は、ハードマスク窒化膜(HM Nitride)及びハードマスク酸化膜(HM Oxide)の順序で積層して形成することができる。また、ハードマスク膜24は、ハードマスク窒化膜、ハードマスク酸化膜、ハードマスクシリコン酸化窒化膜(HM SiON)及びハードマスクカーボン膜(HM Carbon)の順序で積層して形成することもできる。ハードマスク窒化膜を含む場合には、基板21及びハードマスク膜24の間にパッド酸化膜(Pad oixde)をさらに形成する。ハードマスク膜24は図に示されていない感光膜パターンを利用して形成される。
【0074】
次に、ハードマスク膜24をエッチング障壁としてトレンチエッチング工程(Trench etch process)を行う。例えば、ハードマスク膜24をエッチング障壁として基板21を一定の深さまでエッチングしてボディ22を形成する。ボディ22はトレンチ23によって互いに分離される。ボディ22はトランジスタを形成するのに使用される。ボディ22は、2つの側壁を有する。トレンチエッチング工程は、非等方性エッチング(Anisotropic etch)であることが好ましい。基板21がシリコン基板の場合、非等方性エッチングは、Cl2またはHBrガスを単独で使用し、またはこれらのガスを混合して使用するプラズマ乾式エッチング(Plasma dry etch)が好適である。上述したトレンチ23によって複数のボディ22が基板21上に形成される。ボディ22はライン型ピラーを含み、ライン型の活性ピラーを含む。活性ピラーはピラー型ボディを意味する。言い換えれば、ボディ22はライン型ピラーを形成する。ライン型ピラーは、ライン型の活性ピラーとも称される。それは、ライン型ピラーが活性領域であり、かつライン型ピラーを形成しているためである。
【0075】
絶縁膜として第1ライナー膜25を形成する。第1ライナー膜25は、例えばシリコン酸化膜などの酸化膜である。
【0076】
第1ライナー膜25上にボディ22間のトレンチ23を埋め込む犠牲膜26を形成する。犠牲膜26は、例えば、アンドープドポリシリコン(Undoped polysilicon)または非晶質シリコン(Amorphous silicon)である。
【0077】
図4Bに示されているように、ハードマスク膜24の表面が現れるまで犠牲膜26及び第1ライナー膜25を平坦化する。犠牲膜26の平坦化は、化学的機械的研磨(Chmiecal Mechanical Polishing;CMP)法が好適である。続けてエッチバック工程を行う。このようなエッチバック工程後に第1リセス(R1)を提供する犠牲膜パターン26Aが形成される。これにより、ハードマスク膜24及び第1リセス(R1)を含むトレンチ23の両側側壁を覆う第1ライナー膜パターン25Aが形成される。第1ライナー膜パターン25Aはトレンチ23の底面も覆う。
【0078】
次に、湿式エッチングを利用して第1ライナー膜パターン25Aをスリミング(slimming)する。この時、湿式エッチング時間を調節することによってボディ22の側壁上面に第1ライナー膜パターン25Aが一定の厚さを有し残留するようにする。
【0079】
図4Cに示されているように、犠牲膜パターン26Aを含む基板全面に絶縁膜として第2ライナー膜27を形成する。第2ライナー膜27は、例えば、シリコン窒化膜などの窒化膜である。第2ライナー膜27は第1ライナー膜パターン25Aのスリミングされた厚さと同一の厚さに形成される。
【0080】
図4Dに示されているように、第2ライナー膜27を選択的にエッチングする。これにより、第1ライナー膜パターン25Aのスリミング領域に第2ライナー膜パターン27Aが形成される。第2ライナー膜パターン27Aを形成するためにエッチバック工程を適用することができ、これによって、第2ライナー膜パターン27Aはスペーサの形態となる。
【0081】
続いて、第2ライナー膜パターン27Aをエッチング障壁として、犠牲膜パターン26Aを一定の深さまで除去する。これにより、第1ライナー膜パターン25Aの一部表面を露出させた第2リセスR2が形成される。第2リセスR2を形成する犠牲膜パターン26Aは、図面符号「26B」となる。犠牲膜パターン26Bがポリシリコンの場合、エッチバック工程を利用して除去する。
【0082】
図4Eに示されているように、第2リセスR2を含む基板全面にコンフォーマルに金属窒化膜を形成する。その後、スペーサエッチングを実施し、犠牲スペーサ28を形成する。犠牲スペーサ28は、ボディ22の両側側壁に形成される。犠牲スペーサ28は、例えば、チタニウム窒化膜(TiN)である。
【0083】
図4Fに示されているように、犠牲スペーサ28が形成された第2リセスR2を埋め込む埋め込み膜を形成する。埋め込み膜は、例えば、酸化膜である。埋め込み膜はスピンオン絶縁膜SOD(Spin On Dielectric)でもよい。
【0084】
次に、埋め込み膜を平坦化した後エッチバックする。これにより、リセスされた埋め込み膜29が形成される。
【0085】
リセスされた埋め込み膜29を含む基板全面に第3ライナー膜30を形成する。第3ライナー膜30は、例えば、アンドープドポリシリコンである。
【0086】
図4Gに示されているように、チルトイオン注入31を行う。チルトイオン注入31では、一定角度でドーパント(Dopnat)をイオン注入する。第3ライナー膜30のうち、一部にドーパントが注入される。
【0087】
チルトイオン注入31工程は所定角度を有して行われる。一定角度は約5〜30°である。イオンビームはハードマスク膜24によって一部が遮蔽(Shadow)される。したがって、第3ライナー膜30の一部はドーピングされるが、残りはアンドープドのままである。例えば、イオン注入されるドーパントはP型ドーパント、好ましくはボロン(Boron)であり、ボロンをイオン注入するためにドーパントソースはBF2を使用する。その結果、第3ライナー膜30の一部はアンドープドで残留するが、図4Gの例では、この部分はハードマスク膜24の右側に隣接する部分である。
【0088】
このようなドーパントのチルトイオン注入31によって第3ライナー膜30のうち、ハードマスク膜24の上面に形成された部分及びハードマスク膜24の左側に隣接する一部はドーパントがドーピングされたドープド第3ライナー膜30Aとなる。ドーパントが注入されなかった第3ライナー膜はアンドープド第3ライナー膜30Bとなる。
【0089】
図4Hに示されているように、アンドープド第3ライナー膜30Bを除去する。ここで、第3ライナー膜として使用されたポリシリコンは、ドーパントのドーピング有無に応じてエッチング速度の差異が発生する。特に、ドーパントが注入されなかったアンドープドポリシリコンは湿式エッチングの速度が速い。したがって、アンドープドポリシリコンのみを湿式エッチングすることができる選択比が高いエッチング液を利用してアンドープドポリシリコンを選択的に除去する。アンドープド第3ライナー膜30Bは、湿式エッチングまたは湿式洗浄(Wet cleaning)を利用して除去する。
【0090】
上記のように、アンドープド第3ライナー膜30Bを除去すると、ドープド第3ライナー膜30Aのみ残留する。
【0091】
次に、ドープド第3ライナー膜30Aを利用して、トレンチ23の両側壁上にある犠牲スペーサ28のうちの1つを除去する。これにより、埋め込み膜29と第2ライナー膜パターン27Aとの間にギャップ(図面符号省略)が形成される。犠牲スペーサ28は、湿式エッチングを利用して除去する。これにより、1つの犠牲スペーサ28Aが残留する。
【0092】
図4Iに示されているように、側壁の一部を露出させるために洗浄工程(Cleaning process)を行う。洗浄工程は湿式洗浄(Wet cleaning)が好適である。湿式洗浄には、フッ酸(HF)、BOE(Buffered Oxide Etchant)等を利用する。湿式洗浄を利用すると、犠牲膜26B、犠牲スペーサ28A、及び第2ライナー膜パターン27Aを損傷させずに第1ライナー膜パターン25Aを選択的に除去することができる。
【0093】
上述したように、ハードマスク膜24、第1ライナー膜パターン25A、第2ライナー膜パターン27A、犠牲膜26B及び犠牲スペーサ28Aを総称して「絶縁膜」と略称する。したがって、絶縁膜はボディ22の何れか1つの側壁の一部を露出させる開口部32を提供する。
【0094】
開口部32は、前記の各実施形態における開口部に対応する。
【0095】
図4Jに示されているように、ドープド第3ライナー膜30Aを除去する。この時、ドープド第3ライナー膜30Aと犠牲膜26Bが同じポリシリコンであるため、同時に除去される。
【0096】
次に、犠牲スペーサ28Aを除去する。
【0097】
図5は、本発明の方法の実施によって得られた半導体装置を適用したコンピュータシステムの一例を説明するための図である。
【0098】
図5を参照すれば、コンピュータシステム500は、出力装置501(例えばモニタ)、入力装置502(例えば、キーボード)、及びマザーボード504を含む。
【0099】
マザーボード504は、データ処理部506(例えば、マイクロプロセッサ)及び少なくとも1つのメモリ装置508を含む。メモリ装置508は、上記で既に言及したように本発明の多様な側面の実施形態を含むことができる。メモリ装置508は、メモリセルアレイを含むことができる。プロセッサ506を含むコンピュータシステム500の多様な構成要素は、本発明に詳述された少なくとも1つのメモリ構成を含むことができる。プロセッサ506は、本発明において詳述されたモジュールを利用するメモリ及びプロセッサモジュールに対応する。
【0100】
メモリ装置508は、メモリモジュールに対応することも可能である。
【0101】
本発明の技術的思想は、上記の複数の実施形態によって具体的に記述されたが、上記した実施形態は、その説明のためのものであり、その制限のためのものではないことに注意されたい。また、本発明の属する技術分野における通常の知識を有する者ならば、本発明の技術的思想の範囲内で多様な実施形態が可能であることを理解するであろう。
【符号の説明】
【0102】
21、201、301、401:基板
23、202、302、402:トレンチ
22、203、303、403:ボディ
24、204、304、404:ハードマスク膜
25:第1ライナー膜
25A:第1ライナー膜パターン
26:犠牲膜
26A:犠牲膜パターン
27:第2ライナー膜
27A:第2ライナー膜パターン:
28:犠牲スペーサ
29:リセスされた埋め込み膜
30:第3ライナー膜
30A:ドーピングされたドープド第3ライナー膜
30B:アンドープド第3ライナー膜
31:チルトイオン注入
32:開口部
205、305、405:ライナー酸化膜
206、306、406:ライナー窒化膜
207、307、407:開口部
208、308、408:ポリシリコン膜
208A、308A、408A:ポリシリコン膜パターン
209、310、410:金属膜
209A、310A、410A:未反応金属膜
210、311、411:アニール
211、312、412:金属シリサイド膜
309:シーム、ボイド
408B:U字型のポリシリコン膜パターン
409:スペーサ
500:コンピュータシステム
501:出力装置
502:入力装置
504:マザーボード504
506:データ処理部506
508:メモリ装置508
【特許請求の範囲】
【請求項1】
基板に活性領域を分離するトレンチをエッチングにより形成するステップと、
前記活性領域の何れか1つの側壁の一部を露出させた開口部を有する絶縁膜を形成するステップと、
前記絶縁膜上に前記トレンチを部分的に埋め込み、前記開口部を埋め込むように、シリコン膜パターンを形成するステップと、
前記シリコン膜パターン上に金属膜を形成するステップと、
前記金属膜及び前記シリコン膜パターンを反応させて、埋め込みビットラインとして金属シリサイド膜を形成するステップと
を含むことを特徴とする半導体装置の製造方法。
【請求項2】
前記シリコン膜パターンを形成するステップが、
前記開口部を有する前記絶縁膜上に前記トレンチを埋め込むシリコン膜を形成するステップと、
前記開口部が埋め込まれた高さまで前記シリコン膜をエッチングするステップと、
を含むことを特徴とする請求項1に記載の半導体装置の製造方法。
【請求項3】
前記シリコン膜パターンを形成するステップが、
前記開口部を有する前記絶縁膜上に前記トレンチを埋め込み、内部に空孔を有するシリコン膜を形成するステップと、
前記開口部が埋め込まれた高さまで、前記シリコン膜をエッチングするステップと、
を含むことを特徴とする請求項1に記載の半導体装置の製造方法。
【請求項4】
前記シリコン膜が、600〜900℃の温度で蒸着されることを特徴とする請求項2または請求項3に記載の半導体装置の製造方法。
【請求項5】
前記シリコン膜パターンを形成するステップが、
前記開口部を有する前記絶縁膜上に前記トレンチを埋め込むシリコン膜を形成するステップと、
前記シリコン膜を1次エッチングするステップと、
前記1次エッチング後に露出された前記絶縁膜の側壁にスペーサを形成するステップと、
前記スペーサをエッチング障壁として前記シリコン膜を2次エッチングするステップと、
を含むことを特徴とする請求項1に記載の半導体装置の製造方法。
【請求項6】
前記2次エッチングにより、前記シリコン膜にU字型の凹部を形成することを特徴とする請求項5に記載の半導体装置の製造方法。
【請求項7】
前記シリコン膜パターンを形成するステップが、
原子層蒸着法または化学気相蒸着法を利用してシリコン膜を蒸着するステップと、
前記シリコン膜をエッチングするステップと、
を含むことを特徴とする請求項1に記載の半導体装置の製造方法。
【請求項8】
前記シリコン膜パターンのシリコン膜が、
ポリシリコン膜であることを特徴とする請求項1に記載の半導体装置の製造方法。
【請求項9】
前記金属膜を形成する前記ステップにおいて、
前記金属膜を、コバルト(Co)、チタニウム(Ti)、タンタリウム(Ta)、ニッケル(Ni)、タングステン(W)、白金(Pt)及びパラジウム(Pd)からなるグループより選択された何れか1つで形成することを特徴とする請求項1に記載の半導体装置の製造方法。
【請求項10】
前記金属シリサイド膜を形成するステップが、
急速アニールを利用することを特徴とする請求項1に記載の半導体装置の製造方法。
【請求項11】
前記金属シリサイド膜を形成するステップの後に、前記シリコン膜パターンと未反応の前記金属膜の残り部分を除去するステップをさらに含むことを特徴とする請求項1に記載の半導体装置の製造方法。
【請求項12】
基板に活性領域を分離するトレンチをエッチングにより形成するステップと、
前記活性領域の何れか1つの側壁の一部を露出させた開口部を有する絶縁膜を形成するステップと、
前記絶縁膜上に前記トレンチを部分的に埋め込むシリコン膜を形成するステップと、
前記シリコン膜が埋め込まれていない部分の前記絶縁膜の側壁にスペーサを形成するステップと、
前記スペーサをエッチング障壁として前記シリコン膜をエッチングするステップと、
残留する前記シリコン膜上に金属膜を形成するステップと、
前記金属膜及び前記シリコン膜を反応させて、埋め込みビットラインとなる金属シリサイド膜を形成するステップと、
を含むことを特徴とする半導体装置の製造方法。
【請求項13】
前記スペーサを形成するステップが、
前記スペーサとして使用されるスペーサ膜を基板全面に形成するステップと、
前記スペーサ膜をエッチバックするステップと、
を含むことを特徴とする請求項12に記載の半導体装置の製造方法。
【請求項14】
前記スペーサが、
絶縁膜、金属膜または金属窒化膜のうちから選択された何れか1つであることを特徴とする請求項12に記載の半導体装置の製造方法。
【請求項15】
前記スペーサを、
シリコン膜、シリコン酸化膜、シリコン窒化膜、TiN、TiAlN、TiW、TiO2、WSi2、WN、TaN、TaW及びTa2O5からなるグループより選択された何れか1つで形成することを特徴とする請求項12に記載の半導体装置の製造方法。
【請求項16】
前記シリコン膜を形成するステップにおける前記シリコン膜が、ポリシリコン膜であることを特徴とする請求項12に記載の半導体装置の製造方法。
【請求項17】
前記シリコン膜が、原子層蒸着法または化学気相蒸着法を利用して蒸着されことを特徴とする請求項12に記載の半導体装置の製造方法。
【請求項18】
前記金属膜を形成するステップにおいて、
前記金属膜を、コバルト(Co)、チタニウム(Ti)、タンタリウム(Ta)、ニッケル(Ni)、タングステン(W)、白金(Pt)及びパラジウム(Pd)からなるグループより選択された何れか1つで形成することを特徴とする請求項12に記載の半導体装置の製造方法。
【請求項19】
前記金属シリサイド膜を形成するステップが、
1次アニールを行い前記金属膜及び前記シリコン膜を反応させるステップと、
前記金属膜のうち、前記シリコン膜と未反応の金属膜を除去するステップと、
2次アニールを行うステップと、
を含むことを特徴とする請求項12に記載の半導体装置の製造方法。
【請求項20】
前記金属シリサイド膜が、コバルトシリサイド膜であることを特徴とする請求項19に記載の半導体装置の製造方法。
【請求項21】
前記金属シリサイド膜を形成するステップが、急速アニールを利用することを特徴とする請求項12に記載の半導体装置の製造方法。
【請求項22】
前記金属シリサイド膜を形成するステップが、
アニールを行い、前記金属膜及び前記シリコン膜を反応させるステップと、
前記金属膜のうち、未反応の金属膜を除去するステップと、
を含むことを特徴とする請求項12に記載の半導体装置の製造方法。
【請求項23】
前記金属シリサイド膜を形成するステップの後に、前記スペーサを除去するステップをさらに含むことを特徴とする請求項12に記載の半導体装置の製造方法。
【請求項24】
前記スペーサをエッチング障壁として前記シリコン膜をエッチングするステップにおいて、
前記開口部を埋め込み、かつ前記トレンチの底面及び側壁に前記シリコン膜を残留させることを特徴とする請求項12に記載の半導体装置の製造方法。
【請求項25】
前記スペーサをエッチング障壁として前記シリコン膜をエッチングするステップにおいて、
前記開口部を埋め込み、かつ前記トレンチの側壁に前記シリコン膜を残留させることを特徴とする請求項12に記載の半導体装置の製造方法。
【請求項26】
前記スペーサをエッチング障壁として前記シリコン膜をエッチングするステップにおいて、前記シリコン膜に凹部を形成することを特徴とする請求項12に記載の半導体装置の製造方法。
【請求項1】
基板に活性領域を分離するトレンチをエッチングにより形成するステップと、
前記活性領域の何れか1つの側壁の一部を露出させた開口部を有する絶縁膜を形成するステップと、
前記絶縁膜上に前記トレンチを部分的に埋め込み、前記開口部を埋め込むように、シリコン膜パターンを形成するステップと、
前記シリコン膜パターン上に金属膜を形成するステップと、
前記金属膜及び前記シリコン膜パターンを反応させて、埋め込みビットラインとして金属シリサイド膜を形成するステップと
を含むことを特徴とする半導体装置の製造方法。
【請求項2】
前記シリコン膜パターンを形成するステップが、
前記開口部を有する前記絶縁膜上に前記トレンチを埋め込むシリコン膜を形成するステップと、
前記開口部が埋め込まれた高さまで前記シリコン膜をエッチングするステップと、
を含むことを特徴とする請求項1に記載の半導体装置の製造方法。
【請求項3】
前記シリコン膜パターンを形成するステップが、
前記開口部を有する前記絶縁膜上に前記トレンチを埋め込み、内部に空孔を有するシリコン膜を形成するステップと、
前記開口部が埋め込まれた高さまで、前記シリコン膜をエッチングするステップと、
を含むことを特徴とする請求項1に記載の半導体装置の製造方法。
【請求項4】
前記シリコン膜が、600〜900℃の温度で蒸着されることを特徴とする請求項2または請求項3に記載の半導体装置の製造方法。
【請求項5】
前記シリコン膜パターンを形成するステップが、
前記開口部を有する前記絶縁膜上に前記トレンチを埋め込むシリコン膜を形成するステップと、
前記シリコン膜を1次エッチングするステップと、
前記1次エッチング後に露出された前記絶縁膜の側壁にスペーサを形成するステップと、
前記スペーサをエッチング障壁として前記シリコン膜を2次エッチングするステップと、
を含むことを特徴とする請求項1に記載の半導体装置の製造方法。
【請求項6】
前記2次エッチングにより、前記シリコン膜にU字型の凹部を形成することを特徴とする請求項5に記載の半導体装置の製造方法。
【請求項7】
前記シリコン膜パターンを形成するステップが、
原子層蒸着法または化学気相蒸着法を利用してシリコン膜を蒸着するステップと、
前記シリコン膜をエッチングするステップと、
を含むことを特徴とする請求項1に記載の半導体装置の製造方法。
【請求項8】
前記シリコン膜パターンのシリコン膜が、
ポリシリコン膜であることを特徴とする請求項1に記載の半導体装置の製造方法。
【請求項9】
前記金属膜を形成する前記ステップにおいて、
前記金属膜を、コバルト(Co)、チタニウム(Ti)、タンタリウム(Ta)、ニッケル(Ni)、タングステン(W)、白金(Pt)及びパラジウム(Pd)からなるグループより選択された何れか1つで形成することを特徴とする請求項1に記載の半導体装置の製造方法。
【請求項10】
前記金属シリサイド膜を形成するステップが、
急速アニールを利用することを特徴とする請求項1に記載の半導体装置の製造方法。
【請求項11】
前記金属シリサイド膜を形成するステップの後に、前記シリコン膜パターンと未反応の前記金属膜の残り部分を除去するステップをさらに含むことを特徴とする請求項1に記載の半導体装置の製造方法。
【請求項12】
基板に活性領域を分離するトレンチをエッチングにより形成するステップと、
前記活性領域の何れか1つの側壁の一部を露出させた開口部を有する絶縁膜を形成するステップと、
前記絶縁膜上に前記トレンチを部分的に埋め込むシリコン膜を形成するステップと、
前記シリコン膜が埋め込まれていない部分の前記絶縁膜の側壁にスペーサを形成するステップと、
前記スペーサをエッチング障壁として前記シリコン膜をエッチングするステップと、
残留する前記シリコン膜上に金属膜を形成するステップと、
前記金属膜及び前記シリコン膜を反応させて、埋め込みビットラインとなる金属シリサイド膜を形成するステップと、
を含むことを特徴とする半導体装置の製造方法。
【請求項13】
前記スペーサを形成するステップが、
前記スペーサとして使用されるスペーサ膜を基板全面に形成するステップと、
前記スペーサ膜をエッチバックするステップと、
を含むことを特徴とする請求項12に記載の半導体装置の製造方法。
【請求項14】
前記スペーサが、
絶縁膜、金属膜または金属窒化膜のうちから選択された何れか1つであることを特徴とする請求項12に記載の半導体装置の製造方法。
【請求項15】
前記スペーサを、
シリコン膜、シリコン酸化膜、シリコン窒化膜、TiN、TiAlN、TiW、TiO2、WSi2、WN、TaN、TaW及びTa2O5からなるグループより選択された何れか1つで形成することを特徴とする請求項12に記載の半導体装置の製造方法。
【請求項16】
前記シリコン膜を形成するステップにおける前記シリコン膜が、ポリシリコン膜であることを特徴とする請求項12に記載の半導体装置の製造方法。
【請求項17】
前記シリコン膜が、原子層蒸着法または化学気相蒸着法を利用して蒸着されことを特徴とする請求項12に記載の半導体装置の製造方法。
【請求項18】
前記金属膜を形成するステップにおいて、
前記金属膜を、コバルト(Co)、チタニウム(Ti)、タンタリウム(Ta)、ニッケル(Ni)、タングステン(W)、白金(Pt)及びパラジウム(Pd)からなるグループより選択された何れか1つで形成することを特徴とする請求項12に記載の半導体装置の製造方法。
【請求項19】
前記金属シリサイド膜を形成するステップが、
1次アニールを行い前記金属膜及び前記シリコン膜を反応させるステップと、
前記金属膜のうち、前記シリコン膜と未反応の金属膜を除去するステップと、
2次アニールを行うステップと、
を含むことを特徴とする請求項12に記載の半導体装置の製造方法。
【請求項20】
前記金属シリサイド膜が、コバルトシリサイド膜であることを特徴とする請求項19に記載の半導体装置の製造方法。
【請求項21】
前記金属シリサイド膜を形成するステップが、急速アニールを利用することを特徴とする請求項12に記載の半導体装置の製造方法。
【請求項22】
前記金属シリサイド膜を形成するステップが、
アニールを行い、前記金属膜及び前記シリコン膜を反応させるステップと、
前記金属膜のうち、未反応の金属膜を除去するステップと、
を含むことを特徴とする請求項12に記載の半導体装置の製造方法。
【請求項23】
前記金属シリサイド膜を形成するステップの後に、前記スペーサを除去するステップをさらに含むことを特徴とする請求項12に記載の半導体装置の製造方法。
【請求項24】
前記スペーサをエッチング障壁として前記シリコン膜をエッチングするステップにおいて、
前記開口部を埋め込み、かつ前記トレンチの底面及び側壁に前記シリコン膜を残留させることを特徴とする請求項12に記載の半導体装置の製造方法。
【請求項25】
前記スペーサをエッチング障壁として前記シリコン膜をエッチングするステップにおいて、
前記開口部を埋め込み、かつ前記トレンチの側壁に前記シリコン膜を残留させることを特徴とする請求項12に記載の半導体装置の製造方法。
【請求項26】
前記スペーサをエッチング障壁として前記シリコン膜をエッチングするステップにおいて、前記シリコン膜に凹部を形成することを特徴とする請求項12に記載の半導体装置の製造方法。
【図1A】
【図1B】
【図1C】
【図1D】
【図1E】
【図1F】
【図2A】
【図2B】
【図2C】
【図2D】
【図2E】
【図2F】
【図3A】
【図3B】
【図3C】
【図3D】
【図3E】
【図3F】
【図3G】
【図3H】
【図4A】
【図4B】
【図4C】
【図4D】
【図4E】
【図4F】
【図4G】
【図4H】
【図4I】
【図4J】
【図5】
【図1B】
【図1C】
【図1D】
【図1E】
【図1F】
【図2A】
【図2B】
【図2C】
【図2D】
【図2E】
【図2F】
【図3A】
【図3B】
【図3C】
【図3D】
【図3E】
【図3F】
【図3G】
【図3H】
【図4A】
【図4B】
【図4C】
【図4D】
【図4E】
【図4F】
【図4G】
【図4H】
【図4I】
【図4J】
【図5】
【公開番号】特開2012−142548(P2012−142548A)
【公開日】平成24年7月26日(2012.7.26)
【国際特許分類】
【出願番号】特願2011−155705(P2011−155705)
【出願日】平成23年7月14日(2011.7.14)
【出願人】(310024033)エスケーハイニックス株式会社 (122)
【氏名又は名称原語表記】SK hynix Inc.
【住所又は居所原語表記】2091, Gyeongchung−daero,Bubal−eub,Icheon−si,Gyeonggi−do,Korea
【Fターム(参考)】
【公開日】平成24年7月26日(2012.7.26)
【国際特許分類】
【出願日】平成23年7月14日(2011.7.14)
【出願人】(310024033)エスケーハイニックス株式会社 (122)
【氏名又は名称原語表記】SK hynix Inc.
【住所又は居所原語表記】2091, Gyeongchung−daero,Bubal−eub,Icheon−si,Gyeonggi−do,Korea
【Fターム(参考)】
[ Back to top ]