半導体装置

【課題】工程数の増大を抑制しつつ、チップ上に形成された再配線または突出電極の信頼性を向上させる。
【解決手段】配線２ｂおよびパッド電極２ａが形成された半導体基板と、半導体基板上に形成された応力緩和層４と、応力緩和層４上に合金シード膜５を形成した後、応力緩和層４と合金シード膜５とを熱処理にて反応させることで、応力緩和層４と合金シード膜５との間に反応性バリア絶縁膜６を形成する。再配線８または突出電極は合金シード膜５上に形成する。

【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は半導体装置に関する。
【背景技術】
【０００２】
半導体デバイスの高集積化と高機能化を達成するために、デバイスの動作速度の向上やメモリの大容量化が要求されている。デバイスによっては１チップのｅＤＲＡＭに代えて、ロジック回路と大容量ＤＲＡＭをＣｈｉｐＯｎＣｈｉｐ（ＣｏＣ）接続でパッケージ化したチップも開発されている。
【０００３】
このようなＣｏＣ接続を達成する場合、再配線や多数のバンプがチップ上に形成される。ここで、ＣｏＣ接続における信頼性を確保するには、チップ上に形成された再配線やバンプの信頼性を確保することが要求される。一方、チップ上に形成された再配線やバンプの信頼性を確保するに当たっては、コストアップを抑制するため、工程数の増大を抑制することも求められている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０００−１８８３０５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
本発明の一つの実施形態の目的は、工程数の増大を抑制しつつ、チップ上に形成された再配線またはバンプの信頼性を向上させることが可能な半導体装置を提供することである。
【課題を解決するための手段】
【０００６】
実施形態の半導体装置によれば、半導体基板と、応力緩和層と、合金シード膜と、反応性バリア絶縁膜とが設けられている。半導体基板は、配線およびパッド電極が形成されている。応力緩和層は、前記半導体基板上に形成されている。合金シード膜は、前記応力緩和層上に形成されている。反応性バリア絶縁膜は、前記応力緩和層と前記合金シード膜とが反応して形成されている。
【図面の簡単な説明】
【０００７】
【図１】第１実施形態に係る半導体装置の概略構成を示す断面図。
【図２Ａ】第２実施形態に係る半導体装置の製造方法を示す断面図。
【図２Ｂ】第２実施形態に係る半導体装置の製造方法を示す断面図。
【図２Ｃ】第２実施形態に係る半導体装置の製造方法を示す断面図。
【図２Ｄ】第２実施形態に係る半導体装置の製造方法を示す断面図。
【図３Ａ】第２実施形態に係る半導体装置の製造方法を示す断面図。
【図３Ｂ】第２実施形態に係る半導体装置の製造方法を示す断面図。
【図３Ｃ】第２実施形態に係る半導体装置の製造方法を示す断面図。
【図３Ｄ】第２実施形態に係る半導体装置の製造方法を示す断面図。
【図４Ａ】第２実施形態に係る半導体装置の製造方法を示す断面図。
【図４Ｂ】第２実施形態に係る半導体装置の製造方法を示す断面図。
【図４Ｃ】第２実施形態に係る半導体装置の製造方法を示す断面図。
【図４Ｄ】第２実施形態に係る半導体装置の製造方法を示す断面図。
【図５Ａ】第２実施形態に係る半導体装置の製造方法を示す断面図。
【図５Ｂ】第２実施形態に係る半導体装置の製造方法を示す断面図。
【図６】第３実施形態に係る半導体装置の概略構成を示す断面図。
【図７Ａ】第４実施形態に係る半導体装置の製造方法を示す断面図。
【図７Ｂ】第４実施形態に係る半導体装置の製造方法を示す断面図。
【図７Ｃ】第４実施形態に係る半導体装置の製造方法を示す断面図。
【図７Ｄ】第４実施形態に係る半導体装置の製造方法を示す断面図。
【図８Ａ】第４実施形態に係る半導体装置の製造方法を示す断面図。
【図８Ｂ】第４実施形態に係る半導体装置の製造方法を示す断面図。
【図８Ｃ】第４実施形態に係る半導体装置の製造方法を示す断面図。
【図８Ｄ】第４実施形態に係る半導体装置の製造方法を示す断面図。
【図８Ｅ】第４実施形態に係る半導体装置の製造方法を示す断面図。
【発明を実施するための形態】
【０００８】
以下、実施形態に係る半導体装置および半導体装置の製造方法について図面を参照しながら説明する。なお、これらの実施形態により本発明が限定されるものではない。
【０００９】
（第１実施形態）
図１は、第１実施形態に係る半導体装置の概略構成を示す断面図である。
図１において、基材層１上には、パッド電極２ａ、２ｃおよび配線２ｂが形成されるとともに、パッド電極２ａ、２ｃおよび配線２ｂが覆われるようにして保護膜３が形成されている。また、保護膜３には、パッド電極２ａを露出させる開口部３ａ、３ｃおよび配線２ｂの一部を露出させる開口部３ｂが形成されている。また、保護膜３には、パッド電極２ａ、２ｃをそれぞれ露出させる開口部３ａ、３ｃおよび配線２ｂの一部を露出させる開口部３ｂが形成されている。
【００１０】
保護膜３上には応力緩和層４が形成されている。そして、応力緩和層４には、開口部３ａ、３ｃを介してパッド電極２ａ、２ｃをそれぞれ露出させる開口部４ａ、４ｃおよび開口部３ｂを介して配線２ｂの一部を露出させる開口部４ｂが形成されている。
【００１１】
なお、基材層１としては、例えば、ロジック回路またはＤＲＡＭなどの集積回路が形成された半導体基板を用いることができる。また、パッド電極２ａ、２ｃおよび配線２ｂの材料は、例えば、ＡｌまたはＡｌを主成分とした金属を用いることができる。また、保護膜３の材料は、例えば、シリコン酸化膜またはシリコン酸窒化膜またはシリコン窒化膜などの絶縁体を用いることができる。
【００１２】
応力緩和層４の材料は、例えば、感光性ガラスを用いることができる。この感光性ガラスは、近紫外部から可視光線の短波長域に感光性を持つ。この感光性ガラス中には、感光剤として金、銀、または銅などのイオンと、還元剤としてセリウム・イオンとが均一に分散されている。応力緩和層４の材料として、ポリイミド系樹脂を用いるようにしてもよいし、ウェハストレスを低減させるために、ポリイミド系樹脂よりも硬化温度の低いアクリル系樹脂またはフェノール系樹脂を用いるようにしてもよい。
【００１３】
応力緩和層４上には、合金シード膜５を介して再配線８が形成され、再配線８上には表面層９が形成されている。ここで、再配線８は、開口部３ａ、３ｂおよび開口部４ａ、４ｂを介してパッド電極２ａおよび配線２ｂに接続されている。応力緩和層４と合金シード膜５との間には反応性バリア絶縁膜６が形成されている。再配線８の側壁には側壁保護膜１０が選択的に形成されている。
【００１４】
なお、合金シード膜５の材料としては、例えば、Ｍｎが添加されたＣｕを用いることができる。ここで、ＭｎはＣｕ中に固溶しないため、Ｍｎと応力緩和層４とを効果的に反応させることができ、反応性バリア絶縁膜６を効率よく形成することができる。Ｍｎの代わりに、Ｍｇ、ＡｇまたはＡｌをＣｕに添加するようにしてもよい。
【００１５】
反応性バリア絶縁膜６は、応力緩和層４と合金シード膜５とを熱処理にて反応させて形成することができる。例えば、感光性ガラスにて応力緩和層４が構成され、Ｍｎが添加されたＣｕにて合金シード膜５が構成されている場合、反応性バリア絶縁膜６としてＭｎＳｉｘＯｙ（ｘ、ｙは正の整数）を形成することができる。カーボンリッチな樹脂にて応力緩和層４が構成され、Ｍｎが添加されたＣｕにて合金シード膜５が構成されている場合、反応性バリア絶縁膜６としてＭｎＣを形成することができる。
【００１６】
表面層９は、再配線８よりもエッチング耐性の高い材料を用いることができる。例えば、再配線８がＣｕまたはＣｕを主成分とする金属の場合、表面層９の材料は、Ｃｏ、Ｗ、Ｐ、Ｒｕのいずれかを含有する金属層である。
【００１７】
側壁保護膜１０は、露出された再配線８の側壁を保護する目的で設置され、Ｃｕ，、Ｓｉ、Ｎ，を含む絶縁層もしくは、Ｃｏ、Ｗ、Ｐなどを含む金属層からなる。
【００１８】
応力緩和層４上には、再配線８が覆われるように応力緩和層１１が形成されている。そして、応力緩和層１１には、再配線８の一部を露出させる開口部１１ａ、１１ｂが形成されるとともに、パッド電極２ｃを露出させる開口部１１ｃが形成されている。なお、応力緩和層１１は応力緩和層４と同一の材料を用いることができる。
【００１９】
応力緩和層１１上には、合金シード膜１２を介して金属台座層１５が形成され、金属台座層１５上には合金ハンダ層１９が形成されている。ここで、金属台座層１５は、開口部１１ａ、１１ｂを介して再配線８に接続されている。応力緩和層１１と合金シード膜１２との間には反応性バリア絶縁膜１３が形成されている。金属台座層１５の側壁には側壁保護膜１８が選択的に形成されている。
【００２０】
なお、合金シード膜１２は合金シード膜５と同一の材料を用いることができる。反応性バリア絶縁膜１３は反応性バリア絶縁膜６と同一の材料を用いることができる。側壁保護膜１８は側壁保護膜１０と同一の材料を用いることができる。また、例えば、金属台座層１５の材料はＣｕまたはＮｉ、合金ハンダ層１９の材料はＣｕとＳｎの合金を用いることができる。
【００２１】
ここで、応力緩和層４上に反応性バリア絶縁膜６を形成することにより、再配線８の密着性を向上させることが可能となるとともに、応力緩和層１１上に反応性バリア絶縁膜１３を形成することにより、金属台座層１５の密着性を向上させることが可能となる。また、応力緩和層４と合金シード膜５とを反応させることで反応性バリア絶縁膜６を形成し、応力緩和層１１と合金シード膜１２とを反応させることで反応性バリア絶縁膜１３を形成することにより、従来用いられているバリアメタル成膜工程を削除し、工程削減/コスト削減を実現できる。
【００２２】
また、再配線８および金属台座層１５の側壁に側壁保護膜１０、１８をそれぞれ形成することにより、再配線８および金属台座層１５の耐湿性を向上させることができ、再配線８および金属台座層１５の信頼性を向上させることができる。
【００２３】
なお、図１の実施形態では、２層構造の応力緩和層４、１１を設け、１層目に再配線８を形成し、２層目に合金ハンダ層１９を形成する方法について説明したが、１層構造の応力緩和層を合金ハンダ層を設ける方法に適用してもよい。
【００２４】
また、図１の実施形態では、応力緩和層４、１１上に反応性バリア絶縁膜６、１３をそれぞれ設ける方法について説明したが、応力緩和層４、１１のいずれか一方だけに反応性バリア絶縁膜６、１３を形成するようにしてもよい。
【００２５】
また、図１の実施形態では、再配線８および金属台座層１５の側壁に側壁保護膜１０、１８をそれぞれ設ける方法について説明したが、再配線８および金属台座層１５のいずれか一方だけに側壁保護膜１０、１８を形成するようにしてもよい。
【００２６】
（第２実施形態）
図２Ａ〜図２Ｄ、図３Ａ〜図３Ｄ、図４Ａ〜図４Ｄ、図５Ａおよび図５Ｂは、第２実施形態に係る半導体装置の製造方法を示す断面図である。
図２Ａにおいて、基材層１上には、パッド電極２ａ、２ｃおよび配線２ｂが形成されるとともに、パッド電極２ａ、２ｃおよび配線２ｂが覆われるようにして保護膜３および応力緩和層４が順次形成されている。また、保護膜３には、パッド電極２ａ、２ｃをそれぞれ露出させる開口部３ａ、３ｃおよび配線２ｂの一部を露出させる開口部３ｂが形成されている。応力緩和層４には、パッド電極２ａ、２ｃをそれぞれ露出させる開口部４ａ、４ｃおよび配線２ｂの一部を露出させる開口部４ｂが形成されている。
【００２７】
次に、図２Ｂに示すように、スパッタ、メッキ、ＣＶＤ、ＡＬＤまたは蒸着などの方法を用いることにより、パッド電極２ａ、２ｃ、配線２ｂおよび応力緩和層４上に合金シード膜５を形成する。
【００２８】
次に、図２Ｃに示すように、応力緩和層４と合金シード膜５とを熱処理にて反応させることにより、応力緩和層４と合金シード膜５との間に反応性バリア絶縁膜６を形成する。なお、熱処理の温度は、２００〜３００℃程度の範囲内に設定することができる。
【００２９】
次に、図２Ｄに示すように、スピンコートなどの方法を用いることにより、合金シード膜５上にレジスト膜７を形成する。そして、レジスト膜７の露光および現像を行うことにより、開口部７ａ、７ｂをレジスト膜７に形成する。なお、開口部７ａは、パッド電極２ａ上に配置し、開口部７ｂは、応力緩和層４と配線２ｂとに跨るように配置することができる。
【００３０】
次に、図３Ａに示すように、電解メッキにて再配線８および表面層９を開口部７ａ、７ｂに順次埋め込むことにより、合金シード膜５を介してパッド電極２ａおよび配線２ｂに接続された再配線８を応力緩和層４上に形成する。
【００３１】
次に、図３Ｂに示すように、アッシングなどの方法により、合金シード膜５上のレジスト膜７を除去する。
【００３２】
次に、図３Ｃに示すように、再配線８の側壁の窒化処理を行うことにより、再配線８の側壁に側壁保護膜１０を選択的に形成する。
【００３３】
なお、再配線８の側壁に側壁保護膜１０を選択的に形成する場合、選択的ＣＶＤにて再配線８の側壁にタングステンを選択的に成膜するようにしてもよい。
【００３４】
次に、図３Ｄに示すように、再配線８をマスクとして合金シード膜５および反応性バリア絶縁膜６をエッチングすることにより、再配線８の周囲の合金シード膜５および反応性バリア絶縁膜６を除去する。
【００３５】
次に、図４Ａに示すように、応力緩和層４、表面層９およびパッド電極２ｃ上に応力緩和層１１を形成する。そして、フォトリソグラフィー技術を用いることにより、開口部１１ａ〜１１ｃを応力緩和層１１に形成する。なお、開口部１１ａは、パッド電極２ａ上に配置し、開口部１１ｂは、再配線２ｂ上に配置し、開口部１１ｃは、パッド電極２ｃ上に配置することができる。
【００３６】
次に、図４Ｂに示すように、スパッタ、メッキ、ＣＶＤ、ＡＬＤまたは蒸着などの方法を用いることにより、パッド電極２ｃ、再配線８および応力緩和層１１上に合金シード膜１２を形成する。
【００３７】
次に、図４Ｃに示すように、応力緩和層１１と合金シード膜１２とを熱処理にて反応させることにより、応力緩和層１１と合金シード膜１２との間に反応性バリア絶縁膜１３を形成する。なお、熱処理の温度は、２００〜３００℃程度の範囲内に設定することができる。
【００３８】
次に、図４Ｄに示すように、スピンコートなどの方法を用いることにより、合金シード膜１２上にレジスト膜１４を形成する。そして、レジスト膜１４の露光および現像を行うことにより、開口部１４ａ、１４ｂをレジスト膜１４に形成する。なお、開口部１４ａは、パッド電極２ａ上に配置し、開口部１４ｂは、開口部１１ｂ上に配置することができる。
【００３９】
そして、電解メッキにて金属台座層１５およびハンダ層１６、１７を開口部１４ａ、１４ｂに順次埋め込むことにより、合金シード膜１２を介して再配線８に接続された金属台座層１５およびハンダ層１６、１７を応力緩和層１１上に形成する。
【００４０】
次に、図５Ａに示すように、アッシングなどの方法により、合金シード膜１２上のレジスト膜１４を除去する。
【００４１】
次に、図５Ｂに示すように、金属台座層１５の側壁の窒化処理を行うことにより、金属台座層１５の側壁に側壁保護膜１８を選択的に形成する。
【００４２】
なお、金属台座層１５の側壁に側壁保護膜１８を選択的に形成する場合、選択的ＣＶＤにて金属台座層１５の側壁にタングステンを選択的に成膜するようにしてもよい。
【００４３】
そして、金属台座層１５およびハンダ層１６、１７をマスクとして合金シード膜１２および反応性バリア絶縁膜１３をエッチングすることにより、金属台座層１５およびハンダ層１６、１７の周囲の合金シード膜１２および反応性バリア絶縁膜１３を除去する。
【００４４】
次に、図１に示すように、ハンダ層１６、１７をリフローすることにより、ハンダ層１６、１７を合金化し、金属台座層１５上に合金ハンダ層１９を形成する。
【００４５】
以上の工程は基材層１がウェハの状態で行うことができる。そして、以上の工程の後、このウェハを個片化することより、半導体チップを切り出すことができる。
【００４６】
なお、上述した第２実施形態では、反応性バリア絶縁膜６、１３を形成するために、合金シード膜５、１２を応力緩和層４、１１上に成膜する度に熱処理を行う方法について説明したが、反応性バリア絶縁膜６、１３を形成するための熱処理は反応性バリア絶縁膜６、１３をそれぞれ形成した後の任意の工程で行うことができ、反応性バリア絶縁膜６、１３を形成するための熱処理を一括して行うようにしてもよい。例えば、反応性バリア絶縁膜６、１３を形成するための熱処理は、ハンダ層１６、１７のリフロー処理と兼用するようにしてもよい。
上述した半導体チップと別のハンダ層が形成された半導体チップとが接続され、ＣｏＣ接続された半導体チップが完成する。また、再配線を形成しない通常のバンプ層を有する半導体チップにも適用することができる。
【００４７】
（第３実施形態）
図６は、第３実施形態に係る半導体装置の概略構成を示す断面図である。
図６において、基材層５１上には、パッド電極５２が形成されるとともに、パッド電極５２が覆われるようにして保護膜５３が形成されている。また、保護膜５３には、パッド電極５２を露出させる開口部５３ａが形成されている。
【００４８】
なお、基材層５１としては、例えば、ロジック回路またはＤＲＡＭなどの集積回路が形成された半導体基板を用いることができる。また、パッド電極５２の材料は、例えば、ＡｌまたはＡｌを主成分とした金属を用いることができる。また、保護膜５３の材料は、例えば、シリコン酸化膜またはシリコン酸窒化膜またはシリコン窒化膜などの絶縁体を用いることができる。
【００４９】
また、パッド電極５２上には、バリアメタル膜５７を介して金属台座層５８が形成され、金属台座層５８上には合金ハンダ層６１が形成されている。ここで、金属台座層５８は、開口部５３ａを介してパッド電極５２に接続されている。また、バリアメタル膜５７は、金属台座層５８の底面から側壁にかけて一体的に形成されている。
【００５０】
なお、バリアメタル膜５７は、例えば、Ｔｉと、その上のＣｕとの積層構造を用いることができる。なお、Ｔｉの代わりに、ＴｉＮ、Ｔａ、ＴａＮ等の材料を使用することもできる。また、例えば、金属台座層５８の材料はＣｕまたはＮｉ、合金ハンダ層６１の材料はＣｕとＳｎの合金を用いることができる。
【００５１】
ここで、金属台座層５８の底面から側壁にかけてバリアメタル膜５７を一体的に形成することにより、金属台座層５８の底面でバリアメタル膜５７がアンダーカットされるのを防止することができ、バンプの引張り強度とせん断強度の劣化を抑制することが出来る。また、金属台座層５８の側壁にバリアメタル膜５７を設けることにより、金属台座層５８の耐湿性を向上させることができ、金属台座層５８の信頼性を向上させることができる。
【００５２】
なお、上述した第３実施形態では、金属台座層５８の底面から側壁にかけてバリアメタル膜５７を一体的に形成する方法について説明したが、応力緩和層上に形成される再配線の底面から側壁にかけてバリアメタル膜を一体的に形成するようにしてもよい。
【００５３】
（第４実施形態）
図７Ａ〜図７Ｄおよび図８Ａ〜図８Ｅは、第４実施形態に係る半導体装置の製造方法を示す断面図である。
図７Ａにおいて、基材層５１上には、パッド電極５２が形成されるとともに、パッド電極５２が覆われるようにして保護膜５３が形成されている。また、保護膜５３には、パッド電極５２を露出させる開口部５３ａが形成されている。
【００５４】
次に、図７Ｂに示すように、塗布などの方法にてパッド電極５２および保護膜５３上に有機膜５４を形成した後、ＣＶＤなどの方法にて有機膜５４上にハードマスク５５を形成する。なお、有機膜５４は、３００℃以上の耐熱性を持たせることができ、例えば、ポリアニレンなどを用いることができる。ハードマスク５５の材料は、シリコン酸化膜などの無機膜を用いることができる。
【００５５】
次に、図７Ｃに示すように、スピンコートなどの方法を用いることにより、ハードマスク５５上にレジスト膜５６を形成する。そして、レジスト膜５６の露光および現像を行うことにより、開口部５６ａをレジスト膜５６に形成する。なお、開口部５６ａは、開口部５３ａ上に配置することができる。
【００５６】
次に、図７Ｄに示すように、開口部５６ａを介してハードマスク５５をエッチングすることにより、ハードマスク５５に開口部５５ａを形成する。
【００５７】
次に、図８Ａに示すように、アッシングなどの方法により、ハードマスク５５上のレジスト膜５６を除去する。そして、開口部５５ａを介して有機膜５４をエッチングすることにより、有機膜５４に開口部５４ａを形成する。
【００５８】
次に、図８Ｂに示すように、スパッタ、ＣＶＤ、ＡＬＤまたは蒸着などの方法を用いることにより、開口部５４ａの底面および側壁が覆われるようにしてハードマスク５５上にバリアメタル膜５７を形成する。
【００５９】
次に、図８Ｃに示すように、電解メッキにて金属台座層５８およびハンダ層５９、６０を開口部５４ａに順次埋め込むことにより、バリアメタル膜５７を介してパッド電極５２に接続された金属台座層５８およびハンダ層５９、６０を保護膜５３上に形成する。
【００６０】
次に、図８Ｄに示すように、ＣＭＰまたはエッチバックにてバリアメタル膜５７、ハードマスク５５および有機膜５４を薄膜化することにより、有機膜５４の表面を露出させ、有機膜５４の表面のバリアメタル膜５７およびハードマスク５５を除去する。
【００６１】
次に、図８Ｅに示すように、アッシングなどの方法により、保護膜５３上の有機膜５４を除去する。
【００６２】
次に、図６に示すように、ハンダ層５９、６０をリフローすることにより、ハンダ層５９、６０を合金化し、金属台座層５８上に合金ハンダ層６１を形成する。
【００６３】
以上の工程は基材層５１がウェハの状態で行うことができる。そして、以上の工程の後、このウェハを個片化することより、半導体チップを切り出すことができる。
【００６４】
なお、上述した第４実施形態では、バリアメタル膜５７の成膜時の耐熱性を確保するために有機膜５４を用いる方法について説明したが、バリアメタル膜５７の成膜時の耐熱性がレジスト膜５６にある場合には、バリアメタル膜５７の成膜をレジスト膜５６上で行うようにしてもよい。この場合、有機膜５４およびハードマスク５５の成膜工程および開口部５４ａ、５５ａの形成工程を省略することができ、工程数を低減することができる。
【００６５】
また、上述した第４実施形態では、金属台座層５８の底面から側壁にかけてバリアメタル膜５７を一体的に形成する方法について説明したが、応力緩和層上に形成される再配線の底面から側壁にかけてバリアメタル膜を一体的に形成するようにしてもよい。この場合、例えば、レジスト膜の開口部に再配線が埋め込まれる前に、レジスト膜の開口部の底面および側壁が覆われるようにしてレジスト膜上にバリアメタル膜を形成する。その後、電解メッキにてレジスト膜の開口部に再配線を埋め込み、レジスト膜の表面のバリアメタル膜を除去することにより、再配線の底面から側壁にかけてバリアメタル膜を一体的に形成することができる。
【００６６】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【００６７】
１、５１基材層、２ａ、２ｃ、５２パッド電極、２ｂ配線、３、５３保護膜、３ａ〜３ｃ、４ａ〜４ｃ、７ａ、７ｂ、１１ａ、１１ｂ、１４ａ、１４ｂ、５３ａ、５４ａ、５５ａ開口部、４、１１応力緩和層、５、１２合金シード膜、６、１３反応性バリア絶縁膜、７、１４、５６レジスト膜、８再配線、９表面層、１０、１８側壁保護膜、１５、５８金属台座層、１６、１７、５９、６０ハンダ層、１９、６１合金ハンダ層、５４有機膜、５５ハードマスク、５７バリアメタル膜

【特許請求の範囲】
【請求項１】
配線およびパッド電極が形成された半導体基板と、
前記半導体基板上に形成された応力緩和層と、
前記応力緩和層上に形成された合金シード膜と、
前記応力緩和層と前記合金シード膜とが反応して形成された反応性バリア絶縁膜とを備えることを特徴とする半導体装置。
【請求項２】
前記合金シード膜上に形成された再配線または突出電極をさらに備えることを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記応力緩和層は感光性ガラス、前記合金シード膜はＭｎが添加されたＣｕ、前記反応性バリア絶縁膜はＭｎＳｉｘＯｙ（ｘ、ｙは正の整数）にて構成されることを特徴とする請求項１または２に記載の半導体装置。
【請求項４】
配線およびパッド電極が形成された半導体基板と、
前記半導体基板上に形成された再配線と、
前記再配線上に形成された表面層と、
前記再配線の側壁に選択的に形成された側壁保護膜とを備えることを特徴とする半導体装置。
【請求項５】
配線およびパッド電極が形成された半導体基板と、
前記半導体基板上に金属台座層を介して形成された突出電極と、
前記金属台座層の側壁に選択的に形成された側壁保護膜とを備えることを特徴とする半導体装置。
【請求項６】
前記側壁保護膜は、窒化膜またはタングステン膜であることを特徴とする請求項５に記載の半導体装置。
【請求項７】
配線およびパッド電極が形成された半導体基板と、
前記半導体基板上に金属台座層を介して形成された突出電極と、
前記金属台座層の底面から側壁にかけて一体的に形成されたバリアメタル膜とを備えることを特徴とする半導体装置。

【図１】