【課題】非対称トランジスタの接合リークを抑制する。
【解決手段】半導体装置１００は、シリコン基板１０１の上部に設けられたゲート電極１１５と、ゲート電極１１５の異なる側方においてシリコン基板１０１に設けられた第一不純物拡散領域１０３および第二不純物拡散領域１０５とを有するＭＯＳＦＥＴ１１０を含む。ＭＯＳＦＥＴ１１０は、第一不純物拡散領域１０３の上部にエクステンション領域１０７を有するとともに第二不純物拡散領域１０５の上部にエクステンション領域１０７を有さず、第一不純物拡散領域１０３上に第一シリサイド層１０９を有するとともに、ゲート電極１１５側端部の近傍において第二不純物拡散領域１０５上にシリサイド層を有しない。 （もっと読む）

【課題】安定したプロセス処理が可能な半導体装置の製造方法を提供する。
【解決手段】半導体基板上に、ポリシラザンを溶剤に溶解してなる塗布液を供給する工程、前記半導体基板を回転させて、前記ポリシラザンを含む塗布膜を形成する工程、前記半導体基板の裏面に、リンス液を供給してバックリンスを施し、裏面を洗浄する工程、前記バックリンス後の前記半導体基板を乾燥して前記リンス液を除去する工程、および、前記半導体基板を熱処理して前記塗布膜から前記溶剤を除去し、シリコン酸化物を含む絶縁膜を得る工程を具備する方法である。前記溶剤および前記リンス液は、少なくとも一部にテルペン類を含み、酸価０．０３６ｍｇＫＯＨ／ｇ未満であることを特徴とする。 （もっと読む）

【課題】陽極酸化処理に用いる薬液により、半導体基板と保護膜との剥離を抑制する多孔質構造体の製造方法を提供する。
【解決手段】拡散層１２が形成された半導体基板１０に酸化膜１４を形成する工程と、酸化膜１４の所定の位置に複数の接続孔を設け、該接続孔に配線２２を形成した後、配線２２で挟まれた領域に拡散層１２の表面が露出するような開口部２４を設ける工程と、開口部２４の外周縁部に溝２６を形成し、溝２６を埋め込むように半導体基板１０の拡散層１２が形成された面の全面に保護層２８を堆積する工程と、開口部２４の外周縁部に保護層２８が残存するように開口部２４の保護層２８を除去し、拡散層１２を露出する工程と、開口部２４に残存した保護層２８を保護膜３２として、露出した拡散層１２を陽極酸化処理する工程と、を有する。 （もっと読む）

【課題】基板に発生する応力を低減できる半導体装置及び半導体装置の製造方法を提供する。
【解決手段】本発明の一態様に係る半導体装置は、半導体素子が形成される素子領域を有する基板と、素子領域の隣接部分の基板に形成されるビアホールと、ビアホール内に絶縁層を介して設けられる導通部と、基板と絶縁層との間に設けられる緩衝層とを備え、緩衝層は、基板の熱膨張係数と緩衝層の熱膨張係数との差が、基板の熱膨張係数と絶縁層の熱膨張係数との差より小さい材料から形成される。 （もっと読む）

【課題】絶縁膜とＣｕを含む配線との間に介在する下地膜であって、特に酸素のバリア性が高い下地膜を含む電子装置を提供する。
【解決手段】電子装置は、凹部の形成された絶縁膜と、凹部内に形成され、Ｃｕを含む配線層と、絶縁膜と前記配線層との間に形成され、Ｔａ及びＭｎを含む下地膜とを有する。 （もっと読む）

【要 約】
【課題】剥離しない上部配線膜を形成する。
【解決手段】
下部配線膜１１とコンタクトする部分や、ＳｉＮ層１２の表面に、インクジェット法によってＩｎ微粒子が分散された第一の印刷液を塗布し、焼成して酸化Ｉｎから成る無機接着膜１３を形成し、無機接着膜１３の表面にＡｇ微粒子が分散された第二の印刷液を塗布し、焼成して上部配線膜１４を形成する。無機接着膜１３は、下部配線膜１１表面のＭｏＮ層２３及びガラス基板１０上のＳｉＮ層１２と、上部配線膜１４と接着性が高いので、上部配線膜１４が剥離しない。 （もっと読む）

【目的】膜切れの無い均一なシード膜を形成する半導体装置の製造方法を提供することを目的とする。
【構成】本発明の一態様の半導体装置の製造方法は、基体上に絶縁膜を形成する工程（Ｓ１０２）と、絶縁膜に開口部を形成する工程（Ｓ１０４）と、開口部内に光触媒膜を形成する工程（Ｓ１１０）と、Ｃｕを含有する溶液に光触媒膜を浸漬させた状態で光触媒膜に紫外線を照射する工程（Ｓ１１２）と、開口部内に電解めっき法によりＣｕを埋め込む工程（Ｓ１１４）と、を備えたことを特徴とする。 （もっと読む）

【解決手段】 パターニングされた金属フィーチャの上方に誘電体エッチストップ層を選択的に形成する方法を開示する。実施形態には、当該方法に従って形成されたエッチストップ層をゲート電極の上方に設けているトランジスタが含まれる。本発明の特定の実施形態によると、ゲート電極の表面上に金属を選択的に形成して、当該金属をケイ化物またはゲルマニウム化物に変換する。他の実施形態によると、ゲート電極の表面上に選択的に形成された金属によって、ゲート電極の上方にシリコンまたはゲルマニウムのメサを触媒成長させる。ケイ化物、ゲルマニウム化物、シリコンメサ、またはゲルマニウムメサの少なくとも一部を酸化、窒化、または炭化して、ゲート電極の上方にのみ誘電体エッチストップ層を形成する。 （もっと読む）

【課題】基板の表面における液切れを促進し、液溜まりを少なくできるようにした半導体装置の製造方法及び半導体装置を提供する。
【解決手段】ウエーハＷの表面であって、横方向に向かってそれぞれ延びる複数本の第１スクライブラインＳＬ１と、縦方向に向かってそれぞれ延びる複数本の第２スクライブラインＳＬ２とにより囲まれた領域にチップを形成する際に、第１スクライブラインＳＬ１上に対して断面視で凹んだ溝部３を第２スクライブラインＳＬ２上に形成する工程、を含む。ディップ式の装置を用いたウェット処理工程において、ウエーハＷを引き上げる際に、ウエーハＷ表面に付着している液体は溝部３に流れ込み、溝部３を通って下方に流れるので、ウエーハＷ表面から液体を速やかに取り除くことができる。 （もっと読む）

【課題】ダイシング後にパッドの表面に接続される金属物の密着性を改善することができ
る半導体装置の製造方法を提供する。
【解決手段】半導体装置１の製造方法において、半導体基板１０の上方の層間絶縁膜３６
上に金属パッド４０を形成する工程と、酸素含有雰囲気内において熱処理を行い、金属パ
ッド４０の表面にアルミニウム又はアルミニウム合金を有する金属酸化膜４１を形成する
工程と、半導体基板１０を分割してチップを形成する工程とを有する。 （もっと読む）

【課題】ゲート電極間にエアギャップを制御良く形成する。
【解決手段】本発明の半導体装置の製造方法では、半導体基板２上のゲート絶縁膜３上に浮遊ゲート電極用の多結晶シリコン層４を形成するときに、多結晶シリコン層４の上下方向の中間部のドーパント濃度を、その上下部のドーパント濃度よりも高くするように形成し、この多結晶シリコン層４上に形成したゲート間絶縁膜５上に制御ゲート電極用の多結晶シリコン層９を形成するときに、多結晶シリコン層９の上下方向の中間部のドーパント濃度を、その上下部のドーパント濃度よりも高くするように形成し、複数のゲート電極の側面が露出した状態で熱酸化処理を行なった後、エッチングすることにより、多結晶シリコン層４、９の各側面に凹部１１、１２を形成し、複数のゲート電極間に絶縁膜７を埋め込み、埋め込まれた絶縁膜７の中にエアギャップ８を形成する。 （もっと読む）

【課題】ＭＩＭキャパシタを追加しても高集積化を図ることができる半導体装置及びその製造方法を提供する。
【解決手段】本発明に係る半導体装置は、高耐圧領域にＭＩＭキャパシタ及び高耐圧系トランジスタを有し、シリコン基板１に形成され、ゲート電極６及びソース・ドレイン拡散層５を囲むように形成された第１導電型のシールド用拡散層５ａと、ゲート電極上に形成された層間絶縁膜９と、層間絶縁膜に形成され、シールド用拡散層上に位置し且つゲート電極を囲むように配置されたホール１０ａと、ホール内に埋め込まれたＷプラグ１１ａと、Ｗプラグ及び層間絶縁膜の上に形成されたシールド用配線１２ａと、シールド用配線上に形成されたキャパシタ絶縁膜１３及びキャパシタ上部電極１４と、を具備し、ＭＩＭキャパシタは、シールド用配線１２ａをキャパシタ下部電極とすることを特徴とする。 （もっと読む）

【課題】半導体装置とその製造方法において、絶縁膜のホール内に形成される導電性プラグ等の導電性材料のコンタクト抵抗が基板面内でばらつくのを防止すること。
【解決手段】シリコン基板３０の上方に第１の層間絶縁膜４５を形成する工程と、第１の層間絶縁膜４５の上方に強誘電体キャパシタQを形成する工程と、強誘電体キャパシタQの上方に、水素バリア絶縁膜５５、５７、６２と第２の層間絶縁膜５８とを有する積層膜を形成する工程と、エッチングにより積層膜にホール５８ｂ、５８ｃを形成する工程と、ホール５８ｂ、５８ｃ内に金属配線（導電性材料）６９を埋め込む工程とを有し、ホール５８ｂ、５８ｃを形成する工程において、水素バリア絶縁膜５５、５７、６２のエッチングを、第２の層間絶縁膜５８のエッチングとは異なるエッチング手法で行う半導体装置の製造方法による。 （もっと読む）

【課題】半導体装置の製造方法において、簡便な手法で半導体基板の端面と裏面側の周縁部とをクリーニングすること。
【解決手段】シリコン基板５０の縁部を保持する工程と、シリコン基板５０の裏面Aの周縁部Rにブラシ１２を摺接させることにより、シリコン基板５０の裏面Aに付着している堆積物を除去する工程とを有し、上記の堆積物を除去する工程において、ブラシ１２の一部をシリコン基板５０の裏面Aからはみ出させる半導体装置の製造方法による。 （もっと読む）

【課題】半導体装置とその製造方法において、エッチング生成物を直接観察することなくその有無を判断すること。
【解決手段】シリコン基板１の上方に、第１の導電膜１９、強誘電体膜２０、及び第２の導電膜２１を形成する工程と、第２の導電膜２１をパターニングして上部電極２１ａにする工程と、強誘電体膜２０をパターニングしてキャパシタ誘電体膜２０ａにする工程と、レジストパターン３０をマスクにして、該レジストパターン３０の側面を後退させながら、第１の導電膜１９をエッチングし、下部電極１９ａを形成する工程と、上部電極２０ａの上面のうち、レジストパターン３０の後退を反映して他の領域よりも高位となった段差面２１ｘの幅を測定する工程と、段差面２１ｘの幅C₁に基づいて、キャパシタ誘電体膜２０ａの側面に付着したエッチング生成物の有無を判断する工程とを有する半導体装置の製造方法による。 （もっと読む）

【課題】デバイスの動作不良や消費電力の増大を抑制できる、金属シリサイド層を有する半導体装置を提供する。
【解決手段】この半導体装置は、シリコンを含み主表面を有する半導体基板ＳＵＢと、半導体基板ＳＵＢの主表面に形成された不純物拡散層ＩＤＬ１，ＩＤＬ２と、不純物拡散層ＩＤＬ２上に形成された金属シリサイドＭＳと、金属シリサイドＭＳ上に順に積層されたシリコン窒化膜ＳＮＦ、第一の層間絶縁膜ＩＩＦ１とを備える。半導体装置には、シリコン窒化膜ＳＮＦ、第一の層間絶縁膜ＩＩＦ１を貫通して金属シリサイドＭＳの表面に至るコンタクトホールＣＨが形成されている。コンタクトホールＣＨの直下に位置する金属シリサイドＭＳの厚みは、コンタクトホールＣＨの周囲に位置する金属シリサイドＭＳの厚みよりも小さい。 （もっと読む）

【課題】ＭＩＳトランジスタを備える半導体装置の性能を向上させる。
【解決手段】シリコン基板１の主面ｓ１上のうち、ｎＭＩＳ領域ＲｎにｎＭＩＳ用ゲート電極ＧＥｎを形成し、ｐＭＩＳ領域ＲｐにｐＭＩＳ用ゲート電極ＧＥｐを形成し、それらの側方下部に、それぞれ、ｎ型ソース・ドレイン領域ｓｄｎおよびｐ型ソース・ドレイン領域ｓｄｐを形成する。続いて、シリコン基板１の主面ｓ１と両ゲート電極ＧＥｎ，ＧＥｐとを覆うようにして、引張応力を持つ第１応力膜Ｎ１ａを形成する。その後、ｐＭＩＳ領域Ｒｐの第１応力膜Ｎ１ａにイオン注入３００を施すことで応力を緩和させる。その後、熱処理を施すことで両ゲート電極ＧＥｎ，ＧＥｐを結晶化してから、第１応力膜Ｎ１ａを除去する。両ゲート電極ＧＥｎ，ＧＥｐを結晶化する工程では、第１応力膜Ｎ１ａの引張応力をｎＭＩＳ用ゲート電極ＧＥｎに記憶させる。 （もっと読む）

【課題】絶縁膜中の水分による配線メタルの腐食を防止することができ、配線の信頼性向上をはる。
【解決手段】埋め込み配線を有する半導体装置であって、一部に配線用溝１１３が形成された配線間絶縁膜１１１，１１２と、配線間絶縁膜１１１，１１２の配線用溝１１３内に埋め込み形成され、且つ配線用溝１１３の側壁面との間にギャップを有する金属配線層１１５と、配線層１１５の側壁面と上面を覆うように形成された耐水性バリア層１１８とを備えた。 （もっと読む）

【課題】コンタクト構造物の形成方法及びこれを利用した半導体装置の製造方法を提供する。
【解決手段】コンタクト領域１０３を有する対象体１００上に絶縁層１０６を形成した後、絶縁層１０６をエッチングしてコンタクト領域１０３を露出させる開口を形成する。露出されたコンタクト領域１０３上にシリコン及び酸素を含む物質膜を形成した後、シリコン及び酸素を含む物質膜上に金属膜を形成する。シリコン及び酸素を含有する物質膜と金属膜を反応させて、少なくともコンタクト領域１０３上に金属酸化物シリサイド膜１２１を形成した後、金属酸化物シリサイド膜１２１上の開口を埋める導電膜を形成する。コンタクト領域とコンタクトとの間に金属、シリコン、及び酸素が三成分系を成す金属酸化物シリサイド膜を均一に形成することができるため、改善された熱安定性及び電気的特性を有する。 （もっと読む）

【課題】電荷を蓄積させる量を容易に調整可能であり、信号遅延回路において信号遅延量を所望に調整可能にする。
【解決手段】セレクタ回路３００が、第１半導体部１００の電位および第２半導体部２００の電位を調整し、第１半導体部１００と信号配線１０との間と、第２半導体部２００と信号配線１０との間との少なくとも一方において電位差を生じさせる。これにより、第１半導体部１００と信号配線１０との間と、第２半導体部２００と信号配線１０との間との少なくとも一方を、静電容量素子として機能させる。 （もっと読む）