電子装置及びその製造方法
【課題】絶縁膜とＣｕを含む配線との間に介在する下地膜であって、特に酸素のバリア性が高い下地膜を含む電子装置を提供する。
【解決手段】電子装置は、凹部の形成された絶縁膜と、凹部内に形成され、Ｃｕを含む配線層と、絶縁膜と前記配線層との間に形成され、Ｔａ及びＭｎを含む下地膜とを有する。
【解決手段】電子装置は、凹部の形成された絶縁膜と、凹部内に形成され、Ｃｕを含む配線層と、絶縁膜と前記配線層との間に形成され、Ｔａ及びＭｎを含む下地膜とを有する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電子装置及びその製造方法に関し、特に、Ｃｕ配線を有する電子装置及びその製造方法に関する。
【背景技術】
【０００２】
半導体素子の高集積化とチップサイズの縮小化に伴い、配線の微細化及び多層配線化が加速的に進められている。こうした多層配線構造を有するロジックデバイスにおいては、配線遅延がデバイス信号遅延の支配的要因の１つになりつつある。デバイスの信号遅延は、配線抵抗と配線容量との積に比例しており、配線遅延の改善のために、例えば配線抵抗を低減することが望ましい。
【０００３】
配線抵抗低減のために、低抵抗金属であるＣｕを材料として配線を形成することが実用化されている。ただし、Ｃｕをパターニングして配線形成することは極めて困難であるため、絶縁膜に配線溝や接続孔（ビア孔）となる開口を形成し、この開口にＣｕを充填して配線形成する方法、いわゆるダマシン法が案出されている。
【０００４】
ダマシン法によりＣｕ配線を形成する際には、Ｃｕの絶縁膜内への拡散を防止することを主な目的として、Ｃｕ充填の前に、開口の内面を覆うバリアメタルと称される下地膜を形成する。
【０００５】
下地膜に使われる材料として、例えばＴａやＷ等が知られている。これらの材料はＣｕよりも抵抗が高く、特に、直径０．１μｍ以下のビア孔や、幅０．１μｍ以下の配線を含む微細配線層では、配線抵抗を低く抑えるために、下地膜を薄く形成することが好ましい。
【０００６】
しかし、薄膜化に起因して、例えば、下地膜が絶縁膜に含まれる酸素や水による腐食に弱くなったり、酸素や水の配線側への拡散防止機能が低下したりする。
【０００７】
なお、ＣｕＭｎをアニール処理して形成されるマンガン化合物膜をバリアメタルとして用いる技術が開示されている。
【０００８】
【特許文献１】特開２００７−２２０７４２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
本発明の一目的は、絶縁膜とＣｕを含む配線との間に介在する下地膜であって、特に酸素のバリア性が高い下地膜を含む電子装置及びその製造方法を提供することである。
【課題を解決するための手段】
【００１０】
本発明の一観点によれば、凹部の形成された絶縁膜と、前記凹部内に形成され、Ｃｕを含む配線層と、前記絶縁膜と前記配線層との間に形成され、Ｔａ及びＭｎを含む第１の下地膜とを有する電子装置が提供される。
【００１１】
本発明の他の観点によれば、絶縁膜に凹部を形成する工程と、前記凹部の内面に、Ｔａ及びＭｎを含む第１の下地膜を形成する工程と、前記凹部を埋め込んで、前記下地膜の上に、Ｃｕを含む配線層を形成する工程とを有する電子装置の製造方法が提供される。
【発明の効果】
【００１２】
Ｔａ及びＭｎを含む下地膜を用いることにより、例えば、絶縁膜中に含まれる酸素の拡散を抑制することができる。
【発明を実施するための最良の形態】
【００１３】
まず、図１（Ａ）〜図１（Ｃ）を参照して、バリアメタルの耐酸化性について調べた第１の実験について説明する。
【００１４】
図１（Ａ）は、この実験で作製したサンプルの構造を示す概略断面図である。シリコン基板１上に、厚さ１００ｎｍの熱酸化シリコン膜２が形成されている。熱酸化シリコン膜２の上に、スパッタリングにより厚さ１０ｎｍのＴａ層３が形成され、Ｔａ層３の上に、スパッタリングにより厚さ６０ｎｍのＣｕ層４が形成されている。
【００１５】
Ｔａ層３は、Ｃｕ層４中のＣｕの、熱酸化シリコン膜２側への拡散を抑制する。
【００１６】
Ｃｕ層４の上に、バリアメタル層５が形成されている。本実験では、バリアメタル層５の材料を変えた３種類のサンプルを形成した。
【００１７】
第１のバリアメタル層５は、Ｔａで形成し、第２のバリアメタル層５は、Ｔｉを５ａｔｏｍ％含有するＴａＴｉ合金で形成し、第３のバリアメタル層５は、Ｍｎを５ａｔｏｍ％含有するＴａＭｎ合金で形成した。
【００１８】
第１〜第３のバリアメタル層５はすべて、スパッタリングにより厚さ１５ｎｍ形成した。同じスパッタ装置を用いて、スパッタターゲットを交換して各サンプルを作製した。スパッタ条件は、どのサンプルについても、ＤＣパワーを３００Ｗとし、放電圧力を０．６７Ｐａ程度とし、Ａｒ流量を５ｓｃｃｍとした。
【００１９】
バリアメタル層５を形成した後、各サンプルを３００℃で３０分間、大気中においてアニールした。その後、Ｘ線光電子分光（ＸＰＳ）で表面分析を行った。
【００２０】
各サンプルについて、ＸＰＳによる表面分析は、まずバリアメタル層５最表面について行い、次いで、バリアメタル層５表面をＡｒスパッタリングにより厚さ約２ｎｍ削って露出した部分（以下、膜中と呼ぶこととする）について行った。
【００２１】
図１（Ｂ）は、ＸＰＳによる分析結果をまとめた表である。各サンプルについて、バリアメタル層最表面と膜中の元素濃度が示されている。
【００２２】
バリアメタル層最表面の酸素濃度は、Ｔａ、ＴａＴｉ、及びＴａＭｎでそれぞれ５６％、６１％、及び５７％であり、ほとんど差が見られなかった。しかし、膜中の酸素濃度は、Ｔａ、ＴａＴｉ、及びＴａＭｎでそれぞれ４６％、４０％、及び２７％であり、ＴａＭｎで形成したバリアメタル層で非常に低かった。
【００２３】
図１（Ｃ）は、各バリアメタル層の膜中の酸素濃度を示すグラフである。ＴａＴｉを用いたバリアメタル層は、Ｔａを用いたバリアメタル層と同程度の酸素濃度を示す。ＴａＭｎを用いたバリアメタル層の酸素濃度は、Ｔａを用いたバリアメタル層と比べて、濃度の絶対値として約２０％低く、Ｔａの酸素濃度を１００％とする相対値を考えるならば、約４０％も低い。このように、ＴａＭｎを用いたバリアメタル層は、酸素の透過を抑制する効果が高いことがわかった。
【００２４】
なお、酸素がバリアメタル層５を透過してＣｕ層４に到達し、Ｃｕ層４が酸化されたならば、Ｃｕ層４が赤く変色し、このような変色が、バリアメタル層５を透して観察される。ＴａＴｉを用いたバリアメタル層を有するサンプルでは、このような変色が観察されず、Ｃｕ層４が酸化されていないことも確認した。
【００２５】
以上説明したように、ＴａＭｎは、酸素に対する高いバリア性を有しており、また、Ｃｕに対する高いバリア性を有する。
【００２６】
次に、図２、図３（Ａ）〜図３（Ｆ）を参照して、本発明の第１の実施例による半導体装置について説明する。
【００２７】
図２は、第１の実施例の半導体装置の概略断面図である。例えばシリコンを有する半導体基板１０１の表層部に、シャロートレンチアイソレーション（ＳＴＩ）構造の素子分離絶縁膜１０２が形成され、活性領域が画定されている。この活性領域内に、ＭＯＳトランジスタ１０３が形成されている。ＭＯＳトランジスタ１０３は、ソース領域１０３Ｓ、ドレイン領域１０３Ｄ、ゲート絶縁膜１０３Ｉ、及びゲート電極１０３Ｇを含んで形成される。
【００２８】
半導体基板１０１の上に、ＭＯＳトランジスタ１０３を覆うように、酸化シリコンを含む厚さ３００ｎｍの層間絶縁膜１０４、及びＳｉＯＣを含む厚さ５０ｎｍの保護膜１０５が形成されている。保護膜１０５及び層間絶縁膜１０４を貫通するビアホール１０６が形成され、その底面に、ドレイン領域１０３Ｄの表面の一部が露出する。
【００２９】
ビアホール１０６内に、Ｗを含む導電プラグ１０８が充填されている。導電プラグ１０８とビアホール１０６の内面との間に、ＴｉＮを含む厚さ２５ｎｍのバリアメタル層１０７が配置されている。
【００３０】
以上の構造は、周知のフォトリソグラフィ、エッチング、化学気相堆積（ＣＶＤ）、化学機械研磨（ＣＭＰ）等により形成することができる。
【００３１】
保護膜１０５の上に、低誘電率絶縁材料からなる層間絶縁膜１１０が形成されている。層間絶縁膜１１０に、その底面まで達し、導電プラグ１０８の上方を通過する配線溝１１１が形成されている。配線溝１１１内に第１層目のＣｕ配線１１３が充填されており、Ｃｕ配線１１３が、導電プラグ１０８に接続される。Ｃｕ配線１１３と配線溝１１１の内面との間に、バリアメタル層１１２が配置されている。
【００３２】
層間絶縁膜１１０の上に、キャップ膜１２０、ビア層の層間絶縁膜１２１、エッチングストッパ膜１２２、及び配線層の層間絶縁膜１２３がこの順番に積層されている。
【００３３】
配線層の層間絶縁膜１２３に配線溝１２５が形成され、ビア層の層間絶縁膜１２１にビアホール１２４が形成されている。配線溝１２５はエッチングストッパ膜１２２の上面まで達する。ビアホール１２４は、配線溝１２５の底面に開口するとともに、キャップ膜１２０を貫通して下層の配線１１３の上面まで達する。
【００３４】
配線溝１２５及びビアホール１２４内に、ＣｕまたはＣｕ合金を含む導電部材１２７が充填されている。Ｃｕ合金としては、例えばＣｕにＡｌを添加したものやさらにＳｉを添加したものなどが挙げられる。導電部材１２７は、第１層目の配線１１３に接続されており、第２層目の配線を構成する。導電部材１２７と、配線溝１２５及びビアホール１２４の内面との間に、バリアメタル層１２６が配置されている。
【００３５】
さらに、配線層の層間絶縁膜１２３の上に、キャップ膜１２０、ビア層の層間絶縁膜１２１、エッチングストッパ膜１２２、配線層の層間絶縁膜１２３、ビアホール１２４及び配線溝１２５内に形成されたバリアメタル層１２６及び導電部材１２７を含む配線構造と同様な構造が繰り返し積層されることにより、多層配線が形成される。
【００３６】
Ｃｕを含む配線（１層目の配線１１３、２層目の配線１２７等）の下地膜となるバリアメタル層（バリアメタル層１１２、１２６等）として、ＴａＭｎを用いることができる。
【００３７】
図３（Ａ）〜図３（Ｆ）を参照し、形成工程に沿って、さらに配線構造について説明する。ここでは、例として、キャップ膜１２０から層間絶縁膜１２３までを含む第２層目の配線構造の形成工程を説明する。
【００３８】
第２層目及びそれ以後の各層の配線構造は、デュアルダマシン法で形成される。なお、第１層目の配線１１３はシングルダマシン法で形成されるが、バリアメタル層１１２の形成方法、配線溝１１１内への導電部材の充填方法等は、第２層目の配線構造の形成方法で採用される方法と同一である。
【００３９】
なお、本実施例では、上記のようにデュアルダマシン法及びシングルダマシン法を用いて半導体装置を製造する例を挙げて説明したが、本発明は、デュアルダマシン法、シングルダマシン法の何れを用いたデバイスにも適用可能である。
【００４０】
まず、図３（Ａ）に示すように、第１層目の配線１１３が形成された層間絶縁膜１１０の上に、キャップ膜１２０、ビア層の層間絶縁膜１２１、エッチングストッパ膜１２２、及び配線層の層間絶縁膜１２３を順番に形成する。キャップ膜１２０は、例えば、酸化シリコン膜と炭化シリコン膜との２層構造を有し、合計の厚さは２０ｎｍ〜７０ｎｍである。エッチングストッパ膜１２２は、例えば、炭化シリコンや窒化シリコンで形成され、その厚さは２０ｎｍ〜７０ｎｍである。これらの膜は、ＣＶＤで成膜することができる。
【００４１】
層間絶縁膜１２１及び１２３は、有機系または無機系の絶縁材料で形成され、その厚さは例えば５０ｎｍ〜３００ｎｍである。無機系の絶縁材料として、例えばポーラスシリカやＳｉＯＣが挙げられる。有機系の絶縁材料として、有機ＳＯＤ膜、例えばポリアリールエーテル系の絶縁膜を用いることができる。これらの材料は、膜中に酸素や水を含んでいる。なお、絶縁膜の比誘電率は３．０以下の値であることが好ましい。本明細書では比誘電率が３．０以下の絶縁膜を低誘電率絶縁膜と呼ぶこととする。
【００４２】
次に、図３（Ｂ）に示すように、配線層の層間絶縁膜１２３に配線溝１２５を形成し、ビア層の層間絶縁膜１２１にビアホール１２４を形成する。ビアホール１２４の平断面の寸法は、例えば０．０６μｍ〜０．１μｍであり、配線溝１２５の最小幅は、例えば０．０６μｍである。配線溝１２５及びビアホール１２４は、例えば酸化シリコン膜と炭化シリコン膜との２層を含む膜をハードマスクとし、ＣＦ系のエッチングガスを用いたドライエッチングにより形成することができる。配線溝１２５は、エッチングストッパ膜１２２の上面まで達し、ビアホール１２４が、第１層目の配線１１３の上面まで達する。
【００４３】
次に、図３（Ｃ）に示すように、配線層の層間絶縁膜１２３の上面、配線溝１２５の内面、及びビアホール１２４の内面を覆うように、Ｔａ及びＭｎを含むバリアメタル層１２６を、スパッタリングにより形成する。
【００４４】
スパッタ条件は、例えば、ＤＣパワーを１０ｋＷ〜１５ｋＷ、放電圧力を５×１０−２Ｐａ程度、Ａｒ流量を５ｓｃｃｍ〜５０ｓｃｃｍ、基板温度を２０℃〜３００℃として、Ｔａ及びＭｎを含むターゲットを用いてスパッタする。
【００４５】
バリアメタル層１２６のＭｎ含有量は、０．１ａｔｏｍ％〜１０ａｔｏｍ％の範囲とすることが好ましい。例えば５ａｔｏｍ％である。バリアメタル層１２６の抵抗を低く抑えるために、Ｍｎ含有量を１０ａｔｏｍ％以下とすることが好ましく、また、耐酸化性を向上させるために、Ｍｎ含有量を０．１ａｔｏｍ％以上とすることが好ましい。バリアメタル層１２６のＭｎ含有量は、使用するターゲットのＭｎ濃度を調節することにより制御できる。
【００４６】
バリアメタル層１２６の厚さは、２ｎｍ〜２０ｎｍの範囲とすることが好ましい。配線抵抗を低く抑えるために、２０ｎｍ以下とすることが好ましく、また、良好なバリア性を得るために、２ｎｍ以上とすることが好ましい。
【００４７】
次に、図３（Ｄ）に示すように、バリアメタル層１２６を覆うように、シード金属膜としてＣｕ膜１２７ｓをスパッタリングにより膜厚４０ｎｍ〜２００ｎｍ程度に堆積形成する。スパッタ条件は、例えばターゲットパワーを５ｋＷ〜３０ｋＷ、ＲＦバイアスを０．３２Ｗ／ｃｍ２〜１．６Ｗ／ｃｍ２、Ａｒ流量を５ｓｃｃｍ〜５０ｓｃｃｍ、基板温度を２０℃〜１００℃とする。
【００４８】
次に、図３（Ｅ）に示すように、シードＣｕ膜１２７ｓを電極として、Ｃｕを厚さ１μｍ程度になるまで電解めっきする。これによりＣｕからなる導電部材１２７が、ビアホール１２４及び配線溝１２５内に充填されると共に、層間絶縁膜１２３の上に堆積する。
【００４９】
次に、図３（Ｆ）に示すように、ＣＭＰにより、余分な導電部材１２７を除去する。配線溝１２５の外側の、層間絶縁膜１２３上面が露出する。配線溝１２５及びビアホール１２４内に残った導電部材１２７が、第２層目の配線を構成するとともに、第１層目の配線と第２層目の配線とを接続する層間接続部材を兼ねる。
【００５０】
このようにして、Ｔａ及びＭｎを含むバリアメタル層を有する配線構造を形成することができる。なお、Ｔａ及びＭｎを含むバリアメタル層をスパッタリングで成膜する例を説明したが、例えばＣＶＤにより、Ｔａ原料とＭｎ原料とを混合して成膜することも可能である。
【００５１】
次に、図４（Ａ）及び図４（Ｂ）を参照して、Ｔａ及びＭｎを含むバリアメタル層上に形成したＣｕ層のシート抵抗が、アニールによってどのように変化するか調べた第２の実験について説明する。
【００５２】
図４（Ａ）は、この実験で作製したサンプルの構造を示す概略断面図である。シリコン基板１１上に、熱酸化シリコン膜１２（図４（Ｂ）の表中ではＴＯＸと表記）が形成されている。熱酸化シリコン膜１２の上に、バリアメタル層１５が形成されている。バリアメタル層１５は、第１の実験と同様な条件でスパッタリングにより形成され、厚さが１５ｎｍであり、Ｔａ及びＭｎを含む層である。バリアメタル層１５の上に、スパッタリングにより厚さ６０ｎｍのＣｕ層１４が形成されている。Ｃｕ層１４表面に電極２０を接触させて、Ｃｕ層１４のシート抵抗を測定した。アニールは、真空中で３０分行った。
【００５３】
図４（Ｂ）は、Ｃｕ層成膜直後に、アニールを行わなかった場合と、それぞれ１００℃、２５０℃、３００℃、３５０℃、及び４００℃でアニールした場合のシート抵抗を示す表である。
【００５４】
シート抵抗は、アニールなしの場合０．６Ω／□程度であるが、１００℃以上でのアニールにより、０．４Ω／□程度以下まで減少することがわかった。なお、２５０℃以上でのアニールとすれば、０．３８Ω／□程度まで減少することがわかった。
【００５５】
従って、上記実施例のような多層配線構造の作製工程で、ＴａＭｎバリアメタル層上方にＣｕ配線を形成した後、１００℃以上、より好ましくは２５０℃以上でアニールを行うことにより、配線抵抗を低下させられる。なお、既に形成した下層の配線の劣化を抑制するために、アニール温度は４００℃以下とすることが好ましい。
【００５６】
次に、図５（Ａ）〜図５（Ｄ）を参照して、第２の実施例の半導体装置について説明する。第２の実施例では、以下に説明するように、Ｃｕ配線とＴａＭｎバリアメタル層との間に、さらに、Ｍｎ拡散を抑制するＴａバリアメタル層を形成する。第１の実施例と同様に、多層配線の第２層目の配線構造の形成工程を例として説明する。
【００５７】
図３（Ｃ）に示した工程、すなわち、配線層の層間絶縁膜１２３の上面、配線溝１２５の内面、及びビアホール１２４の内面を覆うように、Ｔａ及びＭｎを含むバリアメタル層１２６（第２の実施例では、第１のバリアメタル層１２６と呼ぶこととする）を形成する工程までは、第１の実施例と同様である。
【００５８】
次に、図５（Ａ）に示すように、第１のバリアメタル層１２６を覆うように、Ｔａを含む第２のバリアメタル層１２６Ａをスパッタリングにより形成する。スパッタ条件は、例えばＤＣパワーを１０ｋＷ〜１５ｋＷ、放電圧力を５×１０−２Ｐａ程度、Ａｒ流量を５ｓｃｃｍ〜５０ｓｃｃｍとして、膜厚が２ｎｍ〜２０ｎｍとなるようにＴａターゲットを用いてスパッタする。
【００５９】
その後、図５（Ｂ）、図５（Ｃ）、及び図５（Ｄ）に示すように、第２のバリアメタル層１２６Ａを覆うようにシードＣｕ膜１２７ｓを形成し、次にシードＣｕ膜１２７ｓを電極とし銅を電解めっきして導電部材１２７を形成し、次にＣＭＰで余分な導電部材１２７を除去する。これらの工程は、第１の実施例の図３（Ｄ）、図３（Ｅ）、及び図３（Ｆ）を参照して説明した工程と同様にして行うことができる。このようにして、第２の実施例の配線構造を形成することができる。
【００６０】
第２の実施例では、Ｍｎを含有する第１のバリアメタル層１２６とＣｕ導電部材１２７との間に、Ｍｎを含有せず、Ｍｎに対するバリアとなる第２のバリアメタル層１２６Ａが介在する。ＭｎのＣｕ配線への拡散を抑制することにより、配線抵抗の上昇が抑えられる。
【００６１】
なお、ＴａＭｎバリアメタル層とＣｕ導電部材が接する第１の実施例の場合も、例えば第２の実験でシート抵抗として０．４Ω／□程度が得られており、十分に低い配線抵抗が得られる。第２の実施例のように、さらにＭｎバリアとなるバリアメタル層が形成されていれば、低い配線抵抗が得られる。
【００６２】
なお、ＴａＭｎバリアメタル層の下地となる絶縁膜にＳｉが含有されている場合は、Ｓｉにより絶縁膜側にＭｎをトラップする効果もあるものと推測される。
【００６３】
第２の実施例において、第１のバリアメタル層１２６のＭｎ含有量は、第１のバリアメタル層１２６と第２のバリアメタル層１２６Ａを積層したバリアメタル層におけるＭｎ濃度が、０．１ａｔｏｍ％〜１０ａｔｏｍ％の範囲となるように選ぶことが出来る。
【００６４】
すなわち、Ｍｎを含む第１のバリアメタル層のＭｎ濃度をＣ１、膜厚をＴ１とし、Ｍｎバリアとなる第２のバリアメタル層の膜厚をＴ２とすると、Ｃ１・Ｔ１／（Ｔ１＋Ｔ２）が、０．１ａｔｏｍ％〜１０ａｔｏｍ％であればよい。
【００６５】
なお、Ｍｎバリアとする第２のバリアメタル層の材料は、Ｔａに限らない。例えば、Ｔａ、Ｚｒ、及びＴｉのいずれか、または、これらの合金もしくはこれらの窒化物を含む材料を用いることができる。
【００６６】
以上実施例に沿って本発明を説明したが、本発明はこれらに制限されるものではない。例えば、種々の変更、改良、組み合わせ等が可能なことは当業者に自明であろう。
【００６７】
以上の第１、第２の実施例を含む実施形態に関し、さらに以下の付記を開示する。
（付記１）
凹部の形成された絶縁膜と、
前記凹部内に形成され、Ｃｕを含む配線層と、
前記絶縁膜と前記配線層との間に形成され、Ｔａ及びＭｎを含む第１の下地膜と
を有する電子装置。
（付記２）
前記下地膜中のＭｎ濃度が０．１ａｔｏｍ％〜１０ａｔｏｍ％の範囲である付記１に記載の電子装置。
（付記３）
前記第１の下地膜と前記配線層との間に、第２の下地膜が介在する付記１または２に記載の電子装置。
（付記４）
前記第２の下地膜は、Ｔａ、Ｚｒ、及びＴｉのいずれか、または、これらの合金もしくはこれらの窒化物からなる付記３に記載の電子装置。
（付記５）
前記絶縁膜は、Ｓｉを含有する付記１〜４のいずれか１つに記載の電子装置。
（付記６）
絶縁膜に凹部を形成する工程と、
前記凹部の内面に、Ｔａ及びＭｎを含む第１の下地膜を形成する工程と、
前記凹部を埋め込んで、前記下地膜の上に、Ｃｕを含む配線層を形成する工程と
を有する電子装置の製造方法。
（付記７）
前記Ｔａ及びＭｎを含む第１の下地膜を形成する工程の後に、
該第１の下地膜の上に、第２の下地膜を形成する工程
をさらに含む付記６に記載の電子装置の製造方法。
（付記８）
前記配線層を形成した後に、アニールを行う工程をさらに有する付記６または７に記載の電子装置の製造方法。
【図面の簡単な説明】
【００６８】
【図１】図１（Ａ）〜図１（Ｃ）は、第１の実験について、それぞれ、サンプルの構造を示す概略断面図、ＸＰＳによる分析結果をまとめた表、及び、各サンプルのバリアメタル層膜中のＯ濃度を示すグラフである。
【図２】図２は、第１の実施例の半導体装置の概略断面図である。
【図３−１】図３（Ａ）及び図３（Ｂ）は、第１の実施例の半導体装置の製造工程を示す概略断面図である。
【図３−２】図３（Ｃ）及び図３（Ｄ）は、図３（Ａ）及び図３（Ｂ）に引き続き、第１の実施例の半導体装置の製造工程を示す概略断面図である。
【図３−３】図３（Ｅ）及び図３（Ｆ）は、図３（Ｃ）及び図３（Ｄ）に引き続き、第１の実施例の半導体装置の製造工程を示す概略断面図である。
【図４】図４（Ａ）及び図４（Ｂ）は、第２の実験について、それぞれ、サンプルの構造を示す概略断面図、及び、シート抵抗の測定結果をまとめた表である。
【図５−１】図５（Ａ）及び図５（Ｂ）は、第２の実施例の半導体装置の製造工程を示す概略断面図である。
【図５−２】図５（Ｃ）及び図５（Ｄ）は、図５（Ａ）及び図５（Ｂ）に引き続き、第２の実施例の半導体装置の製造工程を示す概略断面図である。
【符号の説明】
【００６９】
１１０ 層間絶縁膜
１１１ 配線溝
１１２ バリアメタル層
１１３ 配線
１２０ キャップ膜
１２１ ビア層の層間絶縁膜
１２２ エッチングストッパ膜
１２３ 配線層の層間絶縁膜
１２４ ビアホール
１２５ 配線溝
１２６ バリアメタル層
１２７ｓ シードＣｕ膜
１２７ 導電部材
【技術分野】
【０００１】
本発明は、電子装置及びその製造方法に関し、特に、Ｃｕ配線を有する電子装置及びその製造方法に関する。
【背景技術】
【０００２】
半導体素子の高集積化とチップサイズの縮小化に伴い、配線の微細化及び多層配線化が加速的に進められている。こうした多層配線構造を有するロジックデバイスにおいては、配線遅延がデバイス信号遅延の支配的要因の１つになりつつある。デバイスの信号遅延は、配線抵抗と配線容量との積に比例しており、配線遅延の改善のために、例えば配線抵抗を低減することが望ましい。
【０００３】
配線抵抗低減のために、低抵抗金属であるＣｕを材料として配線を形成することが実用化されている。ただし、Ｃｕをパターニングして配線形成することは極めて困難であるため、絶縁膜に配線溝や接続孔（ビア孔）となる開口を形成し、この開口にＣｕを充填して配線形成する方法、いわゆるダマシン法が案出されている。
【０００４】
ダマシン法によりＣｕ配線を形成する際には、Ｃｕの絶縁膜内への拡散を防止することを主な目的として、Ｃｕ充填の前に、開口の内面を覆うバリアメタルと称される下地膜を形成する。
【０００５】
下地膜に使われる材料として、例えばＴａやＷ等が知られている。これらの材料はＣｕよりも抵抗が高く、特に、直径０．１μｍ以下のビア孔や、幅０．１μｍ以下の配線を含む微細配線層では、配線抵抗を低く抑えるために、下地膜を薄く形成することが好ましい。
【０００６】
しかし、薄膜化に起因して、例えば、下地膜が絶縁膜に含まれる酸素や水による腐食に弱くなったり、酸素や水の配線側への拡散防止機能が低下したりする。
【０００７】
なお、ＣｕＭｎをアニール処理して形成されるマンガン化合物膜をバリアメタルとして用いる技術が開示されている。
【０００８】
【特許文献１】特開２００７−２２０７４２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
本発明の一目的は、絶縁膜とＣｕを含む配線との間に介在する下地膜であって、特に酸素のバリア性が高い下地膜を含む電子装置及びその製造方法を提供することである。
【課題を解決するための手段】
【００１０】
本発明の一観点によれば、凹部の形成された絶縁膜と、前記凹部内に形成され、Ｃｕを含む配線層と、前記絶縁膜と前記配線層との間に形成され、Ｔａ及びＭｎを含む第１の下地膜とを有する電子装置が提供される。
【００１１】
本発明の他の観点によれば、絶縁膜に凹部を形成する工程と、前記凹部の内面に、Ｔａ及びＭｎを含む第１の下地膜を形成する工程と、前記凹部を埋め込んで、前記下地膜の上に、Ｃｕを含む配線層を形成する工程とを有する電子装置の製造方法が提供される。
【発明の効果】
【００１２】
Ｔａ及びＭｎを含む下地膜を用いることにより、例えば、絶縁膜中に含まれる酸素の拡散を抑制することができる。
【発明を実施するための最良の形態】
【００１３】
まず、図１（Ａ）〜図１（Ｃ）を参照して、バリアメタルの耐酸化性について調べた第１の実験について説明する。
【００１４】
図１（Ａ）は、この実験で作製したサンプルの構造を示す概略断面図である。シリコン基板１上に、厚さ１００ｎｍの熱酸化シリコン膜２が形成されている。熱酸化シリコン膜２の上に、スパッタリングにより厚さ１０ｎｍのＴａ層３が形成され、Ｔａ層３の上に、スパッタリングにより厚さ６０ｎｍのＣｕ層４が形成されている。
【００１５】
Ｔａ層３は、Ｃｕ層４中のＣｕの、熱酸化シリコン膜２側への拡散を抑制する。
【００１６】
Ｃｕ層４の上に、バリアメタル層５が形成されている。本実験では、バリアメタル層５の材料を変えた３種類のサンプルを形成した。
【００１７】
第１のバリアメタル層５は、Ｔａで形成し、第２のバリアメタル層５は、Ｔｉを５ａｔｏｍ％含有するＴａＴｉ合金で形成し、第３のバリアメタル層５は、Ｍｎを５ａｔｏｍ％含有するＴａＭｎ合金で形成した。
【００１８】
第１〜第３のバリアメタル層５はすべて、スパッタリングにより厚さ１５ｎｍ形成した。同じスパッタ装置を用いて、スパッタターゲットを交換して各サンプルを作製した。スパッタ条件は、どのサンプルについても、ＤＣパワーを３００Ｗとし、放電圧力を０．６７Ｐａ程度とし、Ａｒ流量を５ｓｃｃｍとした。
【００１９】
バリアメタル層５を形成した後、各サンプルを３００℃で３０分間、大気中においてアニールした。その後、Ｘ線光電子分光（ＸＰＳ）で表面分析を行った。
【００２０】
各サンプルについて、ＸＰＳによる表面分析は、まずバリアメタル層５最表面について行い、次いで、バリアメタル層５表面をＡｒスパッタリングにより厚さ約２ｎｍ削って露出した部分（以下、膜中と呼ぶこととする）について行った。
【００２１】
図１（Ｂ）は、ＸＰＳによる分析結果をまとめた表である。各サンプルについて、バリアメタル層最表面と膜中の元素濃度が示されている。
【００２２】
バリアメタル層最表面の酸素濃度は、Ｔａ、ＴａＴｉ、及びＴａＭｎでそれぞれ５６％、６１％、及び５７％であり、ほとんど差が見られなかった。しかし、膜中の酸素濃度は、Ｔａ、ＴａＴｉ、及びＴａＭｎでそれぞれ４６％、４０％、及び２７％であり、ＴａＭｎで形成したバリアメタル層で非常に低かった。
【００２３】
図１（Ｃ）は、各バリアメタル層の膜中の酸素濃度を示すグラフである。ＴａＴｉを用いたバリアメタル層は、Ｔａを用いたバリアメタル層と同程度の酸素濃度を示す。ＴａＭｎを用いたバリアメタル層の酸素濃度は、Ｔａを用いたバリアメタル層と比べて、濃度の絶対値として約２０％低く、Ｔａの酸素濃度を１００％とする相対値を考えるならば、約４０％も低い。このように、ＴａＭｎを用いたバリアメタル層は、酸素の透過を抑制する効果が高いことがわかった。
【００２４】
なお、酸素がバリアメタル層５を透過してＣｕ層４に到達し、Ｃｕ層４が酸化されたならば、Ｃｕ層４が赤く変色し、このような変色が、バリアメタル層５を透して観察される。ＴａＴｉを用いたバリアメタル層を有するサンプルでは、このような変色が観察されず、Ｃｕ層４が酸化されていないことも確認した。
【００２５】
以上説明したように、ＴａＭｎは、酸素に対する高いバリア性を有しており、また、Ｃｕに対する高いバリア性を有する。
【００２６】
次に、図２、図３（Ａ）〜図３（Ｆ）を参照して、本発明の第１の実施例による半導体装置について説明する。
【００２７】
図２は、第１の実施例の半導体装置の概略断面図である。例えばシリコンを有する半導体基板１０１の表層部に、シャロートレンチアイソレーション（ＳＴＩ）構造の素子分離絶縁膜１０２が形成され、活性領域が画定されている。この活性領域内に、ＭＯＳトランジスタ１０３が形成されている。ＭＯＳトランジスタ１０３は、ソース領域１０３Ｓ、ドレイン領域１０３Ｄ、ゲート絶縁膜１０３Ｉ、及びゲート電極１０３Ｇを含んで形成される。
【００２８】
半導体基板１０１の上に、ＭＯＳトランジスタ１０３を覆うように、酸化シリコンを含む厚さ３００ｎｍの層間絶縁膜１０４、及びＳｉＯＣを含む厚さ５０ｎｍの保護膜１０５が形成されている。保護膜１０５及び層間絶縁膜１０４を貫通するビアホール１０６が形成され、その底面に、ドレイン領域１０３Ｄの表面の一部が露出する。
【００２９】
ビアホール１０６内に、Ｗを含む導電プラグ１０８が充填されている。導電プラグ１０８とビアホール１０６の内面との間に、ＴｉＮを含む厚さ２５ｎｍのバリアメタル層１０７が配置されている。
【００３０】
以上の構造は、周知のフォトリソグラフィ、エッチング、化学気相堆積（ＣＶＤ）、化学機械研磨（ＣＭＰ）等により形成することができる。
【００３１】
保護膜１０５の上に、低誘電率絶縁材料からなる層間絶縁膜１１０が形成されている。層間絶縁膜１１０に、その底面まで達し、導電プラグ１０８の上方を通過する配線溝１１１が形成されている。配線溝１１１内に第１層目のＣｕ配線１１３が充填されており、Ｃｕ配線１１３が、導電プラグ１０８に接続される。Ｃｕ配線１１３と配線溝１１１の内面との間に、バリアメタル層１１２が配置されている。
【００３２】
層間絶縁膜１１０の上に、キャップ膜１２０、ビア層の層間絶縁膜１２１、エッチングストッパ膜１２２、及び配線層の層間絶縁膜１２３がこの順番に積層されている。
【００３３】
配線層の層間絶縁膜１２３に配線溝１２５が形成され、ビア層の層間絶縁膜１２１にビアホール１２４が形成されている。配線溝１２５はエッチングストッパ膜１２２の上面まで達する。ビアホール１２４は、配線溝１２５の底面に開口するとともに、キャップ膜１２０を貫通して下層の配線１１３の上面まで達する。
【００３４】
配線溝１２５及びビアホール１２４内に、ＣｕまたはＣｕ合金を含む導電部材１２７が充填されている。Ｃｕ合金としては、例えばＣｕにＡｌを添加したものやさらにＳｉを添加したものなどが挙げられる。導電部材１２７は、第１層目の配線１１３に接続されており、第２層目の配線を構成する。導電部材１２７と、配線溝１２５及びビアホール１２４の内面との間に、バリアメタル層１２６が配置されている。
【００３５】
さらに、配線層の層間絶縁膜１２３の上に、キャップ膜１２０、ビア層の層間絶縁膜１２１、エッチングストッパ膜１２２、配線層の層間絶縁膜１２３、ビアホール１２４及び配線溝１２５内に形成されたバリアメタル層１２６及び導電部材１２７を含む配線構造と同様な構造が繰り返し積層されることにより、多層配線が形成される。
【００３６】
Ｃｕを含む配線（１層目の配線１１３、２層目の配線１２７等）の下地膜となるバリアメタル層（バリアメタル層１１２、１２６等）として、ＴａＭｎを用いることができる。
【００３７】
図３（Ａ）〜図３（Ｆ）を参照し、形成工程に沿って、さらに配線構造について説明する。ここでは、例として、キャップ膜１２０から層間絶縁膜１２３までを含む第２層目の配線構造の形成工程を説明する。
【００３８】
第２層目及びそれ以後の各層の配線構造は、デュアルダマシン法で形成される。なお、第１層目の配線１１３はシングルダマシン法で形成されるが、バリアメタル層１１２の形成方法、配線溝１１１内への導電部材の充填方法等は、第２層目の配線構造の形成方法で採用される方法と同一である。
【００３９】
なお、本実施例では、上記のようにデュアルダマシン法及びシングルダマシン法を用いて半導体装置を製造する例を挙げて説明したが、本発明は、デュアルダマシン法、シングルダマシン法の何れを用いたデバイスにも適用可能である。
【００４０】
まず、図３（Ａ）に示すように、第１層目の配線１１３が形成された層間絶縁膜１１０の上に、キャップ膜１２０、ビア層の層間絶縁膜１２１、エッチングストッパ膜１２２、及び配線層の層間絶縁膜１２３を順番に形成する。キャップ膜１２０は、例えば、酸化シリコン膜と炭化シリコン膜との２層構造を有し、合計の厚さは２０ｎｍ〜７０ｎｍである。エッチングストッパ膜１２２は、例えば、炭化シリコンや窒化シリコンで形成され、その厚さは２０ｎｍ〜７０ｎｍである。これらの膜は、ＣＶＤで成膜することができる。
【００４１】
層間絶縁膜１２１及び１２３は、有機系または無機系の絶縁材料で形成され、その厚さは例えば５０ｎｍ〜３００ｎｍである。無機系の絶縁材料として、例えばポーラスシリカやＳｉＯＣが挙げられる。有機系の絶縁材料として、有機ＳＯＤ膜、例えばポリアリールエーテル系の絶縁膜を用いることができる。これらの材料は、膜中に酸素や水を含んでいる。なお、絶縁膜の比誘電率は３．０以下の値であることが好ましい。本明細書では比誘電率が３．０以下の絶縁膜を低誘電率絶縁膜と呼ぶこととする。
【００４２】
次に、図３（Ｂ）に示すように、配線層の層間絶縁膜１２３に配線溝１２５を形成し、ビア層の層間絶縁膜１２１にビアホール１２４を形成する。ビアホール１２４の平断面の寸法は、例えば０．０６μｍ〜０．１μｍであり、配線溝１２５の最小幅は、例えば０．０６μｍである。配線溝１２５及びビアホール１２４は、例えば酸化シリコン膜と炭化シリコン膜との２層を含む膜をハードマスクとし、ＣＦ系のエッチングガスを用いたドライエッチングにより形成することができる。配線溝１２５は、エッチングストッパ膜１２２の上面まで達し、ビアホール１２４が、第１層目の配線１１３の上面まで達する。
【００４３】
次に、図３（Ｃ）に示すように、配線層の層間絶縁膜１２３の上面、配線溝１２５の内面、及びビアホール１２４の内面を覆うように、Ｔａ及びＭｎを含むバリアメタル層１２６を、スパッタリングにより形成する。
【００４４】
スパッタ条件は、例えば、ＤＣパワーを１０ｋＷ〜１５ｋＷ、放電圧力を５×１０−２Ｐａ程度、Ａｒ流量を５ｓｃｃｍ〜５０ｓｃｃｍ、基板温度を２０℃〜３００℃として、Ｔａ及びＭｎを含むターゲットを用いてスパッタする。
【００４５】
バリアメタル層１２６のＭｎ含有量は、０．１ａｔｏｍ％〜１０ａｔｏｍ％の範囲とすることが好ましい。例えば５ａｔｏｍ％である。バリアメタル層１２６の抵抗を低く抑えるために、Ｍｎ含有量を１０ａｔｏｍ％以下とすることが好ましく、また、耐酸化性を向上させるために、Ｍｎ含有量を０．１ａｔｏｍ％以上とすることが好ましい。バリアメタル層１２６のＭｎ含有量は、使用するターゲットのＭｎ濃度を調節することにより制御できる。
【００４６】
バリアメタル層１２６の厚さは、２ｎｍ〜２０ｎｍの範囲とすることが好ましい。配線抵抗を低く抑えるために、２０ｎｍ以下とすることが好ましく、また、良好なバリア性を得るために、２ｎｍ以上とすることが好ましい。
【００４７】
次に、図３（Ｄ）に示すように、バリアメタル層１２６を覆うように、シード金属膜としてＣｕ膜１２７ｓをスパッタリングにより膜厚４０ｎｍ〜２００ｎｍ程度に堆積形成する。スパッタ条件は、例えばターゲットパワーを５ｋＷ〜３０ｋＷ、ＲＦバイアスを０．３２Ｗ／ｃｍ２〜１．６Ｗ／ｃｍ２、Ａｒ流量を５ｓｃｃｍ〜５０ｓｃｃｍ、基板温度を２０℃〜１００℃とする。
【００４８】
次に、図３（Ｅ）に示すように、シードＣｕ膜１２７ｓを電極として、Ｃｕを厚さ１μｍ程度になるまで電解めっきする。これによりＣｕからなる導電部材１２７が、ビアホール１２４及び配線溝１２５内に充填されると共に、層間絶縁膜１２３の上に堆積する。
【００４９】
次に、図３（Ｆ）に示すように、ＣＭＰにより、余分な導電部材１２７を除去する。配線溝１２５の外側の、層間絶縁膜１２３上面が露出する。配線溝１２５及びビアホール１２４内に残った導電部材１２７が、第２層目の配線を構成するとともに、第１層目の配線と第２層目の配線とを接続する層間接続部材を兼ねる。
【００５０】
このようにして、Ｔａ及びＭｎを含むバリアメタル層を有する配線構造を形成することができる。なお、Ｔａ及びＭｎを含むバリアメタル層をスパッタリングで成膜する例を説明したが、例えばＣＶＤにより、Ｔａ原料とＭｎ原料とを混合して成膜することも可能である。
【００５１】
次に、図４（Ａ）及び図４（Ｂ）を参照して、Ｔａ及びＭｎを含むバリアメタル層上に形成したＣｕ層のシート抵抗が、アニールによってどのように変化するか調べた第２の実験について説明する。
【００５２】
図４（Ａ）は、この実験で作製したサンプルの構造を示す概略断面図である。シリコン基板１１上に、熱酸化シリコン膜１２（図４（Ｂ）の表中ではＴＯＸと表記）が形成されている。熱酸化シリコン膜１２の上に、バリアメタル層１５が形成されている。バリアメタル層１５は、第１の実験と同様な条件でスパッタリングにより形成され、厚さが１５ｎｍであり、Ｔａ及びＭｎを含む層である。バリアメタル層１５の上に、スパッタリングにより厚さ６０ｎｍのＣｕ層１４が形成されている。Ｃｕ層１４表面に電極２０を接触させて、Ｃｕ層１４のシート抵抗を測定した。アニールは、真空中で３０分行った。
【００５３】
図４（Ｂ）は、Ｃｕ層成膜直後に、アニールを行わなかった場合と、それぞれ１００℃、２５０℃、３００℃、３５０℃、及び４００℃でアニールした場合のシート抵抗を示す表である。
【００５４】
シート抵抗は、アニールなしの場合０．６Ω／□程度であるが、１００℃以上でのアニールにより、０．４Ω／□程度以下まで減少することがわかった。なお、２５０℃以上でのアニールとすれば、０．３８Ω／□程度まで減少することがわかった。
【００５５】
従って、上記実施例のような多層配線構造の作製工程で、ＴａＭｎバリアメタル層上方にＣｕ配線を形成した後、１００℃以上、より好ましくは２５０℃以上でアニールを行うことにより、配線抵抗を低下させられる。なお、既に形成した下層の配線の劣化を抑制するために、アニール温度は４００℃以下とすることが好ましい。
【００５６】
次に、図５（Ａ）〜図５（Ｄ）を参照して、第２の実施例の半導体装置について説明する。第２の実施例では、以下に説明するように、Ｃｕ配線とＴａＭｎバリアメタル層との間に、さらに、Ｍｎ拡散を抑制するＴａバリアメタル層を形成する。第１の実施例と同様に、多層配線の第２層目の配線構造の形成工程を例として説明する。
【００５７】
図３（Ｃ）に示した工程、すなわち、配線層の層間絶縁膜１２３の上面、配線溝１２５の内面、及びビアホール１２４の内面を覆うように、Ｔａ及びＭｎを含むバリアメタル層１２６（第２の実施例では、第１のバリアメタル層１２６と呼ぶこととする）を形成する工程までは、第１の実施例と同様である。
【００５８】
次に、図５（Ａ）に示すように、第１のバリアメタル層１２６を覆うように、Ｔａを含む第２のバリアメタル層１２６Ａをスパッタリングにより形成する。スパッタ条件は、例えばＤＣパワーを１０ｋＷ〜１５ｋＷ、放電圧力を５×１０−２Ｐａ程度、Ａｒ流量を５ｓｃｃｍ〜５０ｓｃｃｍとして、膜厚が２ｎｍ〜２０ｎｍとなるようにＴａターゲットを用いてスパッタする。
【００５９】
その後、図５（Ｂ）、図５（Ｃ）、及び図５（Ｄ）に示すように、第２のバリアメタル層１２６Ａを覆うようにシードＣｕ膜１２７ｓを形成し、次にシードＣｕ膜１２７ｓを電極とし銅を電解めっきして導電部材１２７を形成し、次にＣＭＰで余分な導電部材１２７を除去する。これらの工程は、第１の実施例の図３（Ｄ）、図３（Ｅ）、及び図３（Ｆ）を参照して説明した工程と同様にして行うことができる。このようにして、第２の実施例の配線構造を形成することができる。
【００６０】
第２の実施例では、Ｍｎを含有する第１のバリアメタル層１２６とＣｕ導電部材１２７との間に、Ｍｎを含有せず、Ｍｎに対するバリアとなる第２のバリアメタル層１２６Ａが介在する。ＭｎのＣｕ配線への拡散を抑制することにより、配線抵抗の上昇が抑えられる。
【００６１】
なお、ＴａＭｎバリアメタル層とＣｕ導電部材が接する第１の実施例の場合も、例えば第２の実験でシート抵抗として０．４Ω／□程度が得られており、十分に低い配線抵抗が得られる。第２の実施例のように、さらにＭｎバリアとなるバリアメタル層が形成されていれば、低い配線抵抗が得られる。
【００６２】
なお、ＴａＭｎバリアメタル層の下地となる絶縁膜にＳｉが含有されている場合は、Ｓｉにより絶縁膜側にＭｎをトラップする効果もあるものと推測される。
【００６３】
第２の実施例において、第１のバリアメタル層１２６のＭｎ含有量は、第１のバリアメタル層１２６と第２のバリアメタル層１２６Ａを積層したバリアメタル層におけるＭｎ濃度が、０．１ａｔｏｍ％〜１０ａｔｏｍ％の範囲となるように選ぶことが出来る。
【００６４】
すなわち、Ｍｎを含む第１のバリアメタル層のＭｎ濃度をＣ１、膜厚をＴ１とし、Ｍｎバリアとなる第２のバリアメタル層の膜厚をＴ２とすると、Ｃ１・Ｔ１／（Ｔ１＋Ｔ２）が、０．１ａｔｏｍ％〜１０ａｔｏｍ％であればよい。
【００６５】
なお、Ｍｎバリアとする第２のバリアメタル層の材料は、Ｔａに限らない。例えば、Ｔａ、Ｚｒ、及びＴｉのいずれか、または、これらの合金もしくはこれらの窒化物を含む材料を用いることができる。
【００６６】
以上実施例に沿って本発明を説明したが、本発明はこれらに制限されるものではない。例えば、種々の変更、改良、組み合わせ等が可能なことは当業者に自明であろう。
【００６７】
以上の第１、第２の実施例を含む実施形態に関し、さらに以下の付記を開示する。
（付記１）
凹部の形成された絶縁膜と、
前記凹部内に形成され、Ｃｕを含む配線層と、
前記絶縁膜と前記配線層との間に形成され、Ｔａ及びＭｎを含む第１の下地膜と
を有する電子装置。
（付記２）
前記下地膜中のＭｎ濃度が０．１ａｔｏｍ％〜１０ａｔｏｍ％の範囲である付記１に記載の電子装置。
（付記３）
前記第１の下地膜と前記配線層との間に、第２の下地膜が介在する付記１または２に記載の電子装置。
（付記４）
前記第２の下地膜は、Ｔａ、Ｚｒ、及びＴｉのいずれか、または、これらの合金もしくはこれらの窒化物からなる付記３に記載の電子装置。
（付記５）
前記絶縁膜は、Ｓｉを含有する付記１〜４のいずれか１つに記載の電子装置。
（付記６）
絶縁膜に凹部を形成する工程と、
前記凹部の内面に、Ｔａ及びＭｎを含む第１の下地膜を形成する工程と、
前記凹部を埋め込んで、前記下地膜の上に、Ｃｕを含む配線層を形成する工程と
を有する電子装置の製造方法。
（付記７）
前記Ｔａ及びＭｎを含む第１の下地膜を形成する工程の後に、
該第１の下地膜の上に、第２の下地膜を形成する工程
をさらに含む付記６に記載の電子装置の製造方法。
（付記８）
前記配線層を形成した後に、アニールを行う工程をさらに有する付記６または７に記載の電子装置の製造方法。
【図面の簡単な説明】
【００６８】
【図１】図１（Ａ）〜図１（Ｃ）は、第１の実験について、それぞれ、サンプルの構造を示す概略断面図、ＸＰＳによる分析結果をまとめた表、及び、各サンプルのバリアメタル層膜中のＯ濃度を示すグラフである。
【図２】図２は、第１の実施例の半導体装置の概略断面図である。
【図３−１】図３（Ａ）及び図３（Ｂ）は、第１の実施例の半導体装置の製造工程を示す概略断面図である。
【図３−２】図３（Ｃ）及び図３（Ｄ）は、図３（Ａ）及び図３（Ｂ）に引き続き、第１の実施例の半導体装置の製造工程を示す概略断面図である。
【図３−３】図３（Ｅ）及び図３（Ｆ）は、図３（Ｃ）及び図３（Ｄ）に引き続き、第１の実施例の半導体装置の製造工程を示す概略断面図である。
【図４】図４（Ａ）及び図４（Ｂ）は、第２の実験について、それぞれ、サンプルの構造を示す概略断面図、及び、シート抵抗の測定結果をまとめた表である。
【図５−１】図５（Ａ）及び図５（Ｂ）は、第２の実施例の半導体装置の製造工程を示す概略断面図である。
【図５−２】図５（Ｃ）及び図５（Ｄ）は、図５（Ａ）及び図５（Ｂ）に引き続き、第２の実施例の半導体装置の製造工程を示す概略断面図である。
【符号の説明】
【００６９】
１１０ 層間絶縁膜
１１１ 配線溝
１１２ バリアメタル層
１１３ 配線
１２０ キャップ膜
１２１ ビア層の層間絶縁膜
１２２ エッチングストッパ膜
１２３ 配線層の層間絶縁膜
１２４ ビアホール
１２５ 配線溝
１２６ バリアメタル層
１２７ｓ シードＣｕ膜
１２７ 導電部材
【特許請求の範囲】
【請求項１】
凹部の形成された絶縁膜と、
前記凹部内に形成され、Ｃｕを含む配線層と、
前記絶縁膜と前記配線層との間に形成され、Ｔａ及びＭｎを含む第１の下地膜と
を有する電子装置。
【請求項２】
前記下地膜中のＭｎ濃度が０．１ａｔｏｍ％〜１０ａｔｏｍ％の範囲である請求項１に記載の電子装置。
【請求項３】
前記第１の下地膜と前記配線層との間に、第２の下地膜が介在する請求項１または２に記載の電子装置。
【請求項４】
絶縁膜に凹部を形成する工程と、
前記凹部の内面に、Ｔａ及びＭｎを含む第１の下地膜を形成する工程と、
前記凹部を埋め込んで、前記下地膜の上に、Ｃｕを含む配線層を形成する工程と
を有する電子装置の製造方法。
【請求項５】
前記配線層を形成した後に、アニールを行う工程をさらに有する請求項４に記載の電子装置の製造方法。
【請求項１】
凹部の形成された絶縁膜と、
前記凹部内に形成され、Ｃｕを含む配線層と、
前記絶縁膜と前記配線層との間に形成され、Ｔａ及びＭｎを含む第１の下地膜と
を有する電子装置。
【請求項２】
前記下地膜中のＭｎ濃度が０．１ａｔｏｍ％〜１０ａｔｏｍ％の範囲である請求項１に記載の電子装置。
【請求項３】
前記第１の下地膜と前記配線層との間に、第２の下地膜が介在する請求項１または２に記載の電子装置。
【請求項４】
絶縁膜に凹部を形成する工程と、
前記凹部の内面に、Ｔａ及びＭｎを含む第１の下地膜を形成する工程と、
前記凹部を埋め込んで、前記下地膜の上に、Ｃｕを含む配線層を形成する工程と
を有する電子装置の製造方法。
【請求項５】
前記配線層を形成した後に、アニールを行う工程をさらに有する請求項４に記載の電子装置の製造方法。
【図１】
【図２】
【図３−１】
【図３−２】
【図３−３】
【図４】
【図５−１】
【図５−２】
【図２】
【図３−１】
【図３−２】
【図３−３】
【図４】
【図５−１】
【図５−２】
【公開番号】特開２０１０−１０３７２（Ｐ２０１０−１０３７２Ａ）
【公開日】平成２２年１月１４日（２０１０．１．１４）
【国際特許分類】
【出願番号】特願２００８−１６７６２１（Ｐ２００８−１６７６２１）
【出願日】平成２０年６月２６日（２００８．６．２６）
【出願人】（３０８０１４３４１）富士通マイクロエレクトロニクス株式会社 (2,507)
【Ｆターム（参考）】
【公開日】平成２２年１月１４日（２０１０．１．１４）
【国際特許分類】
【出願日】平成２０年６月２６日（２００８．６．２６）
【出願人】（３０８０１４３４１）富士通マイクロエレクトロニクス株式会社 (2,507)
【Ｆターム（参考）】
[ Back to top ]