【課題】表示装置の薄膜トランジスタ基板において、窒化ケイ素膜上への銅の微細配線を、より簡易に行う。
【解決手段】微細配線がされたＴＦＴ基板は、無アルカリガラスからなるガラス基板１０１と、インジウム錫酸化物からなる透明導電膜１０２と、アルミニウムを４原子％含有し銅を主成分とする合金からなる第一の導電層１０３及び１０９と、９９．９９％純度の純銅からなる銅配線である第二の導電層１０４及び１１０と、窒化ケイ素からなるゲート絶縁膜１０６と、非晶質ケイ素からなる半導体層１０７と、ｎ＋型非晶質ケイ素からなるコンタクト層１０８と、透明導電膜１０２と第一の導電層１０３との界面の金属酸化物層１０５と、を備える。 （もっと読む）

【課題】性能が良好に確保される撮像装置を提供する。
【解決手段】光を検出する検出部と、前記検出部と電気的に接続された第１の配線と、が設けられたセンサ基板と、前記検出部と反対側において前記前記センサ基板の主面に接し、第２の配線が設けられた支持基板と、を備え、前記センサ基板と前記支持基板との間に介在する接続部であって、前記センサ基板と前記支持基板とが接する接合面と連通し、前記センサ基板及び前記支持基板の少なくともいずれかの主面が後退することにより前記接合面に向かって拡開した内壁面を有し、前記第１の配線と前記第２の配線とを接続する接続体を内包する接続部が設けられたことを特徴とする撮像装置を提供する。 （もっと読む）

【課題】ゲート電極との短絡を抑えたセルフアラインコンタクトを有する、製造コストの低い半導体装置およびその製造方法を提供する。
【解決手段】本発明の一態様に係る半導体装置１００は、それぞれ半導体基板２上に形成され、それぞれゲート電極４ａ、４ｂを有し、互いの間のソース・ドレイン領域８ａを共有する隣接したトランジスタ１ａ、１ｂと、ゲート電極４ａ上に形成された絶縁膜１１ａと、ゲート電極４ｂ上に形成された絶縁膜１１ａよりも厚さの厚い領域を有する絶縁膜１１ｂと、ソース・ドレイン領域８ａに接続され、その中心位置がゲート電極４ａ、４ｂの間の中心位置よりもゲート電極４ｂ側に位置するＳＡＣ１４と、を有する。 （もっと読む）

【課題】絶縁膜上とホール内に形成したカーボンナノチューブを絶縁膜に損傷を与えることなく絶縁膜上から除去すること。
【解決手段】配線１５ａ上方に絶縁膜１７、１８を形成し、絶縁膜１７、１８をパターニングして配線１５ａに達するホール１７ａを形成し、ホール１７ａ内と絶縁膜１７、１８上面にカーボンナノチューブ２２を形成し、カーボンナノチューブ２２の層の上に第２絶縁膜２３を形成し、第２絶縁膜２３をエッチングすることによりカーボンナノチューブ２２を露出するとともに、カーボンナノチューブ２２の層の凹部に第２絶縁膜２３を残し、カーボンナノチューブ２２をエッチングしてカーボンナノチューブ２２の上端の位置を揃え、さらにカーボンナノチューブ２２上の第２絶縁膜２３をエッチングし、カーボンナノチューブ２２をエッチングして絶縁膜１７上面から除去するとともにホール１７ａ内に残す工程を含む。 （もっと読む）

【課題】ゲート絶縁膜の厚さが異なるトランジスタを有する半導体装置の製造歩留まりを向上させる。
【解決手段】シリコン基板１上に高耐圧絶縁膜ＩＨ１を形成した後、高耐圧絶縁膜ＩＨ１の表面を削って膜厚を薄くし、高耐圧絶縁膜ＩＨ１と隣接するようにして中耐圧絶縁膜ＩＭ１を形成する。高耐圧絶縁膜ＩＨ１は、熱酸化法によって、シリコン基板１の主面より内側から外側に至るようにして形成し、中耐圧絶縁膜ＩＭ１は高耐圧絶縁膜ＩＨ１より薄くなるようにして形成する。高耐圧絶縁膜ＩＨ１は高耐圧ＭＩＳトランジスタのゲート絶縁膜として、中耐圧絶縁膜ＩＭ１は中耐圧ＭＩＳトランジスタのゲート絶縁膜として形成する。 （もっと読む）

【課題】アルミニウム系配線上にヒロックの無い半導体装置を提供する。
【解決手段】アルミニウム系配線形成後に大気巻き込みステップを有する水素シンター処理を施すことでアルミニウム系配線の表面に１１ｎｍ以上のアルミナ膜を形成することでヒロックの発生を抑制する。また、半導体製造装置は巻き込む大気の供給口を設ける構成とした。 （もっと読む）

【課題】高融点バリアメタル層を形成すること無く、Ｓｉ膜又はＳｉを主成分とする膜と良好なコンタクト特性を実現するＡｌ合金膜を提供する。
【解決手段】半導体デバイス（ＴＦＴ）は、チャネル部１１を形成する様にＳｉ半導体膜７上に配設された被酸化のオーミック低抵抗Ｓｉ膜８と、オーミック低抵抗Ｓｉ膜８と直接に接続し、且つ、接続界面近傍に、少なくともＮｉ原子、Ｎ原子及びＯ原子を含むアルミニウム合金膜から成る、ソース電極９及びドレイン電極１０とを有する。 （もっと読む）

【課題】低抵抗な電極部を有し、且つパターニング工程数の削減可能な半導体装置及びその製造方法を提供する。
【解決手段】拡散層が形成された半導体基板の上に第１の金属層を形成する工程と、前記第１の金属層の上に開口部を有する絶縁層を形成する工程と、前記絶縁層の開口部において、前記第１の金属層の上に第２の金属層を形成する工程と、前記絶縁層を除去する工程と、前記第２の金属層の露出面に前記第２の金属層よりもイオン化傾向の小さい金属を含む第３の金属層を被覆する工程と、前記第３の金属層をマスクとして前記第１の金属層を除去することにより、前記第１の金属層と前記第２の金属層と前記第３の金属層とを有する電極配線を形成する工程と、を備えたことを特徴とする半導体装置の製造方法が提供される。 （もっと読む）

【課題】シード膜の酸化を抑制して、電気的信頼性の低下を抑制することができる半導体装置の製造方法を提供する。
【解決手段】本発明の一の態様によれば、表面に凹部１ａを有する基板１００の少なくとも凹部１ａの内面１ｂ上に、シード膜５を形成する工程と、シード膜５上に、シード膜５の構成材料より酸化されやすい材料からなる保護膜６を形成する工程と、保護膜６に熱処理を施す工程と、熱処理が施された保護膜６の少なくとも一部を除去し、シード膜５の少なくとも一部を露出させる工程と、少なくとも一部が露出したシード膜５に電流を供給して、シード膜５上に凹部１ａに埋め込まれるように電解めっきによりめっき膜７を形成する工程と、凹部１ａに埋め込まれた部分以外のめっき膜７を除去する工程とを具備することを特徴とする、半導体装置の製造方法が提供される。 （もっと読む）

【課題】リソグラフィの露光解像限界未満の寸法を有するパターンを形成するための工程数を削減し、また、歩留まりを向上させる半導体装置の製造方法を提供する。
【解決手段】被加工材上に第１のレジスト材からなる第１のレジストパターンを形成する工程と、前記第１のレジスト材が感光するエネルギー線を前記第１のレジストパターンに照射する工程と、前記エネルギー線を照射後に前記第１のレジストパターンのベーク処理を行う工程と、前記被加工材上に前記第１のレジストパターンを覆うように被覆膜を形成する工程と、前記ベーク処理後に前記被覆膜上に第２のレジスト材からなる第２のレジストパターンを形成する工程と、を含む半導体装置の製造方法を提供する。 （もっと読む）

【課題】半導体装置の結晶欠陥発生を抑制することができる半導体装置の製造方法を提供する。
【解決手段】ウエハ上にＳＴＩ用のトレンチを形成し、そのトレンチに絶縁膜を埋め込む。次に、ウエハ表面に酸素を導入する。酸素導入は、酸素１００％雰囲気下で、１１００℃、６０秒間、ウエハ表面にＲＴＯ（Rapid Thermal Oxidation）を行う。その後、高温アニールを行う。ＳＲＡＭ製造プロセスにおいて、転位が発生するおそれのある高温アニール工程とソース／ドレイン部のイオン注入工程の前に酸素導入を行うため、ウエハの結晶強度を高めることができ、アニール工程やイオン注入工程によって発生する転位を抑えることができる。 （もっと読む）

【課題】幅の狭い溝状領域への層間絶縁膜の形成にポリシラザンを用いた場合のシリコン酸化膜への改質が良好に行われる半導体装置及びその製造方法を提供する。
【解決手段】上面及び側面をキャップ絶縁膜１０７及びサイドウォール絶縁膜１０８で覆われた複数のビット線１０６間に形成された溝状領域１０９と、Ｎ（窒素）よりもＯ（酸素）を多く含み溝状領域１０９の内表面を連続的に覆うＳｉＯＮ膜１０と、ＳｉＯＮ膜１０を介して溝状領域１０９内に埋め込まれ、ポリシラザンを改質することによって形成されたシリコン酸化膜１１とを備える。 （もっと読む）

【課題】 スカロップ状側壁を有するシリコン貫通ビアを提供する。
【解決手段】 基板、前記基板を覆う、１つ以上の誘電体層、及び前記基板を穿通して延伸し、スカロップ状の表面の側壁を有し、前記側壁に沿ったスカロップは約０.０１μｍより大きい深さを有するシリコン貫通ビア（ＴＳＶ）を含む半導体デバイス。 （もっと読む）

本発明はソース領域又はドレイン領域へのコンタクトに関する。コンタクトは導電性材料を有するが、その導電性材料は絶縁体によりソース領域又はドレイン領域から分離されている。
（もっと読む）

【課題】低抵抗の導電部を備える、信頼性の高い半導体装置を提供する。
【解決手段】ビアホール３６ａ内及び配線溝３６ｂ内に、バリア層３７を介して、ＣｎＭｎを含有する第１導電層３８、及びＣｕを主成分とする第２導電層３９を形成し、清浄化後、低温酸化を行い、第１，第２導電層３８，３９表面にＣｕ酸化物層４０を形成する。その後、キャップ層の形成を行い、その状態で高温条件の熱処理を行うことで、第１，第２導電層３８，３９内のＭｎをＣｕ酸化物層４０に拡散させ、キャップ層との界面に、Ｃｕ酸化物層４０にＭｎが含有された化合物層を形成する。これにより、第１，第２導電層３８，３９内のＭｎを減少させることが可能になり、さらに、キャップ層の密着性を向上させることが可能になる。 （もっと読む）

【課題】本発明は、半導体装置の製造方法等に関し、ハードマスクを用いることなくエッチング加工が可能となる半導体装置の製造方法を提供する。
【解決手段】本発明に係る半導体装置の製造方法は、ゲート絶縁膜及び素子分離膜２の上にゲート電極３を形成する工程と、第１の層間絶縁膜４を形成する工程と、第１のＡｌ合金膜からなるＡｌ合金配線５を形成する工程と、第２の層間絶縁膜６を形成する工程と、第２のＡｌ合金膜７ａを形成する。次いで、第２のＡｌ合金膜７ａ上にレジストパターン８ａを形成する工程と、レジストパターン８ａにフロロカーボン系ガスを用いたプラズマ処理を行うことにより、レジストパターンの表面に硬化層８ｂを形成する工程と、硬化層８ｂが表面に形成されたレジストパターンをマスクとして異方性エッチングを行うことにより第２のＡｌ合金膜７ａを加工する工程と、を具備することを特徴とする。 （もっと読む）

【課題】本発明は、裏面照射型のＣＭＯＳイメージセンサにおいて、アライメントマークを微細に形成できるようにする。
【解決手段】たとえば、単位セルが形成されるＳｉエピタキシャル層１０に、そのＳｉエピタキシャル層１０を貫通するコンタクト孔２１ｂを形成する。そして、その内壁を酸化させて、膜厚がほぼ均一で薄い絶縁膜２１ｃを形成する。この絶縁膜２１ｃを介して、コンタクト孔２１ｂ内に低抵抗ポリシリコンを埋め込んでコンタクト層２１ａを形成することにより、アライメントマークを兼用する裏面取り出し電極２１を形成する構成となっている。 （もっと読む）

【課題】溝の交差部分の中央部に窪みが形成されることを抑制でき、かつ半導体装置の歩留まりが低下することを抑制できる半導体装置の製造方法を提供する。
【解決手段】この半導体装置の製造方法は、基板１００に第１の溝１１０及び第１の溝１１０と交差する第２の溝１２０を形成する工程と、基板１００に対して成膜処理を行うことにより、第１の溝１１０内及び第２の溝１２０内に膜２００を埋め込む工程と、基板１００上に位置する膜２００を除去する工程とを備える。そして第１の溝１１０及び第２の溝１２０を形成する工程において、第１の溝１１０と第２の溝１２０の交差部分１３０に、平面視において交差部分１３０の角の一つから交差部分１３０の中央に向けて延伸する凸部１４０を形成する。 （もっと読む）

【課題】エアギャップ部を有し、かつ、高い機械的強度を有する半導体装置およびその製造方法を提供する。
【解決手段】酸素を含有する層間絶縁膜ＩＬ１の複数の溝部の側壁を被覆するバリア金属層ＡＬが形成される。複数の溝部を充填するように配線金属層ＰＣが形成される。層間絶縁膜ＩＬ１の酸素を熱拡散させることによってバリア金属層ＡＬの少なくとも一部を酸化することで、酸化物バリア層ＢＬ１が形成される。配線金属層のうち複数の溝部の外側の部分を除去することによって、第１および第２の配線間領域ＩＷ１，ＩＷ２と第１〜第３の配線ＷＲ１〜ＷＲ３とが形成される。第１の配線間領域ＩＷ１を覆い、かつ第２の配線間領域ＩＷ２上に開口部ＯＰを有するライナー膜ＬＮ１が形成される。開口部ＯＰを介したエッチングが行なわれる。 （もっと読む）

【課題】シリコン含有膜を有する多層マスクを、シリコン化合物を含む残渣を残存させることなく、容易に確実に除去できる多層マスクの除去方法および半導体素子の製造方法を提供する。
【解決手段】シリコンを含有しない第１膜１３と、シリコン含有膜からなる第２膜１４と、レジスト層からなる第３膜１５とを順に形成してなる多層膜の第３膜１５をパターニングし、パターニングされた第３膜１５を有する多層膜に不具合がない場合には、第３膜１５をマスクとして、ドライエッチングにより第２膜１４をパターニングし、多層膜に不具合がある場合には、多層膜に不具合のない場合におけるドライエッチングよりも、第１膜１３のエッチング速度と第２膜１４のエッチング速度との差が大きいドライエッチングにより第２膜１４を除去する多層マスクの除去方法とする。 （もっと読む）