【課題】配線加工時のエッチングレートの極端な上昇を抑え、プロセスを安定化させる。
【解決手段】炭化珪素基板１上に形成された炭化珪素層２０の上に、ソース電極８、ゲート電極９、層間絶縁膜１０、層間絶縁膜１０上に形成されたソース電極上部配線１１およびゲート電極上部配線１２とが形成され、ソース電極上部配線１１とゲート電極上部配線１２の下には、これらの上部配線を構成する金属が炭化珪素層２０に拡散することを抑制するためのバリアメタル１６が形成されている。層間絶縁膜１０には、炭化珪素層２０上に形成されたソース電極８およびゲート電極９に到達するようにコンタクトホール１３、１５が形成されており、バリアメタル１６はコンタクトホール内の電極と上部配線との界面、層間絶縁膜１０の側壁と上部配線との界面、および側壁の上端部近傍と上部配線との界面にのみ形成されている。 （もっと読む）

【課題】配線中に残留した不純物金属の濃度が少ない半導体装置の製造方法を提供する。
【解決手段】半導体基板上に絶縁膜を形成し、絶縁膜に凹部を形成し、凹部の形成された絶縁膜の表面に所定の金属元素を含む前駆体膜を形成し、前駆体膜上に配線形成膜を堆積させ、酸化雰囲気下で熱処理を施すことにより、前駆体膜と絶縁膜を反応させ、その境界面に所定の金属元素と絶縁膜の構成元素を含む化合物を主成分とする自己形成バリア膜を形成し、未反応の所定の金属元素を配線形成膜内に拡散移動させて配線形成膜表面で雰囲気中の酸素と反応させ、未反応金属酸化膜として析出させ、未反応金属酸化膜を除去し、未反応金属酸化膜を除去する工程の後、配線形成膜上に、配線形成膜と同一の材料を堆積させて、配線形成膜を積み増した後、凹部外の絶縁膜が露出するまで配線形成膜を平坦化して配線構造を形成する。 （もっと読む）

【課題】半導体用銅合金配線自体に自己拡散抑制機能を有せしめ、活性なＣｕの拡散による配線周囲の汚染を効果的に防止することができ、またエレクトロマイグレーション（ＥＭ）耐性、耐食性等を向上させ、バリア層が任意に形成可能かつ容易であり、さらに半導体用銅合金配線の成膜工程の簡素化が可能である半導体用銅合金配線及び同配線を形成するためのスパッタリングターゲット並びに半導体用銅合金配線の形成方法を提供する。
【解決手段】Ｍｎ０．０５〜５ｗｔ％を含有し、Ｓｂ，Ｚｒ，Ｔｉ，Ｃｒ，Ａｇ，Ａｕ，Ｃｄ，Ｉｎ，Ａｓから選択した１又は２以上の元素の総量が１０ｗｔｐｐｍ以下、残部Ｃｕである自己拡散抑制機能を備えた半導体用銅合金配線。 （もっと読む）

【課題】タングステン膜を使用した部分の抵抗を低減した半導体装置を提供する。
【解決手段】半導体装置の製造方法では、基板内に設けた開口部内、又は基板上にタングステン膜を形成する。タングステン膜の形成後、エッチバック又はエッチングを行う前にタングステン膜に対してアニール処理を行う。これにより、タングステン膜の結晶状態を変化させる。 （もっと読む）

【課題】 表面側から特性試験が行える縦型の半導体装置を提供する。
【解決手段】 半導体装置１０では、半導体基板１１は第１の面と、第１の面に対向する第２の面を有している。半導体素子１２は半導体基板１１のダイシングライン１４、１５で囲まれた矩形状格子に形成されるとともに、第１の面に形成された第１電極２６と、第２の面に形成された第２電極２８とを有している。電流は第１電極２６と第２電極２８の間に流れる。貫通電極１６は半導体基板１１のダイシングライン１４、１５で囲まれていない領域に形成されるとともに、一端が第１の面上に延在し、他端が第２電極２８と電気的に接続されている。 （もっと読む）

【課題】パッドと当該パッドの下地との密着性の向上および信頼性の向上を図ることが可能な半導体装置およびその製造方法を提供する。
【解決手段】半導体装置は、半導体基板１の一表面側に熱酸化膜１ｂとシリコン窒化膜３２と層間絶縁膜５０とパッシベーション膜６０との積層構造を有する半導体装置であって、熱酸化膜１ｂ上にパッド８０を形成してある。半導体装置の製造方法では、半導体基板１の上記一表面側に熱酸化膜１ｂと熱酸化膜１ｂの表面の一部を覆うシリコン窒化膜３２とを有する基本構造を形成してから、半導体基板１の上記一表面側に層間絶縁膜５０を形成する。基本構造の形成にあたっては、シリコン窒化膜３２のうち熱酸化膜１ｂにおけるパッド８０の形成予定領域に形成した部分を除去する。層間絶縁膜の形成後であってパッド８０の形成前に層間絶縁膜５０のうち熱酸化膜１ｂにおけるパッド８０の形成予定領域上に形成されている部分を除去する。 （もっと読む）

【課題】工程数を削減して生産性を向上できる構造の半導体装置およびその製造方法を提供する。
【解決手段】半導体装置の製造方法は、半導体層１にトレンチ２０を形成する工程と、トレンチ２の内壁およびトレンチ２外の表面を覆うように半導体層１上に絶縁膜３を形成する工程と、トレンチ２を埋め尽くし、トレンチ２外の絶縁膜３上に堆積されるように導電性のポリシリコン膜４を形成する工程と、トレンチ２内、およびトレンチ２外の絶縁膜３上の所定領域にポリシリコン膜４が残るように、当該ポリシリコン膜４を選択的に除去するポリシリコンエッチング工程とを含む。 （もっと読む）

【課題】貫通孔への金属のめっき充填性を向上させることができる技術を提供することである。
【解決手段】貫通孔５が設けられた基板１へ金属を充填するために、貫通孔５が設けられた基板１と導電層４を有する基板２とが結合された基板３を用意する。導電層４から通電して貫通孔５内の一部に第１のめっき層６を形成する。第１のめっき層６上に第２のめっき層７を形成する。第１のめっき層６をエッチング除去し、第１のめっき層６がエッチング除去された孔内に、第２のめっき層７から通電して第３のめっき層９を形成してもよい。 （もっと読む）

【課題】基板表面にシリサイド膜が形成された半導体装置において、ゲート電極パターンの粗密に関わらず、コンタクトの深さの差を緩和する。
【解決手段】半導体装置１００は、活性領域（１０４）に、表面にシリコン酸化膜１２２ａが選択的に形成されたシリサイド膜１２０ａを形成する工程と、その上に、シリコン酸化膜１２０ａとの間でエッチング選択比を有するライナー絶縁膜１２４を形成する工程と、その上に、ライナー絶縁膜１２４との間でエッチング選択比を有する絶縁膜（１２６）を形成する工程と、絶縁膜（１２６）、ライナー絶縁膜１２４、およびシリコン酸化膜１２２ａを貫通してシリサイド膜１２０ａに達する第１のコンタクトホール１４４を形成する工程と、により製造される。 （もっと読む）

【課題】水素又はカルボン酸を用いたリフロー時の導電部と絶縁層の密着力低下を抑制する。
【解決手段】半導体基板の上に設けられた第１導電部上に絶縁層を形成し（ステップＳ１）、その絶縁層を被覆するようにバリア層を形成した後（ステップＳ２）、そのバリア層の上に第２導電部を形成する（ステップＳ３）。そして、第１導電部上の絶縁層がバリア層で被覆されている状態で、第２導電部を水素又はカルボン酸を含む雰囲気中で溶融し（ステップＳ４）、その後、その第２導電部をマスクにして、絶縁層の上からバリア層を除去する（ステップＳ５）。 （もっと読む）

【課題】ドーパントの濃度をより高く確保しつつも、ドーパントが拡散されるジャンクション深さを制御することができ、改善された接触抵抗を実現し、チャネル領域との離隔間隔を減らしてチャネルのしきい電圧（Ｖｔ）を改善できる埋没ジャンクションを有する垂直型トランジスタ及びその形成方法を提供すること。
【解決手段】半導体基板に第１の側面に反対される第２の側面を有して突出した壁体）を形成し、壁体の第１の側面の一部を選択的に開口する開口部を有する片側コンタクトマスクを形成した後、開口部に露出した第１の側面部分に互いに拡散度が異なる不純物を拡散させて第１の不純物層及び該第１の不純物層を覆う第２の不純物層を形成することを特徴とする。 （もっと読む）

【課題】 低抵抗の埋め込み配線を備える基板の製造方法を提供する。
【解決手段】 始めに半導体用基板１００の第１面Ｓ１上に導電層１２０を形成する。次に、導電層１２０をパターニングして第１方向に延長する線形の導電層パターン１２２を形成する。導電層１２０をパターニングするとき露出する半導体用基板１００をエッチングして導電層パターン１２０の下部に第１方向に延長する線形の半導体パターン１０４を形成する。次に導電層パターン１２０および半導体パターン１０４上に絶縁層１５０を形成する。半導体用基板１００の第１面Ｓ１側の絶縁層１５０が支持基板１６０と当接するように支持基板１６０上に配置する。次に半導体用基板１００のイオン注入層１０２側の絶縁層１５０が露出するように半導体用基板１００を除去する。これにより、導電層パターン１２０は、半導体パターン１０４の埋め込み配線として利用することができる。 （もっと読む）

【課題】センシング部を複数の基板で封止した半導体装置において、基板の平面方向に配線を設けたとしても、配線のレイアウトを簡略化することができる構造、およびその製造方法を提供する。
【解決手段】キャップ部３００は、センサ部１００に設けられた第１固定部と第２固定部とを電気的に接続したクロス配線部３２３を備え、クロス配線部３２３はキャップ部３００の一面３０１に配置されたクロス配線３２２を備えている。また、キャップ部３００は、キャップ部３００を貫通し、一端がクロス配線３２２に電気的に接続され、他端がキャップ部３００の他面３０２に配置された貫通電極３４４を備えている。これにより、貫通電極３４４を介してクロス配線３２２の電位、すなわち、センサ部１００の第１固定部および第２固定部の電位をキャップ部３００の他面３０２に取り出すことができる。 （もっと読む）

【課題】より視認が容易なアライメントマークを簡素な工程で形成することが可能な、半導体装置の製造方法を提供する。
【解決手段】半導体基板ＳＵＢの主表面上に、主表面に対して段差を有するパターンＭＫが形成される工程と、パターンＭＫ上に、半導体材料を含む第１の半導体層ＰＳ１が形成される工程と、第１の半導体層ＰＳ１上に、半導体材料を含む第２の半導体層ＰＳ２が形成される工程と、第２の半導体層ＰＳ２上にレジストパターンＲＳが形成される工程とを備えている。レジストパターンＲＳが形成される工程において、パターンＭＫが位置合わせマークとして用いられる。 （もっと読む）

【課題】再配線のパターン形成後のレジストパターンの剥離性を確保しつつ、再配線のパターン形成前のレジストパターンとその下地との密着性を向上させる。
【解決手段】半導体チップ上に形成されたメタル膜５の表層には、レジスト膜６との密着性を上げる表面改質層１６が形成され、表面改質層１６を介してメタル膜５上に再配線７ａ〜７ｃが形成される。 （もっと読む）

【課題】メモリセル領域の周辺に金属電極を有するアンチフューズを製造歩留り良く形成する。
【解決手段】ＭＯＳトランジスタを備えたメモリセルを有するメモリセル領域と、アンチフューズを備えた周辺回路領域とを有する半導体装置において、メモリセルを構成するコンタクトプラグ又はビット配線と同層に形成される周辺回路のコンタクトプラグ又は配線を用いて、アンチフューズの電極を形成する。 （もっと読む）

【課題】コンタクト抵抗を低減する半導体装置およびその製造方法を提供する。
【解決手段】実施の形態の半導体装置は、シリコンを含む半導体基板１０上の層間絶縁膜１１に形成されたコンタクトホール１２の底部１４に形成され、コンタクトホール１２に形成されるコンタクトプラグ２１と電気的に接続するニッケルシリサイド膜１８を有する。このニッケルシリサイド膜１８は、ニッケルシリサイド膜１８とコンタクトプラグ２１の界面１８ａが半導体基板１０と層間絶縁膜１１の界面１０ａより高い。 （もっと読む）

【課題】半導体領域に酸化物半導体を用いた、高耐圧で、大電流の制御が可能であり、かつ量産性に優れた半導体素子を提供することを課題の一とする。また、該半導体素子を用いた半導体装置を提供することを課題の一とする。また、該半導体素子の作製方法を提供することを課題の一とする。
【解決手段】半導体領域に酸化物半導体を用いたトランジスタと、トランジスタのゲート電極層、ソース電極層及びドレイン電極層の各々と電気的に接続した貫通電極を備えた半導体チップを積層し、トランジスタを電気的に並列接続することによって、実質的にＷ長の長い半導体素子を提供する。 （もっと読む）

【課題】本発明は、微細化された埋め込みビット線を容易に形成可能であると共に、埋め込みビット線の抵抗値を低くすることで高性能化を実現可能な半導体装置及びその製造方法を提供することを課題とする。
【解決手段】半導体基板１３の主面１３ａに形成された第１の溝１５と、第１の溝１５の底面１５ａ、及び第１の溝１５の底部１５Ａに位置するピラー２６の側壁面２６ａ，２６ｂに設けられ、側壁面２６ａを露出する第１の開口部１６Ａ、及び側壁面２６ｂを露出する第２の開口部１６Ｂを有した絶縁膜１６と、第１の開口部１６Ａから露出された側壁面２６ａに形成された半導体基板と反対導電型の下部不純物拡散領域１８と、絶縁膜１６を介して、第１の溝１５の底部１５Ａに設けられ、第１及び第２の開口部１６Ａ，１６Ｂを埋め込むと共に、下部不純物拡散領域１８及び側壁面２６ｂと接触し、かつ金属膜よりなる埋め込みビット線２１と、を有する。 （もっと読む）

【課題】コンタクト孔に埋め込まれる金属プラグの材料が層間絶縁膜に染み出すのを防止できる半導体装置を提供する。
【解決手段】隣り合う２つのメモリセル１のサイドウォール間の不純物拡散領域に電気的接続されるコンタクトプラグ４０が、層間絶縁膜１８を貫通して設けられている。コンタクト孔４１の側壁は、層間絶縁膜１８より緻密なシール膜４２で覆われている。コンタクトプラグ４０は、シール膜４２の表面およびコンタクト孔４１の底面部を覆うように形成されたバリアメタル膜４３と、バリアメタル膜４３に包囲された状態でコンタクト孔４１内に埋め込まれた金属プラグ４４とを含む。 （もっと読む）