半導体装置及びその製造方法
【課題】本発明は、微細化された埋め込みビット線を容易に形成可能であると共に、埋め込みビット線の抵抗値を低くすることで高性能化を実現可能な半導体装置及びその製造方法を提供することを課題とする。
【解決手段】半導体基板13の主面13aに形成された第1の溝15と、第1の溝15の底面15a、及び第1の溝15の底部15Aに位置するピラー26の側壁面26a,26bに設けられ、側壁面26aを露出する第1の開口部16A、及び側壁面26bを露出する第2の開口部16Bを有した絶縁膜16と、第1の開口部16Aから露出された側壁面26aに形成された半導体基板と反対導電型の下部不純物拡散領域18と、絶縁膜16を介して、第1の溝15の底部15Aに設けられ、第1及び第2の開口部16A,16Bを埋め込むと共に、下部不純物拡散領域18及び側壁面26bと接触し、かつ金属膜よりなる埋め込みビット線21と、を有する。
【解決手段】半導体基板13の主面13aに形成された第1の溝15と、第1の溝15の底面15a、及び第1の溝15の底部15Aに位置するピラー26の側壁面26a,26bに設けられ、側壁面26aを露出する第1の開口部16A、及び側壁面26bを露出する第2の開口部16Bを有した絶縁膜16と、第1の開口部16Aから露出された側壁面26aに形成された半導体基板と反対導電型の下部不純物拡散領域18と、絶縁膜16を介して、第1の溝15の底部15Aに設けられ、第1及び第2の開口部16A,16Bを埋め込むと共に、下部不純物拡散領域18及び側壁面26bと接触し、かつ金属膜よりなる埋め込みビット線21と、を有する。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、半導体装置及びその製造方法に関する。
【背景技術】
【0002】
半導体装置の集積度向上は、主にトランジスタの微細化によって達成されてきた。トランジスタの微細化はもはや限界に近づいており、これ以上トランジスタサイズを縮小すると、短チャネル効果などによって正しく動作しない虞が生じている。
【0003】
このような問題を根本的に解決する方法として、半導体基板を立体加工し、これによりトランジスタを3次元的に形成する方法が提案されている。特に、半導体基板の主面に対して垂直方向に延びるピラーをチャネルとして用いるタイプの縦型MOS(Metal Oxide Semiconductor)トランジスタ(「3次元トランジスタ」ともいう)は、占有面積が小さく且つ完全空乏化を利用して、電流の制御が容易になるという利点を有しており、4F2の最密レイアウトも実現可能である。
【0004】
上記縦型MOSトランジスタを半導体装置(例えば、DRAM(Dynamic Random Access Memory))のセルトランジスタとして用いる場合、ピラーの下部に形成された下部不純物拡散領域(一方のソース/ドレイン電極として機能する領域)がビット線に接続され、ピラーの上部に形成された上部不純物拡散領域(他方のソース/ドレイン電極として機能する領域)が記憶素子(DRAMにおいてはセルキャパシタ)に接続されることが一般的である。
通常、セルキャパシタ等の記憶素子は、セルトランジスタの上方に配置されることから、ピラーの上部に記憶素子が接続され、ピラーの下部にビット線が接続されることになる。 つまり、半導体基板にビット線を埋め込み形成する必要がある(例えば、特許文献1,2参照。)。
【先行技術文献】
【特許文献】
【0005】
【特許文献1】特開2009−10366号公報
【特許文献2】特開2009−164597号公報
【発明の概要】
【発明が解決しようとする課題】
【0006】
縦型MOSトランジスタを複数配列してメモリセルを構成する場合には、隣接するメモリセル間での短絡を防止する必要がある。
このため、半導体基板内にビット線を埋め込む場合、縦型MOSトランジスタの下方に形成された下部不純物拡散領域とビット線とを電気的に接続するための接続部(ビットコンタクト)を、ピラーの一方の側壁の一部に形成する必要がある。
【0007】
例えば、特許文献1では、ビットトレンチの他方の側壁に形成された絶縁膜をパターニングしたフォトレジストで保護した後、ビットトレンチの一方の側壁に形成された絶縁膜を選択的にエッチングすることで、接続部が配置される開口部を形成していた。
しかしながら、ビットトレンチ内に充填されたフォトレジストを通常の露光方法を用いてパターニングする場合、ビットトレンチの深さに応じてフォトレジストの厚さが厚くなるため、フォトレジストの解像度が大幅に低下してしまう。
【0008】
このため、微細化されたメモリセル(設計ルール(「デザインルール」ともいう)が50nm以降の世代)において、ビットトレンチの他方の側壁に形成された絶縁膜を覆うフォトレジストを精度良くパターニングすることは困難であり、特許文献1に記載の方法では、下部不純物拡散領域と電気的に接続され、かつ微細化された導体(この場合、ビットコンタクト及びビット線よりなる導体)を形成することは困難であった。
【0009】
また、特許文献2に記載された不純物拡散領域で配線を形成する方法では、配線の抵抗値が高くなるため、半導体装置の高性能化が困難であった。
このように、特許文献1,2に記載の方法では、下部不純物拡散領域と接続されるビット線を低抵抗化し、かつ微細化して半導体基板内に埋め込み形成することが困難であった。
【課題を解決するための手段】
【0010】
本発明の一観点によれば、半導体基板の主面が部分的にエッチングされて形成され、第1の方向に延在し、かつ底面及び対向する第1及び第2の縦壁面を含む内面により区画された第1の溝と、前記第1の溝の底面、及び前記第1の溝の底部に位置する前記第1及び第2の縦壁面に設けられ、前記第1の縦壁面を露出する第1の開口部、及び前記第2の縦壁面を露出する第2の開口部を有した絶縁膜と、前記第1の開口部から露出された前記第1の縦壁面に形成された下部不純物拡散領域と、前記絶縁膜を介して、前記第1の溝の底部に設けられ、前記第1及び第2の開口部を埋め込むと共に、前記下部不純物拡散領域及び前記第2の縦壁面と接触し、かつ金属膜よりなる埋め込みビット線と、を有し、前記金属膜と前記下部不純物拡散領域とはオーミック接合を形成し、前記金属膜と前記第2の開口部から露出された前記半導体基板とはショットキー障壁を介して接合していることを特徴とする半導体装置が提供される。
【発明の効果】
【0011】
本発明の半導体装置によれば、絶縁膜を介して、第1の溝の底部に設けられ、第1及び第2の開口部を埋め込むと共に、下部不純物拡散領域及び第2の縦壁面と接触し、かつ金属膜よりなる埋め込みビット線と、を有し、金属膜と下部不純物拡散領域とはオーミック接合を形成し、ショットキー障壁を介して、金属膜と第2の開口部から露出された半導体基板とを接合させることにより、埋め込みビット線と下部不純物拡散領域とをオーミック接合により導通させ、かつショットキー障壁により、埋め込みビット線と第2の縦壁面(半導体基板)とを電気的に分離させることが可能となる。
【0012】
これにより、第1の溝の両方の縦壁面(具体的には、第1及び第2の縦壁面)に設けられた絶縁膜に対して、開口部(具体的には、第1及び第2の開口部)を形成しても、埋め込みビット線と第2の縦壁面(半導体基板)との間が導通することがない。
よって、第1及び第2の開口部を形成する場合、従来、溝の一方の縦壁面のみに開口部を形成する際に必要であった他方の縦壁面に形成された絶縁膜を覆うフォトレジスト膜が不要となるので、半導体基板に形成された第1の溝に、微細化された埋め込みビット線を容易に形成できる。
【0013】
また、埋め込みビット線を金属膜で構成することにより、不純物拡散領域或いはポリシリコン膜により埋め込みビット線を構成した場合と比較して、埋め込みビット線の抵抗値を低くすることが可能となるので、半導体装置の高性能化を実現できる。
【0014】
また、埋め込みビット線と下部不純物拡散領域との間に、ポリシリコン膜で構成されたビットコンタクトを設けることなく、埋め込みビット線と下部不純物拡散領域とを直接接触させることにより、埋め込みビット線と下部不純物拡散領域との間のコンタクト抵抗を小さくすることが可能となるので、半導体装置の高性能化を実現できる。
【図面の簡単な説明】
【0015】
【図1】本発明の第1の実施の形態に係る半導体装置に設けられたメモリセルアレイの概略を示す斜視図である。
【図2】図1に示すメモリセルアレイの平面図である。
【図3A】図1に示すメモリセルアレイのA−A線方向の断面図である。
【図3B】図1に示すメモリセルアレイのB−B線方向の断面図である。
【図4A】本発明の第1の実施の形態に係る半導体装置に設けられたメモリセルアレイの製造工程を示す図(その1)であり、図3Aに示すメモリセルアレイの切断面に対応する断面図である。
【図4B】本発明の第1の実施の形態に係る半導体装置に設けられたメモリセルアレイの製造工程を示す図(その1)であり、図3Bに示すメモリセルアレイの切断面に対応する断面図である。
【図5A】本発明の第1の実施の形態に係る半導体装置に設けられたメモリセルアレイの製造工程を示す図(その2)であり、図3Aに示すメモリセルアレイの切断面に対応する断面図である。
【図5B】本発明の第1の実施の形態に係る半導体装置に設けられたメモリセルアレイの製造工程を示す図(その2)であり、図3Bに示すメモリセルアレイの切断面に対応する断面図である。
【図6A】本発明の第1の実施の形態に係る半導体装置に設けられたメモリセルアレイの製造工程を示す図(その3)であり、図3Aに示すメモリセルアレイの切断面に対応する断面図である。
【図6B】本発明の第1の実施の形態に係る半導体装置に設けられたメモリセルアレイの製造工程を示す図(その3)であり、図3Bに示すメモリセルアレイの切断面に対応する断面図である。
【図7A】本発明の第1の実施の形態に係る半導体装置に設けられたメモリセルアレイの製造工程を示す図(その4)であり、図3Aに示すメモリセルアレイの切断面に対応する断面図である。
【図7B】本発明の第1の実施の形態に係る半導体装置に設けられたメモリセルアレイの製造工程を示す図(その4)であり、図3Bに示すメモリセルアレイの切断面に対応する断面図である。
【図8A】本発明の第1の実施の形態に係る半導体装置に設けられたメモリセルアレイの製造工程を示す図(その5)であり、図3Aに示すメモリセルアレイの切断面に対応する断面図である。
【図8B】本発明の第1の実施の形態に係る半導体装置に設けられたメモリセルアレイの製造工程を示す図(その5)であり、図3Bに示すメモリセルアレイの切断面に対応する断面図である。
【図9A】本発明の第1の実施の形態に係る半導体装置に設けられたメモリセルアレイの製造工程を示す図(その6)であり、図3Aに示すメモリセルアレイの切断面に対応する断面図である。
【図9B】本発明の第1の実施の形態に係る半導体装置に設けられたメモリセルアレイの製造工程を示す図(その6)であり、図3Bに示すメモリセルアレイの切断面に対応する断面図である。
【図10A】本発明の第1の実施の形態に係る半導体装置に設けられたメモリセルアレイの製造工程を示す図(その7)であり、図3Aに示すメモリセルアレイの切断面に対応する断面図である。
【図10B】本発明の第1の実施の形態に係る半導体装置に設けられたメモリセルアレイの製造工程を示す図(その7)であり、図3Bに示すメモリセルアレイの切断面に対応する断面図である。
【図11A】本発明の第1の実施の形態に係る半導体装置に設けられたメモリセルアレイの製造工程を示す図(その8)であり、図3Aに示すメモリセルアレイの切断面に対応する断面図である。
【図11B】本発明の第1の実施の形態に係る半導体装置に設けられたメモリセルアレイの製造工程を示す図(その8)であり、図3Bに示すメモリセルアレイの切断面に対応する断面図である。
【図12A】本発明の第1の実施の形態に係る半導体装置に設けられたメモリセルアレイの製造工程を示す図(その9)であり、図3Aに示すメモリセルアレイの切断面に対応する断面図である。
【図12B】本発明の第1の実施の形態に係る半導体装置に設けられたメモリセルアレイの製造工程を示す図(その9)であり、図3Bに示すメモリセルアレイの切断面に対応する断面図である。
【図13A】本発明の第1の実施の形態に係る半導体装置に設けられたメモリセルアレイの製造工程を示す図(その10)であり、図3Aに示すメモリセルアレイの切断面に対応する断面図である。
【図13B】本発明の第1の実施の形態に係る半導体装置に設けられたメモリセルアレイの製造工程を示す図(その10)であり、図3Bに示すメモリセルアレイの切断面に対応する断面図である。
【図14A】本発明の第1の実施の形態に係る半導体装置に設けられたメモリセルアレイの製造工程を示す図(その11)であり、図3Aに示すメモリセルアレイの切断面に対応する断面図である。
【図14B】本発明の第1の実施の形態に係る半導体装置に設けられたメモリセルアレイの製造工程を示す図(その11)であり、図3Bに示すメモリセルアレイの切断面に対応する断面図である。
【図15A】本発明の第1の実施の形態に係る半導体装置に設けられたメモリセルアレイの製造工程を示す図(その12)であり、図3Aに示すメモリセルアレイの切断面に対応する断面図である。
【図15B】本発明の第1の実施の形態に係る半導体装置に設けられたメモリセルアレイの製造工程を示す図(その12)であり、図3Bに示すメモリセルアレイの切断面に対応する断面図である。
【図16A】本発明の第1の実施の形態に係る半導体装置に設けられたメモリセルアレイの製造工程を示す図(その13)であり、図3Aに示すメモリセルアレイの切断面に対応する断面図である。
【図16B】本発明の第1の実施の形態に係る半導体装置に設けられたメモリセルアレイの製造工程を示す図(その13)であり、図3Bに示すメモリセルアレイの切断面に対応する断面図である。
【図17A】本発明の第1の実施の形態に係る半導体装置に設けられたメモリセルアレイの製造工程を示す図(その14)であり、図3Aに示すメモリセルアレイの切断面に対応する断面図である。
【図17B】本発明の第1の実施の形態に係る半導体装置に設けられたメモリセルアレイの製造工程を示す図(その14)であり、図3Bに示すメモリセルアレイの切断面に対応する断面図である。
【図18A】本発明の第1の実施の形態に係る半導体装置に設けられたメモリセルアレイの製造工程を示す図(その15)であり、図3Aに示すメモリセルアレイの切断面に対応する断面図である。
【図18B】本発明の第1の実施の形態に係る半導体装置に設けられたメモリセルアレイの製造工程を示す図(その15)であり、図3Bに示すメモリセルアレイの切断面に対応する断面図である。
【図19A】本発明の第1の実施の形態に係る半導体装置に設けられたメモリセルアレイの製造工程を示す図(その16)であり、図3Aに示すメモリセルアレイの切断面に対応する断面図である。
【図19B】本発明の第1の実施の形態に係る半導体装置に設けられたメモリセルアレイの製造工程を示す図(その16)であり、図3Bに示すメモリセルアレイの切断面に対応する断面図である。
【図20A】本発明の第1の実施の形態に係る半導体装置に設けられたメモリセルアレイの製造工程を示す図(その17)であり、図3Aに示すメモリセルアレイの切断面に対応する断面図である。
【図20B】本発明の第1の実施の形態に係る半導体装置に設けられたメモリセルアレイの製造工程を示す図(その17)であり、図3Bに示すメモリセルアレイの切断面に対応する断面図である。
【図21A】本発明の第2の実施の形態に係る半導体装置に設けられたメモリセルアレイの概略を示す断面図(その1)である。
【図21B】本発明の第2の実施の形態に係る半導体装置に設けられたメモリセルアレイの概略を示す断面図(その2)である。
【図22A】本発明の第2の実施の形態に係る半導体装置に設けられたメモリセルアレイの製造工程を示す図であり、図21Aに示すメモリセルアレイの切断面に対応する断面図である。
【図22B】本発明の第2の実施の形態に係る半導体装置に設けられたメモリセルアレイの製造工程を示す図であり、図21Bに示すメモリセルアレイの切断面に対応する断面図である。
【発明を実施するための形態】
【0016】
以下、図面を参照して本発明を適用した実施の形態について詳細に説明する。なお、以下の説明で用いる図面は、本発明の実施形態の構成を説明するためのものであり、図示される各部の大きさや厚さや寸法等は、実際の半導体装置の寸法関係とは異なる場合がある。
【0017】
(第1の実施の形態)
図1は、本発明の第1の実施の形態に係る半導体装置に設けられたメモリセルアレイの概略を示す斜視図であり、図2は、図1に示すメモリセルアレイの平面図である。また、図3Aは、図2に示すメモリセルアレイのA−A線方向の断面図であり、図3Bは、図2に示すメモリセルアレイのB−B線方向の断面図である。
図1、図2、及び図3Aにおいて、X方向はゲート電極55,56の延在方向を示している。また、図1、図2、及び図3Bにおいて、Y方向はゲート電極55,56と交差する埋め込みビット線21の延在方向を示している。
【0018】
図1では、説明の便宜上、図3A及び図3Bに示すメモリセルアレイ11の構成要素のうち、半導体基板13、埋め込みビット線21、ワード線29、ピラー26、絶縁膜23、及びキャパシタ38のみを図示する。
また、図2では、説明の便宜上、図3A及び図3Bに示すメモリセルアレイ11の構成要素のうち、埋め込みビット線21、ワード線29、ピラー26、絶縁膜23、及びゲート絶縁膜27のみを図示する。
【0019】
また、図3A及び図3Bにおいて、図1及び図2に示すメモリセルアレイ11と同一構成部分には、同一符号を付す。さらに、図1、図2、図3A、及び図3Bでは、第1の実施の形態の半導体装置10の一例としてDRAM(Dynamic Random Access Memory)を挙げて以下の説明を行う。
【0020】
図1、図2、図3A、及び図3Bを参照するに、第1の実施の形態の半導体装置10は、メモリセルアレイ11が形成されるメモリセル領域と、メモリセル領域の周囲に配置された周辺回路(図示せず)が形成される周辺回路領域とを有する。周辺回路領域には、図示していない周辺回路用トランジスタ等が形成されている。
【0021】
次に、図1、図2、図3A、及び図3Bを参照して、メモリセルアレイ11の構成について説明する。
メモリセルアレイ11は、半導体基板13と、第1の溝15と、絶縁膜16,23と、下部不純物拡散領域18と、埋め込みビット線21と、第2の溝25と、ピラー26と、ゲート絶縁膜27と、ワード線29と、埋め込み絶縁膜31,35と、分離溝32と、ライナー膜33と、上部不純物拡散領域36と、記憶素子であるキャパシタ38と、層間絶縁膜41,43と、配線42と、を有する。メモリセル領域の外周部には素子分離領域(図示せず)が設けられ、周辺回路領域と電気的に分離されている。
【0022】
図3A及び図3Bを参照するに、半導体基板13は、下部不純物拡散領域18に含まれる不純物とは異なる導電型の不純物を含んだ基板である。半導体基板13は、下部不純物拡散領域18の不純物濃度よりも低濃度の不純物を含有した基板である。
半導体基板13としては、低濃度(イオン注入のドーズ量で5×1012〜5×1013atoms/cm2程度)のp型不純物を含有したシリコン基板を用いることができる。また、p型不純物の濃度は、メモリセル領域にあらかじめp型ウェルを形成することで、所定の濃度となるようにしてもよい。
以下、半導体基板13として、低濃度のp型のシリコン基板(シリコンウェハ)を用いた場合を例に挙げて説明する。
【0023】
半導体基板13上のメモリセル領域を囲むように、素子分離用溝(図示せず)及び該素子分離用溝を埋め込む素子分離用絶縁膜(図示せず)により構成された素子分離領域(図示せず)が形成されている。これにより、半導体基板13は、該素子分離領域の内側に形成されたメモリセル領域を有する。なお、1つの半導体装置上に複数のメモリセル領域が配置されていてもよい。
上記素子分離用絶縁膜としては、酸化シリコン膜(SiO2膜)を用いる。上記素子分離領域の構造は、STI(Shallow Trench Isolation)と呼ばれる。また、上記メモリセル領域は、素子分離領域によって絶縁分離された活性領域である。
【0024】
図3Aを参照するに、第1の溝15は、半導体基板13の主面13aを部分的にエッチングすることで形成された溝である。第1の溝15は、埋め込みビット線21を形成するための溝である。第1の溝15は、Y方向(第1の方向)に延在するように形成されており、X方向(第2の方向)に対して所定の間隔で複数配置されている。
第1の溝15は、第1の溝15の底面15a、及びY方向に配列された複数のピラー26の一対の側壁面26a,26bを含む内面により区画されている。
第1の溝15の第1の縦壁面は、X方向に対して交差するピラー26の一方の側壁面26aに対応する面である。また、第1の溝15の第2の縦壁面は、X方向に対して交差するピラー26の他方の側壁面26bに対応する面である。
【0025】
図3Aを参照するに、絶縁膜16は、第1の溝15の底面15a、及び第1の溝15の底部15Aに対応するピラー26の側壁面26a,26bに設けられている。絶縁膜16は、ピラー26の側壁面26aに形成された下部不純物拡散領域18を露出する第1の開口部16A、及びピラー26の側壁面26bを露出する第2の開口部16Bを有する。第2の開口部16Bは、第1の開口部16Aと対向する位置に形成されている。絶縁膜16としては、酸化シリコン膜(SiO2膜)を用いることができる。
【0026】
このように、ピラー26の側壁面26aを露出する第1の開口部16Aと、ピラー26の側壁面26bを露出し、かつ第1の開口部16Aと対向する第2の開口部16Bとを有した絶縁膜16を設けることで、フォトレジスト膜を用いて一方の開口部のみを形成する必要がなく、第1及び第2の開口部16A,16Bを同時に形成することが可能となるので、加工が容易となる。このため、半導体基板13に形成された第1の溝15内に、下部不純物拡散領域18と接触するように、微細化された埋め込みビット線21を容易に形成することができる。
【0027】
図3Aを参照するに、下部不純物拡散領域18は、第1の開口部16Aから露出されたピラー26の側壁面26aに形成されている。下部不純物拡散領域18は、高濃度のn型不純物(例えば、ヒ素(As))を含んだ不純物拡散領域であり、ソース/ドレイン領域の一方として機能する。本実施形態では、便宜的に下部不純物拡散領域18をドレイン領域とする。下部不純物拡散領域18の不純物濃度は、半導体基板13に含まれるp型不純物濃度よりも高い。
【0028】
図3Aを参照するに、埋め込みビット線21は、バリア膜として機能する第1の金属膜51と、第1の金属膜51よりも抵抗値の低い第2の金属膜52と、が順次積層された積層膜(金属膜)により構成されている。
このように、埋め込みビット線21を金属膜(具体的には、第1及び第2の金属膜51,52)のみで構成することにより、不純物拡散領域によりビット線を構成した場合と比較して、埋め込みビット線21の抵抗値を低くすることが可能となる。これにより、半導体装置10の高性能化を実現できる。
【0029】
第1の金属膜51は、第2の金属膜52よりも薄い厚さとされており、絶縁膜16の表面、及び第1及び第2の開口部16A,16Bに形成されている。
第1の金属膜51は、第1の開口部15Aを介して、高濃度のn型不純物を含有した下部不純物拡散領域18と接触している。
第1の金属膜51としてTi(チタン)等を用いる場合、仕事関数の関係でn型不純物に接触するとオーミック接合状態となりやすい。さらにn型不純物の濃度を増加させることで、第1の金属膜51と下部不純物拡散領域18との間では電子のトンネリング効果が優勢となるため、第1の金属膜51と下部不純物拡散領域18との間は完全にオーミック接合される。これにより、埋め込みビット線21と下部不純物拡散領域18との間は、電気的に良好な導電特性を有した状態となる。
【0030】
また、第1の金属膜51は、第2の開口部15Bを介して、チャネルとなるピラー26の側壁面26bと接触している。言い換えれば、第1の金属膜51は、第2の開口部15Bを介して、低濃度(イオン注入のドーズ量で5×1012〜5×1013atoms/cm2程度)のp型不純物を含有したシリコンよりなる半導体基板13と接触している。
第1の金属膜51としてTi(チタン)等を用いる場合、仕事関数の関係でp型不純物に接触するとショットキー障壁が形成されやすい。さらに、p型不純物の濃度を低く設定することで、接合部でのトンネリング効果が抑制されるので、第1の金属膜51と半導体基板13との間には、完全なショットキー障壁が形成される。
【0031】
ところで、n型のMOS(Metal Oxide Semiconductor)トランジスタを用いたメモリセルでは、半導体基板13が接地電位(0V)もしくは負電圧(例えば、−0.2V)に維持された状態において、埋め込みビット線21が接地電位(0V)と正電圧(例えば、+1.5V)の間で電圧スイングされる。
【0032】
したがって、下部不純物拡散領域18及び半導体基板13と接触する上記埋め込みビット線21をn型のMOSトランジスタに適用した場合、ショットキー障壁の整流作用により、正電圧が印加された状態の埋め込みビット線21と、接地電位もしくは負電圧状態の半導体基板13との間では電流が遮断された分離状態を保つことができる。
【0033】
なお、半導体基板13のメモリセル領域にあらかじめP型ウェル(図示せず)を形成する場合、イオン注入のドーズ量を5×1012〜5×1013atoms/cm2程度の低い値に設定することにより、同様のショットキー障壁の効果を得ることができる。
これにより、第1の実施の形態の半導体装置10では、埋め込みビット線21と下部不純物拡散領域18のみとを導通させることができる。
【0034】
上記第1の金属膜51としては、例えば、Ti(チタン)膜と、TiN(窒化チタン)膜とを順次積層させた積層膜を用いることができる。この場合、第1の金属膜51の下層側のTi膜が半導体基板と接合を形成する。
第2の金属膜52は、第1の金属膜51の内面を覆うと共に、絶縁膜16及び第1の金属膜52を介して、第1の溝15の底部15A(第1及び第2の開口部16A,16Bを含む)を埋め込むように形成されている。第2の金属膜52としては、例えば、W(タングステン)膜を用いることができる。
上記構成とされた埋め込みビット線21の断面形状は、T字型とされている。また、埋め込みビット線21の上面21aは、平坦な面とされている。
【0035】
図3Aを参照するに、絶縁膜23は、埋め込みビット線21の上面21a、及び埋め込みビット線21よりも上方に位置するピラー26の側壁面26a,26bを覆うように設けられている。絶縁膜23としては、例えば、SiON膜を用いることができる。
【0036】
図3A及び図3Bを参照するに、第2の溝25は、X方向に延在するように、半導体基板13の主面13aが部分的にエッチングされて形成され、縦壁面(ピラー26の対向する側壁面26c,26d)を含む内面により区画されている。第2の溝25は、Y方向に対して複数配置されている。第2の溝25は、ゲート電極55,56を形成するための溝である。第2の溝25の深さは、第1の溝15の深さよりも浅くなるように構成されている。
【0037】
図3A及び図3Bを参照するに、ピラー26は、第1の溝15及び第2の溝25に囲まれることで構成されており、柱状形状とされている。ピラー26は、側壁面26a,26b,26c,26dを有する。ピラー26の側壁面26a,26bは、X方向において対向する面であり、ピラー26の側壁面26c,26dは、Y方向において対向する面である。
【0038】
ピラー26は、所定の間隔で複数形成されている。ピラー26は、半導体基板13を母材としており、半導体基板13の主面13aを部分的にエッチングして、第1の溝15及び第2の溝25を加工することで形成される。ピラー26のうち、上部不純物拡散領域36と下部不純物拡散領域18との間に位置する部分は、チャネルとして機能する。
【0039】
このピラー26に、下部不純物拡散領域18、上部不純物拡散領域36、ゲート絶縁膜27、及び後述する一対のゲート電極55,56を形成することで、縦型MOSトランジスタ45が構成される。つまり、メモリセルアレイ11には、マトリックス状に複数の縦型MOSトランジスタ45が形成されている。
縦型MOSトランジスタ45は、占有面積が小さく、かつ完全空乏化するように構成した場合には、しきい値電圧を高く設定することなくオフ状態を維持できる。これにより電流の制御が容易になるという利点がある。したがって、メモリセルアレイ11では、上記縦型MOSトランジスタ45を複数備えることにより、4F2(Fは最小加工寸法)の最密レイアウトが実現可能である。
【0040】
図3Bを参照するに、ゲート絶縁膜27は、複数のピラー26の側壁面26c,26d(上部不純物拡散領域36の側面も含む)、及び第2の溝25の底面25aを覆うように形成されている。
ゲート絶縁膜27としては、例えば、単層の酸化シリコン膜(SiO2膜)、酸化シリコン膜を窒化した膜(SiON膜)、酸化シリコン膜(SiO2膜)上に窒化シリコン膜(SiN膜)や高誘電体膜(High−K膜)を積層させた積層膜、単層の高誘電体膜等を用いることができる。
【0041】
図1を参照するに、ワード線29は、一対のゲート電極55,56と、電極端接続部57と、接続部58とを有する。
図1、図2、及び図3Bを参照するに、ゲート電極55は、X方向に延在しており、ゲート絶縁膜27を介して、複数のピラー26の側壁面26cに設けられている。ゲート電極56は、X方向に延在しており、ゲート絶縁膜27を介して、複数のピラー26の側壁面26dに設けられている。ゲート電極56は、ゲート絶縁膜27及びX方向に配置された複数のピラー26を介して、ゲート電極55と対向配置されている。
図1及び図2を参照するに、電極端接続部57は、ゲート電極55,56の両端にそれぞれ設けられており、ゲート電極55,56の端と一体に構成されている。なお、図1,2では、ゲート電極55,56の一方の端に設けられた電極端接続部57のみ図示する。
【0042】
図1及び図3Aを参照するに、接続部58は、絶縁膜23を介して、ゲート電極55,56間に位置する第1の溝15に設けられている。接続部58は、絶縁膜23を介して、埋め込みビット線21上に配置されている。
接続部58は、その一方の端部がゲート電極55と一体に構成されており、他方の端部がゲート電極56と一体に構成されている。接続部58により、ワード線29は平面視(図2)で、はしご状に構成されるので、ワード線29のX方向における配線長に起因した電気抵抗増加を抑制できる。
上記構成とされたワード線29は、導電膜により構成されている。ワード線29を構成する導電膜としては、例えば、チタン(Ti)膜と、窒化チタン(TiN)膜と、タングステン(W)膜とを順次積層した積層膜を用いることができる。
【0043】
図3Aを参照するに、埋め込み絶縁膜31は、絶縁膜23を介して、接続部58上に位置する第1の溝部51を埋め込むように設けられている。埋め込み絶縁膜31の上面31aは、平坦な面とされており、半導体基板13の主面13aに対して面一とされている。
埋め込み絶縁膜31としては、例えば、埋め込み特性に優れ、緻密な膜質を有した絶縁膜を用いるとよい。具体的には、埋め込み絶縁膜31としては、例えば、HDP(High Density Plasma)法により形成された酸化シリコン膜(SiO2膜)を用いるとよい。
【0044】
図3Bを参照するに、分離溝32は、X方向に延在しており、第2の溝25内に形成されている。分離溝32のY方向の幅は、第2の溝25のY方向の幅よりも狭い。
分離溝32は、第2の溝25に埋め込まれ、ワード線29の母材となる導電膜(図示せず)を2つに分離することで、一対のゲート電極55,56を形成するための溝である。そのため、分離溝32の深さは、ワード線29の母材となる導電膜を確実に分離できるように、第2の溝25の深さよりも深くなるように構成されている。
【0045】
図3Bを参照するに、ライナー膜33は、第2の溝25内に設けられており、ゲート電極55,56上にサイドウォール状に形成されている。ライナー膜33としては、例えば、SiON膜を用いることができる。ライナー膜33の上面33aは、平坦な面とされており、半導体基板13の主面13aに対して面一とされている。
図3Bを参照するに、埋め込み絶縁膜35は、分離溝32を充填するように設けられており、ゲート電極55,56の側面及びライナー膜33の側面を覆っている。埋め込み絶縁膜35の上面35aは、平坦な面とされており、半導体基板13の主面13aに対して面一とされている。
【0046】
図3A及び図3Bを参照するに、上部不純物拡散領域36は、ピラー26の上端に形成されている。上部不純物拡散領域36の下面は、ゲート電極55,56の上端面に対して略面一とされている。また、上部不純物拡散領域36の上面36aは、半導体基板13の主面13aに対して略面一とされている。上部不純物拡散領域36は、高濃度のn型不純物(具体的には、ヒ素(As))を含んだ不純物拡散領域であり、ソース/ドレイン領域の他方として機能する。本実施形態では、便宜的に上部不純物拡散領域36をソース領域とする。
【0047】
図3A及び図3Bを参照するに、キャパシタ38は、上部不純物拡散領域36上に設けられている。キャパシタ38は、複数のピラー26に対してそれぞれ1つ設けられている。つまり、メモリセルアレイ11は、複数のキャパシタ38を有する。
キャパシタ38は、上部不純物拡散領域36上に配置された1つの下部電極61と、複数の下部電極61に亘るように形成され、少なくとも個々の下部電極61の表面を覆う容量絶縁膜62と、容量絶縁膜62の表面を覆い、かつ容量絶縁膜62が形成された複数の下部電極61間に存在する凹部を充填する上部電極63(言い換えれば、複数の下部電極61に対して共通の上部電極)とを有する。
【0048】
下部電極61は、例えば、チタン膜と、窒化チタン膜とを順次積層した積層膜を用いることができる。この場合、チタン膜の厚さは、例えば、10nmとすることができる。
容量絶縁膜62としては、例えば、酸化アルミニウム膜(Al2O3膜)と酸化ジルコニウム膜(ZrO2膜)とを順次積層した積層膜を用いることができる。
上部電極63の上面63aは、平坦な面とされている。上部電極63としては、ルテニウム(Ru)膜、タングステン(W)膜、窒化チタン(TiN)膜等の金属膜や、金属膜とポリシリコン膜の積層膜等を用いることができる。
【0049】
図3A及び図3Bを参照するに、層間絶縁膜41は、上部電極63の上面63aに設けられている。層間絶縁膜41としては、例えば、酸化シリコン膜(SiO2膜)を用いることができる。
配線42は、層間絶縁膜41上に設けられている。配線42は、下層に配置された上部電極63と電気的に接続されている。
層間絶縁膜43は、配線42を覆うように、層間絶縁膜41上に設けられている。層間絶縁膜43としては、例えば、酸化シリコン膜(SiO2膜)を用いることができる。
【0050】
第1の実施の形態の半導体装置によれば、絶縁膜16を介して、第1の溝15の底部15Aに設けられ、絶縁膜16に形成された第1及び第2の開口部16A,16Bを埋め込むと共に、下部不純物拡散領域18及びピラー26の側壁面26b(低濃度のp型の半導体基板13)と接触し、かつ金属膜(第1及び第2の金属膜51,52)よりなる埋め込みビット線21を設けることにより、埋め込みビット線21と高濃度のn型の下部不純物拡散領域18とをオーミック接合により導通させ、かつショットキー障壁により、埋め込みビット線21とピラー26の側壁面26b(半導体基板13)とを電気的に分離させることが可能となる。
【0051】
これにより、ピラー26の側壁面26a,26bに設けられた絶縁膜16に対して、開口部(具体的には、第1及び第2の開口部16A,16B)を形成しても、埋め込みビット線21とピラー26の側壁面26b(半導体基板13)との間が導通することがない。
よって、従来は絶縁膜16に対向配置された第1及び第2の開口部16A,16Bが同時に形成されることを回避して、ピラーの一方の側壁面のみに開口部を形成するために必要であったピラーの他方の側壁面に形成された絶縁膜を保護するフォトレジスト膜が不要となるので、第1の溝15に、微細化された埋め込みビット線21を容易に形成できる。
【0052】
また、埋め込みビット線21を金属膜で構成することにより、不純物拡散領域或いはポリシリコン膜により埋め込みビット線を構成した場合と比較して、埋め込みビット線21の抵抗値を低くすることが可能となるので、半導体装置10の高性能化を実現できる。
【0053】
また、埋め込みビット線21と下部不純物拡散領域18との間に、ポリシリコン膜で構成されたビットコンタクト(図示せず)を設けることなく、埋め込みビット線21と下部不純物拡散領域18とを直接接触させることにより、埋め込みビット線21と下部不純物拡散領域18との間のコンタクト抵抗を小さくすることが可能となるので、半導体装置10の高性能化を実現できる。
【0054】
なお、第1の実施の形態の半導体装置10において、上部不純物拡散領域36の上端(言い換えれば、キャパシタ38と上部不純物拡散領域36との間)に、シリサイド層(図示せず)を設けてもよい。
このように、キャパシタ38と上部不純物拡散領域36との間に、シリサイド層(図示せず)を設けることにより、キャパシタ38と上部不純物拡散領域36との間のコンタクト抵抗を低減できる。
【0055】
上記シリサイド層としては、例えば、チタンシリサイド(TiSi2)層を用いることができる。TiSi2層は、シリサイド層のなかで電気抵抗が低く、かつ上部不純物拡散領域36の上面36aに自然酸化膜(酸化シリコン膜(SiO2膜))が形成された場合でも安定な固相反応が進行する(Tiは酸化シリコン膜を還元して反応する)からである。
この場合、TiSi2層は、下部電極61を構成する膜として、チタン(Ti)膜を用い、CVD(Chemical Vapor Deposition)法により、該チタン(Ti)膜を上部不純物拡散領域36の上面36aに成膜及び反応させることで形成する。
【0056】
また、上記シリサイド層(図示せず)を設ける代わりに、キャパシタ38の下部電極61と上部不純物拡散領域36との間に、ポリシリコン膜或いはタングステン(W)膜で構成されたコンタクトプラグ(図示せず)を設け、該コンタクトプラグを介して、下部電極61と上部不純物拡散領域36とを電気的に接続してもよい。
また、第1の実施の形態の半導体装置10では、接続部58を備えたワード線29を例に挙げて説明したが、接続部58は必ずしも設ける必要はない。
【0057】
図4A、図4B、図5A、図5B、図6A、図6B、図7A、図7B、図8A、図8B、図9A、図9B、図10A、図10B、図11A、図11B、図12A、図12B、図13A、図13B、図14A、図14B、図15A、図15B、図16A、図16B、図17A、図17B、図18A、図18B、図19A、図19B、図20A、及び図20Bは、本発明の実施の形態に係る半導体装置に設けられたメモリセルアレイの製造工程を示す図である。
図4A、図5A、図6A、図7A、図8A、図9A、図10A、図11A、図12A、図13A、図14A、図15A、図16A、図17A、図18A、図19A、及び図20Aは、図3Aに示すメモリセルアレイ11の切断面に対応する断面図である。
【0058】
また、図4B、図5B、図6B、図7B、図8B、図9B、図10B、図11B、図12B、図13B、図14B、図15B、図16B、図17B、図18B、図19B、及び図20Bは、図3Bに示すメモリセルアレイ11の切断面に対応する断面図である。
図4A、図4B、図5A、図5B、図6A、図6B、図7A、図7B、図8A、図8B、図9A、図9B、図10A、図10B、図11A、図11B、図12A、図12B、図13A、図13B、図14A、図14B、図15A、図15B、図16A、図16B、図17A、図17B、図18A、図18B、図19A、図19B、図20A、及び図20Bにおいて、図1、図2、図3A、及び図3Bに示すメモリセルアレイ11と同一構成部分には同一符号を付す。
【0059】
次に、図4A、図4B、図5A、図5B、図6A、図6B、図7A、図7B、図8A、図8B、図9A、図9B、図10A、図10B、図11A、図11B、図12A、図12B、図13A、図13B、図14A、図14B、図15A、図15B、図16A、図16B、図17A、図17B、図18A、図18B、図19A、図19B、図20A、及び図20Bを参照して、本発明の第1の実施の形態に係る半導体装置10(具体的には、メモリセルアレイ11)の製造方法について説明する。
【0060】
始めに、図4A及び図4Bに示す工程では、半導体基板13として低濃度(イオン注入のドーズ量で5×1012〜5×1013atoms/cm2程度)のp型不純物を含有したシリコン基板(具体的には、シリコンウェハ)を準備する。あらかじめイオン注入を用いてp型ウェルを形成し。p型不純物が所定の濃度になるようにしてもよい。
次いで、半導体基板13に、図示していない素子分離用溝を形成し、次いで、該素子分離用溝を埋め込む素子分離用絶縁膜(酸化シリコン膜(SiO2膜))を形成することで、素子分離領域(図示せず)を形成する。これにより、該素子分離領域の内側に配置されたメモリセル領域(活性領域)を区画する。
【0061】
次いで、ホトリソグラフィ技術及びドライエッチング法により、半導体基板13の主面13a上に、窒化シリコン膜(Si3N4膜)よりなり、かつY方向に延在する溝状の開口部66aを有したハードマスク66を形成する。
このとき、開口部66aは、第1の溝15の形成領域に対応する半導体基板13の主面13aを露出するように形成する。
また、ハードマスク66の母材となる窒化シリコン膜(Si3N4膜)は、減圧CVD法により形成する。また、窒化シリコン膜(Si3N4膜)の厚さは、例えば、160nmとすることができる。
【0062】
なお、メモリセル領域にp型ウェルを形成する場合には、素子分離領域の形成後からハードマスク66を形成する前までの間に、イオン注入法により、半導体基板13の主面13aにp型不純物としてホウ素(B)を注入することで形成してもよい。
この場合、イオン注入のドーズ量を5×1012〜5×1013atoms/cm2程度の低い値に設定することにより、先に説明したようなショットキー障壁の効果を得ることができる。
【0063】
次いで、図5A及び図5Bに示す工程では、ハードマスク66をマスクとする異方性エッチング(具体的には、ドライエッチング)により、開口部66aの下方に位置する半導体基板13の主面13aを部分的にエッチングすることで、Y方向に延在し、かつ底面15a及び第1及び第2の縦壁面15b,15cを含む内面により区画された第1の溝15を形成する。
第1の溝15の幅W1は、例えば、45nmとすることができる。また、半導体基板13の主面13aを基準としたときの第1の溝15の深さDは、例えば、250nmとすることができる。
【0064】
ここでのドライエッチングは、誘導結合プラズマ(ICP:Inductively Coupled Plasma)による反応性イオンエッチング(RIE:Reactive Ion Etching)を用いる。
この場合、エッチングガスとして、流量が90sccmの六フッ化硫黄(SF6)、及び流量が100sccmの塩素(Cl2)を用いる。また、エッチングガス以外のエッチング条件としては、ソースパワーが1000W、高周波パワーが50〜200W、チャンバー内の圧力が5〜20mTorrの条件を用いることができる。
【0065】
次いで、図6A及び図6Bに示す工程では、開口部66aに露出されたハードマスク66の面、第1の溝15の第1及び第2の縦壁面15b,15c、第1の溝15の底面15aを覆うように、絶縁膜16を成膜する。このとき、ハードマスク66の上面66bにも絶縁膜16が成膜される。
【0066】
具体的には、ラジカル酸化法により、800〜900℃とされた雰囲気内において、絶縁膜16として酸化シリコン膜(SiO2膜)を成膜する。
このとき、第1及び第2の縦壁面15b,15cに形成される酸化シリコン膜(SiO2膜)の厚さM1を10nmとすることにより、第1の溝15の底面15aには、厚さM1よりも厚さの薄い酸化シリコン膜(SiO2膜)が形成される。
この場合、第1の溝15の底面15aに形成される酸化シリコン膜(SiO2膜)の厚さM2は、6nmとなる。これは、第1の溝15の底面15aでは、その上方と比較して、酸化種である酸素が希薄になっているためであると考えられる。
【0067】
次いで、図7A及び図7Bに示す工程では、絶縁膜16が形成された第1の溝15及び開口部66aを埋め込むように、減圧CVD法により、ポリシリコン膜68を成膜する。このとき、ポリシリコン膜68は、ハードマスク66の上面66bにも成膜される。
図7Aに示すポリシリコン膜68のうち、第1の溝15の底部15Aに形成された部分は、後述する図9A及び図9Bに示す工程において、第1の溝15の底部15Aよりも上方に配置され、かつ第1及び第2の縦壁面15b,15cに形成された絶縁膜16を、エッチングにより後退させる際のマスクとして機能する。
【0068】
また、図7Aに示すポリシリコン膜68のうち、第1の開口部16Aが形成される領域(以下、「開口部形成領域C」という)、及び第2の開口部16Bが形成される領域(以下、「開口部形成領域E」という)よりも下方に配置された部分は、後述する図11Aに示す第2のエッチングマスク74となる。つまり、ポリシリコン膜68は、第2のエッチングマスク74の母材となる膜である。
なお、図7Aに示すポリシリコン膜68は、最終的には全て除去する。
【0069】
次いで、図8A及び図8Bに示す工程では、図7A及び図7Bに示す構造体の上面側からドライエッチング法により、不要なポリシリコン膜68(具体的には、第1の溝15の底部15A以外に形成されたポリシリコン膜68)をエッチバックにより除去することで、第1の溝15の底部15Aのみにポリシリコン膜68を残存させる。
このとき、第1の溝15の底面15aを基準としたときのエッチバック後のポリシリコン膜68の上面68aの高さH1が90nmとなるように、ポリシリコン膜68を残存させる。
なお、上記エッチバックにより、ハードマスク66の上面66bに積層された絶縁膜16及びポリシリコン膜68は除去され、第1の溝15及び開口部66aに形成された絶縁膜16は残存する。
【0070】
次いで、図9A及び図9Bに示す工程では、第1の溝15の底部15Aに残存するポリシリコン膜68をマスクとして、開口部形成領域C,Eよりも上方に形成された図8Aに示す絶縁膜16をウエットエッチングすることで、開口部形成領域C,Eよりも上方に形成された絶縁膜16の位置を後退させる。
【0071】
具体的には、液温が20℃とされた緩衝フッ化水素酸(具体的には、フッ酸(HF)とフッ化アンモニウム(NH4F)の混合液)を用いて、開口部形成領域C,Eよりも上方に形成された絶縁膜16をウエットエッチングする。これにより、ウエットエッチングされた絶縁膜16の厚さM3を5nmにする。
このとき、図9Aに示すように、第1の溝15の底部15Aに形成された絶縁膜16は、ポリシリコン膜68により保護されているため、ほとんどエッチングされない。よって、第1の溝15の底面15aから絶縁膜16の上面16aまでの高さH2は、ポリシリコン膜68の上面68aの高さH1と略等しい。
【0072】
次いで、図10A及び図10Bに示す工程では、図9A及び図9Bに示す構造体の上面側から、ポリシリコン膜68及び絶縁膜16が形成された第1の溝15内(具体的には、第1の縦壁面15b,15cに形成された絶縁膜16の側面、底部15Aに形成された絶縁膜16の上面16a、及びポリシリコン膜68の上面68a)、及び開口部66aに形成された絶縁膜16を覆うように、減圧CVD法により、窒化シリコン膜71を形成する。このとき、ハードマスク66の上面66bにも窒化シリコン膜71が成膜される。
窒化シリコン膜71は、後述する図11A及び図11Bに示す工程で形成される第1のエッチングマスク72の母材となる膜である。
絶縁膜16を介して、第1の縦壁面15b,15cに形成された窒化シリコン膜71の厚さM4は、5nmとすることができる。
【0073】
次いで、図11A及び図11Bに示す工程では、図10A及び図10Bに示す窒化シリコン膜71をエッチバックすることで、ハードマスク66の上面66b及びポリシリコン膜68の上面68aに成膜された窒化シリコン膜71を除去して、ハードマスク66の上面66b及びポリシリコン膜68の上面68aを露出させると共に、開口部形成領域C,Eよりも上方に形成された絶縁膜16(言い換えれば、図9A及び図9Bに示す工程において、ウエットエッチングにより薄膜化された絶縁膜16)を覆うサイドウォール状の第1のエッチングマスク72を形成する。
【0074】
次いで、図10Aに示すポリシリコン膜68をエッチバックして、開口部形成領域C,Eよりも下方に位置する第1の溝15を埋め込むようにポリシリコン膜68を残存させることで、ポリシリコン膜68よりなる第2のエッチングマスク74を形成する。
これにより、開口部形成領域C,Eに対応する絶縁膜16は、第1及び第2のエッチングマスク72,74から露出される。
【0075】
また、上記エッチバックは、開口部形成領域Cに対応する絶縁膜16と該絶縁膜16と接触する第2のエッチングマスク74との間、及び開口部形成領域Eに対応する絶縁膜16と該絶縁膜16と接触する第2のエッチングマスク74との間に、段差がほとんど形成されないように行なう。
第1の溝15の底面15aを基準としたときの第2のエッチングマスク74の上面までの高さH3は、60nmとすることができる。
【0076】
次いで、図12A及び図12Bに示す工程では、ウエットエッチングにより、第1の溝15の底部15Aに配置され、かつ第1及び第2のエッチングマスク72,74から露出された絶縁膜16を選択的に除去することで、第1の溝15の第1の縦壁面15b(言い換えれば、半導体基板13)を露出する第1の開口部16A、及び第1の溝15の第2の縦壁面15c(言い換えれば、半導体基板13)を露出する第2の開口部16Bを一括形成する。これにより、第1の溝15の底部15Aに、第1及び第2の開口部16A,16Bを有した絶縁膜16が形成される。
また、上記エッチングにおいて、第2の開口部16Bは、第1の開口部16Aと対向する位置に形成する。
【0077】
このように、絶縁膜16の一部を選択的にエッチングすることで、第1の溝15の第1の縦壁面15bを露出する第1の開口部16Aと、第1の溝15の第2の縦壁面15cを露出し、かつ第1の開口部16Aと対向する第2の開口部16Bとを一括形成することにより、従来、ピラーの一方の側壁面のみに開口部を形成する際に必要であったピラーの他方の側壁面に形成された絶縁膜を覆うフォトレジスト膜が不要となるので、加工が容易となる。これにより、半導体基板13に形成された第1の溝15内に、下部不純物拡散領域18と接触するように、微細化された埋め込みビット線21を容易に形成することができる。
【0078】
図12Aに示すように、上記ウエットエッチング後において、第1の開口部16Aにより露出された絶縁膜16の開口面16b、及び第2の開口部16Bにより露出された絶縁膜16の開口面16cは、第2のエッチングマスク74の上面74aに対して略面一となる。
また、絶縁膜16の開口面16bを基準としたときの第1の開口部16Aの高さH4は、絶縁膜16の面16cを基準としたときの第2の開口部16Bの高さH5と等しい。
第1及び第2の開口部16A,16Bの高さH4,H5は、例えば、30nmとすることができる。
なお、開口部16Aに露出された第1の縦壁面15bは、後述する図18A及び図18Bに示す工程において、ピラー26が形成された際、図18Aに示すピラー26の側壁面26aとなる面である。
また、開口部16Bに露出された第2の縦壁面15cは、後述する図18A及び図18Bに示す工程において、ピラー26が形成された際、図18Aに示すピラー26の側壁面26bとなる面である。
【0079】
次いで、図13A及び図13Bに示す工程では、斜めイオン注入法により、第1の溝15及び第1の開口部16Aを介して、図12Aに示す第1の開口部16Aから露出された第1の縦壁面15bに、所定の注入角度αでn型不純物であるヒ素(As)をイオン注入する。
このとき、斜めイオン注入を行なう際のマスクとして第1及び第2のエッチングマスク72,74を用いることで、第1の開口部16Aから露出された第1の縦壁面15bのみに選択的にヒ素(As)をイオン注入することができる。
【0080】
具体的には、下部不純物拡散領域18は、注入エネルギーが5〜10KeV、ドーズ量が5×1014〜1×1015atmos/cm2、注入角度αが4°よりも大きくかつ5°よりも小さい範囲に設定されたイオン注入装置(図示せず)を用いて、斜めイオン注入法により、ヒ素(As)を第1の開口部16Aから露出された第1の縦壁面15bにイオン注入することで形成する。
【0081】
注入角度αが4°よりも小さいと、第1の溝15の底部15Aに形成された第2のエッチングマスク74(ポリシリコン膜よりなるマスク)の表面にヒ素(As)がイオン注入される割合が増加するため、第1の開口部16Aから露出された第1の縦壁面15bへの注入効率が低下してしまう。
また、注入角度αが5°よりも大きいと、第1の開口部16Aから露出された第1の縦壁面15bの下側へヒ素(As)をイオン注入することができない。つまり、第1の開口部16Aから露出された第1の縦壁面15b全体にヒ素(As)をイオン注入することができない。
なお、上記注入角度αは、ハードマスク66の上面66bから開口部形成領域C,Eまでの深さや、第1の溝15の幅等を考慮して、最適となるように設定することが可能である。
【0082】
次いで、半導体基板13を加熱処理して、半導体基板13の内部にヒ素(As)を熱拡散させることで、第1の開口部16Aから露出された下部不純物拡散領域18(この場合、n型の不純物拡散領域)を形成する。
具体的には、ランプアニール装置(図示せず)を用いて、900℃程度の窒素雰囲気中で、半導体基板13を急速加熱処理することにより、半導体基板13の内部にヒ素(As)を熱拡散させることで、第1の開口部16Aから露出された下部不純物拡散領域18を形成する。
【0083】
このように、斜めイオン注入法を用いて、第1の開口部16Aから露出された半導体基板13に下部不純物拡散領域18を形成することにより、第2の開口部16Bにヒ素(As)を含んだ不純物拡散領域が形成されることを防止可能となる。
これにより、第2の開口部16Bから露出された第2の縦壁面15cを構成する半導体基板13の導電型をp型のまま維持することができる。
【0084】
次いで、図14A及び図14Bに示す工程では、エッチバックにより、図13Aに示す第2のエッチングマスク74(ポリシリコン膜よりなるマスク)を選択的に除去する。
この際、絶縁膜16は酸化シリコン膜により構成され、第1のエッチングマスク72は窒化シリコン膜により構成されているため、ポリシリコン膜よりなる第2のエッチングマスク74のみが選択的に除去され、図14Aに示すように、エッチバック後に絶縁膜16及び第1のエッチングマスク72が残存する。
【0085】
次いで、図15A及び図15Bに示す工程では、図14Aに示す第1のエッチングマスク72(窒化シリコン膜よりなるマスク)を選択的にエッチングするエッチング液を用いたウエットエッチングにより、図14Aに示す第1のエッチングマスク72を除去する。
具体的には、130〜160℃に加熱された熱燐酸(H3PO4)に、図14A及び図14Bに示す構造体を浸漬させることにより、第1のエッチングマスク72を選択的に除去する。
【0086】
次いで、絶縁膜16が形成された第1の溝15の内面、及び第1及び第2の開口部16A,16Bを覆うように、バリア膜として機能する第1の金属膜51を成膜する。
具体的には、CVD法により、絶縁膜16が形成された第1の溝15の内面、及び第1及び第2の開口部16A,16Bを覆うように、チタン(Ti)膜(例えば、厚さ10nm)と、窒化チタン(TiN)膜(例えば、厚さ10nm)とを順次成膜することで、Ti膜及びTiN膜よりなる第1の金属膜51を成膜する。
【0087】
これにより、第1の金属膜51は、第1の開口部16Aを介して、n型の導電型とされた下部不純物拡散領域18と接触すると共に、第2の開口部16Bを介して、第2の縦壁面15c(言い換えれば、p型の導電型とされた半導体基板13)と接触する。
第1の溝15の底部15Aに形成された第1の金属膜51は、埋め込みビット線21となる金属膜である。また、第1の金属膜51は、ハードマスク66の上面66bにも成膜される。
【0088】
次いで、図16A及び図16Bに示す工程では、CVD法により、図15A及び図15Bに示す構造体に設けられた第1の金属膜51の表面に、第1の金属膜51よりも抵抗値の低い第2の金属膜52を成膜することで、第1の金属膜51を介して、第1の溝15内を第2の金属膜52で埋め込む。第2の金属膜52としては、タングステン(W)膜を用いる。
第1の溝15の底部15Aに形成された第2の金属膜52は、埋め込みビット線21となる金属膜である。
【0089】
次いで、図17A及び図17Bに示す工程では、図16A及び図16Bに示す構造体に設けられた第1及び第2の金属膜51,52をエッチバックすることにより、第1の溝15の底部15Aに第1及び第2の金属膜51,52を残存させる。
これにより、第1の溝15の底部15Aに、第1及び第2の金属膜51,52よりなり、Y方向に延在する埋め込みビット線21が形成される。
第1及び第2の金属膜51,52のエッチバックは、第1の金属膜51から第1の縦壁面15bに形成された下部不純物拡散領域18が露出されないように行なう。
【0090】
次いで、図18A及び図18Bに示す工程では、埋め込みビット線21の上面21a、及び埋め込みビット線21よりも上方に位置する第1の溝15の第1及び第2の縦壁面15b,15c(複数のピラー26の側壁面26a,26bに対応する面)を覆う絶縁膜23を形成する。絶縁膜23としては、例えば、SiON膜を用いることができる。
【0091】
次いで、SOG(Spin On Glass)法により、図示していない塗布系の酸化シリコン膜(SiO2膜)を塗布することで、絶縁膜23が形成された第1の溝15内を埋め込み、その後、該塗布系の酸化シリコン膜(図示せず)をエッチバックすることで、接続部58の形成領域に対応する第1の溝15のみに、塗布系の酸化シリコン膜(図示せず)を残存させる。
次いで、HDP(High Density Plasma)法により、絶縁膜23及び塗布系の酸化シリコン膜(図示せず)が形成された第1の溝15を埋め込むように、酸化シリコン膜(SiO2膜)を成膜することで、該酸化シリコン膜(SiO2膜)よりなる第1の埋め込み絶縁膜31を形成する。
【0092】
次いで、半導体基板13の主面13aを部分的にエッチングすることで、第1の溝15と交差し、かつX方向に延在すると共に、縦壁面(ピラー26の側壁面26c,26dに相当する面)を含む内面により区画された第2の溝25を複数形成する。
第2の溝25は、先に説明した第1の溝15と同様な手法(具体的には、図4A及び図4B、及び図5A及び図5Bに示す処理)により形成する。このとき、第2の溝25は、SOG法により形成された塗布系の酸化シリコン膜(図示せず)を完全に露出するように形成する。
【0093】
これにより、半導体基板13よりなり、第1の溝15及び第2の溝25に囲まれた複数のピラー26が形成される。複数のピラー26は、柱状形状とされている。
ピラー26の側壁面26aは、第1の溝15の第1の縦壁面15bに対応する面であり、ピラー26の側壁面26bは、第1の溝15の第2の縦壁面15cに対応する面である。ピラー26の側壁面26a,26bは、X方向において対向している。
また、ピラー26の側壁面26c,26dは、第2の溝25の縦壁面に対応する面であり、Y方向において対向している。
【0094】
次いで、ウエットエッチングにより、第1の溝15に残存する塗布系の酸化シリコン膜(図示せず)を選択的に除去する。その後、第2の溝25の内面(具体的には、第2の溝25の底面25a、及び複数のピラー26の側壁面26c,26d)を覆うゲート絶縁膜27を形成する。
【0095】
ゲート絶縁膜27としては、例えば、単層の酸化シリコン膜(SiO2膜)、酸化シリコン膜を窒化した膜(SiON膜)、酸化シリコン膜(SiO2膜)上に窒化シリコン膜(SiN膜)や高誘電体膜(High−K膜)を積層させた積層膜、単層の高誘電体膜等を用いることができる。
【0096】
次いで、CVD法により、接続部58の形成領域に対応する第1の溝15、及び第2の溝25を埋め込むように、ワード線29の母材となる導電膜(図示せず)を成膜する。
具体的には、チタン(Ti)膜と、窒化チタン(TiN)膜と、タングステン(W)膜とを順次成膜することで、チタン(Ti)膜、窒化チタン(TiN)膜、及びタングステン(W)膜よりなる導電膜を形成する。
これにより、第1の溝15に、該導電膜よりなる複数の接続部58が形成される。このとき、図示していない電極端接続部57(図1及び図2参照)も同時に形成する。
次いで、第2の溝25に形成された導電膜をエッチバックして、第2の溝25内に残存する導電膜の厚さを所定の厚さとする。第2の溝25内に残存する導電膜は、一対のゲート電極55,56の母材となる。
【0097】
次いで、第2の溝25内に、第2の溝25よりも幅が狭く、かつX方向に延在し、第2の溝25内に残存する導電膜を2分割する分離溝32を形成する。
これにより、ゲート絶縁膜27を介して、複数のピラー26の側壁面26cにゲート電極55が形成されると共に、ゲート絶縁膜27を介して、複数のピラー26の側壁面26dにゲート電極62が形成される。
つまり、この段階で、電極端接続部63、接続部65、及びX方向に延在する一対のゲート電極55,56を備えたワード線29が形成される。
【0098】
次いで、ゲート電極55,56上に、ゲート絶縁膜27と接触するように、ライナー膜33を形成する。ライナー膜33としては、例えば、SiON膜を用いることができる。
次いで、分離溝32を埋め込み絶縁膜35で埋め込む。埋め込み絶縁膜35としては、SOG法により形成された塗布系の酸化シリコン膜(SiO2膜)を用いるとよい。
次いで、図17A及び図17Bに示すハードマスク66(第1及び第2の溝15,25を形成する際に使用したマスク)を除去する。これにより、複数のピラー26の上端面(半導体基板13の主面13a)が露出される。
【0099】
次いで、複数のピラー26の上端面(半導体基板13の主面13a)に、n型不純物としてヒ素(As)をドーピングし、その後、ヒ素(As)を熱拡散させることで、複数のピラー26の上端に上部不純物拡散領域36を形成する。
これにより、複数のピラー26に、下部不純物拡散領域18、上部不純物拡散領域36、ゲート絶縁膜27、及びゲート電極55,56を備えた縦型MOSトランジスタ45が形成される。
なお、上部不純物拡散領域36の上面36aは、半導体基板13の主面13aに対して面一となる。
【0100】
その後、絶縁膜(具体的には、絶縁膜23、埋め込み絶縁膜31,35、及びライナー膜33)のうち、上部不純物拡散領域36の上面36aから突出した部分を研磨により除去することで、図18A及び図18Bに示すように、上面が平坦化された構造体を形成する。
【0101】
次いで、図19A及び図19Bに示す工程では、図18A及び図18Bに示す構造体上に、周知の手法により、上部不純物拡散領域36の上面36aと接触する下部電極61と、下部電極61の表面を覆う容量絶縁膜62(言い換えれば、複数の下部電極61に対して共通の容量絶縁膜)と、容量絶縁膜62の表面を覆い、かつ容量絶縁膜62が形成された複数の下部電極61間に存在する凹部を充填する上部電極63(言い換えれば、複数の下部電極61に対して共通の上部電極)とを順次形成することにより、下部電極61、容量絶縁膜62、及び上部電極63よりなるキャパシタ38を形成する。
その後、上部電極63の上面63aが平坦な面となるように、上部電極63の研磨を行なう。
【0102】
下部電極61としては、例えば、チタン(Ti)膜と、窒化チタン(TiN)膜とが順次積層された積層膜を用いることができる。この場合、チタン(Ti)膜の厚さは、例えば、10nmとすることができる。
容量絶縁膜62としては、例えば、酸化アルミニウム膜(Al2O3膜)と酸化ジルコニウム膜(ZrO2膜)とを順次積層した積層膜を用いることができる。
上部電極63としては、ルテニウム(Ru)膜、タングステン(W)膜、窒化チタン(TiN)膜等の金属膜や、これらの金属膜とポリシリコン膜の積層膜等を用いることができる。
【0103】
図20A及び図20Bに示す工程では、上部電極63の上面63aを覆うように、酸化シリコン膜(SiO2膜)を成膜することで、該酸化シリコン膜(SiO2膜)よりなる層間絶縁膜41を形成する。
次いで、層間絶縁膜41上に、周知の手法により、上部電極63と電気的に接続された配線42を形成する。
その後、層間絶縁膜41上に、配線42を覆うように、酸化シリコン膜(SiO2膜)を成膜することで、酸化シリコン膜(SiO2膜)よりなる層間絶縁膜43を形成する。
これにより、本実施の形態の半導体装置10(具体的には、メモリセルアレイ11)が製造される。
【0104】
第1の実施の形態の半導体装置の製造方法によれば、低濃度のp型不純物を含有した半導体基板13の主面13aを部分的にエッチングして、Y方向に延在し、かつ底面15a及び第1及び第2の縦壁面15b,15cを含む内面により区画された第1の溝15を形成し、次いで、第1の溝15の内面を覆う絶縁膜16を成膜し、絶縁膜16のうち、第1の溝15の底部15Aに成膜された部分に、第1の縦壁面15bを露出する第1の開口部16A及び第2の縦壁面15cを露出する第2の開口部16Bを形成し、次いで、斜めイオン注入法により、第1の溝15及び第1の開口部16Aを介して、第1の開口部16Aから露出された第1の縦壁面15bに、n型不純物を注入することで高濃度の下部不純物拡散領域18を形成し、その後、絶縁膜16が形成された第1の溝15の底部15A、及び第1及び第2の開口部16A,16Bを第1及び第2の金属膜51,52で埋め込むことで、埋め込みビット線21を形成することにより、従来、エッチングにより第1の開口部16Aのみを形成する際に必要であったフォトレジスト膜が不要になると共に、第1及び第2の開口部16A,16Bが形成された状態で、開口部16Aが露出する第1の縦壁面15bのみにn型不純物を選択的に導入することが可能となる。
【0105】
これにより、第1の溝15の底部15Aに、微細な形状とされた埋め込みビット線21を容易に形成することができる。つまり、半導体装置10のメモリセル11の微細化に対応した埋め込みビット線21を形成することができる。
【0106】
また、金属膜を用いて埋め込みビット線21を形成することにより、埋め込みビット線21の抵抗値を低減することが可能となるので、高性能な半導体装置10を製造することができる。
第1の金属膜51としては、Ti膜以外の金属も使用可能であり、その仕事関数に応じてn型の下部不純物拡散領域18の不純物濃度を適切に設定することにより、オーミック接合を形成できる。また、第2の開口部16Bを介して露出している半導体基板13のp型不純物濃度を適切に設定することにより、ショットキー障壁を介した接合を形成できる。
【0107】
なお、第1の実施の形態の半導体装置の製造方法では、下部電極61と上部不純物拡散領域36とを直接接続させた場合を例に挙げて説明したが、上部不純物拡散領域36の上端(言い換えれば、キャパシタ38と上部不純物拡散領域36との間)に、シリサイド層(図示せず)を形成してもよい。
このように、キャパシタ38と上部不純物拡散領域36との間に、シリサイド層(図示せず)を形成することにより、キャパシタ38と上部不純物拡散領域36との間のコンタクト抵抗を低減できる。
【0108】
上記シリサイド層としては、例えば、チタンシリサイド(TiSi2)層を用いることができる。TiSi2層は、シリサイド層のなかで電気抵抗が低く、かつ上部不純物拡散領域36の上面36aに自然酸化膜(酸化シリコン膜(SiO2膜))が形成された場合でも安定な固相反応が進行する(Tiは酸化シリコン膜を還元して反応する)からである。
この場合、下部電極61を構成する膜として、チタン(Ti)膜を用い、CVD法により、該チタン(Ti)膜を上部不純物拡散領域36の上面36aに成膜することでTiSi2層を形成することができる。
【0109】
また、上記シリサイド層(図示せず)を形成する替わりに、図18A及び図18Bに示す構造体の上面に、層間絶縁膜(図示せず)を形成し、次いで、該層間絶縁膜を貫通し、かつ上部不純物拡散領域36の上面36aと接触するコンタクトプラグ(図示せず)を形成する工程を設け、該コンタクトプラグを介して、上部不純物拡散領域36と下部電極61とを電気的に接続させてもよい。
コンタクトプラグの材料としては、例えば、ポリシリコン膜或いはタングステン(W)膜を用いることができる。
【0110】
(第2の実施の形態)
図21A及び図21Bは、本発明の第2の実施の形態に係る半導体装置に設けられたメモリセルアレイの概略を示す断面図である。図21Aは、図3Aに示す第1の実施の形態で説明したメモリセルアレイ11の切断面に対応する断面図であり、図21Bは、図3Bに示す第1の実施の形態で説明したメモリセルアレイ11の切断面に対応する断面図である。図21A及び図21Bにおいて、図3A及び図3Bに示すメモリセルアレイ11と同一構成部分には同一符号を付す。
また、図21A及び図21Bでは、第2の実施の形態の半導体装置76に設けられたメモリセル77(メモリセル領域)のみ図示したが、第2の実施の形態の半導体装置76には、実際には周辺回路用トランジスタ等が形成された周辺回路領域(図示せず)が設けられている。
【0111】
図21A及び図21Bを参照するに、第2の実施の形態の半導体装置76に設けられたメモリセルアレイ77は、第1の実施の形態の半導体装置10のメモリセルアレイ11の構成に、さらに酸化シリコン78を設けた以外は、メモリセルアレイ11と同様な構成とされている。
酸化シリコン78は、絶縁性を有しており、第2の開口部16Bから露出されたピラー26の側壁面26bに形成されている。酸化シリコン78は、斜めイオン注入法により注入された酸素(O)と半導体基板13に含まれるシリコン(Si)とが反応することで生成される。
【0112】
埋め込みビット線21を構成する第1の金属膜51は、第2の開口部16Bを介して、酸化シリコン78と接触している。
つまり、第2の実施の形態において、第1及び第2の金属膜51,52よりなる埋め込みビット線21は、第1の開口部16Aを介して、高濃度の下部不純物拡散領域18と接触し、かつ第2の開口部16Bを介して、絶縁性を有した酸化シリコン78と接触している。
【0113】
第2の実施の形態の半導体装置によれば、第2の開口部16Bから露出されたピラー26の側壁面26bに、絶縁性を有した酸化シリコン78を設け、第1及び第2の金属膜51,52よりなる埋め込みビット線21と酸化シリコン78とを接触させることにより、ショットキー障壁の整流特性を利用して電気的に分離する場合と比較して、埋め込みビット線21と半導体基板13(ピラー26も含む)との間の電気的な分離を強固に行なうことができると共に、微小なリーク電流を抑制することが可能となるため、より高性能なメモリセル77を構成できる。
なお、第2の実施の形態の半導体装置76は、第1の実施の形態の半導体装置10と同様な効果を得ることができる。
【0114】
図22A及び図22Bは、本発明の第2の実施の形態に係る半導体装置に設けられたメモリセルアレイの製造工程を示す図である。図22A及び図22Bにおいて、図14A及び図14Bに示す構造体と同一構成部分には同一符号を付す。
【0115】
次に、主に、図22A及び図22Bを参照して、第2の実施の形態の半導体装置76(具体的には、メモリセルアレイ77)の製造方法について説明する。
始めに、第1の実施の形態で説明した図4A及び図4B〜図14A及び図4Bに示す工程と同様な処理を行なうことで、図14A及び図14Bに示す構造体を形成する。
【0116】
次いで、図22A及び図22Bに示す工程では、斜めイオン注入法により、第1の溝15及び第2の開口部16Bを介して、第2の開口部16Bから露出された第1の溝15の第2の縦壁面15cに酸素(O)をイオン注入することで、酸素注入領域79を形成する。
【0117】
具体的には、酸素注入領域79は、注入エネルギーが3〜36KeV、ドーズ量が1×1016〜1×1018atmos/cm2、注入角度βが4°よりも大きくかつ5°よりも小さい範囲に設定されたイオン注入装置(図示せず)を用いて、斜めイオン注入法により、酸素(O)イオンを第2の開口部16Bから露出された第2の縦壁面15cに注入することで形成する。
【0118】
注入角度βが4°よりも小さいと、第1の溝15の底部15Aに形成された第2のエッチングマスク74(ポリシリコン膜よりなるマスク)の表面に酸素(O)がイオン注入される割合が増加するため、第2の開口部16Bから露出された第2の縦壁面15cへの注入効率が低下してしまう。
また、注入角度βが5°よりも大きいと、第2の開口部16Bから露出された第2の縦壁面15cの下側へ酸素(O)をイオン注入することができない。つまり、第2の開口部16Bから露出された第2の縦壁面15c全体に酸素(O)をイオン注入することができない。
なお、上記注入角度βは、ハードマスク66の上面66bから開口部形成領域C,Eまでの深さや、第1の溝15の幅等を考慮して、最適となるように設定することが可能である。
【0119】
このように、斜めイオン注入法を用いて、第2の開口部16Bから露出された第2の縦壁面15c(半導体基板13)に酸素(O)を選択的にイオン注入して、酸素注入領域79を形成することにより、第1の開口部16Aから露出され、かつヒ素(As)がイオン注入された第1の縦壁面15bに酸素(O)が注入されることを防止できる。
これにより、第1の開口部16Aから露出された第1の縦壁面15bを構成する半導体基板13の導電型は、n型のまま維持される。
【0120】
次いで、半導体基板13を加熱処理して、酸素注入領域79に含まれる酸素(O)と半導体基板13に含まれるシリコン(Si)とを反応させることで、酸素注入領域79に、絶縁性を有し、かつ第2の開口部16Bから露出された酸化シリコン78を形成する。
【0121】
次いで、第1の実施の形態で説明した図15A及び図15B〜図20A及び図20Bに示す工程と同様な処理を行なうことで、図21A及び図21Bに示す第2の実施の形態の半導体装置76に設けられたメモリセルアレイ77を製造することができる。
【0122】
第2の実施の形態の半装置の製造方法によれば、第1の溝15及び第2の開口部16Bを介して、第2の開口部16Bから露出された第2の縦壁面15cに酸素(O)を注入して酸素注入領域79を形成し、その後、半導体基板13を熱処理することで、酸素注入領域79に酸化シリコン78を形成することにより、第1の開口部16Aから露出され、かつヒ素(As)が注入された第1の縦壁面15bに酸素(O)が導入されることなく、第2の開口部16Bから露出された第2の縦壁面15cのみに酸素(O)イオンを導入することができる。
【0123】
また、第2の開口部16Bから露出された酸化シリコン78と接触するように、第1の溝15内に埋め込みビット線21を形成することにより、埋め込みビット線21と半導体基板13(ピラー26も含む)との間の電気的な分離を強固に行なうことができると共に、微小なリーク電流を抑制することが可能となるため、より高性能なメモリセル77を構成できる。
【0124】
さらに、第2の実施の形態の半装置の製造方法によれば、第1の半導体装置10の製造方法と同様な効果を得ることができる。具体的には、第1の溝15の底部15Aに、微細な形状とされた埋め込みビット線21を容易に形成することができ、また、金属膜を用いて埋め込みビット線21を形成することにより、埋め込みビット線21の抵抗値を低減することが可能となるので、高性能な半導体装置76を製造することができる。
【0125】
以上、本発明の好ましい実施の形態について詳述したが、本発明はかかる特定の実施の形態に限定されるものではなく、特許請求の範囲内に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
【0126】
例えば、第1及び第2の実施の形態では、半導体装置10,76としてDRAMを用いた場合を例に挙げて説明したが、本発明は、DRAM以外の半導体装置(例えば、相変化メモリ(PRAM)や抵抗変化メモリ(ReRAM)等)において、メモリセル領域に縦型MOSトランジスタを設ける場合にも適用可能であり、縦型MOSトランジスタの上部不純物拡散層領域と記憶素子とを電気的に接続すればよい。
相変化メモリの場合には、例えばカルコゲナイド膜等の加熱によって抵抗値が変わる材料を電極間に挟んだ素子を記憶素子として利用できる。また、抵抗変化メモリの場合には、電圧または電流の印加によって抵抗値が変化する金属酸化物を記憶素子として利用できる。
【産業上の利用可能性】
【0127】
本発明は、半導体装置及びその製造方法に適用可能である。
【符号の説明】
【0128】
10,76…半導体装置、11,77…メモリセルアレイ、13…半導体基板、13a…主面、15…第1の溝、15a,25a…底面、15A…底部、15b…第1の縦壁面、15c…第2の縦壁面、16,23…絶縁膜、16a,21a,31a,33a,35a,36a,41a,63a,66b,68a,74a…上面、16A…第1の開口部、16B…第2の開口部、16b,16c…開口面、18…下部不純物拡散領域、21…埋め込みビット線、25…第2の溝、26…ピラー、26a,26b,26c,26d…側壁面、27…ゲート絶縁膜、29…ワード線、31,35…埋め込み絶縁膜、32…分離溝、33…ライナー膜、36…上部不純物拡散領域、38…キャパシタ、
41,43…層間絶縁膜、42…配線、45…縦型MOSトランジスタ、51…第1の金属膜、52…第2の金属膜、55,56…ゲート電極、57…電極端接続部、58…接続部、61…下部電極、62…容量絶縁膜、63…上部電極、66…ハードマスク、66a…開口部、68…ポリシリコン膜、71…窒化シリコン膜、72…第1のエッチングマスク、74…第2のエッチングマスク、78…酸化シリコン、79…酸素注入領域、C,E…開口部形成領域、D…深さ、H1,H2,H3,H4,H5…高さ、M1,M2,M3,M4…厚さ、W1,W2…幅、α,β…入射角度
【技術分野】
【0001】
本発明は、半導体装置及びその製造方法に関する。
【背景技術】
【0002】
半導体装置の集積度向上は、主にトランジスタの微細化によって達成されてきた。トランジスタの微細化はもはや限界に近づいており、これ以上トランジスタサイズを縮小すると、短チャネル効果などによって正しく動作しない虞が生じている。
【0003】
このような問題を根本的に解決する方法として、半導体基板を立体加工し、これによりトランジスタを3次元的に形成する方法が提案されている。特に、半導体基板の主面に対して垂直方向に延びるピラーをチャネルとして用いるタイプの縦型MOS(Metal Oxide Semiconductor)トランジスタ(「3次元トランジスタ」ともいう)は、占有面積が小さく且つ完全空乏化を利用して、電流の制御が容易になるという利点を有しており、4F2の最密レイアウトも実現可能である。
【0004】
上記縦型MOSトランジスタを半導体装置(例えば、DRAM(Dynamic Random Access Memory))のセルトランジスタとして用いる場合、ピラーの下部に形成された下部不純物拡散領域(一方のソース/ドレイン電極として機能する領域)がビット線に接続され、ピラーの上部に形成された上部不純物拡散領域(他方のソース/ドレイン電極として機能する領域)が記憶素子(DRAMにおいてはセルキャパシタ)に接続されることが一般的である。
通常、セルキャパシタ等の記憶素子は、セルトランジスタの上方に配置されることから、ピラーの上部に記憶素子が接続され、ピラーの下部にビット線が接続されることになる。 つまり、半導体基板にビット線を埋め込み形成する必要がある(例えば、特許文献1,2参照。)。
【先行技術文献】
【特許文献】
【0005】
【特許文献1】特開2009−10366号公報
【特許文献2】特開2009−164597号公報
【発明の概要】
【発明が解決しようとする課題】
【0006】
縦型MOSトランジスタを複数配列してメモリセルを構成する場合には、隣接するメモリセル間での短絡を防止する必要がある。
このため、半導体基板内にビット線を埋め込む場合、縦型MOSトランジスタの下方に形成された下部不純物拡散領域とビット線とを電気的に接続するための接続部(ビットコンタクト)を、ピラーの一方の側壁の一部に形成する必要がある。
【0007】
例えば、特許文献1では、ビットトレンチの他方の側壁に形成された絶縁膜をパターニングしたフォトレジストで保護した後、ビットトレンチの一方の側壁に形成された絶縁膜を選択的にエッチングすることで、接続部が配置される開口部を形成していた。
しかしながら、ビットトレンチ内に充填されたフォトレジストを通常の露光方法を用いてパターニングする場合、ビットトレンチの深さに応じてフォトレジストの厚さが厚くなるため、フォトレジストの解像度が大幅に低下してしまう。
【0008】
このため、微細化されたメモリセル(設計ルール(「デザインルール」ともいう)が50nm以降の世代)において、ビットトレンチの他方の側壁に形成された絶縁膜を覆うフォトレジストを精度良くパターニングすることは困難であり、特許文献1に記載の方法では、下部不純物拡散領域と電気的に接続され、かつ微細化された導体(この場合、ビットコンタクト及びビット線よりなる導体)を形成することは困難であった。
【0009】
また、特許文献2に記載された不純物拡散領域で配線を形成する方法では、配線の抵抗値が高くなるため、半導体装置の高性能化が困難であった。
このように、特許文献1,2に記載の方法では、下部不純物拡散領域と接続されるビット線を低抵抗化し、かつ微細化して半導体基板内に埋め込み形成することが困難であった。
【課題を解決するための手段】
【0010】
本発明の一観点によれば、半導体基板の主面が部分的にエッチングされて形成され、第1の方向に延在し、かつ底面及び対向する第1及び第2の縦壁面を含む内面により区画された第1の溝と、前記第1の溝の底面、及び前記第1の溝の底部に位置する前記第1及び第2の縦壁面に設けられ、前記第1の縦壁面を露出する第1の開口部、及び前記第2の縦壁面を露出する第2の開口部を有した絶縁膜と、前記第1の開口部から露出された前記第1の縦壁面に形成された下部不純物拡散領域と、前記絶縁膜を介して、前記第1の溝の底部に設けられ、前記第1及び第2の開口部を埋め込むと共に、前記下部不純物拡散領域及び前記第2の縦壁面と接触し、かつ金属膜よりなる埋め込みビット線と、を有し、前記金属膜と前記下部不純物拡散領域とはオーミック接合を形成し、前記金属膜と前記第2の開口部から露出された前記半導体基板とはショットキー障壁を介して接合していることを特徴とする半導体装置が提供される。
【発明の効果】
【0011】
本発明の半導体装置によれば、絶縁膜を介して、第1の溝の底部に設けられ、第1及び第2の開口部を埋め込むと共に、下部不純物拡散領域及び第2の縦壁面と接触し、かつ金属膜よりなる埋め込みビット線と、を有し、金属膜と下部不純物拡散領域とはオーミック接合を形成し、ショットキー障壁を介して、金属膜と第2の開口部から露出された半導体基板とを接合させることにより、埋め込みビット線と下部不純物拡散領域とをオーミック接合により導通させ、かつショットキー障壁により、埋め込みビット線と第2の縦壁面(半導体基板)とを電気的に分離させることが可能となる。
【0012】
これにより、第1の溝の両方の縦壁面(具体的には、第1及び第2の縦壁面)に設けられた絶縁膜に対して、開口部(具体的には、第1及び第2の開口部)を形成しても、埋め込みビット線と第2の縦壁面(半導体基板)との間が導通することがない。
よって、第1及び第2の開口部を形成する場合、従来、溝の一方の縦壁面のみに開口部を形成する際に必要であった他方の縦壁面に形成された絶縁膜を覆うフォトレジスト膜が不要となるので、半導体基板に形成された第1の溝に、微細化された埋め込みビット線を容易に形成できる。
【0013】
また、埋め込みビット線を金属膜で構成することにより、不純物拡散領域或いはポリシリコン膜により埋め込みビット線を構成した場合と比較して、埋め込みビット線の抵抗値を低くすることが可能となるので、半導体装置の高性能化を実現できる。
【0014】
また、埋め込みビット線と下部不純物拡散領域との間に、ポリシリコン膜で構成されたビットコンタクトを設けることなく、埋め込みビット線と下部不純物拡散領域とを直接接触させることにより、埋め込みビット線と下部不純物拡散領域との間のコンタクト抵抗を小さくすることが可能となるので、半導体装置の高性能化を実現できる。
【図面の簡単な説明】
【0015】
【図1】本発明の第1の実施の形態に係る半導体装置に設けられたメモリセルアレイの概略を示す斜視図である。
【図2】図1に示すメモリセルアレイの平面図である。
【図3A】図1に示すメモリセルアレイのA−A線方向の断面図である。
【図3B】図1に示すメモリセルアレイのB−B線方向の断面図である。
【図4A】本発明の第1の実施の形態に係る半導体装置に設けられたメモリセルアレイの製造工程を示す図(その1)であり、図3Aに示すメモリセルアレイの切断面に対応する断面図である。
【図4B】本発明の第1の実施の形態に係る半導体装置に設けられたメモリセルアレイの製造工程を示す図(その1)であり、図3Bに示すメモリセルアレイの切断面に対応する断面図である。
【図5A】本発明の第1の実施の形態に係る半導体装置に設けられたメモリセルアレイの製造工程を示す図(その2)であり、図3Aに示すメモリセルアレイの切断面に対応する断面図である。
【図5B】本発明の第1の実施の形態に係る半導体装置に設けられたメモリセルアレイの製造工程を示す図(その2)であり、図3Bに示すメモリセルアレイの切断面に対応する断面図である。
【図6A】本発明の第1の実施の形態に係る半導体装置に設けられたメモリセルアレイの製造工程を示す図(その3)であり、図3Aに示すメモリセルアレイの切断面に対応する断面図である。
【図6B】本発明の第1の実施の形態に係る半導体装置に設けられたメモリセルアレイの製造工程を示す図(その3)であり、図3Bに示すメモリセルアレイの切断面に対応する断面図である。
【図7A】本発明の第1の実施の形態に係る半導体装置に設けられたメモリセルアレイの製造工程を示す図(その4)であり、図3Aに示すメモリセルアレイの切断面に対応する断面図である。
【図7B】本発明の第1の実施の形態に係る半導体装置に設けられたメモリセルアレイの製造工程を示す図(その4)であり、図3Bに示すメモリセルアレイの切断面に対応する断面図である。
【図8A】本発明の第1の実施の形態に係る半導体装置に設けられたメモリセルアレイの製造工程を示す図(その5)であり、図3Aに示すメモリセルアレイの切断面に対応する断面図である。
【図8B】本発明の第1の実施の形態に係る半導体装置に設けられたメモリセルアレイの製造工程を示す図(その5)であり、図3Bに示すメモリセルアレイの切断面に対応する断面図である。
【図9A】本発明の第1の実施の形態に係る半導体装置に設けられたメモリセルアレイの製造工程を示す図(その6)であり、図3Aに示すメモリセルアレイの切断面に対応する断面図である。
【図9B】本発明の第1の実施の形態に係る半導体装置に設けられたメモリセルアレイの製造工程を示す図(その6)であり、図3Bに示すメモリセルアレイの切断面に対応する断面図である。
【図10A】本発明の第1の実施の形態に係る半導体装置に設けられたメモリセルアレイの製造工程を示す図(その7)であり、図3Aに示すメモリセルアレイの切断面に対応する断面図である。
【図10B】本発明の第1の実施の形態に係る半導体装置に設けられたメモリセルアレイの製造工程を示す図(その7)であり、図3Bに示すメモリセルアレイの切断面に対応する断面図である。
【図11A】本発明の第1の実施の形態に係る半導体装置に設けられたメモリセルアレイの製造工程を示す図(その8)であり、図3Aに示すメモリセルアレイの切断面に対応する断面図である。
【図11B】本発明の第1の実施の形態に係る半導体装置に設けられたメモリセルアレイの製造工程を示す図(その8)であり、図3Bに示すメモリセルアレイの切断面に対応する断面図である。
【図12A】本発明の第1の実施の形態に係る半導体装置に設けられたメモリセルアレイの製造工程を示す図(その9)であり、図3Aに示すメモリセルアレイの切断面に対応する断面図である。
【図12B】本発明の第1の実施の形態に係る半導体装置に設けられたメモリセルアレイの製造工程を示す図(その9)であり、図3Bに示すメモリセルアレイの切断面に対応する断面図である。
【図13A】本発明の第1の実施の形態に係る半導体装置に設けられたメモリセルアレイの製造工程を示す図(その10)であり、図3Aに示すメモリセルアレイの切断面に対応する断面図である。
【図13B】本発明の第1の実施の形態に係る半導体装置に設けられたメモリセルアレイの製造工程を示す図(その10)であり、図3Bに示すメモリセルアレイの切断面に対応する断面図である。
【図14A】本発明の第1の実施の形態に係る半導体装置に設けられたメモリセルアレイの製造工程を示す図(その11)であり、図3Aに示すメモリセルアレイの切断面に対応する断面図である。
【図14B】本発明の第1の実施の形態に係る半導体装置に設けられたメモリセルアレイの製造工程を示す図(その11)であり、図3Bに示すメモリセルアレイの切断面に対応する断面図である。
【図15A】本発明の第1の実施の形態に係る半導体装置に設けられたメモリセルアレイの製造工程を示す図(その12)であり、図3Aに示すメモリセルアレイの切断面に対応する断面図である。
【図15B】本発明の第1の実施の形態に係る半導体装置に設けられたメモリセルアレイの製造工程を示す図(その12)であり、図3Bに示すメモリセルアレイの切断面に対応する断面図である。
【図16A】本発明の第1の実施の形態に係る半導体装置に設けられたメモリセルアレイの製造工程を示す図(その13)であり、図3Aに示すメモリセルアレイの切断面に対応する断面図である。
【図16B】本発明の第1の実施の形態に係る半導体装置に設けられたメモリセルアレイの製造工程を示す図(その13)であり、図3Bに示すメモリセルアレイの切断面に対応する断面図である。
【図17A】本発明の第1の実施の形態に係る半導体装置に設けられたメモリセルアレイの製造工程を示す図(その14)であり、図3Aに示すメモリセルアレイの切断面に対応する断面図である。
【図17B】本発明の第1の実施の形態に係る半導体装置に設けられたメモリセルアレイの製造工程を示す図(その14)であり、図3Bに示すメモリセルアレイの切断面に対応する断面図である。
【図18A】本発明の第1の実施の形態に係る半導体装置に設けられたメモリセルアレイの製造工程を示す図(その15)であり、図3Aに示すメモリセルアレイの切断面に対応する断面図である。
【図18B】本発明の第1の実施の形態に係る半導体装置に設けられたメモリセルアレイの製造工程を示す図(その15)であり、図3Bに示すメモリセルアレイの切断面に対応する断面図である。
【図19A】本発明の第1の実施の形態に係る半導体装置に設けられたメモリセルアレイの製造工程を示す図(その16)であり、図3Aに示すメモリセルアレイの切断面に対応する断面図である。
【図19B】本発明の第1の実施の形態に係る半導体装置に設けられたメモリセルアレイの製造工程を示す図(その16)であり、図3Bに示すメモリセルアレイの切断面に対応する断面図である。
【図20A】本発明の第1の実施の形態に係る半導体装置に設けられたメモリセルアレイの製造工程を示す図(その17)であり、図3Aに示すメモリセルアレイの切断面に対応する断面図である。
【図20B】本発明の第1の実施の形態に係る半導体装置に設けられたメモリセルアレイの製造工程を示す図(その17)であり、図3Bに示すメモリセルアレイの切断面に対応する断面図である。
【図21A】本発明の第2の実施の形態に係る半導体装置に設けられたメモリセルアレイの概略を示す断面図(その1)である。
【図21B】本発明の第2の実施の形態に係る半導体装置に設けられたメモリセルアレイの概略を示す断面図(その2)である。
【図22A】本発明の第2の実施の形態に係る半導体装置に設けられたメモリセルアレイの製造工程を示す図であり、図21Aに示すメモリセルアレイの切断面に対応する断面図である。
【図22B】本発明の第2の実施の形態に係る半導体装置に設けられたメモリセルアレイの製造工程を示す図であり、図21Bに示すメモリセルアレイの切断面に対応する断面図である。
【発明を実施するための形態】
【0016】
以下、図面を参照して本発明を適用した実施の形態について詳細に説明する。なお、以下の説明で用いる図面は、本発明の実施形態の構成を説明するためのものであり、図示される各部の大きさや厚さや寸法等は、実際の半導体装置の寸法関係とは異なる場合がある。
【0017】
(第1の実施の形態)
図1は、本発明の第1の実施の形態に係る半導体装置に設けられたメモリセルアレイの概略を示す斜視図であり、図2は、図1に示すメモリセルアレイの平面図である。また、図3Aは、図2に示すメモリセルアレイのA−A線方向の断面図であり、図3Bは、図2に示すメモリセルアレイのB−B線方向の断面図である。
図1、図2、及び図3Aにおいて、X方向はゲート電極55,56の延在方向を示している。また、図1、図2、及び図3Bにおいて、Y方向はゲート電極55,56と交差する埋め込みビット線21の延在方向を示している。
【0018】
図1では、説明の便宜上、図3A及び図3Bに示すメモリセルアレイ11の構成要素のうち、半導体基板13、埋め込みビット線21、ワード線29、ピラー26、絶縁膜23、及びキャパシタ38のみを図示する。
また、図2では、説明の便宜上、図3A及び図3Bに示すメモリセルアレイ11の構成要素のうち、埋め込みビット線21、ワード線29、ピラー26、絶縁膜23、及びゲート絶縁膜27のみを図示する。
【0019】
また、図3A及び図3Bにおいて、図1及び図2に示すメモリセルアレイ11と同一構成部分には、同一符号を付す。さらに、図1、図2、図3A、及び図3Bでは、第1の実施の形態の半導体装置10の一例としてDRAM(Dynamic Random Access Memory)を挙げて以下の説明を行う。
【0020】
図1、図2、図3A、及び図3Bを参照するに、第1の実施の形態の半導体装置10は、メモリセルアレイ11が形成されるメモリセル領域と、メモリセル領域の周囲に配置された周辺回路(図示せず)が形成される周辺回路領域とを有する。周辺回路領域には、図示していない周辺回路用トランジスタ等が形成されている。
【0021】
次に、図1、図2、図3A、及び図3Bを参照して、メモリセルアレイ11の構成について説明する。
メモリセルアレイ11は、半導体基板13と、第1の溝15と、絶縁膜16,23と、下部不純物拡散領域18と、埋め込みビット線21と、第2の溝25と、ピラー26と、ゲート絶縁膜27と、ワード線29と、埋め込み絶縁膜31,35と、分離溝32と、ライナー膜33と、上部不純物拡散領域36と、記憶素子であるキャパシタ38と、層間絶縁膜41,43と、配線42と、を有する。メモリセル領域の外周部には素子分離領域(図示せず)が設けられ、周辺回路領域と電気的に分離されている。
【0022】
図3A及び図3Bを参照するに、半導体基板13は、下部不純物拡散領域18に含まれる不純物とは異なる導電型の不純物を含んだ基板である。半導体基板13は、下部不純物拡散領域18の不純物濃度よりも低濃度の不純物を含有した基板である。
半導体基板13としては、低濃度(イオン注入のドーズ量で5×1012〜5×1013atoms/cm2程度)のp型不純物を含有したシリコン基板を用いることができる。また、p型不純物の濃度は、メモリセル領域にあらかじめp型ウェルを形成することで、所定の濃度となるようにしてもよい。
以下、半導体基板13として、低濃度のp型のシリコン基板(シリコンウェハ)を用いた場合を例に挙げて説明する。
【0023】
半導体基板13上のメモリセル領域を囲むように、素子分離用溝(図示せず)及び該素子分離用溝を埋め込む素子分離用絶縁膜(図示せず)により構成された素子分離領域(図示せず)が形成されている。これにより、半導体基板13は、該素子分離領域の内側に形成されたメモリセル領域を有する。なお、1つの半導体装置上に複数のメモリセル領域が配置されていてもよい。
上記素子分離用絶縁膜としては、酸化シリコン膜(SiO2膜)を用いる。上記素子分離領域の構造は、STI(Shallow Trench Isolation)と呼ばれる。また、上記メモリセル領域は、素子分離領域によって絶縁分離された活性領域である。
【0024】
図3Aを参照するに、第1の溝15は、半導体基板13の主面13aを部分的にエッチングすることで形成された溝である。第1の溝15は、埋め込みビット線21を形成するための溝である。第1の溝15は、Y方向(第1の方向)に延在するように形成されており、X方向(第2の方向)に対して所定の間隔で複数配置されている。
第1の溝15は、第1の溝15の底面15a、及びY方向に配列された複数のピラー26の一対の側壁面26a,26bを含む内面により区画されている。
第1の溝15の第1の縦壁面は、X方向に対して交差するピラー26の一方の側壁面26aに対応する面である。また、第1の溝15の第2の縦壁面は、X方向に対して交差するピラー26の他方の側壁面26bに対応する面である。
【0025】
図3Aを参照するに、絶縁膜16は、第1の溝15の底面15a、及び第1の溝15の底部15Aに対応するピラー26の側壁面26a,26bに設けられている。絶縁膜16は、ピラー26の側壁面26aに形成された下部不純物拡散領域18を露出する第1の開口部16A、及びピラー26の側壁面26bを露出する第2の開口部16Bを有する。第2の開口部16Bは、第1の開口部16Aと対向する位置に形成されている。絶縁膜16としては、酸化シリコン膜(SiO2膜)を用いることができる。
【0026】
このように、ピラー26の側壁面26aを露出する第1の開口部16Aと、ピラー26の側壁面26bを露出し、かつ第1の開口部16Aと対向する第2の開口部16Bとを有した絶縁膜16を設けることで、フォトレジスト膜を用いて一方の開口部のみを形成する必要がなく、第1及び第2の開口部16A,16Bを同時に形成することが可能となるので、加工が容易となる。このため、半導体基板13に形成された第1の溝15内に、下部不純物拡散領域18と接触するように、微細化された埋め込みビット線21を容易に形成することができる。
【0027】
図3Aを参照するに、下部不純物拡散領域18は、第1の開口部16Aから露出されたピラー26の側壁面26aに形成されている。下部不純物拡散領域18は、高濃度のn型不純物(例えば、ヒ素(As))を含んだ不純物拡散領域であり、ソース/ドレイン領域の一方として機能する。本実施形態では、便宜的に下部不純物拡散領域18をドレイン領域とする。下部不純物拡散領域18の不純物濃度は、半導体基板13に含まれるp型不純物濃度よりも高い。
【0028】
図3Aを参照するに、埋め込みビット線21は、バリア膜として機能する第1の金属膜51と、第1の金属膜51よりも抵抗値の低い第2の金属膜52と、が順次積層された積層膜(金属膜)により構成されている。
このように、埋め込みビット線21を金属膜(具体的には、第1及び第2の金属膜51,52)のみで構成することにより、不純物拡散領域によりビット線を構成した場合と比較して、埋め込みビット線21の抵抗値を低くすることが可能となる。これにより、半導体装置10の高性能化を実現できる。
【0029】
第1の金属膜51は、第2の金属膜52よりも薄い厚さとされており、絶縁膜16の表面、及び第1及び第2の開口部16A,16Bに形成されている。
第1の金属膜51は、第1の開口部15Aを介して、高濃度のn型不純物を含有した下部不純物拡散領域18と接触している。
第1の金属膜51としてTi(チタン)等を用いる場合、仕事関数の関係でn型不純物に接触するとオーミック接合状態となりやすい。さらにn型不純物の濃度を増加させることで、第1の金属膜51と下部不純物拡散領域18との間では電子のトンネリング効果が優勢となるため、第1の金属膜51と下部不純物拡散領域18との間は完全にオーミック接合される。これにより、埋め込みビット線21と下部不純物拡散領域18との間は、電気的に良好な導電特性を有した状態となる。
【0030】
また、第1の金属膜51は、第2の開口部15Bを介して、チャネルとなるピラー26の側壁面26bと接触している。言い換えれば、第1の金属膜51は、第2の開口部15Bを介して、低濃度(イオン注入のドーズ量で5×1012〜5×1013atoms/cm2程度)のp型不純物を含有したシリコンよりなる半導体基板13と接触している。
第1の金属膜51としてTi(チタン)等を用いる場合、仕事関数の関係でp型不純物に接触するとショットキー障壁が形成されやすい。さらに、p型不純物の濃度を低く設定することで、接合部でのトンネリング効果が抑制されるので、第1の金属膜51と半導体基板13との間には、完全なショットキー障壁が形成される。
【0031】
ところで、n型のMOS(Metal Oxide Semiconductor)トランジスタを用いたメモリセルでは、半導体基板13が接地電位(0V)もしくは負電圧(例えば、−0.2V)に維持された状態において、埋め込みビット線21が接地電位(0V)と正電圧(例えば、+1.5V)の間で電圧スイングされる。
【0032】
したがって、下部不純物拡散領域18及び半導体基板13と接触する上記埋め込みビット線21をn型のMOSトランジスタに適用した場合、ショットキー障壁の整流作用により、正電圧が印加された状態の埋め込みビット線21と、接地電位もしくは負電圧状態の半導体基板13との間では電流が遮断された分離状態を保つことができる。
【0033】
なお、半導体基板13のメモリセル領域にあらかじめP型ウェル(図示せず)を形成する場合、イオン注入のドーズ量を5×1012〜5×1013atoms/cm2程度の低い値に設定することにより、同様のショットキー障壁の効果を得ることができる。
これにより、第1の実施の形態の半導体装置10では、埋め込みビット線21と下部不純物拡散領域18のみとを導通させることができる。
【0034】
上記第1の金属膜51としては、例えば、Ti(チタン)膜と、TiN(窒化チタン)膜とを順次積層させた積層膜を用いることができる。この場合、第1の金属膜51の下層側のTi膜が半導体基板と接合を形成する。
第2の金属膜52は、第1の金属膜51の内面を覆うと共に、絶縁膜16及び第1の金属膜52を介して、第1の溝15の底部15A(第1及び第2の開口部16A,16Bを含む)を埋め込むように形成されている。第2の金属膜52としては、例えば、W(タングステン)膜を用いることができる。
上記構成とされた埋め込みビット線21の断面形状は、T字型とされている。また、埋め込みビット線21の上面21aは、平坦な面とされている。
【0035】
図3Aを参照するに、絶縁膜23は、埋め込みビット線21の上面21a、及び埋め込みビット線21よりも上方に位置するピラー26の側壁面26a,26bを覆うように設けられている。絶縁膜23としては、例えば、SiON膜を用いることができる。
【0036】
図3A及び図3Bを参照するに、第2の溝25は、X方向に延在するように、半導体基板13の主面13aが部分的にエッチングされて形成され、縦壁面(ピラー26の対向する側壁面26c,26d)を含む内面により区画されている。第2の溝25は、Y方向に対して複数配置されている。第2の溝25は、ゲート電極55,56を形成するための溝である。第2の溝25の深さは、第1の溝15の深さよりも浅くなるように構成されている。
【0037】
図3A及び図3Bを参照するに、ピラー26は、第1の溝15及び第2の溝25に囲まれることで構成されており、柱状形状とされている。ピラー26は、側壁面26a,26b,26c,26dを有する。ピラー26の側壁面26a,26bは、X方向において対向する面であり、ピラー26の側壁面26c,26dは、Y方向において対向する面である。
【0038】
ピラー26は、所定の間隔で複数形成されている。ピラー26は、半導体基板13を母材としており、半導体基板13の主面13aを部分的にエッチングして、第1の溝15及び第2の溝25を加工することで形成される。ピラー26のうち、上部不純物拡散領域36と下部不純物拡散領域18との間に位置する部分は、チャネルとして機能する。
【0039】
このピラー26に、下部不純物拡散領域18、上部不純物拡散領域36、ゲート絶縁膜27、及び後述する一対のゲート電極55,56を形成することで、縦型MOSトランジスタ45が構成される。つまり、メモリセルアレイ11には、マトリックス状に複数の縦型MOSトランジスタ45が形成されている。
縦型MOSトランジスタ45は、占有面積が小さく、かつ完全空乏化するように構成した場合には、しきい値電圧を高く設定することなくオフ状態を維持できる。これにより電流の制御が容易になるという利点がある。したがって、メモリセルアレイ11では、上記縦型MOSトランジスタ45を複数備えることにより、4F2(Fは最小加工寸法)の最密レイアウトが実現可能である。
【0040】
図3Bを参照するに、ゲート絶縁膜27は、複数のピラー26の側壁面26c,26d(上部不純物拡散領域36の側面も含む)、及び第2の溝25の底面25aを覆うように形成されている。
ゲート絶縁膜27としては、例えば、単層の酸化シリコン膜(SiO2膜)、酸化シリコン膜を窒化した膜(SiON膜)、酸化シリコン膜(SiO2膜)上に窒化シリコン膜(SiN膜)や高誘電体膜(High−K膜)を積層させた積層膜、単層の高誘電体膜等を用いることができる。
【0041】
図1を参照するに、ワード線29は、一対のゲート電極55,56と、電極端接続部57と、接続部58とを有する。
図1、図2、及び図3Bを参照するに、ゲート電極55は、X方向に延在しており、ゲート絶縁膜27を介して、複数のピラー26の側壁面26cに設けられている。ゲート電極56は、X方向に延在しており、ゲート絶縁膜27を介して、複数のピラー26の側壁面26dに設けられている。ゲート電極56は、ゲート絶縁膜27及びX方向に配置された複数のピラー26を介して、ゲート電極55と対向配置されている。
図1及び図2を参照するに、電極端接続部57は、ゲート電極55,56の両端にそれぞれ設けられており、ゲート電極55,56の端と一体に構成されている。なお、図1,2では、ゲート電極55,56の一方の端に設けられた電極端接続部57のみ図示する。
【0042】
図1及び図3Aを参照するに、接続部58は、絶縁膜23を介して、ゲート電極55,56間に位置する第1の溝15に設けられている。接続部58は、絶縁膜23を介して、埋め込みビット線21上に配置されている。
接続部58は、その一方の端部がゲート電極55と一体に構成されており、他方の端部がゲート電極56と一体に構成されている。接続部58により、ワード線29は平面視(図2)で、はしご状に構成されるので、ワード線29のX方向における配線長に起因した電気抵抗増加を抑制できる。
上記構成とされたワード線29は、導電膜により構成されている。ワード線29を構成する導電膜としては、例えば、チタン(Ti)膜と、窒化チタン(TiN)膜と、タングステン(W)膜とを順次積層した積層膜を用いることができる。
【0043】
図3Aを参照するに、埋め込み絶縁膜31は、絶縁膜23を介して、接続部58上に位置する第1の溝部51を埋め込むように設けられている。埋め込み絶縁膜31の上面31aは、平坦な面とされており、半導体基板13の主面13aに対して面一とされている。
埋め込み絶縁膜31としては、例えば、埋め込み特性に優れ、緻密な膜質を有した絶縁膜を用いるとよい。具体的には、埋め込み絶縁膜31としては、例えば、HDP(High Density Plasma)法により形成された酸化シリコン膜(SiO2膜)を用いるとよい。
【0044】
図3Bを参照するに、分離溝32は、X方向に延在しており、第2の溝25内に形成されている。分離溝32のY方向の幅は、第2の溝25のY方向の幅よりも狭い。
分離溝32は、第2の溝25に埋め込まれ、ワード線29の母材となる導電膜(図示せず)を2つに分離することで、一対のゲート電極55,56を形成するための溝である。そのため、分離溝32の深さは、ワード線29の母材となる導電膜を確実に分離できるように、第2の溝25の深さよりも深くなるように構成されている。
【0045】
図3Bを参照するに、ライナー膜33は、第2の溝25内に設けられており、ゲート電極55,56上にサイドウォール状に形成されている。ライナー膜33としては、例えば、SiON膜を用いることができる。ライナー膜33の上面33aは、平坦な面とされており、半導体基板13の主面13aに対して面一とされている。
図3Bを参照するに、埋め込み絶縁膜35は、分離溝32を充填するように設けられており、ゲート電極55,56の側面及びライナー膜33の側面を覆っている。埋め込み絶縁膜35の上面35aは、平坦な面とされており、半導体基板13の主面13aに対して面一とされている。
【0046】
図3A及び図3Bを参照するに、上部不純物拡散領域36は、ピラー26の上端に形成されている。上部不純物拡散領域36の下面は、ゲート電極55,56の上端面に対して略面一とされている。また、上部不純物拡散領域36の上面36aは、半導体基板13の主面13aに対して略面一とされている。上部不純物拡散領域36は、高濃度のn型不純物(具体的には、ヒ素(As))を含んだ不純物拡散領域であり、ソース/ドレイン領域の他方として機能する。本実施形態では、便宜的に上部不純物拡散領域36をソース領域とする。
【0047】
図3A及び図3Bを参照するに、キャパシタ38は、上部不純物拡散領域36上に設けられている。キャパシタ38は、複数のピラー26に対してそれぞれ1つ設けられている。つまり、メモリセルアレイ11は、複数のキャパシタ38を有する。
キャパシタ38は、上部不純物拡散領域36上に配置された1つの下部電極61と、複数の下部電極61に亘るように形成され、少なくとも個々の下部電極61の表面を覆う容量絶縁膜62と、容量絶縁膜62の表面を覆い、かつ容量絶縁膜62が形成された複数の下部電極61間に存在する凹部を充填する上部電極63(言い換えれば、複数の下部電極61に対して共通の上部電極)とを有する。
【0048】
下部電極61は、例えば、チタン膜と、窒化チタン膜とを順次積層した積層膜を用いることができる。この場合、チタン膜の厚さは、例えば、10nmとすることができる。
容量絶縁膜62としては、例えば、酸化アルミニウム膜(Al2O3膜)と酸化ジルコニウム膜(ZrO2膜)とを順次積層した積層膜を用いることができる。
上部電極63の上面63aは、平坦な面とされている。上部電極63としては、ルテニウム(Ru)膜、タングステン(W)膜、窒化チタン(TiN)膜等の金属膜や、金属膜とポリシリコン膜の積層膜等を用いることができる。
【0049】
図3A及び図3Bを参照するに、層間絶縁膜41は、上部電極63の上面63aに設けられている。層間絶縁膜41としては、例えば、酸化シリコン膜(SiO2膜)を用いることができる。
配線42は、層間絶縁膜41上に設けられている。配線42は、下層に配置された上部電極63と電気的に接続されている。
層間絶縁膜43は、配線42を覆うように、層間絶縁膜41上に設けられている。層間絶縁膜43としては、例えば、酸化シリコン膜(SiO2膜)を用いることができる。
【0050】
第1の実施の形態の半導体装置によれば、絶縁膜16を介して、第1の溝15の底部15Aに設けられ、絶縁膜16に形成された第1及び第2の開口部16A,16Bを埋め込むと共に、下部不純物拡散領域18及びピラー26の側壁面26b(低濃度のp型の半導体基板13)と接触し、かつ金属膜(第1及び第2の金属膜51,52)よりなる埋め込みビット線21を設けることにより、埋め込みビット線21と高濃度のn型の下部不純物拡散領域18とをオーミック接合により導通させ、かつショットキー障壁により、埋め込みビット線21とピラー26の側壁面26b(半導体基板13)とを電気的に分離させることが可能となる。
【0051】
これにより、ピラー26の側壁面26a,26bに設けられた絶縁膜16に対して、開口部(具体的には、第1及び第2の開口部16A,16B)を形成しても、埋め込みビット線21とピラー26の側壁面26b(半導体基板13)との間が導通することがない。
よって、従来は絶縁膜16に対向配置された第1及び第2の開口部16A,16Bが同時に形成されることを回避して、ピラーの一方の側壁面のみに開口部を形成するために必要であったピラーの他方の側壁面に形成された絶縁膜を保護するフォトレジスト膜が不要となるので、第1の溝15に、微細化された埋め込みビット線21を容易に形成できる。
【0052】
また、埋め込みビット線21を金属膜で構成することにより、不純物拡散領域或いはポリシリコン膜により埋め込みビット線を構成した場合と比較して、埋め込みビット線21の抵抗値を低くすることが可能となるので、半導体装置10の高性能化を実現できる。
【0053】
また、埋め込みビット線21と下部不純物拡散領域18との間に、ポリシリコン膜で構成されたビットコンタクト(図示せず)を設けることなく、埋め込みビット線21と下部不純物拡散領域18とを直接接触させることにより、埋め込みビット線21と下部不純物拡散領域18との間のコンタクト抵抗を小さくすることが可能となるので、半導体装置10の高性能化を実現できる。
【0054】
なお、第1の実施の形態の半導体装置10において、上部不純物拡散領域36の上端(言い換えれば、キャパシタ38と上部不純物拡散領域36との間)に、シリサイド層(図示せず)を設けてもよい。
このように、キャパシタ38と上部不純物拡散領域36との間に、シリサイド層(図示せず)を設けることにより、キャパシタ38と上部不純物拡散領域36との間のコンタクト抵抗を低減できる。
【0055】
上記シリサイド層としては、例えば、チタンシリサイド(TiSi2)層を用いることができる。TiSi2層は、シリサイド層のなかで電気抵抗が低く、かつ上部不純物拡散領域36の上面36aに自然酸化膜(酸化シリコン膜(SiO2膜))が形成された場合でも安定な固相反応が進行する(Tiは酸化シリコン膜を還元して反応する)からである。
この場合、TiSi2層は、下部電極61を構成する膜として、チタン(Ti)膜を用い、CVD(Chemical Vapor Deposition)法により、該チタン(Ti)膜を上部不純物拡散領域36の上面36aに成膜及び反応させることで形成する。
【0056】
また、上記シリサイド層(図示せず)を設ける代わりに、キャパシタ38の下部電極61と上部不純物拡散領域36との間に、ポリシリコン膜或いはタングステン(W)膜で構成されたコンタクトプラグ(図示せず)を設け、該コンタクトプラグを介して、下部電極61と上部不純物拡散領域36とを電気的に接続してもよい。
また、第1の実施の形態の半導体装置10では、接続部58を備えたワード線29を例に挙げて説明したが、接続部58は必ずしも設ける必要はない。
【0057】
図4A、図4B、図5A、図5B、図6A、図6B、図7A、図7B、図8A、図8B、図9A、図9B、図10A、図10B、図11A、図11B、図12A、図12B、図13A、図13B、図14A、図14B、図15A、図15B、図16A、図16B、図17A、図17B、図18A、図18B、図19A、図19B、図20A、及び図20Bは、本発明の実施の形態に係る半導体装置に設けられたメモリセルアレイの製造工程を示す図である。
図4A、図5A、図6A、図7A、図8A、図9A、図10A、図11A、図12A、図13A、図14A、図15A、図16A、図17A、図18A、図19A、及び図20Aは、図3Aに示すメモリセルアレイ11の切断面に対応する断面図である。
【0058】
また、図4B、図5B、図6B、図7B、図8B、図9B、図10B、図11B、図12B、図13B、図14B、図15B、図16B、図17B、図18B、図19B、及び図20Bは、図3Bに示すメモリセルアレイ11の切断面に対応する断面図である。
図4A、図4B、図5A、図5B、図6A、図6B、図7A、図7B、図8A、図8B、図9A、図9B、図10A、図10B、図11A、図11B、図12A、図12B、図13A、図13B、図14A、図14B、図15A、図15B、図16A、図16B、図17A、図17B、図18A、図18B、図19A、図19B、図20A、及び図20Bにおいて、図1、図2、図3A、及び図3Bに示すメモリセルアレイ11と同一構成部分には同一符号を付す。
【0059】
次に、図4A、図4B、図5A、図5B、図6A、図6B、図7A、図7B、図8A、図8B、図9A、図9B、図10A、図10B、図11A、図11B、図12A、図12B、図13A、図13B、図14A、図14B、図15A、図15B、図16A、図16B、図17A、図17B、図18A、図18B、図19A、図19B、図20A、及び図20Bを参照して、本発明の第1の実施の形態に係る半導体装置10(具体的には、メモリセルアレイ11)の製造方法について説明する。
【0060】
始めに、図4A及び図4Bに示す工程では、半導体基板13として低濃度(イオン注入のドーズ量で5×1012〜5×1013atoms/cm2程度)のp型不純物を含有したシリコン基板(具体的には、シリコンウェハ)を準備する。あらかじめイオン注入を用いてp型ウェルを形成し。p型不純物が所定の濃度になるようにしてもよい。
次いで、半導体基板13に、図示していない素子分離用溝を形成し、次いで、該素子分離用溝を埋め込む素子分離用絶縁膜(酸化シリコン膜(SiO2膜))を形成することで、素子分離領域(図示せず)を形成する。これにより、該素子分離領域の内側に配置されたメモリセル領域(活性領域)を区画する。
【0061】
次いで、ホトリソグラフィ技術及びドライエッチング法により、半導体基板13の主面13a上に、窒化シリコン膜(Si3N4膜)よりなり、かつY方向に延在する溝状の開口部66aを有したハードマスク66を形成する。
このとき、開口部66aは、第1の溝15の形成領域に対応する半導体基板13の主面13aを露出するように形成する。
また、ハードマスク66の母材となる窒化シリコン膜(Si3N4膜)は、減圧CVD法により形成する。また、窒化シリコン膜(Si3N4膜)の厚さは、例えば、160nmとすることができる。
【0062】
なお、メモリセル領域にp型ウェルを形成する場合には、素子分離領域の形成後からハードマスク66を形成する前までの間に、イオン注入法により、半導体基板13の主面13aにp型不純物としてホウ素(B)を注入することで形成してもよい。
この場合、イオン注入のドーズ量を5×1012〜5×1013atoms/cm2程度の低い値に設定することにより、先に説明したようなショットキー障壁の効果を得ることができる。
【0063】
次いで、図5A及び図5Bに示す工程では、ハードマスク66をマスクとする異方性エッチング(具体的には、ドライエッチング)により、開口部66aの下方に位置する半導体基板13の主面13aを部分的にエッチングすることで、Y方向に延在し、かつ底面15a及び第1及び第2の縦壁面15b,15cを含む内面により区画された第1の溝15を形成する。
第1の溝15の幅W1は、例えば、45nmとすることができる。また、半導体基板13の主面13aを基準としたときの第1の溝15の深さDは、例えば、250nmとすることができる。
【0064】
ここでのドライエッチングは、誘導結合プラズマ(ICP:Inductively Coupled Plasma)による反応性イオンエッチング(RIE:Reactive Ion Etching)を用いる。
この場合、エッチングガスとして、流量が90sccmの六フッ化硫黄(SF6)、及び流量が100sccmの塩素(Cl2)を用いる。また、エッチングガス以外のエッチング条件としては、ソースパワーが1000W、高周波パワーが50〜200W、チャンバー内の圧力が5〜20mTorrの条件を用いることができる。
【0065】
次いで、図6A及び図6Bに示す工程では、開口部66aに露出されたハードマスク66の面、第1の溝15の第1及び第2の縦壁面15b,15c、第1の溝15の底面15aを覆うように、絶縁膜16を成膜する。このとき、ハードマスク66の上面66bにも絶縁膜16が成膜される。
【0066】
具体的には、ラジカル酸化法により、800〜900℃とされた雰囲気内において、絶縁膜16として酸化シリコン膜(SiO2膜)を成膜する。
このとき、第1及び第2の縦壁面15b,15cに形成される酸化シリコン膜(SiO2膜)の厚さM1を10nmとすることにより、第1の溝15の底面15aには、厚さM1よりも厚さの薄い酸化シリコン膜(SiO2膜)が形成される。
この場合、第1の溝15の底面15aに形成される酸化シリコン膜(SiO2膜)の厚さM2は、6nmとなる。これは、第1の溝15の底面15aでは、その上方と比較して、酸化種である酸素が希薄になっているためであると考えられる。
【0067】
次いで、図7A及び図7Bに示す工程では、絶縁膜16が形成された第1の溝15及び開口部66aを埋め込むように、減圧CVD法により、ポリシリコン膜68を成膜する。このとき、ポリシリコン膜68は、ハードマスク66の上面66bにも成膜される。
図7Aに示すポリシリコン膜68のうち、第1の溝15の底部15Aに形成された部分は、後述する図9A及び図9Bに示す工程において、第1の溝15の底部15Aよりも上方に配置され、かつ第1及び第2の縦壁面15b,15cに形成された絶縁膜16を、エッチングにより後退させる際のマスクとして機能する。
【0068】
また、図7Aに示すポリシリコン膜68のうち、第1の開口部16Aが形成される領域(以下、「開口部形成領域C」という)、及び第2の開口部16Bが形成される領域(以下、「開口部形成領域E」という)よりも下方に配置された部分は、後述する図11Aに示す第2のエッチングマスク74となる。つまり、ポリシリコン膜68は、第2のエッチングマスク74の母材となる膜である。
なお、図7Aに示すポリシリコン膜68は、最終的には全て除去する。
【0069】
次いで、図8A及び図8Bに示す工程では、図7A及び図7Bに示す構造体の上面側からドライエッチング法により、不要なポリシリコン膜68(具体的には、第1の溝15の底部15A以外に形成されたポリシリコン膜68)をエッチバックにより除去することで、第1の溝15の底部15Aのみにポリシリコン膜68を残存させる。
このとき、第1の溝15の底面15aを基準としたときのエッチバック後のポリシリコン膜68の上面68aの高さH1が90nmとなるように、ポリシリコン膜68を残存させる。
なお、上記エッチバックにより、ハードマスク66の上面66bに積層された絶縁膜16及びポリシリコン膜68は除去され、第1の溝15及び開口部66aに形成された絶縁膜16は残存する。
【0070】
次いで、図9A及び図9Bに示す工程では、第1の溝15の底部15Aに残存するポリシリコン膜68をマスクとして、開口部形成領域C,Eよりも上方に形成された図8Aに示す絶縁膜16をウエットエッチングすることで、開口部形成領域C,Eよりも上方に形成された絶縁膜16の位置を後退させる。
【0071】
具体的には、液温が20℃とされた緩衝フッ化水素酸(具体的には、フッ酸(HF)とフッ化アンモニウム(NH4F)の混合液)を用いて、開口部形成領域C,Eよりも上方に形成された絶縁膜16をウエットエッチングする。これにより、ウエットエッチングされた絶縁膜16の厚さM3を5nmにする。
このとき、図9Aに示すように、第1の溝15の底部15Aに形成された絶縁膜16は、ポリシリコン膜68により保護されているため、ほとんどエッチングされない。よって、第1の溝15の底面15aから絶縁膜16の上面16aまでの高さH2は、ポリシリコン膜68の上面68aの高さH1と略等しい。
【0072】
次いで、図10A及び図10Bに示す工程では、図9A及び図9Bに示す構造体の上面側から、ポリシリコン膜68及び絶縁膜16が形成された第1の溝15内(具体的には、第1の縦壁面15b,15cに形成された絶縁膜16の側面、底部15Aに形成された絶縁膜16の上面16a、及びポリシリコン膜68の上面68a)、及び開口部66aに形成された絶縁膜16を覆うように、減圧CVD法により、窒化シリコン膜71を形成する。このとき、ハードマスク66の上面66bにも窒化シリコン膜71が成膜される。
窒化シリコン膜71は、後述する図11A及び図11Bに示す工程で形成される第1のエッチングマスク72の母材となる膜である。
絶縁膜16を介して、第1の縦壁面15b,15cに形成された窒化シリコン膜71の厚さM4は、5nmとすることができる。
【0073】
次いで、図11A及び図11Bに示す工程では、図10A及び図10Bに示す窒化シリコン膜71をエッチバックすることで、ハードマスク66の上面66b及びポリシリコン膜68の上面68aに成膜された窒化シリコン膜71を除去して、ハードマスク66の上面66b及びポリシリコン膜68の上面68aを露出させると共に、開口部形成領域C,Eよりも上方に形成された絶縁膜16(言い換えれば、図9A及び図9Bに示す工程において、ウエットエッチングにより薄膜化された絶縁膜16)を覆うサイドウォール状の第1のエッチングマスク72を形成する。
【0074】
次いで、図10Aに示すポリシリコン膜68をエッチバックして、開口部形成領域C,Eよりも下方に位置する第1の溝15を埋め込むようにポリシリコン膜68を残存させることで、ポリシリコン膜68よりなる第2のエッチングマスク74を形成する。
これにより、開口部形成領域C,Eに対応する絶縁膜16は、第1及び第2のエッチングマスク72,74から露出される。
【0075】
また、上記エッチバックは、開口部形成領域Cに対応する絶縁膜16と該絶縁膜16と接触する第2のエッチングマスク74との間、及び開口部形成領域Eに対応する絶縁膜16と該絶縁膜16と接触する第2のエッチングマスク74との間に、段差がほとんど形成されないように行なう。
第1の溝15の底面15aを基準としたときの第2のエッチングマスク74の上面までの高さH3は、60nmとすることができる。
【0076】
次いで、図12A及び図12Bに示す工程では、ウエットエッチングにより、第1の溝15の底部15Aに配置され、かつ第1及び第2のエッチングマスク72,74から露出された絶縁膜16を選択的に除去することで、第1の溝15の第1の縦壁面15b(言い換えれば、半導体基板13)を露出する第1の開口部16A、及び第1の溝15の第2の縦壁面15c(言い換えれば、半導体基板13)を露出する第2の開口部16Bを一括形成する。これにより、第1の溝15の底部15Aに、第1及び第2の開口部16A,16Bを有した絶縁膜16が形成される。
また、上記エッチングにおいて、第2の開口部16Bは、第1の開口部16Aと対向する位置に形成する。
【0077】
このように、絶縁膜16の一部を選択的にエッチングすることで、第1の溝15の第1の縦壁面15bを露出する第1の開口部16Aと、第1の溝15の第2の縦壁面15cを露出し、かつ第1の開口部16Aと対向する第2の開口部16Bとを一括形成することにより、従来、ピラーの一方の側壁面のみに開口部を形成する際に必要であったピラーの他方の側壁面に形成された絶縁膜を覆うフォトレジスト膜が不要となるので、加工が容易となる。これにより、半導体基板13に形成された第1の溝15内に、下部不純物拡散領域18と接触するように、微細化された埋め込みビット線21を容易に形成することができる。
【0078】
図12Aに示すように、上記ウエットエッチング後において、第1の開口部16Aにより露出された絶縁膜16の開口面16b、及び第2の開口部16Bにより露出された絶縁膜16の開口面16cは、第2のエッチングマスク74の上面74aに対して略面一となる。
また、絶縁膜16の開口面16bを基準としたときの第1の開口部16Aの高さH4は、絶縁膜16の面16cを基準としたときの第2の開口部16Bの高さH5と等しい。
第1及び第2の開口部16A,16Bの高さH4,H5は、例えば、30nmとすることができる。
なお、開口部16Aに露出された第1の縦壁面15bは、後述する図18A及び図18Bに示す工程において、ピラー26が形成された際、図18Aに示すピラー26の側壁面26aとなる面である。
また、開口部16Bに露出された第2の縦壁面15cは、後述する図18A及び図18Bに示す工程において、ピラー26が形成された際、図18Aに示すピラー26の側壁面26bとなる面である。
【0079】
次いで、図13A及び図13Bに示す工程では、斜めイオン注入法により、第1の溝15及び第1の開口部16Aを介して、図12Aに示す第1の開口部16Aから露出された第1の縦壁面15bに、所定の注入角度αでn型不純物であるヒ素(As)をイオン注入する。
このとき、斜めイオン注入を行なう際のマスクとして第1及び第2のエッチングマスク72,74を用いることで、第1の開口部16Aから露出された第1の縦壁面15bのみに選択的にヒ素(As)をイオン注入することができる。
【0080】
具体的には、下部不純物拡散領域18は、注入エネルギーが5〜10KeV、ドーズ量が5×1014〜1×1015atmos/cm2、注入角度αが4°よりも大きくかつ5°よりも小さい範囲に設定されたイオン注入装置(図示せず)を用いて、斜めイオン注入法により、ヒ素(As)を第1の開口部16Aから露出された第1の縦壁面15bにイオン注入することで形成する。
【0081】
注入角度αが4°よりも小さいと、第1の溝15の底部15Aに形成された第2のエッチングマスク74(ポリシリコン膜よりなるマスク)の表面にヒ素(As)がイオン注入される割合が増加するため、第1の開口部16Aから露出された第1の縦壁面15bへの注入効率が低下してしまう。
また、注入角度αが5°よりも大きいと、第1の開口部16Aから露出された第1の縦壁面15bの下側へヒ素(As)をイオン注入することができない。つまり、第1の開口部16Aから露出された第1の縦壁面15b全体にヒ素(As)をイオン注入することができない。
なお、上記注入角度αは、ハードマスク66の上面66bから開口部形成領域C,Eまでの深さや、第1の溝15の幅等を考慮して、最適となるように設定することが可能である。
【0082】
次いで、半導体基板13を加熱処理して、半導体基板13の内部にヒ素(As)を熱拡散させることで、第1の開口部16Aから露出された下部不純物拡散領域18(この場合、n型の不純物拡散領域)を形成する。
具体的には、ランプアニール装置(図示せず)を用いて、900℃程度の窒素雰囲気中で、半導体基板13を急速加熱処理することにより、半導体基板13の内部にヒ素(As)を熱拡散させることで、第1の開口部16Aから露出された下部不純物拡散領域18を形成する。
【0083】
このように、斜めイオン注入法を用いて、第1の開口部16Aから露出された半導体基板13に下部不純物拡散領域18を形成することにより、第2の開口部16Bにヒ素(As)を含んだ不純物拡散領域が形成されることを防止可能となる。
これにより、第2の開口部16Bから露出された第2の縦壁面15cを構成する半導体基板13の導電型をp型のまま維持することができる。
【0084】
次いで、図14A及び図14Bに示す工程では、エッチバックにより、図13Aに示す第2のエッチングマスク74(ポリシリコン膜よりなるマスク)を選択的に除去する。
この際、絶縁膜16は酸化シリコン膜により構成され、第1のエッチングマスク72は窒化シリコン膜により構成されているため、ポリシリコン膜よりなる第2のエッチングマスク74のみが選択的に除去され、図14Aに示すように、エッチバック後に絶縁膜16及び第1のエッチングマスク72が残存する。
【0085】
次いで、図15A及び図15Bに示す工程では、図14Aに示す第1のエッチングマスク72(窒化シリコン膜よりなるマスク)を選択的にエッチングするエッチング液を用いたウエットエッチングにより、図14Aに示す第1のエッチングマスク72を除去する。
具体的には、130〜160℃に加熱された熱燐酸(H3PO4)に、図14A及び図14Bに示す構造体を浸漬させることにより、第1のエッチングマスク72を選択的に除去する。
【0086】
次いで、絶縁膜16が形成された第1の溝15の内面、及び第1及び第2の開口部16A,16Bを覆うように、バリア膜として機能する第1の金属膜51を成膜する。
具体的には、CVD法により、絶縁膜16が形成された第1の溝15の内面、及び第1及び第2の開口部16A,16Bを覆うように、チタン(Ti)膜(例えば、厚さ10nm)と、窒化チタン(TiN)膜(例えば、厚さ10nm)とを順次成膜することで、Ti膜及びTiN膜よりなる第1の金属膜51を成膜する。
【0087】
これにより、第1の金属膜51は、第1の開口部16Aを介して、n型の導電型とされた下部不純物拡散領域18と接触すると共に、第2の開口部16Bを介して、第2の縦壁面15c(言い換えれば、p型の導電型とされた半導体基板13)と接触する。
第1の溝15の底部15Aに形成された第1の金属膜51は、埋め込みビット線21となる金属膜である。また、第1の金属膜51は、ハードマスク66の上面66bにも成膜される。
【0088】
次いで、図16A及び図16Bに示す工程では、CVD法により、図15A及び図15Bに示す構造体に設けられた第1の金属膜51の表面に、第1の金属膜51よりも抵抗値の低い第2の金属膜52を成膜することで、第1の金属膜51を介して、第1の溝15内を第2の金属膜52で埋め込む。第2の金属膜52としては、タングステン(W)膜を用いる。
第1の溝15の底部15Aに形成された第2の金属膜52は、埋め込みビット線21となる金属膜である。
【0089】
次いで、図17A及び図17Bに示す工程では、図16A及び図16Bに示す構造体に設けられた第1及び第2の金属膜51,52をエッチバックすることにより、第1の溝15の底部15Aに第1及び第2の金属膜51,52を残存させる。
これにより、第1の溝15の底部15Aに、第1及び第2の金属膜51,52よりなり、Y方向に延在する埋め込みビット線21が形成される。
第1及び第2の金属膜51,52のエッチバックは、第1の金属膜51から第1の縦壁面15bに形成された下部不純物拡散領域18が露出されないように行なう。
【0090】
次いで、図18A及び図18Bに示す工程では、埋め込みビット線21の上面21a、及び埋め込みビット線21よりも上方に位置する第1の溝15の第1及び第2の縦壁面15b,15c(複数のピラー26の側壁面26a,26bに対応する面)を覆う絶縁膜23を形成する。絶縁膜23としては、例えば、SiON膜を用いることができる。
【0091】
次いで、SOG(Spin On Glass)法により、図示していない塗布系の酸化シリコン膜(SiO2膜)を塗布することで、絶縁膜23が形成された第1の溝15内を埋め込み、その後、該塗布系の酸化シリコン膜(図示せず)をエッチバックすることで、接続部58の形成領域に対応する第1の溝15のみに、塗布系の酸化シリコン膜(図示せず)を残存させる。
次いで、HDP(High Density Plasma)法により、絶縁膜23及び塗布系の酸化シリコン膜(図示せず)が形成された第1の溝15を埋め込むように、酸化シリコン膜(SiO2膜)を成膜することで、該酸化シリコン膜(SiO2膜)よりなる第1の埋め込み絶縁膜31を形成する。
【0092】
次いで、半導体基板13の主面13aを部分的にエッチングすることで、第1の溝15と交差し、かつX方向に延在すると共に、縦壁面(ピラー26の側壁面26c,26dに相当する面)を含む内面により区画された第2の溝25を複数形成する。
第2の溝25は、先に説明した第1の溝15と同様な手法(具体的には、図4A及び図4B、及び図5A及び図5Bに示す処理)により形成する。このとき、第2の溝25は、SOG法により形成された塗布系の酸化シリコン膜(図示せず)を完全に露出するように形成する。
【0093】
これにより、半導体基板13よりなり、第1の溝15及び第2の溝25に囲まれた複数のピラー26が形成される。複数のピラー26は、柱状形状とされている。
ピラー26の側壁面26aは、第1の溝15の第1の縦壁面15bに対応する面であり、ピラー26の側壁面26bは、第1の溝15の第2の縦壁面15cに対応する面である。ピラー26の側壁面26a,26bは、X方向において対向している。
また、ピラー26の側壁面26c,26dは、第2の溝25の縦壁面に対応する面であり、Y方向において対向している。
【0094】
次いで、ウエットエッチングにより、第1の溝15に残存する塗布系の酸化シリコン膜(図示せず)を選択的に除去する。その後、第2の溝25の内面(具体的には、第2の溝25の底面25a、及び複数のピラー26の側壁面26c,26d)を覆うゲート絶縁膜27を形成する。
【0095】
ゲート絶縁膜27としては、例えば、単層の酸化シリコン膜(SiO2膜)、酸化シリコン膜を窒化した膜(SiON膜)、酸化シリコン膜(SiO2膜)上に窒化シリコン膜(SiN膜)や高誘電体膜(High−K膜)を積層させた積層膜、単層の高誘電体膜等を用いることができる。
【0096】
次いで、CVD法により、接続部58の形成領域に対応する第1の溝15、及び第2の溝25を埋め込むように、ワード線29の母材となる導電膜(図示せず)を成膜する。
具体的には、チタン(Ti)膜と、窒化チタン(TiN)膜と、タングステン(W)膜とを順次成膜することで、チタン(Ti)膜、窒化チタン(TiN)膜、及びタングステン(W)膜よりなる導電膜を形成する。
これにより、第1の溝15に、該導電膜よりなる複数の接続部58が形成される。このとき、図示していない電極端接続部57(図1及び図2参照)も同時に形成する。
次いで、第2の溝25に形成された導電膜をエッチバックして、第2の溝25内に残存する導電膜の厚さを所定の厚さとする。第2の溝25内に残存する導電膜は、一対のゲート電極55,56の母材となる。
【0097】
次いで、第2の溝25内に、第2の溝25よりも幅が狭く、かつX方向に延在し、第2の溝25内に残存する導電膜を2分割する分離溝32を形成する。
これにより、ゲート絶縁膜27を介して、複数のピラー26の側壁面26cにゲート電極55が形成されると共に、ゲート絶縁膜27を介して、複数のピラー26の側壁面26dにゲート電極62が形成される。
つまり、この段階で、電極端接続部63、接続部65、及びX方向に延在する一対のゲート電極55,56を備えたワード線29が形成される。
【0098】
次いで、ゲート電極55,56上に、ゲート絶縁膜27と接触するように、ライナー膜33を形成する。ライナー膜33としては、例えば、SiON膜を用いることができる。
次いで、分離溝32を埋め込み絶縁膜35で埋め込む。埋め込み絶縁膜35としては、SOG法により形成された塗布系の酸化シリコン膜(SiO2膜)を用いるとよい。
次いで、図17A及び図17Bに示すハードマスク66(第1及び第2の溝15,25を形成する際に使用したマスク)を除去する。これにより、複数のピラー26の上端面(半導体基板13の主面13a)が露出される。
【0099】
次いで、複数のピラー26の上端面(半導体基板13の主面13a)に、n型不純物としてヒ素(As)をドーピングし、その後、ヒ素(As)を熱拡散させることで、複数のピラー26の上端に上部不純物拡散領域36を形成する。
これにより、複数のピラー26に、下部不純物拡散領域18、上部不純物拡散領域36、ゲート絶縁膜27、及びゲート電極55,56を備えた縦型MOSトランジスタ45が形成される。
なお、上部不純物拡散領域36の上面36aは、半導体基板13の主面13aに対して面一となる。
【0100】
その後、絶縁膜(具体的には、絶縁膜23、埋め込み絶縁膜31,35、及びライナー膜33)のうち、上部不純物拡散領域36の上面36aから突出した部分を研磨により除去することで、図18A及び図18Bに示すように、上面が平坦化された構造体を形成する。
【0101】
次いで、図19A及び図19Bに示す工程では、図18A及び図18Bに示す構造体上に、周知の手法により、上部不純物拡散領域36の上面36aと接触する下部電極61と、下部電極61の表面を覆う容量絶縁膜62(言い換えれば、複数の下部電極61に対して共通の容量絶縁膜)と、容量絶縁膜62の表面を覆い、かつ容量絶縁膜62が形成された複数の下部電極61間に存在する凹部を充填する上部電極63(言い換えれば、複数の下部電極61に対して共通の上部電極)とを順次形成することにより、下部電極61、容量絶縁膜62、及び上部電極63よりなるキャパシタ38を形成する。
その後、上部電極63の上面63aが平坦な面となるように、上部電極63の研磨を行なう。
【0102】
下部電極61としては、例えば、チタン(Ti)膜と、窒化チタン(TiN)膜とが順次積層された積層膜を用いることができる。この場合、チタン(Ti)膜の厚さは、例えば、10nmとすることができる。
容量絶縁膜62としては、例えば、酸化アルミニウム膜(Al2O3膜)と酸化ジルコニウム膜(ZrO2膜)とを順次積層した積層膜を用いることができる。
上部電極63としては、ルテニウム(Ru)膜、タングステン(W)膜、窒化チタン(TiN)膜等の金属膜や、これらの金属膜とポリシリコン膜の積層膜等を用いることができる。
【0103】
図20A及び図20Bに示す工程では、上部電極63の上面63aを覆うように、酸化シリコン膜(SiO2膜)を成膜することで、該酸化シリコン膜(SiO2膜)よりなる層間絶縁膜41を形成する。
次いで、層間絶縁膜41上に、周知の手法により、上部電極63と電気的に接続された配線42を形成する。
その後、層間絶縁膜41上に、配線42を覆うように、酸化シリコン膜(SiO2膜)を成膜することで、酸化シリコン膜(SiO2膜)よりなる層間絶縁膜43を形成する。
これにより、本実施の形態の半導体装置10(具体的には、メモリセルアレイ11)が製造される。
【0104】
第1の実施の形態の半導体装置の製造方法によれば、低濃度のp型不純物を含有した半導体基板13の主面13aを部分的にエッチングして、Y方向に延在し、かつ底面15a及び第1及び第2の縦壁面15b,15cを含む内面により区画された第1の溝15を形成し、次いで、第1の溝15の内面を覆う絶縁膜16を成膜し、絶縁膜16のうち、第1の溝15の底部15Aに成膜された部分に、第1の縦壁面15bを露出する第1の開口部16A及び第2の縦壁面15cを露出する第2の開口部16Bを形成し、次いで、斜めイオン注入法により、第1の溝15及び第1の開口部16Aを介して、第1の開口部16Aから露出された第1の縦壁面15bに、n型不純物を注入することで高濃度の下部不純物拡散領域18を形成し、その後、絶縁膜16が形成された第1の溝15の底部15A、及び第1及び第2の開口部16A,16Bを第1及び第2の金属膜51,52で埋め込むことで、埋め込みビット線21を形成することにより、従来、エッチングにより第1の開口部16Aのみを形成する際に必要であったフォトレジスト膜が不要になると共に、第1及び第2の開口部16A,16Bが形成された状態で、開口部16Aが露出する第1の縦壁面15bのみにn型不純物を選択的に導入することが可能となる。
【0105】
これにより、第1の溝15の底部15Aに、微細な形状とされた埋め込みビット線21を容易に形成することができる。つまり、半導体装置10のメモリセル11の微細化に対応した埋め込みビット線21を形成することができる。
【0106】
また、金属膜を用いて埋め込みビット線21を形成することにより、埋め込みビット線21の抵抗値を低減することが可能となるので、高性能な半導体装置10を製造することができる。
第1の金属膜51としては、Ti膜以外の金属も使用可能であり、その仕事関数に応じてn型の下部不純物拡散領域18の不純物濃度を適切に設定することにより、オーミック接合を形成できる。また、第2の開口部16Bを介して露出している半導体基板13のp型不純物濃度を適切に設定することにより、ショットキー障壁を介した接合を形成できる。
【0107】
なお、第1の実施の形態の半導体装置の製造方法では、下部電極61と上部不純物拡散領域36とを直接接続させた場合を例に挙げて説明したが、上部不純物拡散領域36の上端(言い換えれば、キャパシタ38と上部不純物拡散領域36との間)に、シリサイド層(図示せず)を形成してもよい。
このように、キャパシタ38と上部不純物拡散領域36との間に、シリサイド層(図示せず)を形成することにより、キャパシタ38と上部不純物拡散領域36との間のコンタクト抵抗を低減できる。
【0108】
上記シリサイド層としては、例えば、チタンシリサイド(TiSi2)層を用いることができる。TiSi2層は、シリサイド層のなかで電気抵抗が低く、かつ上部不純物拡散領域36の上面36aに自然酸化膜(酸化シリコン膜(SiO2膜))が形成された場合でも安定な固相反応が進行する(Tiは酸化シリコン膜を還元して反応する)からである。
この場合、下部電極61を構成する膜として、チタン(Ti)膜を用い、CVD法により、該チタン(Ti)膜を上部不純物拡散領域36の上面36aに成膜することでTiSi2層を形成することができる。
【0109】
また、上記シリサイド層(図示せず)を形成する替わりに、図18A及び図18Bに示す構造体の上面に、層間絶縁膜(図示せず)を形成し、次いで、該層間絶縁膜を貫通し、かつ上部不純物拡散領域36の上面36aと接触するコンタクトプラグ(図示せず)を形成する工程を設け、該コンタクトプラグを介して、上部不純物拡散領域36と下部電極61とを電気的に接続させてもよい。
コンタクトプラグの材料としては、例えば、ポリシリコン膜或いはタングステン(W)膜を用いることができる。
【0110】
(第2の実施の形態)
図21A及び図21Bは、本発明の第2の実施の形態に係る半導体装置に設けられたメモリセルアレイの概略を示す断面図である。図21Aは、図3Aに示す第1の実施の形態で説明したメモリセルアレイ11の切断面に対応する断面図であり、図21Bは、図3Bに示す第1の実施の形態で説明したメモリセルアレイ11の切断面に対応する断面図である。図21A及び図21Bにおいて、図3A及び図3Bに示すメモリセルアレイ11と同一構成部分には同一符号を付す。
また、図21A及び図21Bでは、第2の実施の形態の半導体装置76に設けられたメモリセル77(メモリセル領域)のみ図示したが、第2の実施の形態の半導体装置76には、実際には周辺回路用トランジスタ等が形成された周辺回路領域(図示せず)が設けられている。
【0111】
図21A及び図21Bを参照するに、第2の実施の形態の半導体装置76に設けられたメモリセルアレイ77は、第1の実施の形態の半導体装置10のメモリセルアレイ11の構成に、さらに酸化シリコン78を設けた以外は、メモリセルアレイ11と同様な構成とされている。
酸化シリコン78は、絶縁性を有しており、第2の開口部16Bから露出されたピラー26の側壁面26bに形成されている。酸化シリコン78は、斜めイオン注入法により注入された酸素(O)と半導体基板13に含まれるシリコン(Si)とが反応することで生成される。
【0112】
埋め込みビット線21を構成する第1の金属膜51は、第2の開口部16Bを介して、酸化シリコン78と接触している。
つまり、第2の実施の形態において、第1及び第2の金属膜51,52よりなる埋め込みビット線21は、第1の開口部16Aを介して、高濃度の下部不純物拡散領域18と接触し、かつ第2の開口部16Bを介して、絶縁性を有した酸化シリコン78と接触している。
【0113】
第2の実施の形態の半導体装置によれば、第2の開口部16Bから露出されたピラー26の側壁面26bに、絶縁性を有した酸化シリコン78を設け、第1及び第2の金属膜51,52よりなる埋め込みビット線21と酸化シリコン78とを接触させることにより、ショットキー障壁の整流特性を利用して電気的に分離する場合と比較して、埋め込みビット線21と半導体基板13(ピラー26も含む)との間の電気的な分離を強固に行なうことができると共に、微小なリーク電流を抑制することが可能となるため、より高性能なメモリセル77を構成できる。
なお、第2の実施の形態の半導体装置76は、第1の実施の形態の半導体装置10と同様な効果を得ることができる。
【0114】
図22A及び図22Bは、本発明の第2の実施の形態に係る半導体装置に設けられたメモリセルアレイの製造工程を示す図である。図22A及び図22Bにおいて、図14A及び図14Bに示す構造体と同一構成部分には同一符号を付す。
【0115】
次に、主に、図22A及び図22Bを参照して、第2の実施の形態の半導体装置76(具体的には、メモリセルアレイ77)の製造方法について説明する。
始めに、第1の実施の形態で説明した図4A及び図4B〜図14A及び図4Bに示す工程と同様な処理を行なうことで、図14A及び図14Bに示す構造体を形成する。
【0116】
次いで、図22A及び図22Bに示す工程では、斜めイオン注入法により、第1の溝15及び第2の開口部16Bを介して、第2の開口部16Bから露出された第1の溝15の第2の縦壁面15cに酸素(O)をイオン注入することで、酸素注入領域79を形成する。
【0117】
具体的には、酸素注入領域79は、注入エネルギーが3〜36KeV、ドーズ量が1×1016〜1×1018atmos/cm2、注入角度βが4°よりも大きくかつ5°よりも小さい範囲に設定されたイオン注入装置(図示せず)を用いて、斜めイオン注入法により、酸素(O)イオンを第2の開口部16Bから露出された第2の縦壁面15cに注入することで形成する。
【0118】
注入角度βが4°よりも小さいと、第1の溝15の底部15Aに形成された第2のエッチングマスク74(ポリシリコン膜よりなるマスク)の表面に酸素(O)がイオン注入される割合が増加するため、第2の開口部16Bから露出された第2の縦壁面15cへの注入効率が低下してしまう。
また、注入角度βが5°よりも大きいと、第2の開口部16Bから露出された第2の縦壁面15cの下側へ酸素(O)をイオン注入することができない。つまり、第2の開口部16Bから露出された第2の縦壁面15c全体に酸素(O)をイオン注入することができない。
なお、上記注入角度βは、ハードマスク66の上面66bから開口部形成領域C,Eまでの深さや、第1の溝15の幅等を考慮して、最適となるように設定することが可能である。
【0119】
このように、斜めイオン注入法を用いて、第2の開口部16Bから露出された第2の縦壁面15c(半導体基板13)に酸素(O)を選択的にイオン注入して、酸素注入領域79を形成することにより、第1の開口部16Aから露出され、かつヒ素(As)がイオン注入された第1の縦壁面15bに酸素(O)が注入されることを防止できる。
これにより、第1の開口部16Aから露出された第1の縦壁面15bを構成する半導体基板13の導電型は、n型のまま維持される。
【0120】
次いで、半導体基板13を加熱処理して、酸素注入領域79に含まれる酸素(O)と半導体基板13に含まれるシリコン(Si)とを反応させることで、酸素注入領域79に、絶縁性を有し、かつ第2の開口部16Bから露出された酸化シリコン78を形成する。
【0121】
次いで、第1の実施の形態で説明した図15A及び図15B〜図20A及び図20Bに示す工程と同様な処理を行なうことで、図21A及び図21Bに示す第2の実施の形態の半導体装置76に設けられたメモリセルアレイ77を製造することができる。
【0122】
第2の実施の形態の半装置の製造方法によれば、第1の溝15及び第2の開口部16Bを介して、第2の開口部16Bから露出された第2の縦壁面15cに酸素(O)を注入して酸素注入領域79を形成し、その後、半導体基板13を熱処理することで、酸素注入領域79に酸化シリコン78を形成することにより、第1の開口部16Aから露出され、かつヒ素(As)が注入された第1の縦壁面15bに酸素(O)が導入されることなく、第2の開口部16Bから露出された第2の縦壁面15cのみに酸素(O)イオンを導入することができる。
【0123】
また、第2の開口部16Bから露出された酸化シリコン78と接触するように、第1の溝15内に埋め込みビット線21を形成することにより、埋め込みビット線21と半導体基板13(ピラー26も含む)との間の電気的な分離を強固に行なうことができると共に、微小なリーク電流を抑制することが可能となるため、より高性能なメモリセル77を構成できる。
【0124】
さらに、第2の実施の形態の半装置の製造方法によれば、第1の半導体装置10の製造方法と同様な効果を得ることができる。具体的には、第1の溝15の底部15Aに、微細な形状とされた埋め込みビット線21を容易に形成することができ、また、金属膜を用いて埋め込みビット線21を形成することにより、埋め込みビット線21の抵抗値を低減することが可能となるので、高性能な半導体装置76を製造することができる。
【0125】
以上、本発明の好ましい実施の形態について詳述したが、本発明はかかる特定の実施の形態に限定されるものではなく、特許請求の範囲内に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
【0126】
例えば、第1及び第2の実施の形態では、半導体装置10,76としてDRAMを用いた場合を例に挙げて説明したが、本発明は、DRAM以外の半導体装置(例えば、相変化メモリ(PRAM)や抵抗変化メモリ(ReRAM)等)において、メモリセル領域に縦型MOSトランジスタを設ける場合にも適用可能であり、縦型MOSトランジスタの上部不純物拡散層領域と記憶素子とを電気的に接続すればよい。
相変化メモリの場合には、例えばカルコゲナイド膜等の加熱によって抵抗値が変わる材料を電極間に挟んだ素子を記憶素子として利用できる。また、抵抗変化メモリの場合には、電圧または電流の印加によって抵抗値が変化する金属酸化物を記憶素子として利用できる。
【産業上の利用可能性】
【0127】
本発明は、半導体装置及びその製造方法に適用可能である。
【符号の説明】
【0128】
10,76…半導体装置、11,77…メモリセルアレイ、13…半導体基板、13a…主面、15…第1の溝、15a,25a…底面、15A…底部、15b…第1の縦壁面、15c…第2の縦壁面、16,23…絶縁膜、16a,21a,31a,33a,35a,36a,41a,63a,66b,68a,74a…上面、16A…第1の開口部、16B…第2の開口部、16b,16c…開口面、18…下部不純物拡散領域、21…埋め込みビット線、25…第2の溝、26…ピラー、26a,26b,26c,26d…側壁面、27…ゲート絶縁膜、29…ワード線、31,35…埋め込み絶縁膜、32…分離溝、33…ライナー膜、36…上部不純物拡散領域、38…キャパシタ、
41,43…層間絶縁膜、42…配線、45…縦型MOSトランジスタ、51…第1の金属膜、52…第2の金属膜、55,56…ゲート電極、57…電極端接続部、58…接続部、61…下部電極、62…容量絶縁膜、63…上部電極、66…ハードマスク、66a…開口部、68…ポリシリコン膜、71…窒化シリコン膜、72…第1のエッチングマスク、74…第2のエッチングマスク、78…酸化シリコン、79…酸素注入領域、C,E…開口部形成領域、D…深さ、H1,H2,H3,H4,H5…高さ、M1,M2,M3,M4…厚さ、W1,W2…幅、α,β…入射角度
【特許請求の範囲】
【請求項1】
半導体基板の主面が部分的にエッチングされて形成され、第1の方向に延在し、かつ底面及び対向する第1及び第2の縦壁面を含む内面により区画された第1の溝と、
前記第1の溝の底面、及び前記第1の溝の底部に位置する前記第1及び第2の縦壁面に設けられ、前記第1の縦壁面を露出する第1の開口部、及び前記第2の縦壁面を露出する第2の開口部を有した絶縁膜と、
前記第1の開口部から露出された前記第1の縦壁面に形成された下部不純物拡散領域と、
前記絶縁膜を介して、前記第1の溝の底部に設けられ、前記第1及び第2の開口部を埋め込むと共に、前記下部不純物拡散領域及び前記第2の縦壁面と接触し、かつ金属膜よりなる埋め込みビット線と、
を有し、
前記金属膜と前記下部不純物拡散領域とはオーミック接合を形成し、
前記金属膜と前記第2の開口部から露出された前記半導体基板とはショットキー障壁を介して接合していることを特徴とする半導体装置。
【請求項2】
前記半導体基板は、p型であり、
前記下部不純物拡散領域は、n型であり、
前記下部不純物拡散領域の不純物濃度は、前記半導体基板の不純物濃度よりも高いことを特徴とする請求項1記載の半導体装置。
【請求項3】
前記金属膜は、バリア膜として機能する第1の金属膜と、該第1の金属膜よりも抵抗値の低い第2の金属膜と、が順次積層された積層膜であることを特徴とする請求項1または2記載の半導体装置。
【請求項4】
前記半導体基板は、シリコンからなり、
前記第1の金属膜の少なくとも最下層は、Ti膜であることを特徴とする請求項3に記載の半導体装置。
【請求項5】
前記半導体基板の主面が部分的にエッチングされて形成され、前記第1の方向に対して交差する第2の方向に延在し、縦壁面を含む内面により区画された第2の溝と、
前記第1及び第2の溝に囲まれることで形成された複数のピラーと、を有し、
前記第1の縦壁面は、前記第2の方向に対して交差する前記ピラーの一方の側壁面となる面であり、前記第2の縦壁面は、前記第2の方向に対して交差する前記ピラーの他方の側壁面となる面であることを特徴とする請求項1ないし4のうち、いずれか1項記載の半導体装置。
【請求項6】
前記ピラーの上端に形成された上部不純物拡散領域と、
前記第2の溝の縦壁面に対応する前記ピラーの側壁面に、ゲート絶縁膜を介して配置され、かつ第2の方向に延在する前記ゲート電極と、
を有することを特徴とする請求項5記載の半導体装置。
【請求項7】
前記第1及び第2の開口部は、対向配置されていることを特徴とする請求項1ないし6のうち、いずれか1項記載の半導体装置。
【請求項8】
前記上部不純物拡散領域上に、該上部不純物拡散領域と電気的に接続される記憶素子を有することを特徴とする請求項6記載の半導体装置。
【請求項9】
半導体基板の主面を部分的にエッチングして、第1の方向に延在し、かつ底面及び対向する第1及び第2の縦壁面を含む内面により区画された第1の溝を形成する工程と、
前記第1の溝の内面を覆う絶縁膜を成膜し、前記絶縁膜のうち、前記第1の溝の底部に成膜された部分に、前記第1の縦壁面を露出する第1の開口部及び前記第2の縦壁面を露出する第2の開口部を一括形成する工程と、
斜めイオン注入法により、前記第1の溝及び前記第1の開口部を介して、前記第1の縦壁面に前記半導体基板と反対導電型の不純物を選択的に注入することで下部不純物拡散領域を形成する工程と、
前記絶縁膜が形成された前記第1の溝の底部、及び前記第1及び第2の開口部を金属膜で埋め込むことで、埋め込みビット線を形成する工程と、
を含むことを特徴とする半導体装置の製造方法。
【請求項10】
前記埋め込みビット線を形成後に、前記絶縁膜のうち、前記埋め込みビット線よりも上方に形成された部分を除去することを特徴とする請求項9記載の半導体装置の製造方法。
【請求項11】
前記第1及び第2の開口部は、前記絶縁膜のうち、前記埋め込みビット線よりも上方に形成された部分を覆うように、サイドウォール状の第1のエッチングマスクを形成し、次いで、前記絶縁膜を介して、前記第1及び第2の開口部の形成領域よりも下方に位置する前記第1の溝を埋め込むように第2のエッチングマスクを形成し、その後、ウエットエッチングにより、前記第1及び第2のエッチングマスクから露出された前記絶縁膜を選択的に除去して形成することを特徴とする請求項9または10記載の半導体装置の製造方法。
【請求項12】
前記第1のエッチングマスクを形成する前に、ウエットエッチングにより、前記第1及び第2の開口部の形成領域よりも上方に形成された前記絶縁膜を後退させることを特徴とする請求項11記載の半導体装置の製造方法。
【請求項13】
前記下部不純物拡散領域を形成する工程において、前記第1及び第2のエッチングマスクを、前記不純物を注入する際のマスクとして用いることを特徴とする請求項11または12記載の半導体装置の製造方法。
【請求項14】
前記埋め込みビット線を形成する前に、前記第2のエッチングマスクを選択的に除去する工程と、前記第1のエッチングマスクを選択的に除去する工程と、を含み、
前記埋め込みビット線は、前記第1及び第2のエッチングマスクが除去された前記第1の溝内に前記金属膜を埋め込み、その後、該金属膜をエッチバックして、前記第1の溝の底部に前記金属膜に残存させることで形成することを特徴とする請求項11ないし13のうち、いずれか1項記載の半導体装置の製造方法。
【請求項15】
前記半導体基板としてp型のシリコンを用い、
前記斜めイオン注入法で前記下部不純物拡散領域にn型の不純物を導入し、
前記金属膜の少なくとも最下層がTi膜であることを特徴とする請求項9ないし14のうち、いずれか1項記載の半導体装置の製造方法。
【請求項16】
前記n型の不純物の濃度が前記半導体基板のp型の不純物濃度よりも高くなるように、前記n型の不純物を前記下部不純物拡散領域に導入することを特徴とする請求項15記載の半導体装置の製造方法。
【請求項17】
前記下部不純物拡散領域を形成する工程と前記埋め込みビット線を形成する工程との間に、斜めイオン注入法により、前記第1の溝及び前記第2の開口部を介して、前記第2の開口部から露出された前記第2の縦壁面に酸素イオンを注入し、その後、熱処理により、前記酸素イオンと前記シリコンを反応させることで、前記第2の開口部から露出される酸化シリコンを形成することを特徴とする請求項15または16記載の半導体装置の製造方法。
【請求項18】
前記半導体基板の主面を部分的にエッチングして、前記第1の方向に対して交差する第2の方向に延在し、縦壁面を含む内面により区画された第2の溝を形成することで、前記第1及び第2の溝に囲まれた複数のピラーを形成する工程を含み、
前記第1の縦壁面は、前記第2の方向に対して交差する前記ピラーの一方の側壁面となる面であり、前記第2の縦壁面は、前記第2の方向に対して交差する前記ピラーの他方の側壁面となる面であることを特徴とする請求項9ないし17のうち、いずれか1項記載の半導体装置の製造方法。
【請求項19】
前記第2の溝の縦壁面に対応する前記ピラーの側壁面に、ゲート絶縁膜を介して、ゲート電極を形成する工程と、
前記ピラーの上端に上部不純物拡散領域を形成する工程と、
を含むことを特徴とする請求項18記載の半導体装置の製造方法。
【請求項20】
前記上部不純物拡散領域上に、該上部不純物拡散領域と電気的に接続される記憶素子を形成する工程を含むことを特徴とする請求項19記載の半導体装置の製造方法。
【請求項1】
半導体基板の主面が部分的にエッチングされて形成され、第1の方向に延在し、かつ底面及び対向する第1及び第2の縦壁面を含む内面により区画された第1の溝と、
前記第1の溝の底面、及び前記第1の溝の底部に位置する前記第1及び第2の縦壁面に設けられ、前記第1の縦壁面を露出する第1の開口部、及び前記第2の縦壁面を露出する第2の開口部を有した絶縁膜と、
前記第1の開口部から露出された前記第1の縦壁面に形成された下部不純物拡散領域と、
前記絶縁膜を介して、前記第1の溝の底部に設けられ、前記第1及び第2の開口部を埋め込むと共に、前記下部不純物拡散領域及び前記第2の縦壁面と接触し、かつ金属膜よりなる埋め込みビット線と、
を有し、
前記金属膜と前記下部不純物拡散領域とはオーミック接合を形成し、
前記金属膜と前記第2の開口部から露出された前記半導体基板とはショットキー障壁を介して接合していることを特徴とする半導体装置。
【請求項2】
前記半導体基板は、p型であり、
前記下部不純物拡散領域は、n型であり、
前記下部不純物拡散領域の不純物濃度は、前記半導体基板の不純物濃度よりも高いことを特徴とする請求項1記載の半導体装置。
【請求項3】
前記金属膜は、バリア膜として機能する第1の金属膜と、該第1の金属膜よりも抵抗値の低い第2の金属膜と、が順次積層された積層膜であることを特徴とする請求項1または2記載の半導体装置。
【請求項4】
前記半導体基板は、シリコンからなり、
前記第1の金属膜の少なくとも最下層は、Ti膜であることを特徴とする請求項3に記載の半導体装置。
【請求項5】
前記半導体基板の主面が部分的にエッチングされて形成され、前記第1の方向に対して交差する第2の方向に延在し、縦壁面を含む内面により区画された第2の溝と、
前記第1及び第2の溝に囲まれることで形成された複数のピラーと、を有し、
前記第1の縦壁面は、前記第2の方向に対して交差する前記ピラーの一方の側壁面となる面であり、前記第2の縦壁面は、前記第2の方向に対して交差する前記ピラーの他方の側壁面となる面であることを特徴とする請求項1ないし4のうち、いずれか1項記載の半導体装置。
【請求項6】
前記ピラーの上端に形成された上部不純物拡散領域と、
前記第2の溝の縦壁面に対応する前記ピラーの側壁面に、ゲート絶縁膜を介して配置され、かつ第2の方向に延在する前記ゲート電極と、
を有することを特徴とする請求項5記載の半導体装置。
【請求項7】
前記第1及び第2の開口部は、対向配置されていることを特徴とする請求項1ないし6のうち、いずれか1項記載の半導体装置。
【請求項8】
前記上部不純物拡散領域上に、該上部不純物拡散領域と電気的に接続される記憶素子を有することを特徴とする請求項6記載の半導体装置。
【請求項9】
半導体基板の主面を部分的にエッチングして、第1の方向に延在し、かつ底面及び対向する第1及び第2の縦壁面を含む内面により区画された第1の溝を形成する工程と、
前記第1の溝の内面を覆う絶縁膜を成膜し、前記絶縁膜のうち、前記第1の溝の底部に成膜された部分に、前記第1の縦壁面を露出する第1の開口部及び前記第2の縦壁面を露出する第2の開口部を一括形成する工程と、
斜めイオン注入法により、前記第1の溝及び前記第1の開口部を介して、前記第1の縦壁面に前記半導体基板と反対導電型の不純物を選択的に注入することで下部不純物拡散領域を形成する工程と、
前記絶縁膜が形成された前記第1の溝の底部、及び前記第1及び第2の開口部を金属膜で埋め込むことで、埋め込みビット線を形成する工程と、
を含むことを特徴とする半導体装置の製造方法。
【請求項10】
前記埋め込みビット線を形成後に、前記絶縁膜のうち、前記埋め込みビット線よりも上方に形成された部分を除去することを特徴とする請求項9記載の半導体装置の製造方法。
【請求項11】
前記第1及び第2の開口部は、前記絶縁膜のうち、前記埋め込みビット線よりも上方に形成された部分を覆うように、サイドウォール状の第1のエッチングマスクを形成し、次いで、前記絶縁膜を介して、前記第1及び第2の開口部の形成領域よりも下方に位置する前記第1の溝を埋め込むように第2のエッチングマスクを形成し、その後、ウエットエッチングにより、前記第1及び第2のエッチングマスクから露出された前記絶縁膜を選択的に除去して形成することを特徴とする請求項9または10記載の半導体装置の製造方法。
【請求項12】
前記第1のエッチングマスクを形成する前に、ウエットエッチングにより、前記第1及び第2の開口部の形成領域よりも上方に形成された前記絶縁膜を後退させることを特徴とする請求項11記載の半導体装置の製造方法。
【請求項13】
前記下部不純物拡散領域を形成する工程において、前記第1及び第2のエッチングマスクを、前記不純物を注入する際のマスクとして用いることを特徴とする請求項11または12記載の半導体装置の製造方法。
【請求項14】
前記埋め込みビット線を形成する前に、前記第2のエッチングマスクを選択的に除去する工程と、前記第1のエッチングマスクを選択的に除去する工程と、を含み、
前記埋め込みビット線は、前記第1及び第2のエッチングマスクが除去された前記第1の溝内に前記金属膜を埋め込み、その後、該金属膜をエッチバックして、前記第1の溝の底部に前記金属膜に残存させることで形成することを特徴とする請求項11ないし13のうち、いずれか1項記載の半導体装置の製造方法。
【請求項15】
前記半導体基板としてp型のシリコンを用い、
前記斜めイオン注入法で前記下部不純物拡散領域にn型の不純物を導入し、
前記金属膜の少なくとも最下層がTi膜であることを特徴とする請求項9ないし14のうち、いずれか1項記載の半導体装置の製造方法。
【請求項16】
前記n型の不純物の濃度が前記半導体基板のp型の不純物濃度よりも高くなるように、前記n型の不純物を前記下部不純物拡散領域に導入することを特徴とする請求項15記載の半導体装置の製造方法。
【請求項17】
前記下部不純物拡散領域を形成する工程と前記埋め込みビット線を形成する工程との間に、斜めイオン注入法により、前記第1の溝及び前記第2の開口部を介して、前記第2の開口部から露出された前記第2の縦壁面に酸素イオンを注入し、その後、熱処理により、前記酸素イオンと前記シリコンを反応させることで、前記第2の開口部から露出される酸化シリコンを形成することを特徴とする請求項15または16記載の半導体装置の製造方法。
【請求項18】
前記半導体基板の主面を部分的にエッチングして、前記第1の方向に対して交差する第2の方向に延在し、縦壁面を含む内面により区画された第2の溝を形成することで、前記第1及び第2の溝に囲まれた複数のピラーを形成する工程を含み、
前記第1の縦壁面は、前記第2の方向に対して交差する前記ピラーの一方の側壁面となる面であり、前記第2の縦壁面は、前記第2の方向に対して交差する前記ピラーの他方の側壁面となる面であることを特徴とする請求項9ないし17のうち、いずれか1項記載の半導体装置の製造方法。
【請求項19】
前記第2の溝の縦壁面に対応する前記ピラーの側壁面に、ゲート絶縁膜を介して、ゲート電極を形成する工程と、
前記ピラーの上端に上部不純物拡散領域を形成する工程と、
を含むことを特徴とする請求項18記載の半導体装置の製造方法。
【請求項20】
前記上部不純物拡散領域上に、該上部不純物拡散領域と電気的に接続される記憶素子を形成する工程を含むことを特徴とする請求項19記載の半導体装置の製造方法。
【図1】
【図2】
【図3A】
【図3B】
【図4A】
【図4B】
【図5A】
【図5B】
【図6A】
【図6B】
【図7A】
【図7B】
【図8A】
【図8B】
【図9A】
【図9B】
【図10A】
【図10B】
【図11A】
【図11B】
【図12A】
【図12B】
【図13A】
【図13B】
【図14A】
【図14B】
【図15A】
【図15B】
【図16A】
【図16B】
【図17A】
【図17B】
【図18A】
【図18B】
【図19A】
【図19B】
【図20A】
【図20B】
【図21A】
【図21B】
【図22A】
【図22B】
【図2】
【図3A】
【図3B】
【図4A】
【図4B】
【図5A】
【図5B】
【図6A】
【図6B】
【図7A】
【図7B】
【図8A】
【図8B】
【図9A】
【図9B】
【図10A】
【図10B】
【図11A】
【図11B】
【図12A】
【図12B】
【図13A】
【図13B】
【図14A】
【図14B】
【図15A】
【図15B】
【図16A】
【図16B】
【図17A】
【図17B】
【図18A】
【図18B】
【図19A】
【図19B】
【図20A】
【図20B】
【図21A】
【図21B】
【図22A】
【図22B】
【公開番号】特開2012−59781(P2012−59781A)
【公開日】平成24年3月22日(2012.3.22)
【国際特許分類】
【出願番号】特願2010−199178(P2010−199178)
【出願日】平成22年9月6日(2010.9.6)
【出願人】(500174247)エルピーダメモリ株式会社 (2,599)
【Fターム(参考)】
【公開日】平成24年3月22日(2012.3.22)
【国際特許分類】
【出願日】平成22年9月6日(2010.9.6)
【出願人】(500174247)エルピーダメモリ株式会社 (2,599)
【Fターム(参考)】
[ Back to top ]