【課題】電源配線を介して伝播する電源ノイズを有効に抑制することができる半導体装置を提供すること。
【解決手段】異なる複数の回路に共通のパッド電極を介して給電するように構成された半導体装置において、前記パッド電極は、デジタル回路に給電するための電源配線の一部をなす導電膜（２０１Ａ）と、前記導電膜から離間して形成され、アナログ回路に給電するための電源配線の一部をなす導電膜（２０１Ｂ）と、前記導電膜（２０１Ａ，２０１Ｂ）の上層に絶縁膜を介して形成され、前記導電膜（２０１Ａ，２０１Ｂ）の夫々と層間配線手段を介して電気的に接続された導電膜（２０４）とから構成される。 （もっと読む）

【課題】抵抗体の高抵抗化を妨げることなくレイアウト面積を小さくできるようにした半導体装置の製造方法及び半導体装置を提供する。
【解決手段】シリコン基板１にＳＴＩ層３を形成する工程と、ＳＴＩ層３を介してシリコン基板１上に第１ポリシリコン膜を形成する工程と、第１ポリシリコン膜を所定形状にパターニングして抵抗体１１を形成する工程と、抵抗体１１を覆うようにシリコン基板１上にシリコン酸化膜１３を形成する工程と、シリコン酸化膜１３を覆うようにシリコン基板１上に第２ポリシリコン膜を形成する工程と、第２ポリシリコン膜にドライエッチングを施して、抵抗体１１の側面に沿ってバイアス用電極１５を形成する工程と、を含む。 （もっと読む）

【課題】半導体チップに発生するクラックを検知することができ、さらに設計の自由度が向上するとともに配線のレイアウトの自由度やＬＳＩのレイアウト効率およびパッケージ基板のレイアウト効率が向上した半導体装置を提供する。
【解決手段】本発明の半導体装置は、多層配線構造を有する半導体チップ１０と、半導体チップ１０上面において、半導体チップ１０の外周縁に沿って形成された複数の電極パッド１２と、複数の電極パッド１２から選択された２つの第１電極パッド１２ａおよび第２電極パッド１２ｂに接続するとともに、平面視において、半導体チップ１０の全外周縁に沿って設けられた配線１８とを備え、配線１８は異なる層に形成された第１配線部１４と第２配線部１６とを含み、第１配線部１４と第２配線部１６とは接続プラグを介して直列に接続されている。 （もっと読む）

【課題】 多層配線を有する半導体装置において配線層内の水分の有無を直接評価することができる配線構造及び多層配線を有する半導体装置の水分検出方法を実現する。
【解決手段】 半導体装置１の多層配線構造において、第３配線層３３より腐食されやすい材料により形成された薄膜抵抗体２０ａ、２０ｂが第３配線層３３に配置され、薄膜抵抗体２０ａ、２０ｂの抵抗値を測定可能に構成されているため、水分の侵入などにより第３配線層３３内に水分が存在する場合には、水分が第３配線層３３内を移動して薄膜抵抗体２０ａ、２０ｂに到達し、薄膜抵抗体２０ａ、２０ｂが腐食されて抵抗が急増するので、薄膜抵抗体２０ａ、２０ｂの抵抗値を測定することにより第３配線層３３内の水分の有無を直接検出することができる。 （もっと読む）

【課題】 抵抗体を備えた半導体装置の小型化、集積化を図ること。
【解決手段】 半導体基板の表面に、半導体基板とは逆の導電型であるエピタキシャル層を形成し、抵抗となる部分以外にトレンチを形成し、前記トレンチに絶縁膜を埋め込むことで互いに分離された抵抗体を3次元的に形成する。 （もっと読む）

【課題】ゲート形成溝内に埋め込んで形成される金属系ゲート電極を有するトランジスタ群と抵抗とを有する半導体装置で、抵抗値のばらつきをなくした抵抗形成を可能とする。
【解決手段】半導体基板１１に、第１トランジスタ群と、これよりも低い動作電圧の第２トランジスタ群と、抵抗３とを備え、第１トランジスタ群は、半導体基板１１上に第１ゲート絶縁膜１３を介してシリコン系材料層７１で形成された第１ゲート電極１５を有し、第２トランジスタ群は、半導体基板１１上の第１層間絶縁膜３８に形成したゲート形成溝４２内に第２ゲート絶縁膜４３を介して金属系ゲート材料を埋め込むように形成された第２ゲート電極４７、４８を有し、抵抗３は、半導体基板１１上に絶縁膜６１を介してシリコン系材料層７１と同一層で形成された抵抗本体部６２と、この上部に形成された抵抗保護層６３を有することを特徴とする。 （もっと読む）

【課題】銅めっき層をアンテナの導体に用いた、集積回路とアンテナが一体形成された半導体装置において、銅の拡散による回路素子の電気特性への悪影響を防止するとともに、密着性の良い銅めっき層を提供することを課題とする。また、集積回路とアンテナが一体形成された半導体装置において、アンテナと集積回路の接続不良に伴う半導体装置の不良を防止することを課題とする。
【解決手段】アンテナ１０１と集積回路１００が一体形成された半導体装置において、アンテナ１０１として銅めっき層を用いるとともに、そのシード層１０７としてＡｇ、Ｐｄ及びＣｕの合金を用い、バリア層１１６としてＴｉＮ又はＴｉを用いるものである。 （もっと読む）

【課題】寄生容量が低く、かつ、熱処理による抵抗値の変動が小さい抵抗素子を有する半導体装置を得ることのできる技術を提供する。
【解決手段】スパッタリングターゲット材料としてタンタルを用い、スパッタリングガスとしてアルゴンと窒素との混合ガスを用いた反応性直流スパッタリング法により、窒化タンタル膜からなる厚さ２０ｎｍ、窒素濃度３０原子％未満の第１抵抗層５ａ、及び窒化タンタル膜からなる厚さ５ｎｍ、窒素濃度３０原子％以上の第２抵抗層５ｂを順次形成した後、第１及び第２抵抗層５ａ，５ｂを加工して抵抗素子Ｒ１を形成する。窒素濃度が３０原子％以上の上部領域を設けることにより、配線工程において熱負荷が与えられても抵抗素子Ｒ１の抵抗変動率を１％未満に抑えることができる。 （もっと読む）

【課題】ＬＣＤドライバなどで小型化によるプラグの高抵抗化を抑制し、かつ、高耐圧ＭＩＳＦＥＴのゲート電極と配線間の耐圧不良を改善できる技術を提供する。
【解決手段】ＬＣＤドライバにおいて、高耐圧ＭＩＳＦＥＴでは、電界緩和用絶縁領域３上にゲート電極１０ｂの端部が乗り上げている。そして、高耐圧ＭＩＳＦＥＴ上の１層目の層間絶縁膜上にソース配線あるいはドレイン配線となる配線ＨＬ１が形成されている。このとき、半導体基板１Ｓとゲート絶縁膜８の界面からゲート電極１０ｂの上部までの距離をａ、ゲート電極１０ｂの上部から配線ＨＬ１が形成されている層間絶縁膜の上部までの距離をｂとすると、ａ＞ｂとなっている。このように構成されている高耐圧ＭＩＳＦＥＴにおいて、配線ＨＬ１は、高耐圧ＭＩＳＦＥＴのゲート電極１０ｂと平面的な重なりを有しないように配置されている。 （もっと読む）

【課題】インクジェット方式を使用してパターン形成面に任意の電気回路を製造する。
【解決手段】基板１のパターン形成面１００に、パターン形成用材料として導電性材料や絶縁性材料等を含んだ流動体１０をインクジェット式記録ヘッド２より吐出する。そしてパターン形成面１００に吐出された流動体１０を固化させて電気回路１０２とする。材料を種々に変更しながら任意のパターンを作るために、コンデンサ、コイル、抵抗、能動素子等所望の回路素子を含んだ電気回路を製造できる。 （もっと読む）

【課題】抵抗素子による半導体装置の厚みの増加や立体構造による導通不良、および抵抗素子と電極との間の界面によって生じる導通性の低下などに囚われない、接続信頼性の高い抵抗素子を備えた半導体装置を提供する。
【解決手段】第一電極１を一面に備える半導体基板２、半導体基板２の一面にあり、第一電極１と整合して第一開口部を設けた第一絶縁層３、第一絶縁層３に積層し、第一開口部と連通する第二開口部を配した第二絶縁層４、前記第一開口部と、前記第二開口部と、第二絶縁層４とを覆うように配したシード層５、および第一電極１と電気的に接続し、前記第二開口部を覆うようにシード層５上に配した第二電極６、を少なくとも備える半導体装置であって、シード層５は多層をなし、少なくとも第二電極６に接したシード層５上部は第二電極６と同じパターンであり、シード層５下部は抵抗素子として機能することを特徴とする半導体装置を提供する。 （もっと読む）

【課題】本発明は、ボンディングによって圧力を加えても抵抗値が変動しない半導体装置を提供することを目的とする。
【解決手段】Ｎ形半導体からなる第１の抵抗素子２０及びＰ形半導体からなる第２の抵抗素子２２は、直列接続されている。集積回路１２に電気的に接続された電極１４上にはバンプ１８が設けられている。第１の抵抗素子２０は、バンプ１８とオーバーラップして第１の抵抗値を有する第１のオーバーラップ部２４を含む。第２の抵抗素子２２は、バンプ１８とオーバーラップして第２の抵抗値を有する第２のオーバーラップ部２６を含む。第１のオーバーラップ部２４は、受ける荷重に比例して第１の抵抗値が低下する性質を有する。第２のオーバーラップ部２６は、受ける荷重に比例して第２の抵抗値が増加する性質を有する。第１の抵抗値の低下率は、第２の抵抗値の増加率のｘ倍である。第１の抵抗値は、第２の抵抗値の１／ｘ倍である。 （もっと読む）

【課題】電気特性の信頼性を向上させることができる半導体装置を提供する。
【解決手段】ＬＣＤドライバＩＣ１４（半導体装置）は、トランジスタ素子３１と、トランジスタ素子３１を電気的に分離するためのＳＴＩ分離層３２と、ＳＴＩ分離層３２及び拡散領域４３上に跨って形成されたゲート配線３４と、ゲート配線３４とＳＴＩ分離層３２との間に形成された絶縁膜４１とを有する。絶縁膜４１は、ゲート配線３４に印加される高電圧に対して絶縁耐圧を確保するために用いられる。このような構成のＬＣＤドライバＩＣ１４によれば、製造過程においてＳＴＩ分離層３２に欠陥が生じた場合であっても、欠陥の影響を受けることなく、ゲート配線３４に高電圧を印加することが可能となる。 （もっと読む）

【課題】抵抗配線の配線幅のばらつきを抑えることで、抵抗値のばらつきを抑えることができる半導体装置及び半導体装置製造方法を提供する。
【解決手段】基板５０上に配置される各種の素子を絶縁するフィールド酸化膜５１と、フィールド酸化膜５１上に線状の抵抗が列状に形成されてなる抵抗配線１６とを備える半導体装置において、フィールド酸化膜５１に底面２が平坦な凹部１と、凹部１の底面２の上方に抵抗配線１６とを備えた。 （もっと読む）

【課題】ダマシンゲートプロセスを用いて抵抗素子を形成する場合、精度のよい抵抗素子を形成すされた半導体装置意およびその製造方法を提供する。
【解決手段】基板１０に絶縁膜１５が形成され、絶縁膜１５に抵抗素子用溝１５ｂが形成され、抵抗素子用溝１５ｂ内において抵抗素子用溝１５ｂの全ての側壁面から少なくとも所定の距離Ａ離間して抵抗素子１７ｂが形成されている構成とする。 （もっと読む）

【課題】金属抵抗素子の形成位置を画定するための写真製版技術における露光時にレジスト膜中に定在波が発生するのを防止して金属抵抗素子の寸法バラツキを低減する。
【解決手段】金属抵抗素子２７の下地絶縁膜２３は、金属抵抗素子２７の長手方向において、金属抵抗素子２７の接続孔２５，２５間における上面の４０％以上の部分を占める上側に凸の１つの曲面を備えている。金属抵抗素子２７はその長手方向において下地絶縁膜２３の曲面に起因して、コンタクト、コンタクト間における上面及び下面の４０％以上の部分を占める上側に凸の１つの曲面を備えている。金属抵抗素子２７の形成位置を画定するための写真製版技術における露光時に、金属抵抗素子２７を形成するための金属膜の上面及び下面で露光光の反射光は上記曲面により散乱されるので、反射光と入射光によるレジスト膜中での定在波の発生が防止される。 （もっと読む）

【課題】電気特性の信頼性を向上させることができる半導体装置を提供する。
【解決手段】ＬＣＤドライバＩＣ１４（半導体装置）は、トランジスタ素子３１と、ＳＴＩ分離層３２と、ＬＯＣＯＳ分離層３３と、抵抗素子３４とを有する。ＬＯＣＯＳ分離層３３は、ＳＴＩ分離層３２と共に、トランジスタ素子３１を電気的に分離するために用いられる。ＬＯＣＯＳ分離層３３上には、電気抵抗を得るために用いられる抵抗素子３４が、ゲート絶縁膜３７を介して形成されている。抵抗素子３４は、例えば、ポリシリコン膜である。抵抗素子３４は、例えば、層間絶縁膜４２に形成されたコンタクトプラグ及び金属配線層を介して高電圧端子３９（＋１５Ｖ）と接続されている。 （もっと読む）

【課題】ポリシリコン抵抗素子内の不純物濃度の変動を抑制することを目的とする。
【解決手段】半導体装置の製造方法は、基板にポリシリコン膜を成膜する工程と、前記ポリシリコン膜に所定のパターンを形成する前に前記ポリシリコン膜に不純物を注入する第１注入工程と、前記ポリシリコン膜上に第１の拡散防止膜を成膜する工程と、前記ポリシリコン膜に注入した前記不純物を活性化させるための熱処理を行う工程と、を備える。 （もっと読む）

【課題】面積上の不利益を低減する事が出来る、抵抗容量構造体及びその製造方法を提供する。
【解決手段】抵抗容量構造体１０はマイクロ電子回路内の少なくとも２つのノード間の電気容量を提供する。抵抗容量構造体の最下プレート１２は電気抵抗層を含み、これは回路内の別のノードとの間の電気抵抗経路を提供する。抵抗容量構造体は、中間レベルの誘電体層１４の上面又はその中に形成することができる。もしくは、電気抵抗層は、中間レベルの誘電体層の間に配置されたキャビティを充填して、結果的に中間レベルの誘電体層の間の電気抵抗経路を提供するために使用できる。 （もっと読む）

【課題】抵抗変化型メモリ素子の抵抗変化の安定性と抵抗変化比を向上させた半導体装置の製造方法を提供する。
【解決手段】基板１１を酸化物チャンバＦ３に搬入し、チタンを主成分とする第一ターゲットを酸素雰囲気の下でスパッタさせてチタン酸化物からなる酸化物層を形成し、酸化物層を有する基板１１を照射チャンバＦ４に搬入し、酸化物層の表面にさらに酸素ラジカルを照射して可変抵抗体を形成した。 （もっと読む）