【課題】複数に分割された接続部とこれらの接続部の間に形成された抵抗体とが、電極パッドにより良好に接続される半導体装置の製造方法を提供すること。
【解決手段】複数のＦＥＴ１２が化合物半導体基板１１上に並列に形成され、ゲートパッド２７が複数に分割された半導体装置の製造方法であって、化合物半導体基板１１上に抵抗体２２を形成する工程と、抵抗体２２上にこの抵抗体２２を保護する保護パターン２３を形成する工程と、複数のＦＥＴ１２、抵抗体２２および保護パターン２３を含む化合物半導体基板１１上に保護膜２４を形成する工程と、複数のＦＥＴ１２の各電極１３、１４、１５をそれぞれ接続する電極接続部１７、１８、２１上および保護パターン２３上の保護膜２４をエッチングにより除去する工程と、エッチングにより除去した位置に電極パッド２５、２６、２７を形成する工程と、を具備する。 （もっと読む）

【課題】容易に抵抗を調節することができ、高集積化が可能な導電構造物を含む半導体装置及びその製造方法を提供する。
【解決手段】半導体装置は、基板上に配置され、基板の導電領域を露出させる開口部を含む絶縁膜と、開口部内に配置されるバリア膜パターンと、バリア膜パターン上に配置され、開口部の外部に延長される酸化された部分及び開口部内に位置する酸化されなかった部分を含む導電パターンと、を具備し、導電パターンの幅がバリア膜パターンの厚さによって決定される。 （もっと読む）

【課題】抵抗値の調整が容易な半導体装置及びその製造方法を得る。
【解決手段】シリコン基板上に所定間隔で形成された配線層と、前記シリコン基板上及び前記両配線層上に形成されたパッシベーション膜と、前記両配線間の前記パッシベーション膜上に形成された抵抗体層と、前記抵抗体層上に形成された、各配線層と抵抗体層とを導通する電極層とを備え、前記抵抗体層上に、前記両電極層間における該抵抗体層の平面的な大きさを決める絶縁バリア層を形成した。 （もっと読む）

【課題】安定して配線と抵抗体薄膜との接触が可能な接続構造をもつ薄膜抵抗素子を実現する。
【解決手段】互いに離間する２つの電極配線（３Ａ,３Ｂ）に、抵抗体薄膜５を接続させている。２つの電極配線の各々が、主配線部３ｍと、当該主配線部３ｍのコア配線部３ｃより酸化されにくい導電材料で側面に形成されている側壁導電膜３ｓとを有する。抵抗体薄膜５は、２つの電極配線の各々に対して、側壁導電膜３ｓを介して電気的に接続している。 （もっと読む）

【課題】製造工程数や面積の増大を招くことなく、金属薄膜抵抗の抵抗率を異ならせる素子構造を提案する。
【解決手段】基板に形成された積層構造における絶縁層間の導電膜配置階層の１つに、抵抗素子の抵抗値を規定する抵抗膜５が配置されている。また、抵抗膜５の厚さ方向の少なくとも一方の他の導電膜配置階層に、水素吸蔵金属３が、抵抗膜５と絶縁された状態で、かつ金属抵抗膜の少なくともコンタクトエッジ間の領域の全域と平面視で重なる位置と大きさで配置されている。 （もっと読む）

【課題】多層配線の下地半導体基板への配線引き出し部のコンタクト抵抗均一化を図った半導体集積回路装置の提供。
【解決手段】半導体集積回路装置は、半導体基板と、前記半導体基板上に複数層積層形成された配線と、前記配線の引き出し領域に前記配線の延長部として形成されて、所定幅のスペースを介して対向するメタル片対により構成されるフックアップ部７３と、前記フックアップ部のメタル片対のスペースを貫通するように埋め込まれたコンタクト導体７２とを有し、前記配線の少なくとも２層の間で前記フックアップ部のメタル片対のスペース幅を異ならせた。 （もっと読む）

【課題】ヒューズ用開口部からガードリング外への水分等の伝達をより強固に防止する。
【解決手段】下地絶縁膜３上に第１シリコン膜パターンからなるシリコンヒューズとシリコン配線パターン７が形成されている。第１シリコン膜パターンとは別途形成された第２シリコン膜パターンからなり、上方から見てヒューズ５の周囲を取り囲み、一部分がシリコン配線パターン７上を跨いで下地絶縁膜上に環状に形成されたシリコンガードリング１１が形成されている。シリコンガードリング１１と交差している部分のシリコン配線パターン７表面にシリコン表面絶縁膜９が形成されている。シリコン配線パターン７とシリコンガードリング１１はシリコン表面絶縁膜９により互いに絶縁されている。シリコンガードリング１１上に金属材料からなる環状のガードリング１７，１９，２５，２７が上方から見てヒューズ５の周囲を取り囲んで形成されている。 （もっと読む）

【課題】塗装プロセスを用いた印刷技術により必要な配線やトランジスタ等の素子を形成するにあたり、前記配線の精度を容易に確保することができると共に配線形成に要する時間を短縮することができ、そして、これにより必要な配線やトランジスタ等の素子を実装・搭載した半導体デバイスのトータルのタットタイムを短縮することができる有利な構造の素子内蔵型配線フィルムを提供すること。
【解決手段】長尺の絶縁テープ１もしくは絶縁シート上に微細な配線パターン２を形成した配線フィルム３上に、配線パターン２を構成する配線４の一部を取り込んでトランジスタ、キャパシタ、抵抗等の素子を構成する材料を含有するインクを用いた塗装プロセスを施すことにより、前記素子を直接且つ一体に形成した、素子内蔵型配線フィルム。 （もっと読む）

【課題】効率のよいエッチングを行うことを可能とする。
【解決手段】ゲート配線３および抵抗配線６の一部をそれぞれ露出させるコンタクトホール１０，１１を含む。コンタクトホール１０の形成のためにエッチングされる絶縁膜の量は、コンタクトホール１１の形成のためにエッチングされる絶縁膜の量より多く、絶縁膜のうちゲート配線３の上部の絶縁膜は、水平面に対し傾斜している。 （もっと読む）

【課題】汎用性が高く、低コストで省資源である方法を採用し、実用性に富み、任意の場所、任意の形状に金属又は半導体を二次元的又は三次元的に形成できる半導体素子及びその製造装置を提供する。
【解決手段】炭素材料と金属酸化物材料又は半導体酸化物材料とを有する還元反応構造１Ａを持つ層構造３０Ａを準備し、還元反応構造１Ａに対して局所的にエネルギーを集中することが可能で、かつ還元反応構造１Ａに対して２次元的又は３次元的に走査することが可能な熱源を用い、この熱源によって酸化還元反応が起こる温度以上に還元反応構造１Ａの一部を走査しつつ選択的に加熱して、炭素材料により金属酸化物材料又は半導体酸化物材料をそれぞれ金属又は半導体に還元し、所望の形状の金属領域又は半導体領域（金属層又は半導体層３Ａ）を形成することによって製造されることを特徴とする半導体素子４０Ａとすることにより上記課題を解決する。 （もっと読む）

【課題】高周波デバイスを形成する複数の素子を一つのチップに形成できる技術を提供する。
【解決手段】基板１上にて抵抗素子および容量素子の下部電極を同一の多結晶シリコン膜から形成し、前記多結晶シリコン膜とは異なる同一の多結晶シリコン膜およびＷＳｉ膜からパワーＭＩＳＦＥＴのゲート電極、容量素子の上部電極、ｎチャネル型ＭＩＳＦＥＴのゲート電極およびｐチャネル型ＭＩＳＦＥＴのゲート電極を形成し、領域ＭＩＭにおいては基板１上に堆積された酸化シリコン膜３０上に形成された配線を下部電極とし酸化シリコン膜３４上に形成された配線を上部電極とする容量素子ＭＩＭＣを形成し、酸化シリコン膜３４上に堆積された酸化シリコン膜３７上に堆積された同一のアルミニウム合金膜を用い領域ＩＮＤにて配線３９Ａからなるスパイラルコイルを形成し、領域ＰＡＤでは配線３９Ｂからなるボンディングパッドを形成する。 （もっと読む）

【課題】新たな工程を追加することなく信頼性の高い半導体装置およびその製造方法を提供すること。
【解決手段】半導体素子を表面側に有する基板１１と、半導体素子を覆うように基板１１に積層された第１絶縁膜１２と、第１絶縁膜１２を厚さ方向に貫通する貫通孔の内面に積層されたバリア導電層１３を介して貫通孔内に埋め込まれたコンタクトプラグ１４と、第１絶縁膜１２の表面に形成されてコンタクトプラグ１４を介して半導体素子と電気的に接続された１種類以上の機能層とを備え、前記機能層は、バリア導電層１３の材料と同じ材料からなり第１絶縁膜１２の表面の所定領域に積層された第１バリア導電層１３と、第１バリア導電層１３上に、直接積層されるか、または第２絶縁膜１５を介して積層されるか、またはそれらの両方の形態で積層された第２バリア導電層１６と、第２バリア導電層１６に積層された導電層１７とを有してなることを特徴とする半導体装置。 （もっと読む）

【課題】金属−絶縁体相転移材料として二酸化バナジウム（ＶＯ₂）を用いた機能要素の形成方法及びこれによって形成された機能要素、並びに機能デバイスの製造方法及びこれによって製造された機能デバイスを提供すること。
【解決手段】基板４０の面に、金属−絶縁体相転移材料１０としてＶＯ₂薄膜が形成されており、平行な２つの電極１５ａ、１５ｂがＶＯ₂薄膜の面に形成されている。両電極を結ぶ複数の機能要素としての金属配線２０ａ〜２０ｅは、レーザ光源３０からのレーザ３５がＶＯ₂薄膜に走査方向３７で走査され、レーザ３５によって照射されたＶＯ₂薄膜の部分が絶縁相から金属相に相転移して金属化されるにことよって形成される。金属配線が形成された領域の少なくとも一部にレーザを照射し、高温（例えば、１００℃）とした後、低温（例えば、室温）に冷却して絶縁体化させて、金属配線が形成された領域の少なくとも一部を消去することができる。 （もっと読む）

【課題】シールリングを加工することなく、半導体装置周辺部の異常を検出可能な半導体装置を提供する。
【解決手段】多層配線層が形成された半導体基板２上に、複数の電極端子５，６，７，８，９を設けるとともに、半導体基板２の外周部に設けられたシールリング３，４と、電極端子５，６，７，８，９とを電気的に接続する不純物注入領域（ドープ領域）２ａ，２ｂ，２ｃを半導体基板２に形成することで、電極端子５，６，７，８，９間の抵抗などを測定することにより、半導体装置１周辺部の異常が検出可能になる。 （もっと読む）

【課題】印加電界の履歴によって抵抗値が変化する抵抗変化層を有するスイッチ素子を多層配線中に形成し、かつ配線又は抵抗変化層の表面がダメージを受けることを抑制できるようにする。
【解決手段】この半導体装置は、第１配線層１２、第２配線層１６、及びスイッチビア３５を備える。第１配線層１２は第１配線３２を有しており、第２配線層１６は第２配線３９を有している。スイッチビア３５は、第１配線３２と第２配線３９を接続する。またスイッチビア３５は、少なくとも底部に、抵抗変化層３３を有しているスイッチ素子を有している。抵抗変化層３３は、電界印加履歴に応じて抵抗値が変化する。 （もっと読む）

【課題】抵抗値を調整可能な半導体装置をコンパクト化する。
【解決手段】基板接続領域と、外部配線接続領域と、基板接続領域と外部配線接続領域との間に設置される抵抗調整領域とを、１つの電極パッドに形成し、コンパクト化する。電極パッドの抵抗調整領域に対してトリミングを行うことによって、電極パッドの基板接続領域と外部配線接続領域との間の抵抗値を調整することができる。これによって、抵抗値を調整可能な半導体装置をコンパクト化することができる。 （もっと読む）

【課題】本発明は、裏面コンタクト電極と拡散層とのコンタクト抵抗が低減して、半導体装置の動作速度の向上を図ることを可能にする。
【解決手段】基板１０の表面側に形成された拡散層２５Ｐ、２６Ｐ、２５Ｎ、２６Ｎと、前記拡散層２５Ｐ、２６Ｐ、２５Ｎ、２６Ｎの表面に形成されていて前記拡散層２５Ｐ、２６Ｐ、２５Ｎ、２６Ｎよりも抵抗が低い低抵抗部２７Ｐ、２８Ｐ、２７Ｎ、２８Ｎと、前記基板１０の裏面側より前記基板１０を貫通して前記拡散層２５Ｐ、２６Ｐ、２５Ｎ、２６Ｎを通して前記低抵抗部２７Ｐ、２８Ｐ、２７Ｎ、２８Ｎに接続された裏面コンタクト電極６３Ｐ、６４Ｐ、６３Ｎ、６４Ｎを有する。 （もっと読む）

【課題】大量生産上、大型の基板に適している半導体装置を提供する。
【解決手段】ゲート電極と、チャネルを含む島状半導体層と、島状半導体層上に形成されたドレイン配線およびソース配線とを有し、島状の半導体層は、Ｉｎ−Ｇａ−Ｚｎ−Ｏを含み、ドレイン配線及びソース配線は島状半導体層をキャリアの移動方向と垂直に横断し、チャネルの長さはドレイン配線およびソース配線の間隔に等しいことを特徴としている。 （もっと読む）

【課題】段差上に被覆された被エッチング膜を大幅にオーバーエッチングすることなく、エッチング残渣を除去することができるとともに、下地酸化膜を薄膜化することができる半導体装置の製造方法を提供する。
【解決手段】配線パターンが形成された半導体基板上に酸化膜を被覆する工程と、酸化膜上に導電材料の被エッチング膜を被覆する工程と、炭素を含まず硫黄を含む化合物を添加して、被エッチング膜を酸化膜に対して選択性を持たせつつプラズマエッチングしてパターニングする工程とを含む。 （もっと読む）

【課題】トランジスタのリーク電流の低減。
【解決手段】半導体材料の表面に沿って互いに隣接する複数の電気素子要素と、複数の電気素子要素を覆う、シリコンを含まない下層保護絶縁膜と、下層保護絶縁膜の上に配置され、シリコンを含む上層保護絶縁膜と、を備える半導体装置が提供される。上記半導体装置において、複数の電気素子要素の少なくとも一つは、シリサイド化される金属を含有でき、下層保護絶縁膜は、電気素子要素に含有される金属と上層保護絶縁膜に含有されるシリコンとの接触を阻害できる。下層保護絶縁膜は、比誘電率が１０以上の高誘電体層を有してよい。上層保護絶縁膜は、シリコンおよび窒素を含有することができる。 （もっと読む）