無電解堆積および電気堆積プロセスをインサイチュで実行することによって、非常に信頼性のあるメタライゼーションが供給され、その際に、シード層を形成する、従来の化学気相堆積（ＣＶＤ）、原子層堆積（ＡＬＤ）ならびに物理気相堆積（ＰＶＤ）技術にみられるような、汚染物質ならびにデバイススケーリングに関する欠点を克服することができる。ある実施例では、バリア層はさらに、ウェット堆積プロセスに基づいて堆積される。
（もっと読む）

【課題】高アスペクト比の貫通孔の内側へ貫通孔配線となる金属部を形成する電気メッキ工程におけるメッキ時間を短縮可能な半導体ウェハへの貫通孔配線の形成方法を提供する。
【解決手段】半導体ウェハ２０ａの一表面の開口径が他表面の開口径に比べて大きなテーパ状の貫通孔２２をドライエッチングにより形成し（図１（ｄ））、半導体ウェハ２０ａの一表面側および他表面側および貫通孔２２の内周面に絶縁層２３を形成し（図１（ｅ））、半導体ウェハ２０ａの他表面側で絶縁層２３の表面に金属薄膜４３を形成し（図１（ｆ））、半導体ウェハ２０ａの他表面側において貫通孔２２を閉塞する導電体部４５を形成し（図１（ｇ））、半導体ウェハ２０ａの一表面側に陽極を対向配置し導電体部４５を陰極として貫通孔配線２４となる金属部２４ａを電気メッキにて陰極における貫通孔２２側の露出表面から半導体ウェハ２０ａの厚み方向に沿って析出させる（図１（ｈ））。 （もっと読む）

【課題】例えアスペクト比が高く、深さが深いビアホール等の凹部にあっても、銅等の金属材料を、内部にボイドを発生させることなく、凹部内に高速かつ確実に埋込むことができるようにする。
【解決手段】凹部２０２を有し該凹部２０２の内部を含む表面に通電層２０６を形成した基板Ｗを用意し、凹部２０２の内部を除く通電層２０６の表面に電着法で高分子絶縁膜２０８を形成し、高分子絶縁膜２０８を形成した基板Ｗの表面に電解めっきを行って凹部２０２内に金属材料２１０を埋込む。 （もっと読む）

【課題】下層導電体と上層導電体とを接続する低抵抗のコンタクトを安定して形成する。
【解決手段】コンタクト孔１７が形成されたシリコン酸化膜１５上にチタン膜１９を形成し、当該状態でコンタクト孔１７の底部に露出したポリシリコンプラグ１３の表面の自然酸化膜１８をスパッタエッチングにより除去する。このとき、シリコン絶縁膜１５の上面はチタン膜１９で被覆されているためシリコン酸化膜１５のスパッタエッチングが防止される。したがって、コンタクト孔１７底部にスパッタエッチされたシリコン酸化膜が再付着することが防止され、低抵抗で抵抗ばらつきの小さいコンタクトを安定して製造することが可能となる。 （もっと読む）

【課題】 デバイス密度を増加させるために、Ｓ／Ｄコンタクト・ホールが、トランジスタ構造体のゲートに近接して形成されるが、ゲートから電気的に絶縁された、トランジスタ構造体（及びその製造方法）を提供すること。
【解決手段】 構造体、及びその製造方法である。この構造体は、（ａ）第１のＳ／Ｄ領域と第２のＳ／Ｄ領域との間に配置されたチャネル領域と、（ｂ）チャネル領域上のゲート誘電体領域と、（ｃ）ゲート誘電体領域上にあり、かつ、ゲート誘電体領域によりチャネル領域から電気的に絶縁されたゲート領域と、（ｄ）ゲート領域上の保護アンブレラ領域であって、保護アンブレラ領域は第１の誘電体材料を含み、ゲート領域が完全に保護アンブレラ領域の影の中にある、保護アンブレラ領域と、（ｅ）（ｉ）第２のＳ／Ｄ領域の真上にあり、これと電気的に接続され、かつ、（ｉｉ）保護アンブレラ領域のエッジと位置合わせされた充填されたコンタクト・ホールであって、コンタクト・ホールは、第１の誘電体材料とは異なる第２の誘電体材料を含む層間誘電体（ＩＬＤ）層によってゲート領域から物理的に分離された充填されたコンタクト・ホールと、を含む。 （もっと読む）

【課題】炭素含有膜エッチング方法及びこれを利用した半導体素子の製造方法を提供する。
【解決手段】炭素含有膜上に炭素含有膜の上面を一部露出させるマスクパターンを形成し、マスクパターンをエッチングマスクとして利用して、Ｏ_２、及びＳｉ含有ガスからなる混合ガスのプラズマによって炭素含有膜を異方性エッチングする炭素含有膜エッチング方法である。これにより、高密度セルアレイ領域で互いに隣接した２個のコンタクトホールの間隔が数十ｎｍまたはそれ以下のレベルに小さくなっても、コンタクトホールが互いに良好に分離して隣接した単位セル間の短絡が防止される。 （もっと読む）

【課題】 信頼性及び歩留りの低下を防止することが可能な半導体装置及びその製造方法を提供する。
【解決手段】 バイアホール１８が形成された半導体基板１１と、半導体基板１１の表面上に形成された絶縁膜１３と、絶縁膜１３、バイアホール１８の内壁及び半導体基板１１の表面上に形成されたスパッタ金属層１４と、絶縁膜１３上のスパッタ金属層１４を除くスパッタ金属層１４上に形成された第１のメッキ層１５と、第１のメッキ層１５及びスパッタ金属層１４上に形成された第２のメッキ層１６とを備える。 （もっと読む）

【課題】絶縁層に形成された高アスペクト比の溝やビア孔に電気銅メッキを行うとき、メッキ層中でのボイド（空孔）発生が抑制された配線層やビアの形成を可能とする。
【解決手段】溝やビア孔の底面部に、電気メッキを促進する添加剤を含む膜を選択的に形成してから、電気銅メッキを行う。この底面部のメッキ促進添加剤含有膜は、メッキ促進添加剤を含む溶液に、メッキ形成用の開口基板を浸漬しつつ脱気して開口部内の気泡を除去した後、スピン・リンス法と乾燥処理を行って形成する。 （もっと読む）

【課題】半導体装置内に非常に小さいトレンチを形成する方法を提供する。
【解決手段】これら小さいトレンチの形成は、第１誘電体層の特性を局部的に化学的に変換することに基づいており、前記第１誘電体層内のパターニングされた穴の側壁が局部的に変化させられ、第１エッチング物質によりエッチング可能となる。その後、パターニングされた構造内に第２誘電体層が積層され、小さいトレンチが得られるように第１誘電体材料のダメージを受けた部分が除去される。誘電体層の特性を化学的に変化させることにより得られた小さなトレンチは、（１０−３０ｎｍ単位の）非常に小さいトレンチ内でのバリアーの積層、銅メッキ及びシード層の積層の研究をするための試験手段として用いることができる。 （もっと読む）

【課題】 ハードマスクで形成されたアルミニウム（Ａｌ）を含有する金属膜をプラズマエッチングする場合において、サイドエッチングを抑制し異方性形状を得ることができるエッチング方法を提供する。
【解決手段】 エッチングガスに、三塩化ホウ素（ＢＣｌ３）、塩素（Ｃｌ２）、メタン（ＣＨ４）、エチレン（Ｃ２Ｈ４）、アルゴン（Ａｒ）の混合ガス、もしくは三塩化ホウ素（ＢＣｌ３）、塩素（Ｃｌ２）、メタン（ＣＨ４）、アセチレン（Ｃ２Ｈ２）、アルゴン（Ａｒ）の混合ガスを用いることにより、サイドエッチング無く異方性形状、低パーティクルを提供する。 （もっと読む）

【課題】本発明は、特に集積回路の配線の製造において銅拡散防止層をコーティングするための、電気めっき用組成物に関する。
【解決手段】
本発明によれば、本組成物は、溶媒中の溶液に、０．４〜４０ｍＭの濃度の銅イオン源と；１級脂肪族アミン、２級脂肪族アミン、３級脂肪族アミン、芳香族アミン、窒素複素環化合物およびオキシムからなる群から選択される少なくとも１種の銅錯化剤とを含み；
銅／錯化剤のモル比は０．１〜２．５、好ましくは０．３〜１．３であり；かつ、
上記組成物のｐＨが７未満、好ましくは３．５〜６．５であることを特徴とする。 （もっと読む）

【課題】 半導体記憶装置に係り、特に、高集積化されたＤＲＡＭを、少ない工程数で、且つ微細なセル面積で実現できる半導体記憶装置及びその製造方法を提供する。
【解決手段】 半導体基板１０に形成されたメモリセルトランジスタと、メモリセルトランジスタのゲート電極２０の上面及び側面を覆う絶縁膜４２と、ソース拡散層２４上に開口したスルーホール４０と、ドレイン拡散層２６上に開口したスルーホール３８とが形成された層間絶縁膜３６と、スルーホール４０内壁及び底部に形成され、ソース拡散２４層に接続されたキャパシタ蓄積電極４６と、キャパシタ蓄積電極４６を覆うキャパシタ誘電体膜４８と、キャパシタ誘電体膜４８を覆うキャパシタ対向電極５４とを有するキャパシタと、スルーホール３８の内壁及び底部に形成され、ドレイン拡散層と接続されたコンタクト用導電膜４４とにより構成する。 （もっと読む）

【課題】 多層回路基板又はウエハーにおいて、孔径２５ミクロン以下、アスペクト比５以上の微細孔でも完全に液状粘性材料又は低融点合金の溶融物を充填できる方法である。
【解決手段】 多層回路基板又はウエハーに設けられた貫通孔又は非貫通孔に充填材を充填する方法であって、前記充填材を真空雰囲気下で前記多層回路基板又はウエハー上に孔版印刷した後、雰囲気を大気圧又は大気圧を超える圧力にして差圧充填すると共に、孔版印刷過程及び差圧充填過程を通じて前記多層回路基板又はウエハーに超音波振動を与える。充填材としては液状粘性材料、低融点合金粉末、又は低融点合金溶融物などが挙げられる。 （もっと読む）

【課題】 製品不良の原因となる開口不良を感度よく検出することが可能な、開口不良の評価方法及び半導体装置の製造方法を提供する。
【解決手段】 本発明は、半導体基板１上に設けられた第１の絶縁膜２に形成され、かつ少なくとも１つの接続孔を有する接続孔パターンの開口不良を評価する方法であって、接続孔パターンを半導体基板１に転写する転写工程と、転写工程後に第１の絶縁膜２を除去する除去工程と、転写工程にて接続孔パターンが転写された場合に、開口不良がない正常接続孔３であると判定する一方、接続孔パターンが転写されない場合には、開口不良が生じた不良接続孔４である判定する判定工程とを含む。 （もっと読む）

【課題】 アスペクト比の高い微細コンタクトホールを容易に制御性良く形成することができる半導体装置の製造方法を提供する。
【解決手段】 本発明は、絶縁膜に開孔を形成する半導体装置の製造方法であって、基体上に絶縁膜を形成する工程と、絶縁膜上にエッチングマスクとなる第１のエッチングマスク膜を形成する工程と、第１のエッチングマスク膜に開口を形成する工程と、該開口を用いて、絶縁膜に第１の異方性エッチングにより絶縁膜の膜厚よりも浅い第１の開孔を形成する工程と、第１のエッチングマスク膜を除去する工程と、絶縁膜上に第２のエッチングマスク膜を、前記第１の開孔の開口部を塞がないようにエッチングマスクとなるエッチングマスク膜を形成し、開口部に自己整合的に開口を形成する工程と、第２の異方性エッチングにより、第１の開孔の下部に第２の開孔を形成することにより開孔を形成することを特徴とする半導体装置の製造方法である。 （もっと読む）

【課題】 拡散防止機能を高めることが可能な半導体装置の製造方法を提供する。
【解決手段】 （ａ）半導体基板上に形成された酸素を含有する絶縁体の表面上に、銅以外に少なくとも２種類の金属元素を含む銅合金皮膜を形成する。（ｂ）銅合金皮膜上に、純銅または銅合金からなる金属膜を形成する。（ｃ）工程ａまたは工程ｂの後に、絶縁体中の酸素と銅合金皮膜中の金属元素とが反応して絶縁体の表面に金属酸化物膜が形成される条件で熱処理を行う。 （もっと読む）

【課題】 １．５以上の高アスペクト比である微細ホールに対しても、金属配線膜を埋め込むことができるように、ホールへの金属配線膜の埋め込み性を従来よりも向上させる。
【解決手段】 ＴｉＮ膜の成膜工程６３で、スパッタにより、ホールの内壁に沿ってＴｉＮ膜を成膜する。このとき、成膜温度を、従来よりも低温の１５０℃とすることで、アモルファス構造のＴｉＮ膜を形成する。その後、スパッタ工程６４、６５で、アモルファス構造のＴｉＮ膜の表面上にＡｌ合金膜を形成することで、ＴｉＮ膜を下地とした状態で、Ａｌ合金膜をコンタクトホールの内部に埋め込む。このように、Ａｌ合金膜の下地となるＴｉＮ膜をアモルファス構造にすることで、ＴｉＮ膜の表面エネルギーを大きくし、ＴｉＮ膜のＡｌ合金膜に対する濡れ性を従来よりも向上させることができ、ホールへのＡｌ合金膜の埋め込み性を従来よりも向上させることができる。 （もっと読む）

【課題】 本発明は、シロキサン結合を含む絶縁層を選択的にエッチングする技術について提供することを課題とする。また、本発明は、エッチングの際に生じる不具合に起因した動作不良等の低減された半導体装置を提供することを課題とする。
【解決手段】 本発明の一は、半導体層と導電層との上に設けられ、シロキサン結合を含む絶縁層を、絶縁層の上に設けられた感光性樹脂をマスクとし、臭化水素ガスと酸素ガスとを含む処理用ガスを用いて絶縁層をエッチングする工程を含むことを特徴とする半導体装置の作製方法である。 （もっと読む）

【課題】 所望の形状を有するホールを的確に形成することが可能な半導体装置の製造方法を提供する。
【解決手段】 下地領域１１上に、下層有機絶縁膜１２を形成する工程と、下層有機絶縁膜上に無機絶縁膜１３を形成する工程と、無機絶縁膜上に上層有機絶縁膜１４を形成する工程と、上層有機絶縁膜を貫通する第１の貫通部分及び無機絶縁膜を貫通する第２の貫通部分を有する第１のホール２３を形成する工程と、酸素ガス及び窒素ガスの少なくとも一方を含んだエッチングガスを用いて上層有機絶縁膜及び第１のホール下の下層有機絶縁膜に対してドライエッチングを行い、第２の貫通部分及び下層有機絶縁膜を貫通する第３の貫通部分を有する第２のホールを形成するとともに、上層有機絶縁膜を除去する工程とを備え、ドライエッチングは、ドライエッチングが行われるチャンバー内におけるエッチングガスのレジデンスタイムが０．２５秒以上となる条件で行われる。 （もっと読む）

【課題】 低抵抗の電気的接続構造を提供する。
【解決手段】 導電体に炭素細長構造体が電気的に接続された電気的接続構造において、導電体上に、導電性触媒担持体層と炭素細長構造体を生成するための触媒微粒子層と炭素細長構造体とを順次積層して、電気的接続構造を得る。 （もっと読む）