【課題】低温プロセスで、アスペクト比の高い微細なホール、トレンチ等の上部でオーバーハングが発生することなく、カバレージ良くＺｒＢ_２膜等のバリア膜を形成する方法の提供。
【解決手段】基板を５０〜４５０℃に加熱し、Ｚｒ(ＢＨ_４)_４ガスを０．１〜１０秒の間、０．５〜２００ｓｃｃｍの流量で導入し、真空チャンバー内の圧力がＺｒ(ＢＨ_４)_４の導入時の圧力に比べ１／５以下になった時点で原料の吸着工程を終了し、チャンバー内へ触媒室で励起されたＨ_２ガス及び／又はＮＨ_３ガスからなる反応ガスを０．１〜１０秒の間、２０〜１０００ｓｃｃｍの流量で導入し、チャンバー内の圧力が、反応ガス導入時の圧力に比べ１／５以下になった時点で反応工程を終了させて、バリア膜を得る。 （もっと読む）

【課題】 配線及びコンタクトを微細化しながら活性領域の増大を抑制して、配線と活性領域とのコンタクトを良好に保つ。
【解決手段】 半導体装置では、配線Ｍ１乃至Ｍ３がＹ方向に平行して設けられ、配線直下に活性領域ＳＤＧが設けられ、配線Ｍ２が第１のコンタクトＣ１及び第２のコンタクトＣ２を介して活性領域ＳＤＧと接続されている。第１のコンタクトＣ１は、配線Ｍ２よりも幅の広い活性領域ＳＤＧ内に、第１のコンタクトと活性領域との余裕Ｚだけ内側に設けられ、開口部にコンタクトプラグ６が埋設されている。配線Ｍ２内に設けられた第２のコンタクトＣ２は、第１のコンタクトＣ１上に第１のコンタクトＣ１と接して設けられ、Ｘ方向の寸法Ｘ１が第１のコンタクトＣ１及び配線Ｍ２よりも第２のコンタクトと配線の余裕Ｗの２倍分だけ小さく、且つＹ方向の寸法Ｙ１が第１のコンタクトＣ１よりも大きく、活性領域ＳＤＧの外側まで設けられている。 （もっと読む）

【課題】 ドライエッチングにより半導体基板やポリシリコン層に生じるダメージ層を効果的に除去して、寄生抵抗や接合リークが低減された半導体装置の製造方法を提供する。
【解決手段】 半導体装置の製造方法は、半導体基板上に絶縁膜を形成する工程と、前記絶縁膜を、ドライ工程によりエッチングする工程と、前記エッチングにより前記半導体基板上に生じたダメージ層を、熱分解した原子状の水素により、所定の温度下で除去する工程とを含む。 （もっと読む）

【課題】 ランプアニールにより効果的に被処理膜を加熱処理するための方法を提供する。
【解決手段】 基板１０１の上面側からは紫外光ランプ１０４を用いて紫外光１０７が照射される。また、基板１０１の下面側からは赤外光ランプ１０８を用いて赤外光１１１が照射される。本発明では赤外光照射による振動励起効果に加えて紫外光照射による電子励起効果が付加されるため、被処理膜１０３の励起効率が大幅に高まり、効果的な加熱処理が可能となる。 （もっと読む）

本発明は半導体ウエハのイオン化ＰＶＤプロセスに関し、単一プロセスチャンバ内の高い均一性の堆積−エッチングプロセスシーケンス及び高アスペクト比形状の被覆能力用状態を供する。プラズマは誘起結合プラズマ供給源で発生維持される。堆積プロセス段階は金属蒸気のＰＶＤ供給源のターゲットから発生中に行われる。ターゲット表面での位置やスパッタリング効率は磁場エンベロープの移動や掃引を生じて磁石の束の移動で増大する。ターゲットはＤＣ供給源から電圧を印加されてスパッタリングされた原子の効率的熱運動化用の有効圧力が堆積中チャンバ内で保持される。ウエハ上での一様な厚さは各磁石の掃引サイクルで形成される。全ターゲット表面に亘る環状の掃引運動を用いた磁場の局在化は、合理的堆積率、高ターゲット利用率、金属原子の高イオン化、一様平坦領域堆積及びエッチング用状態、ウエハ中心及び端でＨＡＲ形状の被覆率に略同一な状態を生じる。
（もっと読む）

【課題】 シリコンゲルマニウム犠牲層を使用して半導体素子の微細パターンを形成する方法、及びそれを用いた自己整列コンタクトを形成する方法を提供する。
【解決手段】 基板上に導電性物質膜、ハードマスク膜及び側壁スペーサを含む導電ライン構造物を形成し、基板の全面に少なくとも導電ライン構造物の高さと同じであるか、またはそれ以上の高さにシリコンゲルマニウム（Ｓｉ_１−ＸＧｅ_Ｘ）犠牲層を形成し、犠牲層上にコンタクトホールを限定するフォトレジストパターンを形成した後、犠牲層を乾式エッチングすることで基板を露出させるコンタクトホールを形成し、ポリシリコンを使用してコンタクトホールを埋め込む複数のコンタクトを形成した後に残留する犠牲層を湿式エッチングした後、その領域にシリコン酸化物を満たして第１層間絶縁層を形成する半導体素子の自己整列コンタクトの形成方法。 （もっと読む）

典型的には半導体ウェーハである基板（１）の、レリーフ状にパターニングされた基板表面（１０１）上に、堆積方法（ＡＤＬ；ａｔｏｍｉｃ ｌａｙｅｒ ｄｅｐｏｓｉｔｉｏｎ：原子層堆積）を用いて、基板表面（１０１）に対して傾斜し、および／または垂直である処理表面（２）に、被覆層（３）が提供される。被覆層（３）は、前駆材料の少なくとも１つの処理量の制限によって、および／または堆積方法の時間的制限によって、簡易な方法において、基板表面（１０１）に対して垂直な方向にパターニングされ、後続のプロセス工程のための機能層あるいはマスクとして形成される。
（もっと読む）

半導体構成部品に導電性ビアを形成するための方法が開示される。この方法は、第１の表面及び反対側の第２の表面を有する基板１１２を設けるステップを含む。この基板に、第１の表面と反対側の第２の表面の間に延びる少なくとも１つの穴１１８が形成される。基板のこの少なくとも１つの穴を画定している側壁にシード層１２８が形成され、導電層１３０でコーティングされ、この少なくとも１つの穴の内部の残りの空間に、導電性材料又は非導電性充てん材料１３６が導入される。基板を貫通した導電性ビアを、ブラインド・ホールを使用して形成する方法も開示される。本発明の導電性ビアを含む基板を有する半導体構成部品及び電子システムも開示される。
（もっと読む）

【課題】バリアメタル膜の表面に形成される自然酸化膜の膜厚を薄くし、ボイドの発生を防止した多層配線構造の製造方法を提供する。
【解決手段】埋め込み型の多層配線構造の製造方法において、絶縁層に孔部４を形成する工程と、少なくとも孔部の内壁を覆うように、タンタルと窒素を主成分とするバリアメタル膜５を形成する工程と、バリアメタル膜の表面に形成された酸化膜６を除去する工程と、銅を含むめっき液にバリアメタル膜を浸漬してバリアメタル膜上に無電解銅めっき膜７を形成する工程とを含み、バリアメタル膜に含まれる窒素とタンタルの元素組成比（Ｎ／Ｔａ）を、０．３以上で、かつ１．５以下とする。 （もっと読む）

【課題】 凹部への埋め込み性が良好で、長期に亘り安定した良好な電気的特性を得ることができ、さらに作製工程を可及的に低減し得る配線構造を提供する。
【解決手段】 Ｃｕ板と基板３との温度及び温度差を所定通りに制御しつつ、原料ガスであるＣｌ₂ ガスのプラズマによりＣｕ板をエッチングすることによりＣｕ成分とＣｌ₂ ガスとの前駆体であるＣｕＣｌを形成し、この前駆体が基板３に吸着され、その後Ｃｕ成分を析出させることによりＣｕの薄膜を形成する成膜反応と、この成膜反応により形成されたＣｕ膜をＣｌ₂ ガスのプラズマでエッチングするエッチング反応とを共存させるとともに、前記成膜反応の速度が前記エッチング反応の速度よりも大きくなるように制御することにより前記凹部３ａにその底部から順にＣｕ膜を積層してこの凹部３ａにＣｕを埋め込んだ。 （もっと読む）

【課題】 上層配線層と下層配線層とを、アスペクト比の高いビアコンタクトで接続した多層配線構造を提供する。
【解決手段】 多層配線構造のビアコンタクト形成工程が、ビアホールの底面上に触媒層を設け、触媒層上にビアホールの上方に向ってめっき金属層を成長させ、めっき金属層でビアホールを充填する無電解めっき工程からなる。 （もっと読む）