【課題】配線及びビア間接続の信頼性を向上させた半導体装置を提供する。
【解決手段】実施形態に係る半導体装置は、半導体基板と、前記半導体基板上の異なる高さに配置され、配線が形成された複数の配線層と、前記配線層の積層方向に延びる柱状に形成され、異なる複数の前記配線層の配線間を電気的に接続するビアとを備え、前記配線の一部は、前記ビアの中間部において前記ビアに接触する中間配線であり、所定の前記配線層の中間配線及びその他の所定の前記配線層の中間配線は、それぞれ前記ビアを前記積層方向に直交する方向で貫通し、且つ、前記ビア内において相互に交差していることを特徴とする。 （もっと読む）

【課題】配線加工時のエッチングレートの極端な上昇を抑え、プロセスを安定化させる。
【解決手段】炭化珪素基板１上に形成された炭化珪素層２０の上に、ソース電極８、ゲート電極９、層間絶縁膜１０、層間絶縁膜１０上に形成されたソース電極上部配線１１およびゲート電極上部配線１２とが形成され、ソース電極上部配線１１とゲート電極上部配線１２の下には、これらの上部配線を構成する金属が炭化珪素層２０に拡散することを抑制するためのバリアメタル１６が形成されている。層間絶縁膜１０には、炭化珪素層２０上に形成されたソース電極８およびゲート電極９に到達するようにコンタクトホール１３、１５が形成されており、バリアメタル１６はコンタクトホール内の電極と上部配線との界面、層間絶縁膜１０の側壁と上部配線との界面、および側壁の上端部近傍と上部配線との界面にのみ形成されている。 （もっと読む）

【課題】多結晶シリコンプラグと上層の導体プラグとの界面に十分な膜厚の金属シリサイド層を形成してコンタクト抵抗の低減を図る。
【解決手段】多結晶シリコンプラグを形成した後、多結晶シリコンプラグの表面からゲルマニウムイオン注入を実施してゲルマニウム含有多結晶シリコン１６Ｇとし、その後、シリサイド化可能な金属膜を成膜して金属シリサイド層１９を形成し、金属シリサイド１９上に導体膜（バリア膜２０、Ｗ膜２１）を形成する。 （もっと読む）

【課題】センサ基板と回路基板とを電極間で張り合わせてなる構成において電極間の接合面積を確保することが可能な３次元構造の固体撮像素子を提供する。
【解決手段】光電変換部２１が配列形成されたセンサ基板２と、光電変換部２１を駆動する回路が形成されセンサ基板２に対して積層された回路基板７と、センサ基板２における回路基板７側の界面に引き出されたセンサ側電極４５と、回路基板７におけるセンサ基板２側の界面に引き出された回路側電極６５とを備え、センサ側電極４５と回路側電極６５とは、凹型電極に凸型電極を嵌め合わせた状態で接合されていることを特徴とする固体撮像素子１である。 （もっと読む）

【課題】デュアルダマシン法による銅配線接続において、コンタクト抵抗の上昇を抑制する半導体装置の製造方法を提供する。
【解決手段】第１の配線２５上に積層された第１の拡散防止膜２７及び層間絶縁膜のうち、第１の層間絶縁膜２８をエッチングすることで第１のホールを形成する。第１の拡散防止膜がエッチングされにくい条件で、第１のホールの下方に位置する第１の層間絶縁膜をエッチングして第２のホールを形成する。第２のホールを埋め込むように、第１の層間絶縁膜よりもエッチング速度の速い第２の層間絶縁膜を形成する。第１の層間絶縁膜の上面が露出するまで第２の層間絶縁膜をエッチングすることで、第２のホールと一体とされた配線形成用溝を形成する。第２のホール内に残存する第２の層間絶縁膜を選択的に除去し、第２のホールの下方に位置する第１の拡散防止膜を選択的に除去する。 （もっと読む）

【課題】制御チップと複数の被制御チップが積層されたタイプの半導体装置において、コマンド信号よりも層アドレス信号を早く伝送させる。
【解決手段】互いに異なる層情報を保持する複数の被制御チップＣＣ０〜ＣＣ７と、被制御チップＣＣ０〜ＣＣ７に対して層アドレス信号Ａ１３〜Ａ１５及びコマンド信号ＩＣＭＤを共通に供給する制御チップＩＦとを備える。層アドレス信号Ａ１３〜Ａ１５を構成する各ビットは、複数の第１の貫通電極のうち、被制御チップごとに並列接続された少なくとも２本の貫通電極を経由して伝送され、コマンド信号ＩＣＭＤを構成する各ビットは、出力切り替え回路及び入力切り替え回路によって選択された対応する１本の貫通電極を経由して伝送される。これにより、コマンド信号ＩＣＭＤよりも先に層アドレス信号Ａ１３〜Ａ１５が各被制御チップに到達する。 （もっと読む）

【課題】半導体装置のエッチングを精度良く行い、再生率を低減させる
【解決手段】基板にトランジスタを形成し、トランジスタを覆うように第１層間絶縁膜２２を形成する。さらに、第１層間絶縁膜２２の上方に形成したレジスト膜２７を用いて第１層間絶縁膜２２をエッチングし、トランジスタのソース／ドレイン領域に到達するコンタクトホール３１を形成する。この際、レジスト膜２７の開口部２７Ａの半径ｒと、開口部２７Ａが設計位置からずれている位置ずれ量ΔＸとを測定し、コンタクトホール３１に必要な半径Ｒｘと、コンタクトホール３１を形成可能な限界距離Ｓとから、ｒ＋ΔＸ−Ｓ＜ＥＳ＜ｒ−Ｒｘを満たす半径差ＥＳを決定し、半径差ＥＳからエッチング条件を決定する。 （もっと読む）

【課題】コンタクトホールを微細化する。この時、微細化されたコンタクトホールであっても、半導体装置における電極のコンタクトを確実なものとする。
【解決手段】珪化膜と樹脂材料膜とからなる多層の層間絶縁膜を形成する。その後、コンタクトホールを形成する。このとき、珪化膜に設けられるコンタクトホールの大きさを樹脂材料膜に設けられるコンタクトホールの大きさよりも小さくする。このような構成は、パターンが複雑化してもコンタクトのとりやすいものとすることができる。 （もっと読む）

【課題】表面ラフネスの精度をさらに改善でき、進展するコンタクトホールやラインなどの微細化に対応可能なアモルファスシリコンを成膜できる成膜装置を提供すること。
【解決手段】下地を有した被処理体１を収容する処理室１０１と、処理ガス供給機構１１４と、加熱装置１３３と、排気機構１３２と、コントローラ１５０とを具備し、コントローラ１５０が、加熱した下地にアミノシラン系ガスを流し、下地の表面にシード層を形成する工程と、加熱した下地の表面のシード層にアミノ基を含まないシラン系ガスを供給し、アミノ基を含まないシラン系ガスを熱分解させることで、シード層上にアモルファスシリコン膜を形成する工程とが実施されるように処理ガス供給機構１１４、加熱装置１３３及び排気機構１３２を制御し、シード層を形成する工程における下地の加熱温度及び処理時間を、アモルファスシリコン膜を形成する工程におけるそれらよりも低く及び短くする。 （もっと読む）

【課題】コンタクトホールを微細化する。この時、微細化されたコンタクトホールであっ
ても、半導体装置における電極のコンタクトを確実なものとする。
【解決手段】珪化膜と樹脂材料膜とからなる多層の層間絶縁膜を形成する。その後、コン
タクトホールを形成する。このとき、珪化膜に設けられるコンタクトホールの大きさを樹
脂材料膜に設けられるコンタクトホールの大きさよりも小さくする。このような構成は、
パターンが複雑化してもコンタクトのとりやすいものとすることができる。 （もっと読む）

【課題】金属コンタクトを安定に形成できる半導体装置の製造方法を提供する。
【解決手段】セル領域にストレージノードコンタクトプラグ１２を形成するステップと、第１の層間絶縁膜１７を形成するステップと、周辺領域の第１の層間絶縁膜上に第１のビットライン２０を形成するステップと、第２の層間絶縁膜２２を形成するステップと、周辺領域の第２の層間絶縁膜上に第１のビットラインと電気的に接続された第２のビットライン２５を形成するステップと、セル領域のストレージノードコンタクトプラグの上面を露出させるステップと、セル領域にストレージノードコンタクトプラグと接するキャパシタを形成するステップと、キャパシタが形成された基板の全面に第３の層間絶縁膜３１を形成するステップと、周辺領域の第３の層間絶縁膜を貫通して第２のビットラインに接する金属コンタクト３３を形成するステップとを含むことを特徴とする。 （もっと読む）

【課題】本発明は、アルミ配線パターンに含まれるアルミニウムと銅配線に含まれる銅とが反応して高抵抗の合金が生成されることを防止した上で、導電膜である窒化チタン膜に起因する半導体基板の反りを低減することの可能な半導体装置及びその製造方法を提供することを課題とする。
【解決手段】第２の層間絶縁膜１８に形成されたコンタクト孔２７により露出された銅配線１６の上面１６ａを覆うように、窒化チタン膜を含む第１の導電膜２１を設けると共に、アルミ配線パターン２３と第１の導電膜２１及び第２の層間絶縁膜１８との間に、窒化チタン膜を含まない第２の導電膜２２を設ける。 （もっと読む）

【課題】Ｓｉ基板上に形成されたＳｉＯ_２膜を除去するラジカルクリーニング方法であって、ラジカルクリーニングを行う際に生成する残留生成物も除去することができるラジカルクリーニング方法を提供する。
【解決手段】プラズマによりＨラジカル生成用ガスを分解してＨラジカルを生成させ、このＨラジカルとＮＦ_３ガスを反応させてＮ、Ｆ及びＨからなるラジカルを生成するＮＦＨラジカル生成工程と、真空槽内で、Ｓｉ基板上に形成されたＳｉＯ_２膜に前記Ｎ、Ｆ及びＨからなるラジカルを照射することにより前記ＳｉＯ_２膜を除去するエッチング工程と、真空槽内で、前記エッチング工程で前記Ｓｉ基板上に生成した残留生成物にマイクロ波を照射することにより、前記残留生成物を加熱して蒸発させて除去する残留生成物除去工程とを有する。 （もっと読む）

【課題】本発明は、薄膜トランジスタのソース領域やドレイン領域へのコンタクトを確実
にした半導体装置を提供するものである。
【解決手段】本発明における半導体装置において、半導体層上の絶縁膜およびゲイト電極
上に形成された第１の層間絶縁膜と、前記第１の層間絶縁膜の上に形成された第２の層間
絶縁膜と、前記第２の層間絶縁膜、前記第１の層間絶縁膜、および前記絶縁膜に設けられ
たコンタクトホールとを有する。前記第１の絶縁層の膜厚は、前記積層の絶縁膜の合計膜
厚の１／３以下に形成する。 （もっと読む）

【課題】基板表面にシリサイド膜が形成された半導体装置において、ゲート電極パターンの粗密に関わらず、コンタクトの深さの差を緩和する。
【解決手段】半導体装置１００は、活性領域（１０４）に、表面にシリコン酸化膜１２２ａが選択的に形成されたシリサイド膜１２０ａを形成する工程と、その上に、シリコン酸化膜１２０ａとの間でエッチング選択比を有するライナー絶縁膜１２４を形成する工程と、その上に、ライナー絶縁膜１２４との間でエッチング選択比を有する絶縁膜（１２６）を形成する工程と、絶縁膜（１２６）、ライナー絶縁膜１２４、およびシリコン酸化膜１２２ａを貫通してシリサイド膜１２０ａに達する第１のコンタクトホール１４４を形成する工程と、により製造される。 （もっと読む）

【課題】 埋め込み工程におけるスループットを向上でき、埋め込み工程が多用される半導体集積回路装置であっても、優れた生産能力を発揮することが可能な成膜装置を提供すること。
【解決手段】 アミノシラン系ガスを供給する供給機構１２２、及びアミノ基を含まないシラン系ガスを供給する供給機構１２１を備え、アミノシラン系ガスを供給して前記導電体に達する開孔を有した絶縁膜の表面、及び前記開孔の底の表面にシード層を形成する処理、及びアミノ基を含まないシラン系ガスを供給してシード層上にシリコン膜を形成する処理を、一つの処理室内１０１において順次実行する。 （もっと読む）

【課題】カーボンナノチューブを有するプラグ配線において良好な電気的接続を得ることができるカーボンナノチューブ配線の製造方法を提供する。
【解決手段】第１配線層１２上に層間絶縁膜１３を形成する工程と、第１配線層上の層間絶縁膜内にコンタクト孔１５を形成する工程と、コンタクト孔内の第１配線層上にカーボンナノチューブ１６を成長させ、コンタクト孔から先端が突き出た複数のカーボンナノチューブを形成する工程と、層間絶縁膜上及び複数のカーボンナノチューブ間に、ストッパ膜１７を形成する工程と、ストッパ膜上及び複数のカーボンナノチューブ上に絶縁膜を形成する工程と、ストッパ膜をストッパとして用い、ストッパ膜上の絶縁膜と共に、コンタクト孔上の複数のカーボンナノチューブを除去する工程と、複数のカーボンナノチューブ上に第２配線層１４を形成する工程とを備える。 （もっと読む）

【課題】Ｓｉ半導体層および／または透明導電膜との間のバリアメタル層を省略しても、低抵抗のオーミック特性を有する電気的接触を確保でき、更に十分な耐熱性を有する表示装置用金属配線膜を提供する。
【解決手段】Ｍｏを２０原子％以上含有しており、且つ、Ｓｉ、Ｎｄ、Ｎｉ、Ｍｎ、Ｍｇ、Ｆｅ、及びＺｎよりなる群から選択される少なくとも一種を５原子％以上含有しているＡｌ合金膜５３と、純ＣｕまたはＣｕ合金膜２８，２９とからなる積層膜であって、前記Ａｌ合金膜が、半導体層３３と直接接続していると共に、前記ＣｕまたはＣｕ合金膜が透明導電膜５５と直接接続している表示装置用金属配線膜。 （もっと読む）

【課題】製造に際して配線にヒロックが発生せず、かつエッチング形状の制御が容易な液晶表示装置を提供する。
【解決手段】液晶表示装置は、基板上にマトリクス配置された走査線と、信号線１２と、前記走査線及び信号線に接続される薄膜トランジスタと、前記薄膜トランジスタに接続される画素電極２７とを有する液晶表示装置において、前記走査線が下層からアルミニウム−ネオジム合金層２１１と高融点金属層２１２との積層構造からなり、前記信号線１２が下層から高融点金属層２３１とアルミニウム−ネオジム合金層２３２と高融点金属層２３３との３層構造からなり、高融点金属の種類に応じて、ネオジム含有量を調整する。 （もっと読む）

【課題】モリセル領域内と周辺回路領域内およびそれらとの間に実施的に段差がない状態でメタル積層配線を形成し、段差部でメタル積層配線が断線する問題を回避する。センスアンプを構成するＮＭＯＳトランジスタとＰＭＯＳトランジスタのアンバランス動作を解消して動作遅延を軽減する。
【解決手段】半導体装置は、半導体基板上にメモリセル領域と周辺回路領域とを有し、メモリセル領域と周辺回路領域に跨って延在し、メモリセル領域ではビット線を構成し、周辺回路領域では周辺回路用配線の一部とゲート電極の一部を構成するメタル積層配線を有する。メモリセル領域に配置されるメタル積層配線の底面の半導体基板上面からの高さが、周辺回路領域に配置されるメタル積層配線の底面の半導体基板上面からの高さと実質的に同じである。 （もっと読む）