【課題】本発明は、半導体基板とコンタクト部材との接触抵抗をより低減可能な半導体装置を提供する。
【解決手段】
第１の方向に延在し第１の方向と直交する第２の方向に所定の間隔で設けられた活性領域ＡＡと、前記活性領域ＡＡを分離する素子分離絶縁膜１１とが設けられた半導体基板２１ａと、前記半導体基板２１ａの主表面上に形成された第２の層間絶縁膜２４と、前記第２の層間絶縁膜２４内に設けられ、前記半導体基板２１ａ上方の配線と電気的に接続された第１の部分及び、前記第１の部分と接続され、上面視すると前記第１の部分から、はみ出した形状である第２の部分を有するコンタクト部材２２とを備え、前記第１の方向における前記第２の部分最大幅は、前記第１の方向における前記第１の部分の幅よりも広く、前記第２の部分は、前記第１の部分を包囲する前記第２の層間絶縁膜２４に接触していることを特徴とする半導体装置。 （もっと読む）

【課題】 コンタクト構造体を有する半導体素子の製造方法を提供する。
【解決手段】 この製造方法は半導体基板上に絶縁膜を形成する第１工程と、前記絶縁膜の所定領域内に選択的に不純物イオンを注入して前記絶縁膜の前記所定領域内に格子欠陥（ｌａｔｔｉｃｅ ｄｅｆｅｃｔｓ）を生成する第２工程とを含む。さらに、格子欠陥を有する絶縁膜を熱処理して前記所定領域内の格子欠陥の生成を加速する第３工程を含む。その結果、前記所定領域内に電流通路（ｃｕｒｒｅｎｔ ｐａｔｈｓ）を有する導電性の領域が形成される。前記第３工程は前記絶縁膜を少なくとも２０℃／ｍｉｎ以上の温度変化率で急冷する段階を含む。 （もっと読む）

【課題】本発明はビット配線と半導体基板上の不純物拡散層とのコンタクト抵抗を低減した構造の提供を目的とする。
【解決手段】本発明は、半導体基板の一面に形成されたトレンチ溝内に、ゲート絶縁膜を介しゲート電極を含む埋込ワード線とその上に位置する埋込絶縁膜とが埋め込まれ、前記トレンチ溝に隣接する半導体基板一面の表面領域に不純物拡散層が形成され、前記不純物拡散層が形成された領域上にビット配線が形成されるとともに、前記不純物拡散層に接続されたビット配線の少なくとも底部側が、不純物をドープした不純物ドープ型のポリシリコンに更に不純物イオンを打ち込みしてなる注入ポリシリコン膜からなることを特徴とする。 （もっと読む）

【課題】銅配線を有する半導体装置において、銅配線の配線抵抗やコンタクトと抵抗を増加することなく信頼性を向上しうる半導体装置の製造方法を提供する。
【解決手段】絶縁膜に形成された開口部内に、銅に対して拡散防止作用を有する第１金属材料を含む第１の膜と、酸素を含有する銅膜を含む第２の膜と、銅と、酸素と結合することにより銅に対して拡散防止作用を有する第２金属材料とを含む第３の膜と、銅を主材料とする第４の膜とを含む配線層を形成した後、熱処理により、絶縁膜と第４の膜との間に、第１金属材料、第２金属材料及び酸素を含むバリア層を形成する。 （もっと読む）

【課題】バリアメタル層を省略して透明画素電極と直接接続させた場合に、更に低コンタクト抵抗を確保することができる表示装置用Ａｌ合金膜を提供する。
【解決手段】本発明のＡｌ合金膜は、表示装置の基板上で、透明導電膜と直接接続されるＡｌ合金膜であって、Ｎｉ：０．２〜１．０原子％、Ｃｕ：０．２〜０．８原子％およびＴｉを０．０５〜０．５原子％含有するものであるところに特徴を有する。 （もっと読む）

【課題】 貫通電極と配線層との間における電気抵抗の増加を抑制できる配線基板及び半導体装置を提供する。
【解決手段】 半導体基板と、半導体基板の少なくとも上面に形成され、導体層及び第１絶縁層を有する配線層と、半導体基板及び配線層の第１絶縁層を貫通する貫通電極と、半導体基板と貫通電極との間に形成された第２絶縁層と、を備える配線基板であって、貫通電極は、配線層の第１絶縁層を貫通する第１導電部と、半導体基板を貫通し、第１導電部と電気的に接続し、第１導電部の断面積よりも大きい断面積を有し、且つ導体層と電気的に接続する段差面を含む第２導電部と、を有する。 （もっと読む）

【課題】薄膜トランジスタにおいて透明導電膜とＡｌ合金膜が直接接続する構造を備えた表示装置であって、上記腐食防止用塗料の塗布や剥離といった更なる工程を設けることなく、ピンホール腐食を防止することのできる表示装置を提供する。
【解決手段】薄膜トランジスタにおいて透明導電膜とＡｌ合金膜が直接接続する構造を備えた表示装置であって、前記Ａｌ合金膜が、Ｎｉおよび／またはＣｏを０．１５原子％以下（０原子％を含まない）、Ｇｅを０．２原子％以上２．０原子％以下、およびＬａ、Ｇｄ、ＮｄおよびＹよりなる群から選択される１種以上の元素を０．０５原子％以上１．０原子％以下含有し、かつ、前記Ａｌ合金膜の表面において観察される腐食孔のアスペクト比（腐食深さ／腐食直径）が０．１２以下であることを特徴とする表示装置。 （もっと読む）

【課題】ゲート電極と拡散層に接続する共通コンタクトにおけるリークを防ぐ。
【解決手段】半導体装置は、拡散層が形成された基板と、基板上に形成されたゲート電極と、基板上にゲート電極よりも高い位置まで形成された第１絶縁層と、拡散層に電気的に接続され、第１絶縁層を貫通する第１コンタクトと、ゲート電極と電気的に接続された第２コンタクトと、第１絶縁層の上に形成された第２絶縁層とを備える。第１コンタクトと第２コンタクトとは第１絶縁層の上面以上の高さにおいて電気的に接続する。ゲート電極上と拡散層上は異なるコンタクトで形成されているため、ゲート電極のサイドウォールが減少することなく、リークを防ぐことができる。 （もっと読む）

【課題】シリサイド化反応を十分に行わせることによってコンタクト抵抗を低減化させることが可能な成膜方法である。
【解決手段】真空排気が可能になされた処理容器２２内で被処理体Ｗの表面に対して薄膜を形成する成膜方法において、原料ガスを用いて処理容器内でプラズマＣＶＤ法により薄膜としてチタンを含む金属膜８を形成する金属膜形成工程と、処理容器内で金属膜に対してアニール処理を行うアニール工程とを有する。これにより、シリサイド化反応を十分に行わせることによってコンタクト抵抗を低減化させる。 （もっと読む）

【課題】階段状に加工された複数の導電層と、各導電層に達し深さの異なる複数のコンタクトホールとの接続構造の信頼性を高めた半導体装置及びその製造方法を提供する。
【解決手段】本発明の半導体装置は、基板１０の第２のコンタクト領域５上に設けられ、第２のコンタクト領域５と第１のコンタクト領域４との間に段差を形成する下地層４５ｂと、下地層４５ｂを覆って基板１０上に設けられ、下地層４５ｂ上に積層された上段部８１が階段状に加工された下層側積層体９１と、下層側積層体９１における第１のコンタクト領域４上に積層された下段部８２の上に設けられ、階段状に加工された上層側積層体９２と、階段状に加工された部分を覆う層間絶縁層６２と、層間絶縁層６２を貫通し階段状に加工された部分の各々の導電層ＷＬに達して形成されたコンタクトホール内に設けられたコンタクト電極５１と、を備えた。 （もっと読む）

【課題】グラフェンのバリスティック伝導性を利用した低抵抗配線を備え、配線と配線接続部材の接続部分の構成の複雑化を抑えた半導体装置およびその製造方法を提供する。
【解決手段】本発明の一態様に係る半導体装置１００は、基板と、基板の上方に設けられ、積層された複数のグラフェンナノリボンシート１２２からなるグラフェンナノリボン層１２１を含む下層配線１２と、複数のグラフェンナノリボンシート１２２の少なくとも１枚を貫通し、下層配線１２と上層配線１３とを接続するビア１４およびバリアメタル１５と、を有する。 （もっと読む）

半導体材料（１）上に少なくとも１つの導体を形成する方法は、（Ｅ１）−シルクスクリーン印刷によって第１の高温ペーストを堆積させるステップと、（Ｅ２）−前のステップの間に堆積された第１の高温ペーストに少なくとも部分的に重ねて、シルクスクリーン印刷によって、低温ペーストを堆積させるステップとを有する。 （もっと読む）

【課題】オフ電流および漏れ電流が抑制された薄膜トランジスタ、および前記薄膜トランジスタを歩留り良く製造することのできる薄膜トランジスタの製造方法を提供する。
【解決手段】ゲート電極１２上にゲート絶縁膜１２を介して順次形成されるＳｉ（ｉ）膜１３およびＳｉ（ｎ）膜１４上に金属膜を形成し、フォトレジストパターン２２をマスクとしてエッチングし、ソース電極１５およびドレイン電極１６を形成する。酸素を含むプラズマで処理して、フォトレジストパターン２２の側面を後退させるとともに、ソース電極１５およびドレイン電極１６の側面および露出した上面にＡｌ酸化皮膜１７を形成する。残存するフォトレジストパターン２２およびＡｌ酸化皮膜１７をマスクとして、チャネル部１８のＳｉ（ｎ）膜１４およびＳｉ（ｉ）膜１３の表面の一部をエッチングする。 （もっと読む）

【課題】銅配線層の接着性を改善するとともに、銅配線層の抵抗値が大きくなることを抑制する配線構造を提供する。
【解決手段】配線構造１０では、ガラス基板１１上に、チタンからなる接着層１２と、酸化銅からなるバリア層１３と、純銅からなる銅配線層１４とが順に積層されている。接着層１２は、銅配線層１４をガラス基板１１に確実に接着させて、銅配線層１４がガラス基板１１から剥がれるのを防止する。バリア層１３は、配線構造１０を熱処理したときに、接着層１２を構成するチタン原子が銅配線層１４内に拡散しないようにして、銅配線層１４の抵抗値が大きくならないようにする。このため、銅配線層１４は、熱処理された後も、比抵抗を小さな値に保つことができるので、信号の遅延を防止できる。 （もっと読む）

【課題】ＭＩＰＳ構造を採るメタル膜とコンタクトプラグとの界面抵抗を低減できるようにする。
【解決手段】まず、半導体基板１の上に、ゲート絶縁膜３を形成し、形成したゲート絶縁膜３の上に、ＴｉＮ膜４及びポリシリコン膜５を順次形成する。続いて、ポリシリコン膜５にＴｉＮ膜４を露出するコンタクトホール５ａを形成する。続いて、ポリシリコン膜５における第１のコンタクトホール５ａの少なくとも底面及び壁面上に金属膜７を形成する。 （もっと読む）

【課題】オーミック接触を実現する電極コンタクト構造を提供する。
【解決手段】電極コンタクト構造は、エピタキシャル層１００と、エピタキシャル層１００上に形成されたコンタクトメタル電極１２０と、コンタクトホールを有する層間絶縁膜１４０と、コンタクトメタル電極１２０上に形成された第１のＡｌ配線１６０と、第１のＡｌ配線１６０上に形成された拡散障壁層１８０と、拡散障壁層１８０上に形成された第２のＡｌ配線２００を有する。電極コンタクト構造は、自己走査型発光素子アレイのカソード電極やゲート電極の構造として用いられる。 （もっと読む）

【課題】安定して配線と抵抗体薄膜との接触が可能な接続構造をもつ薄膜抵抗素子を実現する。
【解決手段】互いに離間する２つの電極配線（３Ａ,３Ｂ）に、抵抗体薄膜５を接続させている。２つの電極配線の各々が、主配線部３ｍと、当該主配線部３ｍのコア配線部３ｃより酸化されにくい導電材料で側面に形成されている側壁導電膜３ｓとを有する。抵抗体薄膜５は、２つの電極配線の各々に対して、側壁導電膜３ｓを介して電気的に接続している。 （もっと読む）

【課題】不均一な結晶相の形成を抑制してオーミック接触を実現する電極コンタクト構造を提供する。
【解決手段】電極コンタクト構造は、エピタキシャル層１００と、エピタキシャル層１００上に形成されたコンタクトメタル電極１２０と、コンタクトホールを有する層間絶縁膜１４０と、コンタクトメタル電極１２０上に形成され、コンタクトメタル電極の結晶配向性と整合する結晶配向性を有する拡散障壁層２００と、拡散障壁層２００上に形成されたＡｌ配線１６０を有する。電極コンタクト構造は、自己走査型発光素子アレイのカソード電極やゲート電極の構造として用いられる。 （もっと読む）

【課題】薄膜であっても銅（Ｃｕ）原子の金属シリサイド膜などへの拡散を充分に安定して抑止でき、尚且つ、小さな接触抵抗をもたらす比抵抗の小さな銅（Ｃｕ）からコンタクトプラグを形成できるようにする。
【解決手段】 本発明のコンタクトプラグ１００は、半導体装置の絶縁膜１０４に設けられたコンタクトホール１０５に形成され、コンタクトホール１０５の底部に形成された金属シリサイド膜１０３と、コンタクトホール１０５内で金属シリサイド膜１０３上に形成された酸化マンガン膜１０６と、酸化マンガン膜１０６上に、コンタクトホール１０５を埋め込むように形成された銅プラグ層１０７と、を備え、酸化マンガン膜は非晶質からなる膜である、ことを特徴としている。 （もっと読む）

【課題】深さの異なる複数のコンタクトホールの底部径のばらつきを抑制する半導体装置及びその製造方法を提供する。
【解決手段】本発明の半導体装置は、複数の導電層ＷＬ１〜ＷＬ４が階段状に加工された階段構造部を有する積層体と、階段構造部を覆って設けられた層間絶縁層４３と、層間絶縁層４３を貫通し、それぞれが対応する各段の導電層ＷＬ１〜ＷＬ４に達して形成された複数のコンタクトホール６１〜６４の内部に設けられたコンタクト電極６０とを備え、複数のコンタクトホール６１〜６４の底部の孔径は略同じであり、下段側の導電層に達するコンタクトホールは、上段側の導電層に達するコンタクトホールよりも深く、上端部の孔径が大きい。 （もっと読む）