薄膜トランジスタおよびその製造方法
【課題】オフ電流および漏れ電流が抑制された薄膜トランジスタ、および前記薄膜トランジスタを歩留り良く製造することのできる薄膜トランジスタの製造方法を提供する。
【解決手段】ゲート電極１２上にゲート絶縁膜１２を介して順次形成されるＳｉ（ｉ）膜１３およびＳｉ（ｎ）膜１４上に金属膜を形成し、フォトレジストパターン２２をマスクとしてエッチングし、ソース電極１５およびドレイン電極１６を形成する。酸素を含むプラズマで処理して、フォトレジストパターン２２の側面を後退させるとともに、ソース電極１５およびドレイン電極１６の側面および露出した上面にＡｌ酸化皮膜１７を形成する。残存するフォトレジストパターン２２およびＡｌ酸化皮膜１７をマスクとして、チャネル部１８のＳｉ（ｎ）膜１４およびＳｉ（ｉ）膜１３の表面の一部をエッチングする。
【解決手段】ゲート電極１２上にゲート絶縁膜１２を介して順次形成されるＳｉ（ｉ）膜１３およびＳｉ（ｎ）膜１４上に金属膜を形成し、フォトレジストパターン２２をマスクとしてエッチングし、ソース電極１５およびドレイン電極１６を形成する。酸素を含むプラズマで処理して、フォトレジストパターン２２の側面を後退させるとともに、ソース電極１５およびドレイン電極１６の側面および露出した上面にＡｌ酸化皮膜１７を形成する。残存するフォトレジストパターン２２およびＡｌ酸化皮膜１７をマスクとして、チャネル部１８のＳｉ（ｎ）膜１４およびＳｉ（ｉ）膜１３の表面の一部をエッチングする。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、液晶ディスプレイなどに用いられる薄膜トランジスタおよびその製造方法に関し、より詳細には、ソース電極およびドレイン電極として、アルミニウム合金の単層膜を有するボトムゲート構造の薄膜トランジスタおよびその製造方法に関する。
【背景技術】
【０００２】
液晶ディスプレイに用いられる薄膜トランジスタ（Thin Film Transistor；略称：ＴＦＴ）には、低コスト化が要求されており、そのために工程の簡略化が必要となっている。たとえば特許文献１には、エッチングを用いてバックチャネルを形成するボトムゲート構造の薄膜トランジスタを、５回の写真製版工程で製造する電気光学素子の製法が開示されている。「バックチャネル」とは、チャネル部におけるソース電極とドレイン電極とに挟まれた露出部をいう。
【０００３】
特許文献１に開示されている電気光学素子の製法では、３回目の写真製版工程のフォトレジストパターンをマスクとして、ソース電極およびドレイン電極のウエットエッチングと、その下層のｎ型シリコン層をドライエッチングするバックチャネルエッチングとを連続して行ってチャネル部を形成する。しかし、ソース電極およびドレイン電極のウエットエッチングと、ドライエッチングによるバックチャネルエッチングとを連続して行うと、ｎ型シリコン層が、ソース電極端およびドレイン電極端から、チャネル部におけるキャリアの移動方向であるチャネル方向に延在した形状になってしまう。換言すれば、ｎ型シリコン層が、ソース電極端およびドレイン電極端よりもチャネル部の内側に突出した形状になってしまう。
【０００４】
このようにｎ型シリコン層がソース電極端およびドレイン電極端よりもチャネル部の内側に突出した形状になると、電極端部に電界が集中し、高電圧領域のオフ電流が増大する。このようなＴＦＴを液晶ディスプレイの画素のスイッチング素子として用いた場合には、電荷保持特性が低下し、表示品位上の重要な要素であるコントラストの低下およびクロストークが増大するという問題がある。
【０００５】
薄膜トランジスタにおけるオフ電流を低減するための技術としては、たとえば特許文献２に、ソース電極およびドレイン電極のチャネル側のエッジ部を内側に延ばし、チャネル上に庇を形成することが開示されている。この庇を形成する方法として、特許文献２には、異方性エッチングによってソース電極およびドレイン電極を形成した後に、その上部に形成していたパターニングのためのフォトレジストを除去し、バックチャネルエッチング工程において、ソース電極およびドレイン電極のパターンを直接マスクとしてチャネル上部のｎ型シリコン層を等方性エッチングによって除去するＴＦＴアレイ基板の製造方法が開示されている。
【０００６】
またオフ電流に関して優れた特性および信頼性を有する薄膜トランジスタを得るための技術が、たとえば特許文献３に開示されている。特許文献３に開示されている薄膜トランジスタの製造方法では、エッチングによってソース電極およびドレイン電極を形成した後、ｎ型シリコン層である不純物含有非晶質シリコン層をドライエッチングする前に、不純物含有非晶質シリコン層の表面を酸素含有プラズマに曝すことによって、薄膜トランジスタを作製する。
【０００７】
また従来のボトムゲート構造の薄膜トランジスタでは、ソース電極およびドレイン電極に、アルミニウム（Ａｌ）などの低抵抗材料と、クロム（Ｃｒ）などの高融点材料とから成る多層構造の配線が用いられているが、低コスト化の要求から、ソース電極およびドレイン電極をＡｌ合金材料の単層膜で形成する構造が採用されてきている。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開平１０−２６８３５３号公報
【特許文献２】特開平１１−１５４７５２号公報
【特許文献３】特開２００３−６８７５５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
ソース電極およびドレイン電極にＡｌ合金材料を用いる場合、ソース電極およびドレイン電極のパターニングのためのフォトレジストを除去した後にバックチャネルエッチングを行うと、フォトレジスト除去工程およびその後の洗浄工程において、Ａｌ合金材料がチャネル部分に溶出し、エッチングの阻害層となってバックチャネルエッチング不良を引き起こし、歩留りを低下させるという問題がある。また、バックチャネルのドライエッチング後の残留ガス成分によって、Ａｌ合金表面に変質層が生成し、上部に形成される画素電極との間のコンタクト、および半透過電極となる部分の反射率が低下するなどの問題がある。
【００１０】
またソース電極およびドレイン電極にＡｌ合金材料を用いる場合に、バックチャネルエッチング後にフォトレジスト剥離と水洗とを行うと、バックチャネルエッチングされた表面にＡｌの電解質などが付着しやすいという問題がある。バックチャネル部に面したソース電極およびドレイン電極の側壁に電解質が付着すると、この電解質付着物を経由してバックチャネル表面を電流が流れ、トランジスタがオフのときの漏れ電流増大の原因となる。そして、コントラストの低下およびクロストークの増大などによってディスプレイの表示品質を低下させるなどの問題を招く。
【００１１】
またソース電極およびドレイン電極にＡｌ合金材料を用いる場合には、ヒロックと呼ばれる突起が発生しやすいが、これらの配線の上面部へのヒロック防止対策を施した合金組成にすると、配線側面にヒロックが発生しやすいという問題がある。バックチャネル部における配線側壁にヒロックが発生すると、ヒロックと、ｎ型シリコン層の下層のｉ型シリコン層とが接触して、トランジスタの漏れ電流が大きくなるという問題が生じる。
【００１２】
本発明の目的は、オフ電流および漏れ電流が抑制された薄膜トランジスタ、および前記薄膜トランジスタを歩留り良く製造することのできる薄膜トランジスタの製造方法を提供することである。
【課題を解決するための手段】
【００１３】
本発明の薄膜トランジスタは、絶縁性基板上に設けられるゲート電極と、前記ゲート電極を覆って前記絶縁性基板上に設けられるゲート絶縁膜と、前記ゲート絶縁膜上に設けられ、チャネル部が形成される真性シリコン膜と、前記真性シリコン膜上に設けられ、前記チャネル部で分離される導電性シリコン膜と、前記導電性シリコン膜上に設けられ、前記チャネル部で分離されるソース電極およびドレイン電極とを備え、前記ソース電極および前記ドレイン電極の前記チャネル部側の端部は、酸化皮膜で覆われ、前記導電性シリコン膜の前記チャネル部側の端部は、前記ソース電極および前記ドレイン電極の前記チャネル部側の端部と略同一平面上に形成されることを特徴とする。
【００１４】
本発明の薄膜トランジスタの製造方法は、絶縁性基板上にゲート電極を形成する工程と、前記絶縁性基板の前記ゲート電極が形成された表面上に、ゲート絶縁膜、真性シリコン膜および導電性シリコン膜を順次形成する工程と、前記導電性シリコン膜上にフォトレジストパターンを形成し、形成したフォトレジストパターンをマスクとして、前記真性シリコン膜および前記導電性シリコン膜をエッチングして、島状にパターニングする工程と、島状にパターニングされた前記導電性シリコン膜上に金属膜を形成する工程と、前記金属膜上にフォトレジストパターンを形成し、形成したフォトレジストパターンをマスクとして前記金属膜をエッチングして、ソース電極およびドレイン電極を形成する工程と、前記フォトレジストパターン、前記ソース電極および前記ドレイン電極を、酸素を含むプラズマで処理することによって、前記フォトレジストパターンの側面を後退させるとともに、前記ソース電極および前記ドレイン電極の側面および、前記フォトレジストパターンの後退によって露出した上面に酸化皮膜を形成する工程と、残存する前記フォトレジストパターンおよび前記酸化皮膜をマスクとして、前記ソース電極と前記ドレイン電極との間のチャネル部となる部分の少なくとも前記導電性シリコン膜をエッチングする工程と、残存する前記フォトレジストパターンを除去する工程とを備えることを特徴とする。
【００１５】
また本発明の薄膜トランジスタの製造方法は、絶縁性基板上にゲート電極を形成する工程と、前記絶縁性基板の前記ゲート電極が形成された表面上に、ゲート絶縁膜、真性シリコン膜および導電性シリコン膜を順次形成する工程と、前記導電性シリコン膜上にフォトレジストパターンを形成し、形成したフォトレジストパターンをマスクとして、前記真性シリコン膜および前記導電性シリコン膜をエッチングして、島状にパターニングする工程と、島状にパターニングされた前記導電性シリコン膜上に金属膜を形成する工程と、前記金属膜上にフォトレジストパターンを形成し、形成したフォトレジストパターンをマスクとして前記金属膜をエッチングして、ソース電極およびドレイン電極を形成する工程と、前記フォトレジストパターン、前記ソース電極および前記ドレイン電極を、酸素を含むプラズマで処理することによって、前記フォトレジストパターンを除去するとともに、前記ソース電極および前記ドレイン電極の表面全体にわたって酸化皮膜を形成する工程と、前記酸化皮膜をマスクとして、ソース電極とドレイン電極との間のチャネル部となる部分の少なくとも導電性シリコン膜をエッチングする工程と、前記酸化皮膜上に保護膜を形成する工程と、前記保護膜上に形成される上部電極とのコンタクト部となるコンタクトホールを、前記保護膜および前記酸化皮膜を貫通して、前記ソース電極および前記ドレイン電極の少なくとも一方に達するように形成する工程とを備えることを特徴とする。
【００１６】
また本発明の薄膜トランジスタの製造方法は、絶縁性基板上にゲート電極を形成する工程と、前記絶縁性基板の前記ゲート電極が形成された表面上に、ゲート絶縁膜、真性シリコン膜、導電性シリコン膜および金属膜を順次形成する工程と、前記金属膜上に、膜厚の異なる部分を有するフォトレジストパターンを形成し、形成したフォトレジストパターンをマスクとして、前記真性シリコン膜、前記導電性シリコン膜および前記金属膜をエッチングして、島状にパターニングする工程と、前記フォトレジストパターンを、酸素を含むプラズマで処理することによって、前記フォトレジストパターンの側面を後退させる工程と、残存する前記フォトレジストパターンをマスクとして前記金属膜をエッチングして、ソース電極およびドレイン電極を形成する工程と、残存する前記フォトレジストパターン、前記ソース電極および前記ドレイン電極を、酸素を含むプラズマで処理することによって、前記フォトレジストパターンの側面を後退させるとともに、前記ソース電極および前記ドレイン電極の側面および、前記フォトレジストパターンの後退によって露出した上面に酸化皮膜を形成する工程と、残存する前記フォトレジストパターンおよび前記酸化皮膜をマスクとして、前記ソース電極と前記ドレイン電極との間のチャネル部となる部分の少なくとも導電性シリコン膜をエッチングする工程と、残存する前記フォトレジストパターンを除去する工程とを備えることを特徴とする。
【００１７】
また本発明の薄膜トランジスタの製造方法は、絶縁性基板上にゲート電極を形成する工程と、前記絶縁性基板の前記ゲート電極が形成された表面上に、ゲート絶縁膜、真性シリコン膜、導電性シリコン膜および金属膜を順次形成する工程と、前記金属膜上に、膜厚の異なる部分を有するフォトレジストパターンを形成し、形成したフォトレジストパターンをマスクとして、前記真性シリコン膜、前記導電性シリコン膜および前記金属膜をエッチングして、島状にパターニングする工程と、前記フォトレジストパターンを、酸素を含むプラズマで処理することによって、前記フォトレジストパターンの側面を後退させる工程と、残存する前記フォトレジストパターンをマスクとして前記金属膜をエッチングして、ソース電極およびドレイン電極を形成する工程と、残存する前記フォトレジストパターン、前記ソース電極および前記ドレイン電極を、酸素を含むプラズマで処理することによって、前記フォトレジストパターンを除去するとともに、前記ソース電極および前記ドレイン電極の表面全体にわたって酸化皮膜を形成する工程と、前記酸化皮膜をマスクとして、前記ソース電極と前記ドレイン電極との間のチャネル部となる部分の少なくとも導電性シリコン膜をエッチングする工程と、前記酸化皮膜上に保護膜を形成する工程と、前記保護膜上に形成される上部電極とのコンタクト部となるコンタクトホールを、前記保護膜および前記酸化皮膜を貫通して、前記ソース電極および前記ドレイン電極の少なくとも一方に達するように形成する工程とを備えることを特徴とする。
【発明の効果】
【００１８】
本発明の薄膜トランジスタによれば、ソース電極およびドレイン電極のチャネル部側の端部は酸化皮膜で覆われており、このソース電極およびドレイン電極のチャネル部側の端部と略同一平面上に、導電性シリコン膜のチャネル部側の端部が形成される。つまり、導電性シリコン膜のチャネル部側の端部は、ソース電極およびドレイン電極のチャネル部側の端部よりもチャネル部の内側には、ほぼ突出していない。これによって、ソース電極およびドレイン電極のチャネル部側の端部における電界の集中を緩和することができるので、薄膜トランジスタがオフのときのトンネル電流の発生を防ぐことができ、オフ電流を低減することができる。
【００１９】
またソース電極およびドレイン電極のチャネル部側の端部は酸化皮膜で覆われているので、ソース電極およびドレイン電極のチャネル部側の端部側面におけるヒロックの発生を防止することができる。これによって、ヒロックと真性シリコン膜との接触を防止することができるので、漏れ電流を防止することができる。したがって、オフ電流および漏れ電流が抑制された薄膜トランジスタを実現することができる。
【００２０】
本発明の薄膜トランジスタの製造方法によれば、導電性シリコン膜上の金属膜は、フォトレジストパターンをマスクとしてエッチングされ、ソース電極およびドレイン電極となる。このソース電極、ドレイン電極およびフォトレジストパターンが、酸素を含むプラズマで処理されて、フォトレジストパターンの側面が後退するとともに、ソース電極およびドレイン電極の側面および露出した上面に酸化皮膜が形成される。そして、残存するフォトレジストパターンおよび酸化皮膜をマスクとして、チャネル部となる部分の少なくとも導電性シリコン膜がエッチングされる。
【００２１】
これによって、導電性シリコン膜のチャネル部側の端部を、ソース電極およびドレイン電極のチャネル部側の端部と略同一平面上に形成することができる。したがって、ソース電極およびドレイン電極のチャネル部側の端部における電界の集中を緩和することができるので、薄膜トランジスタがオフのときのトンネル電流の発生を防ぐことができ、オフ電流を低減することができる。
【００２２】
またソース電極およびドレイン電極のチャネル部側の端部は酸化皮膜で覆われているので、その後の導電性シリコン膜をエッチングする工程、およびフォトレジストパターンを除去する工程などで発生する金属膜材料の溶出を防止することができる。これによって、溶出した金属溶液によって生じるチャネル部のバックチャネル表面の金属汚染と、それに起因するバックチャネル界面を流れるオフ電流とを低減することができるので、オフ電流を大幅に低減することができる。また前述のようにオフ電流および漏れ電流が抑制された薄膜トランジスタを歩留り良く製造することができる。
【００２３】
また本発明の薄膜トランジスタの製造方法によれば、導電性シリコン膜上の金属膜は、フォトレジストパターンをマスクとしてエッチングされ、ソース電極およびドレイン電極となる。このソース電極、ドレイン電極およびフォトレジストパターンが、酸素を含むプラズマで処理されて、フォトレジストパターンが除去されるとともに、ソース電極およびドレイン電極の表面全体にわたって酸化皮膜が形成される。この酸化皮膜をマスクとして、チャネル部となる部分の少なくとも導電性シリコン膜がエッチングされる。
【００２４】
これによって、導電性シリコン膜のチャネル部側の端部を、ソース電極およびドレイン電極のチャネル部側の端部と略同一平面上に形成することができる。したがって、ソース電極およびドレイン電極のチャネル部側の端部における電界の集中を緩和することができるので、薄膜トランジスタがオフのときのトンネル電流の発生を防ぐことができ、オフ電流を低減することができる。
【００２５】
またソース電極およびドレイン電極の表面は酸化皮膜で覆われているので、その後の導電性シリコン膜をエッチングする工程、およびフォトレジストパターンを除去する工程などで発生する金属膜材料の溶出を防止することができる。これによって、溶出した金属溶液によって生じるチャネル部のバックチャネル表面の金属汚染と、それに起因するバックチャネル界面を流れるオフ電流とを低減することができるので、オフ電流を大幅に低減することができる。また前述のようにオフ電流および漏れ電流が抑制された薄膜トランジスタを歩留り良く製造することができる。
【００２６】
また酸化皮膜上には保護膜が形成され、この保護膜および酸化皮膜を貫通して、ソース電極およびドレイン電極の少なくとも一方に達するコンタクトホールが形成されるので、コンタクトホールを介して接続される上部電極と、ソース電極およびドレイン電極の少なくとも一方との接続不良を防止することができる。
【００２７】
また本発明の薄膜トランジスタの製造方法によれば、膜厚の異なる部分を有するフォトレジストパターンをマスクとして、真性シリコン膜、導電性シリコン膜および金属膜が島状にパターニングされた後、酸素を含むプラズマで処理されて側面が後退したフォトレジストパターンをマスクとして金属膜がエッチングされ、ソース電極およびドレイン電極となる。次いで酸素を含むプラズマで処理されて、フォトレジストパターンの側面が後退するとともに、ソース電極およびドレイン電極の側面および露出した上面に酸化皮膜が形成された後、残存するフォトレジストパターンおよび酸化皮膜をマスクとして、チャネル部となる部分の少なくとも導電性シリコン膜がエッチングされる。
【００２８】
これによって、導電性シリコン膜のチャネル部側の端部を、ソース電極およびドレイン電極のチャネル部側の端部と略同一平面上に形成することができる。したがって、ソース電極およびドレイン電極のチャネル部側の端部における電界の集中を緩和することができるので、薄膜トランジスタがオフのときのトンネル電流の発生を防ぐことができ、オフ電流を低減することができる。
【００２９】
またソース電極およびドレイン電極のチャネル部側の端部は酸化皮膜で覆われているので、その後の導電性シリコン膜をエッチングする工程、およびフォトレジストパターンを除去する工程などで発生する金属膜材料の溶出を防止することができる。これによって、溶出した金属溶液によって生じるチャネル部のバックチャネル表面の金属汚染と、それに起因するバックチャネル界面を流れるオフ電流とを低減することができるので、オフ電流を大幅に低減することができる。また前述のようにオフ電流および漏れ電流が抑制された薄膜トランジスタを歩留り良く製造することができる。
【００３０】
また真性シリコン膜、導電性シリコン膜および金属膜の島状パターニングと、ソース電極およびドレイン電極を形成するための金属膜のエッチングとは、膜厚の異なる部分を有する１つのフォトレジストパターンを用いて行われるので、写真製版工程を１回分省略することができる。これによって、生産能力の向上とコストの低減とを実現することができる。
【００３１】
また本発明の薄膜トランジスタの製造方法によれば、膜厚の異なる部分を有するフォトレジストパターンをマスクとして、真性シリコン膜、導電性シリコン膜および金属膜が島状にパターニングされた後、酸素を含むプラズマで処理されて側面が後退したフォトレジストパターンをマスクとして金属膜がエッチングされ、ソース電極およびドレイン電極となる。次いで酸素を含むプラズマで処理されて、フォトレジストパターンが除去されるとともに、ソース電極およびドレイン電極の表面全体にわたって酸化皮膜が形成される。この酸化皮膜をマスクとして、チャネル部となる部分の少なくとも導電性シリコン膜がエッチングされる。
【００３２】
これによって、導電性シリコン膜のチャネル部側の端部を、ソース電極およびドレイン電極のチャネル部側の端部と略同一平面上に形成することができる。したがって、ソース電極およびドレイン電極のチャネル部側の端部における電界の集中を緩和することができるので、薄膜トランジスタがオフのときのトンネル電流の発生を防ぐことができ、オフ電流を低減することができる。
【００３３】
またソース電極およびドレイン電極の表面は酸化皮膜で覆われているので、その後の導電性シリコン膜をエッチングする工程、およびフォトレジストパターンを除去する工程などで発生する金属膜材料の溶出を防止することができる。これによって、溶出した金属溶液によって生じるチャネル部のバックチャネル表面の金属汚染と、それに起因するバックチャネル界面を流れるオフ電流とを低減することができるので、オフ電流を大幅に低減することができる。また前述のようにオフ電流および漏れ電流が抑制された薄膜トランジスタを歩留り良く製造することができる。
【００３４】
また真性シリコン膜、導電性シリコン膜および金属膜の島状パターニングと、ソース電極およびドレイン電極を形成するための金属膜のエッチングとは、膜厚の異なる部分を有する１つのフォトレジストパターンを用いて行われるので、写真製版工程を１回分省略することができる。これによって、生産能力の向上とコストの低減とを実現することができる。
【００３５】
また酸化皮膜上には保護膜が形成され、この保護膜および酸化皮膜を貫通して、ソース電極およびドレイン電極の少なくとも一方に達するコンタクトホールが形成されるので、コンタクトホールを介して接続される上部電極と、ソース電極およびドレイン電極の少なくとも一方との接続不良を防止することができる。
【図面の簡単な説明】
【００３６】
【図１】本発明の第１の実施の形態であるＴＦＴ１を備える液晶表示装置用のＴＦＴ基板１００の画素主要部を示す断面図である。
【図２】ゲート電極１１の形成が終了した段階の状態を示す断面図である。
【図３】ゲート絶縁膜１９、Ｓｉ（ｉ）膜１３およびＳｉ（ｎ）膜１４の形成が終了した段階の状態を示す断面図である。
【図４】ソース電極１５およびドレイン電極１６の形成が終了した段階の状態を示す断面図である。
【図５】Ａｌ酸化皮膜１７の形成が終了した段階の状態を示す断面図である。
【図６】チャネル部１８の形成が終了した段階の状態を示す断面図である。
【図７】フォトレジストパターン２２の除去が終了した段階の状態を示す断面図である。
【図８】画素ドレインコンタクトホール２０の形成が終了した段階の状態を示す断面図である。
【図９】画素電極２１の形成が終了した段階の状態を示す断面図である。
【図１０】第２の金属膜２３の形成が終了した段階の状態を示す断面図である。
【図１１】フォトレジストパターン２４の形成が終了した段階の状態を示す断面図である。
【図１２】第２の金属膜２３の表面が露出した段階の状態を示す断面図である。
【図１３】ソース電極１５およびドレイン電極１６のパターンの形成が終了した段階の状態を示す断面図である。
【図１４】Ａｌ酸化皮膜１７の形成が終了した段階の状態を示す断面図である。
【図１５】チャネル部１８の形成が終了した段階の状態を示す断面図である。
【図１６】フォトレジストパターン２４の除去が終了した段階の状態を示す断面図である。
【図１７】ＴＦＴ基板１００Ａの製造が終了した段階の状態を示す断面図である。
【図１８】本発明の薄膜トランジスタにおけるホール電流密度の分布を示す図である。
【図１９】従来技術の薄膜トランジスタにおけるホール電流密度の分布を示す図である。
【発明を実施するための形態】
【００３７】
＜第１の実施の形態＞
図１は、本発明の第１の実施の形態であるＴＦＴ１を備える液晶表示装置用のＴＦＴ基板１００の画素主要部を示す断面図である。ＴＦＴ基板１００は、透明絶縁性基板１０、ゲート電極１１、ゲート絶縁膜１２、ｉ型シリコン（Ｓｉ（ｉ））膜１３、ｎ型シリコン（Ｓｉ（ｎ））膜１４、ソース電極１５、ドレイン電極１６、プラズマ酸化皮膜１７、保護絶縁膜１９および画素電極２１を備えて構成される。ゲート電極１１、ゲート絶縁膜１２、Ｓｉ（ｉ）薄膜１３、Ｓｉ（ｎ）薄膜１４、ソース電極１５、ドレイン電極１６、プラズマ酸化皮膜１７および保護絶縁膜１９は、逆スタガ型ＴＦＴであるＴＦＴ１を構成する。ＴＦＴ１および画素電極２１は、透明絶縁性基板１０の厚み方向一方側に設けられる。
【００３８】
透明絶縁性基板１０は、たとえばガラス基板によって実現される。Ｓｉ（ｉ）膜１３およびＳｉ（ｎ）膜１４は、たとえば、アモルファスシリコンもしくは微結晶シリコンの単層膜、またはアモルファスシリコンと微結晶シリコンとの多層膜によって実現される。本実施の形態では、Ｓｉ（ｉ）膜１３は、ｉ型アモルファスシリコン薄膜、具体的には、ｉ型のアモルファスシリコンの単層膜によって実現される。またＳｉ（ｎ）膜１４は、ｎ型アモルファスシリコン薄膜、具体的には、ｎ型のアモルファスシリコンの単層膜によって実現される。本実施の形態では、Ｓｉ（ｉ）膜１３をｉ型アモルファスシリコン薄膜といい、Ｓｉ（ｎ）膜１４をｎ型アモルファスシリコン薄膜という場合がある。Ｓｉ（ｉ）膜１３は、真性シリコン膜に相当し、Ｓｉ（ｎ）膜１４は、導電性シリコン膜に相当する。
【００３９】
ソース電極１５およびドレイン電極１６は、本実施の形態では、アルミニウム（Ａｌ）系金属膜、具体的にはＡｌ合金の単層膜によって構成される。プラズマ酸化皮膜１７は、本実施の形態ではアルミニウム酸化皮膜１７であり、ソース電極１５およびドレイン電極１６となるＡｌ系金属膜を酸化することによって形成される。本実施の形態では、プラズマ酸化皮膜１７をアルミニウム酸化皮膜１７という場合がある。ＴＦＴ１のチャネル部１８は、ソース電極１５とドレイン電極１６とに挟まれており、Ｓｉ（ｎ）膜１４とＳｉ（ｉ）膜１３の表面の一部とが掘り込まれて、凹所として形成される。Ｓｉ（ｉ）膜１３は、堀り込まれなくてもよい。
【００４０】
Ｓｉ（ｎ）膜１４およびＳｉ（ｉ）膜１３のチャネル部１８側の端部は、ソース電極１５およびドレイン電極１６のチャネル部１８側の端部と略同一平面上に形成されている。より詳細には、チャネル部１８を挟んで互いに対向するソース電極１５およびドレイン電極１６の側面は、その下層のＳｉ（ｎ）膜１４およびＳｉ（ｉ）膜１３の掘り込まれた側面と略同一平面上に形成されている。図１では、Ｓｉ（ｎ）膜１４およびＳｉ（ｉ）膜１３のチャネル部１８側の端部は、ソース電極１５およびドレイン電極１６の側面に形成されたアルミニウム酸化皮膜１７の膜厚の分だけ、ソース電極１５およびドレイン電極１６のチャネル部１８側の端部よりもチャネル部１８の内側に突出しているように見える。実際には、アルミニウム酸化皮膜１７の膜厚は０．１μｍ以下と小さいので、Ｓｉ（ｎ）膜１４およびＳｉ（ｉ）膜１３のチャネル部１８側の端部と、ソース電極１５およびドレイン電極１６のチャネル部１８側の端部とは、略同一平面上に位置することになる。
【００４１】
換言すれば、Ｓｉ（ｎ）膜１４およびＳｉ（ｉ）膜１３のチャネル部１８側の端部は、ソース電極１５およびドレイン電極１６のチャネル部１８側の端部よりもチャネル部１８の内側には、ほぼ突出していない。具体的には、少なくともＳｉ（ｎ）膜１４のチャネル部１８側の端部は、ソース電極１５およびドレイン電極１６のチャネル部１８側の端部からのチャネル部１８の内側への突出量が、０．１μｍ以下となっている。本実施の形態では、Ｓｉ（ｉ）膜１３もＳｉ（ｎ）膜１４と同様に堀り込まれてチャネル部１８が形成されているので、Ｓｉ（ｉ）膜１３のチャネル部１８側の端部も、ソース電極１５およびドレイン電極１６のチャネル部１８側の端部からのチャネル部１８の内側への突出量が、０．１μｍ以下となっている。
【００４２】
保護絶縁膜１９は、チャネル部１８を保護して、ＴＦＴ基板１００の全体に形成される。保護絶縁膜１９には、画素ドレインコンタクトホール２０が形成される。画素ドレインコンタクトホール２０は、保護絶縁膜１９を貫通して、保護絶縁膜１９の下層に形成されたドレイン電極１６の表面まで形成される。画素電極２１は、画素ドレインコンタクトホール２０を介して、保護絶縁膜１９の下層に形成されたドレイン電極１６に電気的に接続される。画素電極２１は、透明導電性膜によって構成される。
【００４３】
次に本実施の形態におけるＴＦＴ基板１００の製造方法について説明する。本実施の形態におけるＴＦＴ基板１００の製造方法では、本発明のＴＦＴの製造方法を用いてＴＦＴ基板１００を製造する。図２〜図９では、図１と同様に、ＴＦＴ基板１００の画素主要部に相当する部分を示す。図２〜図９は、本発明の第１の実施の形態におけるＴＦＴ基板１００の製造方法の各工程を説明するための図である。
【００４４】
図２は、ゲート電極１１の形成が終了した段階の状態を示す断面図である。まず、ガラス基板などの透明絶縁性基板１０を、洗浄液または純水を用いて洗浄した後、透明絶縁性基板１０の厚み方向一方側の表面に、ゲート電極１１となる第１の金属膜を成膜する。第１の金属膜の材料としては、たとえばクロム（Ｃｒ）、モリブデン（Ｍｏ）、チタン（Ｔｉ）、アルミニウム（Ａｌ）またはこれらの金属に他の物質を微量に添加した合金を用いる。このうち、ＡｌおよびＡｌ合金などのＡｌ系金属を用いることが好ましい。Ａｌ系金属は、Ｃｒ、Ｍｏ、Ｔｉといった他の金属に比べて比抵抗値が低いので、Ａｌ系金属を用いることによって、配線抵抗を低くすることができる。したがってＡｌ系金属は、液晶表示装置用のＴＦＴ基板１００の用途として好ましい。
【００４５】
第１の金属膜の材料としてＡｌ系金属を用いる場合には、パターン不良および歩留りの低下の原因となるヒロックと呼ばれる突起が配線上面、すなわち第１の金属膜の厚み方向一方側の表面に発生することを防止するために、Ａｌに他の物質を添加したＡｌ合金を用いることが好ましい。Ａｌに添加される他の物質（以下「添加元素」という場合がある）としては、鉄（Ｆｅ）、コバルト（Ｃｏ）およびニッケル（Ｎｉ）などの第８族遷移元素、ならびにランタン（Ｌａ）、ネオジム（Ｎｄ）、サマリウム（Ｓｍ）およびガドリニウム（Ｇｄ）などの希土類元素が挙げられる。これらの添加元素の組成範囲は、原子百分率（ａｔ％）で、Ａｌ合金全体の０．２ａｔ％以上６ａｔ％以下であることが好ましい。添加元素の組成範囲が０．２ａｔ％未満では、配線上面におけるヒロックの発生を防止する効果が不充分となり、また添加元素の組成範囲が６ａｔ％を超えると、比抵抗値が増大して、Ｃｒ、Ｍｏ、Ｔｉに対する低抵抗の優位性が低くなるからである。
【００４６】
具体的には、第１の金属膜としては、たとえば３ａｔ％のＮｉを添加したＡｌ−３ａｔ％Ｎｉ合金膜を、公知のアルゴン（Ａｒ）ガスを用いたスパッタリング法によって、厚みが２００ｎｍになるように成膜する。
【００４７】
このようにして第１の金属膜を成膜した後、第１回目の写真製版工程で第１の金属膜上にフォトレジストパターンを形成する。このフォトレジストパターンをマスクとして、公知のエッチング液、たとえばリン酸、硝酸および酢酸を含む溶液で第１の金属膜をウエットエッチングした後に、フォトレジストパターンを除去して、ゲート電極１１を形成する。
【００４８】
図３は、ゲート絶縁膜１９、Ｓｉ（ｉ）膜１３およびＳｉ（ｎ）膜１４の形成が終了した段階の状態を示す断面図である。前述のようにしてゲート電極１１を形成した後、ゲート電極１１および透明絶縁性基板１０の厚み方向一方側の表面に、ゲート絶縁膜１２、Ｓｉ（ｉ）膜１３およびＳｉ（ｎ）膜１４を順次成膜する。Ｓｉ（ｉ）膜１３は、不純物を添加していないｉ型シリコンＳｉ（ｉ）から成る真性半導体膜であり、チャネルとなる半導体能動膜として機能する。Ｓｉ（ｎ）膜１４は、不純物を添加したｎ型シリコンＳｉ（ｎ）から成るｎ型半導体膜であり、Ｓｉ（ｉ）膜１３と、ソース電極１５およびドレイン電極１６とをオーミック接触させるオーミック低抵抗膜（以下「オーミックコンタクト膜」という場合がある）として機能する。
【００４９】
具体的には、たとえば、化学気相成長（Chemical Vapor Deposition；略称：ＣＶＤ）法を用いて、約３００℃の基板加熱条件下で、ゲート絶縁膜１２として、窒化シリコン（ＳｉＮ）膜、Ｓｉ（ｉ）膜１３として、微結晶のＳｉ（ｉ）膜、Ｓｉ（ｎ）膜１４として、リン（Ｐ）を不純物として添加した微結晶のＳｉ（ｎ）膜を、順次成膜する。膜厚としては、たとえば、ゲート絶縁膜１２の膜厚を４００ｎｍとし、Ｓｉ（ｉ）膜１３の膜厚を１５０ｎｍとし、Ｓｉ（ｎ）膜１４の膜厚を５０ｎｍとする。
【００５０】
このようにしてゲート絶縁膜１２、Ｓｉ（ｉ）膜１３およびＳｉ（ｎ）膜１４を形成した後、第２回目の写真製版工程でＳｉ（ｎ）膜１４の表面にフォトレジストパターンを形成する。このフォトレジストパターンをマスクとして、たとえば、公知のエッチングガス、たとえばフッ素系ガスを用いたドライエッチングによって、Ｓｉ（ｉ）膜１３およびＳｉ（ｎ）膜１４をエッチングして、島状にパターニングする。その後に、フォトレジストパターンを除去して、ＴＦＴ１の半導体パターン、すなわちＴＦＴ１の半導体膜であるＳｉ（ｉ）膜１３およびＳｉ（ｎ）膜１４の島状パターンを形成する。
【００５１】
図４は、ソース電極１５およびドレイン電極１６の形成が終了した段階の状態を示す断面図である。前述のようにしてＳｉ（ｉ）膜１３およびＳｉ（ｎ）膜１４をエッチングした後、ゲート絶縁膜１２、Ｓｉ（ｉ）膜１３およびＳｉ（ｎ）膜１４の表面に第２の金属膜を成膜する。次いで、第３回目の写真製版工程で第２の金属膜の表面にフォトレジストパターン２２を形成する。このフォトレジストパターン２２をマスクとして、図１に示すＴＦＴ１のチャネル部８となる部分の第２の金属膜をエッチングして、ソース電極１５のパターンとドレイン電極１６のパターンとに分離する。このとき、ＴＦＴ１の周辺部の第２の金属膜もエッチングされて除去される。
【００５２】
第２の金属膜の材料としては、たとえばＣｒ、Ｍｏ、Ｔｉ、Ａｌまたはこれらの金属に他の物質を微量に添加した合金を用いることができる。このうち、ＡｌおよびＡｌ合金などのＡｌ系金属は、Ｃｒ、Ｍｏ、Ｔｉといった他の金属に比べて比抵抗値が低いので、Ａｌ系金属を用いることによって、配線抵抗を低くすることができる。したがってＡｌ系金属は、液晶表示装置用のＴＦＴ基板１００の用途として好ましい。
【００５３】
第２の金属膜の材料としてＡｌ系金属を用いる場合、Ａｌ単体では、下層で接触するＳｉ（ｎ）膜１４との界面で、アルミニウム（Ａｌ）とシリコン（Ｓｉ）との共晶反応が発生して、コンタクト特性が不良になるおそれがある。また、上層で接触する画素電極２１を構成する透明導電性画素電極膜として、インジウム錫酸化物（Indium Tin Oxide；略称：ＩＴＯ）、インジウム亜鉛酸化物（Indium Zinc Oxide；略称：ＩＺＯ）などの酸化物導電膜を用いた場合、画素電極２１との界面でＡｌの酸化反応が発生して、コンタクト特性が不良になるおそれがある。このようにコンタクト特性が不良になることを防ぐために、第２の金属膜の材料としては、Ａｌ合金を用いることが好ましく、具体的には、少なくともＦｅ、Ｃｏ、Ｎｉなどの第８族遷移元素を添加したＡｌ合金を用いることが好ましい。これら第８族遷移元素の組成範囲は、Ａｌ合金全体の０．２ａｔ％以上６ａｔ％以下であることが好ましい。
【００５４】
具体的には、第２の金属膜としては、たとえば、３ａｔ％のＮｉを添加したＡｌ−３ａｔ％Ｎｉ合金膜を、公知のアルゴン（Ａｒ）ガスを用いたスパッタリング法によって、厚みが２００ｎｍになるように成膜する。その後、前述のように第３回目の写真製版工程で第２の金属膜の表面にフォトレジストパターン２２を形成し、このフォトレジストパターン２２をマスクとして、たとえば、公知のエッチング液、たとえばリン酸、硝酸および酢酸を含む溶液で第２の金属膜をウエットエッチングして、ソース電極１５およびドレイン電極１６のパターンを形成する。
【００５５】
エッチングプロセスでは、エッチングで完全に被エッチング膜が除去される、いわゆるジャストエッチング後も、基板に残る微小なエッチング残りを完全に除去するために、しばらくエッチングを延長するオーバーエッチングを行う。オーバーエッチングの時間は、ジャストエッチングに要した時間であるジャストエッチング時間の０．５倍から２倍ほどに設定する。たとえば、第２の金属膜がジャストエッチングされた後、ジャストエッチング時間の１倍、すなわちジャストエッチング時間と等しい時間が経過するまで、オーバーエッチングを行う。
【００５６】
溶液を用いたウエットエッチングの場合は、エッチング反応が等方的に進行するので、ソース電極１５およびドレイン電極１６を構成する第２の金属膜は、オーバーエッチングによって、図４に示すように、フォトレジストパターン２２よりも端部が後退した形状にパターニングされる。用いる金属種および溶液種によっても異なるが、このソース電極１５およびドレイン電極１６を構成する第２の金属膜の端部の後退量（以下、「サイドエッチング量」という場合がある）ｓｄは、たとえば０．２μｍ以上２μｍ以下となる。前述の公知のリン酸、硝酸および酢酸を含む溶液を用いたウエットエッチングの場合、サイドエッチング量ｓｄは、たとえば約１μｍとなる。
【００５７】
図５は、Ａｌ酸化皮膜１７の形成が終了した段階の状態を示す断面図である。前述のようにしてソース電極１５およびドレイン電極１６を形成した後、基板表面、すなわち透明絶縁性基板１０の厚み方向一方側で露出する各膜の表面に、透明絶縁性基板１０の厚み方向一方側から酸素（Ｏ2）を含むプラズマ（以下「酸素プラズマ」という場合がある）を照射して処理する。このように酸素プラズマで処理することによって、フォトレジストパターン２２をアッシングして膜厚を減じるとともに、フォトレジストパターン２２の端部、少なくとも側面を後退させる。また、フォトレジストパターン２２の端部の後退とともに表面が露出したソース電極１５およびドレイン電極１６の上面および側面部に、酸素プラズマを照射して処理する。これによって、ソース電極１５およびドレイン電極１６を構成する第２の金属膜を酸化し、ソース電極１５およびドレイン電極１６のフォトレジストパターン２２で覆われていない部分に、プラズマ酸化皮膜１７を形成する。本実施の形態では、第２の金属膜であるＡｌ系金属膜が酸化されて、プラズマ酸化皮膜１７として、Ａｌ酸化皮膜が形成される。
【００５８】
本工程におけるフォトレジストパターン２２の後退量ｒｄ１は、ソース電極１５およびドレイン電極１６の表面が、フォトレジストパターン２２とＡｌ酸化皮膜１７とで完全に覆われている状態となる値であればよく、任意でよい。ただし、ドレイン電極１６が上層の画素電極２１と接触する画素ドレインコンタクトホール２０が形成される部分にＡｌ酸化皮膜１７があると、コンタクト抵抗を増大させることになる。したがってフォトレジストパターン２２の後退量ｒｄ１は、Ａｌ酸化皮膜１７が、画素ドレインコンタクトホール２０の形成される部分のドレイン電極１６の表面に形成されない範囲にすることが好ましい。具体的には、酸素プラズマの照射は、フォトレジストパターン２２の後退量ｒｄ１が、たとえば約２μｍになる程度まで行われる。
【００５９】
図６は、チャネル部１８の形成が終了した段階の状態を示す断面図である。図７は、フォトレジストパターン２２の除去が終了した段階の状態を示す断面図である。前述のようにしてＡｌ酸化皮膜１７を形成した後、残存するフォトレジストパターン２２、ならびにソース電極１５およびドレイン電極１８の端部のＡｌ酸化皮膜１７をマスクとして、チャネル部１８が形成される部分のＳｉ（ｎ）膜１４をエッチングによって除去する、いわゆるバックチャネルエッチングを行う。このとき、本実施の形態では、Ｓｉ（ｉ）膜１３の表面の一部もエッチングによって除去する。その後、フォトレジストパターン２２を完全に除去して、図７に示すように、ＴＦＴ１のチャネル部１８を形成する。
【００６０】
具体的には、公知のエッチングガス、たとえば塩素を含むガスを用いたドライエッチングによって、チャネル部１８が形成される部分のＳｉ（ｎ）膜１４をエッチングして除去する。さらに、チャネル部１８が形成される部分のＳｉ（ｉ）膜１３の表面の一部を掘り込んだ後に、フォトレジストパターン２２を除去して、ＴＦＴ１のチャネル部１８を形成する。
【００６１】
以上のように本実施の形態では、チャネル部１８は、ソース電極１５およびドレイン電極１６のパターンを直接マスクとして、Ｓｉ（ｎ）膜１４およびＳｉ（ｉ）膜１３の一部の表面をドライエッチングによって除去することによって形成される。したがって、Ｓｉ（ｎ）膜１４およびＳｉ（ｉ）膜１３のチャネル部１８側の端部は、図６に示すように、上層のマスクとなるソース電極１５およびドレイン電極１６のチャネル部１８側の端部と略同一平面上に形成される。より詳細には、チャネル部１８のＳｉ（ｎ）膜１４およびＳｉ（ｉ）膜１３の側面は、ソース電極１５およびドレイン電極１６の側面と略同一平面上に形成される。
【００６２】
Ｓｉ（ｎ）膜１４およびＳｉ（ｉ）膜１３のチャネル部１８側の端部は、Ｓｉ（ｎ）膜１４およびＳｉ（ｉ）膜１３のオーバーエッチング時間によっては、ソース電極１５およびドレイン電極１６のチャネル部１８側の端部よりもチャネル部１８から離隔する方向に後退して、ソース電極１５およびドレイン電極１６のチャネル部１８側の端部が形成される平面上から若干ずれる場合がある。この場合でも、そのずれ量は小さく、Ｓｉ（ｎ）膜１４およびＳｉ（ｉ）膜１３のチャネル部１８側の端部を含む仮想一平面と、ソース電極１５およびドレイン電極１６のチャネル部１８側の端部を含む仮想一平面とは、略同一の平面上に配置される。
【００６３】
図８は、画素ドレインコンタクトホール２０の形成が終了した段階の状態を示す断面図である。前述のようにしてチャネル部１８を形成した後、透明絶縁性基板１０の厚み方向一方側で露出する各膜の表面に保護絶縁膜１９を成膜する。保護絶縁膜１９としては、たとえば、ＣＶＤ法を用いて約３００℃の基板加熱条件下で、窒化シリコン（ＳｉＮ）膜を厚みが３００ｎｍになるように成膜する。
【００６４】
その後、第４回目の写真製版工程で、保護絶縁膜１９の表面にフォトレジストパターンを形成して、公知のエッチングガス、たとえばフッ素系ガスを用いたドライエッチング法を用いて、保護絶縁膜１９をエッチングした後に、フォトレジストパターンを除去して、画素ドレインコンタクトホール２０を形成する。画素ドレインコンタクトホール２０は、少なくともドレイン電極１６の表面まで貫通するように形成される。本実施の形態では、画素ドレインコンタクトホール２０は、保護絶縁膜１９を貫通して、ドレイン電極１６の表面に達するように形成される。画素ドレインコンタクトホール２０は、これに限定されず、たとえばドレイン電極１６の内部まで貫通するように形成されてもよい。
【００６５】
図９は、画素電極２１の形成が終了した段階の状態を示す断面図である。前述のようにして画素ドレインコンタクトホール２０を形成した後、透明絶縁性基板１０の厚み方向一方側で露出する各膜の表面に、画素電極２１となる透明導電性膜を成膜する。透明導電性膜としては、たとえば、酸化インジウム（Ｉｎ2Ｏ3）と酸化亜鉛ＺｎＯとから成るＩＺＯを、公知のＡｒガスを用いたスパッタリング法によって、厚みが１００ｎｍになるように成膜する。
【００６６】
次いで、第５回目の写真製版工程で透明導電性膜の表面にフォトレジストパターンを形成し、このフォトレジストパターンをマスクとして、公知のエッチング液、たとえばシュウ酸系溶液で透明導電性膜をウエットエッチングした後に、フォトレジストパターンを除去することによって、液晶表示の画素電極パターンとして、透明導電性膜から成る画素電極２１を形成する。これによって、図１に示す本発明の第１の実施の形態に係る液晶表示装置用のＴＦＴ基板１００が得られる。
【００６７】
以上のように本実施の形態によれば、図５に示すように、ソース電極１５およびドレイン電極１６のパターンの形成後には、基板に酸素プラズマを照射してフォトレジストパターン２２を後退させるとともに、ソース電極１５およびドレイン電極１６の端部にＡｌ酸化皮膜１７を形成する。そして、フォトレジストパターン２２およびＡｌ酸化皮膜１７をマスクとして、Ｓｉ（ｎ）膜１４およびＳｉ（ｉ）膜１３をエッチングする。これによって、図６に示すように、Ｓｉ（ｎ）膜１４およびＳｉ（ｉ）膜１３のチャネル部１８側の端部を、ソース電極１５およびドレイン電極１６のチャネル部１８側の端部と略同一平面上に形成することができる。
【００６８】
前述の図４に示すように、第３回目の写真製版工程でソース電極１５、ドレイン電極１６およびチャネル部１８を形成する場合、ソース電極１５およびドレイン電極１６を構成するＡｌ合金膜のウエットエッチング後には、オーバーエッチングによって、ソース電極１５およびドレイン電極１６のチャネル部１８が形成される側の端部は、フォトレジストパターン２２の端部よりも、チャネル部１８の形成される部分から離隔する方向に後退している。したがって、フォトレジストパターン２２をこのままマスクにして、ＴＦＴの半導体膜であるＳｉ（ｎ）膜１４をドライエッチングしてチャネル部１８を形成する従来のプロセスの場合には、Ｓｉ（ｎ）膜１４のチャネル部１８側の端部が、ソース電極１５およびドレイン電極１６の端部よりもチャネル方向に延在して、チャネル部１８の内側に突出した形状になってしまう。
【００６９】
このようにＳｉ（ｎ）膜１４のチャネル部１８側の端部が、ソース電極１５およびドレイン電極１６の端部よりもチャネル部１８の内側に突出している、すなわちＴＦＴの半導体膜が電極の外側にせり出している場合には、電極の端部に電界が集中し、ｎ型シリコンとｉ型シリコンとの界面において、トンネリング電流（以下「トンネル電流」という場合がある）が発生し、オフ電流が上昇してしまう。特にＴＦＴの半導体膜がアモルファスシリコンで形成される場合、アモルファスシリコンは、ｎ型であっても導電率が結晶シリコンよりも２桁以上小さいので、ｎ型アモルファスシリコンとｉ型アモルファスシリコンとの界面において、トンネル電流が発生しやすく、オフ電流の上昇を招きやすい。
【００７０】
これに対して、本実施の形態では、前述のように図５に示す工程において、基板に酸素プラズマを照射することによって、ソース電極１５およびドレイン電極１６上のフォトレジストパターン２２を後退させるとともに、ソース電極１５およびドレイン電極１６上に、プラズマ酸化皮膜１７、具体的にはアルミニウム酸化皮膜１７を形成する。つまり、ソース電極１５およびドレイン電極１６を形成した後のフォトレジストパターン２２の端部の張出しは、酸素プラズマを照射することによって除去される。
【００７１】
そして、後退させたフォトレジストパターン２２およびアルミニウム酸化皮膜１７を直接マスクとして、図６に示すように、たとえば塩素系ガスを用いたドライエッチングによって、チャネル部１８のＳｉ（ｎ）膜１４およびＳｉ（ｉ）膜１３の表面の一部をエッチングして掘り込んで、チャネル部１８を形成する。このとき、フォトレジストパターン２２が後退して表面が露出したソース電極１５およびドレイン電極１６の部分は、プラズマ酸化皮膜であるアルミニウム酸化皮膜１７で覆われているので、塩素系ガスによる腐食を受けることがない。
【００７２】
したがって、Ｓｉ（ｎ）膜１４およびＳｉ（ｉ）膜１３のチャネル部１８側の端部は、ソース電極１５およびドレイン電極１６のチャネル部１８側の端部と略同一平面上に形成されることになる。これによって、ソース電極１５およびドレイン電極１６の端部における電界の集中を緩和することができるので、ＴＦＴ１がオフのときのトンネル電流の発生を防ぐことができ、オフ電流を低減することができる。
【００７３】
この効果は、Ｓｉ（ｉ）膜１３として、微結晶シリコンの単層膜、またはアモルファスシリコンと微結晶シリコンとの多層膜が用いられる場合に顕著である。微結晶シリコンは、バンドギャップが１．４ｅＶ程度であり、アモルファスシリコンのバンドギャップである１．７ｅＶに比べて小さいので、トンネル電流が発生しやすい。本実施の形態では、前述のようにＳｉ（ｎ）膜１４およびＳｉ（ｉ）膜１３のチャネル部１８側の端部を、ソース電極１５およびドレイン電極１６のチャネル部１８側の端部と略同一平面上に形成することができるので、Ｓｉ（ｉ）膜１３として、微結晶シリコンの単層膜、またはアモルファスシリコンと微結晶シリコンとの多層膜を用いた場合でも、ソース電極１５およびドレイン電極１６の端部における電界の集中を緩和することができる。このように本実施の形態によれば、Ｓｉ（ｉ）膜１３として、微結晶シリコンの単層膜、またはアモルファスシリコンと微結晶シリコンとの多層膜を用いた場合に、オフ電流の抑制に大きな効果を得ることができる。
【００７４】
また本実施の形態では、Ｓｉ（ｎ）膜１４のチャネル部１８側の端部は、ソース電極１５およびドレイン電極１６のチャネル部１８側の端部からのチャネル部１８の内側への突出量が、０．１μｍ以下となっている。これによって、ＴＦＴ１がオフのときのトンネル電流の発生をより確実に防ぐことができ、オフ電流をより確実に低減することができる。
【００７５】
また本実施の形態におけるＴＦＴ基板１００では、ソース電極１５およびドレイン電極１６を構成する第２の金属膜として、Ａｌに少なくともＦｅ、Ｃｏ、Ｎｉなどの第８族遷移元素を添加した合金膜、具体的にはＡｌに少なくともＮｉを添加したＡｌＮｉ合金膜を用いている。これによって、下層のＳｉ（ｎ）膜１４との共晶反応を防止することができるとともに、上層の酸化物透明導電性膜から成る画素電極２１との良好なコンタクト特性を得ることができる。したがって、従来では不可能であった低抵抗Ａｌ系合金を単層膜で液晶表示装置用のＴＦＴ１のソース電極１５およびドレイン電極１６に適用することが可能となる。
【００７６】
また、ＡｌＮｉ合金などのＡｌ合金は低抵抗であり、上面へのヒロック防止性に優れているが、結晶方位の配向が原因で、配線側面部へのヒロックが発生しやすいという欠点がある。本実施の形態のＴＦＴ１の製造方法では、配線側面、すなわちソース電極１５およびドレイン電極１６の側面を含むチャネル部１８側の端部に酸化アルミニウム皮膜１７を形成するので、側面部へのヒロックの発生を防止することができる。これによって、ソース電極１５およびドレイン電極１６と、その下層のＳｉ（ｉ）膜１４との接触に起因する漏れ電流の発生を防止することができる。
【００７７】
またアルミニウム酸化皮膜１７は、ソース電極１５およびドレイン電極１６のチャネル部１８側の端部、少なくとも側面に形成されているので、バックチャネルエッチング工程およびフォトレジストパターン２２を除去する工程などで、ソース電極１５およびドレイン電極１６を構成するＡｌ系金属膜が溶出することを防ぐことができる。これによって、溶出した金属の溶液が、チャネル部１８の半導体膜１３，１４の表面に付着することを防ぐことができるので、バックチャネルエッチング後に、チャネル部１８の半導体膜１３，１４の表面に付着した電解質などに起因して生じる漏れ電流を低減することができる。つまり、溶出した金属溶液によって生じるチャネル部のバックチャネル表面の金属汚染と、それに起因するバックチャネル界面を流れるオフ電流とを低減することができる。したがって、オフ電流を大幅に低減することができる。また前述のようにオフ電流および漏れ電流が抑制された薄膜トランジスタを歩留り良く製造することができる。
【００７８】
またソース電極１５およびドレイン電極１６の少なくとも側面にアルミニウム酸化皮膜１７を形成することによって、バックチャネルエッチングのときの塩素系ガスによるＡｌ合金表面へのダメージを防止することができるので、抵抗の増大、断線、および反射率の低下を抑制することができる。これによって、たとえばドレイン電極１６を、光を反射して画像を表示する反射画素電極に適用することも可能である。
【００７９】
またソース電極１５およびドレイン電極１６のうち、チャネル部１８を形成するためのエッチングのときにフォトレジストパターン２２に覆われていた部分には、プラズマ酸化皮膜であるアルミニウム酸化皮膜１７が存在していないので、コンタクトホール２０を介して、上部に存在する画素電極２１などとの電気的導通を容易に確保することができる。
【００８０】
また本実施の形態では、ソース電極１５とゲート絶縁膜１２との間には、ソース電極１５の全面にわたって、Ｓｉ（ｉ）膜１３およびＳｉ（ｎ）膜１４が介在している。これによって、ソース電極１５の寄生容量を低減することができるので、液晶ディスプレイなどに用いた場合には、発生する表示不良を低減することができる。またプラズマ酸化皮膜であるＡｌ酸化皮膜１７は、ソース電極１５およびドレイン電極１６の端部のみに形成されているので、配線抵抗の増大、および上部電極である画素電極２１とのコンタクト抵抗の増大を防止することができる。
【００８１】
以上のように本実施の形態によれば、ソース電極１５およびドレイン電極１６にＡｌ合金膜を用いても、オフ電流および漏れ電流を抑制することができるので、ソース電極１５およびドレイン電極１６に低抵抗のＡｌ合金膜を用いることができる。また本実施の形態によれば、このようなオフ電流および漏れ電流が抑制されたＴＦＴ１を歩留り良く製造することができる。したがって、ソース電極１５およびドレイン電極１６に低抵抗のＡｌ合金膜を用いて、液晶ディスプレイ用のＴＦＴ１を低コストで、かつ高歩留りで製造することが可能である。
【００８２】
＜第１の実施の形態の変形例＞
前述の本発明の第１の実施の形態では、図５に示す工程で、基板に酸素プラズマを照射することによって、フォトレジストパターン２２の膜厚を減じて、端部をチャネル部１８の形成される部分から離隔する方向に後退させるようにしたが、フォトレジストパターン２２を完全に除去するようにしてもよい。この場合、ソース電極１５およびドレイン電極１６は、表面全体がＡｌ酸化皮膜１７で覆われることになる。この表面全体がＡｌ酸化皮膜１７で覆われたソース電極１５およびドレイン電極１６のパターンを直接マスクとして、Ｓｉ（ｎ）膜１４およびＳｉ（ｉ）膜１３をドライエッチングすることになるが、Ｓｉ（ｎ）膜１４およびＳｉ（ｉ）膜１３のチャネル部１８側の端部が、ソース電極１５およびドレイン電極１６のチャネル部１８側の端部と略同一平面上に形成されるという特徴は、第１の実施の形態と同じである。
【００８３】
ただし、本変形例では、上層の画素電極２１と接触するコンタクトホール２０が形成される部分のドレイン電極１６の表面にもＡｌ酸化皮膜１７が形成されるので、画素電極２１と接触する部分のドレイン電極１６の表面に形成されたＡｌ酸化皮膜１７は除去することが好ましい。
【００８４】
本変形例によれば、第２の金属膜は、画素電極２１と接続されるコンタクト部分を除く残余の部分が、全体にわたってＡｌ酸化皮膜１７で保護されることになる。これによって、ソース電極１５およびドレイン電極１６の上面方向へのヒロックの発生を防止し、ヒロックの発生による配線切断を防ぐことができる。またソース電極１５およびドレイン電極１６の側面方向へのヒロックの発生を防止することができるので、側面方向に発生したヒロックとＳｉ（ｉ）膜１３との接触に起因する漏れ電流を防止することができる。またＳｉ（ｎ）膜１４をエッチングする工程以降のソース電極１５およびドレイン電極１６へのプロセスダメージおよび腐食などを大幅に抑制することができる。
【００８５】
＜第２の実施の形態＞
図１０〜図１７は、本発明の第２の実施の形態における液晶表示装置用のＴＦＴ基板１００Ａの製造方法の各工程を説明するための図である。図１０〜図１７では、図２〜図９と同様に、ＴＦＴ基板１００Ａの画素主要部に相当する部分を示す。本実施の形態におけるＴＦＴ基板１００Ａの製造方法では、本発明のＴＦＴの製造方法を用いてＴＦＴ基板１００Ａを製造する。本実施の形態におけるＴＦＴ基板１００Ａの製造方法は、前述の第１の実施の形態におけるＴＦＴ基板１００の製造方法と類似しているので、異なる点について説明し、第１の実施の形態と共通する部分は説明を省略する。本実施の形態は、第１の実施の形態における第２回目および第３回目の写真製版工程を合わせて１回の写真製版工程にすることによって、全体で計４回の写真製版工程でＴＦＴ基板１００Ａを製造する点が第１の実施の形態と異なる。
【００８６】
図１０は、第２の金属膜２３の形成が終了した段階の状態を示す断面図である。まず、第１の実施の形態と同様にして、ガラス基板などの透明絶縁性基板１０の厚み方向一方側の表面に、ゲート電極１１を形成した後に、ゲート絶縁膜１２、Ｓｉ（ｉ）膜１３、Ｓｉ（ｎ）膜１４および第２の金属膜２３を順次成膜する。ゲート電極１１は、たとえばＡｌ−３ａｔ％Ｎｉ合金膜から成る。ゲート絶縁膜１２は、たとえばＳｉＮで形成される。第２の金属膜２３は、たとえばＡｌ−３ａｔ％Ｎｉで形成される。
【００８７】
図１１は、フォトレジストパターン２４の形成が終了した段階の状態を示す断面図である。前述のようにしてゲート電極１１、ゲート絶縁膜１２、Ｓｉ（ｉ）膜１３、Ｓｉ（ｎ）膜１４および第２の金属膜２３を形成した後、第２回目の写真製版工程にて、第２の金属膜２３の表面にフォトレジストパターン２４を形成する。フォトレジストパターン２４は、ＴＦＴ１のチャネル部１８に相当する部分の膜厚が他の部分の膜厚よりも薄くなるように形成する。この膜厚の異なる部分を有するフォトレジストパターン２４をマスクとして、第２の金属膜２３、Ｓｉ（ｎ）膜１４およびＳｉ（ｉ）膜１３を順次エッチングする。
【００８８】
フォトレジストパターン２４は、たとえば以下のようにして形成される。まず、フォトレジストとして、たとえばノボラック系のポジ型感光性有機樹脂膜を、公知のスピン塗布法を用いて、たとえば約１．６μｍの膜厚になるように形成する。その後に、写真製版露光機によって、第１のフォトマスクを用いて第１の露光を行う。第１の露光は、フォトレジストの感光剤が完全に感光する露光量で行う。次に、第２のフォトマスクを用いて、ＴＦＴ１のチャネル部１８に相当する部分に対して、第１の露光における露光量の３０〜６０％程度の強さで露光を行う。その後、現像液を用いてフォトレジストを現像することによって、ＴＦＴ１のチャネル部１８に相当する部分の膜厚が、他の部分の膜厚よりも小さいフォトレジストパターン２４を形成する。フォトレジストパターン２４は、チャネル部１８に相当する部分の膜厚が、たとえば約０．８μｍとなるように形成される。
【００８９】
このフォトレジストパターン２４をマスクとして用いたエッチングは、たとえば以下のようにして実施される。フォトレジストパターン２４をマスクとして、公知のエッチング液を用いて、第２の金属膜２４をウエットエッチングする。第２の金属膜２３がＡｌ−３ａｔ％Ｎｉから成る場合、エッチング液としては、たとえば、リン酸、硝酸および酢酸を含む溶液が用いられる。さらに続けて、公知のエッチングガス、たとえばフッ素系ガスを用いたドライエッチング法によって、Ｓｉ（ｎ）膜１４およびＳｉ（ｉ）膜１３を順次エッチングして島状にパターニングする。
【００９０】
図１２は、第２の金属膜２３の表面が露出した段階の状態を示す断面図である。前述のようにしてエッチングを実施した後、基板表面に酸素プラズマを照射することによって、フォトレジストパターン２４をアッシングして膜厚を減じるとともに、ＴＦＴ１のチャネル部１８に相当する部分の膜厚の薄いフォトレジストを除去して、下層の第２の金属膜２３の表面を露出させる。
【００９１】
図１３は、ソース電極１５およびドレイン電極１６のパターンの形成が終了した段階の状態を示す断面図である。前述の図１２に示すアッシング後に残存するフォトレジストパターン２４をマスクとして、ＴＦＴ１のチャネル部１８となる部分の第２の金属膜２３をエッチングして、ソース電極１５のパターンとドレイン電極１６のパターンとに分離する。
【００９２】
具体的には、公知のエッチング液を用いて、第２の金属膜２３をウエットエッチングして、ソース電極１５およびドレイン電極１６のパターンを形成する。このとき、ソース電極１５およびドレイン電極１６のチャネル部１８が形成される側の端部は、オーバーエッチングによるサイドエッチングによって、フォトレジストパターン２４の端部よりも、チャネル部１８の形成される部分から離隔する方向に後退する。たとえば第２の金属膜２３がＡｌ−３ａｔ％Ｎｉから成る場合、エッチング液としては、リン酸、硝酸および酢酸を含むリン酸−硝酸−酢酸系溶液が用いられ、ソース電極１５およびドレイン電極１６のチャネル部１８が形成される側の端部は、フォトレジストパターン２４の端部よりも、チャネル部１８の形成される部分から離隔する方向に約１μｍ後退する。
【００９３】
図１４は、Ａｌ酸化皮膜１７の形成が終了した段階の状態を示す断面図である。前述のようにして第２の金属膜２３をエッチングした後、基板表面に酸素プラズマを照射して処理することによって、フォトレジストパターン２４を再度アッシングして膜厚を減じるとともに、フォトレジストパターン２４の端部をソース電極１５およびドレイン電極１６の端部よりも、チャネル部１８の形成される部分から離隔する方向に後退させる。また、フォトレジストパターン２４の端部の後退とともに表面が露出したソース電極１５およびドレイン電極１６の表面および側面に酸素プラズマを照射して処理することによって、Ａｌ酸化皮膜１７を形成する。
【００９４】
このときのフォトレジストパターン２４の後退量ｒｄ２は、ソース電極１５およびドレイン電極１６の表面が、フォトレジストパターン２４とＡｌ酸化皮膜１７とで完全に覆われている状態となる値であればよく、任意でよい。ただし、ドレイン電極１６が上層の画素電極２１と接触する画素ドレインコンタクトホール２０が形成される部分にＡｌ酸化皮膜１７があると、コンタクト抵抗を増大させることになる。したがってフォトレジストパターン２４の後退量ｒｄ２は、Ａｌ酸化皮膜１７が、画素ドレインコンタクトホール２０の形成される部分のドレイン電極１６の表面に形成されない範囲にすることが好ましい。酸素プラズマの照射は、たとえば、フォトレジストパターン２４の後退量ｒｄ２が約２μｍになる程度まで行われる。
【００９５】
図１５は、チャネル部１８の形成が終了した段階の状態を示す断面図である。図１６は、フォトレジストパターン２４の除去が終了した段階の状態を示す断面図である。前述のようにしてＡｌ酸化皮膜１７を形成した後、残存するフォトレジストパターン２４と、ソース電極１５およびドレイン電極１６の端部のＡｌ酸化皮膜１７とをマスクとして、チャネル部１８が形成される部分のＳｉ（ｎ）膜１４をエッチングによって除去する、いわゆるバックチャネルエッチングを行う。このとき、本実施の形態においても、Ｓｉ（ｉ）膜１３の表面の一部もエッチングによって除去する。その後、フォトレジストパターン２４を完全に除去して、図１６に示すように、ＴＦＴ１のチャネル部１８を形成する。
【００９６】
バックチャネルエッチングは、たとえば以下のようにして実施される。まず、公知のエッチングガス、たとえば塩素を含むガスを用いたドライエッチングによって、チャネル部１８が形成される部分のＳｉ（ｎ）膜１４をエッチングして除去する。さらに、チャネル部１８が形成される部分のＳｉ（ｉ）膜１３の表面の一部を掘り込む。その後、フォトレジストパターン２４を除去して、ＴＦＴ１のチャネル部１８を形成する。
【００９７】
このバックチャネルエッチングにおいて、チャネル部１８は、ソース電極１５およびドレイン電極１６のパターンを直接マスクとして、Ｓｉ（ｎ）膜１４およびＳｉ（ｉ）膜１３の一部の表面をドライエッチングによって除去することによって形成されることになる。したがって、Ｓｉ（ｎ）膜１４およびＳｉ（ｉ）膜１３のチャネル部１８側の端部は、上層のマスクとなるソース電極１５およびドレイン電極１６のチャネル部１８側の端部と略同一平面上に形成されることになる。
【００９８】
図１７は、ＴＦＴ基板１００Ａの製造が終了した段階の状態を示す断面図である。前述のようにしてチャネル部１８を形成した後は、前述の第１の実施の形態における図７〜図９に示す製造工程と同様の工程を経て、保護絶縁膜１９、画素ドレインコンタクトホール２０および画素電極２１を形成することによって、本発明の第２の実施の形態に係る液晶表示装置用のＴＦＴ基板１００Ａを得る。本実施の形態では、画素ドレインコンタクトホール２０が形成される部分のドレイン電極１６の下層まで、Ｓｉ（ｉ）膜１３およびＳｉ（ｎ）膜１４が形成されているので、画素電極２１は、Ｓｉ（ｉ）膜１３、Ｓｉ（ｎ）膜１４およびドレイン電極１６に積層されて形成されることになる。
【００９９】
このようにして得られた本発明の第２の実施の形態に係る液晶表示装置用のＴＦＴ基板１００Ａは、前述の第１の実施の形態のＴＦＴ基板１００と同様の効果を得ることが可能である。
【０１００】
さらに本実施の形態によれば、前述の第１の実施の形態に比べて、写真製版工程が１回少なく、４回の写真製版工程で液晶表示装置用のＴＦＴ基板１００Ａを製造することができる。したがって、第１の実施の形態に比べて、さらに生産能力の向上とコストの低減とを実現することができる。
【０１０１】
本実施の形態においても、前述の第１の実施の形態の変形例と同様に、図１４に示す工程で、フォトレジストパターン２４の膜厚を減じて端部を後退させることに代えて、フォトレジストパターン２４を完全に除去するようにしてもよい。この場合、表面全体がＡｌ酸化皮膜１７で覆われたソース電極１５およびドレイン電極１６のパターンを直接マスクとして、Ｓｉ（ｎ）膜１４およびＳｉ（ｉ）膜１３をドライエッチングすることになるが、Ｓｉ（ｎ）膜１４およびＳｉ（ｉ）膜１３のチャネル部１８側の端部が、ソース電極１５およびドレイン電極１６のチャネル部１８側の端部と略同一平面上に形成されるという特徴は、第２の実施の形態と同じである。
【０１０２】
この場合、前述の第１の実施の形態の変形例と同様に、画素電極２１と接触するコンタクトホール２０が形成される部分のドレイン電極１６の表面にもＡｌ酸化皮膜１７が形成されるので、画素電極２１と接触する部分のドレイン電極１６の表面に形成されたＡｌ酸化皮膜１７は除去することが好ましい。
【０１０３】
第２の実施の形態において、前述の第１の実施の形態の変形例と同様にした場合も、第２の金属膜は、画素電極２１と接続されるコンタクト部分を除く残余の部分が、全体にわたってＡｌ酸化皮膜１７で保護されることになる。これによって、ソース電極１５およびドレイン電極１６の上面方向へのヒロックの発生を防止し、ヒロックの発生による配線切断を防ぐことができる。またソース電極１５およびドレイン電極１６の側面方向へのヒロックの発生を防止することができるので、側面方向に発生したヒロックとＳｉ（ｉ）膜１３との接触に起因する漏れ電流を防止することができる。またＳｉ（ｎ）膜１４をエッチングする工程以降のソース電極１５およびドレイン電極１６へのプロセスダメージおよび腐食などを大幅に抑制することができる。
【０１０４】
以上に述べた第１および第２の実施の形態では、ＴＦＴの半導体膜として、アモルファスのＳｉ膜であるＳｉ（ｉ）膜１３およびＳｉ（ｎ）膜１４を適用した場合を例示したが、これに限らず、多結晶または微結晶のＳｉ膜を適用した場合でも、同様の効果を得ることができる。さらに、ＴＦＴの半導体膜として、有機半導体膜または酸化物半導体膜を用いる場合でも、ソース電極１５およびドレイン電極１６とのオーミックコンタクト膜を含み、このオーミックコンタクト膜のバックチャネルエッチングを含む工程で形成されるＴＦＴ構造であれば、同様の効果を得ることが可能である。
【０１０５】
また以上に述べた第１および第２の実施の形態では、本発明のＴＦＴの製造方法を液晶表示装置用のＴＦＴ基板１００，１００Ａの製造に適用する場合を例示したが、液晶表示装置に限らず、エレクトロルミネッセンス（Electro-Luminescence；略称：ＥＬ）素子を用いた自発光型表示装置のＴＦＴ基板、および同じ構造のＴＦＴを備えたその他の半導体装置にも適用することが可能である。
【０１０６】
図１８は、本発明の薄膜トランジスタにおけるホール電流密度の分布を示す図である。図１９は、従来技術の薄膜トランジスタにおけるホール電流密度の分布を示す図である。図１８および図１９には、ゲート電圧が−１５Ｖであり、ドレイン電圧が１０Ｖである場合の薄膜トランジスタ（ＴＦＴ）におけるオフ電流の原因となるホール電流を計算した結果の分布図を示している。図１８は、前述の第１の実施の形態の逆スタガ型ＴＦＴ１に関する分布図を示している。また図１９は、従来技術のＴＦＴとして、Ｓｉ層であるＳｉ（ｎ）膜およびＳｉ（ｉ）膜のチャネル部側の一方の端部が、ドレイン電極のチャネル部側の端部よりもチャネル方向に延在して、チャネル部の内側に突出した形状の逆スタガ型ＴＦＴに関する分布図を示している。図１８および図１９に示す２つの図では、いずれもＳｉ層内部のホール電流のみを示しており、ソース電極、ドレイン電極、ゲート電極およびゲート絶縁膜などのＳｉ層以外の膜におけるホール電流は示していない。図１８および図１９において、濃度の濃い部分ほど、ホール電流密度が大きいことを示している。
【０１０７】
図１８に示す分布図を呈する第１の実施の形態のＴＦＴ１において、ゲート電極１１は、第１の金属膜としてＡｌ−３ａｔ％Ｎｉ合金膜を、Ａｒガスを用いたスパッタリングによって厚みが２００ｎｍになるように成膜した後、リン酸、硝酸および酢酸を含む溶液でウエットエッチングすることによって形成した。ゲート絶縁膜１２としては窒化シリコン（ＳｉＮ）膜を、Ｓｉ（ｉ）膜１３としては微結晶のＳｉ（ｉ）膜を、Ｓｉ（ｎ）膜１４としてはリン（Ｐ）を不純物として添加した微結晶のＳｉ（ｎ）膜を、ＣＶＤ法を用いて約３００℃の基板加熱条件下で順次成膜した。ゲート絶縁膜１２の膜厚は４００ｎｍとし、Ｓｉ（ｉ）膜１３の膜厚は１５０ｎｍとし、Ｓｉ（ｎ）膜１４の膜厚は５０ｎｍとした。Ｓｉ（ｉ）膜１３およびＳｉ（ｎ）膜１４のエッチングは、フッ素系ガスを用いたドライエッチングによって行った。
【０１０８】
ソース電極１５およびドレイン電極１６は、第２の金属膜としてＡｌ−３ａｔ％Ｎｉ合金膜を、Ａｒガスを用いたスパッタリングによって厚みが２００ｎｍになるように成膜した後、リン酸、硝酸および酢酸を含む溶液でウエットエッチングして、パターンを形成した。ウエットエッチングでは、ジャストエッチング時間と等しい時間が経過するまで、オーバーエッチングを行った。このときの第２の金属膜のサイドエッチング量ｓｄは、約１μｍであった。ソース電極１５およびドレイン電極１６の形成後のＯ2プラズマの照射は、フォトレジストパターン２２の後退量ｒｄ１が約２μｍになる程度まで行った。チャネル部１８を形成するときのＳｉ（ｎ）膜１４およびＳｉ（ｉ）膜１３のエッチングは、塩素を含むガスを用いたドライエッチングによって行った。
【０１０９】
保護絶縁膜１９としては、ＣＶＤ法を用いて約３００℃の基板加熱条件下で、窒化シリコン（ＳｉＮ）膜を厚みが３００ｎｍになるように成膜した。画素ドレインコンタクトホール２０を形成するときの保護絶縁膜１９のエッチングには、フッ素系ガスを用いたドライエッチング法を用いた。画素電極２１となる透明導電性膜としては、ＩＺＯを、Ａｒガスを用いたスパッタリング法によって厚みが１００ｎｍになるように成膜した。透明導電性膜のエッチングは、シュウ酸系溶液を用いたウエットエッチングによって行った。図１９に示す分布図を呈する従来技術のＴＦＴにおける各膜は、Ｓｉ（ｎ）膜およびＳｉ（ｉ）膜のチャネル部側の一方の端部が、ドレイン電極のチャネル部側の端部よりもチャネル部の内側に突出していること以外は、第１の実施の形態のＴＦＴ１における各膜と同様の形状を呈する。
【０１１０】
図１８および図１９に示す分布図において、凹んでいる部分は、チャネル部に相当する。図１９に示す従来技術の分布図においては、オフ電流の原因となるホール電流が、紙面に向かって右側のドレイン電極端のシリコンの延在部分に集中し、この部分からのホール電流が支配的であることがわかる。
【０１１１】
この原因は、以下のように考えられる。逆スタガ型ＴＦＴでは、ｎ型シリコンとｉ型シリコンとの界面におけるリンなどの不純物のプロファイルが急峻であるので、ドレイン電極１６側、特にドレイン電極１６の端部であるドレイン電極端で、電界の集中が発生する。たとえば、ＴＦＴに用いられるｎ型アモルファスシリコンの導電率は、１．０Ｓ／ｍ程度と小さいので、ドレイン電極端で発生した電界の集中を十分に緩和することができず、ｎ型シリコンとｉ型シリコンとの界面の電界が増大する。このドレイン電極端での電界の集中によって、価電子帯と伝導帯との間でトンネル電流が発生し、これがホール電流となる。したがって、従来技術のＴＦＴでは、図１９に示すように、ドレイン電極端のシリコン延在部分からのホール電流が支配的となる。
【０１１２】
他方、図１８に示す第１の実施の形態のＴＦＴ１に関する分布図においては、紙面に向かって右側のドレイン電極端の近傍を除いて、ホール電流の集中が発生しておらず、ホール電流が低減していることがわかる。
【０１１３】
本実施の形態では、前述のようにＳｉ層であるＳｉ（ｎ）膜１４およびＳｉ（ｉ）膜１３のチャネル部１８側の端部を、ソース電極１５およびドレイン電極１６のチャネル部１８側の端部と略同一平面上に形成して、ソース電極１５およびドレイン電極１６の端部からチャネル部１８の内側へのＳｉ層の延在部分を無くすことができる。これによって、電界の集中が、ドレイン電極１６の端部から外側の保護絶縁膜１９の部分に移動するので、ｎ型シリコンとｉ型シリコンとの界面の電界が低減され、ホール電流となるトンネル電流の発生が抑制される。したがって、図１８に示すように、ホール電流の集中が緩和され、ホール電流が低減される。
【０１１４】
以上のように本実施の形態によれば、Ｓｉ（ｎ）膜１４およびＳｉ（ｉ）膜１３のチャネル部１８側の端部を、ソース電極１５およびドレイン電極１６のチャネル部１８側の端部と略同一平面上に形成することができるので、薄膜トランジスタの高電界領域におけるオフ電流の低減が可能となる。特に液晶ディスプレイを駆動する薄膜トランジスタは、その駆動方式から、ソース電極とドレイン電極とに交互に高電圧が印加されるので、ソース接地およびドレイン接地のいずれの場合においても、低いオフ電流が要求される。したがって、本実施の形態のように、ソース電極１５およびドレイン電極１６のいずれの側においても、Ｓｉ（ｎ）膜１４およびＳｉ（ｉ）膜１３のチャネル部１８側の端部が、ソース電極１５およびドレイン電極１６のチャネル部１８側の端部よりもチャネル部１８の内側に突出しない構造が必要である。
【符号の説明】
【０１１５】
１ 薄膜トランジスタ（ＴＦＴ）、１０ 透明絶縁性基板、１１ ゲート電極、１２ ゲート絶縁膜、１３ ｉ型アモルファスシリコン薄膜、１４ ｎ型アモルファスシリコン薄膜、１５ ソース電極、１６ ドレイン電極、１７ アルミニウム酸化皮膜、１８ チャネル部、１９ 保護絶縁膜、２０ 画素ドレインコンタクトホール、２１ 画素電極、２２，２４ フォトレジストパターン、２３ 第２の金属膜、１００，１００Ａ 薄膜トランジスタ（ＴＦＴ）基板。
【技術分野】
【０００１】
本発明は、液晶ディスプレイなどに用いられる薄膜トランジスタおよびその製造方法に関し、より詳細には、ソース電極およびドレイン電極として、アルミニウム合金の単層膜を有するボトムゲート構造の薄膜トランジスタおよびその製造方法に関する。
【背景技術】
【０００２】
液晶ディスプレイに用いられる薄膜トランジスタ（Thin Film Transistor；略称：ＴＦＴ）には、低コスト化が要求されており、そのために工程の簡略化が必要となっている。たとえば特許文献１には、エッチングを用いてバックチャネルを形成するボトムゲート構造の薄膜トランジスタを、５回の写真製版工程で製造する電気光学素子の製法が開示されている。「バックチャネル」とは、チャネル部におけるソース電極とドレイン電極とに挟まれた露出部をいう。
【０００３】
特許文献１に開示されている電気光学素子の製法では、３回目の写真製版工程のフォトレジストパターンをマスクとして、ソース電極およびドレイン電極のウエットエッチングと、その下層のｎ型シリコン層をドライエッチングするバックチャネルエッチングとを連続して行ってチャネル部を形成する。しかし、ソース電極およびドレイン電極のウエットエッチングと、ドライエッチングによるバックチャネルエッチングとを連続して行うと、ｎ型シリコン層が、ソース電極端およびドレイン電極端から、チャネル部におけるキャリアの移動方向であるチャネル方向に延在した形状になってしまう。換言すれば、ｎ型シリコン層が、ソース電極端およびドレイン電極端よりもチャネル部の内側に突出した形状になってしまう。
【０００４】
このようにｎ型シリコン層がソース電極端およびドレイン電極端よりもチャネル部の内側に突出した形状になると、電極端部に電界が集中し、高電圧領域のオフ電流が増大する。このようなＴＦＴを液晶ディスプレイの画素のスイッチング素子として用いた場合には、電荷保持特性が低下し、表示品位上の重要な要素であるコントラストの低下およびクロストークが増大するという問題がある。
【０００５】
薄膜トランジスタにおけるオフ電流を低減するための技術としては、たとえば特許文献２に、ソース電極およびドレイン電極のチャネル側のエッジ部を内側に延ばし、チャネル上に庇を形成することが開示されている。この庇を形成する方法として、特許文献２には、異方性エッチングによってソース電極およびドレイン電極を形成した後に、その上部に形成していたパターニングのためのフォトレジストを除去し、バックチャネルエッチング工程において、ソース電極およびドレイン電極のパターンを直接マスクとしてチャネル上部のｎ型シリコン層を等方性エッチングによって除去するＴＦＴアレイ基板の製造方法が開示されている。
【０００６】
またオフ電流に関して優れた特性および信頼性を有する薄膜トランジスタを得るための技術が、たとえば特許文献３に開示されている。特許文献３に開示されている薄膜トランジスタの製造方法では、エッチングによってソース電極およびドレイン電極を形成した後、ｎ型シリコン層である不純物含有非晶質シリコン層をドライエッチングする前に、不純物含有非晶質シリコン層の表面を酸素含有プラズマに曝すことによって、薄膜トランジスタを作製する。
【０００７】
また従来のボトムゲート構造の薄膜トランジスタでは、ソース電極およびドレイン電極に、アルミニウム（Ａｌ）などの低抵抗材料と、クロム（Ｃｒ）などの高融点材料とから成る多層構造の配線が用いられているが、低コスト化の要求から、ソース電極およびドレイン電極をＡｌ合金材料の単層膜で形成する構造が採用されてきている。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開平１０−２６８３５３号公報
【特許文献２】特開平１１−１５４７５２号公報
【特許文献３】特開２００３−６８７５５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
ソース電極およびドレイン電極にＡｌ合金材料を用いる場合、ソース電極およびドレイン電極のパターニングのためのフォトレジストを除去した後にバックチャネルエッチングを行うと、フォトレジスト除去工程およびその後の洗浄工程において、Ａｌ合金材料がチャネル部分に溶出し、エッチングの阻害層となってバックチャネルエッチング不良を引き起こし、歩留りを低下させるという問題がある。また、バックチャネルのドライエッチング後の残留ガス成分によって、Ａｌ合金表面に変質層が生成し、上部に形成される画素電極との間のコンタクト、および半透過電極となる部分の反射率が低下するなどの問題がある。
【００１０】
またソース電極およびドレイン電極にＡｌ合金材料を用いる場合に、バックチャネルエッチング後にフォトレジスト剥離と水洗とを行うと、バックチャネルエッチングされた表面にＡｌの電解質などが付着しやすいという問題がある。バックチャネル部に面したソース電極およびドレイン電極の側壁に電解質が付着すると、この電解質付着物を経由してバックチャネル表面を電流が流れ、トランジスタがオフのときの漏れ電流増大の原因となる。そして、コントラストの低下およびクロストークの増大などによってディスプレイの表示品質を低下させるなどの問題を招く。
【００１１】
またソース電極およびドレイン電極にＡｌ合金材料を用いる場合には、ヒロックと呼ばれる突起が発生しやすいが、これらの配線の上面部へのヒロック防止対策を施した合金組成にすると、配線側面にヒロックが発生しやすいという問題がある。バックチャネル部における配線側壁にヒロックが発生すると、ヒロックと、ｎ型シリコン層の下層のｉ型シリコン層とが接触して、トランジスタの漏れ電流が大きくなるという問題が生じる。
【００１２】
本発明の目的は、オフ電流および漏れ電流が抑制された薄膜トランジスタ、および前記薄膜トランジスタを歩留り良く製造することのできる薄膜トランジスタの製造方法を提供することである。
【課題を解決するための手段】
【００１３】
本発明の薄膜トランジスタは、絶縁性基板上に設けられるゲート電極と、前記ゲート電極を覆って前記絶縁性基板上に設けられるゲート絶縁膜と、前記ゲート絶縁膜上に設けられ、チャネル部が形成される真性シリコン膜と、前記真性シリコン膜上に設けられ、前記チャネル部で分離される導電性シリコン膜と、前記導電性シリコン膜上に設けられ、前記チャネル部で分離されるソース電極およびドレイン電極とを備え、前記ソース電極および前記ドレイン電極の前記チャネル部側の端部は、酸化皮膜で覆われ、前記導電性シリコン膜の前記チャネル部側の端部は、前記ソース電極および前記ドレイン電極の前記チャネル部側の端部と略同一平面上に形成されることを特徴とする。
【００１４】
本発明の薄膜トランジスタの製造方法は、絶縁性基板上にゲート電極を形成する工程と、前記絶縁性基板の前記ゲート電極が形成された表面上に、ゲート絶縁膜、真性シリコン膜および導電性シリコン膜を順次形成する工程と、前記導電性シリコン膜上にフォトレジストパターンを形成し、形成したフォトレジストパターンをマスクとして、前記真性シリコン膜および前記導電性シリコン膜をエッチングして、島状にパターニングする工程と、島状にパターニングされた前記導電性シリコン膜上に金属膜を形成する工程と、前記金属膜上にフォトレジストパターンを形成し、形成したフォトレジストパターンをマスクとして前記金属膜をエッチングして、ソース電極およびドレイン電極を形成する工程と、前記フォトレジストパターン、前記ソース電極および前記ドレイン電極を、酸素を含むプラズマで処理することによって、前記フォトレジストパターンの側面を後退させるとともに、前記ソース電極および前記ドレイン電極の側面および、前記フォトレジストパターンの後退によって露出した上面に酸化皮膜を形成する工程と、残存する前記フォトレジストパターンおよび前記酸化皮膜をマスクとして、前記ソース電極と前記ドレイン電極との間のチャネル部となる部分の少なくとも前記導電性シリコン膜をエッチングする工程と、残存する前記フォトレジストパターンを除去する工程とを備えることを特徴とする。
【００１５】
また本発明の薄膜トランジスタの製造方法は、絶縁性基板上にゲート電極を形成する工程と、前記絶縁性基板の前記ゲート電極が形成された表面上に、ゲート絶縁膜、真性シリコン膜および導電性シリコン膜を順次形成する工程と、前記導電性シリコン膜上にフォトレジストパターンを形成し、形成したフォトレジストパターンをマスクとして、前記真性シリコン膜および前記導電性シリコン膜をエッチングして、島状にパターニングする工程と、島状にパターニングされた前記導電性シリコン膜上に金属膜を形成する工程と、前記金属膜上にフォトレジストパターンを形成し、形成したフォトレジストパターンをマスクとして前記金属膜をエッチングして、ソース電極およびドレイン電極を形成する工程と、前記フォトレジストパターン、前記ソース電極および前記ドレイン電極を、酸素を含むプラズマで処理することによって、前記フォトレジストパターンを除去するとともに、前記ソース電極および前記ドレイン電極の表面全体にわたって酸化皮膜を形成する工程と、前記酸化皮膜をマスクとして、ソース電極とドレイン電極との間のチャネル部となる部分の少なくとも導電性シリコン膜をエッチングする工程と、前記酸化皮膜上に保護膜を形成する工程と、前記保護膜上に形成される上部電極とのコンタクト部となるコンタクトホールを、前記保護膜および前記酸化皮膜を貫通して、前記ソース電極および前記ドレイン電極の少なくとも一方に達するように形成する工程とを備えることを特徴とする。
【００１６】
また本発明の薄膜トランジスタの製造方法は、絶縁性基板上にゲート電極を形成する工程と、前記絶縁性基板の前記ゲート電極が形成された表面上に、ゲート絶縁膜、真性シリコン膜、導電性シリコン膜および金属膜を順次形成する工程と、前記金属膜上に、膜厚の異なる部分を有するフォトレジストパターンを形成し、形成したフォトレジストパターンをマスクとして、前記真性シリコン膜、前記導電性シリコン膜および前記金属膜をエッチングして、島状にパターニングする工程と、前記フォトレジストパターンを、酸素を含むプラズマで処理することによって、前記フォトレジストパターンの側面を後退させる工程と、残存する前記フォトレジストパターンをマスクとして前記金属膜をエッチングして、ソース電極およびドレイン電極を形成する工程と、残存する前記フォトレジストパターン、前記ソース電極および前記ドレイン電極を、酸素を含むプラズマで処理することによって、前記フォトレジストパターンの側面を後退させるとともに、前記ソース電極および前記ドレイン電極の側面および、前記フォトレジストパターンの後退によって露出した上面に酸化皮膜を形成する工程と、残存する前記フォトレジストパターンおよび前記酸化皮膜をマスクとして、前記ソース電極と前記ドレイン電極との間のチャネル部となる部分の少なくとも導電性シリコン膜をエッチングする工程と、残存する前記フォトレジストパターンを除去する工程とを備えることを特徴とする。
【００１７】
また本発明の薄膜トランジスタの製造方法は、絶縁性基板上にゲート電極を形成する工程と、前記絶縁性基板の前記ゲート電極が形成された表面上に、ゲート絶縁膜、真性シリコン膜、導電性シリコン膜および金属膜を順次形成する工程と、前記金属膜上に、膜厚の異なる部分を有するフォトレジストパターンを形成し、形成したフォトレジストパターンをマスクとして、前記真性シリコン膜、前記導電性シリコン膜および前記金属膜をエッチングして、島状にパターニングする工程と、前記フォトレジストパターンを、酸素を含むプラズマで処理することによって、前記フォトレジストパターンの側面を後退させる工程と、残存する前記フォトレジストパターンをマスクとして前記金属膜をエッチングして、ソース電極およびドレイン電極を形成する工程と、残存する前記フォトレジストパターン、前記ソース電極および前記ドレイン電極を、酸素を含むプラズマで処理することによって、前記フォトレジストパターンを除去するとともに、前記ソース電極および前記ドレイン電極の表面全体にわたって酸化皮膜を形成する工程と、前記酸化皮膜をマスクとして、前記ソース電極と前記ドレイン電極との間のチャネル部となる部分の少なくとも導電性シリコン膜をエッチングする工程と、前記酸化皮膜上に保護膜を形成する工程と、前記保護膜上に形成される上部電極とのコンタクト部となるコンタクトホールを、前記保護膜および前記酸化皮膜を貫通して、前記ソース電極および前記ドレイン電極の少なくとも一方に達するように形成する工程とを備えることを特徴とする。
【発明の効果】
【００１８】
本発明の薄膜トランジスタによれば、ソース電極およびドレイン電極のチャネル部側の端部は酸化皮膜で覆われており、このソース電極およびドレイン電極のチャネル部側の端部と略同一平面上に、導電性シリコン膜のチャネル部側の端部が形成される。つまり、導電性シリコン膜のチャネル部側の端部は、ソース電極およびドレイン電極のチャネル部側の端部よりもチャネル部の内側には、ほぼ突出していない。これによって、ソース電極およびドレイン電極のチャネル部側の端部における電界の集中を緩和することができるので、薄膜トランジスタがオフのときのトンネル電流の発生を防ぐことができ、オフ電流を低減することができる。
【００１９】
またソース電極およびドレイン電極のチャネル部側の端部は酸化皮膜で覆われているので、ソース電極およびドレイン電極のチャネル部側の端部側面におけるヒロックの発生を防止することができる。これによって、ヒロックと真性シリコン膜との接触を防止することができるので、漏れ電流を防止することができる。したがって、オフ電流および漏れ電流が抑制された薄膜トランジスタを実現することができる。
【００２０】
本発明の薄膜トランジスタの製造方法によれば、導電性シリコン膜上の金属膜は、フォトレジストパターンをマスクとしてエッチングされ、ソース電極およびドレイン電極となる。このソース電極、ドレイン電極およびフォトレジストパターンが、酸素を含むプラズマで処理されて、フォトレジストパターンの側面が後退するとともに、ソース電極およびドレイン電極の側面および露出した上面に酸化皮膜が形成される。そして、残存するフォトレジストパターンおよび酸化皮膜をマスクとして、チャネル部となる部分の少なくとも導電性シリコン膜がエッチングされる。
【００２１】
これによって、導電性シリコン膜のチャネル部側の端部を、ソース電極およびドレイン電極のチャネル部側の端部と略同一平面上に形成することができる。したがって、ソース電極およびドレイン電極のチャネル部側の端部における電界の集中を緩和することができるので、薄膜トランジスタがオフのときのトンネル電流の発生を防ぐことができ、オフ電流を低減することができる。
【００２２】
またソース電極およびドレイン電極のチャネル部側の端部は酸化皮膜で覆われているので、その後の導電性シリコン膜をエッチングする工程、およびフォトレジストパターンを除去する工程などで発生する金属膜材料の溶出を防止することができる。これによって、溶出した金属溶液によって生じるチャネル部のバックチャネル表面の金属汚染と、それに起因するバックチャネル界面を流れるオフ電流とを低減することができるので、オフ電流を大幅に低減することができる。また前述のようにオフ電流および漏れ電流が抑制された薄膜トランジスタを歩留り良く製造することができる。
【００２３】
また本発明の薄膜トランジスタの製造方法によれば、導電性シリコン膜上の金属膜は、フォトレジストパターンをマスクとしてエッチングされ、ソース電極およびドレイン電極となる。このソース電極、ドレイン電極およびフォトレジストパターンが、酸素を含むプラズマで処理されて、フォトレジストパターンが除去されるとともに、ソース電極およびドレイン電極の表面全体にわたって酸化皮膜が形成される。この酸化皮膜をマスクとして、チャネル部となる部分の少なくとも導電性シリコン膜がエッチングされる。
【００２４】
これによって、導電性シリコン膜のチャネル部側の端部を、ソース電極およびドレイン電極のチャネル部側の端部と略同一平面上に形成することができる。したがって、ソース電極およびドレイン電極のチャネル部側の端部における電界の集中を緩和することができるので、薄膜トランジスタがオフのときのトンネル電流の発生を防ぐことができ、オフ電流を低減することができる。
【００２５】
またソース電極およびドレイン電極の表面は酸化皮膜で覆われているので、その後の導電性シリコン膜をエッチングする工程、およびフォトレジストパターンを除去する工程などで発生する金属膜材料の溶出を防止することができる。これによって、溶出した金属溶液によって生じるチャネル部のバックチャネル表面の金属汚染と、それに起因するバックチャネル界面を流れるオフ電流とを低減することができるので、オフ電流を大幅に低減することができる。また前述のようにオフ電流および漏れ電流が抑制された薄膜トランジスタを歩留り良く製造することができる。
【００２６】
また酸化皮膜上には保護膜が形成され、この保護膜および酸化皮膜を貫通して、ソース電極およびドレイン電極の少なくとも一方に達するコンタクトホールが形成されるので、コンタクトホールを介して接続される上部電極と、ソース電極およびドレイン電極の少なくとも一方との接続不良を防止することができる。
【００２７】
また本発明の薄膜トランジスタの製造方法によれば、膜厚の異なる部分を有するフォトレジストパターンをマスクとして、真性シリコン膜、導電性シリコン膜および金属膜が島状にパターニングされた後、酸素を含むプラズマで処理されて側面が後退したフォトレジストパターンをマスクとして金属膜がエッチングされ、ソース電極およびドレイン電極となる。次いで酸素を含むプラズマで処理されて、フォトレジストパターンの側面が後退するとともに、ソース電極およびドレイン電極の側面および露出した上面に酸化皮膜が形成された後、残存するフォトレジストパターンおよび酸化皮膜をマスクとして、チャネル部となる部分の少なくとも導電性シリコン膜がエッチングされる。
【００２８】
これによって、導電性シリコン膜のチャネル部側の端部を、ソース電極およびドレイン電極のチャネル部側の端部と略同一平面上に形成することができる。したがって、ソース電極およびドレイン電極のチャネル部側の端部における電界の集中を緩和することができるので、薄膜トランジスタがオフのときのトンネル電流の発生を防ぐことができ、オフ電流を低減することができる。
【００２９】
またソース電極およびドレイン電極のチャネル部側の端部は酸化皮膜で覆われているので、その後の導電性シリコン膜をエッチングする工程、およびフォトレジストパターンを除去する工程などで発生する金属膜材料の溶出を防止することができる。これによって、溶出した金属溶液によって生じるチャネル部のバックチャネル表面の金属汚染と、それに起因するバックチャネル界面を流れるオフ電流とを低減することができるので、オフ電流を大幅に低減することができる。また前述のようにオフ電流および漏れ電流が抑制された薄膜トランジスタを歩留り良く製造することができる。
【００３０】
また真性シリコン膜、導電性シリコン膜および金属膜の島状パターニングと、ソース電極およびドレイン電極を形成するための金属膜のエッチングとは、膜厚の異なる部分を有する１つのフォトレジストパターンを用いて行われるので、写真製版工程を１回分省略することができる。これによって、生産能力の向上とコストの低減とを実現することができる。
【００３１】
また本発明の薄膜トランジスタの製造方法によれば、膜厚の異なる部分を有するフォトレジストパターンをマスクとして、真性シリコン膜、導電性シリコン膜および金属膜が島状にパターニングされた後、酸素を含むプラズマで処理されて側面が後退したフォトレジストパターンをマスクとして金属膜がエッチングされ、ソース電極およびドレイン電極となる。次いで酸素を含むプラズマで処理されて、フォトレジストパターンが除去されるとともに、ソース電極およびドレイン電極の表面全体にわたって酸化皮膜が形成される。この酸化皮膜をマスクとして、チャネル部となる部分の少なくとも導電性シリコン膜がエッチングされる。
【００３２】
これによって、導電性シリコン膜のチャネル部側の端部を、ソース電極およびドレイン電極のチャネル部側の端部と略同一平面上に形成することができる。したがって、ソース電極およびドレイン電極のチャネル部側の端部における電界の集中を緩和することができるので、薄膜トランジスタがオフのときのトンネル電流の発生を防ぐことができ、オフ電流を低減することができる。
【００３３】
またソース電極およびドレイン電極の表面は酸化皮膜で覆われているので、その後の導電性シリコン膜をエッチングする工程、およびフォトレジストパターンを除去する工程などで発生する金属膜材料の溶出を防止することができる。これによって、溶出した金属溶液によって生じるチャネル部のバックチャネル表面の金属汚染と、それに起因するバックチャネル界面を流れるオフ電流とを低減することができるので、オフ電流を大幅に低減することができる。また前述のようにオフ電流および漏れ電流が抑制された薄膜トランジスタを歩留り良く製造することができる。
【００３４】
また真性シリコン膜、導電性シリコン膜および金属膜の島状パターニングと、ソース電極およびドレイン電極を形成するための金属膜のエッチングとは、膜厚の異なる部分を有する１つのフォトレジストパターンを用いて行われるので、写真製版工程を１回分省略することができる。これによって、生産能力の向上とコストの低減とを実現することができる。
【００３５】
また酸化皮膜上には保護膜が形成され、この保護膜および酸化皮膜を貫通して、ソース電極およびドレイン電極の少なくとも一方に達するコンタクトホールが形成されるので、コンタクトホールを介して接続される上部電極と、ソース電極およびドレイン電極の少なくとも一方との接続不良を防止することができる。
【図面の簡単な説明】
【００３６】
【図１】本発明の第１の実施の形態であるＴＦＴ１を備える液晶表示装置用のＴＦＴ基板１００の画素主要部を示す断面図である。
【図２】ゲート電極１１の形成が終了した段階の状態を示す断面図である。
【図３】ゲート絶縁膜１９、Ｓｉ（ｉ）膜１３およびＳｉ（ｎ）膜１４の形成が終了した段階の状態を示す断面図である。
【図４】ソース電極１５およびドレイン電極１６の形成が終了した段階の状態を示す断面図である。
【図５】Ａｌ酸化皮膜１７の形成が終了した段階の状態を示す断面図である。
【図６】チャネル部１８の形成が終了した段階の状態を示す断面図である。
【図７】フォトレジストパターン２２の除去が終了した段階の状態を示す断面図である。
【図８】画素ドレインコンタクトホール２０の形成が終了した段階の状態を示す断面図である。
【図９】画素電極２１の形成が終了した段階の状態を示す断面図である。
【図１０】第２の金属膜２３の形成が終了した段階の状態を示す断面図である。
【図１１】フォトレジストパターン２４の形成が終了した段階の状態を示す断面図である。
【図１２】第２の金属膜２３の表面が露出した段階の状態を示す断面図である。
【図１３】ソース電極１５およびドレイン電極１６のパターンの形成が終了した段階の状態を示す断面図である。
【図１４】Ａｌ酸化皮膜１７の形成が終了した段階の状態を示す断面図である。
【図１５】チャネル部１８の形成が終了した段階の状態を示す断面図である。
【図１６】フォトレジストパターン２４の除去が終了した段階の状態を示す断面図である。
【図１７】ＴＦＴ基板１００Ａの製造が終了した段階の状態を示す断面図である。
【図１８】本発明の薄膜トランジスタにおけるホール電流密度の分布を示す図である。
【図１９】従来技術の薄膜トランジスタにおけるホール電流密度の分布を示す図である。
【発明を実施するための形態】
【００３７】
＜第１の実施の形態＞
図１は、本発明の第１の実施の形態であるＴＦＴ１を備える液晶表示装置用のＴＦＴ基板１００の画素主要部を示す断面図である。ＴＦＴ基板１００は、透明絶縁性基板１０、ゲート電極１１、ゲート絶縁膜１２、ｉ型シリコン（Ｓｉ（ｉ））膜１３、ｎ型シリコン（Ｓｉ（ｎ））膜１４、ソース電極１５、ドレイン電極１６、プラズマ酸化皮膜１７、保護絶縁膜１９および画素電極２１を備えて構成される。ゲート電極１１、ゲート絶縁膜１２、Ｓｉ（ｉ）薄膜１３、Ｓｉ（ｎ）薄膜１４、ソース電極１５、ドレイン電極１６、プラズマ酸化皮膜１７および保護絶縁膜１９は、逆スタガ型ＴＦＴであるＴＦＴ１を構成する。ＴＦＴ１および画素電極２１は、透明絶縁性基板１０の厚み方向一方側に設けられる。
【００３８】
透明絶縁性基板１０は、たとえばガラス基板によって実現される。Ｓｉ（ｉ）膜１３およびＳｉ（ｎ）膜１４は、たとえば、アモルファスシリコンもしくは微結晶シリコンの単層膜、またはアモルファスシリコンと微結晶シリコンとの多層膜によって実現される。本実施の形態では、Ｓｉ（ｉ）膜１３は、ｉ型アモルファスシリコン薄膜、具体的には、ｉ型のアモルファスシリコンの単層膜によって実現される。またＳｉ（ｎ）膜１４は、ｎ型アモルファスシリコン薄膜、具体的には、ｎ型のアモルファスシリコンの単層膜によって実現される。本実施の形態では、Ｓｉ（ｉ）膜１３をｉ型アモルファスシリコン薄膜といい、Ｓｉ（ｎ）膜１４をｎ型アモルファスシリコン薄膜という場合がある。Ｓｉ（ｉ）膜１３は、真性シリコン膜に相当し、Ｓｉ（ｎ）膜１４は、導電性シリコン膜に相当する。
【００３９】
ソース電極１５およびドレイン電極１６は、本実施の形態では、アルミニウム（Ａｌ）系金属膜、具体的にはＡｌ合金の単層膜によって構成される。プラズマ酸化皮膜１７は、本実施の形態ではアルミニウム酸化皮膜１７であり、ソース電極１５およびドレイン電極１６となるＡｌ系金属膜を酸化することによって形成される。本実施の形態では、プラズマ酸化皮膜１７をアルミニウム酸化皮膜１７という場合がある。ＴＦＴ１のチャネル部１８は、ソース電極１５とドレイン電極１６とに挟まれており、Ｓｉ（ｎ）膜１４とＳｉ（ｉ）膜１３の表面の一部とが掘り込まれて、凹所として形成される。Ｓｉ（ｉ）膜１３は、堀り込まれなくてもよい。
【００４０】
Ｓｉ（ｎ）膜１４およびＳｉ（ｉ）膜１３のチャネル部１８側の端部は、ソース電極１５およびドレイン電極１６のチャネル部１８側の端部と略同一平面上に形成されている。より詳細には、チャネル部１８を挟んで互いに対向するソース電極１５およびドレイン電極１６の側面は、その下層のＳｉ（ｎ）膜１４およびＳｉ（ｉ）膜１３の掘り込まれた側面と略同一平面上に形成されている。図１では、Ｓｉ（ｎ）膜１４およびＳｉ（ｉ）膜１３のチャネル部１８側の端部は、ソース電極１５およびドレイン電極１６の側面に形成されたアルミニウム酸化皮膜１７の膜厚の分だけ、ソース電極１５およびドレイン電極１６のチャネル部１８側の端部よりもチャネル部１８の内側に突出しているように見える。実際には、アルミニウム酸化皮膜１７の膜厚は０．１μｍ以下と小さいので、Ｓｉ（ｎ）膜１４およびＳｉ（ｉ）膜１３のチャネル部１８側の端部と、ソース電極１５およびドレイン電極１６のチャネル部１８側の端部とは、略同一平面上に位置することになる。
【００４１】
換言すれば、Ｓｉ（ｎ）膜１４およびＳｉ（ｉ）膜１３のチャネル部１８側の端部は、ソース電極１５およびドレイン電極１６のチャネル部１８側の端部よりもチャネル部１８の内側には、ほぼ突出していない。具体的には、少なくともＳｉ（ｎ）膜１４のチャネル部１８側の端部は、ソース電極１５およびドレイン電極１６のチャネル部１８側の端部からのチャネル部１８の内側への突出量が、０．１μｍ以下となっている。本実施の形態では、Ｓｉ（ｉ）膜１３もＳｉ（ｎ）膜１４と同様に堀り込まれてチャネル部１８が形成されているので、Ｓｉ（ｉ）膜１３のチャネル部１８側の端部も、ソース電極１５およびドレイン電極１６のチャネル部１８側の端部からのチャネル部１８の内側への突出量が、０．１μｍ以下となっている。
【００４２】
保護絶縁膜１９は、チャネル部１８を保護して、ＴＦＴ基板１００の全体に形成される。保護絶縁膜１９には、画素ドレインコンタクトホール２０が形成される。画素ドレインコンタクトホール２０は、保護絶縁膜１９を貫通して、保護絶縁膜１９の下層に形成されたドレイン電極１６の表面まで形成される。画素電極２１は、画素ドレインコンタクトホール２０を介して、保護絶縁膜１９の下層に形成されたドレイン電極１６に電気的に接続される。画素電極２１は、透明導電性膜によって構成される。
【００４３】
次に本実施の形態におけるＴＦＴ基板１００の製造方法について説明する。本実施の形態におけるＴＦＴ基板１００の製造方法では、本発明のＴＦＴの製造方法を用いてＴＦＴ基板１００を製造する。図２〜図９では、図１と同様に、ＴＦＴ基板１００の画素主要部に相当する部分を示す。図２〜図９は、本発明の第１の実施の形態におけるＴＦＴ基板１００の製造方法の各工程を説明するための図である。
【００４４】
図２は、ゲート電極１１の形成が終了した段階の状態を示す断面図である。まず、ガラス基板などの透明絶縁性基板１０を、洗浄液または純水を用いて洗浄した後、透明絶縁性基板１０の厚み方向一方側の表面に、ゲート電極１１となる第１の金属膜を成膜する。第１の金属膜の材料としては、たとえばクロム（Ｃｒ）、モリブデン（Ｍｏ）、チタン（Ｔｉ）、アルミニウム（Ａｌ）またはこれらの金属に他の物質を微量に添加した合金を用いる。このうち、ＡｌおよびＡｌ合金などのＡｌ系金属を用いることが好ましい。Ａｌ系金属は、Ｃｒ、Ｍｏ、Ｔｉといった他の金属に比べて比抵抗値が低いので、Ａｌ系金属を用いることによって、配線抵抗を低くすることができる。したがってＡｌ系金属は、液晶表示装置用のＴＦＴ基板１００の用途として好ましい。
【００４５】
第１の金属膜の材料としてＡｌ系金属を用いる場合には、パターン不良および歩留りの低下の原因となるヒロックと呼ばれる突起が配線上面、すなわち第１の金属膜の厚み方向一方側の表面に発生することを防止するために、Ａｌに他の物質を添加したＡｌ合金を用いることが好ましい。Ａｌに添加される他の物質（以下「添加元素」という場合がある）としては、鉄（Ｆｅ）、コバルト（Ｃｏ）およびニッケル（Ｎｉ）などの第８族遷移元素、ならびにランタン（Ｌａ）、ネオジム（Ｎｄ）、サマリウム（Ｓｍ）およびガドリニウム（Ｇｄ）などの希土類元素が挙げられる。これらの添加元素の組成範囲は、原子百分率（ａｔ％）で、Ａｌ合金全体の０．２ａｔ％以上６ａｔ％以下であることが好ましい。添加元素の組成範囲が０．２ａｔ％未満では、配線上面におけるヒロックの発生を防止する効果が不充分となり、また添加元素の組成範囲が６ａｔ％を超えると、比抵抗値が増大して、Ｃｒ、Ｍｏ、Ｔｉに対する低抵抗の優位性が低くなるからである。
【００４６】
具体的には、第１の金属膜としては、たとえば３ａｔ％のＮｉを添加したＡｌ−３ａｔ％Ｎｉ合金膜を、公知のアルゴン（Ａｒ）ガスを用いたスパッタリング法によって、厚みが２００ｎｍになるように成膜する。
【００４７】
このようにして第１の金属膜を成膜した後、第１回目の写真製版工程で第１の金属膜上にフォトレジストパターンを形成する。このフォトレジストパターンをマスクとして、公知のエッチング液、たとえばリン酸、硝酸および酢酸を含む溶液で第１の金属膜をウエットエッチングした後に、フォトレジストパターンを除去して、ゲート電極１１を形成する。
【００４８】
図３は、ゲート絶縁膜１９、Ｓｉ（ｉ）膜１３およびＳｉ（ｎ）膜１４の形成が終了した段階の状態を示す断面図である。前述のようにしてゲート電極１１を形成した後、ゲート電極１１および透明絶縁性基板１０の厚み方向一方側の表面に、ゲート絶縁膜１２、Ｓｉ（ｉ）膜１３およびＳｉ（ｎ）膜１４を順次成膜する。Ｓｉ（ｉ）膜１３は、不純物を添加していないｉ型シリコンＳｉ（ｉ）から成る真性半導体膜であり、チャネルとなる半導体能動膜として機能する。Ｓｉ（ｎ）膜１４は、不純物を添加したｎ型シリコンＳｉ（ｎ）から成るｎ型半導体膜であり、Ｓｉ（ｉ）膜１３と、ソース電極１５およびドレイン電極１６とをオーミック接触させるオーミック低抵抗膜（以下「オーミックコンタクト膜」という場合がある）として機能する。
【００４９】
具体的には、たとえば、化学気相成長（Chemical Vapor Deposition；略称：ＣＶＤ）法を用いて、約３００℃の基板加熱条件下で、ゲート絶縁膜１２として、窒化シリコン（ＳｉＮ）膜、Ｓｉ（ｉ）膜１３として、微結晶のＳｉ（ｉ）膜、Ｓｉ（ｎ）膜１４として、リン（Ｐ）を不純物として添加した微結晶のＳｉ（ｎ）膜を、順次成膜する。膜厚としては、たとえば、ゲート絶縁膜１２の膜厚を４００ｎｍとし、Ｓｉ（ｉ）膜１３の膜厚を１５０ｎｍとし、Ｓｉ（ｎ）膜１４の膜厚を５０ｎｍとする。
【００５０】
このようにしてゲート絶縁膜１２、Ｓｉ（ｉ）膜１３およびＳｉ（ｎ）膜１４を形成した後、第２回目の写真製版工程でＳｉ（ｎ）膜１４の表面にフォトレジストパターンを形成する。このフォトレジストパターンをマスクとして、たとえば、公知のエッチングガス、たとえばフッ素系ガスを用いたドライエッチングによって、Ｓｉ（ｉ）膜１３およびＳｉ（ｎ）膜１４をエッチングして、島状にパターニングする。その後に、フォトレジストパターンを除去して、ＴＦＴ１の半導体パターン、すなわちＴＦＴ１の半導体膜であるＳｉ（ｉ）膜１３およびＳｉ（ｎ）膜１４の島状パターンを形成する。
【００５１】
図４は、ソース電極１５およびドレイン電極１６の形成が終了した段階の状態を示す断面図である。前述のようにしてＳｉ（ｉ）膜１３およびＳｉ（ｎ）膜１４をエッチングした後、ゲート絶縁膜１２、Ｓｉ（ｉ）膜１３およびＳｉ（ｎ）膜１４の表面に第２の金属膜を成膜する。次いで、第３回目の写真製版工程で第２の金属膜の表面にフォトレジストパターン２２を形成する。このフォトレジストパターン２２をマスクとして、図１に示すＴＦＴ１のチャネル部８となる部分の第２の金属膜をエッチングして、ソース電極１５のパターンとドレイン電極１６のパターンとに分離する。このとき、ＴＦＴ１の周辺部の第２の金属膜もエッチングされて除去される。
【００５２】
第２の金属膜の材料としては、たとえばＣｒ、Ｍｏ、Ｔｉ、Ａｌまたはこれらの金属に他の物質を微量に添加した合金を用いることができる。このうち、ＡｌおよびＡｌ合金などのＡｌ系金属は、Ｃｒ、Ｍｏ、Ｔｉといった他の金属に比べて比抵抗値が低いので、Ａｌ系金属を用いることによって、配線抵抗を低くすることができる。したがってＡｌ系金属は、液晶表示装置用のＴＦＴ基板１００の用途として好ましい。
【００５３】
第２の金属膜の材料としてＡｌ系金属を用いる場合、Ａｌ単体では、下層で接触するＳｉ（ｎ）膜１４との界面で、アルミニウム（Ａｌ）とシリコン（Ｓｉ）との共晶反応が発生して、コンタクト特性が不良になるおそれがある。また、上層で接触する画素電極２１を構成する透明導電性画素電極膜として、インジウム錫酸化物（Indium Tin Oxide；略称：ＩＴＯ）、インジウム亜鉛酸化物（Indium Zinc Oxide；略称：ＩＺＯ）などの酸化物導電膜を用いた場合、画素電極２１との界面でＡｌの酸化反応が発生して、コンタクト特性が不良になるおそれがある。このようにコンタクト特性が不良になることを防ぐために、第２の金属膜の材料としては、Ａｌ合金を用いることが好ましく、具体的には、少なくともＦｅ、Ｃｏ、Ｎｉなどの第８族遷移元素を添加したＡｌ合金を用いることが好ましい。これら第８族遷移元素の組成範囲は、Ａｌ合金全体の０．２ａｔ％以上６ａｔ％以下であることが好ましい。
【００５４】
具体的には、第２の金属膜としては、たとえば、３ａｔ％のＮｉを添加したＡｌ−３ａｔ％Ｎｉ合金膜を、公知のアルゴン（Ａｒ）ガスを用いたスパッタリング法によって、厚みが２００ｎｍになるように成膜する。その後、前述のように第３回目の写真製版工程で第２の金属膜の表面にフォトレジストパターン２２を形成し、このフォトレジストパターン２２をマスクとして、たとえば、公知のエッチング液、たとえばリン酸、硝酸および酢酸を含む溶液で第２の金属膜をウエットエッチングして、ソース電極１５およびドレイン電極１６のパターンを形成する。
【００５５】
エッチングプロセスでは、エッチングで完全に被エッチング膜が除去される、いわゆるジャストエッチング後も、基板に残る微小なエッチング残りを完全に除去するために、しばらくエッチングを延長するオーバーエッチングを行う。オーバーエッチングの時間は、ジャストエッチングに要した時間であるジャストエッチング時間の０．５倍から２倍ほどに設定する。たとえば、第２の金属膜がジャストエッチングされた後、ジャストエッチング時間の１倍、すなわちジャストエッチング時間と等しい時間が経過するまで、オーバーエッチングを行う。
【００５６】
溶液を用いたウエットエッチングの場合は、エッチング反応が等方的に進行するので、ソース電極１５およびドレイン電極１６を構成する第２の金属膜は、オーバーエッチングによって、図４に示すように、フォトレジストパターン２２よりも端部が後退した形状にパターニングされる。用いる金属種および溶液種によっても異なるが、このソース電極１５およびドレイン電極１６を構成する第２の金属膜の端部の後退量（以下、「サイドエッチング量」という場合がある）ｓｄは、たとえば０．２μｍ以上２μｍ以下となる。前述の公知のリン酸、硝酸および酢酸を含む溶液を用いたウエットエッチングの場合、サイドエッチング量ｓｄは、たとえば約１μｍとなる。
【００５７】
図５は、Ａｌ酸化皮膜１７の形成が終了した段階の状態を示す断面図である。前述のようにしてソース電極１５およびドレイン電極１６を形成した後、基板表面、すなわち透明絶縁性基板１０の厚み方向一方側で露出する各膜の表面に、透明絶縁性基板１０の厚み方向一方側から酸素（Ｏ2）を含むプラズマ（以下「酸素プラズマ」という場合がある）を照射して処理する。このように酸素プラズマで処理することによって、フォトレジストパターン２２をアッシングして膜厚を減じるとともに、フォトレジストパターン２２の端部、少なくとも側面を後退させる。また、フォトレジストパターン２２の端部の後退とともに表面が露出したソース電極１５およびドレイン電極１６の上面および側面部に、酸素プラズマを照射して処理する。これによって、ソース電極１５およびドレイン電極１６を構成する第２の金属膜を酸化し、ソース電極１５およびドレイン電極１６のフォトレジストパターン２２で覆われていない部分に、プラズマ酸化皮膜１７を形成する。本実施の形態では、第２の金属膜であるＡｌ系金属膜が酸化されて、プラズマ酸化皮膜１７として、Ａｌ酸化皮膜が形成される。
【００５８】
本工程におけるフォトレジストパターン２２の後退量ｒｄ１は、ソース電極１５およびドレイン電極１６の表面が、フォトレジストパターン２２とＡｌ酸化皮膜１７とで完全に覆われている状態となる値であればよく、任意でよい。ただし、ドレイン電極１６が上層の画素電極２１と接触する画素ドレインコンタクトホール２０が形成される部分にＡｌ酸化皮膜１７があると、コンタクト抵抗を増大させることになる。したがってフォトレジストパターン２２の後退量ｒｄ１は、Ａｌ酸化皮膜１７が、画素ドレインコンタクトホール２０の形成される部分のドレイン電極１６の表面に形成されない範囲にすることが好ましい。具体的には、酸素プラズマの照射は、フォトレジストパターン２２の後退量ｒｄ１が、たとえば約２μｍになる程度まで行われる。
【００５９】
図６は、チャネル部１８の形成が終了した段階の状態を示す断面図である。図７は、フォトレジストパターン２２の除去が終了した段階の状態を示す断面図である。前述のようにしてＡｌ酸化皮膜１７を形成した後、残存するフォトレジストパターン２２、ならびにソース電極１５およびドレイン電極１８の端部のＡｌ酸化皮膜１７をマスクとして、チャネル部１８が形成される部分のＳｉ（ｎ）膜１４をエッチングによって除去する、いわゆるバックチャネルエッチングを行う。このとき、本実施の形態では、Ｓｉ（ｉ）膜１３の表面の一部もエッチングによって除去する。その後、フォトレジストパターン２２を完全に除去して、図７に示すように、ＴＦＴ１のチャネル部１８を形成する。
【００６０】
具体的には、公知のエッチングガス、たとえば塩素を含むガスを用いたドライエッチングによって、チャネル部１８が形成される部分のＳｉ（ｎ）膜１４をエッチングして除去する。さらに、チャネル部１８が形成される部分のＳｉ（ｉ）膜１３の表面の一部を掘り込んだ後に、フォトレジストパターン２２を除去して、ＴＦＴ１のチャネル部１８を形成する。
【００６１】
以上のように本実施の形態では、チャネル部１８は、ソース電極１５およびドレイン電極１６のパターンを直接マスクとして、Ｓｉ（ｎ）膜１４およびＳｉ（ｉ）膜１３の一部の表面をドライエッチングによって除去することによって形成される。したがって、Ｓｉ（ｎ）膜１４およびＳｉ（ｉ）膜１３のチャネル部１８側の端部は、図６に示すように、上層のマスクとなるソース電極１５およびドレイン電極１６のチャネル部１８側の端部と略同一平面上に形成される。より詳細には、チャネル部１８のＳｉ（ｎ）膜１４およびＳｉ（ｉ）膜１３の側面は、ソース電極１５およびドレイン電極１６の側面と略同一平面上に形成される。
【００６２】
Ｓｉ（ｎ）膜１４およびＳｉ（ｉ）膜１３のチャネル部１８側の端部は、Ｓｉ（ｎ）膜１４およびＳｉ（ｉ）膜１３のオーバーエッチング時間によっては、ソース電極１５およびドレイン電極１６のチャネル部１８側の端部よりもチャネル部１８から離隔する方向に後退して、ソース電極１５およびドレイン電極１６のチャネル部１８側の端部が形成される平面上から若干ずれる場合がある。この場合でも、そのずれ量は小さく、Ｓｉ（ｎ）膜１４およびＳｉ（ｉ）膜１３のチャネル部１８側の端部を含む仮想一平面と、ソース電極１５およびドレイン電極１６のチャネル部１８側の端部を含む仮想一平面とは、略同一の平面上に配置される。
【００６３】
図８は、画素ドレインコンタクトホール２０の形成が終了した段階の状態を示す断面図である。前述のようにしてチャネル部１８を形成した後、透明絶縁性基板１０の厚み方向一方側で露出する各膜の表面に保護絶縁膜１９を成膜する。保護絶縁膜１９としては、たとえば、ＣＶＤ法を用いて約３００℃の基板加熱条件下で、窒化シリコン（ＳｉＮ）膜を厚みが３００ｎｍになるように成膜する。
【００６４】
その後、第４回目の写真製版工程で、保護絶縁膜１９の表面にフォトレジストパターンを形成して、公知のエッチングガス、たとえばフッ素系ガスを用いたドライエッチング法を用いて、保護絶縁膜１９をエッチングした後に、フォトレジストパターンを除去して、画素ドレインコンタクトホール２０を形成する。画素ドレインコンタクトホール２０は、少なくともドレイン電極１６の表面まで貫通するように形成される。本実施の形態では、画素ドレインコンタクトホール２０は、保護絶縁膜１９を貫通して、ドレイン電極１６の表面に達するように形成される。画素ドレインコンタクトホール２０は、これに限定されず、たとえばドレイン電極１６の内部まで貫通するように形成されてもよい。
【００６５】
図９は、画素電極２１の形成が終了した段階の状態を示す断面図である。前述のようにして画素ドレインコンタクトホール２０を形成した後、透明絶縁性基板１０の厚み方向一方側で露出する各膜の表面に、画素電極２１となる透明導電性膜を成膜する。透明導電性膜としては、たとえば、酸化インジウム（Ｉｎ2Ｏ3）と酸化亜鉛ＺｎＯとから成るＩＺＯを、公知のＡｒガスを用いたスパッタリング法によって、厚みが１００ｎｍになるように成膜する。
【００６６】
次いで、第５回目の写真製版工程で透明導電性膜の表面にフォトレジストパターンを形成し、このフォトレジストパターンをマスクとして、公知のエッチング液、たとえばシュウ酸系溶液で透明導電性膜をウエットエッチングした後に、フォトレジストパターンを除去することによって、液晶表示の画素電極パターンとして、透明導電性膜から成る画素電極２１を形成する。これによって、図１に示す本発明の第１の実施の形態に係る液晶表示装置用のＴＦＴ基板１００が得られる。
【００６７】
以上のように本実施の形態によれば、図５に示すように、ソース電極１５およびドレイン電極１６のパターンの形成後には、基板に酸素プラズマを照射してフォトレジストパターン２２を後退させるとともに、ソース電極１５およびドレイン電極１６の端部にＡｌ酸化皮膜１７を形成する。そして、フォトレジストパターン２２およびＡｌ酸化皮膜１７をマスクとして、Ｓｉ（ｎ）膜１４およびＳｉ（ｉ）膜１３をエッチングする。これによって、図６に示すように、Ｓｉ（ｎ）膜１４およびＳｉ（ｉ）膜１３のチャネル部１８側の端部を、ソース電極１５およびドレイン電極１６のチャネル部１８側の端部と略同一平面上に形成することができる。
【００６８】
前述の図４に示すように、第３回目の写真製版工程でソース電極１５、ドレイン電極１６およびチャネル部１８を形成する場合、ソース電極１５およびドレイン電極１６を構成するＡｌ合金膜のウエットエッチング後には、オーバーエッチングによって、ソース電極１５およびドレイン電極１６のチャネル部１８が形成される側の端部は、フォトレジストパターン２２の端部よりも、チャネル部１８の形成される部分から離隔する方向に後退している。したがって、フォトレジストパターン２２をこのままマスクにして、ＴＦＴの半導体膜であるＳｉ（ｎ）膜１４をドライエッチングしてチャネル部１８を形成する従来のプロセスの場合には、Ｓｉ（ｎ）膜１４のチャネル部１８側の端部が、ソース電極１５およびドレイン電極１６の端部よりもチャネル方向に延在して、チャネル部１８の内側に突出した形状になってしまう。
【００６９】
このようにＳｉ（ｎ）膜１４のチャネル部１８側の端部が、ソース電極１５およびドレイン電極１６の端部よりもチャネル部１８の内側に突出している、すなわちＴＦＴの半導体膜が電極の外側にせり出している場合には、電極の端部に電界が集中し、ｎ型シリコンとｉ型シリコンとの界面において、トンネリング電流（以下「トンネル電流」という場合がある）が発生し、オフ電流が上昇してしまう。特にＴＦＴの半導体膜がアモルファスシリコンで形成される場合、アモルファスシリコンは、ｎ型であっても導電率が結晶シリコンよりも２桁以上小さいので、ｎ型アモルファスシリコンとｉ型アモルファスシリコンとの界面において、トンネル電流が発生しやすく、オフ電流の上昇を招きやすい。
【００７０】
これに対して、本実施の形態では、前述のように図５に示す工程において、基板に酸素プラズマを照射することによって、ソース電極１５およびドレイン電極１６上のフォトレジストパターン２２を後退させるとともに、ソース電極１５およびドレイン電極１６上に、プラズマ酸化皮膜１７、具体的にはアルミニウム酸化皮膜１７を形成する。つまり、ソース電極１５およびドレイン電極１６を形成した後のフォトレジストパターン２２の端部の張出しは、酸素プラズマを照射することによって除去される。
【００７１】
そして、後退させたフォトレジストパターン２２およびアルミニウム酸化皮膜１７を直接マスクとして、図６に示すように、たとえば塩素系ガスを用いたドライエッチングによって、チャネル部１８のＳｉ（ｎ）膜１４およびＳｉ（ｉ）膜１３の表面の一部をエッチングして掘り込んで、チャネル部１８を形成する。このとき、フォトレジストパターン２２が後退して表面が露出したソース電極１５およびドレイン電極１６の部分は、プラズマ酸化皮膜であるアルミニウム酸化皮膜１７で覆われているので、塩素系ガスによる腐食を受けることがない。
【００７２】
したがって、Ｓｉ（ｎ）膜１４およびＳｉ（ｉ）膜１３のチャネル部１８側の端部は、ソース電極１５およびドレイン電極１６のチャネル部１８側の端部と略同一平面上に形成されることになる。これによって、ソース電極１５およびドレイン電極１６の端部における電界の集中を緩和することができるので、ＴＦＴ１がオフのときのトンネル電流の発生を防ぐことができ、オフ電流を低減することができる。
【００７３】
この効果は、Ｓｉ（ｉ）膜１３として、微結晶シリコンの単層膜、またはアモルファスシリコンと微結晶シリコンとの多層膜が用いられる場合に顕著である。微結晶シリコンは、バンドギャップが１．４ｅＶ程度であり、アモルファスシリコンのバンドギャップである１．７ｅＶに比べて小さいので、トンネル電流が発生しやすい。本実施の形態では、前述のようにＳｉ（ｎ）膜１４およびＳｉ（ｉ）膜１３のチャネル部１８側の端部を、ソース電極１５およびドレイン電極１６のチャネル部１８側の端部と略同一平面上に形成することができるので、Ｓｉ（ｉ）膜１３として、微結晶シリコンの単層膜、またはアモルファスシリコンと微結晶シリコンとの多層膜を用いた場合でも、ソース電極１５およびドレイン電極１６の端部における電界の集中を緩和することができる。このように本実施の形態によれば、Ｓｉ（ｉ）膜１３として、微結晶シリコンの単層膜、またはアモルファスシリコンと微結晶シリコンとの多層膜を用いた場合に、オフ電流の抑制に大きな効果を得ることができる。
【００７４】
また本実施の形態では、Ｓｉ（ｎ）膜１４のチャネル部１８側の端部は、ソース電極１５およびドレイン電極１６のチャネル部１８側の端部からのチャネル部１８の内側への突出量が、０．１μｍ以下となっている。これによって、ＴＦＴ１がオフのときのトンネル電流の発生をより確実に防ぐことができ、オフ電流をより確実に低減することができる。
【００７５】
また本実施の形態におけるＴＦＴ基板１００では、ソース電極１５およびドレイン電極１６を構成する第２の金属膜として、Ａｌに少なくともＦｅ、Ｃｏ、Ｎｉなどの第８族遷移元素を添加した合金膜、具体的にはＡｌに少なくともＮｉを添加したＡｌＮｉ合金膜を用いている。これによって、下層のＳｉ（ｎ）膜１４との共晶反応を防止することができるとともに、上層の酸化物透明導電性膜から成る画素電極２１との良好なコンタクト特性を得ることができる。したがって、従来では不可能であった低抵抗Ａｌ系合金を単層膜で液晶表示装置用のＴＦＴ１のソース電極１５およびドレイン電極１６に適用することが可能となる。
【００７６】
また、ＡｌＮｉ合金などのＡｌ合金は低抵抗であり、上面へのヒロック防止性に優れているが、結晶方位の配向が原因で、配線側面部へのヒロックが発生しやすいという欠点がある。本実施の形態のＴＦＴ１の製造方法では、配線側面、すなわちソース電極１５およびドレイン電極１６の側面を含むチャネル部１８側の端部に酸化アルミニウム皮膜１７を形成するので、側面部へのヒロックの発生を防止することができる。これによって、ソース電極１５およびドレイン電極１６と、その下層のＳｉ（ｉ）膜１４との接触に起因する漏れ電流の発生を防止することができる。
【００７７】
またアルミニウム酸化皮膜１７は、ソース電極１５およびドレイン電極１６のチャネル部１８側の端部、少なくとも側面に形成されているので、バックチャネルエッチング工程およびフォトレジストパターン２２を除去する工程などで、ソース電極１５およびドレイン電極１６を構成するＡｌ系金属膜が溶出することを防ぐことができる。これによって、溶出した金属の溶液が、チャネル部１８の半導体膜１３，１４の表面に付着することを防ぐことができるので、バックチャネルエッチング後に、チャネル部１８の半導体膜１３，１４の表面に付着した電解質などに起因して生じる漏れ電流を低減することができる。つまり、溶出した金属溶液によって生じるチャネル部のバックチャネル表面の金属汚染と、それに起因するバックチャネル界面を流れるオフ電流とを低減することができる。したがって、オフ電流を大幅に低減することができる。また前述のようにオフ電流および漏れ電流が抑制された薄膜トランジスタを歩留り良く製造することができる。
【００７８】
またソース電極１５およびドレイン電極１６の少なくとも側面にアルミニウム酸化皮膜１７を形成することによって、バックチャネルエッチングのときの塩素系ガスによるＡｌ合金表面へのダメージを防止することができるので、抵抗の増大、断線、および反射率の低下を抑制することができる。これによって、たとえばドレイン電極１６を、光を反射して画像を表示する反射画素電極に適用することも可能である。
【００７９】
またソース電極１５およびドレイン電極１６のうち、チャネル部１８を形成するためのエッチングのときにフォトレジストパターン２２に覆われていた部分には、プラズマ酸化皮膜であるアルミニウム酸化皮膜１７が存在していないので、コンタクトホール２０を介して、上部に存在する画素電極２１などとの電気的導通を容易に確保することができる。
【００８０】
また本実施の形態では、ソース電極１５とゲート絶縁膜１２との間には、ソース電極１５の全面にわたって、Ｓｉ（ｉ）膜１３およびＳｉ（ｎ）膜１４が介在している。これによって、ソース電極１５の寄生容量を低減することができるので、液晶ディスプレイなどに用いた場合には、発生する表示不良を低減することができる。またプラズマ酸化皮膜であるＡｌ酸化皮膜１７は、ソース電極１５およびドレイン電極１６の端部のみに形成されているので、配線抵抗の増大、および上部電極である画素電極２１とのコンタクト抵抗の増大を防止することができる。
【００８１】
以上のように本実施の形態によれば、ソース電極１５およびドレイン電極１６にＡｌ合金膜を用いても、オフ電流および漏れ電流を抑制することができるので、ソース電極１５およびドレイン電極１６に低抵抗のＡｌ合金膜を用いることができる。また本実施の形態によれば、このようなオフ電流および漏れ電流が抑制されたＴＦＴ１を歩留り良く製造することができる。したがって、ソース電極１５およびドレイン電極１６に低抵抗のＡｌ合金膜を用いて、液晶ディスプレイ用のＴＦＴ１を低コストで、かつ高歩留りで製造することが可能である。
【００８２】
＜第１の実施の形態の変形例＞
前述の本発明の第１の実施の形態では、図５に示す工程で、基板に酸素プラズマを照射することによって、フォトレジストパターン２２の膜厚を減じて、端部をチャネル部１８の形成される部分から離隔する方向に後退させるようにしたが、フォトレジストパターン２２を完全に除去するようにしてもよい。この場合、ソース電極１５およびドレイン電極１６は、表面全体がＡｌ酸化皮膜１７で覆われることになる。この表面全体がＡｌ酸化皮膜１７で覆われたソース電極１５およびドレイン電極１６のパターンを直接マスクとして、Ｓｉ（ｎ）膜１４およびＳｉ（ｉ）膜１３をドライエッチングすることになるが、Ｓｉ（ｎ）膜１４およびＳｉ（ｉ）膜１３のチャネル部１８側の端部が、ソース電極１５およびドレイン電極１６のチャネル部１８側の端部と略同一平面上に形成されるという特徴は、第１の実施の形態と同じである。
【００８３】
ただし、本変形例では、上層の画素電極２１と接触するコンタクトホール２０が形成される部分のドレイン電極１６の表面にもＡｌ酸化皮膜１７が形成されるので、画素電極２１と接触する部分のドレイン電極１６の表面に形成されたＡｌ酸化皮膜１７は除去することが好ましい。
【００８４】
本変形例によれば、第２の金属膜は、画素電極２１と接続されるコンタクト部分を除く残余の部分が、全体にわたってＡｌ酸化皮膜１７で保護されることになる。これによって、ソース電極１５およびドレイン電極１６の上面方向へのヒロックの発生を防止し、ヒロックの発生による配線切断を防ぐことができる。またソース電極１５およびドレイン電極１６の側面方向へのヒロックの発生を防止することができるので、側面方向に発生したヒロックとＳｉ（ｉ）膜１３との接触に起因する漏れ電流を防止することができる。またＳｉ（ｎ）膜１４をエッチングする工程以降のソース電極１５およびドレイン電極１６へのプロセスダメージおよび腐食などを大幅に抑制することができる。
【００８５】
＜第２の実施の形態＞
図１０〜図１７は、本発明の第２の実施の形態における液晶表示装置用のＴＦＴ基板１００Ａの製造方法の各工程を説明するための図である。図１０〜図１７では、図２〜図９と同様に、ＴＦＴ基板１００Ａの画素主要部に相当する部分を示す。本実施の形態におけるＴＦＴ基板１００Ａの製造方法では、本発明のＴＦＴの製造方法を用いてＴＦＴ基板１００Ａを製造する。本実施の形態におけるＴＦＴ基板１００Ａの製造方法は、前述の第１の実施の形態におけるＴＦＴ基板１００の製造方法と類似しているので、異なる点について説明し、第１の実施の形態と共通する部分は説明を省略する。本実施の形態は、第１の実施の形態における第２回目および第３回目の写真製版工程を合わせて１回の写真製版工程にすることによって、全体で計４回の写真製版工程でＴＦＴ基板１００Ａを製造する点が第１の実施の形態と異なる。
【００８６】
図１０は、第２の金属膜２３の形成が終了した段階の状態を示す断面図である。まず、第１の実施の形態と同様にして、ガラス基板などの透明絶縁性基板１０の厚み方向一方側の表面に、ゲート電極１１を形成した後に、ゲート絶縁膜１２、Ｓｉ（ｉ）膜１３、Ｓｉ（ｎ）膜１４および第２の金属膜２３を順次成膜する。ゲート電極１１は、たとえばＡｌ−３ａｔ％Ｎｉ合金膜から成る。ゲート絶縁膜１２は、たとえばＳｉＮで形成される。第２の金属膜２３は、たとえばＡｌ−３ａｔ％Ｎｉで形成される。
【００８７】
図１１は、フォトレジストパターン２４の形成が終了した段階の状態を示す断面図である。前述のようにしてゲート電極１１、ゲート絶縁膜１２、Ｓｉ（ｉ）膜１３、Ｓｉ（ｎ）膜１４および第２の金属膜２３を形成した後、第２回目の写真製版工程にて、第２の金属膜２３の表面にフォトレジストパターン２４を形成する。フォトレジストパターン２４は、ＴＦＴ１のチャネル部１８に相当する部分の膜厚が他の部分の膜厚よりも薄くなるように形成する。この膜厚の異なる部分を有するフォトレジストパターン２４をマスクとして、第２の金属膜２３、Ｓｉ（ｎ）膜１４およびＳｉ（ｉ）膜１３を順次エッチングする。
【００８８】
フォトレジストパターン２４は、たとえば以下のようにして形成される。まず、フォトレジストとして、たとえばノボラック系のポジ型感光性有機樹脂膜を、公知のスピン塗布法を用いて、たとえば約１．６μｍの膜厚になるように形成する。その後に、写真製版露光機によって、第１のフォトマスクを用いて第１の露光を行う。第１の露光は、フォトレジストの感光剤が完全に感光する露光量で行う。次に、第２のフォトマスクを用いて、ＴＦＴ１のチャネル部１８に相当する部分に対して、第１の露光における露光量の３０〜６０％程度の強さで露光を行う。その後、現像液を用いてフォトレジストを現像することによって、ＴＦＴ１のチャネル部１８に相当する部分の膜厚が、他の部分の膜厚よりも小さいフォトレジストパターン２４を形成する。フォトレジストパターン２４は、チャネル部１８に相当する部分の膜厚が、たとえば約０．８μｍとなるように形成される。
【００８９】
このフォトレジストパターン２４をマスクとして用いたエッチングは、たとえば以下のようにして実施される。フォトレジストパターン２４をマスクとして、公知のエッチング液を用いて、第２の金属膜２４をウエットエッチングする。第２の金属膜２３がＡｌ−３ａｔ％Ｎｉから成る場合、エッチング液としては、たとえば、リン酸、硝酸および酢酸を含む溶液が用いられる。さらに続けて、公知のエッチングガス、たとえばフッ素系ガスを用いたドライエッチング法によって、Ｓｉ（ｎ）膜１４およびＳｉ（ｉ）膜１３を順次エッチングして島状にパターニングする。
【００９０】
図１２は、第２の金属膜２３の表面が露出した段階の状態を示す断面図である。前述のようにしてエッチングを実施した後、基板表面に酸素プラズマを照射することによって、フォトレジストパターン２４をアッシングして膜厚を減じるとともに、ＴＦＴ１のチャネル部１８に相当する部分の膜厚の薄いフォトレジストを除去して、下層の第２の金属膜２３の表面を露出させる。
【００９１】
図１３は、ソース電極１５およびドレイン電極１６のパターンの形成が終了した段階の状態を示す断面図である。前述の図１２に示すアッシング後に残存するフォトレジストパターン２４をマスクとして、ＴＦＴ１のチャネル部１８となる部分の第２の金属膜２３をエッチングして、ソース電極１５のパターンとドレイン電極１６のパターンとに分離する。
【００９２】
具体的には、公知のエッチング液を用いて、第２の金属膜２３をウエットエッチングして、ソース電極１５およびドレイン電極１６のパターンを形成する。このとき、ソース電極１５およびドレイン電極１６のチャネル部１８が形成される側の端部は、オーバーエッチングによるサイドエッチングによって、フォトレジストパターン２４の端部よりも、チャネル部１８の形成される部分から離隔する方向に後退する。たとえば第２の金属膜２３がＡｌ−３ａｔ％Ｎｉから成る場合、エッチング液としては、リン酸、硝酸および酢酸を含むリン酸−硝酸−酢酸系溶液が用いられ、ソース電極１５およびドレイン電極１６のチャネル部１８が形成される側の端部は、フォトレジストパターン２４の端部よりも、チャネル部１８の形成される部分から離隔する方向に約１μｍ後退する。
【００９３】
図１４は、Ａｌ酸化皮膜１７の形成が終了した段階の状態を示す断面図である。前述のようにして第２の金属膜２３をエッチングした後、基板表面に酸素プラズマを照射して処理することによって、フォトレジストパターン２４を再度アッシングして膜厚を減じるとともに、フォトレジストパターン２４の端部をソース電極１５およびドレイン電極１６の端部よりも、チャネル部１８の形成される部分から離隔する方向に後退させる。また、フォトレジストパターン２４の端部の後退とともに表面が露出したソース電極１５およびドレイン電極１６の表面および側面に酸素プラズマを照射して処理することによって、Ａｌ酸化皮膜１７を形成する。
【００９４】
このときのフォトレジストパターン２４の後退量ｒｄ２は、ソース電極１５およびドレイン電極１６の表面が、フォトレジストパターン２４とＡｌ酸化皮膜１７とで完全に覆われている状態となる値であればよく、任意でよい。ただし、ドレイン電極１６が上層の画素電極２１と接触する画素ドレインコンタクトホール２０が形成される部分にＡｌ酸化皮膜１７があると、コンタクト抵抗を増大させることになる。したがってフォトレジストパターン２４の後退量ｒｄ２は、Ａｌ酸化皮膜１７が、画素ドレインコンタクトホール２０の形成される部分のドレイン電極１６の表面に形成されない範囲にすることが好ましい。酸素プラズマの照射は、たとえば、フォトレジストパターン２４の後退量ｒｄ２が約２μｍになる程度まで行われる。
【００９５】
図１５は、チャネル部１８の形成が終了した段階の状態を示す断面図である。図１６は、フォトレジストパターン２４の除去が終了した段階の状態を示す断面図である。前述のようにしてＡｌ酸化皮膜１７を形成した後、残存するフォトレジストパターン２４と、ソース電極１５およびドレイン電極１６の端部のＡｌ酸化皮膜１７とをマスクとして、チャネル部１８が形成される部分のＳｉ（ｎ）膜１４をエッチングによって除去する、いわゆるバックチャネルエッチングを行う。このとき、本実施の形態においても、Ｓｉ（ｉ）膜１３の表面の一部もエッチングによって除去する。その後、フォトレジストパターン２４を完全に除去して、図１６に示すように、ＴＦＴ１のチャネル部１８を形成する。
【００９６】
バックチャネルエッチングは、たとえば以下のようにして実施される。まず、公知のエッチングガス、たとえば塩素を含むガスを用いたドライエッチングによって、チャネル部１８が形成される部分のＳｉ（ｎ）膜１４をエッチングして除去する。さらに、チャネル部１８が形成される部分のＳｉ（ｉ）膜１３の表面の一部を掘り込む。その後、フォトレジストパターン２４を除去して、ＴＦＴ１のチャネル部１８を形成する。
【００９７】
このバックチャネルエッチングにおいて、チャネル部１８は、ソース電極１５およびドレイン電極１６のパターンを直接マスクとして、Ｓｉ（ｎ）膜１４およびＳｉ（ｉ）膜１３の一部の表面をドライエッチングによって除去することによって形成されることになる。したがって、Ｓｉ（ｎ）膜１４およびＳｉ（ｉ）膜１３のチャネル部１８側の端部は、上層のマスクとなるソース電極１５およびドレイン電極１６のチャネル部１８側の端部と略同一平面上に形成されることになる。
【００９８】
図１７は、ＴＦＴ基板１００Ａの製造が終了した段階の状態を示す断面図である。前述のようにしてチャネル部１８を形成した後は、前述の第１の実施の形態における図７〜図９に示す製造工程と同様の工程を経て、保護絶縁膜１９、画素ドレインコンタクトホール２０および画素電極２１を形成することによって、本発明の第２の実施の形態に係る液晶表示装置用のＴＦＴ基板１００Ａを得る。本実施の形態では、画素ドレインコンタクトホール２０が形成される部分のドレイン電極１６の下層まで、Ｓｉ（ｉ）膜１３およびＳｉ（ｎ）膜１４が形成されているので、画素電極２１は、Ｓｉ（ｉ）膜１３、Ｓｉ（ｎ）膜１４およびドレイン電極１６に積層されて形成されることになる。
【００９９】
このようにして得られた本発明の第２の実施の形態に係る液晶表示装置用のＴＦＴ基板１００Ａは、前述の第１の実施の形態のＴＦＴ基板１００と同様の効果を得ることが可能である。
【０１００】
さらに本実施の形態によれば、前述の第１の実施の形態に比べて、写真製版工程が１回少なく、４回の写真製版工程で液晶表示装置用のＴＦＴ基板１００Ａを製造することができる。したがって、第１の実施の形態に比べて、さらに生産能力の向上とコストの低減とを実現することができる。
【０１０１】
本実施の形態においても、前述の第１の実施の形態の変形例と同様に、図１４に示す工程で、フォトレジストパターン２４の膜厚を減じて端部を後退させることに代えて、フォトレジストパターン２４を完全に除去するようにしてもよい。この場合、表面全体がＡｌ酸化皮膜１７で覆われたソース電極１５およびドレイン電極１６のパターンを直接マスクとして、Ｓｉ（ｎ）膜１４およびＳｉ（ｉ）膜１３をドライエッチングすることになるが、Ｓｉ（ｎ）膜１４およびＳｉ（ｉ）膜１３のチャネル部１８側の端部が、ソース電極１５およびドレイン電極１６のチャネル部１８側の端部と略同一平面上に形成されるという特徴は、第２の実施の形態と同じである。
【０１０２】
この場合、前述の第１の実施の形態の変形例と同様に、画素電極２１と接触するコンタクトホール２０が形成される部分のドレイン電極１６の表面にもＡｌ酸化皮膜１７が形成されるので、画素電極２１と接触する部分のドレイン電極１６の表面に形成されたＡｌ酸化皮膜１７は除去することが好ましい。
【０１０３】
第２の実施の形態において、前述の第１の実施の形態の変形例と同様にした場合も、第２の金属膜は、画素電極２１と接続されるコンタクト部分を除く残余の部分が、全体にわたってＡｌ酸化皮膜１７で保護されることになる。これによって、ソース電極１５およびドレイン電極１６の上面方向へのヒロックの発生を防止し、ヒロックの発生による配線切断を防ぐことができる。またソース電極１５およびドレイン電極１６の側面方向へのヒロックの発生を防止することができるので、側面方向に発生したヒロックとＳｉ（ｉ）膜１３との接触に起因する漏れ電流を防止することができる。またＳｉ（ｎ）膜１４をエッチングする工程以降のソース電極１５およびドレイン電極１６へのプロセスダメージおよび腐食などを大幅に抑制することができる。
【０１０４】
以上に述べた第１および第２の実施の形態では、ＴＦＴの半導体膜として、アモルファスのＳｉ膜であるＳｉ（ｉ）膜１３およびＳｉ（ｎ）膜１４を適用した場合を例示したが、これに限らず、多結晶または微結晶のＳｉ膜を適用した場合でも、同様の効果を得ることができる。さらに、ＴＦＴの半導体膜として、有機半導体膜または酸化物半導体膜を用いる場合でも、ソース電極１５およびドレイン電極１６とのオーミックコンタクト膜を含み、このオーミックコンタクト膜のバックチャネルエッチングを含む工程で形成されるＴＦＴ構造であれば、同様の効果を得ることが可能である。
【０１０５】
また以上に述べた第１および第２の実施の形態では、本発明のＴＦＴの製造方法を液晶表示装置用のＴＦＴ基板１００，１００Ａの製造に適用する場合を例示したが、液晶表示装置に限らず、エレクトロルミネッセンス（Electro-Luminescence；略称：ＥＬ）素子を用いた自発光型表示装置のＴＦＴ基板、および同じ構造のＴＦＴを備えたその他の半導体装置にも適用することが可能である。
【０１０６】
図１８は、本発明の薄膜トランジスタにおけるホール電流密度の分布を示す図である。図１９は、従来技術の薄膜トランジスタにおけるホール電流密度の分布を示す図である。図１８および図１９には、ゲート電圧が−１５Ｖであり、ドレイン電圧が１０Ｖである場合の薄膜トランジスタ（ＴＦＴ）におけるオフ電流の原因となるホール電流を計算した結果の分布図を示している。図１８は、前述の第１の実施の形態の逆スタガ型ＴＦＴ１に関する分布図を示している。また図１９は、従来技術のＴＦＴとして、Ｓｉ層であるＳｉ（ｎ）膜およびＳｉ（ｉ）膜のチャネル部側の一方の端部が、ドレイン電極のチャネル部側の端部よりもチャネル方向に延在して、チャネル部の内側に突出した形状の逆スタガ型ＴＦＴに関する分布図を示している。図１８および図１９に示す２つの図では、いずれもＳｉ層内部のホール電流のみを示しており、ソース電極、ドレイン電極、ゲート電極およびゲート絶縁膜などのＳｉ層以外の膜におけるホール電流は示していない。図１８および図１９において、濃度の濃い部分ほど、ホール電流密度が大きいことを示している。
【０１０７】
図１８に示す分布図を呈する第１の実施の形態のＴＦＴ１において、ゲート電極１１は、第１の金属膜としてＡｌ−３ａｔ％Ｎｉ合金膜を、Ａｒガスを用いたスパッタリングによって厚みが２００ｎｍになるように成膜した後、リン酸、硝酸および酢酸を含む溶液でウエットエッチングすることによって形成した。ゲート絶縁膜１２としては窒化シリコン（ＳｉＮ）膜を、Ｓｉ（ｉ）膜１３としては微結晶のＳｉ（ｉ）膜を、Ｓｉ（ｎ）膜１４としてはリン（Ｐ）を不純物として添加した微結晶のＳｉ（ｎ）膜を、ＣＶＤ法を用いて約３００℃の基板加熱条件下で順次成膜した。ゲート絶縁膜１２の膜厚は４００ｎｍとし、Ｓｉ（ｉ）膜１３の膜厚は１５０ｎｍとし、Ｓｉ（ｎ）膜１４の膜厚は５０ｎｍとした。Ｓｉ（ｉ）膜１３およびＳｉ（ｎ）膜１４のエッチングは、フッ素系ガスを用いたドライエッチングによって行った。
【０１０８】
ソース電極１５およびドレイン電極１６は、第２の金属膜としてＡｌ−３ａｔ％Ｎｉ合金膜を、Ａｒガスを用いたスパッタリングによって厚みが２００ｎｍになるように成膜した後、リン酸、硝酸および酢酸を含む溶液でウエットエッチングして、パターンを形成した。ウエットエッチングでは、ジャストエッチング時間と等しい時間が経過するまで、オーバーエッチングを行った。このときの第２の金属膜のサイドエッチング量ｓｄは、約１μｍであった。ソース電極１５およびドレイン電極１６の形成後のＯ2プラズマの照射は、フォトレジストパターン２２の後退量ｒｄ１が約２μｍになる程度まで行った。チャネル部１８を形成するときのＳｉ（ｎ）膜１４およびＳｉ（ｉ）膜１３のエッチングは、塩素を含むガスを用いたドライエッチングによって行った。
【０１０９】
保護絶縁膜１９としては、ＣＶＤ法を用いて約３００℃の基板加熱条件下で、窒化シリコン（ＳｉＮ）膜を厚みが３００ｎｍになるように成膜した。画素ドレインコンタクトホール２０を形成するときの保護絶縁膜１９のエッチングには、フッ素系ガスを用いたドライエッチング法を用いた。画素電極２１となる透明導電性膜としては、ＩＺＯを、Ａｒガスを用いたスパッタリング法によって厚みが１００ｎｍになるように成膜した。透明導電性膜のエッチングは、シュウ酸系溶液を用いたウエットエッチングによって行った。図１９に示す分布図を呈する従来技術のＴＦＴにおける各膜は、Ｓｉ（ｎ）膜およびＳｉ（ｉ）膜のチャネル部側の一方の端部が、ドレイン電極のチャネル部側の端部よりもチャネル部の内側に突出していること以外は、第１の実施の形態のＴＦＴ１における各膜と同様の形状を呈する。
【０１１０】
図１８および図１９に示す分布図において、凹んでいる部分は、チャネル部に相当する。図１９に示す従来技術の分布図においては、オフ電流の原因となるホール電流が、紙面に向かって右側のドレイン電極端のシリコンの延在部分に集中し、この部分からのホール電流が支配的であることがわかる。
【０１１１】
この原因は、以下のように考えられる。逆スタガ型ＴＦＴでは、ｎ型シリコンとｉ型シリコンとの界面におけるリンなどの不純物のプロファイルが急峻であるので、ドレイン電極１６側、特にドレイン電極１６の端部であるドレイン電極端で、電界の集中が発生する。たとえば、ＴＦＴに用いられるｎ型アモルファスシリコンの導電率は、１．０Ｓ／ｍ程度と小さいので、ドレイン電極端で発生した電界の集中を十分に緩和することができず、ｎ型シリコンとｉ型シリコンとの界面の電界が増大する。このドレイン電極端での電界の集中によって、価電子帯と伝導帯との間でトンネル電流が発生し、これがホール電流となる。したがって、従来技術のＴＦＴでは、図１９に示すように、ドレイン電極端のシリコン延在部分からのホール電流が支配的となる。
【０１１２】
他方、図１８に示す第１の実施の形態のＴＦＴ１に関する分布図においては、紙面に向かって右側のドレイン電極端の近傍を除いて、ホール電流の集中が発生しておらず、ホール電流が低減していることがわかる。
【０１１３】
本実施の形態では、前述のようにＳｉ層であるＳｉ（ｎ）膜１４およびＳｉ（ｉ）膜１３のチャネル部１８側の端部を、ソース電極１５およびドレイン電極１６のチャネル部１８側の端部と略同一平面上に形成して、ソース電極１５およびドレイン電極１６の端部からチャネル部１８の内側へのＳｉ層の延在部分を無くすことができる。これによって、電界の集中が、ドレイン電極１６の端部から外側の保護絶縁膜１９の部分に移動するので、ｎ型シリコンとｉ型シリコンとの界面の電界が低減され、ホール電流となるトンネル電流の発生が抑制される。したがって、図１８に示すように、ホール電流の集中が緩和され、ホール電流が低減される。
【０１１４】
以上のように本実施の形態によれば、Ｓｉ（ｎ）膜１４およびＳｉ（ｉ）膜１３のチャネル部１８側の端部を、ソース電極１５およびドレイン電極１６のチャネル部１８側の端部と略同一平面上に形成することができるので、薄膜トランジスタの高電界領域におけるオフ電流の低減が可能となる。特に液晶ディスプレイを駆動する薄膜トランジスタは、その駆動方式から、ソース電極とドレイン電極とに交互に高電圧が印加されるので、ソース接地およびドレイン接地のいずれの場合においても、低いオフ電流が要求される。したがって、本実施の形態のように、ソース電極１５およびドレイン電極１６のいずれの側においても、Ｓｉ（ｎ）膜１４およびＳｉ（ｉ）膜１３のチャネル部１８側の端部が、ソース電極１５およびドレイン電極１６のチャネル部１８側の端部よりもチャネル部１８の内側に突出しない構造が必要である。
【符号の説明】
【０１１５】
１ 薄膜トランジスタ（ＴＦＴ）、１０ 透明絶縁性基板、１１ ゲート電極、１２ ゲート絶縁膜、１３ ｉ型アモルファスシリコン薄膜、１４ ｎ型アモルファスシリコン薄膜、１５ ソース電極、１６ ドレイン電極、１７ アルミニウム酸化皮膜、１８ チャネル部、１９ 保護絶縁膜、２０ 画素ドレインコンタクトホール、２１ 画素電極、２２，２４ フォトレジストパターン、２３ 第２の金属膜、１００，１００Ａ 薄膜トランジスタ（ＴＦＴ）基板。
【特許請求の範囲】
【請求項１】
絶縁性基板上に設けられるゲート電極と、
前記ゲート電極を覆って前記絶縁性基板上に設けられるゲート絶縁膜と、
前記ゲート絶縁膜上に設けられ、チャネル部が形成される真性シリコン膜と、
前記真性シリコン膜上に設けられ、前記チャネル部で分離される導電性シリコン膜と、
前記導電性シリコン膜上に設けられ、前記チャネル部で分離されるソース電極およびドレイン電極とを備え、
前記ソース電極および前記ドレイン電極の前記チャネル部側の端部は、酸化皮膜で覆われ、
前記導電性シリコン膜の前記チャネル部側の端部は、前記ソース電極および前記ドレイン電極の前記チャネル部側の端部と略同一平面上に形成されることを特徴とする薄膜トランジスタ。
【請求項２】
前記ソース電極および前記ドレイン電極の上面のうち、前記ソース電極および前記ドレイン電極上に設けられる上部電極と接する部分を除く残余の部分は、全体にわたって酸化皮膜で覆われることを特徴とする請求項１に記載の薄膜トランジスタ。
【請求項３】
前記ソース電極と前記ゲート絶縁膜との間には、前記ソース電極の全面にわたって、前記真性シリコン膜および前記導電性シリコン膜が介在することを特徴とする請求項１または２に記載の薄膜トランジスタ。
【請求項４】
真性シリコン膜は、微結晶シリコンの単層膜、またはアモルファスシリコンと微結晶シリコンとの多層膜から成ることを特徴とする請求項１〜３のいずれか１つに記載の薄膜トランジスタ。
【請求項５】
前記導電性シリコン膜の前記チャネル部側の端部は、前記ソース電極および前記ドレイン電極の前記チャネル部側の端部からの前記チャネル部の内側への突出量が、０．１μｍ以下であることを特徴とする請求項１〜４のいずれか１つに記載の薄膜トランジスタ。
【請求項６】
絶縁性基板上にゲート電極を形成する工程と、
前記絶縁性基板の前記ゲート電極が形成された表面上に、ゲート絶縁膜、真性シリコン膜および導電性シリコン膜を順次形成する工程と、
前記導電性シリコン膜上にフォトレジストパターンを形成し、形成したフォトレジストパターンをマスクとして、前記真性シリコン膜および前記導電性シリコン膜をエッチングして、島状にパターニングする工程と、
島状にパターニングされた前記導電性シリコン膜上に金属膜を形成する工程と、
前記金属膜上にフォトレジストパターンを形成し、形成したフォトレジストパターンをマスクとして前記金属膜をエッチングして、ソース電極およびドレイン電極を形成する工程と、
前記フォトレジストパターン、前記ソース電極および前記ドレイン電極を、酸素を含むプラズマで処理することによって、前記フォトレジストパターンの側面を後退させるとともに、前記ソース電極および前記ドレイン電極の側面および、前記フォトレジストパターンの後退によって露出した上面に酸化皮膜を形成する工程と、
残存する前記フォトレジストパターンおよび前記酸化皮膜をマスクとして、前記ソース電極と前記ドレイン電極との間のチャネル部となる部分の少なくとも前記導電性シリコン膜をエッチングする工程と、
残存する前記フォトレジストパターンを除去する工程とを備えることを特徴とする薄膜トランジスタの製造方法。
【請求項７】
絶縁性基板上にゲート電極を形成する工程と、
前記絶縁性基板の前記ゲート電極が形成された表面上に、ゲート絶縁膜、真性シリコン膜および導電性シリコン膜を順次形成する工程と、
前記導電性シリコン膜上にフォトレジストパターンを形成し、形成したフォトレジストパターンをマスクとして、前記真性シリコン膜および前記導電性シリコン膜をエッチングして、島状にパターニングする工程と、
島状にパターニングされた前記導電性シリコン膜上に金属膜を形成する工程と、
前記金属膜上にフォトレジストパターンを形成し、形成したフォトレジストパターンをマスクとして前記金属膜をエッチングして、ソース電極およびドレイン電極を形成する工程と、
前記フォトレジストパターン、前記ソース電極および前記ドレイン電極を、酸素を含むプラズマで処理することによって、前記フォトレジストパターンを除去するとともに、前記ソース電極および前記ドレイン電極の表面全体にわたって酸化皮膜を形成する工程と、
前記酸化皮膜をマスクとして、ソース電極とドレイン電極との間のチャネル部となる部分の少なくとも導電性シリコン膜をエッチングする工程と、
前記酸化皮膜上に保護膜を形成する工程と、
前記保護膜上に形成される上部電極とのコンタクト部となるコンタクトホールを、前記保護膜および前記酸化皮膜を貫通して、前記ソース電極および前記ドレイン電極の少なくとも一方に達するように形成する工程とを備えることを特徴とする薄膜トランジスタの製造方法。
【請求項８】
絶縁性基板上にゲート電極を形成する工程と、
前記絶縁性基板の前記ゲート電極が形成された表面上に、ゲート絶縁膜、真性シリコン膜、導電性シリコン膜および金属膜を順次形成する工程と、
前記金属膜上に、膜厚の異なる部分を有するフォトレジストパターンを形成し、形成したフォトレジストパターンをマスクとして、前記真性シリコン膜、前記導電性シリコン膜および前記金属膜をエッチングして、島状にパターニングする工程と、
前記フォトレジストパターンを、酸素を含むプラズマで処理することによって、前記フォトレジストパターンの側面を後退させる工程と、
残存する前記フォトレジストパターンをマスクとして前記金属膜をエッチングして、ソース電極およびドレイン電極を形成する工程と、
残存する前記フォトレジストパターン、前記ソース電極および前記ドレイン電極を、酸素を含むプラズマで処理することによって、前記フォトレジストパターンの側面を後退させるとともに、前記ソース電極および前記ドレイン電極の側面および、前記フォトレジストパターンの後退によって露出した上面に酸化皮膜を形成する工程と、
残存する前記フォトレジストパターンおよび前記酸化皮膜をマスクとして、前記ソース電極と前記ドレイン電極との間のチャネル部となる部分の少なくとも導電性シリコン膜をエッチングする工程と、
残存する前記フォトレジストパターンを除去する工程とを備えることを特徴とする薄膜トランジスタの製造方法。
【請求項９】
絶縁性基板上にゲート電極を形成する工程と、
前記絶縁性基板の前記ゲート電極が形成された表面上に、ゲート絶縁膜、真性シリコン膜、導電性シリコン膜および金属膜を順次形成する工程と、
前記金属膜上に、膜厚の異なる部分を有するフォトレジストパターンを形成し、形成したフォトレジストパターンをマスクとして、前記真性シリコン膜、前記導電性シリコン膜および前記金属膜をエッチングして、島状にパターニングする工程と、
前記フォトレジストパターンを、酸素を含むプラズマで処理することによって、前記フォトレジストパターンの側面を後退させる工程と、
残存する前記フォトレジストパターンをマスクとして前記金属膜をエッチングして、ソース電極およびドレイン電極を形成する工程と、
残存する前記フォトレジストパターン、前記ソース電極および前記ドレイン電極を、酸素を含むプラズマで処理することによって、前記フォトレジストパターンを除去するとともに、前記ソース電極および前記ドレイン電極の表面全体にわたって酸化皮膜を形成する工程と、
前記酸化皮膜をマスクとして、前記ソース電極と前記ドレイン電極との間のチャネル部となる部分の少なくとも導電性シリコン膜をエッチングする工程と、
前記酸化皮膜上に保護膜を形成する工程と、
前記保護膜上に形成される上部電極とのコンタクト部となるコンタクトホールを、前記保護膜および前記酸化皮膜を貫通して、前記ソース電極および前記ドレイン電極の少なくとも一方に達するように形成する工程とを備えることを特徴とする薄膜トランジスタの製造方法。
【請求項１０】
真性シリコン膜は、微結晶シリコンの単層膜、またはアモルファスシリコンと微結晶シリコンとの多層膜によって形成されることを特徴とする請求項６〜９のいずれか１つに記載の薄膜トランジスタの製造方法。
【請求項１】
絶縁性基板上に設けられるゲート電極と、
前記ゲート電極を覆って前記絶縁性基板上に設けられるゲート絶縁膜と、
前記ゲート絶縁膜上に設けられ、チャネル部が形成される真性シリコン膜と、
前記真性シリコン膜上に設けられ、前記チャネル部で分離される導電性シリコン膜と、
前記導電性シリコン膜上に設けられ、前記チャネル部で分離されるソース電極およびドレイン電極とを備え、
前記ソース電極および前記ドレイン電極の前記チャネル部側の端部は、酸化皮膜で覆われ、
前記導電性シリコン膜の前記チャネル部側の端部は、前記ソース電極および前記ドレイン電極の前記チャネル部側の端部と略同一平面上に形成されることを特徴とする薄膜トランジスタ。
【請求項２】
前記ソース電極および前記ドレイン電極の上面のうち、前記ソース電極および前記ドレイン電極上に設けられる上部電極と接する部分を除く残余の部分は、全体にわたって酸化皮膜で覆われることを特徴とする請求項１に記載の薄膜トランジスタ。
【請求項３】
前記ソース電極と前記ゲート絶縁膜との間には、前記ソース電極の全面にわたって、前記真性シリコン膜および前記導電性シリコン膜が介在することを特徴とする請求項１または２に記載の薄膜トランジスタ。
【請求項４】
真性シリコン膜は、微結晶シリコンの単層膜、またはアモルファスシリコンと微結晶シリコンとの多層膜から成ることを特徴とする請求項１〜３のいずれか１つに記載の薄膜トランジスタ。
【請求項５】
前記導電性シリコン膜の前記チャネル部側の端部は、前記ソース電極および前記ドレイン電極の前記チャネル部側の端部からの前記チャネル部の内側への突出量が、０．１μｍ以下であることを特徴とする請求項１〜４のいずれか１つに記載の薄膜トランジスタ。
【請求項６】
絶縁性基板上にゲート電極を形成する工程と、
前記絶縁性基板の前記ゲート電極が形成された表面上に、ゲート絶縁膜、真性シリコン膜および導電性シリコン膜を順次形成する工程と、
前記導電性シリコン膜上にフォトレジストパターンを形成し、形成したフォトレジストパターンをマスクとして、前記真性シリコン膜および前記導電性シリコン膜をエッチングして、島状にパターニングする工程と、
島状にパターニングされた前記導電性シリコン膜上に金属膜を形成する工程と、
前記金属膜上にフォトレジストパターンを形成し、形成したフォトレジストパターンをマスクとして前記金属膜をエッチングして、ソース電極およびドレイン電極を形成する工程と、
前記フォトレジストパターン、前記ソース電極および前記ドレイン電極を、酸素を含むプラズマで処理することによって、前記フォトレジストパターンの側面を後退させるとともに、前記ソース電極および前記ドレイン電極の側面および、前記フォトレジストパターンの後退によって露出した上面に酸化皮膜を形成する工程と、
残存する前記フォトレジストパターンおよび前記酸化皮膜をマスクとして、前記ソース電極と前記ドレイン電極との間のチャネル部となる部分の少なくとも前記導電性シリコン膜をエッチングする工程と、
残存する前記フォトレジストパターンを除去する工程とを備えることを特徴とする薄膜トランジスタの製造方法。
【請求項７】
絶縁性基板上にゲート電極を形成する工程と、
前記絶縁性基板の前記ゲート電極が形成された表面上に、ゲート絶縁膜、真性シリコン膜および導電性シリコン膜を順次形成する工程と、
前記導電性シリコン膜上にフォトレジストパターンを形成し、形成したフォトレジストパターンをマスクとして、前記真性シリコン膜および前記導電性シリコン膜をエッチングして、島状にパターニングする工程と、
島状にパターニングされた前記導電性シリコン膜上に金属膜を形成する工程と、
前記金属膜上にフォトレジストパターンを形成し、形成したフォトレジストパターンをマスクとして前記金属膜をエッチングして、ソース電極およびドレイン電極を形成する工程と、
前記フォトレジストパターン、前記ソース電極および前記ドレイン電極を、酸素を含むプラズマで処理することによって、前記フォトレジストパターンを除去するとともに、前記ソース電極および前記ドレイン電極の表面全体にわたって酸化皮膜を形成する工程と、
前記酸化皮膜をマスクとして、ソース電極とドレイン電極との間のチャネル部となる部分の少なくとも導電性シリコン膜をエッチングする工程と、
前記酸化皮膜上に保護膜を形成する工程と、
前記保護膜上に形成される上部電極とのコンタクト部となるコンタクトホールを、前記保護膜および前記酸化皮膜を貫通して、前記ソース電極および前記ドレイン電極の少なくとも一方に達するように形成する工程とを備えることを特徴とする薄膜トランジスタの製造方法。
【請求項８】
絶縁性基板上にゲート電極を形成する工程と、
前記絶縁性基板の前記ゲート電極が形成された表面上に、ゲート絶縁膜、真性シリコン膜、導電性シリコン膜および金属膜を順次形成する工程と、
前記金属膜上に、膜厚の異なる部分を有するフォトレジストパターンを形成し、形成したフォトレジストパターンをマスクとして、前記真性シリコン膜、前記導電性シリコン膜および前記金属膜をエッチングして、島状にパターニングする工程と、
前記フォトレジストパターンを、酸素を含むプラズマで処理することによって、前記フォトレジストパターンの側面を後退させる工程と、
残存する前記フォトレジストパターンをマスクとして前記金属膜をエッチングして、ソース電極およびドレイン電極を形成する工程と、
残存する前記フォトレジストパターン、前記ソース電極および前記ドレイン電極を、酸素を含むプラズマで処理することによって、前記フォトレジストパターンの側面を後退させるとともに、前記ソース電極および前記ドレイン電極の側面および、前記フォトレジストパターンの後退によって露出した上面に酸化皮膜を形成する工程と、
残存する前記フォトレジストパターンおよび前記酸化皮膜をマスクとして、前記ソース電極と前記ドレイン電極との間のチャネル部となる部分の少なくとも導電性シリコン膜をエッチングする工程と、
残存する前記フォトレジストパターンを除去する工程とを備えることを特徴とする薄膜トランジスタの製造方法。
【請求項９】
絶縁性基板上にゲート電極を形成する工程と、
前記絶縁性基板の前記ゲート電極が形成された表面上に、ゲート絶縁膜、真性シリコン膜、導電性シリコン膜および金属膜を順次形成する工程と、
前記金属膜上に、膜厚の異なる部分を有するフォトレジストパターンを形成し、形成したフォトレジストパターンをマスクとして、前記真性シリコン膜、前記導電性シリコン膜および前記金属膜をエッチングして、島状にパターニングする工程と、
前記フォトレジストパターンを、酸素を含むプラズマで処理することによって、前記フォトレジストパターンの側面を後退させる工程と、
残存する前記フォトレジストパターンをマスクとして前記金属膜をエッチングして、ソース電極およびドレイン電極を形成する工程と、
残存する前記フォトレジストパターン、前記ソース電極および前記ドレイン電極を、酸素を含むプラズマで処理することによって、前記フォトレジストパターンを除去するとともに、前記ソース電極および前記ドレイン電極の表面全体にわたって酸化皮膜を形成する工程と、
前記酸化皮膜をマスクとして、前記ソース電極と前記ドレイン電極との間のチャネル部となる部分の少なくとも導電性シリコン膜をエッチングする工程と、
前記酸化皮膜上に保護膜を形成する工程と、
前記保護膜上に形成される上部電極とのコンタクト部となるコンタクトホールを、前記保護膜および前記酸化皮膜を貫通して、前記ソース電極および前記ドレイン電極の少なくとも一方に達するように形成する工程とを備えることを特徴とする薄膜トランジスタの製造方法。
【請求項１０】
真性シリコン膜は、微結晶シリコンの単層膜、またはアモルファスシリコンと微結晶シリコンとの多層膜によって形成されることを特徴とする請求項６〜９のいずれか１つに記載の薄膜トランジスタの製造方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【公開番号】特開２０１１−８２３８０（Ｐ２０１１−８２３８０Ａ）
【公開日】平成２３年４月２１日（２０１１．４．２１）
【国際特許分類】
【出願番号】特願２００９−２３４１１７（Ｐ２００９−２３４１１７）
【出願日】平成２１年１０月８日（２００９．１０．８）
【出願人】（０００００６０１３）三菱電機株式会社 (33,312)
【Ｆターム（参考）】
【公開日】平成２３年４月２１日（２０１１．４．２１）
【国際特許分類】
【出願日】平成２１年１０月８日（２００９．１０．８）
【出願人】（０００００６０１３）三菱電機株式会社 (33,312)
【Ｆターム（参考）】
[ Back to top ]