【課題】ビアホール内のコンタクト材料としてカーボンナノチューブ（ＣＮＴ）を用いつつ、ビア抵抗の低減及びプロセスの容易化をはかる。
【解決手段】配線層間のビアにＣＮＴを用いた半導体装置であって、表面にＣｕ配線１７を有する基板上に設けられた層間絶縁膜１９と、層間絶縁膜１９に形成されＣｕ配線１７に接続されるビアホールと、ビアホール内に露出するＣｕ配線１７上に選択的に形成され、Ｃｕ配線１７に対するバリアとなり、且つＣＮＴの成長の助触媒となる第１の金属膜２１と、ビアホール内の少なくとも第１の金属膜２１上に形成された、ＣＮＴの成長の触媒となる第２の金属膜２２と、第１及び第２の金属膜２１，２２が形成されたビアホール内に形成されたＣＮＴ２３と、を備えた。 （もっと読む）

【課題】ゲート電極と第１のコンタクトプラグとが接触する接触幅を充分に確保する。
【解決手段】半導体基板１０の上に、エッチングストッパー膜１７、第１の層間絶縁膜１８及び第２の層間絶縁膜１９を順次形成する。次に、第１，第２の層間絶縁膜１８，１９を貫通し、且つ、エッチングストッパー膜１７を露出する第１のホール２３を形成する。次に、酸素ガスを含むプラズマを用いたプラズマ処理により、第２の層間絶縁膜１９における第１のホール２３の側壁に露出する部分を変質して、第１の変質層２５を形成する。次に、第１の変質層２５を除去して、第２のホール２７を形成する。次に、エッチングストッパー膜１７における第２のホール２７に露出する部分を除去して、第１のコンタクトホール２９を形成する。次に、第１のコンタクトホール２９に、第１のコンタクトプラグ３２Ａを形成する。 （もっと読む）

【課題】４５０〜６００℃程度の高温下に曝されてもヒロックが発生せず高温耐熱性に優れており、膜自体の電気抵抗（配線抵抗）も低く、アルカリ環境下の耐食性にも優れた表示装置用Ａｌ合金膜を提供する。
【解決手段】Ｔａ、Ｎｂ、Ｒｅ、Ｚｒ、Ｗ、Ｍｏ、Ｖ、Ｈｆ、Ｔｉ、ＣｒおよびＰｔよりなる群（Ｘ群）から選択される少なくとも一種の元素と、希土類元素の少なくとも一種とを含み、４５０〜６００℃の加熱処理を行なったとき、下記（１）の要件を満足する表示装置用Ａｌ合金膜である。
（１）Ａｌと、Ｘ群から選択される少なくとも一種の元素と、希土類元素の少なくとも一種とを含む第１の析出物について、円相当直径２０ｎｍ以上の析出物が５００，０００個／ｍｍ²以上の密度で存在する。 （もっと読む）

【課題】シェアードコンタクトを備えた半導体装置において、コンタクトホールの開口不良やコンタクト抵抗の増大を防止しつつ、接合リーク電流の発生に起因する歩留まりの低下を防止する。
【解決手段】半導体基板１００におけるゲート電極１０３の両側にソース／ドレイン領域１０６が形成されている。シェアードコンタクトは、ソース／ドレイン領域１０６とは接続し且つゲート電極１０３とは接続しない下層コンタクト１１３と、下層コンタクト１１３及びゲート電極１０３の双方に接続する上層コンタクト１１８とを有する。 （もっと読む）

【課題】小型化が可能な半導体装置を提供する。
【解決手段】半導体装置において、第１の導電性材料からなる第１のコンタクトと、第２の導電性材料からなり、下端部が第１のコンタクトの上端部に接続された第２のコンタクトと、第３の導電性材料からなり、下面が第１のコンタクトの下面よりも上方に位置し、上面が第２のコンタクトの上面よりも下方に位置し、第１及び第２のコンタクトから離隔した中間配線と、を設ける。そして、第２の導電性材料に対する第１の導電性材料の拡散係数は、第２の導電性材料に対する第３の導電性材料の拡散係数よりも小さい。 （もっと読む）

【課題】カーボン膜の抵抗率を低減することができる電子デバイスの製造方法を提供する。
【解決手段】基板１１が載置されたチャンバ４内に炭素を含有する原料ガスを供給する。基板１１の周囲からチャンバ４内のアノード１に向けて電子を放出させてチャンバ４内にプラズマ１４を発生させ、基板１１上にグラファイト、グラフェン等のカーボン膜を形成する。 （もっと読む）

【課題】薄膜抵抗と配線部との接触抵抗が高抵抗化することを抑制できる薄膜抵抗を備えた半導体装置の製造方法を提供する。
【解決手段】スパッタ装置内において事前にチタンの表面を窒化させておくことで窒化チタンを形成しておき、その後、窒素の導入を停止した状態で窒化チタンをターゲットとしたスパッタにより、窒化チタン膜によって構成される第１金属層５を形成する。これにより、薄膜抵抗Ｒと接触する第１金属層５を形成する際に、スパッタ装置内に窒化ラジカルが基本的には存在していない条件で第１金属層５の成膜を行うことができるため、薄膜抵抗Ｒの露出部分に窒化物が形成されないようにできる。したがって、薄膜抵抗Ｒと配線部の一部を構成する第１金属層５との接触抵抗が高抵抗化することを抑制することが可能となる。 （もっと読む）

【課題】ソース・ドレイン電極と半導体膜とのコンタクト不良を抑制することが可能な半導体装置等を提供する。
【解決手段】両端部３０ｓ、３０ｄの膜厚が平坦部３０ｃの膜厚よりも厚い半導体膜３０を形成する。ゲート絶縁膜４０は、両端部３０ｓ、３０ｄが露出されるように形成される。両端部３０ｓ、３０ｄには、ソース・ドレイン電極５０ｓ、５０ｄとソース・ドレイン領域とを接続する中間電極５０ｓ、５０ｄが形成され、この中間電極５０ｓ、５０ｄまで開口するコンタクトホールが形成される。 （もっと読む）

【課題】精度良く形成された小型化された電極を備えた電極構造体及びその製造方法、並びに半導体装置を提供する。
【解決手段】第１の層間絶縁膜１３に、第１の方向に延在する複数の第１の溝１６を形成し、第１の溝１６の対向する２つの側面及び底面を覆うように第１の導電膜３２を形成し、第１の導電膜３２が形成された複数の第１の溝１６を第１の絶縁膜１９で充填し、第１の層間絶縁膜１３、第１の絶縁膜１９、及び第１の導電膜３２の上面に、第２の方向に延在する複数の開口部を有したハードマスク層３３を形成し、異方性エッチング法により、複数の開口部から露出された部分の第１の絶縁膜１９及び第１の導電膜３２を除去することで、第１の溝１６に第１の導電膜３２よりなる電極を形成すると共に、第１の層間絶縁膜１３に第１の溝１６と交差する第２の溝１７を複数形成し、ハードマスク層３３を除去した後、第２の溝１７を第２の絶縁膜２１で充填する。 （もっと読む）

【課題】半導体装置の微細化に対処しうる、製造が容易で安価な低コンタクト抵抗の半導体装置およびその製造方法を得る。
【解決手段】Ｓｉ基板(１)上の不純物領域(７)を覆うように層間絶縁膜(８)が形成され、その層間絶縁膜（８）には、層間絶縁膜（８）を貫通して不純物領域（７）を掘り込むようにコンタクトホール（９）が形成されている。コンタクトホール（９）内には、金属膜（１０）、バリア層（１１）、金属シリサイド（１２）およびソース、ドレイン配線（１４）が形成されている。ソース、ドレイン配線（１４）は、タングステンから形成されている。 （もっと読む）

【課題】ＴＦＴと接続するソース電極あるいはドレイン電極のスルーホールにおけるコンタクト抵抗を減少させ、表示装置の動作効率を向上させる。
【解決手段】スルーホールにおいて、ＴＦＴのソース部とソース電極８が接続している。ソース電極８は、バリヤメタル、Ａｌ合金８２、キャップメタル８３の３層から形成されている。バリヤメタルは半導体層と接触する下層８１ａとＡｌ合金と接触する上層８１ｂとに分かれている。バリヤメタルの下層８１ａをスパッタリングして形成した後、熱処理し、その後、ベースメタルの上層８１ｂ、Ａｌ合金８２、キャップメタル８３を連続してスパッタリングによって形成する。Ａｌ合金８２と接触するバリヤメタルの上層８１ｂは酸化されていないので、スルーホールにおけるコンタクト抵抗の上昇を防止することが出来る。 （もっと読む）

【課題】金属シリサイド膜と銅コンタクトプラグ本体との間の拡散バリア層として、薄膜の酸化マンガンで構成された拡散バリア層を用いてはいるものの、金属シリサイド膜への銅原子の拡散、侵入を確実に抑止することができるようにする。
【解決手段】本発明のコンタクトプラグ１０は、半導体装置の絶縁膜４に設けられたコンタクトホール５に形成され、コンタクトホール５の底部に形成された金属シリサイド膜３と、コンタクトホール５内で金属シリサイド膜３上に形成され、非晶質でシリコンを含む第１の酸化マンガン膜６ａと、その第１の酸化マンガン膜６ａ上に形成され、微結晶を含む非晶質の第２の酸化マンガン膜６ｂと、その第２の酸化マンガン膜６ｂ上に、コンタクトホール５を埋め込むように形成された銅プラグ層７と、を備えることを特徴としている。 （もっと読む）

【課題】従来の電界効果型トランジスタでは、ソース領域およびドレイン領域に形成する高濃度不純物のイオン注入工程により半導体基板表面がアモルファス化されるため、低濃度不純物拡散領域と高濃度不純物拡散領域との境界部において、活性化熱処理により結晶欠陥を誘発し、電界効果型トランジスタの信頼性を低下させる問題があった。
【解決手段】本発明の電界効果型トランジスタは、ソース領域およびドレイン領域を構成する部分の上部に高濃度不純物を含有する導電性膜を設ける。高濃度不純物のイオン注入を行う必要がないことから、この領域の半導体基板表面がアモルファス化することがない。これにより、低濃度不純物拡散領域と高濃度不純物拡散領域との境界部において、再結晶化による結晶欠陥の発生を防ぐことができる。 （もっと読む）

【課題】１メモリセルが６トランジスタを有するＳＲＡＭにおいて、コンタクトの微細化をするとリークの発生を回避できる半導体記憶装置及びその製造方法を提供する。
【解決手段】１メモリセルが第１及び第２ドライバトランジスタ（ＤＴｒ１、ＤＴｒ２）、第１及び第２転送トランジスタ（ＴＴｒ１，ＴＴｒ２）並びに第１及び第２ロードトランジスタ（ＬＴＲ１，ＬＴｒ２）の６トランジスタを有するＳＲＡＭにおいて第１ドライバトランジスタと第２ドライバトランジスタのソースドレイン領域に基準電位を印加するための接地コンタクトＣｇと、第１ロードトランジスタと第２ロードトランジスタのソースドレイン領域に電源電位を印加するための電源電位コンタクトＣｃの径が、共通コンタクトＣｓを除く他のコンタクト（Ｃｂ，Ｃｎ，Ｃｗ）の径より大きく形成された構成とする。 （もっと読む）

【課題】電子回路の小型化を実現する。
【解決手段】ＭＯＳトランジスタ２０が、格子状に形成されたゲート電極２２と、ゲート電極２２で囲まれたソース領域２３およびドレイン領域２４と、ゲート電極２２の格子の一方向に沿って配置され、ソース領域２３およびドレイン領域２４とコンタクトを介して接続するソース用メタル配線２７およびドレイン用メタル配線２８を有する。ソース領域２３およびドレイン領域２４のそれぞれは、各メタル配線の長さ方向に長辺を有する長方形状に形成される。ソース用メタル配線２７およびドレイン用メタル配線２８は、その長さ方向にジグザグ形状に形成されて、それぞれソース用コンタクト２５およびドレイン用コンタクト２６に接続する。 （もっと読む）

【課題】層間絶縁層のコンタクトホールに埋め込まれたコンタクトプラグを介して上層側の金属配線層と下層側の金属配線層とを電気的に接続する際の接続抵抗を低減する。
【解決手段】第２の層間絶縁層の上に少なくともコンタクトホールを形成する位置に開口部を有するレジスト層を形成する工程Ｓ１−４と、レジスト層を用いて第２の層間絶縁層をパターニングすることによって、第２の層間絶縁層を貫通するコンタクトホールを形成する工程Ｓ１−５と、コンタクトホールの内部に付着したポリマーを含む残渣をスチーム酸化によって除去する工程Ｓ１−７とを有する。 （もっと読む）

【課題】ＳＲＡＭ回路の動作速度を向上させる。
【解決手段】駆動ＭＩＳＦＥＴと転送ＭＩＳＦＥＴとそれらの上部に形成された縦型ＭＩＳＦＥＴとでメモリセルを構成したＳＲＡＭにおいて、周辺回路を構成するＭＩＳＦＥＴ間の電気的接続を、メモリセルの縦型ＭＩＳＦＥＴ（ＳＶ_１、ＳＶ_２）よりも下部に形成されるプラグ２８および中間導電層４６、４７で行うとともに、縦型ＭＩＳＦＥＴ（ＳＶ_１、ＳＶ_２）よりも上部に形成されるプラグ、第１および第２金属配線層を用いて行うことにより、配線の自由度を向上でき、高集積化できる。また、ＭＩＳＦＥＴ間の接続抵抗を低減でき、回路の動作スピードを向上できる。 （もっと読む）

【課題】電流許容値の低下を抑制する。
【解決手段】Ｙ方向に沿って延在する延在ゲート電極Ｇ１１と、Ｙ方向に沿って延在するダミーゲート電極ＤＭ１と、Ｙ方向に沿って延在する延在ソース電極Ｓ１１と、Ｙ方向に沿って延在する延在ドレイン電極Ｄ１１とを含む。延在ソース電極Ｇ１１は、Ｘ方向においてダミーゲート電極ＤＭ１を覆う形状を有する。また、延在ドレイン電極Ｇ１１は、Ｘ方向においてダミーゲート電極ＤＭ１を覆う形状を有する。 （もっと読む）

【課題】低誘電率膜であるＳｉＣＯＨ膜とＣｕ配線との夫々の露出面に炭素の脱落したダメージ層及び酸化物が夫々形成された基板に対してダメージ層を回復させ且つ酸化物を還元すること。
【解決手段】ＳｉＣＯＨを含む層間絶縁膜４とＣｕを含む配線２との夫々の露出面に炭素の脱落したダメージ層１５及び酸フッ化層１６が夫々形成されたウエハＷに対して、Ｈ2ガスの供給とシリコン及び炭素を含むＴＭＳＤＭＡガスの供給とを同一の処理容器５１においてこの順番で連続して行うことによって、酸フッ化層１６の還元処理及びダメージ層１５の回復処理を行う。 （もっと読む）

トランジスタは、基板と、基板上の一対のスペーサと、基板上且つスペーサ対間のゲート誘電体層と、ゲート誘電体層上且つスペーサ対間のゲート電極層と、ゲート電極層上且つスペーサ対間の絶縁キャップ層と、スペーサ対に隣接する一対の拡散領域とを有する。絶縁キャップ層は、ゲートにセルフアラインされるエッチング停止構造を形成し、コンタクトエッチングがゲート電極を露出させることを防止し、それにより、ゲートとコンタクトとの間の短絡を防止する。絶縁キャップ層は、セルフアラインコンタクトを実現し、パターニング限界に対して一層ロバストな、より幅広なコンタクトを最初にパターニングすることを可能にする。
（もっと読む）