電界効果型トランジスタ
【課題】従来の電界効果型トランジスタでは、ソース領域およびドレイン領域に形成する高濃度不純物のイオン注入工程により半導体基板表面がアモルファス化されるため、低濃度不純物拡散領域と高濃度不純物拡散領域との境界部において、活性化熱処理により結晶欠陥を誘発し、電界効果型トランジスタの信頼性を低下させる問題があった。
【解決手段】本発明の電界効果型トランジスタは、ソース領域およびドレイン領域を構成する部分の上部に高濃度不純物を含有する導電性膜を設ける。高濃度不純物のイオン注入を行う必要がないことから、この領域の半導体基板表面がアモルファス化することがない。これにより、低濃度不純物拡散領域と高濃度不純物拡散領域との境界部において、再結晶化による結晶欠陥の発生を防ぐことができる。
【解決手段】本発明の電界効果型トランジスタは、ソース領域およびドレイン領域を構成する部分の上部に高濃度不純物を含有する導電性膜を設ける。高濃度不純物のイオン注入を行う必要がないことから、この領域の半導体基板表面がアモルファス化することがない。これにより、低濃度不純物拡散領域と高濃度不純物拡散領域との境界部において、再結晶化による結晶欠陥の発生を防ぐことができる。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は電界効果型トランジスタの構造に関し、特に、信頼性を向上させる構造を備えた電界効果型トランジスタの構造に関する。
【背景技術】
【０００２】
一般に、半導体基板上に形成される電界効果型トランジスタは、高速化、高集積化、微細化に伴い、ホットキャリアによる閾値電圧の経時変化や相互コンダクタンスの劣化を防ぐため、ソース領域およびドレイン領域は、同一導電の低濃度不純物拡散層と高濃度不純物拡散層とから構成される。
つまり、ドレイン領域を例にすると、ドレイン領域を構成する高濃度不純物拡散層とチャネル領域との間に、高濃度不純物拡散層と接して低濃度不純物拡散層を設けるのである。
このような高濃度不純物拡散層と低濃度不純物拡散層とでドレイン領域を構成することで、電界効果型トランジスタの動作時に、ドレイン領域のゲート電極近傍において高電界が集中しなくなる。このような構造は、いわゆるＬＤＤ（Ｌｉｇｈｔ ｄｏｐｅｄ ｄｒａｉｎ）構造と称している。
【０００３】
高濃度不純物拡散層の一方端は低濃度不純物拡散層と接しており、他方端は、素子分離膜の端部と接している。この素子分離膜は、電界効果型トランジスタを構成する能動領域を規定するために設けるものである。
ソース領域およびドレイン領域を構成する高濃度不純物拡散層と低濃度不純物拡散層との境界部分は、ゲート電極の側壁部に設けるゲート電極側壁膜の端部の下部に位置している。つまり、高濃度不純物拡散層と低濃度不純物拡散層との境界部分と、ゲート電極側壁膜の端部と、が平面的に重なっている。なお、このゲート電極側壁膜は、いわゆるサイドウォール膜とも呼ばれるものである。
【０００４】
このような構成は、一般的な構成であり、通常よく用いられている。その理由は、電界効果型トランジスタの製造工程において、高濃度不純物拡散層を形成するための高濃度不純物をイオン注入する際に、このゲート電極側壁膜をマスクとして用いると都合がよいためである。
【０００５】
例えば、半導体基板に素子分離膜によって能動領域を規定し、所定位置にゲート絶縁膜を形成し、その上部にゲート電極を形成する。このゲート電極をマスクとして、低濃度不純物拡散層を形成するための低濃度不純物を能動領域にイオン注入する。そして、ゲート電極の側壁にゲート電極側壁膜を形成する。その後、このゲート電極側壁膜もマスクとして、高濃度不純物拡散層を形成するための高濃度不純物を能動領域にイオン注入するのである。
低濃度不純物拡散層と高濃度不純物拡散層とは同一導電型であり、その不純物濃度が異なるだけであるから、このような製造方法を用いると、低濃度不純物拡散層と高濃度不純物拡散層との領域を分けてイオン注入する必要がなくなり、少ない手番でＬＤＤ構造の電界効果型トランジスタを形成することができる。
【０００６】
電界効果型トランジスタの製造方法は、上述の製造工程だけではなく、イオン注入した不純物を半導体基板内に拡散させるための活性化熱処理も必要である。
しかしながら、この活性化熱処理によって、ソース領域やドレイン領域の半導体基板内部に結晶欠陥が発生してしまうことがあった。この結晶欠陥は、ソース領域またはドレイン領域で発生する接合リーク電流の原因となり、電界効果型トランジスタの電気特性を低
下させてしまう。
【０００７】
ところで、結晶欠陥の原因としては、ソース領域およびドレイン領域を構成する高濃度不純物拡散層と低濃度不純物拡散層との境界部分で発生する結晶転位と、ゲート電極側壁膜の応力と、が知られている。
【０００８】
このような結晶欠陥が発生するメカニズムを説明する。
低濃度不純物拡散層を形成するためにイオン注入するときは、能動領域の半導体基板表面は結晶状態を保つことができる。これは、イオン注入装置が低い加速エネルギーでイオン注入を行うためである。
一方、高濃度不純物拡散層を形成するためにイオン注入するときは、能動領域の半導体基板表面はアモルファス化してしまう。これは、イオン注入装置が高い加速エネルギーでイオン注入を行うためである。
【０００９】
イオン注入工程の後、活性化熱処理により、アモルファス化した領域は再結晶化する。低濃度不純物拡散層となる部分は結晶領域であり、高濃度不純物拡散層となる部分はアモルファス領域である。これら境界部分では、低濃度不純物拡散層からの再結晶化は高濃度不純物拡散層に向かって進み、高濃度不純物拡散層からの再結晶化は、半導体基板の表面に向かって進む。
つまり、高濃度不純物拡散層と低濃度不純物拡散層との境界部分は、再結晶化の方向が交差する部分でもある。
このことから、結晶領域とアモルファス領域との境界部分において、結晶化方向が異なるため、結晶転位が発生し、結晶欠陥が発生しやすいのである。
【００１０】
また、先の説明のとおり、ソース領域およびドレイン領域を構成する高濃度不純物拡散層と低濃度不純物拡散層との境界部分は、ゲート電極の側壁部に設けるゲート電極側壁膜の端部の下部に位置している。このため、ゲート電極側壁膜の端部に発生した応力がこの境界部分にかかり、結晶欠陥の発生をより大きくしている。
【００１１】
つまり、結晶欠陥は、活性化熱処理に起因するものではあるが、印加される熱のみが原因ではなく、電界効果型トランジスタの構造も影響しているのである。
このような、活性化熱処理による接合リーク電流の発生を防止する技術は、多くの提案を見るものである（例えば、特許文献１参照。）。
【００１２】
特許文献１に示した従来術は、特にゲート電極側壁膜の応力を低減する技術に関するものであって、ゲート電極側壁膜を二重構造としたものである。図９を用いて説明する。
図９において、１１１は半導体基板、１１３は素子分離膜、１１５はゲート電極、１１７は第１のゲート電極側壁膜、１１７ａは第１のゲート電極側壁膜１１７の端部、１１９はゲート絶縁膜、１２１は第２のゲート電極側壁膜、１２１ａは第２のゲート電極側壁膜１２１の端部である。
１２３は低濃度不純物拡散層、１２５は高濃度不純物拡散層、１２５ａは高濃度不純物拡散層１２５の半導体基板１１１の表面部分、１２７は低濃度不純物拡散層１２３と高濃度不純物拡散層１２５との境界部分である。
１３０はゲート電極１１５の側壁に設けるゲート電極側壁膜であり、第１のゲート電極側壁膜１１７と第２のゲート電極側壁膜１２１とで構成している。
【００１３】
半導体基板１１１上に形成された素子分離膜１１３で囲まれた能動領域に、ゲート絶縁膜１１９が形成されている。ゲート絶縁膜１１９の上部にはゲート電極１１５が形成されている。ゲート電極１１５の側壁部には第１のゲート電極側壁膜１１７と第２のゲート電極側壁膜１２１とで形成するゲート電極側壁膜１３０が設けてある。
【００１４】
ゲート電極側壁膜１１７の下部の半導体基板１１１には、低濃度不純物拡散層１２３が形成されている。第１のゲート電極側壁１１７の端部１１７ａと素子分離膜１１３との間の半導体基板１１１には、高濃度不純物拡散層１２５が形成されている。これら低濃度不純物拡散層１２３と高濃度不純物拡散層１２５とからなる不純物拡散領域は、ソース領域、ドレイン領域となる。
【００１５】
ゲート電極側壁膜１３０の端部となる第２のゲート電極側壁１２１の端部１２１ａと、低濃度不純物拡散層１２３と高濃度不純物拡散層１２５との境界部分１２７と、は平面的に重なっておらず、高濃度不純物拡散層１２５の上部に位置している。
つまり、ゲート絶縁膜１１９、ゲート電極１１５を形成した後にこれをマスクにして低濃度不純物拡散層１２３用のイオン注入を行う。その後に、第１のゲート電極側壁１１７を形成してこれをマスクとして高濃度不純物拡散層１２５用のイオン注入を行う。その後に、第２のゲート電極側壁１２１を形成するのである。
【００１６】
特許文献１に示した従来技術は、ゲート電極側壁膜１３０の端部が高濃度不純物拡散層１２５と低濃度不純物拡散層１２３との境界部分１２７と平面的に重なっていない。このため、ソース領域およびドレイン領域を形成するための活性化熱処理を行っても、高濃度不純物拡散層１２５と低濃度不純物拡散層１２３との境界部分１２７には、ゲート電極側壁膜１３０の端部の応力が加わらない構成となっている。このため、境界部分１２７の結晶欠陥の発生を防止することができる。
【先行技術文献】
【特許文献】
【００１７】
【特許文献１】特許第４０７３１７１号公報（第４〜５頁、第１図）
【発明の概要】
【発明が解決しようとする課題】
【００１８】
特許文献１に示した従来技術は、能動領域の半導体基板１１１の表面全体にゲート絶縁膜１１９を設けている。このような構成は一般的なものであるが、このゲート絶縁膜１１９の上部からこれを貫通するように低濃度不純物拡散層１２３や高濃度不純物拡散層１２５を形成するためのイオン注入を行っている。
すでに説明したとおり、高濃度不純物拡散層１２５を形成するためのイオン注入は、高い加速エネルギーでイオン注入を行う。このため、ゲート絶縁膜１１９をソース領域やドレイン領域となる部分の上部に設けていても、その半導体基板１１１の表面の表面部分１２５ａはイオン注入によるダメージを受け、アモルファス化してしまう。
【００１９】
もちろん、活性化熱処理により、アモルファス化した領域を再結晶化させているが、半導体基板上で完全な結晶となりえない箇所が存在する。これは、活性化熱処理の不均一性と呼ばれ、そのメカニズムの解明には多くの議論があるものの、現象としては広く知られているものである。
このような活性化熱処理の不均一性のため、第２のゲート電極側壁１２１を設けて、その端部１２１ａが高濃度不純物拡散層１２５と低濃度不純物拡散層１２３との境界部分１２７と重ならないようにすることで、応力がこの境界部分１２７に加わらないような構成にしても、結晶欠陥の発生は抑制することができない。
【００２０】
また、ソース領域やドレイン領域となる部分の再結晶化が不完全な場合、ソース領域またはドレイン領域と電気的に接続する金属配線との接続抵抗が高くなり、電界効果型トランジスタの性能劣化や信頼性を低下させてしまう。
つまり、少なくとも、ソース領域またはドレイン領域と金属配線との接続部分は、アモ
ルファス化していない方がよいのである。
【００２１】
さらにまた、ゲート電極側壁膜の膜厚は、製造工程上の制御が難しい。一般にゲート電極側壁膜は、ゲート電極形成後に、その上部に、例えば、シリコンを主成分とする膜を形成し、ドライエッチング装置を用いてエッチバック法により自己制御でゲート電極の側壁部に膜を残す方法で形成される。ドライエッチング装置内で発生するエッチングガスのプラズマ密度は、反応室の形状、エッチングガスの流れ方向などにより、完全に均一状態にはなりえないため、ゲート電極側壁膜の膜厚を均一に制御よく形成することは難しいのである。
【００２２】
このことは、第１のゲート電極側壁膜１１７および第２のゲート電極側壁膜１２１で二重構造としているゲート電極側壁膜１３０の膜厚も同様に、それぞれのゲート電極側壁膜の膜厚の制御が安定しない。したがって、その端部１２１ａが常に境界部分１２７と平面的に重ならないように制御することも難しいのである。
【００２３】
さらに、ゲート電極側壁膜の端部に発生する応力は、その膜の材料により変化する。例えば、シリコン窒化膜を用いた場合、成膜条件により圧縮応力を持つシリコン窒化膜、引っ張り応力を持つシリコン窒化膜が成膜される。このような膜自体の応力を膜応力と呼び、一般的には、シリコン窒化膜の膜応力は数百ＭＰａである。
また、シリコン酸化膜を用いた場合も、シリコン窒化膜と同様に、成膜条件により、圧縮応力を持つシリコン酸化膜、または引っ張り応力を持つシリコン酸化膜が成膜される。一般的にはシリコン酸化膜の膜応力は数十〜数百ＭＰａである。
【００２４】
このように、ゲート電極側壁膜１３０は、用いる材料と、成膜する工程における成膜条件とにより、膜応力が大きく変化するため、使用する膜の膜応力を考慮した構造設計を行わなければならない。もちろん、成膜条件は使用する装置によっても異なるから、このようなゲート電極側壁膜を二重構造とする電界効果型トランジスタの構造設計は、その最適化も大変難しくなっている。
【００２５】
さらに、特許文献１では図示しないが、一般に電界効果トランジスタでは、その上部に層間絶縁膜を設け、層間絶縁膜にソース領域またはドレイン領域と金属配線とを電気的に接続するためのコンタクトホールを形成する。
一般にコンタクトホールの形成は反応性ガスプラズマを利用したドライエッチングによりなされるが、エッチング処理によるプラズマダメージにより、コンタクトホール底部の半導体基板表面の結晶状態が乱れてしまう。結晶状態が乱れると、後に形成する金属配線とソース領域やドレイン領域との接続抵抗（いわゆる、コンタクト抵抗）を十分に下げることができなくなるという問題を生じる。
【００２６】
本発明の電界効果型トランジスタは、このような課題を解決するためにある。そしてその目的は、性能劣化がなく、高い信頼性を有する電界効果型トランジスタを提供するというものである。
【課題を解決するための手段】
【００２７】
上記目的を達成するために、本発明の電界効果型トランジスタは、下記記載の構造を採用する。
【００２８】
半導体基板の表面に設ける素子分離膜により規定される能動領域にソース領域、ドレイン領域、チャネル領域を有し、チャネル領域の上部にゲート絶縁膜を介してゲート電極を有し、ゲート電極の側壁にゲート電極側壁膜を設けてなる電界効果型トランジスタであって、
ソース領域とドレイン領域との上部に、素子分離膜と接しないように高濃度不純物を含有する導電性膜を設け、能動領域の上部に層間絶縁膜を設けて、層間絶縁膜を開口するコンタクトホールを設けるとき、コンタクトホールは、導電性膜と平面的に重なる位置に設けると共に導電性膜が露出するように設けることを特徴とする。
【００２９】
このような構成にすれば、高濃度不純物をイオン注入する必要がなくなるから、半導体基板の表面にダメージを与えることなく、ソース領域やドレイン領域を構成する高濃度不純物拡散層を形成することができる。また、導電性膜を設けることにより、層間絶縁膜を開口するコンタクトホールの加工をドライエッチングで行っても、ソース領域やドレイン領域の表面にプラズマダメージが発生しないから、アモルファス化せず、結晶欠陥の発生を防止することができる。
【００３０】
導電性膜は、少なくとも２つの膜を積層してなる積層膜で構成することもできる。また、積層膜は、導電性膜同士が異なる膜応力としてもよい。
【００３１】
このような構成にすれば、２つの膜の材質や膜応力の特性を変えることができ、重なる導電性膜同士が異なる膜応力とすれば、互いの膜応力を打ち消すようにすることもできる。
【００３２】
コンタクトホールの底部は、導電性膜の表面より半導体基板方向に掘り下げた位置であるようにしてもよい。
【００３３】
このような構成にすれば、コンタクトホールを介して金属配線とソース領域やドレイン領域とを接続するとき、コンタクトホール底部にて導電性膜と金属配線との接触面積が増えるので、より確実にソース領域やドレイン領域と金属配線とを接続することができる。
【発明の効果】
【００３４】
本発明によれば、ソース領域とドレイン領域との上部に、電界効果型トランジスタの領域を規定する素子分離膜と接しないように高濃度不純物を有する導電性膜を設けているため、ソース領域とドレイン領域とを形成するために高濃度不純物をイオン注入する工程が不要となり、半導体基板表面がアモルファス化することを防ぐことができる。このため、ゲート電極側壁膜の端部の位置によらず、活性化熱処理工程を行っても、ソース領域とドレイン領域とで発生する接合リーク電流を発生させない効果を有する。
【００３５】
さらに、導電性膜は、その端部を素子分離膜の端部と平面的に重ならないようにして設けることにより、導電性膜と素子分離膜とが接することにより生じる導電性膜からの膜応力と素子分離膜との応力とが素子分離膜端部において集中しないようにしている。
【００３６】
また、電界効果型トランジスタと接続する金属配線とソース領域およびドレイン領域を構成する高濃度不純物拡散層とを電気的に接続するために形成するコンタクトホールは、その底部にて導電性膜が露出するように設けている。この構成により、高濃度不純物をイオン注入する工程を不要としていることに加え、ソース領域およびドレイン領域を形成する半導体基板表面が、コンタクトホール形成時のプラズマ雰囲気にさらされることはないので、導電性膜と接続する半導体基板表面は当然ながら結晶状態であり、金属配線と高濃度不純物拡散層との電気的な接続抵抗を安定させることも可能となる。
【図面の簡単な説明】
【００３７】
【図１】本発明の第１の実施形態の構造を説明する平面図である。
【図２】本発明の第１の実施形態の構造を説明する断面図である。
【図３】本発明の第１の実施形態の製造工程を説明する断面図であって、主に低濃度不純物をイオン注入する工程を説明する図である。
【図４】本発明の第１の実施形態の製造工程を説明する断面図であって、主に導電性膜を形成する工程を説明する図である。
【図５】本発明の第１の実施形態の製造工程を説明する断面図であって、主に活性化熱処理により低濃度不純物拡散層と高濃度不純物拡散層とを形成する工程を説明する図である。
【図６】本発明の第１の実施形態の製造工程を説明する断面図であって、主にコンタクトホールを形成する工程を説明する図である。
【図７】本発明の第１の実施形態の製造工程を説明する断面図であって、主に金属配線を形成する工程を説明する図である。
【図８】本発明の第２の実施形態の構造を説明する断面図である。
【図９】特許文献１に示した従来技術を説明する断面図である。
【発明を実施するための形態】
【００３８】
以下、図面を用いて本発明の電界効果型トランジスタを実施するための最良な形態の構造を説明する。以下の説明においては、半導体基板をシリコンとする例で説明する。また、導電性膜は、膜中に高濃度不純物を有する多結晶シリコン膜を用いる例で説明する。
なお、説明に使用する図については、説明に必要な部分のみを模式的に示しており、パシベーション膜など説明に関係しない構成については、省略している。
【実施例１】
【００３９】
［第１の発明形態の構成の説明：図１、図２、図６（ｂ）］
まず、第１の実施形態を、図１、図２を主に用いつつ、図６（ｂ）も参照して説明する。
図１に示す構成は、電界効果型トランジスタの平面図である。図２は、図１に示す切断線Ａ−Ａ´での断面の様子を模式的に示す断面図である。
図１、図２において、１１は半導体基板、１３は素子分離膜、１３ａは素子分離膜１３の端部、１４は能動領域、１５はゲート電極、１７はゲート電極側壁膜、１７ａはゲート電極側壁膜１７の端部、１９はゲート絶縁膜、２３は低濃度不純物拡散層、２５は高濃度不純物拡散層、３１は金属配線である。
【００４０】
同じく図１、図２において、４１は導電性膜、４１ａは導電性膜４１の素子分離膜１３側の端部、４３は層間絶縁膜、４５はコンタクトホール、４５ａはコンタクトホール４５の底部、４５ｂはコンタクトホール４５の素子分離膜１３側の端部、４５ｃはコンタクトホール４５のゲート電極側壁膜１７側の端部である。
【００４１】
さらに、図１、図２において、２９は隙間である。隙間２９は、導電性膜４１と素子分離膜１３との間に生じる隙間であって、導電性膜４１の端部４１ａと素子分離膜１３の端部１３ａとの間を示すものである。図２に示す領域２９ａは、隙間２９の下部の半導体基板１１の内部の領域を示している。
【００４２】
なお、図１については、図面を見やすくするため、金属配線３１および層間絶縁膜４３を省略している。
【００４３】
半導体基板１１の表面には素子分離膜１３を設け、この素子分離膜１３により規定される能動領域１４に電界効果型トランジスタを構成する要素を設けている。素子分離膜１３は、図示しない隣接する他の素子を形成する能動領域１４と電気的に絶縁分離する役割も持つ。
素子分離膜１３は、例えば、シリコン酸化膜を用いることができる。なお、この素子分離膜１３はフィールド絶縁膜とも呼ばれる。
【００４４】
ゲート絶縁膜１９は、素子分離膜１３により規定される能動領域１４の所定の部分の半導体基板１１の表面に形成されている。ゲート絶縁膜１９の下部の半導体基板１１がチャネル領域となる。
ゲート絶縁膜１９は、ゲート電極１５と半導体基板１１とを電気的に絶縁するため、絶縁性の高い薄膜を用いる。例えば、シリコン酸化膜を用いることができる。
【００４５】
ゲート電極１５は、能動領域１４の所定の位置のゲート絶縁膜１９の上部に形成しており、例えば、高濃度不純物を添加した電気的に低抵抗である多結晶シリコンを用いることができる。
【００４６】
ゲート電極側壁膜１７は、ゲート電極１５の側壁に形成されており、すでに説明したように、ＬＤＤ構造の電界効果トランジスタの半導体基板１１に高濃度不純物を導入する際のマスクとして使われる。特に限定しないが、シリコン酸化膜やシリコン窒化膜などを用いることができる。
【００４７】
低濃度不純物拡散層２３は、例えば、素子分離膜１３とゲート電極１５とをマスクとして、イオン注入法により低濃度不純物を、ゲート絶縁膜１９を通して半導体基板１１表面にイオン注入し、その後に活性化熱処理を施すことにより半導体基板１１の表面直下に注入された低濃度不純物が半導体基板１１の内部へ拡散することで形成する。
【００４８】
イオン注入によって半導体基板１１の表面直下に注入された低濃度不純物は、半導体基板１１の内部における注入深さを自由に変更することができる。その方法は、後述するイオン注入の条件を変えることでなされるのである。本発明においては、注入深さの数値自体に特に意味を持つものではないから、以下の説明においては、不純物がイオン注入される部分を表面近傍と表現することにする。
【００４９】
高濃度不純物拡散層２５は、ゲート電極側壁膜１７を形成した後、高濃度不純物を有する導電性膜４１をソース領域とドレイン領域の上部に形成し、その後に活性化熱処理を施すことにより導電性膜４１に含まれる高濃度不純物が半導体基板１１の内部へ拡散することで形成する。
【００５０】
導電性膜４１は、高濃度不純物を含有して十分に抵抗の低い材料よりなる必要がある。もちろん、導電性膜４１の材質や膜厚、さらには膜中に含まれる不純物濃度は、高濃度不純物拡散層２５の拡散深さなどに応じて自由に変更することができるが、例えば、リン（Ｐ）を高濃度不純物として有する多結晶シリコン膜を、５００Åの膜厚で構成することができる。
【００５１】
なお、導電性膜４１は、高濃度不純物拡散層２５を形成後であっても、除去されずに残っており、ソース領域あるいはドレイン領域と一体となる構成物である。このため、後述するコンタクトホール４５の形成にあっては、そのコンタクトホール４５は、ソース領域およびドレイン領域の上部の導電性膜４１のどこに設けてもよい。
【００５２】
本発明の特徴は、まさにこの部分である。従来、高濃度不純物拡散層を形成するときにはイオン注入を用いているが本発明では用いないため、能動領域の半導体基板表面はアモルファス化しないのである。
ソース領域およびドレイン領域である半導体基板表面は、結晶状態が保たれていることにより、その後の製造工程で熱が印加されてもシリコン基板の再結晶化は起こりえない。したがって、ソース領域およびドレイン領域において、ゲート側壁膜端部での結晶欠陥は発生しないのである。
【００５３】
図１、図２に示すように、低濃度不純物拡散層２３と高濃度不純物拡散層２５とでソース領域またはドレイン領域を構成している。この構成は、ＬＤＤ構造である。つまり、ＬＤＤ構造でいうライトドープ層が低濃度不純物拡散層２３である。
ゲート絶縁膜１９の下部の半導体基板１１の部分がチャネル領域となり、このチャネル領域と高濃度不純物拡散層２５との間に、この高濃度不純物拡散層２５と接して低濃度不純物拡散層２３を設けている。高濃度不純物拡散層２５のチャネル領域と対向しない側は、素子分離膜１３の端部１３ａと接するように設けるか、図２に示すように、素子分離膜１３の内部方向に入り込むように設けてもよい。
【００５４】
導電性膜４１は、高濃度不純物拡散層２５の上部の半導体基板１１の表面に設けており、ゲート電極側壁膜１７の端部１７ａに接し、素子分離膜１３の端部１３ａとは、わずかに離間して設けている。この部分が隙間２９となる。この端部１３ａ側の導電性膜４１の端部は、端部４１ａである。
【００５５】
図１に示すように、素子分離膜１３は、能動領域１４（図１には図示しない）の四方向を囲んでいる。高濃度不純物拡散層２５は、三方向を素子分離膜１３で囲われているので、導電性膜４１もその端部４１ａは、三方向の素子分離膜１３の端部１３ａと、隙間２９を有している。
つまり、導電性膜４１は、ソース領域およびドレイン領域よりも内側にその端部４１ａを位置している。
【００５６】
コンタクトホール４５は、ソース領域およびドレイン領域、ゲート電極１５と図示しない他の回路や配線等とを接続するために層間絶縁膜４３に設ける開口部である。コンタクトホール４５の素子分離膜１３側を端部４５ｂ、ゲート電極側壁膜１７側を端部４５ｃとしている。層間絶縁膜４３は、例えば、シリコン酸化膜を用いることができる。
【００５７】
コンタクトホール４５は、その底部４５ａにて導電性膜４１の表面が露出している。先の説明のように、導電性膜４１は、高濃度不純物拡散層２５を形成後にソース領域あるいはドレイン領域の一部となる。もともと導電性膜４１は高濃度不純物を含有しているから十分に抵抗が低い。このため、平面的に見て導電性膜４１と重なるような位置にコンタクトホール４５を設け、コンタクトホール４５の底部４５ａまで金属配線３１を設けさえすれば、導電性膜４１を介して金属配線３１と高濃度不純物拡散層２５とを低抵抗で電気的に接続することができる。
【００５８】
このように、層間絶縁膜４３を開口してコンタクトホール４５を形成するとき、その底部４５ａが導電性膜４１を貫通しなければ、ソース領域およびドレイン領域となる半導体基板１１の表面がプラズマ雰囲気にさらされることはない。
【００５９】
金属配線３１は、電気的に抵抗が十分に低い金属として、アルミニウムを用いることができる。また、アルミニウムを主材料とする複数の金属材料からなる金属を用いてもよい。
【００６０】
コンタクトホール４５は、導電性膜４１と平面的に重なるように設けているため、導電性膜４１の端部４１ａは、コンタクトホール４５の開口部の端部４５ｂより素子分離膜の端部１３ａ側に位置している。
【００６１】
なお、コンタクトホール４５の底部４５ａにおける導電性膜４１の表面は、導電性膜４１の他の表面と同一平面でなくてもかまわない（図６（ｂ）を参照のこと。）。
すなわち、コンタクトホール４５の底部４５ａに露出する導電性膜４１の表面をエッチ
ングにて堀り下げ、その部分の導電性膜４１の膜厚を薄くしてもよい。大切なことは、コンタクトホール４５の底部４５ａにて、半導体基板１１の表面が露出していなければよいのである。
【００６２】
ところで、素子分離膜１３の端部１３ａは、バーズビークとも呼ばれ、素子分離膜１３自体の膜応力が集中する部分である。このような部分と、導電性膜４１の端部４１ａとが接していると、導電性膜４１自体の膜応力の影響も素子分離膜１３の膜応力に加算されてしまうことがある。そうすると、素子分離膜１３の端部１３ａの半導体基板１１に不測の応力が加わり、領域２９ａにおいて結晶欠陥が発生してしまうことがある。
【００６３】
しかしながら、本発明の電界効果型トランジスタは、図１、図２に示すように、導電性膜４１は、素子分離膜１３との間に隙間２９を有し、互いが接触しないようになっている。このような構成を有することで、導電性膜４１と素子分離膜１３との応力が素子分離膜１３の端部１３ａの下部の半導体基板１１の内部の領域２９ａに集中しないため、領域２９ａで結晶欠陥が発生してしまうことを防止できる。
【００６４】
［第１の発明形態の製造方法の説明：図３〜図７］
次に、第１の実施形態の製造方法を簡単に説明する。なお、説明に際しては、図３から図７を用いるが、適宜図１、図２も参照されたい。また図３から図７にあっては、製造方法を説明するために必要な構成のみを図示するものとする。図３から図７は、図２と同様な方向からみた断面図である。また、同一の構成には同一の番号を付与している。
【００６５】
図３に示すように、半導体基板１１の表面に素子分離膜１３を知られている選択酸化法などを用いて形成する。半導体基板１１の表面は、この素子分離膜１３により能動領域１４が規定される。この能動領域１４の半導体基板１１の表面にゲート絶縁膜１９を形成する。ゲート絶縁膜１９は、例えば、シリコン酸化膜で構成し、その膜厚は、１５０Åである。その製造方法は、よく知られている酸素ガスと窒素ガスとからなる分圧ガス雰囲気で、１０００℃程度の温度による熱酸化法により成膜する。
【００６６】
半導体基板１１の全面（表面の全て）にゲート電極１５を形成するための多結晶シリコン膜を形成する。例えば、モノシランガスを主原料として用い、減圧雰囲気で６５０℃程度の温度による化学的気相成長法を用いて成膜することができる。
その後、知られているホトリソ技術とエッチング技術とを用いて、所定の部分の多結晶シリコン膜以外をエッチング除去すると、残る多結晶シリコン膜がゲート電極１５となる。
【００６７】
次に、素子分離膜１３とゲート電極１５とをマスクにして、半導体基板１１上部より低濃度不純物を半導体基板１１表面にイオン注入する。低濃度不純物はゲート絶縁膜１９を通して、半導体基板１１の表面近傍に到達する。半導体基板１１に注入された低濃度不純物は、記号２３３を付与し、図中では〇印として模式的に示す。
低濃度不純物のイオン注入の条件は、ゲート絶縁膜１９の材質や膜厚によって決まる場合もあるため、特に限定しないが、例えば、低濃度不純物としてリン（Ｐ）を用いた場合、そのイオン注入の条件としては、加速電圧を２５ＫｅＶで、ドーズ量を５×Ｅ１３ａｔｏｍｓ／ｃｍ２程度である。
【００６８】
低濃度不純物をイオン注入する工程では、イオン注入する際の加速エネルギーは低いため、ゲート絶縁膜１９の膜厚が薄くても低濃度不純物をイオン注入された半導体基板１１の表面はダメージを受けにくく、結晶状態を保つことができる。
【００６９】
なお、通常は、イオン注入にあっては、半導体基板の内部に注入される不純物の濃度の
ピークをどの深さにするかを検討した上でイオン注入条件を設定する。例えば、半導体基板の表面直下に不純物濃度のピークがあり、半導体基板の深さ方向に行くにつれて不純物濃度が低くなるようにイオン注入する、などである。つまり、半導体基板の深さ方向に不純物濃度の勾配がある。図３にあっては、説明を簡単にするために不純物濃度の勾配を表現せず、半導体基板１１の表面近傍に不純物が並ぶように〇印で模式的に表現している。
【００７０】
次に、図４に示すように、ゲート電極１５の側壁にゲート電極側壁膜１７を形成する。ゲート電極側壁膜１７は、化学的気相成長法を用いて半導体基板１１表面にシリコン酸化膜を成膜し、ドライエッチング装置を用いて、エッチバック法により自己整合的にゲート電極１５の側壁部に膜を残す方法で形成する。
【００７１】
ゲート電極側壁膜１７にシリコン酸化膜を用いた場合、ゲート絶縁膜１９にはシリコン酸化膜を用いているため、上述のエッチバック工程で、ゲート電極１５とゲート電極側壁膜１７との下部を除くゲート絶縁膜１９は除去される。よって、ゲート絶縁膜１９は、ゲート電極１５の下部とゲート側壁膜１７の下部とにのみ残ることになる。
【００７２】
次に、原料ガスとして、ホスフィン（ＰＨ３）とモノシラン（ＳｉＨ４）とを用い、化学的気相成長法により、導電性膜として半導体基板１１上に高濃度不純物であるリンを含む多結晶シリコン膜を成膜する。その後、ホトリソ技術とエッチング技術とを用いて多結晶シリコン膜を加工し、導電性膜４１をその端部４１ａと素子分離膜１３の端部１３ａとの間に隙間２９を設けるように形成する。この導電性膜４１の膜厚は、例えば、５００Åである。なお、領域２９ａは、隙間２９の下部の半導体基板１１内部の部分である。
導電性膜４１に含まれる高濃度不純物は、記号２５５を付与し、図中では●印として模式的に示す。なお、道電性膜４１に含有される高濃度不純物２５５は、この時点ではまだ半導体基板１１には拡散していない。
【００７３】
次に、図５に示すように、活性化熱処理により、半導体基板１１にイオン注入した低濃度不純物２３３と導電性膜４１中に含まれる高濃度不純物２５５とを半導体基板１１の内部に拡散させて、低濃度不純物拡散層２３と高濃度不純物拡散層２５とを形成する。
導電性膜４１は高濃度不純物拡散層２５と同一の不純物を有するシリコン膜であり、活性化熱処理により、低濃度不純物拡散層２３と高濃度不純物拡散層２５と導電性膜４１とにより構成されるソース領域とドレイン領域とが形成されるのである。
活性化熱処理においては、知られているように、同一の温度を印加したとき、不純物濃度が低いとその拡散量が少なく、不純物濃度が高いとその拡散量が大きい。したがって、低濃度不純物拡散層２３と高濃度不純物拡散層２５とは、図５に示すような形状になる。
【００７４】
なお、図５において、２７は低濃度不純物拡散層２３と高濃度不純物拡散層２５と境界部分である。なお、この活性化熱処理の条件は、例えば、窒素雰囲気で、１０００℃程度の温度で、１時間程度の熱処理を行う。
【００７５】
すでに説明したように、本発明の電界効果トランジスタでは、高濃度不純物拡散層２５を形成するためにイオン注入工程は用いておらず、半導体基板１１の表面がアモルファス化することはない。活性化熱処理の工程の前に、導電性膜４１の端部４１ａは素子分離膜１３の端部１３ａと離間して隙間２９を形成しているが、領域２９ａもアモルファス化しておらず結晶状態を保っている。また、そもそも低濃度不純物拡散層２３と高濃度不純物拡散層２５との境界部分２７は安定した結晶状態でるから、活性化熱処理工程を行っても、半導体基板１１の再結晶化は起こらず、結晶転位は発生しない。当然、境界部分２７とゲート電極側壁膜１７の端部１７ａとが平面的に重なっていても、仮に活性化熱処理工程においてゲート電極側壁膜１７が応力を生じたとしても、境界領域２７では結晶転位が発生することはないのである。
【００７６】
次に、図６（ａ）に示すように、化学的気相成長法を用いて、半導体基板１１上に層間絶縁膜４３を成膜する。層間絶縁膜４３は、図６（ａ）に示す例では単層膜として表示しているが、例えば、ＰＳＧ膜（リンをドーピングしたシリコン酸化膜）とＢＰＳＧ膜（ボロンおよびリンをドーピングしたシリコン酸化膜）とを積層した２層膜で構成することもできる。
その後、ホトリソ技術とプラズマ雰囲気を用いたドライエッチング技術とを用いて、ゲート電極１５の上部と、ドレイン領域およびソース領域となる高濃度不純物拡散層２５の上部と、の位置にコンタクトホール４５を形成する。ドライエッチング技術によるコンタクトホール４５の形成には、例えば、エッチングガスとして、四フッ化炭素（ＣＦ４）と三フッ化炭化水素（ＣＨＦ３）との混合ガスを用い、圧力３００ｍＴｏｒｒ程度のプラズマ雰囲気を用いる。
コンタクトホール４５の開口径は、電界効果型トランジスタのサイズにより選択するものであるが、例えば０．５μｍ程度である。
【００７７】
ゲート電極１５の上部の層間絶縁膜４３に形成するコンタクトホール４５は、その底部においてゲート電極１５の表面が露出している。高濃度不純物拡散層２５の上部の層間絶縁膜４３に形成するコンタクトホール４５は、その底部４５ａにおいて導電性膜４１の表面が露出している。
【００７８】
なお、コンタクトホール４５の底部４５ａは、導電性膜４１の表面と同一平面になくてもかまわない。その様子を示す図が、図６（ｂ）である。図６（ｂ）は、図６（ａ）のコンタクトホール４５の部分を拡大した部分拡大図である。
図６（ｂ）に示すように、ドライエッチング技術によるコンタクトホール４５の形成時に、コンタクトホール４５の底部４５ａに露出する導電性膜４１の表面をエッチングにて堀り下げている（その部分の導電性膜４１の膜厚は薄くなっているが、貫通はしていない。）。
【００７９】
一般に、シリコン酸化膜系の層間絶縁膜にドライエッチング技術によりコンタクトホールを形成する場合、層間絶縁膜の構成元素であるＳｉとエッチングガスの構成元素であるＦとの反応性生物であるＳｉＦの発光スペクトルの強度を測定し、層間絶縁膜が完全に除去されたことを検知する。
つまり、層間絶縁膜４３のエッチングが進み、層間絶縁膜４３とは異なる膜種（ここでは導電性膜４１）が露出すると、エッチングガスの構成元素であるＦと反応するＳｉの量が少なくなる、または変化するので、ＳｉＦの発光スペクトルの強度に大きな変化が生じ、層間絶縁膜４３のエッチングが終了したと判断するのである。
【００８０】
しかしながら、ドライエッチング技術によるエッチング工程といえども、エッチング残りが生じてしまうこともある。このため、スペクトル強度の変化によりエッチングの終了を確認した後、オーバーエッチングとして、一定時間の追加のドライエッチングを行うことがある。
なお、オーバーエッチングにおいては、コンタクトホールの底部に露出する膜種により、エッチングガスを変更するなど、コンタクトホールの形成とは異なるエッチング雰囲気を用いる場合もある。
【００８１】
図６（ｂ）に示すような構造は、特に限定しないが、上述のオーバーエッチングを用いることで容易に形成することができる。
つまり、ＳｉＦの発光スペクトルの強度を測定し、層間絶縁膜４３にコンタクトホール４５が形成されたあと、さらに所定時間エッチングを行なうのである。もちろん、上述のように、オーバーエッチングをエッチング時間で管理する方法のほか、エッチングガスを
変更する方法などがあるから、これらを適宜用いて形成すればよい。
【００８２】
このような構成にすれば、コンタクトホール４５を介して、後の工程で形成される金属配線とソース領域やドレイン領域になる高濃度不純物拡散層２５とを接続するとき、コンタクトホール４５の底部４５ａにて、導電性膜４１と金属配線との接触面積が増え、より確実にソース領域やドレイン領域と金属配線とを接続することができる。
【００８３】
図７に示すように、スパッタリング技術により半導体基板１１の上部（層間絶縁膜４３の上部）に金属膜を形成する。この金属膜は、コンタクトホール４５の内部にも入り込む。なお、この金属膜は、例えば、アルミニウムを用いることができる。そして、その膜厚は、０．６μｍ程度である。
この金属膜は、ホトリソ技術とエッチング技術とを用いて所定の形状に加工して、金属配線３１を形成する。
金属配線３１は、ゲート電極１５と、ドレイン領域およびソース領域であり高濃度不純物拡散層２５に接続する導電性膜４１と、コンタクトホール４５を介して接続される。
【００８４】
導電性膜４１が多結晶シリコン膜の場合、金属配線３１との接続抵抗は、コンタクトホール４５の底部４５ａの部分に露出している導電性膜４１の表面の結晶性に依存している。そして、その抵抗値は、露出している導電性膜４１の表面と金属配線３１とが合金化反応をすることで低くすることができる。
この合金化反応には、シンタリング処理を施すことで行われる。そしてその条件は、例えば、３８０℃の水素雰囲気において２０分程度の処理である。
【００８５】
コンタクトホール４５の底部４５ａに露出している導電性膜４１の表面がアモルファス化していたとすると、導電性膜４１の表面と金属配線３１との合金化反応は進まず、導電性膜４１と金属配線３１との接続抵抗を十分下げることはできないが、本発明では、コンタクトホール４５の底部４５ａに露出している導電性膜４１の表面は結晶状態であるため、十分に合金化反応が進み、導電性膜４１と金属配線３１との接続抵抗を下げることができる。
【実施例２】
【００８６】
［第２の発明形態の構成の説明：図８］
次に、第２の実施形態を図８を用いて説明する。
第２の実施形態は、導電性膜４１を積層膜で構成した例である。図８は、図２に示す方向と同じ方向から見た断面図である。図８において４７は第２の導電性膜、４７ａは第２の導電性膜４７の素子分離膜１３側の端部である。なお、すでに説明した同一の構成には同一の番号を付与している。
【００８７】
第２の実施形態では、導電性膜４１の上部に平面的に重なるように第２の導電性膜４７を設けている。導電性膜４１の端部４１ａと第２の導電性膜４７の端部４７ａとは、ほぼ一致している。導電性膜４１と第２の導電性膜４７とに含まれる高濃度不純物の濃度は同等とする。
【００８８】
第２の導電性膜４７は、導電性膜４１に対してその膜応力が異なる膜で構成してもよい。例えば、第２の導電性膜４７と導電性膜４１とを同じ材質の導電性膜で構成したとしても、例えば、成膜条件により第２の導電性膜４７を圧縮応力を持つ導電性膜、導電性膜４１を引っ張り応力を持つ導電性膜としてもよいのである。
このような膜は、特に限定しないが、例えば、第２の導電性膜４７をアモルファスシリコン膜とし、導電性膜４１を多結晶シリコン膜とする。このような構成にすることで、第２の導電性膜４７と導電性膜４１との間でその膜応力が相殺され、積層膜全体の膜応力を
低減することができる。したがって、半導体基板１１の内部に及ぼす応力の影響をさらに小さくすることができる。
【００８９】
第２の実施形態では、導電性膜４１および第２の導電性膜４７の膜厚を自由に決めることができる。すでに説明した第１の実施形態では、導電性膜４１の膜厚を５００Åとする例を示した。第２の実施形態では、導電性膜４１の膜厚を２５０Åとし、第２の導電性膜４７の膜厚も２５０Åとし、総膜厚を同じにしてもよい。このようにすれば、高濃度不純物拡散層２５の形成において、不純物の濃度を第１の実施形態と同一にすることができる。
【００９０】
もちろん、導電性膜４１と第２の導電性膜４７とを異なる材質の膜で構成してもよい。例えば、導電性膜４１を多結晶シリコン膜、第２の導電性膜４７をチタン膜としてもよい。
そのような場合においても、成膜条件により多結晶シリコン膜の膜応力を引っ張り応力、チタン膜の膜応力を圧縮応力としておけば、上述の例と同じく、積層膜全体の膜応力を低減することができる。この場合、導電性膜４１に含まれる高濃度不純物の濃度を調整することで、高濃度不純物拡散層２５の形成において、不純物の濃度を第１の実施形態と同一にすることができる。
【００９１】
なお、第２の実施形態の製造方法については、すでに説明した第１の実施形態の製造方法を応用したものである。すなわち、２つの導電性膜を形成するという点が異なるのみである。このことから、製造方法に関する詳細な説明は省略する。
【００９２】
また、第２の実施形態に第１の実施形態で説明した構成を組み合わせてもかまわない。すなわち、層間絶縁膜４３にコンタクトホール４５を開口するとき、コンタクトホール４５の底部４５ａを第２の導電性膜４７の表面と同一平面とするのではなく、例えば、導電性膜４１の表面まで掘り下げる加工をしてもかまわない。
そうすれば、図６（ｂ）を用いて説明した効果と同様に、２つの導電性膜と金属配線３１との接触面積が増え、より確実にソース領域やドレイン領域と金属配線３１とを接続することができる。
【産業上の利用可能性】
【００９３】
本発明の電界効果型トランジスタは、高濃度不純物拡散層と低濃度不純物拡散層との境界部分で発生する結晶転位による結晶欠陥の発生を無くすことができる。このことから、高い信頼性が得られる電界効果型トランジスタを提供することができる。
【符号の説明】
【００９４】
１１ 半導体基板
１３ 素子分離膜
１３ａ 素子分離膜の端部
１５ ゲート電極
１７ ゲート電極側壁膜
１７ａ ゲート電極側壁膜の端部
１９ ゲート絶縁膜
２３ 低濃度不純物拡散層
２５ 高濃度不純物拡散層
２７ 境界部分
２９ 隙間
２９ａ 隙間２９の下部の領域
３１ 金属配線
４１ 導電性膜
４１ａ 導電性膜の端部
４３ 層間絶縁膜
４５ コンタクトホール
４５ａ コンタクトホール４５の底部
４５ｂ コンタクトホール４５の端部
４７ 第２の導電性膜
４７ａ 第２の導電性膜の端部
【技術分野】
【０００１】
本発明は電界効果型トランジスタの構造に関し、特に、信頼性を向上させる構造を備えた電界効果型トランジスタの構造に関する。
【背景技術】
【０００２】
一般に、半導体基板上に形成される電界効果型トランジスタは、高速化、高集積化、微細化に伴い、ホットキャリアによる閾値電圧の経時変化や相互コンダクタンスの劣化を防ぐため、ソース領域およびドレイン領域は、同一導電の低濃度不純物拡散層と高濃度不純物拡散層とから構成される。
つまり、ドレイン領域を例にすると、ドレイン領域を構成する高濃度不純物拡散層とチャネル領域との間に、高濃度不純物拡散層と接して低濃度不純物拡散層を設けるのである。
このような高濃度不純物拡散層と低濃度不純物拡散層とでドレイン領域を構成することで、電界効果型トランジスタの動作時に、ドレイン領域のゲート電極近傍において高電界が集中しなくなる。このような構造は、いわゆるＬＤＤ（Ｌｉｇｈｔ ｄｏｐｅｄ ｄｒａｉｎ）構造と称している。
【０００３】
高濃度不純物拡散層の一方端は低濃度不純物拡散層と接しており、他方端は、素子分離膜の端部と接している。この素子分離膜は、電界効果型トランジスタを構成する能動領域を規定するために設けるものである。
ソース領域およびドレイン領域を構成する高濃度不純物拡散層と低濃度不純物拡散層との境界部分は、ゲート電極の側壁部に設けるゲート電極側壁膜の端部の下部に位置している。つまり、高濃度不純物拡散層と低濃度不純物拡散層との境界部分と、ゲート電極側壁膜の端部と、が平面的に重なっている。なお、このゲート電極側壁膜は、いわゆるサイドウォール膜とも呼ばれるものである。
【０００４】
このような構成は、一般的な構成であり、通常よく用いられている。その理由は、電界効果型トランジスタの製造工程において、高濃度不純物拡散層を形成するための高濃度不純物をイオン注入する際に、このゲート電極側壁膜をマスクとして用いると都合がよいためである。
【０００５】
例えば、半導体基板に素子分離膜によって能動領域を規定し、所定位置にゲート絶縁膜を形成し、その上部にゲート電極を形成する。このゲート電極をマスクとして、低濃度不純物拡散層を形成するための低濃度不純物を能動領域にイオン注入する。そして、ゲート電極の側壁にゲート電極側壁膜を形成する。その後、このゲート電極側壁膜もマスクとして、高濃度不純物拡散層を形成するための高濃度不純物を能動領域にイオン注入するのである。
低濃度不純物拡散層と高濃度不純物拡散層とは同一導電型であり、その不純物濃度が異なるだけであるから、このような製造方法を用いると、低濃度不純物拡散層と高濃度不純物拡散層との領域を分けてイオン注入する必要がなくなり、少ない手番でＬＤＤ構造の電界効果型トランジスタを形成することができる。
【０００６】
電界効果型トランジスタの製造方法は、上述の製造工程だけではなく、イオン注入した不純物を半導体基板内に拡散させるための活性化熱処理も必要である。
しかしながら、この活性化熱処理によって、ソース領域やドレイン領域の半導体基板内部に結晶欠陥が発生してしまうことがあった。この結晶欠陥は、ソース領域またはドレイン領域で発生する接合リーク電流の原因となり、電界効果型トランジスタの電気特性を低
下させてしまう。
【０００７】
ところで、結晶欠陥の原因としては、ソース領域およびドレイン領域を構成する高濃度不純物拡散層と低濃度不純物拡散層との境界部分で発生する結晶転位と、ゲート電極側壁膜の応力と、が知られている。
【０００８】
このような結晶欠陥が発生するメカニズムを説明する。
低濃度不純物拡散層を形成するためにイオン注入するときは、能動領域の半導体基板表面は結晶状態を保つことができる。これは、イオン注入装置が低い加速エネルギーでイオン注入を行うためである。
一方、高濃度不純物拡散層を形成するためにイオン注入するときは、能動領域の半導体基板表面はアモルファス化してしまう。これは、イオン注入装置が高い加速エネルギーでイオン注入を行うためである。
【０００９】
イオン注入工程の後、活性化熱処理により、アモルファス化した領域は再結晶化する。低濃度不純物拡散層となる部分は結晶領域であり、高濃度不純物拡散層となる部分はアモルファス領域である。これら境界部分では、低濃度不純物拡散層からの再結晶化は高濃度不純物拡散層に向かって進み、高濃度不純物拡散層からの再結晶化は、半導体基板の表面に向かって進む。
つまり、高濃度不純物拡散層と低濃度不純物拡散層との境界部分は、再結晶化の方向が交差する部分でもある。
このことから、結晶領域とアモルファス領域との境界部分において、結晶化方向が異なるため、結晶転位が発生し、結晶欠陥が発生しやすいのである。
【００１０】
また、先の説明のとおり、ソース領域およびドレイン領域を構成する高濃度不純物拡散層と低濃度不純物拡散層との境界部分は、ゲート電極の側壁部に設けるゲート電極側壁膜の端部の下部に位置している。このため、ゲート電極側壁膜の端部に発生した応力がこの境界部分にかかり、結晶欠陥の発生をより大きくしている。
【００１１】
つまり、結晶欠陥は、活性化熱処理に起因するものではあるが、印加される熱のみが原因ではなく、電界効果型トランジスタの構造も影響しているのである。
このような、活性化熱処理による接合リーク電流の発生を防止する技術は、多くの提案を見るものである（例えば、特許文献１参照。）。
【００１２】
特許文献１に示した従来術は、特にゲート電極側壁膜の応力を低減する技術に関するものであって、ゲート電極側壁膜を二重構造としたものである。図９を用いて説明する。
図９において、１１１は半導体基板、１１３は素子分離膜、１１５はゲート電極、１１７は第１のゲート電極側壁膜、１１７ａは第１のゲート電極側壁膜１１７の端部、１１９はゲート絶縁膜、１２１は第２のゲート電極側壁膜、１２１ａは第２のゲート電極側壁膜１２１の端部である。
１２３は低濃度不純物拡散層、１２５は高濃度不純物拡散層、１２５ａは高濃度不純物拡散層１２５の半導体基板１１１の表面部分、１２７は低濃度不純物拡散層１２３と高濃度不純物拡散層１２５との境界部分である。
１３０はゲート電極１１５の側壁に設けるゲート電極側壁膜であり、第１のゲート電極側壁膜１１７と第２のゲート電極側壁膜１２１とで構成している。
【００１３】
半導体基板１１１上に形成された素子分離膜１１３で囲まれた能動領域に、ゲート絶縁膜１１９が形成されている。ゲート絶縁膜１１９の上部にはゲート電極１１５が形成されている。ゲート電極１１５の側壁部には第１のゲート電極側壁膜１１７と第２のゲート電極側壁膜１２１とで形成するゲート電極側壁膜１３０が設けてある。
【００１４】
ゲート電極側壁膜１１７の下部の半導体基板１１１には、低濃度不純物拡散層１２３が形成されている。第１のゲート電極側壁１１７の端部１１７ａと素子分離膜１１３との間の半導体基板１１１には、高濃度不純物拡散層１２５が形成されている。これら低濃度不純物拡散層１２３と高濃度不純物拡散層１２５とからなる不純物拡散領域は、ソース領域、ドレイン領域となる。
【００１５】
ゲート電極側壁膜１３０の端部となる第２のゲート電極側壁１２１の端部１２１ａと、低濃度不純物拡散層１２３と高濃度不純物拡散層１２５との境界部分１２７と、は平面的に重なっておらず、高濃度不純物拡散層１２５の上部に位置している。
つまり、ゲート絶縁膜１１９、ゲート電極１１５を形成した後にこれをマスクにして低濃度不純物拡散層１２３用のイオン注入を行う。その後に、第１のゲート電極側壁１１７を形成してこれをマスクとして高濃度不純物拡散層１２５用のイオン注入を行う。その後に、第２のゲート電極側壁１２１を形成するのである。
【００１６】
特許文献１に示した従来技術は、ゲート電極側壁膜１３０の端部が高濃度不純物拡散層１２５と低濃度不純物拡散層１２３との境界部分１２７と平面的に重なっていない。このため、ソース領域およびドレイン領域を形成するための活性化熱処理を行っても、高濃度不純物拡散層１２５と低濃度不純物拡散層１２３との境界部分１２７には、ゲート電極側壁膜１３０の端部の応力が加わらない構成となっている。このため、境界部分１２７の結晶欠陥の発生を防止することができる。
【先行技術文献】
【特許文献】
【００１７】
【特許文献１】特許第４０７３１７１号公報（第４〜５頁、第１図）
【発明の概要】
【発明が解決しようとする課題】
【００１８】
特許文献１に示した従来技術は、能動領域の半導体基板１１１の表面全体にゲート絶縁膜１１９を設けている。このような構成は一般的なものであるが、このゲート絶縁膜１１９の上部からこれを貫通するように低濃度不純物拡散層１２３や高濃度不純物拡散層１２５を形成するためのイオン注入を行っている。
すでに説明したとおり、高濃度不純物拡散層１２５を形成するためのイオン注入は、高い加速エネルギーでイオン注入を行う。このため、ゲート絶縁膜１１９をソース領域やドレイン領域となる部分の上部に設けていても、その半導体基板１１１の表面の表面部分１２５ａはイオン注入によるダメージを受け、アモルファス化してしまう。
【００１９】
もちろん、活性化熱処理により、アモルファス化した領域を再結晶化させているが、半導体基板上で完全な結晶となりえない箇所が存在する。これは、活性化熱処理の不均一性と呼ばれ、そのメカニズムの解明には多くの議論があるものの、現象としては広く知られているものである。
このような活性化熱処理の不均一性のため、第２のゲート電極側壁１２１を設けて、その端部１２１ａが高濃度不純物拡散層１２５と低濃度不純物拡散層１２３との境界部分１２７と重ならないようにすることで、応力がこの境界部分１２７に加わらないような構成にしても、結晶欠陥の発生は抑制することができない。
【００２０】
また、ソース領域やドレイン領域となる部分の再結晶化が不完全な場合、ソース領域またはドレイン領域と電気的に接続する金属配線との接続抵抗が高くなり、電界効果型トランジスタの性能劣化や信頼性を低下させてしまう。
つまり、少なくとも、ソース領域またはドレイン領域と金属配線との接続部分は、アモ
ルファス化していない方がよいのである。
【００２１】
さらにまた、ゲート電極側壁膜の膜厚は、製造工程上の制御が難しい。一般にゲート電極側壁膜は、ゲート電極形成後に、その上部に、例えば、シリコンを主成分とする膜を形成し、ドライエッチング装置を用いてエッチバック法により自己制御でゲート電極の側壁部に膜を残す方法で形成される。ドライエッチング装置内で発生するエッチングガスのプラズマ密度は、反応室の形状、エッチングガスの流れ方向などにより、完全に均一状態にはなりえないため、ゲート電極側壁膜の膜厚を均一に制御よく形成することは難しいのである。
【００２２】
このことは、第１のゲート電極側壁膜１１７および第２のゲート電極側壁膜１２１で二重構造としているゲート電極側壁膜１３０の膜厚も同様に、それぞれのゲート電極側壁膜の膜厚の制御が安定しない。したがって、その端部１２１ａが常に境界部分１２７と平面的に重ならないように制御することも難しいのである。
【００２３】
さらに、ゲート電極側壁膜の端部に発生する応力は、その膜の材料により変化する。例えば、シリコン窒化膜を用いた場合、成膜条件により圧縮応力を持つシリコン窒化膜、引っ張り応力を持つシリコン窒化膜が成膜される。このような膜自体の応力を膜応力と呼び、一般的には、シリコン窒化膜の膜応力は数百ＭＰａである。
また、シリコン酸化膜を用いた場合も、シリコン窒化膜と同様に、成膜条件により、圧縮応力を持つシリコン酸化膜、または引っ張り応力を持つシリコン酸化膜が成膜される。一般的にはシリコン酸化膜の膜応力は数十〜数百ＭＰａである。
【００２４】
このように、ゲート電極側壁膜１３０は、用いる材料と、成膜する工程における成膜条件とにより、膜応力が大きく変化するため、使用する膜の膜応力を考慮した構造設計を行わなければならない。もちろん、成膜条件は使用する装置によっても異なるから、このようなゲート電極側壁膜を二重構造とする電界効果型トランジスタの構造設計は、その最適化も大変難しくなっている。
【００２５】
さらに、特許文献１では図示しないが、一般に電界効果トランジスタでは、その上部に層間絶縁膜を設け、層間絶縁膜にソース領域またはドレイン領域と金属配線とを電気的に接続するためのコンタクトホールを形成する。
一般にコンタクトホールの形成は反応性ガスプラズマを利用したドライエッチングによりなされるが、エッチング処理によるプラズマダメージにより、コンタクトホール底部の半導体基板表面の結晶状態が乱れてしまう。結晶状態が乱れると、後に形成する金属配線とソース領域やドレイン領域との接続抵抗（いわゆる、コンタクト抵抗）を十分に下げることができなくなるという問題を生じる。
【００２６】
本発明の電界効果型トランジスタは、このような課題を解決するためにある。そしてその目的は、性能劣化がなく、高い信頼性を有する電界効果型トランジスタを提供するというものである。
【課題を解決するための手段】
【００２７】
上記目的を達成するために、本発明の電界効果型トランジスタは、下記記載の構造を採用する。
【００２８】
半導体基板の表面に設ける素子分離膜により規定される能動領域にソース領域、ドレイン領域、チャネル領域を有し、チャネル領域の上部にゲート絶縁膜を介してゲート電極を有し、ゲート電極の側壁にゲート電極側壁膜を設けてなる電界効果型トランジスタであって、
ソース領域とドレイン領域との上部に、素子分離膜と接しないように高濃度不純物を含有する導電性膜を設け、能動領域の上部に層間絶縁膜を設けて、層間絶縁膜を開口するコンタクトホールを設けるとき、コンタクトホールは、導電性膜と平面的に重なる位置に設けると共に導電性膜が露出するように設けることを特徴とする。
【００２９】
このような構成にすれば、高濃度不純物をイオン注入する必要がなくなるから、半導体基板の表面にダメージを与えることなく、ソース領域やドレイン領域を構成する高濃度不純物拡散層を形成することができる。また、導電性膜を設けることにより、層間絶縁膜を開口するコンタクトホールの加工をドライエッチングで行っても、ソース領域やドレイン領域の表面にプラズマダメージが発生しないから、アモルファス化せず、結晶欠陥の発生を防止することができる。
【００３０】
導電性膜は、少なくとも２つの膜を積層してなる積層膜で構成することもできる。また、積層膜は、導電性膜同士が異なる膜応力としてもよい。
【００３１】
このような構成にすれば、２つの膜の材質や膜応力の特性を変えることができ、重なる導電性膜同士が異なる膜応力とすれば、互いの膜応力を打ち消すようにすることもできる。
【００３２】
コンタクトホールの底部は、導電性膜の表面より半導体基板方向に掘り下げた位置であるようにしてもよい。
【００３３】
このような構成にすれば、コンタクトホールを介して金属配線とソース領域やドレイン領域とを接続するとき、コンタクトホール底部にて導電性膜と金属配線との接触面積が増えるので、より確実にソース領域やドレイン領域と金属配線とを接続することができる。
【発明の効果】
【００３４】
本発明によれば、ソース領域とドレイン領域との上部に、電界効果型トランジスタの領域を規定する素子分離膜と接しないように高濃度不純物を有する導電性膜を設けているため、ソース領域とドレイン領域とを形成するために高濃度不純物をイオン注入する工程が不要となり、半導体基板表面がアモルファス化することを防ぐことができる。このため、ゲート電極側壁膜の端部の位置によらず、活性化熱処理工程を行っても、ソース領域とドレイン領域とで発生する接合リーク電流を発生させない効果を有する。
【００３５】
さらに、導電性膜は、その端部を素子分離膜の端部と平面的に重ならないようにして設けることにより、導電性膜と素子分離膜とが接することにより生じる導電性膜からの膜応力と素子分離膜との応力とが素子分離膜端部において集中しないようにしている。
【００３６】
また、電界効果型トランジスタと接続する金属配線とソース領域およびドレイン領域を構成する高濃度不純物拡散層とを電気的に接続するために形成するコンタクトホールは、その底部にて導電性膜が露出するように設けている。この構成により、高濃度不純物をイオン注入する工程を不要としていることに加え、ソース領域およびドレイン領域を形成する半導体基板表面が、コンタクトホール形成時のプラズマ雰囲気にさらされることはないので、導電性膜と接続する半導体基板表面は当然ながら結晶状態であり、金属配線と高濃度不純物拡散層との電気的な接続抵抗を安定させることも可能となる。
【図面の簡単な説明】
【００３７】
【図１】本発明の第１の実施形態の構造を説明する平面図である。
【図２】本発明の第１の実施形態の構造を説明する断面図である。
【図３】本発明の第１の実施形態の製造工程を説明する断面図であって、主に低濃度不純物をイオン注入する工程を説明する図である。
【図４】本発明の第１の実施形態の製造工程を説明する断面図であって、主に導電性膜を形成する工程を説明する図である。
【図５】本発明の第１の実施形態の製造工程を説明する断面図であって、主に活性化熱処理により低濃度不純物拡散層と高濃度不純物拡散層とを形成する工程を説明する図である。
【図６】本発明の第１の実施形態の製造工程を説明する断面図であって、主にコンタクトホールを形成する工程を説明する図である。
【図７】本発明の第１の実施形態の製造工程を説明する断面図であって、主に金属配線を形成する工程を説明する図である。
【図８】本発明の第２の実施形態の構造を説明する断面図である。
【図９】特許文献１に示した従来技術を説明する断面図である。
【発明を実施するための形態】
【００３８】
以下、図面を用いて本発明の電界効果型トランジスタを実施するための最良な形態の構造を説明する。以下の説明においては、半導体基板をシリコンとする例で説明する。また、導電性膜は、膜中に高濃度不純物を有する多結晶シリコン膜を用いる例で説明する。
なお、説明に使用する図については、説明に必要な部分のみを模式的に示しており、パシベーション膜など説明に関係しない構成については、省略している。
【実施例１】
【００３９】
［第１の発明形態の構成の説明：図１、図２、図６（ｂ）］
まず、第１の実施形態を、図１、図２を主に用いつつ、図６（ｂ）も参照して説明する。
図１に示す構成は、電界効果型トランジスタの平面図である。図２は、図１に示す切断線Ａ−Ａ´での断面の様子を模式的に示す断面図である。
図１、図２において、１１は半導体基板、１３は素子分離膜、１３ａは素子分離膜１３の端部、１４は能動領域、１５はゲート電極、１７はゲート電極側壁膜、１７ａはゲート電極側壁膜１７の端部、１９はゲート絶縁膜、２３は低濃度不純物拡散層、２５は高濃度不純物拡散層、３１は金属配線である。
【００４０】
同じく図１、図２において、４１は導電性膜、４１ａは導電性膜４１の素子分離膜１３側の端部、４３は層間絶縁膜、４５はコンタクトホール、４５ａはコンタクトホール４５の底部、４５ｂはコンタクトホール４５の素子分離膜１３側の端部、４５ｃはコンタクトホール４５のゲート電極側壁膜１７側の端部である。
【００４１】
さらに、図１、図２において、２９は隙間である。隙間２９は、導電性膜４１と素子分離膜１３との間に生じる隙間であって、導電性膜４１の端部４１ａと素子分離膜１３の端部１３ａとの間を示すものである。図２に示す領域２９ａは、隙間２９の下部の半導体基板１１の内部の領域を示している。
【００４２】
なお、図１については、図面を見やすくするため、金属配線３１および層間絶縁膜４３を省略している。
【００４３】
半導体基板１１の表面には素子分離膜１３を設け、この素子分離膜１３により規定される能動領域１４に電界効果型トランジスタを構成する要素を設けている。素子分離膜１３は、図示しない隣接する他の素子を形成する能動領域１４と電気的に絶縁分離する役割も持つ。
素子分離膜１３は、例えば、シリコン酸化膜を用いることができる。なお、この素子分離膜１３はフィールド絶縁膜とも呼ばれる。
【００４４】
ゲート絶縁膜１９は、素子分離膜１３により規定される能動領域１４の所定の部分の半導体基板１１の表面に形成されている。ゲート絶縁膜１９の下部の半導体基板１１がチャネル領域となる。
ゲート絶縁膜１９は、ゲート電極１５と半導体基板１１とを電気的に絶縁するため、絶縁性の高い薄膜を用いる。例えば、シリコン酸化膜を用いることができる。
【００４５】
ゲート電極１５は、能動領域１４の所定の位置のゲート絶縁膜１９の上部に形成しており、例えば、高濃度不純物を添加した電気的に低抵抗である多結晶シリコンを用いることができる。
【００４６】
ゲート電極側壁膜１７は、ゲート電極１５の側壁に形成されており、すでに説明したように、ＬＤＤ構造の電界効果トランジスタの半導体基板１１に高濃度不純物を導入する際のマスクとして使われる。特に限定しないが、シリコン酸化膜やシリコン窒化膜などを用いることができる。
【００４７】
低濃度不純物拡散層２３は、例えば、素子分離膜１３とゲート電極１５とをマスクとして、イオン注入法により低濃度不純物を、ゲート絶縁膜１９を通して半導体基板１１表面にイオン注入し、その後に活性化熱処理を施すことにより半導体基板１１の表面直下に注入された低濃度不純物が半導体基板１１の内部へ拡散することで形成する。
【００４８】
イオン注入によって半導体基板１１の表面直下に注入された低濃度不純物は、半導体基板１１の内部における注入深さを自由に変更することができる。その方法は、後述するイオン注入の条件を変えることでなされるのである。本発明においては、注入深さの数値自体に特に意味を持つものではないから、以下の説明においては、不純物がイオン注入される部分を表面近傍と表現することにする。
【００４９】
高濃度不純物拡散層２５は、ゲート電極側壁膜１７を形成した後、高濃度不純物を有する導電性膜４１をソース領域とドレイン領域の上部に形成し、その後に活性化熱処理を施すことにより導電性膜４１に含まれる高濃度不純物が半導体基板１１の内部へ拡散することで形成する。
【００５０】
導電性膜４１は、高濃度不純物を含有して十分に抵抗の低い材料よりなる必要がある。もちろん、導電性膜４１の材質や膜厚、さらには膜中に含まれる不純物濃度は、高濃度不純物拡散層２５の拡散深さなどに応じて自由に変更することができるが、例えば、リン（Ｐ）を高濃度不純物として有する多結晶シリコン膜を、５００Åの膜厚で構成することができる。
【００５１】
なお、導電性膜４１は、高濃度不純物拡散層２５を形成後であっても、除去されずに残っており、ソース領域あるいはドレイン領域と一体となる構成物である。このため、後述するコンタクトホール４５の形成にあっては、そのコンタクトホール４５は、ソース領域およびドレイン領域の上部の導電性膜４１のどこに設けてもよい。
【００５２】
本発明の特徴は、まさにこの部分である。従来、高濃度不純物拡散層を形成するときにはイオン注入を用いているが本発明では用いないため、能動領域の半導体基板表面はアモルファス化しないのである。
ソース領域およびドレイン領域である半導体基板表面は、結晶状態が保たれていることにより、その後の製造工程で熱が印加されてもシリコン基板の再結晶化は起こりえない。したがって、ソース領域およびドレイン領域において、ゲート側壁膜端部での結晶欠陥は発生しないのである。
【００５３】
図１、図２に示すように、低濃度不純物拡散層２３と高濃度不純物拡散層２５とでソース領域またはドレイン領域を構成している。この構成は、ＬＤＤ構造である。つまり、ＬＤＤ構造でいうライトドープ層が低濃度不純物拡散層２３である。
ゲート絶縁膜１９の下部の半導体基板１１の部分がチャネル領域となり、このチャネル領域と高濃度不純物拡散層２５との間に、この高濃度不純物拡散層２５と接して低濃度不純物拡散層２３を設けている。高濃度不純物拡散層２５のチャネル領域と対向しない側は、素子分離膜１３の端部１３ａと接するように設けるか、図２に示すように、素子分離膜１３の内部方向に入り込むように設けてもよい。
【００５４】
導電性膜４１は、高濃度不純物拡散層２５の上部の半導体基板１１の表面に設けており、ゲート電極側壁膜１７の端部１７ａに接し、素子分離膜１３の端部１３ａとは、わずかに離間して設けている。この部分が隙間２９となる。この端部１３ａ側の導電性膜４１の端部は、端部４１ａである。
【００５５】
図１に示すように、素子分離膜１３は、能動領域１４（図１には図示しない）の四方向を囲んでいる。高濃度不純物拡散層２５は、三方向を素子分離膜１３で囲われているので、導電性膜４１もその端部４１ａは、三方向の素子分離膜１３の端部１３ａと、隙間２９を有している。
つまり、導電性膜４１は、ソース領域およびドレイン領域よりも内側にその端部４１ａを位置している。
【００５６】
コンタクトホール４５は、ソース領域およびドレイン領域、ゲート電極１５と図示しない他の回路や配線等とを接続するために層間絶縁膜４３に設ける開口部である。コンタクトホール４５の素子分離膜１３側を端部４５ｂ、ゲート電極側壁膜１７側を端部４５ｃとしている。層間絶縁膜４３は、例えば、シリコン酸化膜を用いることができる。
【００５７】
コンタクトホール４５は、その底部４５ａにて導電性膜４１の表面が露出している。先の説明のように、導電性膜４１は、高濃度不純物拡散層２５を形成後にソース領域あるいはドレイン領域の一部となる。もともと導電性膜４１は高濃度不純物を含有しているから十分に抵抗が低い。このため、平面的に見て導電性膜４１と重なるような位置にコンタクトホール４５を設け、コンタクトホール４５の底部４５ａまで金属配線３１を設けさえすれば、導電性膜４１を介して金属配線３１と高濃度不純物拡散層２５とを低抵抗で電気的に接続することができる。
【００５８】
このように、層間絶縁膜４３を開口してコンタクトホール４５を形成するとき、その底部４５ａが導電性膜４１を貫通しなければ、ソース領域およびドレイン領域となる半導体基板１１の表面がプラズマ雰囲気にさらされることはない。
【００５９】
金属配線３１は、電気的に抵抗が十分に低い金属として、アルミニウムを用いることができる。また、アルミニウムを主材料とする複数の金属材料からなる金属を用いてもよい。
【００６０】
コンタクトホール４５は、導電性膜４１と平面的に重なるように設けているため、導電性膜４１の端部４１ａは、コンタクトホール４５の開口部の端部４５ｂより素子分離膜の端部１３ａ側に位置している。
【００６１】
なお、コンタクトホール４５の底部４５ａにおける導電性膜４１の表面は、導電性膜４１の他の表面と同一平面でなくてもかまわない（図６（ｂ）を参照のこと。）。
すなわち、コンタクトホール４５の底部４５ａに露出する導電性膜４１の表面をエッチ
ングにて堀り下げ、その部分の導電性膜４１の膜厚を薄くしてもよい。大切なことは、コンタクトホール４５の底部４５ａにて、半導体基板１１の表面が露出していなければよいのである。
【００６２】
ところで、素子分離膜１３の端部１３ａは、バーズビークとも呼ばれ、素子分離膜１３自体の膜応力が集中する部分である。このような部分と、導電性膜４１の端部４１ａとが接していると、導電性膜４１自体の膜応力の影響も素子分離膜１３の膜応力に加算されてしまうことがある。そうすると、素子分離膜１３の端部１３ａの半導体基板１１に不測の応力が加わり、領域２９ａにおいて結晶欠陥が発生してしまうことがある。
【００６３】
しかしながら、本発明の電界効果型トランジスタは、図１、図２に示すように、導電性膜４１は、素子分離膜１３との間に隙間２９を有し、互いが接触しないようになっている。このような構成を有することで、導電性膜４１と素子分離膜１３との応力が素子分離膜１３の端部１３ａの下部の半導体基板１１の内部の領域２９ａに集中しないため、領域２９ａで結晶欠陥が発生してしまうことを防止できる。
【００６４】
［第１の発明形態の製造方法の説明：図３〜図７］
次に、第１の実施形態の製造方法を簡単に説明する。なお、説明に際しては、図３から図７を用いるが、適宜図１、図２も参照されたい。また図３から図７にあっては、製造方法を説明するために必要な構成のみを図示するものとする。図３から図７は、図２と同様な方向からみた断面図である。また、同一の構成には同一の番号を付与している。
【００６５】
図３に示すように、半導体基板１１の表面に素子分離膜１３を知られている選択酸化法などを用いて形成する。半導体基板１１の表面は、この素子分離膜１３により能動領域１４が規定される。この能動領域１４の半導体基板１１の表面にゲート絶縁膜１９を形成する。ゲート絶縁膜１９は、例えば、シリコン酸化膜で構成し、その膜厚は、１５０Åである。その製造方法は、よく知られている酸素ガスと窒素ガスとからなる分圧ガス雰囲気で、１０００℃程度の温度による熱酸化法により成膜する。
【００６６】
半導体基板１１の全面（表面の全て）にゲート電極１５を形成するための多結晶シリコン膜を形成する。例えば、モノシランガスを主原料として用い、減圧雰囲気で６５０℃程度の温度による化学的気相成長法を用いて成膜することができる。
その後、知られているホトリソ技術とエッチング技術とを用いて、所定の部分の多結晶シリコン膜以外をエッチング除去すると、残る多結晶シリコン膜がゲート電極１５となる。
【００６７】
次に、素子分離膜１３とゲート電極１５とをマスクにして、半導体基板１１上部より低濃度不純物を半導体基板１１表面にイオン注入する。低濃度不純物はゲート絶縁膜１９を通して、半導体基板１１の表面近傍に到達する。半導体基板１１に注入された低濃度不純物は、記号２３３を付与し、図中では〇印として模式的に示す。
低濃度不純物のイオン注入の条件は、ゲート絶縁膜１９の材質や膜厚によって決まる場合もあるため、特に限定しないが、例えば、低濃度不純物としてリン（Ｐ）を用いた場合、そのイオン注入の条件としては、加速電圧を２５ＫｅＶで、ドーズ量を５×Ｅ１３ａｔｏｍｓ／ｃｍ２程度である。
【００６８】
低濃度不純物をイオン注入する工程では、イオン注入する際の加速エネルギーは低いため、ゲート絶縁膜１９の膜厚が薄くても低濃度不純物をイオン注入された半導体基板１１の表面はダメージを受けにくく、結晶状態を保つことができる。
【００６９】
なお、通常は、イオン注入にあっては、半導体基板の内部に注入される不純物の濃度の
ピークをどの深さにするかを検討した上でイオン注入条件を設定する。例えば、半導体基板の表面直下に不純物濃度のピークがあり、半導体基板の深さ方向に行くにつれて不純物濃度が低くなるようにイオン注入する、などである。つまり、半導体基板の深さ方向に不純物濃度の勾配がある。図３にあっては、説明を簡単にするために不純物濃度の勾配を表現せず、半導体基板１１の表面近傍に不純物が並ぶように〇印で模式的に表現している。
【００７０】
次に、図４に示すように、ゲート電極１５の側壁にゲート電極側壁膜１７を形成する。ゲート電極側壁膜１７は、化学的気相成長法を用いて半導体基板１１表面にシリコン酸化膜を成膜し、ドライエッチング装置を用いて、エッチバック法により自己整合的にゲート電極１５の側壁部に膜を残す方法で形成する。
【００７１】
ゲート電極側壁膜１７にシリコン酸化膜を用いた場合、ゲート絶縁膜１９にはシリコン酸化膜を用いているため、上述のエッチバック工程で、ゲート電極１５とゲート電極側壁膜１７との下部を除くゲート絶縁膜１９は除去される。よって、ゲート絶縁膜１９は、ゲート電極１５の下部とゲート側壁膜１７の下部とにのみ残ることになる。
【００７２】
次に、原料ガスとして、ホスフィン（ＰＨ３）とモノシラン（ＳｉＨ４）とを用い、化学的気相成長法により、導電性膜として半導体基板１１上に高濃度不純物であるリンを含む多結晶シリコン膜を成膜する。その後、ホトリソ技術とエッチング技術とを用いて多結晶シリコン膜を加工し、導電性膜４１をその端部４１ａと素子分離膜１３の端部１３ａとの間に隙間２９を設けるように形成する。この導電性膜４１の膜厚は、例えば、５００Åである。なお、領域２９ａは、隙間２９の下部の半導体基板１１内部の部分である。
導電性膜４１に含まれる高濃度不純物は、記号２５５を付与し、図中では●印として模式的に示す。なお、道電性膜４１に含有される高濃度不純物２５５は、この時点ではまだ半導体基板１１には拡散していない。
【００７３】
次に、図５に示すように、活性化熱処理により、半導体基板１１にイオン注入した低濃度不純物２３３と導電性膜４１中に含まれる高濃度不純物２５５とを半導体基板１１の内部に拡散させて、低濃度不純物拡散層２３と高濃度不純物拡散層２５とを形成する。
導電性膜４１は高濃度不純物拡散層２５と同一の不純物を有するシリコン膜であり、活性化熱処理により、低濃度不純物拡散層２３と高濃度不純物拡散層２５と導電性膜４１とにより構成されるソース領域とドレイン領域とが形成されるのである。
活性化熱処理においては、知られているように、同一の温度を印加したとき、不純物濃度が低いとその拡散量が少なく、不純物濃度が高いとその拡散量が大きい。したがって、低濃度不純物拡散層２３と高濃度不純物拡散層２５とは、図５に示すような形状になる。
【００７４】
なお、図５において、２７は低濃度不純物拡散層２３と高濃度不純物拡散層２５と境界部分である。なお、この活性化熱処理の条件は、例えば、窒素雰囲気で、１０００℃程度の温度で、１時間程度の熱処理を行う。
【００７５】
すでに説明したように、本発明の電界効果トランジスタでは、高濃度不純物拡散層２５を形成するためにイオン注入工程は用いておらず、半導体基板１１の表面がアモルファス化することはない。活性化熱処理の工程の前に、導電性膜４１の端部４１ａは素子分離膜１３の端部１３ａと離間して隙間２９を形成しているが、領域２９ａもアモルファス化しておらず結晶状態を保っている。また、そもそも低濃度不純物拡散層２３と高濃度不純物拡散層２５との境界部分２７は安定した結晶状態でるから、活性化熱処理工程を行っても、半導体基板１１の再結晶化は起こらず、結晶転位は発生しない。当然、境界部分２７とゲート電極側壁膜１７の端部１７ａとが平面的に重なっていても、仮に活性化熱処理工程においてゲート電極側壁膜１７が応力を生じたとしても、境界領域２７では結晶転位が発生することはないのである。
【００７６】
次に、図６（ａ）に示すように、化学的気相成長法を用いて、半導体基板１１上に層間絶縁膜４３を成膜する。層間絶縁膜４３は、図６（ａ）に示す例では単層膜として表示しているが、例えば、ＰＳＧ膜（リンをドーピングしたシリコン酸化膜）とＢＰＳＧ膜（ボロンおよびリンをドーピングしたシリコン酸化膜）とを積層した２層膜で構成することもできる。
その後、ホトリソ技術とプラズマ雰囲気を用いたドライエッチング技術とを用いて、ゲート電極１５の上部と、ドレイン領域およびソース領域となる高濃度不純物拡散層２５の上部と、の位置にコンタクトホール４５を形成する。ドライエッチング技術によるコンタクトホール４５の形成には、例えば、エッチングガスとして、四フッ化炭素（ＣＦ４）と三フッ化炭化水素（ＣＨＦ３）との混合ガスを用い、圧力３００ｍＴｏｒｒ程度のプラズマ雰囲気を用いる。
コンタクトホール４５の開口径は、電界効果型トランジスタのサイズにより選択するものであるが、例えば０．５μｍ程度である。
【００７７】
ゲート電極１５の上部の層間絶縁膜４３に形成するコンタクトホール４５は、その底部においてゲート電極１５の表面が露出している。高濃度不純物拡散層２５の上部の層間絶縁膜４３に形成するコンタクトホール４５は、その底部４５ａにおいて導電性膜４１の表面が露出している。
【００７８】
なお、コンタクトホール４５の底部４５ａは、導電性膜４１の表面と同一平面になくてもかまわない。その様子を示す図が、図６（ｂ）である。図６（ｂ）は、図６（ａ）のコンタクトホール４５の部分を拡大した部分拡大図である。
図６（ｂ）に示すように、ドライエッチング技術によるコンタクトホール４５の形成時に、コンタクトホール４５の底部４５ａに露出する導電性膜４１の表面をエッチングにて堀り下げている（その部分の導電性膜４１の膜厚は薄くなっているが、貫通はしていない。）。
【００７９】
一般に、シリコン酸化膜系の層間絶縁膜にドライエッチング技術によりコンタクトホールを形成する場合、層間絶縁膜の構成元素であるＳｉとエッチングガスの構成元素であるＦとの反応性生物であるＳｉＦの発光スペクトルの強度を測定し、層間絶縁膜が完全に除去されたことを検知する。
つまり、層間絶縁膜４３のエッチングが進み、層間絶縁膜４３とは異なる膜種（ここでは導電性膜４１）が露出すると、エッチングガスの構成元素であるＦと反応するＳｉの量が少なくなる、または変化するので、ＳｉＦの発光スペクトルの強度に大きな変化が生じ、層間絶縁膜４３のエッチングが終了したと判断するのである。
【００８０】
しかしながら、ドライエッチング技術によるエッチング工程といえども、エッチング残りが生じてしまうこともある。このため、スペクトル強度の変化によりエッチングの終了を確認した後、オーバーエッチングとして、一定時間の追加のドライエッチングを行うことがある。
なお、オーバーエッチングにおいては、コンタクトホールの底部に露出する膜種により、エッチングガスを変更するなど、コンタクトホールの形成とは異なるエッチング雰囲気を用いる場合もある。
【００８１】
図６（ｂ）に示すような構造は、特に限定しないが、上述のオーバーエッチングを用いることで容易に形成することができる。
つまり、ＳｉＦの発光スペクトルの強度を測定し、層間絶縁膜４３にコンタクトホール４５が形成されたあと、さらに所定時間エッチングを行なうのである。もちろん、上述のように、オーバーエッチングをエッチング時間で管理する方法のほか、エッチングガスを
変更する方法などがあるから、これらを適宜用いて形成すればよい。
【００８２】
このような構成にすれば、コンタクトホール４５を介して、後の工程で形成される金属配線とソース領域やドレイン領域になる高濃度不純物拡散層２５とを接続するとき、コンタクトホール４５の底部４５ａにて、導電性膜４１と金属配線との接触面積が増え、より確実にソース領域やドレイン領域と金属配線とを接続することができる。
【００８３】
図７に示すように、スパッタリング技術により半導体基板１１の上部（層間絶縁膜４３の上部）に金属膜を形成する。この金属膜は、コンタクトホール４５の内部にも入り込む。なお、この金属膜は、例えば、アルミニウムを用いることができる。そして、その膜厚は、０．６μｍ程度である。
この金属膜は、ホトリソ技術とエッチング技術とを用いて所定の形状に加工して、金属配線３１を形成する。
金属配線３１は、ゲート電極１５と、ドレイン領域およびソース領域であり高濃度不純物拡散層２５に接続する導電性膜４１と、コンタクトホール４５を介して接続される。
【００８４】
導電性膜４１が多結晶シリコン膜の場合、金属配線３１との接続抵抗は、コンタクトホール４５の底部４５ａの部分に露出している導電性膜４１の表面の結晶性に依存している。そして、その抵抗値は、露出している導電性膜４１の表面と金属配線３１とが合金化反応をすることで低くすることができる。
この合金化反応には、シンタリング処理を施すことで行われる。そしてその条件は、例えば、３８０℃の水素雰囲気において２０分程度の処理である。
【００８５】
コンタクトホール４５の底部４５ａに露出している導電性膜４１の表面がアモルファス化していたとすると、導電性膜４１の表面と金属配線３１との合金化反応は進まず、導電性膜４１と金属配線３１との接続抵抗を十分下げることはできないが、本発明では、コンタクトホール４５の底部４５ａに露出している導電性膜４１の表面は結晶状態であるため、十分に合金化反応が進み、導電性膜４１と金属配線３１との接続抵抗を下げることができる。
【実施例２】
【００８６】
［第２の発明形態の構成の説明：図８］
次に、第２の実施形態を図８を用いて説明する。
第２の実施形態は、導電性膜４１を積層膜で構成した例である。図８は、図２に示す方向と同じ方向から見た断面図である。図８において４７は第２の導電性膜、４７ａは第２の導電性膜４７の素子分離膜１３側の端部である。なお、すでに説明した同一の構成には同一の番号を付与している。
【００８７】
第２の実施形態では、導電性膜４１の上部に平面的に重なるように第２の導電性膜４７を設けている。導電性膜４１の端部４１ａと第２の導電性膜４７の端部４７ａとは、ほぼ一致している。導電性膜４１と第２の導電性膜４７とに含まれる高濃度不純物の濃度は同等とする。
【００８８】
第２の導電性膜４７は、導電性膜４１に対してその膜応力が異なる膜で構成してもよい。例えば、第２の導電性膜４７と導電性膜４１とを同じ材質の導電性膜で構成したとしても、例えば、成膜条件により第２の導電性膜４７を圧縮応力を持つ導電性膜、導電性膜４１を引っ張り応力を持つ導電性膜としてもよいのである。
このような膜は、特に限定しないが、例えば、第２の導電性膜４７をアモルファスシリコン膜とし、導電性膜４１を多結晶シリコン膜とする。このような構成にすることで、第２の導電性膜４７と導電性膜４１との間でその膜応力が相殺され、積層膜全体の膜応力を
低減することができる。したがって、半導体基板１１の内部に及ぼす応力の影響をさらに小さくすることができる。
【００８９】
第２の実施形態では、導電性膜４１および第２の導電性膜４７の膜厚を自由に決めることができる。すでに説明した第１の実施形態では、導電性膜４１の膜厚を５００Åとする例を示した。第２の実施形態では、導電性膜４１の膜厚を２５０Åとし、第２の導電性膜４７の膜厚も２５０Åとし、総膜厚を同じにしてもよい。このようにすれば、高濃度不純物拡散層２５の形成において、不純物の濃度を第１の実施形態と同一にすることができる。
【００９０】
もちろん、導電性膜４１と第２の導電性膜４７とを異なる材質の膜で構成してもよい。例えば、導電性膜４１を多結晶シリコン膜、第２の導電性膜４７をチタン膜としてもよい。
そのような場合においても、成膜条件により多結晶シリコン膜の膜応力を引っ張り応力、チタン膜の膜応力を圧縮応力としておけば、上述の例と同じく、積層膜全体の膜応力を低減することができる。この場合、導電性膜４１に含まれる高濃度不純物の濃度を調整することで、高濃度不純物拡散層２５の形成において、不純物の濃度を第１の実施形態と同一にすることができる。
【００９１】
なお、第２の実施形態の製造方法については、すでに説明した第１の実施形態の製造方法を応用したものである。すなわち、２つの導電性膜を形成するという点が異なるのみである。このことから、製造方法に関する詳細な説明は省略する。
【００９２】
また、第２の実施形態に第１の実施形態で説明した構成を組み合わせてもかまわない。すなわち、層間絶縁膜４３にコンタクトホール４５を開口するとき、コンタクトホール４５の底部４５ａを第２の導電性膜４７の表面と同一平面とするのではなく、例えば、導電性膜４１の表面まで掘り下げる加工をしてもかまわない。
そうすれば、図６（ｂ）を用いて説明した効果と同様に、２つの導電性膜と金属配線３１との接触面積が増え、より確実にソース領域やドレイン領域と金属配線３１とを接続することができる。
【産業上の利用可能性】
【００９３】
本発明の電界効果型トランジスタは、高濃度不純物拡散層と低濃度不純物拡散層との境界部分で発生する結晶転位による結晶欠陥の発生を無くすことができる。このことから、高い信頼性が得られる電界効果型トランジスタを提供することができる。
【符号の説明】
【００９４】
１１ 半導体基板
１３ 素子分離膜
１３ａ 素子分離膜の端部
１５ ゲート電極
１７ ゲート電極側壁膜
１７ａ ゲート電極側壁膜の端部
１９ ゲート絶縁膜
２３ 低濃度不純物拡散層
２５ 高濃度不純物拡散層
２７ 境界部分
２９ 隙間
２９ａ 隙間２９の下部の領域
３１ 金属配線
４１ 導電性膜
４１ａ 導電性膜の端部
４３ 層間絶縁膜
４５ コンタクトホール
４５ａ コンタクトホール４５の底部
４５ｂ コンタクトホール４５の端部
４７ 第２の導電性膜
４７ａ 第２の導電性膜の端部
【特許請求の範囲】
【請求項１】
半導体基板の表面に設ける素子分離膜により規定される能動領域にソース領域、ドレイン領域、チャネル領域を有し、該チャネル領域の上部にゲート絶縁膜を介してゲート電極を有し、該ゲート電極の側壁にゲート電極側壁膜を設けてなる電界効果型トランジスタであって、
前記ソース領域と前記ドレイン領域との上部に、前記素子分離膜と接しないように高濃度不純物を含有する導電性膜を設け、
前記能動領域の上部に層間絶縁膜を設けて、該層間絶縁膜を開口するコンタクトホールを設けるとき、該コンタクトホールは、前記導電性膜と平面的に重なる位置に設けると共に前記導電性膜が露出するように設けることを特徴とする電界効果型トランジスタ。
【請求項２】
前記導電性膜は、少なくとも２つの膜を積層してなる積層膜で構成することを特徴とする請求項１に記載の電界効果型トランジスタ。
【請求項３】
前記積層膜は、前記導電性膜同士が異なる膜応力となることを特徴とする請求項２に記載の電界効果型トランジスタ。
【請求項４】
前記コンタクトホールの底部は、前記導電性膜の表面より前記半導体基板方向に掘り下げた位置であることを特徴とする請求項１から３のいずれか１つに記載の電界効果型トランジスタ。
【請求項１】
半導体基板の表面に設ける素子分離膜により規定される能動領域にソース領域、ドレイン領域、チャネル領域を有し、該チャネル領域の上部にゲート絶縁膜を介してゲート電極を有し、該ゲート電極の側壁にゲート電極側壁膜を設けてなる電界効果型トランジスタであって、
前記ソース領域と前記ドレイン領域との上部に、前記素子分離膜と接しないように高濃度不純物を含有する導電性膜を設け、
前記能動領域の上部に層間絶縁膜を設けて、該層間絶縁膜を開口するコンタクトホールを設けるとき、該コンタクトホールは、前記導電性膜と平面的に重なる位置に設けると共に前記導電性膜が露出するように設けることを特徴とする電界効果型トランジスタ。
【請求項２】
前記導電性膜は、少なくとも２つの膜を積層してなる積層膜で構成することを特徴とする請求項１に記載の電界効果型トランジスタ。
【請求項３】
前記積層膜は、前記導電性膜同士が異なる膜応力となることを特徴とする請求項２に記載の電界効果型トランジスタ。
【請求項４】
前記コンタクトホールの底部は、前記導電性膜の表面より前記半導体基板方向に掘り下げた位置であることを特徴とする請求項１から３のいずれか１つに記載の電界効果型トランジスタ。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【公開番号】特開２０１１−１７１５６５（Ｐ２０１１−１７１５６５Ａ）
【公開日】平成２３年９月１日（２０１１．９．１）
【国際特許分類】
【出願番号】特願２０１０−３４８０３（Ｐ２０１０−３４８０３）
【出願日】平成２２年２月１９日（２０１０．２．１９）
【出願人】（０００００１９６０）シチズンホールディングス株式会社 (1,939)
【出願人】（３０７０２３３７３）シチズン時計株式会社 (227)
【Ｆターム（参考）】
【公開日】平成２３年９月１日（２０１１．９．１）
【国際特許分類】
【出願日】平成２２年２月１９日（２０１０．２．１９）
【出願人】（０００００１９６０）シチズンホールディングス株式会社 (1,939)
【出願人】（３０７０２３３７３）シチズン時計株式会社 (227)
【Ｆターム（参考）】
[ Back to top ]