半導体装置およびその製造方法
【課題】半導体装置の微細化に対処しうる、製造が容易で安価な低コンタクト抵抗の半導体装置およびその製造方法を得る。
【解決手段】Ｓｉ基板(１)上の不純物領域(７)を覆うように層間絶縁膜(８)が形成され、その層間絶縁膜（８）には、層間絶縁膜（８）を貫通して不純物領域（７）を掘り込むようにコンタクトホール（９）が形成されている。コンタクトホール（９）内には、金属膜（１０）、バリア層（１１）、金属シリサイド（１２）およびソース、ドレイン配線（１４）が形成されている。ソース、ドレイン配線（１４）は、タングステンから形成されている。
【解決手段】Ｓｉ基板(１)上の不純物領域(７)を覆うように層間絶縁膜(８)が形成され、その層間絶縁膜（８）には、層間絶縁膜（８）を貫通して不純物領域（７）を掘り込むようにコンタクトホール（９）が形成されている。コンタクトホール（９）内には、金属膜（１０）、バリア層（１１）、金属シリサイド（１２）およびソース、ドレイン配線（１４）が形成されている。ソース、ドレイン配線（１４）は、タングステンから形成されている。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置およびその製造方法に関し、特にソース、ドレイン配線とソース、ドレイン領域とのコンタクト抵抗を低減した、ＭＰＵ(Micro Processing Unit)のロジック系デバイス等の半導体装置およびその製造方法に関するものである。
【背景技術】
【０００２】
シリコン基板と金属配線とを電気的に接続するために開口されるコンタクトホールは、半導体装置の微細化のためには径を小さくすることが望ましく、一方、低抵抗のコンタクトを形成するためには径を大きくすることが望ましい。このため、半導体装置の微細化の進行に伴い、コンタクトホール形成技術は重要な位置を占めるようになっている。一般に、シリコン基板と金属膜とのコンタクト抵抗を減らすことを目的に、上記コンタクトホール底部には金属シリサイド膜が成膜される。図２５は、従来の製造方法において、シリコン基板の全面に、PSG(Phosphate Silicate Glass)膜やBPSG(Boro-Phosphate Silicate Glass)膜等からなる層間絶縁膜１０８を成膜した段階の断面図である。シリコン基板１０１には各素子形成領域を分離する素子分離絶縁膜１０２、ソース、ドレイン領域となる不純物領域１０７、ゲート絶縁膜１０３、サイドウォール１０６を有するゲート電極１０５、ならびにゲート電極および不純物領域（ソース、ドレイン領域）１０７を覆う層間絶縁膜１０８が形成されている。
【０００３】
この段階にいたる、従来の半導体装置の製造方法は、次のとおりである。まず、シリコン基板１０１に素子分離絶縁膜１０２を形成し、それぞれの素子形成領域の分離を行う。次に、ゲート絶縁膜の上の全面にゲート絶縁膜１０３を形成し、続いて、上記シリコン基板の全面に多結晶体シリコン膜１０４を形成し、これをパターニングしてゲート電極１０５を形成する。ここでは、多結晶体シリコン単層をゲート電極として用いる例を示したが、多結晶体シリコン上に金属シリサイドを積層した、いわゆるポリサイド構造のゲート電極を用いてもよい。次に、サイドウォール１０６をゲート電極の両側に形成し、さらに、サイドウォール１０６の外側のシリコン基板１０１にソース、ドレイン領域となる不純物領域１０７を形成する。イオン注入を行った後に、引き続き、熱処理を行って上記不純物領域１０７のイオン注入種を活性化する。この後に、図２５に示したように、層間絶縁膜１０８を形成する。
【０００４】
続いて、図２６に示すように、ゲート電極１０５の上および不純物領域の上の所定の位置にコンタクトホール１０９を開口する。次に、コンタクト層となる金属膜１１０およびバリア層となる金属膜１１１とを連続して形成する(図２７）。ここで、バリア層１１１はシリコンと金属配線とが反応することを防止するために設けられている。続いて、熱処理を加えることによって、コンタクトホール底部に形成されたコンタクト層の金属層１１０を熱処理によってシリサイド化して金属シリサイド１１２を形成する(図２８）。この後、配線を形成するタングステンなどで導電膜である配線用金属膜１１３を成膜し(図２９）、その配線用金属膜をエッチングして金属配線１１４を形成する(図３０）。図３１に、図３０のＣ部拡大図を示す。コンタクトホール１０９の底部には、金属シリサイド層１１２が形成されており、金属配線１１４と金属シリサイド層１１２との間には、金属配線とシリコンとが反応することを防止するバリアメタル１１１が形成されている。
【０００５】
このようなコンタクト部のコンタクト抵抗は、金属配線１１４の抵抗、金属配線１１４とバリア層１１１との界面抵抗、バリア層１１１の抵抗、バリア層１１１と金属シリサイド層１１２との界面抵抗、金属シリサイド層１１２の抵抗、金属シリサイド層１１２とソース、ドレイン領域１０７との界面抵抗、の総和によって決定される。しかし、これらの要素の中で、金属シリサイド層１１２とソース、ドレイン領域との界面抵抗が他の抵抗と比較して最も大きいので、この界面抵抗によってコンタクト抵抗は支配されることになる。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開昭６０−１８７０６０号公報
【特許文献２】特開平８−１７２１２５号公報
【特許文献３】特開平３−２８０５３２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
ここで、問題となる金属シリサイド層１１２とソース、ドレイン領域１０７との界面抵抗は、次式によって表わされる。
【０００８】
界面抵抗Ｒ＝ρ／Ｓ・・・・・・・・・・(１)
ρ：金属シリサイド層とシリコン基板との界面の界面抵抗率
Ｓ：金属シリサイド層とシリコン基板との界面の接触面積
年々、着実に進行してゆく半導体装置の微細化、高集積化に伴ってコンタクトホール径は縮小されており、金属シリサイド層とシリコン基板との界面の接触面積Ｓは小さくなり、コンタクト抵抗の増大が問題となってきている。このコンタクト抵抗増大の問題を解決するためには、上記の式(１)より下記の２つの方法が考えられる。
(Ａ)シリコン基板と金属シリサイド層との界面の界面抵抗率ρの低減
(Ｂ)シリコン基板と金属シリサイド層との界面の接触面積Ｓの拡大
上記(Ｂ)の接触面積の拡大に着目してコンタクト抵抗の低減を行った従来例について説明する。接触面積Ｓを拡大する手法は、(ａ)シリコン基板と金属シリサイドとの界面をウエハの厚さ方向に拡大する手法、(ｂ)同界面をウエハ面に平行に拡大する手法、(ｃ)コンタクトホール底部のシリコン基板と金属シリサイドとの界面の面積を増大させる手法、に大別できる。
【０００９】
(ａ)上記界面をウエハの厚さ方向に拡大する手法は、コンタクト部の平面的な面積を拡大することなく、ホール径が縮小された場合にもコンタクト抵抗を低減できるので、半導体装置の微細化との両立をはかるという点では最も有効な手法である。この手法を用いた例として、半導体基板の不純物領域に溝を形成した後に、その溝に金属または金属シリサイドを埋め込み、その上にコンタクトホールを形成する方法がある（特開昭６０−１８７０６０号公報）。この方法ではシリコン基板に溝を形成する工程と、コンタクトホールを形成する工程とを、それぞれ別々に行うため、工程数が増大するという問題がある。
【００１０】
(ｂ)ウエハ面に平行な方向に拡大する手法を用いた例として、コンタクトホール断面よりも広い面積の金属シリサイド層を形成した方法がある(特開平８−１７２１２５号公報）。しかし、この方法では、コンタクトホール断面よりも広い面積の金属シリサイド層の形成工程が複雑になりコスト増を招く欠点がある。
(ｃ)コンタクホール底部における上記界面の面積を増大させた例として、コンタクトホール底部に微細凹凸を形成する方法（特開平３−２８０５３２号公報）がある。この方法の場合、コンタクトホールの径を拡大することなく、シリコン基板と金属シリサイドとの界面の面積Ｓを増大できる利点を有している。しかしながら、凹凸を形成するコンタクトホール底部の面積自体に限度があるため、コンタクトホール径が縮小された場合、コンタクト抵抗上昇を抑制する効果が小さくなる問題がある。
【００１１】
本発明は、半導体装置の微細化に対処しうる、製造が容易で安価な低コンタクト抵抗の半導体装置およびその製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１２】
本発明の請求項１の半導体装置は、シリコン基板の主表面に形成された不純物領域と、不純物領域を覆う層間絶縁膜と、不純物領域の上の層間絶縁膜を貫通するコンタクトホール内および当該コンタクトホール周囲の層間絶縁膜の上に形成されている導電膜とを有する。また、この装置は、コンタクトホール底部より下側の不純物領域において、不純物領域に接して囲まれ、コンタクトホール下端の径よりも大きな径を有する金属シリサイド層とを備える。さらに、この装置における、上記金属シリサイド層は、コンタクトホール下端の層間絶縁膜の底面に接する上側金属シリサイド層と、不純物領域に接する下側金属シリサイド層との境界をなす界面を含む。
【００１３】
上記の金属シリサイド層は、コンタクトホール底部の不純物領域に形成された拡大凹部の底に沿って形成されている。この拡大凹部は、層間絶縁膜を貫通するコンタクトホールよりも大きな径を有している。このため、金属シリサイド層となる金属膜を拡大凹部の隅にまで形成するためには、メタルＣＶＤ(Chemical Vapor Deposition)法などを用いて形成する。このとき、上記拡大凹部の隅の部分に形成される金属膜は、拡大凹部の底からだけでなく、層間絶縁膜の底面からも発生する。層間絶縁膜の底面から発生した上側金属膜と、拡大凹部の隅の底面から発生した下側金属膜とは、それぞれ拡大凹部の上および下から拡大凹部の内側に向かって成長するので、それらは拡大凹部の中で会合し、拡大凹部の隅で界面を形成する。この界面はシームと呼ばれることがある。一方、大部分の拡大凹部では、その底面から金属膜を成長させる。これらの金属膜は、シリコン基板に接する部分で金属シリサイドとなる。隅の部分のシームを含む金属膜もシリコン基板に接する部分に近いので、金属シリサイドとなる。
【００１４】
なお、コンタクトホール内に形成する導電膜または金属膜と、コンタクトホール周囲の層間絶縁膜の上に形成する導電膜または金属膜とは、別々に形成されたものでもよいし、同じ機会に形成されたものでもよい。
【００１５】
上記の拡大凹部はコンタクトホール開口後に引き続いて設けるので、特に従来の製造工程の順序を変化させる付加的な工程が必要ではない。したがって、上記本発明の製造方法は簡便に実施することができる。このように、コンタクトホール開口部よりも広い拡大凹部にオーミックコンタクトを形成し接触面積を増大させることにより、半導体装置を微細化しても低抵抗なコンタクトを形成することができる。また、上記のシリコン基板に設ける拡大凹部は、貫通孔でもよいが、望ましくは溝状の拡大凹部である。
【００１６】
本発明の請求項２の半導体装置は、シリコン基板の主表面に形成された不純物領域と、不純物領域を覆う層間絶縁膜と、不純物領域の上の層間絶縁膜を貫通し当該不純物領域の中にまで達するコンタクトホール内および当該コンタクトホール周囲の層間絶縁膜の上に形成されている導電膜と、不純物領域に囲まれるコンタクトホール底部の側壁および底面を覆っている金属シリサイド層とを備える。
【００１７】
上記の金属シリサイド層の形成により、半導体装置の微細化が進んでも平面的な面積を増大させずにコンタクト面積を増大させることができ、低抵抗コンタクトを得ることができる。また、上記のコンタクトホールは、層間絶縁膜の開口エッチングに引き続いて連続して半導体基板を異方性エッチングするので、これまでの製造工程にさらに製造工程を付加することなく形成することができる。
【００１８】
本発明の請求項３の半導体装置は、シリコン基板の主表面に形成された不純物領域と、不純物領域を覆う層間絶縁膜と、不純物領域の上の層間絶縁膜を貫通するコンタクトホール内および当該コンタクトホールの周囲の層間絶縁膜の上に形成されている導電膜と、コンタクトホール底部から不純物領域の中へ広がって延びる金属シリサイド層とを備えている。そして、当該金属シリサイド層を構成する金属原子は、シリサイド反応を行なう際に、Ｓｉ原子が当該金属の膜中に拡散する量よりも多くシリコン基板中に拡散する金属である。上記の金属としては、請求項４の半導体装置のように、金属シリサイドを構成する金属原子が、ＣｏおよびＮｉのうちのいずれかであることが望ましい。
【００１９】
シリサイド化熱処理時にＳｉ原子が当該金属の膜中に拡散する量よりも多くシリコン基板中に拡散する金属する原子として、例えばＣｏおよびＮｉを用いるのがよい。上記金属の採用により、従来のコンタクトホール形成工程および金属膜成膜工程を用いながら、従来よりも深く不純物領域に金属シリサイド層を形成することができる。また、径方向にも広がるので、上記金属シリサイド層の径は、上記コンタクトホールの下端部径よりも大きくなる。この結果、半導体装置を微細化しても、良好なコンタクトを形成することが可能となる。
【００２０】
本発明の請求項５の半導体装置の製造方法は、シリコン基板の主表面に不純物を注入して不純物領域を形成する工程と、不純物領域を覆う層間絶縁膜を成膜する工程と、不純物領域の上の層間絶縁膜にコンタクトホールを開口する工程と、コンタクトホールの開口に引き続いて、シリコン基板をエッチングしてコンタクトホール底部の径よりも大きい径の拡大凹部を不純物領域に設ける工程と、拡大凹部を埋めるように金属膜をコンタクトホール底部に成膜する工程とを備える。
【００２１】
上記の方法により、従来の製造方法に簡便な変更を加えるだけで、コンタクト抵抗を減少させることができる。この方法は半導体装置を微細化しても可能である。なお、上記の金属膜は、コンタクトホール底部に限定して成膜するのではなく、コンタクトホール底部を含めてコンタクトホール側壁および層間絶縁膜の上にも一体的に成膜することが望ましい。以後の説明においても、金属膜の成膜箇所について、同様である。
【００２２】
請求項６の半導体装置の製造方法では、請求項５の方法において、不純物領域に拡大凹部を設けるエッチングは、等方性エッチングおよびウエットエッチングのうちのいずれかのエッチングによって行う。
【００２３】
上記のエッチング法により、コンタクトホール下端の径よりも大きい径の拡大凹部を不純物領域である不純物領域内に形成することができ、簡便かつ安価にコンタクト面積を増大させることができる。
【００２４】
請求項７の半導体装置の製造方法では、請求項５または６の方法において、メタルＣＶＤ法を用いて拡大凹部を埋めるように金属膜をコンタクトホール底部に成膜する。
【００２５】
メタルＣＶＤ法を用いることにより、層間絶縁膜の底部に外周が広がる拡大凹部全体を埋めるように金属膜を成膜でき、コンタクト面積を増大させることができる。
【００２６】
請求項８の半導体装置の製造方法は、シリコン基板の主表面に不純物を注入して不純物領域を形成する工程と、不純物領域を覆う層間絶縁膜を成膜する工程と、不純物領域の上の層間絶縁膜を貫通し、当該不純物領域の中にまで達するコンタクトホールを開口する工程と、不純物領域によって囲まれるコンタクトホール底部の側壁および底面を覆って金属膜を形成する工程とを備える。
【００２７】
上記の構成により、半導体装置を微細化した上でコンタクト面積を広くとることができるので、微細化した半導体装置のコンタクト抵抗を低下させることが可能となる。
【００２８】
本発明の請求項９の半導体装置の製造方法は、シリコン基板の主表面に不純物を注入して不純物領域を形成する工程と、不純物領域を覆う層間絶縁膜を成膜する工程と、不純物領域の上の層間絶縁膜にコンタクトホールを開口する工程と、コンタクトホール底部に金属膜を成膜する工程と、金属膜とシリコンとを反応させ金属シリサイド層を形成するための熱処理工程とを備え、金属膜を構成する金属原子は、シリサイド反応を行なう際に、Ｓｉ原子が金属膜の中に拡散する量よりも多くシリコン基板中に拡散する金属である。上記金属膜としては、例えば、請求項１０の半導体装置のように、ＣｏおよびＮｉのうちのいずれかの金属膜を用いるのがよい。
【００２９】
上記の金属、例えばＣｏまたはＮｉは、シリサイド化熱処理工程において、Ｓｉ原子がが金属膜に拡散浸入する量よりも多くをシリコン基板内に拡散するものであり、金属シリサイドはコンタクトホール底部からシリコン基板の中にわたって形成される。この製造方法により、金属シリサイド層はコンタクトホール下端部の径よりも広い径をもって、従来よりも深く形成される。この結果、コンタクト面積が広がるので、コンタクト抵抗を低下させることができる。このコンタクト抵抗の低下は、従来の製造方法に比べて工数を多くする必要はなく、金属膜の材質を選択することにより可能となる。さらに、このコンタクト抵抗の低下は、半導体装置を微細化しても可能である。
【００３０】
請求項１１の半導体装置の製造方法では、請求項９または１０の方法において、金属膜がＣｏ膜である場合において、金属シリサイド層を形成するための熱処理として、４５０℃以下の熱処理および６００℃以上の熱処理のうち、いずれかの熱処理を加える。
【００３１】
Ｃｏは４５０℃以下または６００℃以上の温度域でシリコン中に拡散浸入してコバルトシリサイドを形成する。このため、不純物領域に深く、かつ拡大してコバルトシリサイド層が形成されるので、簡便にコンタクト面積を増大させ、コンタクト抵抗を低下させることができる。この方法は、処理工程の変更を伴わずに、金属膜の種類をコバルトにすることのみにより実現することができるので、既存の設備を用いて簡便に実施することができる。
【００３２】
請求項１２の半導体装置の製造方法では、請求項９または１０の方法において、金属膜がＣｏ膜である場合において、金属シリサイド層を形成するための熱処理として４５０℃以下の熱処理を加えた後に、コバルト膜のみを選択的に除去する工程と、その後に６００℃以上の熱処理を加える。
【００３３】
上記の方法により、シリコンの不純物領域のより深い位置にＣｏ2Ｓｉが形成され、次いでＣｏＳｉ2が形成されるので、微細化を図った半導体装置においても、簡便にコンタクト面積を増大させることができる。この方法は、処理工程の変更を伴わずに、金属膜の種類をコバルトにすることのみにより実現することができるので、既存の設備を用いて簡便に実施することができる。
【００３４】
請求項１３の半導体装置の製造方法は、請求項９〜１１の方法において、金属シリサイド層を形成する熱処理工程の後に、当該金属シリサイド層以外の金属膜を選択的に除去する工程をさらに備えている。
【００３５】
上記金属膜の除去により、配線用金属膜とシリコンとの反応がより完全に防止され、安定した配線系統を確保することができる。また、コンタクトホールの側壁に残る未反応の金属膜を除去することにより、コンタクトホールの金属膜による埋め込みをより容易にすることができる。
【００３６】
請求項１４の半導体装置の製造方法は、請求項１３の方法において、金属膜を形成する工程と、金属シリサイド層を形成する熱処理工程と、その金属シリサイド層以外の金属膜を選択的に除去する工程と、を複数回繰り返す。
【００３７】
上記の繰り返しにより、金属シリサイド層が不純物領域領域へより深く、より広く形成されるので、コンタクト面積が広くなり、コンタクト抵抗をより一層低下させることが可能となる。
【発明の効果】
【００３８】
本発明を用いることにより、半導体装置の微細化を推進しながら、低抵抗のコンタクトを形成することができ、高速ＭＰＵのデバイス等の高集積化に寄与することが期待される。
【図面の簡単な説明】
【００３９】
【図１】実施の形態１の半導体装置の製造において、シリコン基板に素子分離絶縁膜を形成した段階の断面図である。
【図２】図１の状態にゲート絶縁膜を形成した段階の断面図である。
【図３】図２の状態に多結晶体シリコンを成膜した段階の断面図である。
【図４】図３の状態の多結晶体シリコンに対してパターニングを行いゲート電極を形成した段階の断面図である。
【図５】図４の状態からゲート電極直下以外の領域のゲート絶縁膜を除去し、ゲート電極にサイドウォールを形成した段階の断面図である。
【図６】サイドウォールの両側のシリコン基板に不純物を注入してソース、ドレイン領域を形成した段階の断面図である。
【図７】図６の状態の上に層間絶縁膜を成膜した段階の断面図である。
【図８】図７に示す層間絶縁膜にコンタクトホールを開口した段階の断面図である。
【図９】図８の状態からさらにソース、ドレイン領域に拡大凹部を設けた段階の断面図である。
【図１０】図９の状態から金属膜とバリア層とを成膜した後、シリサイド化熱処理を行った段階の断面図である。
【図１１】図１０におけるＡ部拡大図である。
【図１２】図１０の状態に配線用金属膜を成膜した段階の断面図である。
【図１３】図１２の状態から配線用金属膜をパターニングしてソース、ドレイン配線およびゲート配線を形成し、半導体装置の骨格を完成させた段階の断面図である。
【図１４】実施の形態２の半導体装置の製造において、層間絶縁膜にコンタクトホールを開口した段階の断面図である。
【図１５】図１４の状態から金属膜およびバリア層を形成した段階の断面図である。
【図１６】図１５の状態にシリサイド化熱処理を施した後、配線用金属膜を成膜した段階の断面図である。
【図１７】図１６の配線用金属膜にパターニングを施し、ソース、ドレイン配線を形成した段階の断面図である。
【図１８】実施の形態３の半導体装置の製造において、コンタクトホール内および層間絶縁膜の上に金属膜を形成した段階の断面図である。
【図１９】図１８の状態に対してシリサイド化熱処理を施してコンタクトホール底部に金属シリサイド層を形成した段階の断面図である。
【図２０】図１９のＢ部拡大図である。
【図２１】図１９の状態から金属シリサイド以外の金属膜を除去する処理を行った後の断面図である。
【図２２】図２１の状態からバリア層を形成した段階の断面図である。
【図２３】図２２の状態から配線用金属膜を形成した段階の断面図である。
【図２４】図２３の状態の配線用金属膜にパターニング処理を施しソース、ドレイン配線およびゲート配線を形成した段階の断面図である。
【図２５】従来の半導体装置の製造において、層間絶縁膜を成膜した段階の断面図である。
【図２６】図２５の状態からコンタクトホールを開口した段階の断面図である。
【図２７】図２６のコンタクトホール内および層間絶縁膜の上に金属膜とバリア層とを連続して設けた段階の断面図である。
【図２８】図２７の状態にシリサイド化熱処理を施した段階の断面図である。
【図２９】図２８の状態に配線用金属膜を形成した段階の断面図である。
【図３０】図２９の状態から配線用金属膜をパターニングしてソース、ドレイン配線およびゲート配線を形成した段階の断面図である。
【図３１】図３０のＣ部拡大図である。
【発明を実施するための形態】
【００４０】
次に、図面を用いて本発明の実施の形態について説明する。
(実施の形態１）
本実施の形態では、コンタクトホール下端に連続して、不純物領域であるソース、ドレイン領域の中に当該コンタクトホール下端の径よりも大きな径の拡大凹部を設け、その中に金属膜を成膜して、コンタクト面積を向上させた半導体装置の製造方法を紹介する。半導体装置としては、ＭＰＵのロジック系デバイス等を対象にしている。まず、シリコン基板１に素子分離絶縁膜２を形成し、それぞれの素子形成領域(活性領域）の分離を行う(図１）。次に、上記シリコン基板の全面にゲート絶縁膜３を形成する(図２）。続いて、上記シリコン基板の全面に多結晶体シリコン膜４を形成した後(図３）、これをパターニングしてゲート電極５を形成する(図４）。ここでは、多結晶体シリコン単層をゲート電極として用いる例を示したが、多結晶体シリコン上に金属シリサイドを積層した、いわゆるポリサイド構造のゲート電極を用いてもよい。次に、サイドウォール６をゲート電極の両側に形成し(図５）、さらに、サイドウォール６の外側のシリコン基板１にソース、ドレイン領域となる不純物領域７を形成する(図６）。引き続き、熱処理を行って上記不純物領域７のイオン注入種を活性化する。
【００４１】
次に、図７に示すように、シリコン基板の全面に、PSG(Phosphate Silicate Glass)膜やBPSG(Boro-Phosphate Silicate Glass)膜等からなる層間絶縁膜８を成膜する。次に、層間絶縁膜８をエッチングしてコンタクトホール９を開口する(図８）。引き続き、図９に示すように、シリコン基板１に拡大凹部１９を設ける等方性エッチングを行う。図８に示すコンタクトホール９の異方性エッチング条件（ａ）および図９に示すシリコン基板に拡大凹部１９を設ける等方性エッチング条件(ｂ)は、それぞれ次の通りである。
(ａ)異方性エッチング条件：
エッチングガス：Ｃ4Ｆ8＋Ｏ2系
流量比 ：およそ、２：１
(ｂ)等方性エッチング条件：
エッチングガス：ＣＦ4＋Ｏ2系
流量比 ：およそ、４：１
いずれも、フッ化炭素（ＣｘＦｙ）＋Ｏ2というエッチングガス系でのエッチングになるが、ＣｘＦｙのＦに対するＣの比率が大きくなると、異方性エッチングの度合いが強くなるという特質を有している。したがって、層間絶縁膜８の異方性エッチングからシリコン基板の等方性エッチングの切換えは、ガス系を切り換えることによって行うことができる。また、上記のシリコン基板に拡大凹部１９を設ける等方性エッチングは、上記のドライエッチングに代えて、下記のウエットエッチング(ｃ)によって行うことができる。
(ｃ)ウエットエッチング条件：
エッチ液：フッ酸(ＨＦ）＋硝酸(ＨＮＯ3）またはアンモニア水（ＮＨ4ＯＨ）
次に、メタルＣＶＤ法により、上記の拡大凹部１９を埋めるようにコンタクト層となる金属膜１０を成膜する。この金属膜１０は、拡大凹部１９の底の凹状のシリコン基板面に沿って形成され、また、コンタクトホール内壁を覆って形成される。さらに、その上にバリア層１１が成膜される(図１０）。バリア層１１には、ＴｉＮ等を用いるのがよい。次に、上記のようにして形成された金属膜１０の構造について詳細に説明する。図１１は、図１０におけるＡ部拡大図である。上記のように、メタルＣＶＤ法により金属膜１０を成膜した後、熱処理を加えることによって金属膜１０とシリコン基板１とが接する部分に金属シリサイドが形成される。上記の金属膜は、大部分、拡大凹部の底の凹状のシリコン基板面から一様に成長する。しかし、拡大凹部の隅に形成される金属膜にはシーム２０が形成される。拡大凹部の隅の部分では、メタルＣＶＤ法により金属膜１０を成膜するとき、拡大凹部１９に露出している層間絶縁膜８の底面２７と拡大凹部の底部の凹状のシリコン基板面２８とに金属膜が生成して拡大凹部の中に向かって成長してゆく。層間絶縁膜８の底面２７から成長した金属膜(上側金属膜）と、拡大凹部の底部から成長した金属膜(下側金属膜）とは、会合してシーム２０を形成する。熱処理によってシリサイド化処理を行うと、上側金属膜も下側金属膜もシリコン基板に接する付近のものは金属シリサイドとなる。すなわち、それぞれ上側金属シリサイド２５と下側金属シリサイド２６となる。図１１において、境界２１は、金属シリサイドが形成される境界を示し、この境界２１より上側では、シリコン基板から隔たっているので、金属シリサイドは生成しない。この後、配線を形成するタングステンなどで金属膜１３を成膜し(図１２）、その配線用金属膜をエッチングして金属配線１４を形成し、半導体装置の骨格を完成させる(図１３）。金属膜１３はコンタクトホールの埋め込みのみに使用し、別に配線用金属膜成膜して金属配線を形成してもよい。この図１３に示す半導体装置は、ＭＰＵ(Micro Processor Unit)のロジック系のデバイス等として用いることができる。また、容量を付随させると、ＤＲＡＭ等のメモリとしても用いることができる。
【００４２】
本実施の形態では、層間絶縁膜へのコンタクトホールの開口に引き続いてシリコン基板への等方性エッチングまたはウエットエッチングによる拡大した拡大凹部の形成により、広いコンタクト面積を形成することができる。このため、微細化された半導体装置においても、簡便にかつ安価に良好なコンタクトを形成することが可能となる。また、この方法は、上記特開昭６０−１８７０６０号公報に開示されている方法と比較して、下記の利点を有する。特開昭６０−１８７０６０号公報に記載の発明では、基板に形成した溝部を金属シリサイドで埋め込んでいる。
【００４３】
上記の半導体装置の製造方法は、上記特開昭６０−１８７０６０号公報に開示されている方法と比較して、下記の利点を有する。特開昭６０−１８７０６０号公報に記載の発明で開示されているコンタクトホール開口と基板の溝部形成とを別々に行う方法との相違は、本実施の形態では、コンタクトホール開口に引き続いてシリコン基板に拡大凹部を掘り込む点にある。このため、コンタクトホール底部に自己整合的に径の大きい拡大凹部を基板に設けることができるとともに、工程数も少なくできる利点を有する。
【００４４】
(実施の形態２）
本実施の形態では、層間絶縁膜を貫通してソース、ドレイン領域の中にまで達するコンタクトホールを開口し、コンタクト面積を増大させる。まず、本実施の形態における半導体装置の製造方法を説明する。図１４は、本実施の形態において、層間絶縁膜８を成膜した後、コンタクトホール９を層間絶縁膜を貫通してソース、ドレイン領域の中に達するように開口した段階の断面図である。また、ゲート電極５の上にもコンタクトホールを開口する。このとき、図１４に示すように、シリコン基板１の中にまで掘り込むエッチングを行うことが、本実施の形態における第１の特徴である。このときのエッチングは、実施の形態１に示したエッチング条件(ａ)を用いて行う。次に、金属膜１０とバリア層１１とを連続して成膜する(図１５）。続いて、熱処理を加えることによって、シリコン基板を掘り込んで形成したコンタクトホール底部と側壁に形成された金属膜１０をシリサイド化して金属シリサイド１２を形成する(図１６）。ここで、基板を掘り込んで形成したコンタクトホール底部の側壁にも金属シリサイド１２を形成することが、本実施の形態の第２の特徴である。
【００４５】
この後に、タングステンからなる配線用金属膜１３を形成する(図１６）。このとき、配線用金属膜１３によって基板に掘り込んだコンタクトホール底部も埋め込む。さらに、配線用金属膜１３をエッチングして金属配線１４を形成する(図１７）。この図１７に示す半導体装置は、ＭＰＵ等のロジック系のデバイス等に用いられる。さらに、容量を付加すればＤＲＡＭ等のメモリとしても用いることができる。
【００４６】
上記の半導体装置の製造方法は、上記特開昭６０−１８７０６０号公報に開示されている方法と比較して、下記の利点を有する。特開昭６０−１８７０６０号公報に記載の発明で開示されているコンタクトホール開口と基板の溝部形成とを別々に行う方法との相違は、本実施の形態では、コンタクトホール開口時にシリコン基板まで掘り込むエッチングを行う点にある。このため、コンタクトホール底部において自己整合的に基板の掘り込みを行うことができるとともに、工程数も少なくできる利点を有する。
【００４７】
また、特開昭６０−１８７０６０号公報に記載の発明では、基板に形成した溝部を金属シリサイドで埋め込んでいる。ここで、溝部を金属シリサイドで埋め込んだ場合、金属シリサイドは金属と比較して高抵抗なので、コンタクト抵抗に金属シリサイド膜の抵抗が加わってしまい、抵抗が増加してしまう。一方、溝部を金属で埋め込んだ場合には、コンタクト部を形成した後の熱処理によってシリコンと金属の反応が発生してしまう。シリコンと金属とが反応すると、抵抗が増加するばかりでなく、ボイドの発生によって接続不良となる可能性がある。本実施の形態では、まず基板に掘り込んだコンタクトホール底部の側壁と底部とに金属シリサイド層を形成しているため、コンタクト抵抗に寄与するシリコンとシリサイドとの界面の面積を増加させる効果がある。また、基板に掘り込んだコンタクトホール底部を金属で埋め込んでいるため、抵抗を下げることができ、かつ金属配線１４と金属シリサイド層１２との間にバリア層１１が介在しているため、配線を形成した後に熱処理を加えても金属がシリサイド化されることはない。
【００４８】
(実施の形態３）
本実施例では、コンタクトホール底部からシリコン基板の中にかけてできるだけ厚い金属シリサイド層を形成することによってシリコンと金属シリサイド層との界面を増加させて、コンタクト抵抗の低減をはかった半導体装置を紹介する。
【００４９】
図１８は、層間絶縁膜８を成膜し、ゲート電極５の上およびソース、ドレイン領域７の上にコンタクトホール９を開口し金属膜１０を成膜した段階の断面図である。この金属膜１０には、シリサイド化熱処理を加えた際に、Ｓｉ原子がその金属膜中に拡散浸入する量よりも多く当該金属原子がシリコン中に拡散する金属を用いる。この金属の例としては、コバルト(Ｃｏ)、ニッケル(Ｎｉ)を挙げることができる。シリサイド化熱処理を加えることにより、金属膜１０とシリコンとを反応させて、上記した金属シリサイド層を形成する(図１９）。図１９のＢ部拡大図を図２０に示す。シリサイド化熱処理時に、Ｓｉ原子が金属膜中に拡散する量よりも多く金属原子のほうがシリコン中に拡散してゆく。このため、図２０に示すように、深い金属シリサイド層１２を形成することが可能となる。また、拡散距離に相当する長さだけ金属シリサイドの径は、コンタクトホール下端の径より広くなる。これに対して、従来のコンタクト層として使用されているチタン(Ｔｉ)は、シリコンが金属中に拡散することによって金属シリサイドを形成するので、形成されるシリサイド層は浅くなる。また、コンタクトホール下端の径より、それほど大きな径にならない。
【００５０】
次に、金属シリサイド１２を溶解しないで金属層１０を溶解する薬液、例えば（硫酸＋過酸化水素水）を用いて金属層１０を選択的に除去する(図２１）。この金属層１０の除去は省略してもよい。ただし、後記するように、（金属膜１０の成膜→シリサイド化熱処理→金属層１０の除去）を繰り返すことにより、金属シリサイド層をソース、ドレイン領域に深く形成する場合には省略することはできない。この金属層１０の除去を行わないと、金属膜１０がコンタクトホールを狭くしてしまうからである。その後、その上にＴｉＮからなるバリア層を形成する(図２２）。続いて、配線を形成するタングステンなどにより配線用金属膜１３を成膜する(図２３）。さらに配線用金属膜１３をエッチングして金属配線１４を形成する(図２４）。
【００５１】
本実施の形態のポイントは、Ｓｉ原子が金属膜中に拡散する量よりも多く原子がシリコン基板中に拡散する金属を用い、シリコン基板側の深い位置でシリサイド反応を生じさせることにある。シリサイド化熱処理によってコンタクト底部に自己整合的にシリサイド層１２を形成する際、金属原子はシリコン中に拡散し、シリコン基板中に深く金属シリサイド層が形成される。基板中に深く金属シリサイドが形成される場合、シリコンと金属シリサイドとの界面の接触面積Ｓをウエハ垂直方向に拡大することができ、その結果、微細化をした半導体装置においても低いコンタクト抵抗を得ることができる。上記の半導体装置はＭＰＵのロジック系のデバイスとして用いることができる。しかし、容量を付随させるなどして、ＤＲＡＭ等のメモリとしても用いることができる。
【００５２】
金属膜にＣｏを用いた場合についてさらに詳しく説明する。Ｃｏのシリサイド化反応は、温度域に応じて次の反応が起きることが知られている。
（４００〜４５０℃）：Ｃｏ＋Ｓｉ→Ｃｏ2Ｓｉ
（４５０〜６００℃）：Ｃｏ2Ｓｉ＋Ｓｉ→２ＣｏＳｉ
（６００℃以上）： ＣｏＳｉ＋Ｓｉ→ＣｏＳｉ2
上記の反応のうち、Ｃｏ＋Ｓｉ→Ｃｏ2Ｓｉの反応、およびＣｏＳｉ＋Ｓｉ→ＣｏＳｉ2の反応は金属原子がシリコン中に拡散することによって進行する。一方、Ｃｏ2Ｓｉ＋Ｓｉ→２ＣｏＳｉの反応はシリコンが金属中に拡散することによって進行する。したがって、図１９に示すように、金属シリサイドを形成する熱処理は、４５０℃以下または６００℃以上で行うことが有効である。また、４５０℃以下の熱処理を加えた後に、金属膜を選択的に除去し、その後に６００℃以上の熱処理を加えてもよい。
【００５３】
さらに深い金属シリサイド層を形成する手法としては、(ｄ1）金属層１０を成膜した後(図１８）に、(ｄ2）熱処理によって金属シリサイド１２を形成する(図１９）。次に、(ｄ3）未反応金属層を選択的に除去する(図２１）、という(ｄ1）→(ｄ2）→(ｄ3）の工程を複数回繰り返すという方法がある。金属シリサイドを形成する工程を複数回繰り返すことによって、金属シリサイドはより深く形成され、シリコンと金属シリサイドとの接触面積が増大する。このため、半導体装置の微細化を遂行しながらコンタクト抵抗を減少させることができる。
【００５４】
上記において、本発明の実施の形態について説明を行ったが、上記に開示された本発明の実施の形態は、あくまで例示であって、本発明の範囲はこれら発明の実施の形態に限定されない。本発明の範囲は、特許請求の範囲の記載によって示され、さらに特許請求の範囲の記載と均等の意味および範囲内でのすべての変更を含む。
【産業上の利用可能性】
【００５５】
本発明は、コンタクトホールを備えた半導体装置に有効に利用される。
【符号の説明】
【００５６】
１ シリコン基板、２ 素子分離絶縁膜、３ ゲート絶縁膜、４ 多結晶体シリコン、５ ゲート電極、６ サイドウォール、７ ソース、ドレイン領域、８ 層間絶縁膜、９ コンタクトホール、１０ 金属膜、１１ バリア層、１２ 金属シリサイド、１３ 配線用金属膜、１４ 金属配線、１９ 拡大凹部、２０ シーム(界面）、２１ 金属シリサイドと金属膜との境界線、２５ 上側金属シリサイド層、２６ 下側金属シリサイド層、２７ 層間絶縁膜底面、２８ 不純物領域表面（拡大凹部底部）。
【技術分野】
【０００１】
本発明は、半導体装置およびその製造方法に関し、特にソース、ドレイン配線とソース、ドレイン領域とのコンタクト抵抗を低減した、ＭＰＵ(Micro Processing Unit)のロジック系デバイス等の半導体装置およびその製造方法に関するものである。
【背景技術】
【０００２】
シリコン基板と金属配線とを電気的に接続するために開口されるコンタクトホールは、半導体装置の微細化のためには径を小さくすることが望ましく、一方、低抵抗のコンタクトを形成するためには径を大きくすることが望ましい。このため、半導体装置の微細化の進行に伴い、コンタクトホール形成技術は重要な位置を占めるようになっている。一般に、シリコン基板と金属膜とのコンタクト抵抗を減らすことを目的に、上記コンタクトホール底部には金属シリサイド膜が成膜される。図２５は、従来の製造方法において、シリコン基板の全面に、PSG(Phosphate Silicate Glass)膜やBPSG(Boro-Phosphate Silicate Glass)膜等からなる層間絶縁膜１０８を成膜した段階の断面図である。シリコン基板１０１には各素子形成領域を分離する素子分離絶縁膜１０２、ソース、ドレイン領域となる不純物領域１０７、ゲート絶縁膜１０３、サイドウォール１０６を有するゲート電極１０５、ならびにゲート電極および不純物領域（ソース、ドレイン領域）１０７を覆う層間絶縁膜１０８が形成されている。
【０００３】
この段階にいたる、従来の半導体装置の製造方法は、次のとおりである。まず、シリコン基板１０１に素子分離絶縁膜１０２を形成し、それぞれの素子形成領域の分離を行う。次に、ゲート絶縁膜の上の全面にゲート絶縁膜１０３を形成し、続いて、上記シリコン基板の全面に多結晶体シリコン膜１０４を形成し、これをパターニングしてゲート電極１０５を形成する。ここでは、多結晶体シリコン単層をゲート電極として用いる例を示したが、多結晶体シリコン上に金属シリサイドを積層した、いわゆるポリサイド構造のゲート電極を用いてもよい。次に、サイドウォール１０６をゲート電極の両側に形成し、さらに、サイドウォール１０６の外側のシリコン基板１０１にソース、ドレイン領域となる不純物領域１０７を形成する。イオン注入を行った後に、引き続き、熱処理を行って上記不純物領域１０７のイオン注入種を活性化する。この後に、図２５に示したように、層間絶縁膜１０８を形成する。
【０００４】
続いて、図２６に示すように、ゲート電極１０５の上および不純物領域の上の所定の位置にコンタクトホール１０９を開口する。次に、コンタクト層となる金属膜１１０およびバリア層となる金属膜１１１とを連続して形成する(図２７）。ここで、バリア層１１１はシリコンと金属配線とが反応することを防止するために設けられている。続いて、熱処理を加えることによって、コンタクトホール底部に形成されたコンタクト層の金属層１１０を熱処理によってシリサイド化して金属シリサイド１１２を形成する(図２８）。この後、配線を形成するタングステンなどで導電膜である配線用金属膜１１３を成膜し(図２９）、その配線用金属膜をエッチングして金属配線１１４を形成する(図３０）。図３１に、図３０のＣ部拡大図を示す。コンタクトホール１０９の底部には、金属シリサイド層１１２が形成されており、金属配線１１４と金属シリサイド層１１２との間には、金属配線とシリコンとが反応することを防止するバリアメタル１１１が形成されている。
【０００５】
このようなコンタクト部のコンタクト抵抗は、金属配線１１４の抵抗、金属配線１１４とバリア層１１１との界面抵抗、バリア層１１１の抵抗、バリア層１１１と金属シリサイド層１１２との界面抵抗、金属シリサイド層１１２の抵抗、金属シリサイド層１１２とソース、ドレイン領域１０７との界面抵抗、の総和によって決定される。しかし、これらの要素の中で、金属シリサイド層１１２とソース、ドレイン領域との界面抵抗が他の抵抗と比較して最も大きいので、この界面抵抗によってコンタクト抵抗は支配されることになる。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開昭６０−１８７０６０号公報
【特許文献２】特開平８−１７２１２５号公報
【特許文献３】特開平３−２８０５３２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
ここで、問題となる金属シリサイド層１１２とソース、ドレイン領域１０７との界面抵抗は、次式によって表わされる。
【０００８】
界面抵抗Ｒ＝ρ／Ｓ・・・・・・・・・・(１)
ρ：金属シリサイド層とシリコン基板との界面の界面抵抗率
Ｓ：金属シリサイド層とシリコン基板との界面の接触面積
年々、着実に進行してゆく半導体装置の微細化、高集積化に伴ってコンタクトホール径は縮小されており、金属シリサイド層とシリコン基板との界面の接触面積Ｓは小さくなり、コンタクト抵抗の増大が問題となってきている。このコンタクト抵抗増大の問題を解決するためには、上記の式(１)より下記の２つの方法が考えられる。
(Ａ)シリコン基板と金属シリサイド層との界面の界面抵抗率ρの低減
(Ｂ)シリコン基板と金属シリサイド層との界面の接触面積Ｓの拡大
上記(Ｂ)の接触面積の拡大に着目してコンタクト抵抗の低減を行った従来例について説明する。接触面積Ｓを拡大する手法は、(ａ)シリコン基板と金属シリサイドとの界面をウエハの厚さ方向に拡大する手法、(ｂ)同界面をウエハ面に平行に拡大する手法、(ｃ)コンタクトホール底部のシリコン基板と金属シリサイドとの界面の面積を増大させる手法、に大別できる。
【０００９】
(ａ)上記界面をウエハの厚さ方向に拡大する手法は、コンタクト部の平面的な面積を拡大することなく、ホール径が縮小された場合にもコンタクト抵抗を低減できるので、半導体装置の微細化との両立をはかるという点では最も有効な手法である。この手法を用いた例として、半導体基板の不純物領域に溝を形成した後に、その溝に金属または金属シリサイドを埋め込み、その上にコンタクトホールを形成する方法がある（特開昭６０−１８７０６０号公報）。この方法ではシリコン基板に溝を形成する工程と、コンタクトホールを形成する工程とを、それぞれ別々に行うため、工程数が増大するという問題がある。
【００１０】
(ｂ)ウエハ面に平行な方向に拡大する手法を用いた例として、コンタクトホール断面よりも広い面積の金属シリサイド層を形成した方法がある(特開平８−１７２１２５号公報）。しかし、この方法では、コンタクトホール断面よりも広い面積の金属シリサイド層の形成工程が複雑になりコスト増を招く欠点がある。
(ｃ)コンタクホール底部における上記界面の面積を増大させた例として、コンタクトホール底部に微細凹凸を形成する方法（特開平３−２８０５３２号公報）がある。この方法の場合、コンタクトホールの径を拡大することなく、シリコン基板と金属シリサイドとの界面の面積Ｓを増大できる利点を有している。しかしながら、凹凸を形成するコンタクトホール底部の面積自体に限度があるため、コンタクトホール径が縮小された場合、コンタクト抵抗上昇を抑制する効果が小さくなる問題がある。
【００１１】
本発明は、半導体装置の微細化に対処しうる、製造が容易で安価な低コンタクト抵抗の半導体装置およびその製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１２】
本発明の請求項１の半導体装置は、シリコン基板の主表面に形成された不純物領域と、不純物領域を覆う層間絶縁膜と、不純物領域の上の層間絶縁膜を貫通するコンタクトホール内および当該コンタクトホール周囲の層間絶縁膜の上に形成されている導電膜とを有する。また、この装置は、コンタクトホール底部より下側の不純物領域において、不純物領域に接して囲まれ、コンタクトホール下端の径よりも大きな径を有する金属シリサイド層とを備える。さらに、この装置における、上記金属シリサイド層は、コンタクトホール下端の層間絶縁膜の底面に接する上側金属シリサイド層と、不純物領域に接する下側金属シリサイド層との境界をなす界面を含む。
【００１３】
上記の金属シリサイド層は、コンタクトホール底部の不純物領域に形成された拡大凹部の底に沿って形成されている。この拡大凹部は、層間絶縁膜を貫通するコンタクトホールよりも大きな径を有している。このため、金属シリサイド層となる金属膜を拡大凹部の隅にまで形成するためには、メタルＣＶＤ(Chemical Vapor Deposition)法などを用いて形成する。このとき、上記拡大凹部の隅の部分に形成される金属膜は、拡大凹部の底からだけでなく、層間絶縁膜の底面からも発生する。層間絶縁膜の底面から発生した上側金属膜と、拡大凹部の隅の底面から発生した下側金属膜とは、それぞれ拡大凹部の上および下から拡大凹部の内側に向かって成長するので、それらは拡大凹部の中で会合し、拡大凹部の隅で界面を形成する。この界面はシームと呼ばれることがある。一方、大部分の拡大凹部では、その底面から金属膜を成長させる。これらの金属膜は、シリコン基板に接する部分で金属シリサイドとなる。隅の部分のシームを含む金属膜もシリコン基板に接する部分に近いので、金属シリサイドとなる。
【００１４】
なお、コンタクトホール内に形成する導電膜または金属膜と、コンタクトホール周囲の層間絶縁膜の上に形成する導電膜または金属膜とは、別々に形成されたものでもよいし、同じ機会に形成されたものでもよい。
【００１５】
上記の拡大凹部はコンタクトホール開口後に引き続いて設けるので、特に従来の製造工程の順序を変化させる付加的な工程が必要ではない。したがって、上記本発明の製造方法は簡便に実施することができる。このように、コンタクトホール開口部よりも広い拡大凹部にオーミックコンタクトを形成し接触面積を増大させることにより、半導体装置を微細化しても低抵抗なコンタクトを形成することができる。また、上記のシリコン基板に設ける拡大凹部は、貫通孔でもよいが、望ましくは溝状の拡大凹部である。
【００１６】
本発明の請求項２の半導体装置は、シリコン基板の主表面に形成された不純物領域と、不純物領域を覆う層間絶縁膜と、不純物領域の上の層間絶縁膜を貫通し当該不純物領域の中にまで達するコンタクトホール内および当該コンタクトホール周囲の層間絶縁膜の上に形成されている導電膜と、不純物領域に囲まれるコンタクトホール底部の側壁および底面を覆っている金属シリサイド層とを備える。
【００１７】
上記の金属シリサイド層の形成により、半導体装置の微細化が進んでも平面的な面積を増大させずにコンタクト面積を増大させることができ、低抵抗コンタクトを得ることができる。また、上記のコンタクトホールは、層間絶縁膜の開口エッチングに引き続いて連続して半導体基板を異方性エッチングするので、これまでの製造工程にさらに製造工程を付加することなく形成することができる。
【００１８】
本発明の請求項３の半導体装置は、シリコン基板の主表面に形成された不純物領域と、不純物領域を覆う層間絶縁膜と、不純物領域の上の層間絶縁膜を貫通するコンタクトホール内および当該コンタクトホールの周囲の層間絶縁膜の上に形成されている導電膜と、コンタクトホール底部から不純物領域の中へ広がって延びる金属シリサイド層とを備えている。そして、当該金属シリサイド層を構成する金属原子は、シリサイド反応を行なう際に、Ｓｉ原子が当該金属の膜中に拡散する量よりも多くシリコン基板中に拡散する金属である。上記の金属としては、請求項４の半導体装置のように、金属シリサイドを構成する金属原子が、ＣｏおよびＮｉのうちのいずれかであることが望ましい。
【００１９】
シリサイド化熱処理時にＳｉ原子が当該金属の膜中に拡散する量よりも多くシリコン基板中に拡散する金属する原子として、例えばＣｏおよびＮｉを用いるのがよい。上記金属の採用により、従来のコンタクトホール形成工程および金属膜成膜工程を用いながら、従来よりも深く不純物領域に金属シリサイド層を形成することができる。また、径方向にも広がるので、上記金属シリサイド層の径は、上記コンタクトホールの下端部径よりも大きくなる。この結果、半導体装置を微細化しても、良好なコンタクトを形成することが可能となる。
【００２０】
本発明の請求項５の半導体装置の製造方法は、シリコン基板の主表面に不純物を注入して不純物領域を形成する工程と、不純物領域を覆う層間絶縁膜を成膜する工程と、不純物領域の上の層間絶縁膜にコンタクトホールを開口する工程と、コンタクトホールの開口に引き続いて、シリコン基板をエッチングしてコンタクトホール底部の径よりも大きい径の拡大凹部を不純物領域に設ける工程と、拡大凹部を埋めるように金属膜をコンタクトホール底部に成膜する工程とを備える。
【００２１】
上記の方法により、従来の製造方法に簡便な変更を加えるだけで、コンタクト抵抗を減少させることができる。この方法は半導体装置を微細化しても可能である。なお、上記の金属膜は、コンタクトホール底部に限定して成膜するのではなく、コンタクトホール底部を含めてコンタクトホール側壁および層間絶縁膜の上にも一体的に成膜することが望ましい。以後の説明においても、金属膜の成膜箇所について、同様である。
【００２２】
請求項６の半導体装置の製造方法では、請求項５の方法において、不純物領域に拡大凹部を設けるエッチングは、等方性エッチングおよびウエットエッチングのうちのいずれかのエッチングによって行う。
【００２３】
上記のエッチング法により、コンタクトホール下端の径よりも大きい径の拡大凹部を不純物領域である不純物領域内に形成することができ、簡便かつ安価にコンタクト面積を増大させることができる。
【００２４】
請求項７の半導体装置の製造方法では、請求項５または６の方法において、メタルＣＶＤ法を用いて拡大凹部を埋めるように金属膜をコンタクトホール底部に成膜する。
【００２５】
メタルＣＶＤ法を用いることにより、層間絶縁膜の底部に外周が広がる拡大凹部全体を埋めるように金属膜を成膜でき、コンタクト面積を増大させることができる。
【００２６】
請求項８の半導体装置の製造方法は、シリコン基板の主表面に不純物を注入して不純物領域を形成する工程と、不純物領域を覆う層間絶縁膜を成膜する工程と、不純物領域の上の層間絶縁膜を貫通し、当該不純物領域の中にまで達するコンタクトホールを開口する工程と、不純物領域によって囲まれるコンタクトホール底部の側壁および底面を覆って金属膜を形成する工程とを備える。
【００２７】
上記の構成により、半導体装置を微細化した上でコンタクト面積を広くとることができるので、微細化した半導体装置のコンタクト抵抗を低下させることが可能となる。
【００２８】
本発明の請求項９の半導体装置の製造方法は、シリコン基板の主表面に不純物を注入して不純物領域を形成する工程と、不純物領域を覆う層間絶縁膜を成膜する工程と、不純物領域の上の層間絶縁膜にコンタクトホールを開口する工程と、コンタクトホール底部に金属膜を成膜する工程と、金属膜とシリコンとを反応させ金属シリサイド層を形成するための熱処理工程とを備え、金属膜を構成する金属原子は、シリサイド反応を行なう際に、Ｓｉ原子が金属膜の中に拡散する量よりも多くシリコン基板中に拡散する金属である。上記金属膜としては、例えば、請求項１０の半導体装置のように、ＣｏおよびＮｉのうちのいずれかの金属膜を用いるのがよい。
【００２９】
上記の金属、例えばＣｏまたはＮｉは、シリサイド化熱処理工程において、Ｓｉ原子がが金属膜に拡散浸入する量よりも多くをシリコン基板内に拡散するものであり、金属シリサイドはコンタクトホール底部からシリコン基板の中にわたって形成される。この製造方法により、金属シリサイド層はコンタクトホール下端部の径よりも広い径をもって、従来よりも深く形成される。この結果、コンタクト面積が広がるので、コンタクト抵抗を低下させることができる。このコンタクト抵抗の低下は、従来の製造方法に比べて工数を多くする必要はなく、金属膜の材質を選択することにより可能となる。さらに、このコンタクト抵抗の低下は、半導体装置を微細化しても可能である。
【００３０】
請求項１１の半導体装置の製造方法では、請求項９または１０の方法において、金属膜がＣｏ膜である場合において、金属シリサイド層を形成するための熱処理として、４５０℃以下の熱処理および６００℃以上の熱処理のうち、いずれかの熱処理を加える。
【００３１】
Ｃｏは４５０℃以下または６００℃以上の温度域でシリコン中に拡散浸入してコバルトシリサイドを形成する。このため、不純物領域に深く、かつ拡大してコバルトシリサイド層が形成されるので、簡便にコンタクト面積を増大させ、コンタクト抵抗を低下させることができる。この方法は、処理工程の変更を伴わずに、金属膜の種類をコバルトにすることのみにより実現することができるので、既存の設備を用いて簡便に実施することができる。
【００３２】
請求項１２の半導体装置の製造方法では、請求項９または１０の方法において、金属膜がＣｏ膜である場合において、金属シリサイド層を形成するための熱処理として４５０℃以下の熱処理を加えた後に、コバルト膜のみを選択的に除去する工程と、その後に６００℃以上の熱処理を加える。
【００３３】
上記の方法により、シリコンの不純物領域のより深い位置にＣｏ2Ｓｉが形成され、次いでＣｏＳｉ2が形成されるので、微細化を図った半導体装置においても、簡便にコンタクト面積を増大させることができる。この方法は、処理工程の変更を伴わずに、金属膜の種類をコバルトにすることのみにより実現することができるので、既存の設備を用いて簡便に実施することができる。
【００３４】
請求項１３の半導体装置の製造方法は、請求項９〜１１の方法において、金属シリサイド層を形成する熱処理工程の後に、当該金属シリサイド層以外の金属膜を選択的に除去する工程をさらに備えている。
【００３５】
上記金属膜の除去により、配線用金属膜とシリコンとの反応がより完全に防止され、安定した配線系統を確保することができる。また、コンタクトホールの側壁に残る未反応の金属膜を除去することにより、コンタクトホールの金属膜による埋め込みをより容易にすることができる。
【００３６】
請求項１４の半導体装置の製造方法は、請求項１３の方法において、金属膜を形成する工程と、金属シリサイド層を形成する熱処理工程と、その金属シリサイド層以外の金属膜を選択的に除去する工程と、を複数回繰り返す。
【００３７】
上記の繰り返しにより、金属シリサイド層が不純物領域領域へより深く、より広く形成されるので、コンタクト面積が広くなり、コンタクト抵抗をより一層低下させることが可能となる。
【発明の効果】
【００３８】
本発明を用いることにより、半導体装置の微細化を推進しながら、低抵抗のコンタクトを形成することができ、高速ＭＰＵのデバイス等の高集積化に寄与することが期待される。
【図面の簡単な説明】
【００３９】
【図１】実施の形態１の半導体装置の製造において、シリコン基板に素子分離絶縁膜を形成した段階の断面図である。
【図２】図１の状態にゲート絶縁膜を形成した段階の断面図である。
【図３】図２の状態に多結晶体シリコンを成膜した段階の断面図である。
【図４】図３の状態の多結晶体シリコンに対してパターニングを行いゲート電極を形成した段階の断面図である。
【図５】図４の状態からゲート電極直下以外の領域のゲート絶縁膜を除去し、ゲート電極にサイドウォールを形成した段階の断面図である。
【図６】サイドウォールの両側のシリコン基板に不純物を注入してソース、ドレイン領域を形成した段階の断面図である。
【図７】図６の状態の上に層間絶縁膜を成膜した段階の断面図である。
【図８】図７に示す層間絶縁膜にコンタクトホールを開口した段階の断面図である。
【図９】図８の状態からさらにソース、ドレイン領域に拡大凹部を設けた段階の断面図である。
【図１０】図９の状態から金属膜とバリア層とを成膜した後、シリサイド化熱処理を行った段階の断面図である。
【図１１】図１０におけるＡ部拡大図である。
【図１２】図１０の状態に配線用金属膜を成膜した段階の断面図である。
【図１３】図１２の状態から配線用金属膜をパターニングしてソース、ドレイン配線およびゲート配線を形成し、半導体装置の骨格を完成させた段階の断面図である。
【図１４】実施の形態２の半導体装置の製造において、層間絶縁膜にコンタクトホールを開口した段階の断面図である。
【図１５】図１４の状態から金属膜およびバリア層を形成した段階の断面図である。
【図１６】図１５の状態にシリサイド化熱処理を施した後、配線用金属膜を成膜した段階の断面図である。
【図１７】図１６の配線用金属膜にパターニングを施し、ソース、ドレイン配線を形成した段階の断面図である。
【図１８】実施の形態３の半導体装置の製造において、コンタクトホール内および層間絶縁膜の上に金属膜を形成した段階の断面図である。
【図１９】図１８の状態に対してシリサイド化熱処理を施してコンタクトホール底部に金属シリサイド層を形成した段階の断面図である。
【図２０】図１９のＢ部拡大図である。
【図２１】図１９の状態から金属シリサイド以外の金属膜を除去する処理を行った後の断面図である。
【図２２】図２１の状態からバリア層を形成した段階の断面図である。
【図２３】図２２の状態から配線用金属膜を形成した段階の断面図である。
【図２４】図２３の状態の配線用金属膜にパターニング処理を施しソース、ドレイン配線およびゲート配線を形成した段階の断面図である。
【図２５】従来の半導体装置の製造において、層間絶縁膜を成膜した段階の断面図である。
【図２６】図２５の状態からコンタクトホールを開口した段階の断面図である。
【図２７】図２６のコンタクトホール内および層間絶縁膜の上に金属膜とバリア層とを連続して設けた段階の断面図である。
【図２８】図２７の状態にシリサイド化熱処理を施した段階の断面図である。
【図２９】図２８の状態に配線用金属膜を形成した段階の断面図である。
【図３０】図２９の状態から配線用金属膜をパターニングしてソース、ドレイン配線およびゲート配線を形成した段階の断面図である。
【図３１】図３０のＣ部拡大図である。
【発明を実施するための形態】
【００４０】
次に、図面を用いて本発明の実施の形態について説明する。
(実施の形態１）
本実施の形態では、コンタクトホール下端に連続して、不純物領域であるソース、ドレイン領域の中に当該コンタクトホール下端の径よりも大きな径の拡大凹部を設け、その中に金属膜を成膜して、コンタクト面積を向上させた半導体装置の製造方法を紹介する。半導体装置としては、ＭＰＵのロジック系デバイス等を対象にしている。まず、シリコン基板１に素子分離絶縁膜２を形成し、それぞれの素子形成領域(活性領域）の分離を行う(図１）。次に、上記シリコン基板の全面にゲート絶縁膜３を形成する(図２）。続いて、上記シリコン基板の全面に多結晶体シリコン膜４を形成した後(図３）、これをパターニングしてゲート電極５を形成する(図４）。ここでは、多結晶体シリコン単層をゲート電極として用いる例を示したが、多結晶体シリコン上に金属シリサイドを積層した、いわゆるポリサイド構造のゲート電極を用いてもよい。次に、サイドウォール６をゲート電極の両側に形成し(図５）、さらに、サイドウォール６の外側のシリコン基板１にソース、ドレイン領域となる不純物領域７を形成する(図６）。引き続き、熱処理を行って上記不純物領域７のイオン注入種を活性化する。
【００４１】
次に、図７に示すように、シリコン基板の全面に、PSG(Phosphate Silicate Glass)膜やBPSG(Boro-Phosphate Silicate Glass)膜等からなる層間絶縁膜８を成膜する。次に、層間絶縁膜８をエッチングしてコンタクトホール９を開口する(図８）。引き続き、図９に示すように、シリコン基板１に拡大凹部１９を設ける等方性エッチングを行う。図８に示すコンタクトホール９の異方性エッチング条件（ａ）および図９に示すシリコン基板に拡大凹部１９を設ける等方性エッチング条件(ｂ)は、それぞれ次の通りである。
(ａ)異方性エッチング条件：
エッチングガス：Ｃ4Ｆ8＋Ｏ2系
流量比 ：およそ、２：１
(ｂ)等方性エッチング条件：
エッチングガス：ＣＦ4＋Ｏ2系
流量比 ：およそ、４：１
いずれも、フッ化炭素（ＣｘＦｙ）＋Ｏ2というエッチングガス系でのエッチングになるが、ＣｘＦｙのＦに対するＣの比率が大きくなると、異方性エッチングの度合いが強くなるという特質を有している。したがって、層間絶縁膜８の異方性エッチングからシリコン基板の等方性エッチングの切換えは、ガス系を切り換えることによって行うことができる。また、上記のシリコン基板に拡大凹部１９を設ける等方性エッチングは、上記のドライエッチングに代えて、下記のウエットエッチング(ｃ)によって行うことができる。
(ｃ)ウエットエッチング条件：
エッチ液：フッ酸(ＨＦ）＋硝酸(ＨＮＯ3）またはアンモニア水（ＮＨ4ＯＨ）
次に、メタルＣＶＤ法により、上記の拡大凹部１９を埋めるようにコンタクト層となる金属膜１０を成膜する。この金属膜１０は、拡大凹部１９の底の凹状のシリコン基板面に沿って形成され、また、コンタクトホール内壁を覆って形成される。さらに、その上にバリア層１１が成膜される(図１０）。バリア層１１には、ＴｉＮ等を用いるのがよい。次に、上記のようにして形成された金属膜１０の構造について詳細に説明する。図１１は、図１０におけるＡ部拡大図である。上記のように、メタルＣＶＤ法により金属膜１０を成膜した後、熱処理を加えることによって金属膜１０とシリコン基板１とが接する部分に金属シリサイドが形成される。上記の金属膜は、大部分、拡大凹部の底の凹状のシリコン基板面から一様に成長する。しかし、拡大凹部の隅に形成される金属膜にはシーム２０が形成される。拡大凹部の隅の部分では、メタルＣＶＤ法により金属膜１０を成膜するとき、拡大凹部１９に露出している層間絶縁膜８の底面２７と拡大凹部の底部の凹状のシリコン基板面２８とに金属膜が生成して拡大凹部の中に向かって成長してゆく。層間絶縁膜８の底面２７から成長した金属膜(上側金属膜）と、拡大凹部の底部から成長した金属膜(下側金属膜）とは、会合してシーム２０を形成する。熱処理によってシリサイド化処理を行うと、上側金属膜も下側金属膜もシリコン基板に接する付近のものは金属シリサイドとなる。すなわち、それぞれ上側金属シリサイド２５と下側金属シリサイド２６となる。図１１において、境界２１は、金属シリサイドが形成される境界を示し、この境界２１より上側では、シリコン基板から隔たっているので、金属シリサイドは生成しない。この後、配線を形成するタングステンなどで金属膜１３を成膜し(図１２）、その配線用金属膜をエッチングして金属配線１４を形成し、半導体装置の骨格を完成させる(図１３）。金属膜１３はコンタクトホールの埋め込みのみに使用し、別に配線用金属膜成膜して金属配線を形成してもよい。この図１３に示す半導体装置は、ＭＰＵ(Micro Processor Unit)のロジック系のデバイス等として用いることができる。また、容量を付随させると、ＤＲＡＭ等のメモリとしても用いることができる。
【００４２】
本実施の形態では、層間絶縁膜へのコンタクトホールの開口に引き続いてシリコン基板への等方性エッチングまたはウエットエッチングによる拡大した拡大凹部の形成により、広いコンタクト面積を形成することができる。このため、微細化された半導体装置においても、簡便にかつ安価に良好なコンタクトを形成することが可能となる。また、この方法は、上記特開昭６０−１８７０６０号公報に開示されている方法と比較して、下記の利点を有する。特開昭６０−１８７０６０号公報に記載の発明では、基板に形成した溝部を金属シリサイドで埋め込んでいる。
【００４３】
上記の半導体装置の製造方法は、上記特開昭６０−１８７０６０号公報に開示されている方法と比較して、下記の利点を有する。特開昭６０−１８７０６０号公報に記載の発明で開示されているコンタクトホール開口と基板の溝部形成とを別々に行う方法との相違は、本実施の形態では、コンタクトホール開口に引き続いてシリコン基板に拡大凹部を掘り込む点にある。このため、コンタクトホール底部に自己整合的に径の大きい拡大凹部を基板に設けることができるとともに、工程数も少なくできる利点を有する。
【００４４】
(実施の形態２）
本実施の形態では、層間絶縁膜を貫通してソース、ドレイン領域の中にまで達するコンタクトホールを開口し、コンタクト面積を増大させる。まず、本実施の形態における半導体装置の製造方法を説明する。図１４は、本実施の形態において、層間絶縁膜８を成膜した後、コンタクトホール９を層間絶縁膜を貫通してソース、ドレイン領域の中に達するように開口した段階の断面図である。また、ゲート電極５の上にもコンタクトホールを開口する。このとき、図１４に示すように、シリコン基板１の中にまで掘り込むエッチングを行うことが、本実施の形態における第１の特徴である。このときのエッチングは、実施の形態１に示したエッチング条件(ａ)を用いて行う。次に、金属膜１０とバリア層１１とを連続して成膜する(図１５）。続いて、熱処理を加えることによって、シリコン基板を掘り込んで形成したコンタクトホール底部と側壁に形成された金属膜１０をシリサイド化して金属シリサイド１２を形成する(図１６）。ここで、基板を掘り込んで形成したコンタクトホール底部の側壁にも金属シリサイド１２を形成することが、本実施の形態の第２の特徴である。
【００４５】
この後に、タングステンからなる配線用金属膜１３を形成する(図１６）。このとき、配線用金属膜１３によって基板に掘り込んだコンタクトホール底部も埋め込む。さらに、配線用金属膜１３をエッチングして金属配線１４を形成する(図１７）。この図１７に示す半導体装置は、ＭＰＵ等のロジック系のデバイス等に用いられる。さらに、容量を付加すればＤＲＡＭ等のメモリとしても用いることができる。
【００４６】
上記の半導体装置の製造方法は、上記特開昭６０−１８７０６０号公報に開示されている方法と比較して、下記の利点を有する。特開昭６０−１８７０６０号公報に記載の発明で開示されているコンタクトホール開口と基板の溝部形成とを別々に行う方法との相違は、本実施の形態では、コンタクトホール開口時にシリコン基板まで掘り込むエッチングを行う点にある。このため、コンタクトホール底部において自己整合的に基板の掘り込みを行うことができるとともに、工程数も少なくできる利点を有する。
【００４７】
また、特開昭６０−１８７０６０号公報に記載の発明では、基板に形成した溝部を金属シリサイドで埋め込んでいる。ここで、溝部を金属シリサイドで埋め込んだ場合、金属シリサイドは金属と比較して高抵抗なので、コンタクト抵抗に金属シリサイド膜の抵抗が加わってしまい、抵抗が増加してしまう。一方、溝部を金属で埋め込んだ場合には、コンタクト部を形成した後の熱処理によってシリコンと金属の反応が発生してしまう。シリコンと金属とが反応すると、抵抗が増加するばかりでなく、ボイドの発生によって接続不良となる可能性がある。本実施の形態では、まず基板に掘り込んだコンタクトホール底部の側壁と底部とに金属シリサイド層を形成しているため、コンタクト抵抗に寄与するシリコンとシリサイドとの界面の面積を増加させる効果がある。また、基板に掘り込んだコンタクトホール底部を金属で埋め込んでいるため、抵抗を下げることができ、かつ金属配線１４と金属シリサイド層１２との間にバリア層１１が介在しているため、配線を形成した後に熱処理を加えても金属がシリサイド化されることはない。
【００４８】
(実施の形態３）
本実施例では、コンタクトホール底部からシリコン基板の中にかけてできるだけ厚い金属シリサイド層を形成することによってシリコンと金属シリサイド層との界面を増加させて、コンタクト抵抗の低減をはかった半導体装置を紹介する。
【００４９】
図１８は、層間絶縁膜８を成膜し、ゲート電極５の上およびソース、ドレイン領域７の上にコンタクトホール９を開口し金属膜１０を成膜した段階の断面図である。この金属膜１０には、シリサイド化熱処理を加えた際に、Ｓｉ原子がその金属膜中に拡散浸入する量よりも多く当該金属原子がシリコン中に拡散する金属を用いる。この金属の例としては、コバルト(Ｃｏ)、ニッケル(Ｎｉ)を挙げることができる。シリサイド化熱処理を加えることにより、金属膜１０とシリコンとを反応させて、上記した金属シリサイド層を形成する(図１９）。図１９のＢ部拡大図を図２０に示す。シリサイド化熱処理時に、Ｓｉ原子が金属膜中に拡散する量よりも多く金属原子のほうがシリコン中に拡散してゆく。このため、図２０に示すように、深い金属シリサイド層１２を形成することが可能となる。また、拡散距離に相当する長さだけ金属シリサイドの径は、コンタクトホール下端の径より広くなる。これに対して、従来のコンタクト層として使用されているチタン(Ｔｉ)は、シリコンが金属中に拡散することによって金属シリサイドを形成するので、形成されるシリサイド層は浅くなる。また、コンタクトホール下端の径より、それほど大きな径にならない。
【００５０】
次に、金属シリサイド１２を溶解しないで金属層１０を溶解する薬液、例えば（硫酸＋過酸化水素水）を用いて金属層１０を選択的に除去する(図２１）。この金属層１０の除去は省略してもよい。ただし、後記するように、（金属膜１０の成膜→シリサイド化熱処理→金属層１０の除去）を繰り返すことにより、金属シリサイド層をソース、ドレイン領域に深く形成する場合には省略することはできない。この金属層１０の除去を行わないと、金属膜１０がコンタクトホールを狭くしてしまうからである。その後、その上にＴｉＮからなるバリア層を形成する(図２２）。続いて、配線を形成するタングステンなどにより配線用金属膜１３を成膜する(図２３）。さらに配線用金属膜１３をエッチングして金属配線１４を形成する(図２４）。
【００５１】
本実施の形態のポイントは、Ｓｉ原子が金属膜中に拡散する量よりも多く原子がシリコン基板中に拡散する金属を用い、シリコン基板側の深い位置でシリサイド反応を生じさせることにある。シリサイド化熱処理によってコンタクト底部に自己整合的にシリサイド層１２を形成する際、金属原子はシリコン中に拡散し、シリコン基板中に深く金属シリサイド層が形成される。基板中に深く金属シリサイドが形成される場合、シリコンと金属シリサイドとの界面の接触面積Ｓをウエハ垂直方向に拡大することができ、その結果、微細化をした半導体装置においても低いコンタクト抵抗を得ることができる。上記の半導体装置はＭＰＵのロジック系のデバイスとして用いることができる。しかし、容量を付随させるなどして、ＤＲＡＭ等のメモリとしても用いることができる。
【００５２】
金属膜にＣｏを用いた場合についてさらに詳しく説明する。Ｃｏのシリサイド化反応は、温度域に応じて次の反応が起きることが知られている。
（４００〜４５０℃）：Ｃｏ＋Ｓｉ→Ｃｏ2Ｓｉ
（４５０〜６００℃）：Ｃｏ2Ｓｉ＋Ｓｉ→２ＣｏＳｉ
（６００℃以上）： ＣｏＳｉ＋Ｓｉ→ＣｏＳｉ2
上記の反応のうち、Ｃｏ＋Ｓｉ→Ｃｏ2Ｓｉの反応、およびＣｏＳｉ＋Ｓｉ→ＣｏＳｉ2の反応は金属原子がシリコン中に拡散することによって進行する。一方、Ｃｏ2Ｓｉ＋Ｓｉ→２ＣｏＳｉの反応はシリコンが金属中に拡散することによって進行する。したがって、図１９に示すように、金属シリサイドを形成する熱処理は、４５０℃以下または６００℃以上で行うことが有効である。また、４５０℃以下の熱処理を加えた後に、金属膜を選択的に除去し、その後に６００℃以上の熱処理を加えてもよい。
【００５３】
さらに深い金属シリサイド層を形成する手法としては、(ｄ1）金属層１０を成膜した後(図１８）に、(ｄ2）熱処理によって金属シリサイド１２を形成する(図１９）。次に、(ｄ3）未反応金属層を選択的に除去する(図２１）、という(ｄ1）→(ｄ2）→(ｄ3）の工程を複数回繰り返すという方法がある。金属シリサイドを形成する工程を複数回繰り返すことによって、金属シリサイドはより深く形成され、シリコンと金属シリサイドとの接触面積が増大する。このため、半導体装置の微細化を遂行しながらコンタクト抵抗を減少させることができる。
【００５４】
上記において、本発明の実施の形態について説明を行ったが、上記に開示された本発明の実施の形態は、あくまで例示であって、本発明の範囲はこれら発明の実施の形態に限定されない。本発明の範囲は、特許請求の範囲の記載によって示され、さらに特許請求の範囲の記載と均等の意味および範囲内でのすべての変更を含む。
【産業上の利用可能性】
【００５５】
本発明は、コンタクトホールを備えた半導体装置に有効に利用される。
【符号の説明】
【００５６】
１ シリコン基板、２ 素子分離絶縁膜、３ ゲート絶縁膜、４ 多結晶体シリコン、５ ゲート電極、６ サイドウォール、７ ソース、ドレイン領域、８ 層間絶縁膜、９ コンタクトホール、１０ 金属膜、１１ バリア層、１２ 金属シリサイド、１３ 配線用金属膜、１４ 金属配線、１９ 拡大凹部、２０ シーム(界面）、２１ 金属シリサイドと金属膜との境界線、２５ 上側金属シリサイド層、２６ 下側金属シリサイド層、２７ 層間絶縁膜底面、２８ 不純物領域表面（拡大凹部底部）。
【特許請求の範囲】
【請求項１】
半導体基板上にゲート電極を形成する工程と、
前記半導体基板にソース領域またはドレイン領域となる不純物領域を形成する工程と、
前記ゲート電極および前記不純物領域を覆うように層間絶縁膜を形成する工程と、
前記層間絶縁膜にエッチングを施し、さらに、前記不純物領域にエッチングを施すことにより、前記層間絶縁膜を貫通して前記不純物領域に達するコンタクトホールを形成する工程と、
前記コンタクトホール内に第１金属膜を形成する工程と、
前記第１金属膜上にバリア層を形成する工程と、
前記バリア層を形成した後に、前記半導体基板に熱処理を施すことにより、エッチングされた前記不純物領域の底部および側壁に形成されている前記第１金属膜と前記半導体基板とを反応させて、金属シリサイドを形成する工程と、
前記コンタクトホール内を埋め込むように、前記バリア層上に第２金属膜を形成する工程と
を備えた、半導体装置の製造方法。
【請求項２】
前記半導体装置はＤＲＡＭを構成する、請求項１記載の半導体装置の製造方法。
【請求項３】
前記第１金属膜はチタンであり、
前記金属シリサイドはチタンシリサイドである、請求項１または２に記載の半導体装置の製造方法。
【請求項４】
前記バリア層は窒化チタンである、請求項１〜３のいずれかに記載の半導体装置の製造方法。
【請求項５】
前記第２金属膜はタングステンである、請求項１〜４のいずれかに記載の半導体装置の製造方法。
【請求項６】
半導体基板上に形成されたゲート電極と、
前記半導体基板に形成され、ソース領域またはドレイン領域となる不純物領域と、
前記ゲート電極および前記不純物領域を覆うように形成された層間絶縁膜と、
前記層間絶縁膜を貫通して前記不純物領域に達するコンタクトホールと、
前記コンタクトホール内に形成された第１金属膜と、
前記第１金属膜上に形成されたバリア層と、
前記コンタクトホール内を埋め込むように、前記バリア層上に形成された第２金属膜と、を備え、
前記コンタクトホールの底部は、前記不純物領域を掘り込む態様で形成され、
掘り込まれた前記コンタクトホールの底部および側壁には、前記第１金属膜と前記半導体基板が反応することにより形成された金属シリサイドが位置する、半導体装置。
【請求項７】
前記半導体装置はＤＲＡＭを構成する、請求項６記載の半導体装置。
【請求項８】
前記第１金属膜はチタンであり、
前記金属シリサイドはチタンシリサイドである、請求項６または７に記載の半導体装置。
【請求項９】
前記バリア層は窒化チタンである、請求項６〜８のいずれかに記載の半導体装置。
【請求項１０】
前記第２金属膜はタングステンである、請求項６〜９のいずれかに記載の半導体装置。
【請求項１】
半導体基板上にゲート電極を形成する工程と、
前記半導体基板にソース領域またはドレイン領域となる不純物領域を形成する工程と、
前記ゲート電極および前記不純物領域を覆うように層間絶縁膜を形成する工程と、
前記層間絶縁膜にエッチングを施し、さらに、前記不純物領域にエッチングを施すことにより、前記層間絶縁膜を貫通して前記不純物領域に達するコンタクトホールを形成する工程と、
前記コンタクトホール内に第１金属膜を形成する工程と、
前記第１金属膜上にバリア層を形成する工程と、
前記バリア層を形成した後に、前記半導体基板に熱処理を施すことにより、エッチングされた前記不純物領域の底部および側壁に形成されている前記第１金属膜と前記半導体基板とを反応させて、金属シリサイドを形成する工程と、
前記コンタクトホール内を埋め込むように、前記バリア層上に第２金属膜を形成する工程と
を備えた、半導体装置の製造方法。
【請求項２】
前記半導体装置はＤＲＡＭを構成する、請求項１記載の半導体装置の製造方法。
【請求項３】
前記第１金属膜はチタンであり、
前記金属シリサイドはチタンシリサイドである、請求項１または２に記載の半導体装置の製造方法。
【請求項４】
前記バリア層は窒化チタンである、請求項１〜３のいずれかに記載の半導体装置の製造方法。
【請求項５】
前記第２金属膜はタングステンである、請求項１〜４のいずれかに記載の半導体装置の製造方法。
【請求項６】
半導体基板上に形成されたゲート電極と、
前記半導体基板に形成され、ソース領域またはドレイン領域となる不純物領域と、
前記ゲート電極および前記不純物領域を覆うように形成された層間絶縁膜と、
前記層間絶縁膜を貫通して前記不純物領域に達するコンタクトホールと、
前記コンタクトホール内に形成された第１金属膜と、
前記第１金属膜上に形成されたバリア層と、
前記コンタクトホール内を埋め込むように、前記バリア層上に形成された第２金属膜と、を備え、
前記コンタクトホールの底部は、前記不純物領域を掘り込む態様で形成され、
掘り込まれた前記コンタクトホールの底部および側壁には、前記第１金属膜と前記半導体基板が反応することにより形成された金属シリサイドが位置する、半導体装置。
【請求項７】
前記半導体装置はＤＲＡＭを構成する、請求項６記載の半導体装置。
【請求項８】
前記第１金属膜はチタンであり、
前記金属シリサイドはチタンシリサイドである、請求項６または７に記載の半導体装置。
【請求項９】
前記バリア層は窒化チタンである、請求項６〜８のいずれかに記載の半導体装置。
【請求項１０】
前記第２金属膜はタングステンである、請求項６〜９のいずれかに記載の半導体装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【図２２】
【図２３】
【図２４】
【図２５】
【図２６】
【図２７】
【図２８】
【図２９】
【図３０】
【図３１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【図２２】
【図２３】
【図２４】
【図２５】
【図２６】
【図２７】
【図２８】
【図２９】
【図３０】
【図３１】
【公開番号】特開２０１１−１７６３７２（Ｐ２０１１−１７６３７２Ａ）
【公開日】平成２３年９月８日（２０１１．９．８）
【国際特許分類】
【出願番号】特願２０１１−１２９２０６（Ｐ２０１１−１２９２０６）
【出願日】平成２３年６月９日（２０１１．６．９）
【分割の表示】特願２０００−５８５６０（Ｐ２０００−５８５６０）の分割
【原出願日】平成１２年３月３日（２０００．３．３）
【出願人】（３０２０６２９３１）ルネサスエレクトロニクス株式会社 (8,021)
【Ｆターム（参考）】
【公開日】平成２３年９月８日（２０１１．９．８）
【国際特許分類】
【出願日】平成２３年６月９日（２０１１．６．９）
【分割の表示】特願２０００−５８５６０（Ｐ２０００−５８５６０）の分割
【原出願日】平成１２年３月３日（２０００．３．３）
【出願人】（３０２０６２９３１）ルネサスエレクトロニクス株式会社 (8,021)
【Ｆターム（参考）】
[ Back to top ]