表示装置
【課題】TFTと接続するソース電極あるいはドレイン電極のスルーホールにおけるコンタクト抵抗を減少させ、表示装置の動作効率を向上させる。
【解決手段】スルーホールにおいて、TFTのソース部とソース電極8が接続している。ソース電極8は、バリヤメタル、Al合金82、キャップメタル83の3層から形成されている。バリヤメタルは半導体層と接触する下層81aとAl合金と接触する上層81bとに分かれている。バリヤメタルの下層81aをスパッタリングして形成した後、熱処理し、その後、ベースメタルの上層81b、Al合金82、キャップメタル83を連続してスパッタリングによって形成する。Al合金82と接触するバリヤメタルの上層81bは酸化されていないので、スルーホールにおけるコンタクト抵抗の上昇を防止することが出来る。
【解決手段】スルーホールにおいて、TFTのソース部とソース電極8が接続している。ソース電極8は、バリヤメタル、Al合金82、キャップメタル83の3層から形成されている。バリヤメタルは半導体層と接触する下層81aとAl合金と接触する上層81bとに分かれている。バリヤメタルの下層81aをスパッタリングして形成した後、熱処理し、その後、ベースメタルの上層81b、Al合金82、キャップメタル83を連続してスパッタリングによって形成する。Al合金82と接触するバリヤメタルの上層81bは酸化されていないので、スルーホールにおけるコンタクト抵抗の上昇を防止することが出来る。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は表示装置に係り、特にスルーホールにおけるコンタクト抵抗を小さくし、応答速度あるいは発光効率を向上させたアクティブマトリクス方式の表示装置に関する。
【背景技術】
【0002】
有機EL表示装置、あるいは、液晶表示装置では、走査線が第1の方向に延在し、第2の方向に配列している。また、映像信号線が第2の方向に延在して第1の方向に配列している。走査線と映像信号線とで囲まれた領域には、画素が形成され、各画素には薄膜トランジスタ(TFT)が形成されている。
【0003】
有機EL表示装置では、TFTによって有機EL層に供給される電流を制御し、液晶表示装置では、画素電極に供給される映像をスイッチングしている。TFTはa−Siによって形成する場合とpoly−Siによって形成する場合がある。
【0004】
有機EL表示装置では、電流によって有機EL層を駆動するので、TFTを構成する半導体の移動度を大きくする必要がある。また、小型の液晶表示装置においては、駆動回路を液晶表示パネル内に搭載することが行われており、駆動回路用のTFTでは、高速動作が必要なために、半導体の移動度を大きくする必要がある。したがって、有機EL表示装置あるいは、小型の液晶表示装置では、poly−SiTFTが使用される。
【0005】
一般に、poly−Si半導体層は、まず、a−Si半導体層を形成したあと、a−Si半導体層にエキシマレーザーを照射してpoly−Si化することが行われている。エキシマレーザーの照射は設備投資が必要なこと、プロセス制御が難しいことから、「特許文献1」には、a−Si半導体層をエキシマレーザーの照射ではなく、ランプの光を照射することによってpoly−Siに半導体層を形成する構成が記載されている。
【先行技術文献】
【特許文献】
【0006】
【特許文献1】特開2007−142059号公報
【発明の概要】
【発明が解決しようとする課題】
【0007】
poly−SiTFTは一般には、まず、半導体層を形成し、その上にゲート絶縁膜を挟んでゲート電極が形成される。ゲート電極の上に層間絶縁膜を形成し、層間絶縁膜の上に映像信号線と同層で形成されるソース電極あるいはドレイン電極(以後ソース電極で代表させて表現する)が形成される。ソース電極の上に、TFT全体を保護するためにSiNによる無機パッシベーション膜が形成され、その上に有機パッシベーション膜が形成される。
【0008】
ソース電極は層間絶縁膜に形成されたスルーホールを介して半導体層のソース部と接続する。ところで、映像信号と同層で形成されるソース電極は、抵抗を小さくするためにAl合金が使用される。しかし、Al原子は移動しやすく、熱工程を通ったり、長時間動作させたりすると、半導体層に拡散し、TFTの特性を変化させてしまう。
【0009】
これを防止するために、ソース電極において、Al合金の下地に例えば、MoW等のバリヤメタルを形成する。バリヤメタルはスパッタリングによって形成されるが、スパッタリングしただけのバリヤメタルは、Alに対するバリヤ効果が十分でない。したがって、バリヤメタルを形成したあと、熱処理をしてバリヤメタルを緻密にしてバリア効果を向上させる必要がある。しかし、この熱処理工程において、バリヤメタルが酸化する現象が生ずる。バリヤメタルが酸化すると、これによってAlが酸化され、Al合金との間でコンタクト抵抗が大きくなるという問題を生ずる。
【0010】
図8〜図12は以上で説明した従来の方法によるpoly−SiTFTの形成プロセスである。図8において、基板1にまず、SiNによる第1下地膜2を形成し、その上に、SiO2による第2下地膜3を形成する。ガラス基板1に含まれる不純物が半導体層4を汚染することを防止するためである。その後、半導体層4としてa−Si膜を形成する。該a−Si膜にエキシマレーザーを照射してpoly−Si膜に変換する。その後、半導体層4をフォトリソグラフィによってパターニングする。
【0011】
図9において、半導体層4の上にゲート絶縁膜5を形成した後、半導体層4に、イオンインプランテーションによってイオン注入を行う。このイオン注入は、チャンネル部の導電のタイプをp型かn型かに規定するためのものである。イオン注入後基板1全体の熱処理を行う。イオンインプランテーションによって注入された原子を半導体層4内にドライブインし活性化するためである。
【0012】
その後、ゲート絶縁膜5の上にゲート金属をスパッタリングによって形成し、該ゲート金属をフォトリソグラフィによって加工してゲート電極6を形成する。なお、図9では図示していないが、ゲート電極6をマスクとしてPあるいはBo等の不純物をイオンインプランテーションによって注入し、半導体層4にドレイン部あるいはソース部を形成する。このドレイン部あるいはソース部がドレイン電極あるはソース電極8とコンタクトすることになる。
【0013】
図10において、ゲート電極6の上に層間絶縁膜7をプラズマCVDなどによって形成する。層間絶縁膜7を形成したあと、基板1全体の熱処理を行い、半導体層4のドレイン部あるいはソース部に注入されたイオンを内部にドライブインして活性化を行う。その後、層間絶縁膜7及びゲート絶縁膜5に対してスルーホールを形成し、半導体層4のドレイン部あるいはソース部がドレイン電極あるいはソース電極8とコンタクトをとれるようにする。
【0014】
図11において、層間絶縁膜7の上にバリヤメタルをスパッタリングによって形成する。バリヤメタルは例えば、MoW等、Moもしくは、Ti、Ta、Mn、Ru、V、Coなどに代表される高融点金属やその化合物やその合金によって形成される。バリヤメタルは層間絶縁膜7のスルーホール内にもスパッタリングされるので、ソース電極8あるいはドレイン電極は、半導体層4のソース部あるいはドレイン部とコンタクトを取ることが出来る。
【0015】
ところで、バリヤメタルは後でスパッタリングされるAl合金82のバリアとなるものであるが、スパッタリングされただけでは、十分に緻密な膜となっていない。バリア効果を出すためには、スパッタリングされたバリヤメタルに対して熱処理を行う必要がある。
【0016】
この熱処理は、基板1をスパッタリング装置から大気中に取り出し、例えば、N2雰囲気で行われる。基板1を大気中に取り出すことによってバリヤメタルの表面が酸化する。
【0017】
図12に示すように、バリヤメタルの上には、ソース電極8あるいはドレイン電極の本体であるAl合金82がスパッタリングされる。バリヤメタルの表面が酸化されていると、バリヤメタルとコンタクトするAlを酸化することになり、スルーホールにおけるコンタクト抵抗が大きくなる。コンタクト抵抗が大きくなると、有機EL表示装置では、有機EL層を発光させる電流が十分にとれなくなり、液晶表示装置では、スイッチング特性が劣化する。
【0018】
本発明の課題は、このような、スルーホールにおけるコンタクト抵抗の増大を防止することである。
【課題を解決するための手段】
【0019】
本発明は上記問題を克服するものであり、TFTのソース部と接続するソース電極をバリヤメタル、Al合金、キャップメタルの3層で形成し、バリヤメタルをさらにTFTのソース部と接触する下層と、Al合金と接触する上層の2層に分けて形成する。
【0020】
まず、バリヤメタルの下層をスパッタリングによって形成したあと、基板をチャンバーから取り出して熱処理を行う。バリヤメタルの下層の膜構造を緻密にしてAlに対するバリヤ効果を発揮させるためである。その後、基板を再び真空チャンバー内に入れて、バリヤメタルの上層、Al合金、キャップメタルを連続してスパッタリングによって形成する。
【0021】
バリヤメタルの下層は、大気中に取り出したときに酸化されるが、この層は、後で、真空中でスパッタリングされるバリヤメタルの上層によって覆われるので、酸化したバリヤメタルとAl合金は接触することは無いので、Al合金中のAlが酸化されることは無く、コンタクト抵抗を低く抑えることが出来る。
【発明の効果】
【0022】
本発明によれば、TFTとドレイン電極あるいはソース電極とのコンタクト抵抗が小さくなるので、有機EL表示装置においては、駆動電圧の上昇を抑えることが出来、その結果、有機EL表示装置の発光効率を上げることが出来る。
【0023】
また、液晶表示装置においては、スルーホールにおけるTFTとソース電極とのコンタクト抵抗を小さくできるので、特にTFTによって駆動回路を形成したときに、駆動回路の動作スピードを上げることが出来る。
【図面の簡単な説明】
【0024】
【図1】有機EL表示装置の画素部の断面図である。
【図2】本発明における基板において、半導体層を形成した状態の断面図である。
【図3】本発明における基板において、ゲート電極を形成した状態の断面図である。
【図4】本発明における基板に層間絶縁膜を形成し、スルーホールを形成した状態の断面図である。
【図5】本発明における2層のバリヤメタルを形成した状態を示す断面図である。
【図6】本発明におけるソース電極を形成した状態を示す断面図である。
【図7】本発明のソース電極の断面図である。
【図8】従来例の基板において、半導体層を形成した状態の断面図である。
【図9】従来例の基板において、ゲート電極を形成した状態の断面図である。
【図10】従来例の基板に層間絶縁膜を形成し、スルーホールを形成した状態の断面図である。
【図11】従来例におけるバリヤメタルを形成した状態を示す断面図である。
【図12】従来例におけるソース電極を形成した状態を示す断面図である。
【発明を実施するための形態】
【0025】
以下に、本発明を有機EL表示装置に適用した場合を例にとって説明する。具体的な実施例を説明する前に、有機EL表示装置の概要を説明する。図1は本発明が適用される有機EL表示装置における画素部の断面図である。有機EL表示装置は、有機EL層14からの光が基板1と反対側に放射されるトップエミッション型と、有機EL層14からの光が基板1側に放射されるボトムエミッション型とがある。
【0026】
図1はトップエミッション型の例であり、光が白抜きの矢印L方向に放射される。トップエミッション型は、発光面積を大きくとれるので、画面輝度の点では有利である。有機EL表示装置では、複数の有機層を下部電極13と上部電極15でサンドイッチした構成となっており、上部電極15をアノードとした場合をトップアノード、上部電極15をカソードとした場合をトップカソードと呼んでいる。
【0027】
一般には、アノード側が環境に対して安定なので、トップカソード型が使用される場合が多い。すなわち、下部電極13まで形成したTFT基板を別メーカに販売し、別メーカにおいて、有機EL層14および上部電極15を形成する場合もあるので、下部電極13を安定なアノードとすると都合がよいからである。
【0028】
図1において、SiNによって形成される第1下地膜2とSiO2によって形成される第2下地膜3がガラスで形成された素子基板1に被着されている。第1下地膜2、第2下地膜3ともに、ガラスからの不純物が半導体層4を汚染することを防止する役割を有する。
【0029】
第2下地膜3の上には、poly−Siによる半導体層4が形成されている。半導体層4はまず、a−Siによって形成され、a−Si膜をエキシマレーザーによってアニールして、poly−Si膜に変換している。poly−Siに対してイオンインプランテーションを行い、その後熱処理をおこなって、半導体層4のチャンネルの導電型をp型かn型かに規定する。
【0030】
半導体層4を覆ってゲート絶縁膜5が形成されている。ゲート絶縁膜5の上にゲート電極6が形成されている。ゲート電極6をマスクとして、PあるいはBをイオンインプランテーションによって注入し、その後熱処理によって活性化することによって半導体層4に導電性の高いドレイン部あるいはソース部を形成する。
【0031】
ゲート電極6の上に、層間絶縁膜7が形成されている。層間絶縁膜7は、ゲート電極6あるいはゲート配線と、映像信号線あるいは映像信号線と同層で形成されるドレイン電極およびソース電極8とを絶縁する役割を有する。層間絶縁膜7に対し、フォトリソグラフィによってスルーホールを形成する。
【0032】
層間絶縁膜7の上に映像信号線および映像信号線と同層で形成されるソース電極8およびドレイン電極を形成する。図1においては、層間絶縁膜7の上には、ソース電極8のみが記載されているので、以後、ソース電極8で代表させる。ソース電極8は、電気抵抗を小さくするために、Al合金82によって厚く形成される。
【0033】
ところで、Alは不安定であり、他の層に拡散しやすい。半導体層4に拡散するとTFTの特性を劣化させるので、Alが半導体層4に拡散しないように、バリヤメタルが形成される。本発明は、後で説明するように、バリヤメタルを2層で形成し、AL合金とバリヤメタルとのコンタクト抵抗の増大を抑え、かつ、スルーホールにおけるコンタクト抵抗を小さくすることが特徴である。
【0034】
また、Alは熱処理によってヒロックを生ずる。ヒロックが生ずると、絶縁膜を突き破ってソース電極8と対向電極の導電層がショートする。これを防止するために、Al合金82の上にキャップメタル83を形成し、Alのヒロックの成長を抑えている。なお、本実施例では、バリヤメタルもキャップメタル83もMoWで形成されているが、特に限定されるものではなく、Moもしくは、Ti、Ta、Mn、Ru、V、Coなどに代表される高融点金属やその化合物やその合金であってもよい。
【0035】
ソース電極8を覆ってTFT全体を保護するための無機パッシベーション膜9がCVDによって形成される。無機パッシベーション膜9を覆って、平坦化膜を兼ねた有機パッシベーション膜10が形成される。有機パッシベーション膜10は平坦化膜としての役割を持っているので、1〜4μm程度と厚く形成される。
【0036】
ソース電極8と有機EL層14の下部電極13とのコンタクトを取るために、有機パッシベーション膜10および無機パッシベーション膜9にスルーホールを形成する。その後Al合金をスパッタリング等によって形成し、有機EL層14の下部電極13とソース電極8のコンタクトを取る。なお、Al合金は反射率が高いので、トップエミッションの場合の反射電極12としての役割を有する。
【0037】
反射電極12としてのAl合金の上に有機EL層14の下部電極13としてのITOを被着する。ITOは仕事関数が大きいので、有機EL層14に対するアノードとして使用することが出来る。ITOは被着後、抵抗率を小さくするために熱処理を行う。
【0038】
下部電極13の上には有機EL層14が形成される。有機EL層14は一般には5層構造であり、下部電極13側からホール注入層、ホール輸送層、発光層、電子輸送層、電子注入層となっている。電子注入層の上には、上部電極15であるカソードとしてIZOが被着される。
【0039】
なお、有機EL層14が端部において段切れによって破壊することを防止するために、画素と画素の間にバンク11が形成される。バンク11は有機材料で形成する場合もあるし、SiNのような無機材料で形成する場合もある。有機材料を使用する場合は、一般にはアクリル樹脂によって形成される。
【0040】
有機EL層14は水分が存在すると発光特性が劣化する。したがって、図1に示す基板1に対して、TFTおよび有機EL層が形成された側を図示しないガラスによる封止基板によって封止する。有機EL層14等が形成された基板1と封止基板は周辺において封止される。
【0041】
本発明は図1において、Aで示す部分の、ソース電極8と半導体層4のソース部とののコンタクトを取るためのスルーホール部のコンタクト抵抗が大きくなることを防止するものである。なお、本発明は図1のA部のみでなく、例えば、ドレイン電極と半導体層4のドレイン部とのコンタクトについても同様である。
【0042】
以下に実施例によって本発明の内容を詳細に説明する。
【実施例1】
【0043】
図2〜図6は図1に示す有機EL表示装置において、ソース電極8の形成までのプロセスを記載したものである。図2〜図4は、従来例で説明した図8〜図10と同様であるので説明を省略する。すなわち、図4において、層間絶縁膜7とゲート絶縁膜5にスルーホールが形成された状態までは、従来例と同様である。
【0044】
ソース電極8をバリヤメタル、Al合金82、キャップメタル83の3層構造とすることも従来例と同様である。本発明の特徴は、バリヤメタルを2層に分けて成膜することである。すなわち、バリヤメタルの下層81aは、バリヤメタルとしての本来の役割である、Al原子がpoly−Si半導体層4に拡散することを防止することであり、バリヤメタルの上層81bはAl合金82とのコンタクトを良好にして、スルーホールにおけるコンタクト抵抗を低減することである。なお、Al合金82はAlを含む金属という意味で用いている。
【0045】
図5において、まず、MoWをスパッタリングすることによって、バリヤメタルの下層81aを形成する。バリヤメタルの下層81aの厚さは例えば、30nm程度である。スパッタリングによって被着された状態のMoWは非晶質状態なので、バリヤ効果が十分でない。そこで、MoWをスパッタリングした基板1をスパッタリング装置から取り出して加熱炉に投入し、熱処理を行い、MoW膜を緻密な膜に変換し、十分なバリヤ効果を持たせる。
【0046】
しかし、MoWを被着した状態において、基板1を大気中に取り出すので、MoWの表面が酸化する。また、基板1の加熱は窒素雰囲気中で行われるが、窒素中に若干酸素が残留しているので、基板1の加熱中もMoWの酸化が進行する。このように、酸化されたMoWの上にAl合金82を被着すると、Al合金82中のAlが酸化され、Al2O3が形成される。Al2O3は絶縁物なので、Al合金82とMoWとのコンタクト抵抗が大きくなる。
【0047】
有機EL表示装置において、スルーホールにおけるコンタクト抵抗が大きくなると、有機EL層14に電流を流すための電圧上昇をもたらす。また、消費電力も増加する。したがって、スルーホールにおけるコンタクト抵抗はできるだけ小さくしなければならない。
【0048】
本発明は、MoWによってバリヤメタルの下層81aを形成し、バリヤメタルを熱処理してバリヤ効果を持たせたあと、Al合金82を形成する前にMoWによってバリヤメタルの上層81bを形成する。バリヤメタルの上層81bは、図5において点線で示されている。バリヤメタルの上層81bのMoWの厚さは例えば、13nmである。
【0049】
バリヤメタルの上層81bは、Al合金82とのコンタクトを良好にするためであり、また、Alに対するバリヤ効果の役割は、バリヤメタルの下層81aが担うので、厚く形成する必要は無い。一方、バリヤメタルの下層81aは、本来のバリヤ効果を持たせる必要があるので、所定の厚さが必要である。すなわち、バリヤメタルの下層81aはバリヤメタルの上層81bよりも厚く形成される。
【0050】
その後、ソース電極8の本来の役割を担うAl合金82をスパッタリングによって形成する。本発明では、Al合金82はAlSiである。Al合金82は抵抗を小さくするために250nm程度と、厚く形成される。その後、Al合金82の上にキャップメタル83としてMoWを厚さ75nm程度、スパッタリングによって形成する。キャップメタル83の役割は、Alのヒロックを抑えることである。その後、バリヤメタル、Al合金82、キャップメタル83で構成される金属層をフォトリソグラフィによってパターニングし、ソース電極8、ドレイン電極、映像信号線等を形成する。
【0051】
ところで、バリヤメタルの上層81bは、Al合金82とのコンタクトを良好にするためであり、バリヤ効果はバリヤメタルの下層81aが担うので、スパッタリングしたままの非晶質状態でもよい。すなわち、バリヤメタル(上層81b)に対しては、スパッタリング後に熱処理をして緻密な膜にする必要は無い。したがって、バリヤメタルの上層81bとAl合金82、さらにキャップメタル83はチャンバー内で真空を破らずに連続して形成することが出来る。
【0052】
本発明では、バリヤメタルを2層に形成している。しかし、上記のように、バリヤメタルの上層81bは、Al合金82およびキャップメタル83と同一真空チャンバー内で連続してスパッタリングすることが出来る。バリヤメタルの上層81bの厚さは13nm、Al合金82の厚さは250nm、キャップメタル83の厚さは、75nmであるから、バリヤメタルの上層81bをスパッタリングすることによるタクト時間の増加は極めて小さい。すなわち、本発明を実施しても、プロセス時間の増加は殆ど生じない。
【0053】
図7は、図6におけるソース電極8のみを取り出した断面図である。図7において、ソース電極8は、バリヤメタル、Al合金82、キャップメタル83から構成されており、バリヤメタルは下層81aと上層81bに分かれている。図7において、バリヤメタルの下層81aの厚さtb1は26nm、バリヤメタルの上層81bの厚さtb2は13nm、Al合金82の厚さtaは250nm、キャップメタル83の厚さtcは75nmである。
【0054】
図7において、バリヤメタルの下層81aは熱処理を受けているので、緻密な結晶構造が形成されている。一方、バリヤメタルの上層81bは、スパッタリングされたままの状態なので、非晶質に近い状態となっている。また、バリヤメタルの下層81aに形成された結晶粒界は、図7に示す、下層81aと上層81bの境界である点線Bの部分において切れているので、TEM、SEM等によって境界を観察することが出来る。
【0055】
また、図7に示すバリヤメタルの下層81aおよびバリヤメタル下層81a/バリヤメタル上層81bの界面には酸素が多く含まれているのに対して、バリヤメタルの上層81bおよびバリヤメタル上層81b/Al合金82の界面には酸素は殆ど含まれていないので、バリヤメタルの上層81bと下層81aをSIMS等によって元素分析することによって下層81aと上層81bの2層が形成されていることを確認することが出来る。
【0056】
図7のような本発明の構成によるソース電極8を用いた場合の複数のスルーホール部の直列抵抗と、従来構成によるソース電極8を用いた場合の複数のスルーホール部の直列抵抗とを比較した。その結果、本発明の構成による複数のスルーホール部の直列抵抗は27.8Ωであるのに対し、従来構成による複数のスルーホール部の直列抵抗は112.9Ωであった。本発明における直列抵抗は、従来例における直列抵抗の1/4以下となっており、本発明の効果は非常に大きい。
【0057】
以上は、有機EL表示装置の表示領域のTFT付近のスルーホールを例にとって説明したが、表示領域周辺に、駆動回路をTFTによって形成する場合は、駆動回路のTFT周辺のスルーホールについても、同時に本発明を適用することが出来る。
【0058】
以上の説明では、有機EL表示装置を例にとって説明した。液晶表示装置においてもTFTを使用していることは有機EL表示装置と同様である。特に、poly−SiTFTを使用して、表示領域の周辺に駆動回路を内蔵した液晶表示装置においては、スルーホール部におけるコンタクト抵抗は、駆動TFTの動作速度に大きな影響を及ぼす。本発明をこのような液晶表示装置に適用することによって、高性能な駆動回路を内蔵した液晶表示装置を実現することが出来る。なお、このような液晶表示装置において、駆動回路の駆動TFTに本発明を適用することによって、表示領域内のスイッチングTFTについても同時に本発明が適用されることになる。
【符号の説明】
【0059】
1…基板、 2…第1下地膜、 3…第2下地膜、 4…半導体層、 5…ゲート絶縁膜、 6…ゲート電極、 7…層間絶縁膜、 8…ソース電極、 9…無機パッシベーション膜、 10…有機パッシベーション膜、 11…バンク、 12…反射電極、 13…下部電極、 14…有機EL層、 15…上部電極、 81a…バリヤメタル下層、 81b…バリヤメタル上層、 82…Al合金、 83…キャップメタル。
【技術分野】
【0001】
本発明は表示装置に係り、特にスルーホールにおけるコンタクト抵抗を小さくし、応答速度あるいは発光効率を向上させたアクティブマトリクス方式の表示装置に関する。
【背景技術】
【0002】
有機EL表示装置、あるいは、液晶表示装置では、走査線が第1の方向に延在し、第2の方向に配列している。また、映像信号線が第2の方向に延在して第1の方向に配列している。走査線と映像信号線とで囲まれた領域には、画素が形成され、各画素には薄膜トランジスタ(TFT)が形成されている。
【0003】
有機EL表示装置では、TFTによって有機EL層に供給される電流を制御し、液晶表示装置では、画素電極に供給される映像をスイッチングしている。TFTはa−Siによって形成する場合とpoly−Siによって形成する場合がある。
【0004】
有機EL表示装置では、電流によって有機EL層を駆動するので、TFTを構成する半導体の移動度を大きくする必要がある。また、小型の液晶表示装置においては、駆動回路を液晶表示パネル内に搭載することが行われており、駆動回路用のTFTでは、高速動作が必要なために、半導体の移動度を大きくする必要がある。したがって、有機EL表示装置あるいは、小型の液晶表示装置では、poly−SiTFTが使用される。
【0005】
一般に、poly−Si半導体層は、まず、a−Si半導体層を形成したあと、a−Si半導体層にエキシマレーザーを照射してpoly−Si化することが行われている。エキシマレーザーの照射は設備投資が必要なこと、プロセス制御が難しいことから、「特許文献1」には、a−Si半導体層をエキシマレーザーの照射ではなく、ランプの光を照射することによってpoly−Siに半導体層を形成する構成が記載されている。
【先行技術文献】
【特許文献】
【0006】
【特許文献1】特開2007−142059号公報
【発明の概要】
【発明が解決しようとする課題】
【0007】
poly−SiTFTは一般には、まず、半導体層を形成し、その上にゲート絶縁膜を挟んでゲート電極が形成される。ゲート電極の上に層間絶縁膜を形成し、層間絶縁膜の上に映像信号線と同層で形成されるソース電極あるいはドレイン電極(以後ソース電極で代表させて表現する)が形成される。ソース電極の上に、TFT全体を保護するためにSiNによる無機パッシベーション膜が形成され、その上に有機パッシベーション膜が形成される。
【0008】
ソース電極は層間絶縁膜に形成されたスルーホールを介して半導体層のソース部と接続する。ところで、映像信号と同層で形成されるソース電極は、抵抗を小さくするためにAl合金が使用される。しかし、Al原子は移動しやすく、熱工程を通ったり、長時間動作させたりすると、半導体層に拡散し、TFTの特性を変化させてしまう。
【0009】
これを防止するために、ソース電極において、Al合金の下地に例えば、MoW等のバリヤメタルを形成する。バリヤメタルはスパッタリングによって形成されるが、スパッタリングしただけのバリヤメタルは、Alに対するバリヤ効果が十分でない。したがって、バリヤメタルを形成したあと、熱処理をしてバリヤメタルを緻密にしてバリア効果を向上させる必要がある。しかし、この熱処理工程において、バリヤメタルが酸化する現象が生ずる。バリヤメタルが酸化すると、これによってAlが酸化され、Al合金との間でコンタクト抵抗が大きくなるという問題を生ずる。
【0010】
図8〜図12は以上で説明した従来の方法によるpoly−SiTFTの形成プロセスである。図8において、基板1にまず、SiNによる第1下地膜2を形成し、その上に、SiO2による第2下地膜3を形成する。ガラス基板1に含まれる不純物が半導体層4を汚染することを防止するためである。その後、半導体層4としてa−Si膜を形成する。該a−Si膜にエキシマレーザーを照射してpoly−Si膜に変換する。その後、半導体層4をフォトリソグラフィによってパターニングする。
【0011】
図9において、半導体層4の上にゲート絶縁膜5を形成した後、半導体層4に、イオンインプランテーションによってイオン注入を行う。このイオン注入は、チャンネル部の導電のタイプをp型かn型かに規定するためのものである。イオン注入後基板1全体の熱処理を行う。イオンインプランテーションによって注入された原子を半導体層4内にドライブインし活性化するためである。
【0012】
その後、ゲート絶縁膜5の上にゲート金属をスパッタリングによって形成し、該ゲート金属をフォトリソグラフィによって加工してゲート電極6を形成する。なお、図9では図示していないが、ゲート電極6をマスクとしてPあるいはBo等の不純物をイオンインプランテーションによって注入し、半導体層4にドレイン部あるいはソース部を形成する。このドレイン部あるいはソース部がドレイン電極あるはソース電極8とコンタクトすることになる。
【0013】
図10において、ゲート電極6の上に層間絶縁膜7をプラズマCVDなどによって形成する。層間絶縁膜7を形成したあと、基板1全体の熱処理を行い、半導体層4のドレイン部あるいはソース部に注入されたイオンを内部にドライブインして活性化を行う。その後、層間絶縁膜7及びゲート絶縁膜5に対してスルーホールを形成し、半導体層4のドレイン部あるいはソース部がドレイン電極あるいはソース電極8とコンタクトをとれるようにする。
【0014】
図11において、層間絶縁膜7の上にバリヤメタルをスパッタリングによって形成する。バリヤメタルは例えば、MoW等、Moもしくは、Ti、Ta、Mn、Ru、V、Coなどに代表される高融点金属やその化合物やその合金によって形成される。バリヤメタルは層間絶縁膜7のスルーホール内にもスパッタリングされるので、ソース電極8あるいはドレイン電極は、半導体層4のソース部あるいはドレイン部とコンタクトを取ることが出来る。
【0015】
ところで、バリヤメタルは後でスパッタリングされるAl合金82のバリアとなるものであるが、スパッタリングされただけでは、十分に緻密な膜となっていない。バリア効果を出すためには、スパッタリングされたバリヤメタルに対して熱処理を行う必要がある。
【0016】
この熱処理は、基板1をスパッタリング装置から大気中に取り出し、例えば、N2雰囲気で行われる。基板1を大気中に取り出すことによってバリヤメタルの表面が酸化する。
【0017】
図12に示すように、バリヤメタルの上には、ソース電極8あるいはドレイン電極の本体であるAl合金82がスパッタリングされる。バリヤメタルの表面が酸化されていると、バリヤメタルとコンタクトするAlを酸化することになり、スルーホールにおけるコンタクト抵抗が大きくなる。コンタクト抵抗が大きくなると、有機EL表示装置では、有機EL層を発光させる電流が十分にとれなくなり、液晶表示装置では、スイッチング特性が劣化する。
【0018】
本発明の課題は、このような、スルーホールにおけるコンタクト抵抗の増大を防止することである。
【課題を解決するための手段】
【0019】
本発明は上記問題を克服するものであり、TFTのソース部と接続するソース電極をバリヤメタル、Al合金、キャップメタルの3層で形成し、バリヤメタルをさらにTFTのソース部と接触する下層と、Al合金と接触する上層の2層に分けて形成する。
【0020】
まず、バリヤメタルの下層をスパッタリングによって形成したあと、基板をチャンバーから取り出して熱処理を行う。バリヤメタルの下層の膜構造を緻密にしてAlに対するバリヤ効果を発揮させるためである。その後、基板を再び真空チャンバー内に入れて、バリヤメタルの上層、Al合金、キャップメタルを連続してスパッタリングによって形成する。
【0021】
バリヤメタルの下層は、大気中に取り出したときに酸化されるが、この層は、後で、真空中でスパッタリングされるバリヤメタルの上層によって覆われるので、酸化したバリヤメタルとAl合金は接触することは無いので、Al合金中のAlが酸化されることは無く、コンタクト抵抗を低く抑えることが出来る。
【発明の効果】
【0022】
本発明によれば、TFTとドレイン電極あるいはソース電極とのコンタクト抵抗が小さくなるので、有機EL表示装置においては、駆動電圧の上昇を抑えることが出来、その結果、有機EL表示装置の発光効率を上げることが出来る。
【0023】
また、液晶表示装置においては、スルーホールにおけるTFTとソース電極とのコンタクト抵抗を小さくできるので、特にTFTによって駆動回路を形成したときに、駆動回路の動作スピードを上げることが出来る。
【図面の簡単な説明】
【0024】
【図1】有機EL表示装置の画素部の断面図である。
【図2】本発明における基板において、半導体層を形成した状態の断面図である。
【図3】本発明における基板において、ゲート電極を形成した状態の断面図である。
【図4】本発明における基板に層間絶縁膜を形成し、スルーホールを形成した状態の断面図である。
【図5】本発明における2層のバリヤメタルを形成した状態を示す断面図である。
【図6】本発明におけるソース電極を形成した状態を示す断面図である。
【図7】本発明のソース電極の断面図である。
【図8】従来例の基板において、半導体層を形成した状態の断面図である。
【図9】従来例の基板において、ゲート電極を形成した状態の断面図である。
【図10】従来例の基板に層間絶縁膜を形成し、スルーホールを形成した状態の断面図である。
【図11】従来例におけるバリヤメタルを形成した状態を示す断面図である。
【図12】従来例におけるソース電極を形成した状態を示す断面図である。
【発明を実施するための形態】
【0025】
以下に、本発明を有機EL表示装置に適用した場合を例にとって説明する。具体的な実施例を説明する前に、有機EL表示装置の概要を説明する。図1は本発明が適用される有機EL表示装置における画素部の断面図である。有機EL表示装置は、有機EL層14からの光が基板1と反対側に放射されるトップエミッション型と、有機EL層14からの光が基板1側に放射されるボトムエミッション型とがある。
【0026】
図1はトップエミッション型の例であり、光が白抜きの矢印L方向に放射される。トップエミッション型は、発光面積を大きくとれるので、画面輝度の点では有利である。有機EL表示装置では、複数の有機層を下部電極13と上部電極15でサンドイッチした構成となっており、上部電極15をアノードとした場合をトップアノード、上部電極15をカソードとした場合をトップカソードと呼んでいる。
【0027】
一般には、アノード側が環境に対して安定なので、トップカソード型が使用される場合が多い。すなわち、下部電極13まで形成したTFT基板を別メーカに販売し、別メーカにおいて、有機EL層14および上部電極15を形成する場合もあるので、下部電極13を安定なアノードとすると都合がよいからである。
【0028】
図1において、SiNによって形成される第1下地膜2とSiO2によって形成される第2下地膜3がガラスで形成された素子基板1に被着されている。第1下地膜2、第2下地膜3ともに、ガラスからの不純物が半導体層4を汚染することを防止する役割を有する。
【0029】
第2下地膜3の上には、poly−Siによる半導体層4が形成されている。半導体層4はまず、a−Siによって形成され、a−Si膜をエキシマレーザーによってアニールして、poly−Si膜に変換している。poly−Siに対してイオンインプランテーションを行い、その後熱処理をおこなって、半導体層4のチャンネルの導電型をp型かn型かに規定する。
【0030】
半導体層4を覆ってゲート絶縁膜5が形成されている。ゲート絶縁膜5の上にゲート電極6が形成されている。ゲート電極6をマスクとして、PあるいはBをイオンインプランテーションによって注入し、その後熱処理によって活性化することによって半導体層4に導電性の高いドレイン部あるいはソース部を形成する。
【0031】
ゲート電極6の上に、層間絶縁膜7が形成されている。層間絶縁膜7は、ゲート電極6あるいはゲート配線と、映像信号線あるいは映像信号線と同層で形成されるドレイン電極およびソース電極8とを絶縁する役割を有する。層間絶縁膜7に対し、フォトリソグラフィによってスルーホールを形成する。
【0032】
層間絶縁膜7の上に映像信号線および映像信号線と同層で形成されるソース電極8およびドレイン電極を形成する。図1においては、層間絶縁膜7の上には、ソース電極8のみが記載されているので、以後、ソース電極8で代表させる。ソース電極8は、電気抵抗を小さくするために、Al合金82によって厚く形成される。
【0033】
ところで、Alは不安定であり、他の層に拡散しやすい。半導体層4に拡散するとTFTの特性を劣化させるので、Alが半導体層4に拡散しないように、バリヤメタルが形成される。本発明は、後で説明するように、バリヤメタルを2層で形成し、AL合金とバリヤメタルとのコンタクト抵抗の増大を抑え、かつ、スルーホールにおけるコンタクト抵抗を小さくすることが特徴である。
【0034】
また、Alは熱処理によってヒロックを生ずる。ヒロックが生ずると、絶縁膜を突き破ってソース電極8と対向電極の導電層がショートする。これを防止するために、Al合金82の上にキャップメタル83を形成し、Alのヒロックの成長を抑えている。なお、本実施例では、バリヤメタルもキャップメタル83もMoWで形成されているが、特に限定されるものではなく、Moもしくは、Ti、Ta、Mn、Ru、V、Coなどに代表される高融点金属やその化合物やその合金であってもよい。
【0035】
ソース電極8を覆ってTFT全体を保護するための無機パッシベーション膜9がCVDによって形成される。無機パッシベーション膜9を覆って、平坦化膜を兼ねた有機パッシベーション膜10が形成される。有機パッシベーション膜10は平坦化膜としての役割を持っているので、1〜4μm程度と厚く形成される。
【0036】
ソース電極8と有機EL層14の下部電極13とのコンタクトを取るために、有機パッシベーション膜10および無機パッシベーション膜9にスルーホールを形成する。その後Al合金をスパッタリング等によって形成し、有機EL層14の下部電極13とソース電極8のコンタクトを取る。なお、Al合金は反射率が高いので、トップエミッションの場合の反射電極12としての役割を有する。
【0037】
反射電極12としてのAl合金の上に有機EL層14の下部電極13としてのITOを被着する。ITOは仕事関数が大きいので、有機EL層14に対するアノードとして使用することが出来る。ITOは被着後、抵抗率を小さくするために熱処理を行う。
【0038】
下部電極13の上には有機EL層14が形成される。有機EL層14は一般には5層構造であり、下部電極13側からホール注入層、ホール輸送層、発光層、電子輸送層、電子注入層となっている。電子注入層の上には、上部電極15であるカソードとしてIZOが被着される。
【0039】
なお、有機EL層14が端部において段切れによって破壊することを防止するために、画素と画素の間にバンク11が形成される。バンク11は有機材料で形成する場合もあるし、SiNのような無機材料で形成する場合もある。有機材料を使用する場合は、一般にはアクリル樹脂によって形成される。
【0040】
有機EL層14は水分が存在すると発光特性が劣化する。したがって、図1に示す基板1に対して、TFTおよび有機EL層が形成された側を図示しないガラスによる封止基板によって封止する。有機EL層14等が形成された基板1と封止基板は周辺において封止される。
【0041】
本発明は図1において、Aで示す部分の、ソース電極8と半導体層4のソース部とののコンタクトを取るためのスルーホール部のコンタクト抵抗が大きくなることを防止するものである。なお、本発明は図1のA部のみでなく、例えば、ドレイン電極と半導体層4のドレイン部とのコンタクトについても同様である。
【0042】
以下に実施例によって本発明の内容を詳細に説明する。
【実施例1】
【0043】
図2〜図6は図1に示す有機EL表示装置において、ソース電極8の形成までのプロセスを記載したものである。図2〜図4は、従来例で説明した図8〜図10と同様であるので説明を省略する。すなわち、図4において、層間絶縁膜7とゲート絶縁膜5にスルーホールが形成された状態までは、従来例と同様である。
【0044】
ソース電極8をバリヤメタル、Al合金82、キャップメタル83の3層構造とすることも従来例と同様である。本発明の特徴は、バリヤメタルを2層に分けて成膜することである。すなわち、バリヤメタルの下層81aは、バリヤメタルとしての本来の役割である、Al原子がpoly−Si半導体層4に拡散することを防止することであり、バリヤメタルの上層81bはAl合金82とのコンタクトを良好にして、スルーホールにおけるコンタクト抵抗を低減することである。なお、Al合金82はAlを含む金属という意味で用いている。
【0045】
図5において、まず、MoWをスパッタリングすることによって、バリヤメタルの下層81aを形成する。バリヤメタルの下層81aの厚さは例えば、30nm程度である。スパッタリングによって被着された状態のMoWは非晶質状態なので、バリヤ効果が十分でない。そこで、MoWをスパッタリングした基板1をスパッタリング装置から取り出して加熱炉に投入し、熱処理を行い、MoW膜を緻密な膜に変換し、十分なバリヤ効果を持たせる。
【0046】
しかし、MoWを被着した状態において、基板1を大気中に取り出すので、MoWの表面が酸化する。また、基板1の加熱は窒素雰囲気中で行われるが、窒素中に若干酸素が残留しているので、基板1の加熱中もMoWの酸化が進行する。このように、酸化されたMoWの上にAl合金82を被着すると、Al合金82中のAlが酸化され、Al2O3が形成される。Al2O3は絶縁物なので、Al合金82とMoWとのコンタクト抵抗が大きくなる。
【0047】
有機EL表示装置において、スルーホールにおけるコンタクト抵抗が大きくなると、有機EL層14に電流を流すための電圧上昇をもたらす。また、消費電力も増加する。したがって、スルーホールにおけるコンタクト抵抗はできるだけ小さくしなければならない。
【0048】
本発明は、MoWによってバリヤメタルの下層81aを形成し、バリヤメタルを熱処理してバリヤ効果を持たせたあと、Al合金82を形成する前にMoWによってバリヤメタルの上層81bを形成する。バリヤメタルの上層81bは、図5において点線で示されている。バリヤメタルの上層81bのMoWの厚さは例えば、13nmである。
【0049】
バリヤメタルの上層81bは、Al合金82とのコンタクトを良好にするためであり、また、Alに対するバリヤ効果の役割は、バリヤメタルの下層81aが担うので、厚く形成する必要は無い。一方、バリヤメタルの下層81aは、本来のバリヤ効果を持たせる必要があるので、所定の厚さが必要である。すなわち、バリヤメタルの下層81aはバリヤメタルの上層81bよりも厚く形成される。
【0050】
その後、ソース電極8の本来の役割を担うAl合金82をスパッタリングによって形成する。本発明では、Al合金82はAlSiである。Al合金82は抵抗を小さくするために250nm程度と、厚く形成される。その後、Al合金82の上にキャップメタル83としてMoWを厚さ75nm程度、スパッタリングによって形成する。キャップメタル83の役割は、Alのヒロックを抑えることである。その後、バリヤメタル、Al合金82、キャップメタル83で構成される金属層をフォトリソグラフィによってパターニングし、ソース電極8、ドレイン電極、映像信号線等を形成する。
【0051】
ところで、バリヤメタルの上層81bは、Al合金82とのコンタクトを良好にするためであり、バリヤ効果はバリヤメタルの下層81aが担うので、スパッタリングしたままの非晶質状態でもよい。すなわち、バリヤメタル(上層81b)に対しては、スパッタリング後に熱処理をして緻密な膜にする必要は無い。したがって、バリヤメタルの上層81bとAl合金82、さらにキャップメタル83はチャンバー内で真空を破らずに連続して形成することが出来る。
【0052】
本発明では、バリヤメタルを2層に形成している。しかし、上記のように、バリヤメタルの上層81bは、Al合金82およびキャップメタル83と同一真空チャンバー内で連続してスパッタリングすることが出来る。バリヤメタルの上層81bの厚さは13nm、Al合金82の厚さは250nm、キャップメタル83の厚さは、75nmであるから、バリヤメタルの上層81bをスパッタリングすることによるタクト時間の増加は極めて小さい。すなわち、本発明を実施しても、プロセス時間の増加は殆ど生じない。
【0053】
図7は、図6におけるソース電極8のみを取り出した断面図である。図7において、ソース電極8は、バリヤメタル、Al合金82、キャップメタル83から構成されており、バリヤメタルは下層81aと上層81bに分かれている。図7において、バリヤメタルの下層81aの厚さtb1は26nm、バリヤメタルの上層81bの厚さtb2は13nm、Al合金82の厚さtaは250nm、キャップメタル83の厚さtcは75nmである。
【0054】
図7において、バリヤメタルの下層81aは熱処理を受けているので、緻密な結晶構造が形成されている。一方、バリヤメタルの上層81bは、スパッタリングされたままの状態なので、非晶質に近い状態となっている。また、バリヤメタルの下層81aに形成された結晶粒界は、図7に示す、下層81aと上層81bの境界である点線Bの部分において切れているので、TEM、SEM等によって境界を観察することが出来る。
【0055】
また、図7に示すバリヤメタルの下層81aおよびバリヤメタル下層81a/バリヤメタル上層81bの界面には酸素が多く含まれているのに対して、バリヤメタルの上層81bおよびバリヤメタル上層81b/Al合金82の界面には酸素は殆ど含まれていないので、バリヤメタルの上層81bと下層81aをSIMS等によって元素分析することによって下層81aと上層81bの2層が形成されていることを確認することが出来る。
【0056】
図7のような本発明の構成によるソース電極8を用いた場合の複数のスルーホール部の直列抵抗と、従来構成によるソース電極8を用いた場合の複数のスルーホール部の直列抵抗とを比較した。その結果、本発明の構成による複数のスルーホール部の直列抵抗は27.8Ωであるのに対し、従来構成による複数のスルーホール部の直列抵抗は112.9Ωであった。本発明における直列抵抗は、従来例における直列抵抗の1/4以下となっており、本発明の効果は非常に大きい。
【0057】
以上は、有機EL表示装置の表示領域のTFT付近のスルーホールを例にとって説明したが、表示領域周辺に、駆動回路をTFTによって形成する場合は、駆動回路のTFT周辺のスルーホールについても、同時に本発明を適用することが出来る。
【0058】
以上の説明では、有機EL表示装置を例にとって説明した。液晶表示装置においてもTFTを使用していることは有機EL表示装置と同様である。特に、poly−SiTFTを使用して、表示領域の周辺に駆動回路を内蔵した液晶表示装置においては、スルーホール部におけるコンタクト抵抗は、駆動TFTの動作速度に大きな影響を及ぼす。本発明をこのような液晶表示装置に適用することによって、高性能な駆動回路を内蔵した液晶表示装置を実現することが出来る。なお、このような液晶表示装置において、駆動回路の駆動TFTに本発明を適用することによって、表示領域内のスイッチングTFTについても同時に本発明が適用されることになる。
【符号の説明】
【0059】
1…基板、 2…第1下地膜、 3…第2下地膜、 4…半導体層、 5…ゲート絶縁膜、 6…ゲート電極、 7…層間絶縁膜、 8…ソース電極、 9…無機パッシベーション膜、 10…有機パッシベーション膜、 11…バンク、 12…反射電極、 13…下部電極、 14…有機EL層、 15…上部電極、 81a…バリヤメタル下層、 81b…バリヤメタル上層、 82…Al合金、 83…キャップメタル。
【特許請求の範囲】
【請求項1】
走査線が第1の方向に延在して第2の方向に配列し、映像信号線が第2の方向に延在して第2の方向に配列し、前記走査線と前記映像信号線とで囲まれた領域に画素が形成され、前記画素は、TFTと、下部電極と上部電極で挟持された有機EL層を有する有機EL表示装置であって、
前記TFTと前記下部電極を接続するソース電極は、バリヤメタル、Alを含む金属、キャップメタルの3層によって形成され、
前記バリヤメタルは前記TFTと接触する第1の層と、前記Alを含む金属と接触する第2の層によって形成されていることを特徴とする有機EL表示装置。
【請求項2】
前記バリヤメタルおよび前記キャップメタルは高融点金属を含む金属によって形成されていることを特徴とする請求項1に記載の有機EL表示装置。
【請求項3】
走査線が第1の方向に延在して第2の方向に配列し、映像信号線が第2の方向に延在して第2の方向に配列し、前記走査線と前記映像信号線とで囲まれた領域に画素が形成され、前記画素は、スイッチングTFTと、画素電極を有する表示領域と、前記表示領域の周辺に駆動回路が駆動TFTによって形成された液晶表示装置であって、
前記駆動TFTと接続するソース電極は、バリヤメタル、Alを含む金属、キャップメタルの3層によって形成され、
前記バリヤメタルは前記駆動TFTと接触する第1の層と、前記Alを含む金属と接触する第2の層によって形成されていることを特徴とする液晶表示装置。
【請求項4】
前記バリヤメタルおよび前記キャップメタルは高融点金属を含む金属によって形成されていることを特徴とする請求項3に記載の有機EL表示装置。
【請求項5】
走査線が第1の方向に延在して第2の方向に配列し、映像信号線が第2の方向に延在して第2の方向に配列し、前記走査線と前記映像信号線とで囲まれた領域に画素が形成され、前記画素には、TFTと、下部電極と上部電極で挟持された有機EL層が形成された基板を有する有機EL表示装置の製造方法であって、
前記TFTと前記下部電極を接続するソース電極は、バリヤメタル、Alを含む金属、キャップメタルの3層によって形成し、
前記バリヤメタルは前記TFTと接触する第1の層と、前記Alを含む金属と接触する第2の層によって形成し、
前記バリヤメタルの前記第1の層をスパッタリングによって形成した後、前記基板を熱処理し、
その後、前記第1の層の上に前記バリヤメタルの第2の層、前記Alを含む金属、キャップメタルを連続してスパッタリングによって形成することを特徴とする有機EL表示装置の製造方法。
【請求項6】
走査線が第1の方向に延在して第2の方向に配列し、映像信号線が第2の方向に延在して第2の方向に配列し、前記走査線と前記映像信号線とで囲まれた領域に画素が形成され、前記画素は、スイッチングTFTと、画素電極を有する表示領域と、前記表示領域の周辺に駆動回路が駆動TFTによって形成された液晶表示装置の製造方法であって、
前記駆動TFTと接続するソース電極は、バリヤメタル、Alを含む金属、キャップメタルの3層によって形成し、
前記バリヤメタルは前記駆動TFTと接触する第1の層と、前記Alを含む金属と接触する第2の層によって形成し、
前記バリヤメタルの前記第1の層をスパッタリングによって形成した後、前記基板を熱処理し、
その後、前記第1の層の上に前記バリヤメタルの第2の層、前記Alを含む金属、キャップメタルを連続してスパッタリングによって形成することを特徴とする液晶表示装置の製造方法。
【請求項1】
走査線が第1の方向に延在して第2の方向に配列し、映像信号線が第2の方向に延在して第2の方向に配列し、前記走査線と前記映像信号線とで囲まれた領域に画素が形成され、前記画素は、TFTと、下部電極と上部電極で挟持された有機EL層を有する有機EL表示装置であって、
前記TFTと前記下部電極を接続するソース電極は、バリヤメタル、Alを含む金属、キャップメタルの3層によって形成され、
前記バリヤメタルは前記TFTと接触する第1の層と、前記Alを含む金属と接触する第2の層によって形成されていることを特徴とする有機EL表示装置。
【請求項2】
前記バリヤメタルおよび前記キャップメタルは高融点金属を含む金属によって形成されていることを特徴とする請求項1に記載の有機EL表示装置。
【請求項3】
走査線が第1の方向に延在して第2の方向に配列し、映像信号線が第2の方向に延在して第2の方向に配列し、前記走査線と前記映像信号線とで囲まれた領域に画素が形成され、前記画素は、スイッチングTFTと、画素電極を有する表示領域と、前記表示領域の周辺に駆動回路が駆動TFTによって形成された液晶表示装置であって、
前記駆動TFTと接続するソース電極は、バリヤメタル、Alを含む金属、キャップメタルの3層によって形成され、
前記バリヤメタルは前記駆動TFTと接触する第1の層と、前記Alを含む金属と接触する第2の層によって形成されていることを特徴とする液晶表示装置。
【請求項4】
前記バリヤメタルおよび前記キャップメタルは高融点金属を含む金属によって形成されていることを特徴とする請求項3に記載の有機EL表示装置。
【請求項5】
走査線が第1の方向に延在して第2の方向に配列し、映像信号線が第2の方向に延在して第2の方向に配列し、前記走査線と前記映像信号線とで囲まれた領域に画素が形成され、前記画素には、TFTと、下部電極と上部電極で挟持された有機EL層が形成された基板を有する有機EL表示装置の製造方法であって、
前記TFTと前記下部電極を接続するソース電極は、バリヤメタル、Alを含む金属、キャップメタルの3層によって形成し、
前記バリヤメタルは前記TFTと接触する第1の層と、前記Alを含む金属と接触する第2の層によって形成し、
前記バリヤメタルの前記第1の層をスパッタリングによって形成した後、前記基板を熱処理し、
その後、前記第1の層の上に前記バリヤメタルの第2の層、前記Alを含む金属、キャップメタルを連続してスパッタリングによって形成することを特徴とする有機EL表示装置の製造方法。
【請求項6】
走査線が第1の方向に延在して第2の方向に配列し、映像信号線が第2の方向に延在して第2の方向に配列し、前記走査線と前記映像信号線とで囲まれた領域に画素が形成され、前記画素は、スイッチングTFTと、画素電極を有する表示領域と、前記表示領域の周辺に駆動回路が駆動TFTによって形成された液晶表示装置の製造方法であって、
前記駆動TFTと接続するソース電極は、バリヤメタル、Alを含む金属、キャップメタルの3層によって形成し、
前記バリヤメタルは前記駆動TFTと接触する第1の層と、前記Alを含む金属と接触する第2の層によって形成し、
前記バリヤメタルの前記第1の層をスパッタリングによって形成した後、前記基板を熱処理し、
その後、前記第1の層の上に前記バリヤメタルの第2の層、前記Alを含む金属、キャップメタルを連続してスパッタリングによって形成することを特徴とする液晶表示装置の製造方法。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【公開番号】特開2011−171053(P2011−171053A)
【公開日】平成23年9月1日(2011.9.1)
【国際特許分類】
【出願番号】特願2010−32439(P2010−32439)
【出願日】平成22年2月17日(2010.2.17)
【出願人】(502356528)株式会社 日立ディスプレイズ (2,552)
【出願人】(506087819)パナソニック液晶ディスプレイ株式会社 (443)
【Fターム(参考)】
【公開日】平成23年9月1日(2011.9.1)
【国際特許分類】
【出願日】平成22年2月17日(2010.2.17)
【出願人】(502356528)株式会社 日立ディスプレイズ (2,552)
【出願人】(506087819)パナソニック液晶ディスプレイ株式会社 (443)
【Fターム(参考)】
[ Back to top ]