【課題】ＳＯＳ基板の異方性を低減して半導体装置のデバイス特性の面内均一性を向上する。
【解決手段】絶縁体基板１０１の主面上にＳｉ層（またはＳｉ基板）１００を有する半導体装置１０において、絶縁体基板１０１はサファイア基板１０１であり、絶縁体基板１０１の主面はｃ面である。サファイア基板１０１において異方性の少ないｃ面にＳｉ層１００を形成するので、Ｓｉ層１００上に形成された半導体装置１０のデバイス特性の面内均一性を向上することができる。 （もっと読む）

【課題】金属-絶縁体-金属キャパシタを提供する。
【解決手段】下部電極及び上、下部電極間に介在された誘電体膜を含むキャパシタ。上部電極には第１電圧が印加され、下部電極には第１電圧と異なる第２電圧とが印加される。上部電極に第１電圧を印加するための配線は下部電極の下部レベルまたは同一レベルの配線である。 （もっと読む）

【課題】ＭＩＭ構造の容量素子を有する半導体装置において、容量素子の信頼性を向上させることのできる技術を提供する。
【解決手段】下部電極ＤＥと、容量絶縁膜ＣＥＬと、上部電極ＵＥとからなる容量素子において、下部電極ＤＥを、半導体基板１の主面上の絶縁膜に形成された電極溝１７ａの内部に埋め込まれた金属膜によって構成し、上部電極ＵＥを、ＴｉＮ膜（下層金属膜）２２と、ＴｉＮ膜（下層金属膜）２２上に形成されたＴｉ膜（キャップ金属膜）２３との積層膜によって構成する。 （もっと読む）

【課題】Ｔｉ及びＡｌを含有するほかに、Ｎを任意成分として含むことがあるアモルファス膜を導電性バリア層として用いる。
【解決手段】基板２２の第１主面２２ａの上側に、導電性バリア層１４と、導電性バリア層の上側に形成された下部電極１６と、下部電極の上側に形成された強誘電性の金属酸化物からなるキャパシタ絶縁膜１８とを備え、及び導電性バリア層が、Ｔｉ及びＡｌを含むほかに、任意成分としてＮを含むことがあるアモルファス膜である。 （もっと読む）

【課題】絶縁層による光透過率の低下を防止することができる表示装置及びその製造方法を提供する。
【解決手段】表示装置は、第１基板１１０上に位置する第１絶縁層１１６と、第１絶縁層１１６上に位置する下部電極１１８ｂと、下部電極１１８ｂの上面及び側面を囲むように形成された誘電体層１２０ａと、誘電体層１２０ａ上に位置する上部電極１２２ａと、を備える。第１絶縁層１１６は、誘電体層１２０ａに対してエッチング選択比を有してもよい。第１絶縁層１１６は、シリコン酸化物を含み、誘電体層１２０ａは、シリコン窒化物を含んでもよい。 （もっと読む）

【課題】薄膜トランジスタ及びＭＯＳ（Ｍｅｔａｌ−Ｏｘｉｄｅ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）構造のキャパシタを備える平板表示装置及びその製造方法を提供する。
【解決手段】第１領域の基板上に半導体で形成された活性層と、第２領域の基板上に半導体で形成された下部電極と、活性層及び下部電極を含む上部に形成された第１絶縁層と、活性層上の第１絶縁層上に第１導電層及び第２導電層で形成されたゲート電極と、下部電極上の第１絶縁層上に第１導電層で形成された上部電極と、ゲート電極及び上部電極を含む上部に形成され、活性層及び上部電極が露出するようにパターニングされた第２絶縁層と、露出した活性層に接続されるソース電極及びドレイン電極とを備える。 （もっと読む）

【課題】実質的なリーク電流を生じることなく膜厚を減少させることができる高品質で均一な酸化膜、窒化膜あるいは酸窒化膜の形成方法を提供する。
【解決手段】基板上に絶縁膜を形成する工程と、前記絶縁膜をＫｒあるいはＡｒを不活性ガスとしたプラズマに伴い生成された原子状酸素Ｏ*あるいは原子状窒化水素ＮＨ*に曝し、膜質を改変する工程とよりなる絶縁膜の形成方法を提供する。 （もっと読む）

【課題】強誘電性を示すペロブスカイト構造のＰＺＴ（チタン酸ジルコン酸鉛）薄膜をダイヤモンド単結晶上に直接成長させることが困難なため、従来技術では、酸化物薄膜（例えばＡｌ_２Ｏ_３／ＳｒＴｉＯ_３連続膜）を緩衝層として用いていたが、強誘電特性は不十分であった。
【解決手段】ダイヤモンド単結晶基板またはエピタキシャル薄膜上にフッ化物（ＣａＦ_２、ＢａＦ_２、ＭｇＦ_２の内一つ）を緩衝層として用いることにより、抗電界を同じ大きさ（３３ｋＶ／ｃｍ）に保ちながら、従来の２倍の残留分極電荷（６８μＣ／ｃｍ^２）を持つ優れた強誘電性のＰＺＴ薄膜を提供する。更に、ｐ型ダイヤモンド（１３）／フッ化物（１４）／ＰＺＴ（１５）／金属（１６）構造からなるキャパシタを提供する。 （もっと読む）

【課題】振動子が外付けされて発振回路を実現する半導体集積回路において、振動子が外付けされるパッドと内部回路間の配線による浮遊容量の影響を小さくする。
【解決手段】半導体集積回路は、半導体基板と、第１のパッドＰ１に第１の抵抗及Ｒ１及び第１のコンデンサＣ_ＡＣを介して接続の入力端子、及び、第２のパッドＰ２に第２の抵抗Ｒ２及び第３の抵抗Ｒ_Ｄを介して接続の出力端子を有するインバータ３２と、インバータ入力端子と第２の抵抗Ｒ２及び第３の抵抗Ｒ_Ｄの接続点との間に接続され、インバータと共に発振ブロックを構成する帰還素子３３と、第１の抵抗Ｒ１及び第１のコンデンサの接続点と基板電位との間に接続され、第１のパッドと発振ブロックとの間に配置された第２のコンデンサＣ_Ｇと、第２の抵抗Ｒ２及び第３の抵抗Ｒ_Ｄの接続点と基板電位との間に接続され、第２のパッドＰ２と発振ブロック間に配置された第３のコンデンサＣ_Ｄとを具備する。 （もっと読む）

【課題】高性能なフレキシブル半導体装置を提供すること。
【解決手段】可撓性を有するフレキシブル半導体装置であって、絶縁膜と、かかる絶縁膜の下面に位置する金属箔をエッチングすることによって形成されたソース電極およびドレイン電極と、絶縁膜の上面の一部に形成された半導体層と、ソース電極およびドレイン電極のそれぞれと、前記半導体層とを電気的に接続する取出し電極パターンと、取出し電極パターンおよび半導体層を封止する封止樹脂層と、封止樹脂層の面のうちソース電極およびドレイン電極が形成された面とは反対側の面に形成されたゲート電極とを備えたフレキシブル半導体装置。 （もっと読む）

【課題】室温で使用可能なレドックスキャパシタ及びその作製方法を提供する。
【解決手段】レドックスキャパシタの電解質として、水素を含む非晶質半導体を用いる。水素を含む非晶質半導体の代表例としては、非晶質シリコン、非晶質シリコンゲルマニウム、または非晶質ゲルマニウム等の半導体元素を有する非晶質半導体がある。また、水素を含む非晶質半導体の他の例としては、水素を含む酸化物半導体があり、代表例としては、酸化亜鉛、酸化チタン、酸化ニッケル、酸化バナジウム、または酸化インジウム等の一元系酸化物半導体を有する非晶質半導体がある。または、水素を含む酸化物半導体の他の例としては多元系酸化物半導体があり、代表的にはＩｎＭＯ_３（ＺｎＯ）_ｍ（ｍ＞０、ＭはＧａ、Ｆｅ、Ｎｉ、Ｍｎ及びＣｏから選ばれた一の金属元素または複数の金属元素）がある。 （もっと読む）

塩素、臭素又はヨウ素と反応しやすい誘電体材料にフッ素を含むパッシベーション層を堆積する方法が本明細書に開示される。パッシベーション層は、反応しやすい誘電体層を保護することができ、それにより、パッシベーション層に塩素、臭素又はヨウ素を含む前駆体を用いて堆積が可能となる。 （もっと読む）

【課題】商品の意匠性を低下させないＩＣタグ等を形成することができる薄膜集積回路装置を提供する。
【解決手段】透明基板１上に少なくともＴＦＴ素子Ａと容量素子Ｂ及び／又は抵抗素子Ｃとを有し、ＴＦＴ素子Ａを構成するゲート電極２Ａ、ゲート絶縁膜３Ａ、半導体膜４、ソース電極６Ｓ及びドレイン電極６Ｄがいずれも透明膜であり、容量素子Ｃを構成する誘電体膜３Ｂが前記ゲート絶縁膜３Ａと同一材料であり、その誘電体膜３Ｂを積層方向Ｚに挟む一方の第１電極２Ｂが前記ゲート電極２Ａと同一材料で、他方の第２電極６Ｂが前記ソース電極６Ｓ及びドレイン電極６Ｄと同一材料であり、抵抗素子Ｃを構成する抵抗体膜４Ｃが前記半導体膜４と同一材料であり、その抵抗体膜４Ｃを面内方向Ｘに挟む第３電極６Ｅと第４電極６Ｆが前記ソース電極６Ｓ及びドレイン電極６Ｆと同一材料であるようにした薄膜集積回路装置１０Ａを提供する。 （もっと読む）

【課題】ＭＩＭ容量素子の絶縁膜ＳｉＯ₂について、電圧係数以外の特性として温度係数の小さなＭＩＭ容量素子を獲得する。
【解決手段】メタル−容量絶縁膜−メタル（ＭＩＭ）容量素子のＳｉＯ₂絶縁膜の製造方法であって、前記容量絶縁膜は、プラズマＣＶＤ法でＴＥＯＳ（テトラエトキシシラン）を原料とし、成膜温度を３３０℃乃至３５０℃で成膜されることを特徴とする。 （もっと読む）

【課題】少ない工数の追加でロジック回路とメタル容量素子とを混載し、かつ、ロジック動作特性の劣化を生じることがない半導体装置の製造方法を提供する。
【解決手段】基板11上に第1層間絶縁膜13を形成し、第1層間絶縁膜13に導電体柱14A、14Bを形成する。第1層間絶縁膜13の上面に溝配線部絶縁膜15を形成する。導電体柱14Bの上方において溝配線部絶縁膜15を除去して容量用開口部151を形成し、第1層間絶縁膜15の上面に容量素子用絶縁膜16を形成する。導電体柱14Aの上方において容量素子用絶縁膜16および第1層間絶縁膜15を除去して配線用溝152を形成する。容量用開口部151および配線用溝152に金属体17A、17Bを埋め込む。容量用開口部152の金属体17Aを容量素子の上部電極とし、配線溝152の金属体17Bをロジック配線とする。 （もっと読む）

【課題】半導体基板に対し簡易な手法により均質な絶縁膜を高速に形成できるようにする。
【解決手段】絶縁膜形成装置１は、堆積部１０の電子ビーム蒸着源１２からハフニウム金属の原子線を照射して、基板７０のシリコン酸化膜７２上に液体状のハフニウム微粒子７３を堆積させて堆積状態とし、照射部２０のプラズマ源２２から窒素原子、活性窒素分子及び窒素イオンでなる活性粒子７４を照射することにより、表面に窒化ハフニウムシリケート膜７６を形成すると共にシリコン酸化膜７２をシリコン酸窒化膜７５に変化させ、基板７０を成膜状態とする。この結果絶縁膜形成装置１は、基板７０へのハフニウム微粒子７３の堆積処理及び窒素プラズマでなる活性粒子７４の照射処理を行うことにより、高誘電率ゲート絶縁膜として機能し得る窒化ハフニウムシリケート膜７６を短時間で容易に形成することができる。 （もっと読む）

【課題】漏れ電流の大きいキャパシタを電気的に切断することができるキャパシタ・モジュールを含む半導体構造、これを製造する方法、およびこれを動作させる方法を提供する。
【解決手段】モジュール化したキャパシタ・アレイは複数のキャパシタ・モジュールを含む。各キャパシタ・モジュールは、キャパシタと、このキャパシタを電気的に切断するように構成されたスイッチング・デバイスと、を含む。スイッチング・デバイスは、キャパシタの漏れのレベルを検出するように構成された検知ユニットを含み、漏れ電流が所定のレベルを超えるとスイッチング・デバイスがキャパシタを電気的に切断するようになっている。各キャパシタ・モジュールは、単一のキャパシタ・プレート、２つのキャパシタ・プレート、または３つ以上のキャパシタ・プレートを含むことができる。漏れセンサおよびスイッチング・デバイスを用いて、漏れを生じたキャパシタ・アレイのキャパシタ・モジュールを電気的に切断し、これによってキャパシタ・アレイを過剰な電気的漏洩から保護する。 （もっと読む）

【課題】バンドギャップが狭い高誘電率膜を用いたキャパシタにおいて、リーク電流を低減するとともに、製造コストを削減することができる半導体装置及び半導体装置の製造方法を提供する。
【解決手段】ウエハ２上に形成された下部電極としてのＴｉＮ膜１００と、ＴｉＮ膜１００上に形成された第１の高誘電率絶縁膜としてのＨｆＯ_２膜１１０と、ＨｆＯ_２膜１１０上に形成され、ＨｆＯ_２膜１１０のバンドギャップよりも狭いバンドギャップを有する第２の高誘電率絶縁膜としてのＴｉＯ_２膜１２０と、ＴｉＯ_２膜１２０上に形成され、非貴金属であって４．８ｅＶよりも高い仕事関数を有する上部電極膜としてのＣｏ膜１３０と、により構成されている。 （もっと読む）

【課題】ＴｉＯ_２膜とＨｆＯ_２膜との相互拡散を抑制でき、リーク電流の増加を抑制させる。
【解決手段】基板上に第１の高誘電率絶縁膜を形成する工程と、第１の高誘電率絶縁膜上に絶縁膜を形成する工程と、絶縁膜上に第２の高誘電率絶縁膜を形成する工程と、第１の高誘電率絶縁膜、絶縁膜および第２の高誘電率絶縁膜が形成された基板に対して熱処理を行う工程と、を有し、第１の高誘電率絶縁膜、絶縁膜および第２の高誘電率絶縁膜は、それぞれが異なる物質で構成されると共に、絶縁膜は、酸化アルミニウム膜、窒化アルミニウム膜、または、窒化シリコン膜で構成される。 （もっと読む）

【課題】集積回路デバイスの電子シグニチャーの解析をより複雑にすることにより、秘密データへのアクセスを防止する。
【解決手段】本発明は、メモリーを有するポータブルメモリ媒体、特にカード形式に組込むように設計された集積回路デバイス(2)に関する。集積回路デバイス(2)は、集積回路デバイス(2)により消費される電流のピーク(Idd)の振幅を減衰させるための少なくとも１つのキャパシター(8)を備える。本発明は、スマートカードの電気的シグニチャーを減衰させるのに特に有用である。 （もっと読む）