【課題】 集積回路における時間的に変動するばらつきを検出する回路を提供する。
【解決手段】 集積回路内に検出回路１００、演算回路１０１、ばらつき/電圧変換回路１１３とを設ける。検出回路１００において集積回路の特性ばらつきを検出回路１００の出力信号の発振周波数として検出する。演算回路１０１では、タイマ１０６にて規定した時間間隔毎に検出したばらつき情報をレジスタ１１１に格納し、統計演算回路１１２にて統計処理を施し、集積回路の時間的に変動する特性ばらつきを検出する。更に、ばらつき／電圧変換回路１１３は、検出された特性ばらつきに対応した電圧情報に変換する。 （もっと読む）

【課題】半導体装置の出力回路における試験時間を短縮する。
【解決手段】出力端子９に複数並列に接続されるｐＭＯＳ２−１〜２−４、ｎＭＯＳ３−１〜３−４において、各ゲート電極１１〜２６の一端に、選択されるドライブ能力に応じた制御信号が伝搬される制御信号線Ｐ１〜Ｐ４，Ｎ１〜Ｎ４を接続し、他端に試験配線ＯＰ１〜ＯＰ４，ＯＮ１〜ＯＮ４を接続する。これにより、試験配線ＯＰ１〜ＯＰ４，ＯＮ１〜ＯＮ４の信号から、ドライブ能力の切り換えが可能なように回路パターンが形成されているか検査でき、各ドライブ能力に対応する電流負荷を全てテスタで設定して試験するより、試験時間を短縮できる。 （もっと読む）

【課題】入力電源電圧の動作保証範囲が大きいとしても当該電圧変動の影響を抑制して正常に過電流保護を図るようにした過電流保護回路を提供する。
【解決手段】支持基板１０が第１半導体層１１および第２半導体層１２を絶縁層１３で挟んで構成されている。第１半導体層１１上には絶縁膜１４を介してフィールドプレート抵抗膜２０が形成されている。可変電流源ＩＳが、ゲート電極１９からドレイン電極１７にかけて絶縁膜１４上に沿って形成されたフィールドプレート抵抗膜２０（フィールドプレート抵抗Ｒ１およびＲ２）に生じるノードＮ１の電圧に応じて出力電流値を変更してセンス抵抗Ｒｓの検出電圧Ｖ２を補正する。 （もっと読む）

【課題】ＭＯＳトランジスタ集積回路中のリング発振器では、使用期間が長くなるとそれを構成しているＭＯＳトランジスタの特性に劣化が生じ、発振周期が大になって来る。従って、劣化度合を量的に把握する必要があったが、個別の集積回路につき、ＭＯＳトランジスタの劣化度合を算出するようにしたものは従来なかった。
【解決手段】リング発振器２を集積するＭＯＳトランジスタ集積回路１内に、ＮＭＯＳトランジスタの劣化のみ生ずる構成にしたリング発振器４、ＰＭＯＳトランジスタの劣化のみ生ずる構成にしたリング発振器５を作り込む。それらの現時点での発振周期もしくは製造当初の発振周期を基に、劣化による増加遅延時間や発振周期を模擬算出装置７で算出する。 （もっと読む）

【課題】半導体素子が短絡破壊したとき、ヒューズを設けることなく、主電流を遮断できる半導体装置を提供すること。
【解決手段】半導体装置１００を構成するパワー半導体素子を小さな半導体素子１に分割し、この小さな半導体素子１にそれぞれ1本のボンディングワイヤ１７を接続する。小さな半導体素子１が短絡破壊したとき、破壊した小さな半導体素子１に接続するワイヤ１７（ヒューズの役割をさせる）を溶断し、且つ、制御回路３０からオフ信号を健全な半導体素子１に与える。このようにして、半導体装置１００が短絡破壊したとき、ヒューズを設けることなく、主電流を遮断することができる。 （もっと読む）

【課題】レイアウト面積が増大を抑制しつつ、高電位入力から低電位出力を生成するトランジスタのＥＳＤ耐性を向上させる。
【解決手段】電源配線１１２、１１３間にはＰチャンネル電界効果トランジスタ１３１が接続され、電源配線１１３とＰチャンネル電界効果トランジスタ１３１のゲートとの間にはＰチャンネル電界効果トランジスタ１３２が接続され、異常電圧検出回路１４２は、第１の電圧Ｖ１と第３の電圧Ｖ３との電位差に基づいてＰチャンネル電界効果トランジスタ１３２をオン／オフ制御する。 （もっと読む）

【課題】 電源遮断機能を有する半導体装置において試験用パッドを設けることなく電源ショート試験の実施を可能にする。
【解決手段】 半導体装置は、回路ブロックと、第１電源線と回路ブロックに電源電圧を供給する第２電源線との間に設けられる第１スイッチと、第１電源線と第２電源線との間に設けられる第２スイッチとを備え、第１スイッチは、テストモード時にオンし、第２スイッチは、テストモード時にオフし、第２スイッチのオン／オフに応じて、通常動作モード時に、回路ブロックの動作状態がオン／オフする。 （もっと読む）

【課題】チャージポンプ回路の消費電流を所定の昇圧電圧を得るために必要最小限に抑える電源回路システムを提供する。
【解決手段】電源回路システム１００は、可変抵抗回路１０を備えたリング発振器２０と、リング発振器２０の発振出力信号OSC_OUTに応じて昇圧電圧HVを出力するチャージポンプ回路３０、チャージポンプ回路３０の昇圧電圧HVを調整する電圧レギュレータ回路４０、電圧レギュレータ回路４０に流れる第１の電流I0と、第１の基準電流とを比較する第１の電流比較回路５０、前記第１の電流I0と、第２の基準電流を比較する第２の電流比較回路６０、第１及び第２の電流比較回路５０，６０の第１及び第２の比較信号SIG_UP9U，SIG_UP18Uに応じて、可変抵抗回路１０の抵抗値を制御するための制御信号（SEL2,SEL1,SEL0）を出力する制御回路７０と、を含んで構成される。 （もっと読む）

【課題】複数の半導体チップの各々の信号端子が共通の外部端子に接続される場合であっても、半導体装置のオープン不良を検出する。
【解決手段】半導体装置は、複数の半導体チップと、外部と接続される電源端子、第１及び第２の外部端子と、を備え、複数の半導体チップのそれぞれは、第１の信号端子（第１の信号パッドＴ１）に供給される信号に基づくクロック信号によって計数を行うカウンタ部４２と、複数の半導体チップの中で自己の半導体チップを固定的に識別し、識別情報を出力する識別情報認識部と、カウンタ部４２の出力と識別情報を比較し、比較した比較結果に基づいて、第２の信号端子（第２の信号パッドＴ２）と電源端子との導通／非導通状態を制御する比較回路４３と、を有し、複数の半導体チップの各々の第１の信号端子は、共通の第１の外部端子に接続され、複数の半導体チップの各々の第２の信号端子は、共通の第２の外部端子に接続される。 （もっと読む）

【課題】 半導体集積回路に電源ノイズが発生した場合に電源配線のインピーダンスおよび電源電圧を低下させることができ、これにより電源ノイズ振幅を抑えかつ消費電力を低減させることが可能な半導体集積回路の電源制御システムの提供。
【解決手段】 可変電圧源２と、その電源が供給される半導体集積回路３，４と、可変電圧源を制御する電源制御回路１とを含み、半導体集積回路は、インダクタンス３１と内部素子容量４３ｂとから構成される並列共振回路と、並列共振回路の電源配線上に設けられる可変抵抗４１と、可変電圧源から並列共振回路に供給される電圧と基準電圧とを比較しその比較結果を出力する電圧センサー４２とを含んでおり、電源制御回路は、電源配線に流れる信号の周波数に応じて可変抵抗の値を選択し、電圧センサーの出力結果に応じて可変電圧源に所定の電圧値を設定する。 （もっと読む）

【課題】センス電流を抵抗で検出する場合であっても、カレントミラー回路を用いて検出する場合であっても、誤検出や電流検出精度の低下を起こさないパワーモジュールを提供する。
【解決手段】ＩＧＢＴ１の電流センス素子ＳＴのセンスエミッタにエミッタが接続されたトランジスタＱ５と、トランジスタＱ５のコレクタに一方端が接続され、他方端が共通接続部ＢＰに接続された電流検出抵抗ＳＲとを有し、トランジスタＱ５のベースがＧＮＤに接続された電流検出回路Ｃ３と、電流検出抵抗ＳＲによって発生する共通接続部ＢＰを基準とした電位差を電流検出電圧Ｖｓとして検出し、所定の閾値電圧との比較を行い、両者の大小関係によってＩＧＢＴ１に過電流が流れているか否かを判定する。 （もっと読む）

【課題】配線溝へのめっきの埋め込み性を安定させることができる半導体装置の製造方法等を提供すること。
【解決手段】実施形態によれば、半導体装置の製造方法が提供される。半導体装置の製造方法は、めっき処理によって金属膜を埋め込んで検査パターン１０を形成する形成工程と、検査パターン１０の特性を検出する検出工程と、検出工程によって検出された検査パターン１０の特性に基づいて、前記めっき処理の条件を調整する調整工程とを含む。前記形成工程は、３層以上の配線層１１〜１３に亘って形成され、かつ中間層にスタックドビア２２を有するパターンを、前記検査パターン１０として形成する。 （もっと読む）

【課題】ダイオードへの逆方向電圧の印加後順方向電圧を印加した直後の早い時間領域でダイオードの電流コラプス特性を評価することができるダイオード装置およびダイオード装置の評価方法を提供する。
【解決手段】ダイオード装置１００において、第１の回路と、第１の回路と並列に接続され被測定ダイオード１０７を有する測定回路と、第１の回路および測定回路と並列に接続され被測定ダイオード１０７のカソード側の電位を所定の電位にクランプするクランプ回路１１１と、第１の回路、測定回路およびクランプ回路と並列に接続された第２の回路とを備え、被測定ダイオード１０７のカソード電位は、被測定ダイオード１０７のカソード電位が所定値未満の場合に、クランプ回路１１１の出力端子の電位にクランプされる。 （もっと読む）

【課題】ナノ物体を外部電気システムに接続する素子、及びその素子を作る方法を提供する。
【解決手段】特に分子の特性評価に適用される本発明によると、以下を備える素子が作られる：ナノ物体（２）に接続される上部接触パッド（８）を備えた上部層（１６）；外部電気システム（４）に接続される下部接触パッド（１２）を備えた下部層（１８）；前記下部層上にあり、前記下部パッドと接触する電気的貫通ビア（２２）を備えた接着層（２０）；前記接着層と前記上部層の間にあり、前記上部パッドを前記下部パッドに接続するための導電ライン（２５）及び電気的ビア（２６）を備えた少なくとも２つの層（２２、２４）。 （もっと読む）

【課題】タイミングエラーに起因する動作不良を低減した半導体装置の実現。
【解決手段】組合せ回路11A-11Cと、クロックCLKに応じて、組合せ回路が出力するデータを取り込んで保持する１個以上の記憶素子2A-2Dと、クロックを供給するクロック信号線3と、を備え、少なくとも１個の記憶素子は、記憶素子に供給するクロックを遅延させ、遅延時間が可変の少なくとも１個の可変遅延素子11A,11Bを、備え、可変遅延素子が出力する遅延クロックに応じて、当該記憶素子が正常に動作するか否かを検出し、正常に動作するか否かの検出結果に応じて可変遅延素子の遅延時間を変化させるタイミングエラー検出機能付き記憶素子である半導体装置。 （もっと読む）

【課題】電気的に１回限りの書き込みが行われる記憶素子への誤書き込みを抑制する。
【解決手段】電圧検出部１２は、電気的に１回限りの書き込みが行われる記憶素子（電気ヒューズ素子２）へ供給される書き込み電圧を検出し、書き込み電圧が所定の閾値電圧以上となると、書き込み制御部１１に、書き込み信号に係わらず電気ヒューズ素子２への書き込みを停止させることで、書き込み電圧に異常が発生し、過電圧になることによる誤書き込みを抑制できる。 （もっと読む）

【課題】消費電力を極力抑制することで電源の安定化を実現する半導体装置を提供する。
【解決手段】ロジック部１１、メモリ部１２、ロジック部とメモリ部の一方又は両方の動作頻度を検出する検出部１３、検出部の検出結果に基づきロジック部及びメモリ部の一方又は両方にしきい値制御信号を供給するしきい値制御部１４を有する半導体装置である。ロジック部とメモリ部の各々は複数のトランジスタを有しており、複数のトランジスタの各々は、論理信号が入力される第１のゲート電極と、しきい値制御信号が入力される第２のゲート電極と、半導体膜とを有する。 （もっと読む）

【課題】半導体チップに部分的に大きな電流が流れるのを抑制する技術を提供することを目的とする。
【解決手段】半導体装置は、ゲート電極５を有する半導体チップ１と、半導体チップ１の表面に設けられ、当該表面にかかる応力を検出する応力検出用素子７とを備える。そして、半導体装置は、応力検出用素子７で検出された応力に基づいて、ゲート電極５に印加される制御信号を制御する。また、平面視において半導体チップ１の中央部にかかる応力を検出する応力検出用素子７が、第１応力検出用素子７−１として設けられ、平面視において半導体チップ１の外周部にかかる応力を検出する応力検出用素子７が、第２応力検出用素子７−２として設けられることが好ましい。 （もっと読む）

【課題】電源レギュレータの出力トランジスタに継続的に過電流が流れることを防止することのできる半導体集積回路を提供する。
【解決手段】実施形態の半導体集積回路は、シリーズレギュレータ型の電源レギュレータ１００を有しており、モニター部１が、電源レギュレータ１００の出力電流をモニターし、過電流検知部２が、モニター部１から出力されるモニター電流が基準値を超えたときに過電流検知信号ＤＴを出力し、保持部３が、過電流検知信号ＤＴの信号値を保持した遮断制御信号ＣＴを出力し、遮断制御部４が、保持部３から出力される遮断制御信号ＣＴによって電源レギュレータ１００の出力トランジスタＭＰ１を導通状態から遮断状態へと制御する。 （もっと読む）

【課題】一つのＴＥＧで複数方向の位置ずれを検出できるようにする。
【解決手段】この半導体装置は、ＴＥＧ３００を有している。ＴＥＧ３００は、プラグ及び配線のいずれか一方である第１要素と、プラグ及び配線の他方である第２要素を有している。第２要素は、互いに異なる方向から第１要素に面しており、第１要素から離間している。本実施形態において、第１要素はプラグ３２０であり、第２要素は配線３３０である。プラグ３２０は、コンタクトであってもよいし、ビアであってもよい。またプラグ３２０は、配線３３０の上に位置していてもよいし、下に位置していてもよい。 （もっと読む）