書き込み制御回路及び半導体装置
【課題】電気的に１回限りの書き込みが行われる記憶素子への誤書き込みを抑制する。
【解決手段】電圧検出部１２は、電気的に１回限りの書き込みが行われる記憶素子（電気ヒューズ素子２）へ供給される書き込み電圧を検出し、書き込み電圧が所定の閾値電圧以上となると、書き込み制御部１１に、書き込み信号に係わらず電気ヒューズ素子２への書き込みを停止させることで、書き込み電圧に異常が発生し、過電圧になることによる誤書き込みを抑制できる。
【解決手段】電圧検出部１２は、電気的に１回限りの書き込みが行われる記憶素子（電気ヒューズ素子２）へ供給される書き込み電圧を検出し、書き込み電圧が所定の閾値電圧以上となると、書き込み制御部１１に、書き込み信号に係わらず電気ヒューズ素子２への書き込みを停止させることで、書き込み電圧に異常が発生し、過電圧になることによる誤書き込みを抑制できる。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電気的に１回限りの書き込みが行われる記憶素子に対する書き込みを制御する書き込み制御回路及び半導体装置に関する。
【背景技術】
【０００２】
近年、ＲＡＭ（Random Access Memory）回路などにおいて、不良ビットを救済するための冗長処理や、各チップを識別するための識別番号などに、電気ヒューズ素子を使用することが増えてきている。
【０００３】
電気ヒューズ素子は、電気的に１回限りの書き込みが行われる記憶素子（以下ＯＴＰ（One Time Programming）素子という）である。電気ヒューズ素子は、所定の書き込み電圧が印加される端子と、書き込みトランジスタに接続されている。所定の書き込み電圧が印加され、ＷＥ（Write Enable）信号のような書き込みを制御する信号により、書き込みトランジスタがオン状態となると電気ヒューズ素子に電流が流れる。この電流により電気ヒューズ素子が切断されて、書き込み状態となる。
【０００４】
そのため、書き込みを行う場合以外に、何らかの意図しない電流が電気ヒューズ素子に流れると、誤書き込みが発生する可能性がある。
従来、書き込み対象のヒューズが切断されると書き込み線の電圧が上昇し、他のヒューズも切断されて誤書き込みが発生することを防止するために、書き込み線の電圧を一定電圧以上にならないようにクランプする技術があった。
【０００５】
また、ＥＳＤ（Electrostatic Discharge）発生時に電気ヒューズ素子の誤切断を防止するために、ＥＳＤのサージ電流を流すダイオードを設けて電気ヒューズ素子へのサージ電流の流入を防ぐ技術などが知られている。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開昭５３−００７１４２号公報
【特許文献２】特開２００９−１７７０４４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
書き込み電圧に異常が発生し、過電圧となると、書き込みトランジスタを制御する信号にも影響を与えることがあり、誤書き込みが発生する問題があった。たとえば、書き込み動作時ではない場合でも、書き込みトランジスタを制御する回路の誤動作によって書き込みトランジスタをオフ状態に維持できず、上記のようなＯＴＰ素子に電流が流れてしまう可能性があった。
【課題を解決するための手段】
【０００８】
発明の一観点によれば、書き込み信号に応じて、電気的に１回限りの書き込みが行われる記憶素子への書き込みを制御する書き込み制御部と、前記記憶素子へ供給される書き込み電圧を検出し、前記書き込み電圧が所定の閾値電圧以上となると、前記書き込み信号に係わらず前記記憶素子への書き込みを前記書き込み制御部に停止させる電圧検出部と、を備えた書き込み制御回路が提供される。
【０００９】
また、電気的に１回限りの書き込みが行われる記憶素子と、前記記憶素子に接続され、制御信号に応じて、書き込み電圧による電流を前記記憶素子に流すか否かを制御する書き込みトランジスタと、書き込み信号に応じた前記制御信号を出力して、前記記憶素子への書き込みを制御する書き込み制御部と、前記書き込み電圧を検出し、前記書き込み電圧が所定の閾値電圧以上となると、前記書き込み信号に係わらず前記記憶素子への書き込みを前記書き込み制御部に停止させる電圧検出部と、を備えた半導体装置が提供される。
【発明の効果】
【００１０】
開示の書き込み制御回路及び半導体装置によれば、電気的に１回限りの書き込みが行われる記憶素子への誤書き込みを抑制できる。
【図面の簡単な説明】
【００１１】
【図１】第１の実施の形態の半導体装置及び書き込み制御回路の一例を示す図である。
【図２】第２の実施の形態の半導体装置及び書き込み制御回路の一例を示す図である。
【図３】書き込み電圧が正常の場合の、半導体装置の書き込み動作時の各部の信号波形の一例を示す図である。
【図４】書き込み電圧が過電圧となる場合の電圧検出部の信号の様子の一例を示す図である。
【図５】第３の実施の形態の半導体装置及び書き込み制御回路の一例を示す図である。
【図６】書き込み電圧が過電圧となる場合の電圧検出部の信号の様子の一例を示す図である。
【発明を実施するための形態】
【００１２】
以下、本発明の実施の形態を、図面を参照しつつ説明する。
なお、以下では電気的に書き込みを行うＯＴＰ素子の例として電気ヒューズ素子を用いた例を示すが、これに限定されず、たとえば、トランジスタのゲート酸化膜に高電圧を印加して電気的に破壊することで書き込み状態となるＯＴＰ素子などを用いてもよい。
【００１３】
（第１の実施の形態）
図１は、第１の実施の形態の半導体装置及び書き込み制御回路の一例を示す図である。
半導体装置１は、電気ヒューズ素子２、書き込みトランジスタ３、書き込み制御回路１０を有している。また、書き込み制御回路１０は、書き込み制御部１１、電圧検出部１２を有している。
【００１４】
電気ヒューズ素子２と書き込みトランジスタ３は、たとえば、図示しないテスタ回路から書き込み電圧が印加される端子Ｐ１と、接地電位（基準電位）である接地端子Ｐ２間に接続されている。
【００１５】
電気ヒューズ素子２としては、ポリシリコン層上に形成されたシリサイド層を利用したものや、メタルヒューズなどが用いられる。電気ヒューズ素子２の抵抗値が２００Ωで、１０ｍＡの電流が流れると切断される場合、書き込み電圧として、たとえば、３Ｖ程度が印加される。
【００１６】
書き込みトランジスタ３は、書き込み制御部１１からの制御信号を受け、電気ヒューズ素子２へ電流を流すか否かを制御する。書き込みトランジスタ３は、図１の例では、ｎチャネル型ＭＯＳＦＥＴ（Metal-Oxide Semiconductor Field Effect Transistor）としている。
【００１７】
図１に示す例では、電気ヒューズ素子２の一方の端子は、書き込み電圧が印加される端子Ｐ１に接続され、他方の端子は、書き込みトランジスタ３の一方の入出力端子（ドレイン）に接続されている。書き込みトランジスタ３の他方の入出力端子（ソース）は、接地電位である接地端子Ｐ２に接続されており、制御端子（ゲート）には、書き込み制御部１１からの制御信号が入力される。
【００１８】
書き込み制御回路１０において、書き込み制御部１１は、たとえば、図示しないテスタ回路から端子Ｐ３を介して入力される書き込み信号に応じて、電気ヒューズ素子２への書き込みを制御する。書き込み制御部１１は、たとえば、書き込み信号であるＷＥ（Write Enable）信号に応じて、書き込みトランジスタ３をオンまたはオフさせる制御信号を生成することで、電気ヒューズ素子２への書き込みを制御する。書き込み制御部１１は、端子Ｐ１から供給される書き込み電圧によって駆動される。また、書き込み制御部１１は、接地電位である接地端子Ｐ２にも接続されている。
【００１９】
電圧検出部１２は、端子Ｐ１と接地端子Ｐ２に接続されており、電気ヒューズ素子２に供給される書き込み電圧を検出する。そして、電圧検出部１２は、書き込み電圧が所定の閾値電圧以上となると、書き込み制御部１１に入力される書き込み信号に係わらず、電気ヒューズ素子２への書き込みを、書き込み制御部１１に停止させる。図１に示す例では、電圧検出部１２は、書き込み制御部１１に対して、書き込みトランジスタ３の制御端子を、Ｌ（Low）レベルの電位に固定させるための信号を送る（詳細は後述する）。
【００２０】
閾値電圧の例は、後述するが、書き込み電圧を３Ｖとした場合、たとえば、３．３Ｖなどと設定される。
以上のような書き込み制御回路１０により、書き込み電圧が所定の閾値電圧以上の過電圧となっても、書き込みトランジスタ３をオフ状態に維持しておくことができ、誤書き込みを防止できる。
【００２１】
たとえば、書き込み電圧の投入時や、隣接回路の動作時などに、書き込み電圧に異常が発生して過電圧となると、それに伴うノイズにより、端子Ｐ３から入力される書き込み信号にも異常が発生する可能性がある。たとえば、一定期間Ｈ（High）レベルのパルスの書き込み信号により書き込みを行う場合、過電圧によって書き込み信号に波形の異常などが発生し、書き込みすべき場合でないにも係わらず書き込み信号がＨレベルとなると、誤書き込みが発生する可能性がある。また、書き込み電圧が過電圧時に、書き込み状態となると、電気ヒューズ素子２に電流が多く流れ、書き込み過ぎという状態にもなり得える。
【００２２】
しかし、本実施の形態の書き込み制御回路１０によれば、書き込み電圧が過電圧となり、所定の閾値電圧以上となると、電圧検出部１２は、書き込み信号に係わらず、電気ヒューズ素子２への書き込みを、書き込み制御部１１に停止させる。図１に示す例では、電圧検出部１２は、書き込み制御部１１から書き込みトランジスタ３の制御端子に入力される制御信号をＬレベルに固定させる。
【００２３】
これにより、書き込み電圧が所定の閾値電圧以上の過電圧となっても、書き込みトランジスタ３をオフ状態に維持しておくことができ、電気ヒューズ素子２に電流が流れて切断されることを防止でき、誤書き込み及び書き込み過ぎを抑制することができる。
【００２４】
以下書き込み制御回路１０の一例を第２の実施の形態、第３の実施の形態としてより詳細に説明する。
（第２の実施の形態）
図２は、第２の実施の形態の半導体装置及び書き込み制御回路の一例を示す図である。
【００２５】
第１の実施の形態の半導体装置１と同様の要素については、同一符号を付し説明を省略する。
第２の実施の形態の半導体装置１ａにおいて、書き込み制御回路１０ａは、書き込み制御部１１ａ、電圧検出部１２ａを有している。
【００２６】
書き込み制御部１１ａは、インバータ回路１１１、ＮＡＮＤ回路１１２を有している。
インバータ回路１１１は、ＮＡＮＤ回路１１２の出力信号の信号レベルを反転させて、書き込みトランジスタ３の制御信号として出力する。
【００２７】
ＮＡＮＤ回路１１２は、電圧検出部１２ａの出力信号と、端子Ｐ３からの書き込み信号のＮＡＮＤ論理を出力するものである。ＮＡＮＤ回路１１２は、書き込み電圧が閾値電圧以上の場合に電圧検出部１２ａから出力されるＬレベルの出力信号によって、書き込み信号を無効にする。すなわち、ＮＡＮＤ回路１１２は、書き込み信号に係わらずＨレベルの信号を出力する。
【００２８】
なお、インバータ回路１１１とＮＡＮＤ回路１１２は、端子Ｐ１と接地端子Ｐ２に接続されており、書き込み電圧によって駆動される。
電圧検出部１２ａは、端子Ｐ１と接地端子Ｐ２間に直列に複数接続されたダイオードの数と、ダイオードの順方向電圧により前述の閾値電圧を設定する。図２に示す例では、電圧検出部１２ａは、トランジスタ１２１とダイオード１２２，１２３，１２４，１２５と抵抗１２６，１２７を有している。
【００２９】
トランジスタ１２１は、図２の例では、ｎチャネル型ＭＯＳＦＥＴであり、ドレインは抵抗１２６を介して端子Ｐ１に接続されており、ソースは接地端子Ｐ２に接続されている。ゲート（制御端子）は、複数のダイオード１２２〜１２５間に接続される。図２の例では、ダイオード１２４のカソードと、ダイオード１２５のアノード間のノードＮ１に接続されている。
【００３０】
ダイオード１２２〜１２５は端子Ｐ１と接地端子Ｐ２間に直列に接続されている。たとえば、各ダイオード１２２〜１２５の順方向電圧Ｖｆが０．８Ｖとすると、前述の閾値電圧は、０．８×４＝３．２Ｖとなる。
【００３１】
抵抗１２６は、電圧検出部１２ａの出力電圧を調整するものであり、たとえば、トランジスタ１２１のオン抵抗の約１００倍程度のものが用いられる。
抵抗１２７は、一方の端子をノードＮ１に接続し、他方の端子を接地端子Ｐ２に接続している。抵抗１２７は、ダイオード１２２〜１２５がオフ状態のときに、ノードＮ１の電位を、フローティング状態にならないよう、接地電位に落とすために設けられている。また、抵抗１２７は、たとえば、ダイオード１２５のオン抵抗に対して、十分大きい（たとえば、約１００倍程度）のものが用いられる。
【００３２】
以下、第２の実施の形態の半導体装置１ａの動作を説明する。
端子Ｐ１に書き込み電圧が印加された場合、たとえば、各ダイオード１２２〜１２５の順方向電圧Ｖｆが０．８Ｖとすると、書き込み電圧が約３．２Ｖ以上でない場合、ダイオード１２２〜１２５はオフ状態であり電流がほとんど流れない。そのため、ノードＮ１の電位はＬレベルとなる。このときトランジスタ１２１はオフ状態であるので、トランジスタ１２１のドレインから取り出される電圧検出部１２ａの出力信号はＨレベルとなる。
【００３３】
書き込み制御部１１ａにおいて、電圧検出部１２ａからＨレベルの出力信号が入力されている場合、書き込み信号がＨレベルとなると、ＮＡＮＤ回路１１２の出力信号はＬレベルとなり、インバータ回路１１１の出力信号はＨレベルとなる。これにより、書き込みトランジスタ３がオンし、書き込み電圧による電流が流れ、電気ヒューズ素子２に対する書き込みが行われる。書き込み信号がＬレベルの場合には、ＮＡＮＤ回路１１２の出力信号はＨレベルとなり、インバータ回路１１１の出力信号はＬレベルとなる。このとき、書き込みトランジスタ３はオフ状態となり、電気ヒューズ素子２に対する書き込みは停止状態となる。
【００３４】
書き込み電圧が約３．２Ｖ以上となると、電圧検出部１２ａにおいて、ダイオード１２２〜１２５がオンし、電流が流れ、ダイオード１２５と抵抗１２７に印加される電圧により、トランジスタ１２１がオンする。
【００３５】
なお、抵抗１２７の値がダイオード１２５のオン抵抗に対して、十分大きい場合には、ほぼダイオード１２５の順方向電圧Ｖｆ（たとえば、０．８Ｖ）により、トランジスタ１２１がオンする。
【００３６】
トランジスタ１２１がオンすることにより、トランジスタ１２１のドレインから取り出される電圧検出部１２ａの出力信号はＬレベルとなる。この出力信号が、書き込み信号を無効にする信号となる。
【００３７】
すなわち、書き込み制御部１１ａのＮＡＮＤ回路１１２は、書き込み信号の状態に係わらず、Ｈレベルの出力信号を出力する。このときインバータ回路１１１の出力信号はＬレベルとなるので、書き込みトランジスタ３はオフ状態となり、電気ヒューズ素子２に対する書き込みは停止状態となる。
【００３８】
図３は、書き込み電圧が正常の場合の、半導体装置の書き込み動作時の各部の信号波形の一例を示す図である。
横軸は時間、縦軸は電圧を示している。上から、異常検出電圧（前述の閾値電圧）、書き込み電圧、電圧検出部１２ａの出力信号、ノードＮ１の電位、書き込み信号、書き込みトランジスタ３のゲート電圧を示している。
【００３９】
図２に示した書き込み検出回路１０ａの場合、異常検出電圧は、たとえば、３．２Ｖである。書き込み電圧は、正常の場合には、図３に示すように異常検出電圧より小さい。また、ダイオード１２２〜１２５がオフ状態であるので、ノードＮ１の電位は０Ｖとなっている。そのため、トランジスタ１２１はオフ状態であり、電圧検出部１２ａの出力電圧はＨレベルとなっている。
【００４０】
この状態で、書き込み信号がＬレベルの場合には、前述のＮＡＮＤ回路１１２とインバータ回路１１１の動作により、書き込みトランジスタ３のゲート電圧は０Ｖとなる。そのため、書き込みトランジスタ３はオフ状態であり、電気ヒューズ素子２への書き込みは行われない。
【００４１】
書き込み信号がＨレベルになると（図３のタイミングｔ１）、ＮＡＮＤ回路１１２の出力信号がＬレベルに反転するため、書き込みトランジスタ３のゲート電圧がＨレベルとなる。そのため、書き込みトランジスタ３はオン状態となり電流が流れ、電気ヒューズ素子２への書き込みが行われる。すなわち、電気ヒューズ素子２の切断が開始される。
【００４２】
一定時間の後、書き込み信号がＬレベル（０Ｖ）に立ち下がると（図３のタイミングｔ２）、ＮＡＮＤ回路１１２の出力信号がＨレベルに反転するため、書き込みトランジスタ３のゲート電圧がＬレベルとなる。そのため、書き込みトランジスタ３はオフ状態となり電流が遮断され、電気ヒューズ素子２への書き込みが終了する。
【００４３】
図４は、書き込み電圧が過電圧となる場合の電圧検出部の信号の様子の一例を示す図である。
横軸は時間、縦軸は電圧を示している。
【００４４】
書き込み電圧が異常検出電圧以上になると（図４のタイミングｔ３）、ダイオード１２２〜１２５がオン状態となり、ノードＮ１の電位は、ダイオード１２５の順方向電圧Ｖｆにほぼ等しい電圧（たとえば、約０．８Ｖ）となる。これにより、トランジスタ１２１はオン状態となり、電圧検出部１２ａの出力信号はＬレベルとなる。
【００４５】
これにより、書き込み制御部１１ａは、書き込み信号の状態によらず、書き込みトランジスタ３をオフ状態とし、電気ヒューズ素子２への書き込みをしない状態とする。
書き込み電圧が異常検出電圧より小さくなると（図４のタイミングｔ４）、ダイオード１２２〜１２５がオフ状態となり、ノードＮ１の電位は０Ｖに下がる。これにより、トランジスタ１２１はオフ状態となり、電圧検出部１２ａの出力信号はＨレベルとなり、書き込み制御部１１ａでは書き込み信号の状態に応じた書き込みが行われる。
【００４６】
このように、第２の実施の形態の書き込み制御回路１０ａによれば、書き込み電圧に異常が発生し所定の閾値電圧（異常検出電圧）以上となると、書き込み信号の状態に係わらず、電気ヒューズ素子２への書き込みが停止されるので、誤書き込みを防止できる。
【００４７】
また、直列に接続した複数のダイオードを用いて閾値電圧を設定することで、回路規模を小さくすることができる。
なお、図２に示した例では、４つのダイオード１２２〜１２５を設けた場合について説明したが、ダイオードの数は、設定する閾値電圧やダイオードの順方向電圧Ｖｆに応じて適宜変更可能である。
【００４８】
また、図２に示した例では、各ダイオード１２２〜１２５がオンして順方向の電流が流れるときに、ダイオード１２５に印加される電圧によって、トランジスタ１２１がオンするようにしたがこれに限定されない。ダイオード１２２〜１２５がオンしたときに、トランジスタ１２１もオンするように、トランジスタ１２１の制御端子のダイオード１２２〜１２５間への接続位置を、各ダイオード１２２〜１２５の順方向電圧Ｖｆに応じて、適宜変更してもよい。
【００４９】
（第３の実施の形態）
図５は、第３の実施の形態の半導体装置及び書き込み制御回路の一例を示す図である。
図２に示した第２の実施の形態の半導体装置１ａと同様の要素については、同一符号を付し説明を省略する。
【００５０】
第３の実施の形態の半導体装置１ｂにおいて、書き込み制御回路１０ｂの電圧検出部１２ｂが、第２の実施の形態の電圧検出部１２ａと異なっている。
電圧検出部１２ｂは、閾値電圧発生回路１２８、比較回路１２９を有している。
【００５１】
閾値電圧発生回路１２８は、異常検出電圧として用いる所定の閾値電圧を発生する。閾値電圧発生回路１２８は、たとえば、トランジスタを複数組み合わせた定電圧発生回路、図２に示したような直列に接続された複数のダイオード、またはツェナーダイオードなどを含み、所望の閾値電圧を発生する。たとえば、ダイオードの接続数が異なる複数の直列回路を有し、図示しないテスタ回路からの信号により、何れかの直列回路を選択することで閾値電圧を調整できるようにしてもよい。
【００５２】
比較回路１２９の負入力端子は、端子Ｐ１に接続され、正入力端子は閾値電圧発生回路１２８に接続されている。比較回路１２９は、端子Ｐ１に印加される書き込み電圧が、閾値電圧発生回路１２８で発生される閾値電圧以上になると、書き込み制御部１１ａにおいて、書き込み信号を無効にする信号を出力する。図５に示す例では、比較回路１２９は、書き込み信号を無効にするＬレベルの出力信号を出力する。
【００５３】
なお、閾値電圧発生回路１２８と比較回路１２９は、それぞれ、端子Ｐ１と接地端子Ｐ２間に接続され、書き込み電圧によって駆動される。
このような書き込み制御回路１０ｂにおいて、書き込み電圧が閾値電圧よりも小さい場合には、電圧検出部１２ｂの出力信号は、図３に示した第２の実施の形態の半導体装置１ａの動作波形と同様に、Ｈレベルとなる。そして、書き込み制御部１１ａでは書き込み信号の状態に応じた書き込みが行われる。
【００５４】
書き込み電圧が閾値電圧発生回路１２８から出力される閾値電圧以上のときは以下のような動作が行われる。
図６は、書き込み電圧が過電圧となる場合の電圧検出部の信号の様子の一例を示す図である。
【００５５】
横軸は時間、縦軸は電圧を示している。
書き込み電圧が異常検出電圧（閾値電圧）以上になると（図６のタイミングｔ５）、比較回路１２９の出力、すなわち電圧検出部１２ｂの出力信号がＬレベルとなる。
【００５６】
これにより、書き込み制御部１１ａは、書き込み信号の状態によらず、書き込みトランジスタ３をオフ状態とし、電気ヒューズ素子２への書き込みをしない状態とする。
書き込み電圧が異常検出電圧より小さくなると（図６のタイミングｔ６）、比較回路１２９の出力、すなわち電圧検出部１２ｂの出力信号がＨレベルとなり、書き込み制御部１１ａでは書き込み信号の状態に応じた書き込みが行われる。
【００５７】
このように、第３の実施の形態の書き込み制御回路１０ｂによれば、書き込み電圧に異常が発生し所定の閾値電圧（異常検出電圧）以上となると、書き込み信号の状態に係わらず、電気ヒューズ素子２への書き込みが停止されるので、誤書き込みを防止できる。
【００５８】
また、閾値電圧発生回路１２８により、所望の閾値電圧が設定できる。
以上、実施の形態に基づき、本発明の書き込み制御回路及び半導体装置の一観点について説明してきたが、これらは一例にすぎず、上記の記載に限定されるものではない。
【００５９】
たとえば、電気ヒューズ素子を複数設けてもよい。その場合、各電気ヒューズ素子と書き込みトランジスタに対して、書き込み制御回路１０，１０ａ，１０ｂが設けられる。
また、書き込みトランジスタ３や、トランジスタ１２１はｐチャネル型ＭＯＳＦＥＴとしてもよい。その場合は、適宜回路構成が変更される。また、ＭＯＳＦＥＴの代わりに、バイポーラトランジスタを用いてもよい。
【００６０】
また、電気ヒューズ素子を複数設けた別の構成として、各電気ヒューズ素子と書き込みトランジスタ、書き込み制御回路内の書き込み制御部に対して、電圧検出部１２，１２ａ，１２ｂを共通とした構成を適用してもよい。
【符号の説明】
【００６１】
１ 半導体装置
２ 電気ヒューズ素子
３ 書き込みトランジスタ
１０ 書き込み制御回路
１１ 書き込み制御部
１２ 電圧検出部
Ｐ１，Ｐ３ 端子
Ｐ２ 接地端子
【技術分野】
【０００１】
本発明は、電気的に１回限りの書き込みが行われる記憶素子に対する書き込みを制御する書き込み制御回路及び半導体装置に関する。
【背景技術】
【０００２】
近年、ＲＡＭ（Random Access Memory）回路などにおいて、不良ビットを救済するための冗長処理や、各チップを識別するための識別番号などに、電気ヒューズ素子を使用することが増えてきている。
【０００３】
電気ヒューズ素子は、電気的に１回限りの書き込みが行われる記憶素子（以下ＯＴＰ（One Time Programming）素子という）である。電気ヒューズ素子は、所定の書き込み電圧が印加される端子と、書き込みトランジスタに接続されている。所定の書き込み電圧が印加され、ＷＥ（Write Enable）信号のような書き込みを制御する信号により、書き込みトランジスタがオン状態となると電気ヒューズ素子に電流が流れる。この電流により電気ヒューズ素子が切断されて、書き込み状態となる。
【０００４】
そのため、書き込みを行う場合以外に、何らかの意図しない電流が電気ヒューズ素子に流れると、誤書き込みが発生する可能性がある。
従来、書き込み対象のヒューズが切断されると書き込み線の電圧が上昇し、他のヒューズも切断されて誤書き込みが発生することを防止するために、書き込み線の電圧を一定電圧以上にならないようにクランプする技術があった。
【０００５】
また、ＥＳＤ（Electrostatic Discharge）発生時に電気ヒューズ素子の誤切断を防止するために、ＥＳＤのサージ電流を流すダイオードを設けて電気ヒューズ素子へのサージ電流の流入を防ぐ技術などが知られている。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開昭５３−００７１４２号公報
【特許文献２】特開２００９−１７７０４４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
書き込み電圧に異常が発生し、過電圧となると、書き込みトランジスタを制御する信号にも影響を与えることがあり、誤書き込みが発生する問題があった。たとえば、書き込み動作時ではない場合でも、書き込みトランジスタを制御する回路の誤動作によって書き込みトランジスタをオフ状態に維持できず、上記のようなＯＴＰ素子に電流が流れてしまう可能性があった。
【課題を解決するための手段】
【０００８】
発明の一観点によれば、書き込み信号に応じて、電気的に１回限りの書き込みが行われる記憶素子への書き込みを制御する書き込み制御部と、前記記憶素子へ供給される書き込み電圧を検出し、前記書き込み電圧が所定の閾値電圧以上となると、前記書き込み信号に係わらず前記記憶素子への書き込みを前記書き込み制御部に停止させる電圧検出部と、を備えた書き込み制御回路が提供される。
【０００９】
また、電気的に１回限りの書き込みが行われる記憶素子と、前記記憶素子に接続され、制御信号に応じて、書き込み電圧による電流を前記記憶素子に流すか否かを制御する書き込みトランジスタと、書き込み信号に応じた前記制御信号を出力して、前記記憶素子への書き込みを制御する書き込み制御部と、前記書き込み電圧を検出し、前記書き込み電圧が所定の閾値電圧以上となると、前記書き込み信号に係わらず前記記憶素子への書き込みを前記書き込み制御部に停止させる電圧検出部と、を備えた半導体装置が提供される。
【発明の効果】
【００１０】
開示の書き込み制御回路及び半導体装置によれば、電気的に１回限りの書き込みが行われる記憶素子への誤書き込みを抑制できる。
【図面の簡単な説明】
【００１１】
【図１】第１の実施の形態の半導体装置及び書き込み制御回路の一例を示す図である。
【図２】第２の実施の形態の半導体装置及び書き込み制御回路の一例を示す図である。
【図３】書き込み電圧が正常の場合の、半導体装置の書き込み動作時の各部の信号波形の一例を示す図である。
【図４】書き込み電圧が過電圧となる場合の電圧検出部の信号の様子の一例を示す図である。
【図５】第３の実施の形態の半導体装置及び書き込み制御回路の一例を示す図である。
【図６】書き込み電圧が過電圧となる場合の電圧検出部の信号の様子の一例を示す図である。
【発明を実施するための形態】
【００１２】
以下、本発明の実施の形態を、図面を参照しつつ説明する。
なお、以下では電気的に書き込みを行うＯＴＰ素子の例として電気ヒューズ素子を用いた例を示すが、これに限定されず、たとえば、トランジスタのゲート酸化膜に高電圧を印加して電気的に破壊することで書き込み状態となるＯＴＰ素子などを用いてもよい。
【００１３】
（第１の実施の形態）
図１は、第１の実施の形態の半導体装置及び書き込み制御回路の一例を示す図である。
半導体装置１は、電気ヒューズ素子２、書き込みトランジスタ３、書き込み制御回路１０を有している。また、書き込み制御回路１０は、書き込み制御部１１、電圧検出部１２を有している。
【００１４】
電気ヒューズ素子２と書き込みトランジスタ３は、たとえば、図示しないテスタ回路から書き込み電圧が印加される端子Ｐ１と、接地電位（基準電位）である接地端子Ｐ２間に接続されている。
【００１５】
電気ヒューズ素子２としては、ポリシリコン層上に形成されたシリサイド層を利用したものや、メタルヒューズなどが用いられる。電気ヒューズ素子２の抵抗値が２００Ωで、１０ｍＡの電流が流れると切断される場合、書き込み電圧として、たとえば、３Ｖ程度が印加される。
【００１６】
書き込みトランジスタ３は、書き込み制御部１１からの制御信号を受け、電気ヒューズ素子２へ電流を流すか否かを制御する。書き込みトランジスタ３は、図１の例では、ｎチャネル型ＭＯＳＦＥＴ（Metal-Oxide Semiconductor Field Effect Transistor）としている。
【００１７】
図１に示す例では、電気ヒューズ素子２の一方の端子は、書き込み電圧が印加される端子Ｐ１に接続され、他方の端子は、書き込みトランジスタ３の一方の入出力端子（ドレイン）に接続されている。書き込みトランジスタ３の他方の入出力端子（ソース）は、接地電位である接地端子Ｐ２に接続されており、制御端子（ゲート）には、書き込み制御部１１からの制御信号が入力される。
【００１８】
書き込み制御回路１０において、書き込み制御部１１は、たとえば、図示しないテスタ回路から端子Ｐ３を介して入力される書き込み信号に応じて、電気ヒューズ素子２への書き込みを制御する。書き込み制御部１１は、たとえば、書き込み信号であるＷＥ（Write Enable）信号に応じて、書き込みトランジスタ３をオンまたはオフさせる制御信号を生成することで、電気ヒューズ素子２への書き込みを制御する。書き込み制御部１１は、端子Ｐ１から供給される書き込み電圧によって駆動される。また、書き込み制御部１１は、接地電位である接地端子Ｐ２にも接続されている。
【００１９】
電圧検出部１２は、端子Ｐ１と接地端子Ｐ２に接続されており、電気ヒューズ素子２に供給される書き込み電圧を検出する。そして、電圧検出部１２は、書き込み電圧が所定の閾値電圧以上となると、書き込み制御部１１に入力される書き込み信号に係わらず、電気ヒューズ素子２への書き込みを、書き込み制御部１１に停止させる。図１に示す例では、電圧検出部１２は、書き込み制御部１１に対して、書き込みトランジスタ３の制御端子を、Ｌ（Low）レベルの電位に固定させるための信号を送る（詳細は後述する）。
【００２０】
閾値電圧の例は、後述するが、書き込み電圧を３Ｖとした場合、たとえば、３．３Ｖなどと設定される。
以上のような書き込み制御回路１０により、書き込み電圧が所定の閾値電圧以上の過電圧となっても、書き込みトランジスタ３をオフ状態に維持しておくことができ、誤書き込みを防止できる。
【００２１】
たとえば、書き込み電圧の投入時や、隣接回路の動作時などに、書き込み電圧に異常が発生して過電圧となると、それに伴うノイズにより、端子Ｐ３から入力される書き込み信号にも異常が発生する可能性がある。たとえば、一定期間Ｈ（High）レベルのパルスの書き込み信号により書き込みを行う場合、過電圧によって書き込み信号に波形の異常などが発生し、書き込みすべき場合でないにも係わらず書き込み信号がＨレベルとなると、誤書き込みが発生する可能性がある。また、書き込み電圧が過電圧時に、書き込み状態となると、電気ヒューズ素子２に電流が多く流れ、書き込み過ぎという状態にもなり得える。
【００２２】
しかし、本実施の形態の書き込み制御回路１０によれば、書き込み電圧が過電圧となり、所定の閾値電圧以上となると、電圧検出部１２は、書き込み信号に係わらず、電気ヒューズ素子２への書き込みを、書き込み制御部１１に停止させる。図１に示す例では、電圧検出部１２は、書き込み制御部１１から書き込みトランジスタ３の制御端子に入力される制御信号をＬレベルに固定させる。
【００２３】
これにより、書き込み電圧が所定の閾値電圧以上の過電圧となっても、書き込みトランジスタ３をオフ状態に維持しておくことができ、電気ヒューズ素子２に電流が流れて切断されることを防止でき、誤書き込み及び書き込み過ぎを抑制することができる。
【００２４】
以下書き込み制御回路１０の一例を第２の実施の形態、第３の実施の形態としてより詳細に説明する。
（第２の実施の形態）
図２は、第２の実施の形態の半導体装置及び書き込み制御回路の一例を示す図である。
【００２５】
第１の実施の形態の半導体装置１と同様の要素については、同一符号を付し説明を省略する。
第２の実施の形態の半導体装置１ａにおいて、書き込み制御回路１０ａは、書き込み制御部１１ａ、電圧検出部１２ａを有している。
【００２６】
書き込み制御部１１ａは、インバータ回路１１１、ＮＡＮＤ回路１１２を有している。
インバータ回路１１１は、ＮＡＮＤ回路１１２の出力信号の信号レベルを反転させて、書き込みトランジスタ３の制御信号として出力する。
【００２７】
ＮＡＮＤ回路１１２は、電圧検出部１２ａの出力信号と、端子Ｐ３からの書き込み信号のＮＡＮＤ論理を出力するものである。ＮＡＮＤ回路１１２は、書き込み電圧が閾値電圧以上の場合に電圧検出部１２ａから出力されるＬレベルの出力信号によって、書き込み信号を無効にする。すなわち、ＮＡＮＤ回路１１２は、書き込み信号に係わらずＨレベルの信号を出力する。
【００２８】
なお、インバータ回路１１１とＮＡＮＤ回路１１２は、端子Ｐ１と接地端子Ｐ２に接続されており、書き込み電圧によって駆動される。
電圧検出部１２ａは、端子Ｐ１と接地端子Ｐ２間に直列に複数接続されたダイオードの数と、ダイオードの順方向電圧により前述の閾値電圧を設定する。図２に示す例では、電圧検出部１２ａは、トランジスタ１２１とダイオード１２２，１２３，１２４，１２５と抵抗１２６，１２７を有している。
【００２９】
トランジスタ１２１は、図２の例では、ｎチャネル型ＭＯＳＦＥＴであり、ドレインは抵抗１２６を介して端子Ｐ１に接続されており、ソースは接地端子Ｐ２に接続されている。ゲート（制御端子）は、複数のダイオード１２２〜１２５間に接続される。図２の例では、ダイオード１２４のカソードと、ダイオード１２５のアノード間のノードＮ１に接続されている。
【００３０】
ダイオード１２２〜１２５は端子Ｐ１と接地端子Ｐ２間に直列に接続されている。たとえば、各ダイオード１２２〜１２５の順方向電圧Ｖｆが０．８Ｖとすると、前述の閾値電圧は、０．８×４＝３．２Ｖとなる。
【００３１】
抵抗１２６は、電圧検出部１２ａの出力電圧を調整するものであり、たとえば、トランジスタ１２１のオン抵抗の約１００倍程度のものが用いられる。
抵抗１２７は、一方の端子をノードＮ１に接続し、他方の端子を接地端子Ｐ２に接続している。抵抗１２７は、ダイオード１２２〜１２５がオフ状態のときに、ノードＮ１の電位を、フローティング状態にならないよう、接地電位に落とすために設けられている。また、抵抗１２７は、たとえば、ダイオード１２５のオン抵抗に対して、十分大きい（たとえば、約１００倍程度）のものが用いられる。
【００３２】
以下、第２の実施の形態の半導体装置１ａの動作を説明する。
端子Ｐ１に書き込み電圧が印加された場合、たとえば、各ダイオード１２２〜１２５の順方向電圧Ｖｆが０．８Ｖとすると、書き込み電圧が約３．２Ｖ以上でない場合、ダイオード１２２〜１２５はオフ状態であり電流がほとんど流れない。そのため、ノードＮ１の電位はＬレベルとなる。このときトランジスタ１２１はオフ状態であるので、トランジスタ１２１のドレインから取り出される電圧検出部１２ａの出力信号はＨレベルとなる。
【００３３】
書き込み制御部１１ａにおいて、電圧検出部１２ａからＨレベルの出力信号が入力されている場合、書き込み信号がＨレベルとなると、ＮＡＮＤ回路１１２の出力信号はＬレベルとなり、インバータ回路１１１の出力信号はＨレベルとなる。これにより、書き込みトランジスタ３がオンし、書き込み電圧による電流が流れ、電気ヒューズ素子２に対する書き込みが行われる。書き込み信号がＬレベルの場合には、ＮＡＮＤ回路１１２の出力信号はＨレベルとなり、インバータ回路１１１の出力信号はＬレベルとなる。このとき、書き込みトランジスタ３はオフ状態となり、電気ヒューズ素子２に対する書き込みは停止状態となる。
【００３４】
書き込み電圧が約３．２Ｖ以上となると、電圧検出部１２ａにおいて、ダイオード１２２〜１２５がオンし、電流が流れ、ダイオード１２５と抵抗１２７に印加される電圧により、トランジスタ１２１がオンする。
【００３５】
なお、抵抗１２７の値がダイオード１２５のオン抵抗に対して、十分大きい場合には、ほぼダイオード１２５の順方向電圧Ｖｆ（たとえば、０．８Ｖ）により、トランジスタ１２１がオンする。
【００３６】
トランジスタ１２１がオンすることにより、トランジスタ１２１のドレインから取り出される電圧検出部１２ａの出力信号はＬレベルとなる。この出力信号が、書き込み信号を無効にする信号となる。
【００３７】
すなわち、書き込み制御部１１ａのＮＡＮＤ回路１１２は、書き込み信号の状態に係わらず、Ｈレベルの出力信号を出力する。このときインバータ回路１１１の出力信号はＬレベルとなるので、書き込みトランジスタ３はオフ状態となり、電気ヒューズ素子２に対する書き込みは停止状態となる。
【００３８】
図３は、書き込み電圧が正常の場合の、半導体装置の書き込み動作時の各部の信号波形の一例を示す図である。
横軸は時間、縦軸は電圧を示している。上から、異常検出電圧（前述の閾値電圧）、書き込み電圧、電圧検出部１２ａの出力信号、ノードＮ１の電位、書き込み信号、書き込みトランジスタ３のゲート電圧を示している。
【００３９】
図２に示した書き込み検出回路１０ａの場合、異常検出電圧は、たとえば、３．２Ｖである。書き込み電圧は、正常の場合には、図３に示すように異常検出電圧より小さい。また、ダイオード１２２〜１２５がオフ状態であるので、ノードＮ１の電位は０Ｖとなっている。そのため、トランジスタ１２１はオフ状態であり、電圧検出部１２ａの出力電圧はＨレベルとなっている。
【００４０】
この状態で、書き込み信号がＬレベルの場合には、前述のＮＡＮＤ回路１１２とインバータ回路１１１の動作により、書き込みトランジスタ３のゲート電圧は０Ｖとなる。そのため、書き込みトランジスタ３はオフ状態であり、電気ヒューズ素子２への書き込みは行われない。
【００４１】
書き込み信号がＨレベルになると（図３のタイミングｔ１）、ＮＡＮＤ回路１１２の出力信号がＬレベルに反転するため、書き込みトランジスタ３のゲート電圧がＨレベルとなる。そのため、書き込みトランジスタ３はオン状態となり電流が流れ、電気ヒューズ素子２への書き込みが行われる。すなわち、電気ヒューズ素子２の切断が開始される。
【００４２】
一定時間の後、書き込み信号がＬレベル（０Ｖ）に立ち下がると（図３のタイミングｔ２）、ＮＡＮＤ回路１１２の出力信号がＨレベルに反転するため、書き込みトランジスタ３のゲート電圧がＬレベルとなる。そのため、書き込みトランジスタ３はオフ状態となり電流が遮断され、電気ヒューズ素子２への書き込みが終了する。
【００４３】
図４は、書き込み電圧が過電圧となる場合の電圧検出部の信号の様子の一例を示す図である。
横軸は時間、縦軸は電圧を示している。
【００４４】
書き込み電圧が異常検出電圧以上になると（図４のタイミングｔ３）、ダイオード１２２〜１２５がオン状態となり、ノードＮ１の電位は、ダイオード１２５の順方向電圧Ｖｆにほぼ等しい電圧（たとえば、約０．８Ｖ）となる。これにより、トランジスタ１２１はオン状態となり、電圧検出部１２ａの出力信号はＬレベルとなる。
【００４５】
これにより、書き込み制御部１１ａは、書き込み信号の状態によらず、書き込みトランジスタ３をオフ状態とし、電気ヒューズ素子２への書き込みをしない状態とする。
書き込み電圧が異常検出電圧より小さくなると（図４のタイミングｔ４）、ダイオード１２２〜１２５がオフ状態となり、ノードＮ１の電位は０Ｖに下がる。これにより、トランジスタ１２１はオフ状態となり、電圧検出部１２ａの出力信号はＨレベルとなり、書き込み制御部１１ａでは書き込み信号の状態に応じた書き込みが行われる。
【００４６】
このように、第２の実施の形態の書き込み制御回路１０ａによれば、書き込み電圧に異常が発生し所定の閾値電圧（異常検出電圧）以上となると、書き込み信号の状態に係わらず、電気ヒューズ素子２への書き込みが停止されるので、誤書き込みを防止できる。
【００４７】
また、直列に接続した複数のダイオードを用いて閾値電圧を設定することで、回路規模を小さくすることができる。
なお、図２に示した例では、４つのダイオード１２２〜１２５を設けた場合について説明したが、ダイオードの数は、設定する閾値電圧やダイオードの順方向電圧Ｖｆに応じて適宜変更可能である。
【００４８】
また、図２に示した例では、各ダイオード１２２〜１２５がオンして順方向の電流が流れるときに、ダイオード１２５に印加される電圧によって、トランジスタ１２１がオンするようにしたがこれに限定されない。ダイオード１２２〜１２５がオンしたときに、トランジスタ１２１もオンするように、トランジスタ１２１の制御端子のダイオード１２２〜１２５間への接続位置を、各ダイオード１２２〜１２５の順方向電圧Ｖｆに応じて、適宜変更してもよい。
【００４９】
（第３の実施の形態）
図５は、第３の実施の形態の半導体装置及び書き込み制御回路の一例を示す図である。
図２に示した第２の実施の形態の半導体装置１ａと同様の要素については、同一符号を付し説明を省略する。
【００５０】
第３の実施の形態の半導体装置１ｂにおいて、書き込み制御回路１０ｂの電圧検出部１２ｂが、第２の実施の形態の電圧検出部１２ａと異なっている。
電圧検出部１２ｂは、閾値電圧発生回路１２８、比較回路１２９を有している。
【００５１】
閾値電圧発生回路１２８は、異常検出電圧として用いる所定の閾値電圧を発生する。閾値電圧発生回路１２８は、たとえば、トランジスタを複数組み合わせた定電圧発生回路、図２に示したような直列に接続された複数のダイオード、またはツェナーダイオードなどを含み、所望の閾値電圧を発生する。たとえば、ダイオードの接続数が異なる複数の直列回路を有し、図示しないテスタ回路からの信号により、何れかの直列回路を選択することで閾値電圧を調整できるようにしてもよい。
【００５２】
比較回路１２９の負入力端子は、端子Ｐ１に接続され、正入力端子は閾値電圧発生回路１２８に接続されている。比較回路１２９は、端子Ｐ１に印加される書き込み電圧が、閾値電圧発生回路１２８で発生される閾値電圧以上になると、書き込み制御部１１ａにおいて、書き込み信号を無効にする信号を出力する。図５に示す例では、比較回路１２９は、書き込み信号を無効にするＬレベルの出力信号を出力する。
【００５３】
なお、閾値電圧発生回路１２８と比較回路１２９は、それぞれ、端子Ｐ１と接地端子Ｐ２間に接続され、書き込み電圧によって駆動される。
このような書き込み制御回路１０ｂにおいて、書き込み電圧が閾値電圧よりも小さい場合には、電圧検出部１２ｂの出力信号は、図３に示した第２の実施の形態の半導体装置１ａの動作波形と同様に、Ｈレベルとなる。そして、書き込み制御部１１ａでは書き込み信号の状態に応じた書き込みが行われる。
【００５４】
書き込み電圧が閾値電圧発生回路１２８から出力される閾値電圧以上のときは以下のような動作が行われる。
図６は、書き込み電圧が過電圧となる場合の電圧検出部の信号の様子の一例を示す図である。
【００５５】
横軸は時間、縦軸は電圧を示している。
書き込み電圧が異常検出電圧（閾値電圧）以上になると（図６のタイミングｔ５）、比較回路１２９の出力、すなわち電圧検出部１２ｂの出力信号がＬレベルとなる。
【００５６】
これにより、書き込み制御部１１ａは、書き込み信号の状態によらず、書き込みトランジスタ３をオフ状態とし、電気ヒューズ素子２への書き込みをしない状態とする。
書き込み電圧が異常検出電圧より小さくなると（図６のタイミングｔ６）、比較回路１２９の出力、すなわち電圧検出部１２ｂの出力信号がＨレベルとなり、書き込み制御部１１ａでは書き込み信号の状態に応じた書き込みが行われる。
【００５７】
このように、第３の実施の形態の書き込み制御回路１０ｂによれば、書き込み電圧に異常が発生し所定の閾値電圧（異常検出電圧）以上となると、書き込み信号の状態に係わらず、電気ヒューズ素子２への書き込みが停止されるので、誤書き込みを防止できる。
【００５８】
また、閾値電圧発生回路１２８により、所望の閾値電圧が設定できる。
以上、実施の形態に基づき、本発明の書き込み制御回路及び半導体装置の一観点について説明してきたが、これらは一例にすぎず、上記の記載に限定されるものではない。
【００５９】
たとえば、電気ヒューズ素子を複数設けてもよい。その場合、各電気ヒューズ素子と書き込みトランジスタに対して、書き込み制御回路１０，１０ａ，１０ｂが設けられる。
また、書き込みトランジスタ３や、トランジスタ１２１はｐチャネル型ＭＯＳＦＥＴとしてもよい。その場合は、適宜回路構成が変更される。また、ＭＯＳＦＥＴの代わりに、バイポーラトランジスタを用いてもよい。
【００６０】
また、電気ヒューズ素子を複数設けた別の構成として、各電気ヒューズ素子と書き込みトランジスタ、書き込み制御回路内の書き込み制御部に対して、電圧検出部１２，１２ａ，１２ｂを共通とした構成を適用してもよい。
【符号の説明】
【００６１】
１ 半導体装置
２ 電気ヒューズ素子
３ 書き込みトランジスタ
１０ 書き込み制御回路
１１ 書き込み制御部
１２ 電圧検出部
Ｐ１，Ｐ３ 端子
Ｐ２ 接地端子
【特許請求の範囲】
【請求項１】
書き込み信号に応じて、電気的に１回限りの書き込みが行われる記憶素子への書き込みを制御する書き込み制御部と、
前記記憶素子へ供給される書き込み電圧を検出し、前記書き込み電圧が所定の閾値電圧以上となると、前記書き込み信号に係わらず前記記憶素子への書き込みを前記書き込み制御部に停止させる電圧検出部と、
を有することを特徴とする書き込み制御回路。
【請求項２】
前記書き込み制御部は、前記書き込み電圧が前記閾値電圧以上となると、前記電圧検出部から出力される信号によって、前記書き込み信号を無効にする論理回路を有していることを特徴とする請求項１記載の書き込み制御回路。
【請求項３】
前記電圧検出部は、接地端子と前記書き込み電圧が印加される端子間に直列に複数接続されたダイオードを有し、前記ダイオードの数と、順方向電圧により前記閾値電圧が設定されていることを特徴とする請求項１または２記載の書き込み制御回路。
【請求項４】
前記電圧検出部は、前記接地端子と前記書き込み電圧が印加される端子間に接続され、制御端子を複数の前記ダイオード間に接続し、一方の入出力端子から前記書き込み信号を無効にする信号を前記書き込み制御部に出力するトランジスタを有することを特徴とする請求項３記載の書き込み制御回路。
【請求項５】
前記電圧検出部は、前記閾値電圧を発生する閾値電圧発生回路と、前記書き込み電圧と前記閾値電圧とを比較して前記書き込み電圧が前記閾値電圧以上になると、前記書き込み電圧を無効にする信号を前記書き込み制御部に出力する比較回路と、を有することを特徴とする請求項１または２記載の書き込み制御回路。
【請求項６】
電気的に１回限りの書き込みが行われる記憶素子と、
前記記憶素子に接続され、制御信号に応じて、書き込み電圧による電流を前記記憶素子に流すか否かを制御する書き込みトランジスタと、
書き込み信号に応じた前記制御信号を出力して、前記記憶素子への書き込みを制御する書き込み制御部と、
前記書き込み電圧を検出し、前記書き込み電圧が所定の閾値電圧以上となると、前記書き込み信号に係わらず前記記憶素子への書き込みを前記書き込み制御部に停止させる電圧検出部と、
を有することを特徴とする半導体装置。
【請求項１】
書き込み信号に応じて、電気的に１回限りの書き込みが行われる記憶素子への書き込みを制御する書き込み制御部と、
前記記憶素子へ供給される書き込み電圧を検出し、前記書き込み電圧が所定の閾値電圧以上となると、前記書き込み信号に係わらず前記記憶素子への書き込みを前記書き込み制御部に停止させる電圧検出部と、
を有することを特徴とする書き込み制御回路。
【請求項２】
前記書き込み制御部は、前記書き込み電圧が前記閾値電圧以上となると、前記電圧検出部から出力される信号によって、前記書き込み信号を無効にする論理回路を有していることを特徴とする請求項１記載の書き込み制御回路。
【請求項３】
前記電圧検出部は、接地端子と前記書き込み電圧が印加される端子間に直列に複数接続されたダイオードを有し、前記ダイオードの数と、順方向電圧により前記閾値電圧が設定されていることを特徴とする請求項１または２記載の書き込み制御回路。
【請求項４】
前記電圧検出部は、前記接地端子と前記書き込み電圧が印加される端子間に接続され、制御端子を複数の前記ダイオード間に接続し、一方の入出力端子から前記書き込み信号を無効にする信号を前記書き込み制御部に出力するトランジスタを有することを特徴とする請求項３記載の書き込み制御回路。
【請求項５】
前記電圧検出部は、前記閾値電圧を発生する閾値電圧発生回路と、前記書き込み電圧と前記閾値電圧とを比較して前記書き込み電圧が前記閾値電圧以上になると、前記書き込み電圧を無効にする信号を前記書き込み制御部に出力する比較回路と、を有することを特徴とする請求項１または２記載の書き込み制御回路。
【請求項６】
電気的に１回限りの書き込みが行われる記憶素子と、
前記記憶素子に接続され、制御信号に応じて、書き込み電圧による電流を前記記憶素子に流すか否かを制御する書き込みトランジスタと、
書き込み信号に応じた前記制御信号を出力して、前記記憶素子への書き込みを制御する書き込み制御部と、
前記書き込み電圧を検出し、前記書き込み電圧が所定の閾値電圧以上となると、前記書き込み信号に係わらず前記記憶素子への書き込みを前記書き込み制御部に停止させる電圧検出部と、
を有することを特徴とする半導体装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図２】
【図３】
【図４】
【図５】
【図６】
【公開番号】特開２０１２−１７４２８３（Ｐ２０１２−１７４２８３Ａ）
【公開日】平成２４年９月１０日（２０１２．９．１０）
【国際特許分類】
【出願番号】特願２０１１−３１８１０（Ｐ２０１１−３１８１０）
【出願日】平成２３年２月１７日（２０１１．２．１７）
【出願人】（３０８０１４３４１）富士通セミコンダクター株式会社 (2,507)
【Ｆターム（参考）】
【公開日】平成２４年９月１０日（２０１２．９．１０）
【国際特許分類】
【出願日】平成２３年２月１７日（２０１１．２．１７）
【出願人】（３０８０１４３４１）富士通セミコンダクター株式会社 (2,507)
【Ｆターム（参考）】
[ Back to top ]