【課題】被測定素子の配置密度を高めることが可能な半導体装置を提供する。
【解決手段】異なる層に設けられた列配線Ｍ１および行配線Ｍ２からなる単位アレイ配線２１と、異なる層に設けられた列配線Ｍ３および行配線Ｍ４からなる単位アレイ配線２２とを、互いに異なる層に設ける。複数の単位アレイ配線２１，２２には、それぞれ、複数の被測定素子１１，１２のいずれか一つを接続する。複数の単位アレイ配線２１，２２どうしを部分的に重ね合わせて（オーバーラップさせて）配置することにより、被測定素子１１，１２の配置密度を高めることが可能となる。 （もっと読む）

【課題】電源レギュレータの出力トランジスタに継続的に過電流が流れることを防止することのできる半導体集積回路を提供する。
【解決手段】実施形態の半導体集積回路は、シリーズレギュレータ型の電源レギュレータ１００を有しており、モニター部１が、電源レギュレータ１００の出力電流をモニターし、過電流検知部２が、モニター部１から出力されるモニター電流が基準値を超えたときに過電流検知信号ＤＴを出力し、保持部３が、過電流検知信号ＤＴの信号値を保持した遮断制御信号ＣＴを出力し、遮断制御部４が、保持部３から出力される遮断制御信号ＣＴによって電源レギュレータ１００の出力トランジスタＭＰ１を導通状態から遮断状態へと制御する。 （もっと読む）

【課題】過大電流による素子の破壊を防止することができる、半導体回路、半導体装置、及び電池監視システムを提供する。
【解決手段】短絡保護回路３０のＰＭＯＳトランジスタＭＰ３により短絡状態の場合は、電源電圧ＶＤＤからＦＥＴゲート電圧出力端子ＦＥＴ＿ＰＡＤ（外部ＦＥＴ０）に電流が流れる経路をＰＭＯＳトランジスタＭＰ０及び短絡電流検出用抵抗素子Ｒ０を経由する経路から、ＰＭＯＳトランジスタＭＰ１及び抵抗素子Ｒｐｕを経由する抵抗値が大きい経路に切り替えるため、短絡電流を制限することができ、従って、短絡により、電池監視ＩＣ１４が破壊されるのを防止することができる。 （もっと読む）

【課題】半導体集積回路に設けられた任意の機能ブロックに電源を供給する電源スイッチのテストを高速化する。
【解決手段】電源スイッチの構成として、電源供給レールおよび機能ブロックの間に直列に接続された２つのトランジスタを用いる。これら２つのトランジスタの導通状態は、独立して制御可能とする。２つのトランジスタの間の接点に観測ノードを設ける。電源スイッチのテストの結果を検出するための観測ノードにおける容量を小さくすることで、観測ノードにおける電圧変化が安定するまでの時間を短縮することが可能となる。 （もっと読む）

【課題】従来よりもチップ面積の増大を抑えて、集積回路が有するデバイスパラメタのばらつきを測定する半導体物性ばらつきセンサを提供する。
【解決手段】本発明に係る半導体物性ばらつきセンサ２００は、集積回路が有するデバイスパラメタの個体間のばらつきを計測する半導体物性ばらつきセンサであって、集積回路と同一のシリコン基板上に形成され、ばらつきに対応する周波数で発振するリングオシレータ１００と、リングオシレータ１００に印加される外部電圧を切り替えるデジタルスイッチ１２０とを備え、リングオシレータ１００は、（ａ）集積回路が有するデバイスパラメタと、事前に定められたパラメタ基準値との差分に対する、（ｂ）リングオシレータ１００の周波数と、パラメタ基準値に対応付けられた周波数基準値との差分の変化量を、外部電圧により制御できる。 （もっと読む）

【課題】チップ内でデバイス特性にバラツキがあっても、消費電力を低減させることのできる半導体集積回路および電源供給方法を提供する。
【解決手段】実施形態の半導体集積回路１は、それぞれの領域に半導体デバイスが配置された領域１および領域２を有し、電源供給手段である電源端子Ｔ１、Ｔ２が、領域１、領域２それぞれに個別に電源を供給する。領域１にはデバイス特性測定回路ＲＯＳＣ１が配置され、領域２にはデバイス特性測定回路ＲＯＳＣ２が配置されている。 （もっと読む）

【課題】コンタクトとゲート電極との間隔を効率よく測定できるようにする。
【解決手段】第１ゲート電極３１０と第１コンタクト３２０の距離と、リーク電流量の大きさの相関を示す変換用データを予め準備しておく。そして、第１ゲート電極３１０と第１コンタクト３２０の間のリーク電流量を測定し、測定したリーク電流量を、上記した変換用データを用いて第１ゲート電極３１０と第１コンタクト３２０の距離に変換する。そして、第１ゲート電極３１０と第１コンタクト３２０の距離の測定値と、この距離の設計値との差から、第１ゲート電極３１０を形成するための露光処理と、第１コンタクト３２０を形成するための露光処理と、の間の重ねあわせ誤差を測定することができる。 （もっと読む）

【課題】今後ますます増加するトランジスタの閾値のばらつきに対して、高速に動作させることができる集積回路を提供する。
【解決手段】集積回路１は、電流制御型のＭＯＳ電流論理回路１０と、電流制御型のＭＯＳ電流論理回路１０の定電流用ＭＯＳＦＥＴ１６に接続される可変抵抗素子２０と、電流制御型のＭＯＳ電流論理回路１０の閾値のばらつきにより生じる出力基準電圧の変動△Ｖ_Ｂを検出するアンプ２２と、可変抵抗素子２０の抵抗値を書き込む回路３４と、を備えている。電流制御型のＭＯＳ電流論理回路１０の基準電圧Ｖ_Ｂと出力信号との差がアンプ２２によって検出され、可変抵抗素子２０の抵抗が書き込み回路３４によって書き込まれる。回路を構成するトランジスタの閾値がばらついても、集積回路１は高速且つ安定に動作する。 （もっと読む）

【課題】段間の整合状態を観測して整合回路の調整を行うことのできる高周波半導体モジュールを提供する。
【解決手段】複数の半導体増幅素子７、８を直列に接続して増幅を行う多段型の高周波半導体モジュールであって、パッケージ３内に配置される回路基板４、５，６に、半導体増幅素子７、８間の段間における高周波信号をモニタするためのモニタ回路を具備する。 （もっと読む）

【課題】より簡素な構成でより精度が良いスイッチング素子の劣化診断回路およびその動作方法を提供すること
【解決手段】スイッチ部１１及びスイッチ部１１に対して接続された容量部１２を含むと共に、入力波形に対してローパスフィルタ処理を実行するローパスフィルタ部１と、前記入力波形の入力に応じたローパスフィルタ部１の出力と参照電圧とに基づいて、ローパスフィルタ部１に含まれるスイッチ部１１の状態を示す状態値を生成する状態判定部２を備える劣化診断回路。 （もっと読む）

【課題】電池に関する信号線の断線を適切に検出することができる、半導体回路、半導体装置、断線検出方法、及び断線検出プログラムを提供する。
【解決手段】信号線Ｌｎの断線検出を行う場合は、信号線Ｌｎに信号線Ｌｎの電位よりも低電位の信号線Ｌｎ−１よりも小さい電位を供給し、信号線Ｌｎの電位と、信号線Ｌｎ−１の電位とを比較し、信号線Ｌｃの電位＞信号線Ｌｉ（出力ＯＵＴ＝Ｌレベル）ならば、断線が無いことを検出し、信号線Ｌｃの電位＜信号線Ｌｉ（出力ＯＵＴ＝Ｈレベル）ならば、断線が有ることを検出する。また、信号線Ｌｎに信号線Ｌｎよりも高電位の信号線Ｌｎ＋１の電位よりも大きい電位を供給し、信号線Ｌｎの電位と、信号線Ｌｎ＋１の電位とを比較し、信号線Ｌｃの電位＜信号線Ｌｉ（出力ＯＵＴ＝Ｈレベル）ならば、断線が無いことを検出し、信号線Ｌｃの電位＞信号線Ｌｉ（出力ＯＵＴ＝Ｌレベル）ならば、断線が有ることを検出する。 （もっと読む）

【課題】ヒューズ（ＦＵＳＥ）を備えた半導体装置の信頼性を向上する。
【解決手段】半導体基板１１の主面上に形成にされた多層配線を構成する層Ｍ１〜Ｍ６のうちの層Ｍ４に設けられた電気溶断型の救済用のヒューズ４ａおよび試験用のヒューズ４ｂと、ヒューズ４ａの近傍であって層Ｍ２および層Ｍ６に設けられた一対の導電板１０ａと、ヒューズ４ｂの近傍であって層Ｍ３および層Ｍ５に設けられた一対の導電板１０ｂとから構成する。ヒューズ４ｂと導電板１０ｂとの間が、ヒューズ４ａと導電板１０ａとの間より近いものとする。 （もっと読む）

【課題】裏面ＦＩＢ加工における場所特定を容易にする。
【解決手段】半導体装置は、第１方向および前記第１方向に直交する第２方向の平面内に広がる第１導電型の半導体基板６０の表面上に形成された回路部６５と、前記半導体基板内の表面側に形成され、前記回路部を構成し、素子として機能する、前記第１導電型と異なる第２導電型の複数のウェル６１と、前記半導体基板内の表面側に形成され、前記回路部を構成せず、素子として機能しない、前記第２導電型の複数のダミーウェル６２と、を具備する。 （もっと読む）

【課題】貫通電極を有する積層構造の半導体装置、半導体メモリ装置、半導体メモリ・システム及びその動作方法を提供する。
【解決手段】複数の半導体レイヤ間で伝送される情報の衝突を防止する構造を有する半導体装置であり、該半導体装置は、第１温度情報を出力する第１温度センサ回路を含む少なくとも１つの第１半導体チップと、貫通電極に電気的に連結されずに、第１温度センサ回路に電気的に連結される第１バンプと、第１半導体チップの貫通電極に電気的に連結される第２バンプと、を具備する半導体装置であることを特徴とする。 （もっと読む）

【課題】半導体装置の製造工程の増大を抑制しつつ、パッドの針跡を容易に確認できるようにする。
【解決手段】半導体装置は、半導体基板１と、半導体基板１上に形成された回路素子と、半導体基板１上に形成され、回路素子と電気的に接続されたパッド（接続パッド４）と、を有している。パッドは、平面視において、導体が存在する実体パターン４１と、前記導体が存在しない開口パターン４２と、を含む所定のパターン形状に形成されている。 （もっと読む）

【課題】絶縁ゲート型電界効果トランジスタを製造する途中で、絶縁ゲート型電界効果トランジスタに悪影響を与えるチャージアップが生じているのを検出することができる半導体装置製造工程におけるチャージアップ検出方法を提供する。
【解決手段】絶縁体１０上の半導体層１２に、素子分離領域１８によって素子分離された絶縁ゲート型電界効果トランジスタ用の第１の活性層１６と検出素子用の第２の活性層１６とを形成し、前記第１の活性層と第２の活性層上に第１および第２の絶縁膜２２をそれぞれ形成し、少なくとも第１および第２の絶縁膜２２上に第１および第２の導体２４をそれぞれ形成し、第１および第２の導体２４に電荷が供給される処理を行い、その後、第２の活性層１６の形状を検出する。 （もっと読む）

【課題】リーク電流の増大を抑制等しつつ、コア面積が小さいスタートアップ回路を提供すること。
【解決手段】本発明にかかるスタートアップ回路は、基準電圧Ｖｏｕｔを発生する基準電圧発生部２０に対して電源電圧供給開始時にスタートアップ電流Ｉｓｒｔｕｐを供給し、基準電圧Ｖｏｕｔを安定化させるスタートアップ回路１０であって、基準電圧Ｖｏｕｔを検出し、検出結果に応じた制御電圧Ｖｓｔを出力するモニタ回路１３と、電源電圧ＶＤＤに応じた電圧レベルの中間電圧Ｖｎを生成し出力するレベルシフタ１１と、中間電圧Ｖｎに応じたスタートアップ電流Ｉｓｒｔｕｐを、基準電圧発生部２０に対して供給するか否かを制御電圧Ｖｓｔに基づいて制御するスイッチ回路１２と、を備える。 （もっと読む）

【課題】高抵抗回路の面積の狭小化を図り、集積率の高い半導体装置への高抵抗回路の形成を容易とする。
【解決手段】配線層２に形成された下層配線２０および下層配線２２と、配線層２上に形成された層間絶縁膜１２と、層間絶縁膜１２に形成され、下層配線２０と接続するビア３０と、層間絶縁膜１２に形成され、下層配線２２と接続するビア３２と、層間絶縁膜１２上に形成され、ビア３０とビア３２とを接続する上層配線２４と、を備え、ビア３０およびビア３２の抵抗値は、上層配線２４の抵抗値よりも大きい。 （もっと読む）

【課題】集積回路において、消費電力を効率的に利用することを目的とする。
【解決手段】システム及び方法は、電力の島を使用して集積回路の電力を管理する。集積回路は、消費電力が電力の島のそれぞれで独立して制御される複数の電力の島を有する。電力マネージャは、電力の島のうち１つの目的の電力レベルを決定する。電力マネージャは、電力の島のうち１つの消費電力レベルを目的の電力レベルに変更する動作を決定する。電力マネージャは、電力の島のうち１つの消費電力レベルを目的の電力レベルに変更する動作を実行する。 （もっと読む）

【課題】端子数の少ないテストモード設定回路を提供する。
【解決手段】半導体装置のテストモードを制御するテスト端子に、低閾値電圧のディテクタと高閾値電圧のディテクタを設け、低閾値電圧のディテクタによって論理回路のリセットを解除し、高閾値電圧のディテクタでテストモードを切替え制御するような構成にした。従って、テスト端子とリセット端子とテストモード制御端子が共通になり、端子の数を大幅に削減することが可能である。 （もっと読む）