【課題】ｄｖ／ｄｔサージにより、支持基板と活性層との間の絶縁膜にて構成される寄生容量を充放電する変位電流による回路誤動作を防止する。
【解決手段】低電位基準回路部ＬＶおよび高電位基準回路部ＨＶを構成する絶縁分離された半導体素子の外周に、ｎ型ガードリング４２ｃ等を形成すると共に、活性層２ｃの埋込絶縁膜２ｂ側にｎ型ガードリング埋込層４２ｃ等と同じ導電型の深いｎ型拡散領域４２ｂ等を形成する。また、活性層２ｃにて構成されるｎ^-型層４２ａ等の中にｐ型ウェル４２ｄ等を形成し、このｐ型ウェル４２ｄ内に半導体素子を形成する。ｎ型ガードリング４２ｃ等とｐ型ウェル４２ｄ等は、それぞれ逆バイアスまたは同電位となるように電位固定する。 （もっと読む）

【課題】 可変容量素子の動作不良を防止し、可変容量素子の信頼性を向上する。
【解決手段】 可変容量素子は、固定電極と、固定電極上に積層された絶縁層を含む絶縁部と、絶縁層上に絶縁層から離れる方向に移動可能に積層された可動部および可動部の一端を絶縁部に固定する固定部を含む可動電極と、可動電極に間隔を空けて対向する対向電極とを有している。 （もっと読む）

【課題】半導体装置の消費電力を低減する。
【解決手段】内部回路（ＬＫ＃２）の内部ノードに対応して対応の内部ノードの信号をラッチする複数のラッチ回路（Ｆ１−Ｆ７）をテストパス（３０２）に配置する。内部回路のＭＩＳトランジスタは、ラッチ回路のＭＩＳトランジスタよりスタンバイ状態時にゲートトンネル電流が低減される状態に設定される。 （もっと読む）

【課題】パッシブ型ＲＦタグは、小型軽量化が可能であるという利点を有している。しかし、駆動電力には限りがある。最大通信距離や同時認識数を増やすためには、半導体装置内での消費電力の効率化、低消費電力化が求められる。
【解決手段】本発明の一態様の半導体装置は、アンテナ回路と、前記アンテナ回路と電気的に接続されている変調回路と、前記変調回路と電気的に接続されているフィルタ回路と、前記フィルタ回路と電気的に接続されている論理回路とを有し、前記変調回路は第１の抵抗とトランジスタを有し、前記フィルタ回路は容量を有し、前記第１の抵抗の一方の端子は、前記トランジスタのソース又はドレインの一方と電気的に接続し、前記第１の抵抗の他方の端子は、前記アンテナ回路と電気的に接続し、前記トランジスタのゲートは、前記容量の一方の端子及び論理回路と電気的に接続する。 （もっと読む）

【課題】バックゲートを有するＭＯＳを、回路の動作特性に応じて使い分け、幅広い温度範囲にて高速かつ低電力なＬＳＩを実現する。
【解決手段】薄膜埋め込み酸化膜層を持つＦＤ−ＳＯＩを使用し、薄膜埋め込み酸化膜層の下層半導体領域をバックゲートとし、論理回路ブロックにおいてブロック中の負荷の軽い論理回路にはバックゲートの電圧をブロック活性化に合わせてブロック外から制御する。このバックゲート駆動信号を発生する回路、及び回路ブロック出力部など負荷の重い論理回路には、ゲートとバックゲートとを接続したトランジスタを用い、そのゲート入力信号でバックゲートを直接制御する。 （もっと読む）

【課題】能動素子で扱う信号の影響を抑制しつつ、十分な容量密度を得られるキャパシタ、集積装置、高周波切替装置及び電子機器を提供する。
【解決手段】絶縁層１２と、絶縁層１２の上に設けられた半導体層１３と、半導体層１３において、能動素子が形成されるアクティブ領域とは電気的に分離して設けられたダミーアクティブ領域２０と、を有する基板１０と、基板１０におけるダミーアクティブ領域２０の上に、互いに対向して配置された第１電極３１及び第２電極３２と、第１電極３１と、第２電極３２と、の間に設けられた第１誘電体部４０と、を備える。 （もっと読む）

【課題】昇圧効率を向上させた昇圧回路を提供することを課題の一とする。または、昇圧効率を向上させた昇圧回路を用いたＲＦＩＤタグを提供することを課題の一とする。
【解決手段】単位昇圧回路の出力端子に当たるノード、または当該ノードに接続されたトランジスタのゲート電極をブートストラップ動作により昇圧することで、当該トランジスタにおけるしきい値電位と同等の電位の低下を防ぎ、当該単位昇圧回路の出力電位の低下を防ぐことができる。 （もっと読む）

【課題】体格の増大が抑制された半導体装置を提供する。
【解決手段】絶縁分離トレンチによって半導体基板が複数の素子形成領域に区画され、各素子形成領域に少なくとも１つの電子素子が形成された半導体装置であって、半導体基板の厚さ方向に垂直な平面方向において、１本の絶縁分離トレンチを介して、２つの素子形成領域が互いに隣接するように、絶縁分離トレンチの平面方向に沿う形状が、格子状となっている。 （もっと読む）

【課題】信頼性と性能に優れた電子デバイスを提供する。
【解決手段】表面がシリコン結晶であるベース基板と、シリコン結晶上の一部の領域に形成された３−５族化合物半導体結晶と、３−５族化合物半導体結晶の一部を活性層として含む電子素子と、ベース基板上に形成され、当該電子素子を覆う絶縁膜と、絶縁膜上に形成された電極と、絶縁膜を貫通し、少なくとも一部が絶縁膜上に形成され、電子素子と電極とを電気的に結合する第１の結合配線と、絶縁膜上に形成された受動素子と、絶縁膜を貫通し、少なくとも一部が絶縁膜上に形成され、電子素子と受動素子とを電気的に結合する第２の結合配線とを備える電子デバイスを提供する。 （もっと読む）

【課題】ＲＦ送信出力信号の高調波成分を低減する。
【解決手段】半導体集積回路１１０のアンテナスイッチ１００の送信スイッチ１０４は送信端子１０２と入出力端子１０１の間にＳ・Ｄ電流経路が接続されゲート端子Ｇが送信制御端子１０８に接続された送信電界効果トランジスタを含み、受信スイッチ１０５は入出力端子１０１と受信端子１０３の間にＳ・Ｄ電流経路が接続されゲート端子Ｇが受信制御端子１０９に接続された受信電界効果トランジスタを含む。送信と受信とのｎチャネル型ＭＯＳ電界効果トランジスタは、シリコンオンインシュレータ(ＳＯＩ)構造で形成される。アンテナスイッチの高調波成分を低減する値に設定された電圧発生回路１０の基板電圧は、ＳＯＩ構造の支持シリコン基板に接続された端子１０８、１０９に供給される。 （もっと読む）

【課題】スパイラルインダクタを有する半導体装置において、その下部の配線基板の表面内に配設される絶縁層の配設面積を確定した半導体装置を提供する。
【解決手段】半導体基板ＳＢと、半導体基板ＳＢの主面内に配設された分離酸化膜１９と、分離酸化膜１９の形成領域上に層間絶縁膜を間に挟んで配設されたスパイラルインダクタＳＩと、分離酸化膜１９の周囲に配設され、分離酸化膜１９よりも平面視幅が小さい分離酸化膜ＰＴにより分離されたダミーパターン領域ＤＭＲとを備え、分離酸化膜１９は、スパイラルインダクタＳＩより広い領域に渡って配置されている。 （もっと読む）

【課題】配線の表皮効果の抑制と低抵抗化を図る。
【解決手段】第１配線部４１と、その第１配線部４１の周りを被覆する、高融点金属窒化物を含む第２配線部４２とを含む配線４０ａを形成する。このような配線４０ａにおける第２配線部４２は、第１配線部４１側から外周に向かって窒素含有率が高くなる部分を有するように形成する。これにより、配線４０ａにおける表皮効果が抑制されると共に、配線４０ａの低抵抗化が図られるようになる。 （もっと読む）

【課題】酸化物の一部領域又は全領域の比抵抗を低下させることにより、簡易な工程で多様な電子素子を作製できる電子素子基板の製造方法を提供する。
【解決手段】少なくとも最表層の一部が比抵抗１×１０^９Ω・ｃｍ以下の酸化物からなる基板における前記酸化物の一部領域又は全領域に対し、前記基板の電位よりも高い電位を印加することにより、前記一部領域又は前記全領域の比抵抗を低下させる低抵抗化処理工程を有する電子素子基板の製造方法である。 （もっと読む）

【課題】基本データパスセルに基づいてＳｅＯＩ（絶縁体上半導体）基板上に製造された半導体デバイスに関する。
【解決手段】本発明は、第１の態様によれば、絶縁層によってバルク基板から分離された半導体材料の薄層を備えた、絶縁体上半導体の基板上に製造された集積回路内で用いるために特にそれ自体の環境に適合されたデータパスセルであって、セルは電界効果トランジスタのアレイを備え、各トランジスタは薄層内に、ソース領域（Ｓ_７）と、ドレイン領域（Ｄ_７）と、ソースおよびドレイン領域によって境界付けられたチャネル領域（Ｃ_７）とを有し、チャネル領域の上に形成された表面ゲート制御領域（ＧＡ_７）をさらに含むセルにおいて、少なくとも１つのトランジスタ（Ｔ_７）は、チャネル領域の下のバルク基板内に形成された裏面ゲート制御領域（ＧＮ_２）を有し、裏面ゲート領域はトランジスタの性能特性を変更するようにバイアスすることが可能であることを特徴とするセルに関する。 （もっと読む）

【課題】高周波動作向けの半導体装置を高性能化させる。
【解決手段】シリコン基板Ｓ１上に形成された抵抗素子ＴＤＲ１および不揮発性メモリＮＶＭ１を有する半導体装置であって、不揮発性メモリＮＶＭ１は、シリコン基板Ｓ１上に埋め込み酸化層ＢＯＸ１を介して配置されたシリコン層ＳＯＩ１に形成されている。特に、抵抗素子ＴＤＲ１と不揮発性メモリＮＶＭ１とは互いに電気的に接続され、不揮発性メモリＮＶＭ１のオン状態またはオフ状態により、抵抗素子ＴＤＲ１の導通状態または非導通状態が切り替わる。 （もっと読む）

【目的】耐放射線特性を高めることが可能な半導体集積装置及び半導体集積装置の製造方法を提供することを目的とする。
【構成】半導体支持基板上の絶縁層の上面に形成されているシリコン薄膜層内における上記絶縁層との境界に隣接する境界近傍領域中に、この境界に近いほど不純物の濃度が高くなる領域が形成されている。 （もっと読む）

【課題】集積回路をＤＣおよびＲＦ遮蔽する方法と構造を提供すること。
【解決手段】組み合わせられて集積回路デバイスを形成する回路を電磁気的に遮蔽するための方法であって、導電性材料によって横方向および下方を囲まれた隔離型のシリコン・アイランドを供給する。 （もっと読む）

【課題】トランジスタにおけるオフ電流を低減し、電圧調整回路における出力電圧の変換効率を向上させる。
【解決手段】ゲート、ソース、及びドレインを有し、ソース及びドレインの一方に第１の信号が入力され、ゲートにクロック信号である第２の信号が入力され、チャネル形成層として酸化物半導体層を有し、オフ電流が１０ａＡ／μｍ以下であるトランジスタと、第１の電極及び第２の電極を有し、第１の電極がトランジスタのソース及びドレインの他方に電気的に接続され、第２の電極に高電源電圧及び低電源電圧が交互に与えられる容量素子と、を有し、第１の信号の電圧を昇圧又は降圧し、昇圧又は降圧した電圧である第３の信号を出力信号としてトランジスタのソース及びドレインの他方を介して出力する構成とする。 （もっと読む）

【課題】消費電力の増加を招くことなくオフの状態を実現することのできる半導体装置を提供する。
【解決手段】ゲートに電圧が印加されていない状態でオン状態であるパワー素子と、パワー素子のゲートに第１の電圧を印加するためのスイッチング用の電界効果トランジスタと、パワー素子のゲートに第１の電圧より低い電圧を印加するためのスイッチング用の電界効果トランジスタと、を有し、上記スイッチング用の電界効果トランジスタはオフ電流が小さい半導体装置である。 （もっと読む）

【課題】トランジスタにおけるオフ電流を低減し、電圧調整回路における出力電圧の変換効率を向上させる。
【解決手段】ゲート、ソース、及びドレインを有し、ゲートがソース又はドレインに電気的に接続され、ソース及びドレインの一方に第１の信号が入力され、チャネル形成層としてキャリア濃度が５×１０^１４／ｃｍ^３以下である酸化物半導体層を有するトランジスタと、第１の電極及び第２の電極を有し、第１の電極がトランジスタのソース及びドレインの他方に電気的に接続され、第２の電極にクロック信号である第２の信号が入力される容量素子と、を有し、第１の信号の電圧を昇圧又は降圧し、昇圧又は降圧した電圧である第３の信号を出力信号としてトランジスタのソース及びドレインの他方を介して出力する構成である。 （もっと読む）