【課題】ホールド電圧を変化させずに、トリガー電圧のみを調節することができるようにする。
【解決手段】本実施形態における保護素子１０は、低濃度コレクタ層１０２、シンカー層１１０、高濃度コレクタ層１１２、エミッタ層１３０、高濃度ベース層１２２、ベース層１２０、第１導電型層１４０、及び第２導電型層１５０を有している。第２導電型層１５０は低濃度コレクタ層１０２に形成されており、ベース層１２０と第１導電型層１４０の間に位置している。第２導電型層１５０は低濃度コレクタ層１０２よりも不純物濃度が高い。 （もっと読む）

【課題】膜厚のばらつきに起因する抵抗値の変動を抑制し、より高精度な抵抗素子を提供する。
【解決手段】第１膜厚（Ｔ１）（Ｈ１）で形成され、第１幅（Ｗ１）を有する抵抗素子第１部分（２）と、第１膜厚（Ｔ１）（Ｈ１）で形成され、第１幅（Ｗ１）に依存して決定する第２幅（Ｗ２）を有する抵抗素子第２部分（３）とを具備する抵抗素子を構成する。ここにおいて、第１幅（Ｗ１）と第２幅（Ｗ２）との和は一定である。また、抵抗素子第１部分（２）は、抵抗素子第１部分（２）の底面からの高さが第１高さ（Ｈ１）となる位置に、抵抗素子第１部分（２）の上面を有する。また、抵抗素子第２部分（３）は、抵抗素子第１部分（２）の底面を含む面からの高さが第１高さ（Ｈ１）となる位置に、抵抗素子第２部分（３）の上面を有する。そして、抵抗素子第１部分（２）と抵抗素子第２部分（３）とは、接続部を介して互いに接続されている。 （もっと読む）

【課題】製造工程数を増加させることなく、ＥＳＤ保護素子としてのＬＤＭＯＳトランジスタのスナップバック電圧をＥＳＤ被保護素子としてのＬＤＭＯＳトランジスタのスナップバック電圧より低くし、且つＥＳＤ保護素子としてのＬＤＭＯＳトランジスタの熱破壊電流値をスナップバック電圧の改善前より大きくする。
【解決手段】 ＥＳＤ保護素子としてのＬＤＭＯＳトランジスタ３２は、Ｎ型エピタキシャル層３と、Ｎ＋型埋め込み層２と、Ｎ型エピタキシャル層３の表面に形成されたドリフト層１１と、エピタキシャル層３の表面に形成されたＰ型のボディ層１０と、Ｐボディ層１０の表面に形成されたＮ＋型ソース層１４と、エピタキシャル層３の表面上に形成されたゲート絶縁膜５、６と、ゲート絶縁膜５、６上に形成されたゲート電極８と、を具備し、Ｎ＋型ソース層１４の下方のボディ層１０の底部にＰ型ボディ層窪み部１０ａが形成されている。 （もっと読む）

【課題】半導体装置の熱抵抗を低減すること、および小型化できる技術を提供する。
【解決手段】複数の単位トランジスタＱを有する半導体装置であって、半導体装置は、単位トランジスタＱを第１の個数（７個）有するトランジスタ形成領域３ａ、３ｂ、３ｅ、３ｆと、単位トランジスタＱを第２の個数（４個）有するトランジスタ形成領域３ｃ、３ｄとを有し、トランジスタ形成領域３ｃ、３ｄは、トランジスタ形成領域３ａ、３ｂ、３ｅ、３ｆの間に配置され、第１の個数は、第２の個数よりも多い。そして、単位トランジスタは、コレクタ層と、ベース層と、エミッタ層とを備えており、エミッタ層上には、エミッタ層と電気的に接続されたエミッタメサ層が形成され、このエミッタメサ層上に、エミッタ層と電気的に接続されたバラスト抵抗層が形成されている。 （もっと読む）

【課題】無線通信によりデータの交信を行う半導体装置において、装置を大型化することなく、アンテナの感度を向上させ、チップをノイズから保護することを課題とする。
【解決手段】コイル状のアンテナと当該コイル状のアンテナに電気的に接続された半導体集積回路とを有する。コイル状のアンテナと重なるように半導体集積回路を配置する。このように、半導体装置内のコイル状のアンテナと半導体集積回路の配置を工夫することで、装置を大型化することなく、アンテナの感度を向上させて、半導体集積回路が動作するために十分な電力を得ることができる。 （もっと読む）

【課題】ダミーゲート電極を備えるトレンチゲート構成のパワーＭＩＳＦＥＴにおいて、ＭＩＳＦＥＴの性能向上を図りながら、ゲート絶縁膜の静電破壊を防止することができる技術を提供する。
【解決手段】ダミーゲート電極９ａを備えるトレンチゲート構成のパワーＭＩＳＦＥＴと保護ダイオードとを同一の半導体基板１上に形成する。そして、保護ダイオードをソース電極２４とゲート配線２５の間に設ける。このような半導体装置の製造方法において、ダミーゲート電極９ａ用のポリシリコン膜と保護ダイオード用のポリシリコン膜を同時に形成する。また、パワーＭＩＳＦＥＴのソース領域と保護ダイオードのｎ^＋型半導体領域１５を同一工程で形成する。 （もっと読む）

【課題】シリコン以外の半導体で形成される半導体素子で使用可能なＴＥＧを有する半導体装置およびその製造方法を提供する。
【解決手段】ＳＢＤ部２ａと、ＳＢＤ部２ａの電気特性を測定するためのＴＥＧ部３ａと、を備えた半導体装置１ａであって、ＳＢＤ部２ａは、ｎ型のＳｉＣドリフト層８と、ＳｉＣドリフト層８上に、ＳｉＣドリフト層８の表面９と接触して形成された第１のショットキー電極１３と、を有し、ＴＥＧ部３ａは、ＳｉＣドリフト層８の表面９を含む箇所に形成されたｐ型のイオン注入層１８ａと、ＳｉＣドリフト層８上に、ＳｉＣドリフト層８の表面９と接触して形成された第２のショットキー電極２１ａと、第２のショットキー電極２１ａと電気的に接続され、ＳｉＣドリフト層８とは接触しないようにイオン注入層１８ａ上に形成された電極パッド２２と、を有する （もっと読む）

【課題】 差動信号ラインに、第１入力端子と第２入力端子を有し、ダイオードにより構成される１パッケージの保護装置を接続する場合、第１入力端子と第２入力端子間のアイソレーションを十分確保し、また、第１入力端子に接続するダイオードと第２入力端子に接続するダイオードの部品ばらつきを抑制する必要がある。また、差動信号ラインに用いる保護装置の場合、部品容量とＥＳＤ破壊耐量を所望の範囲に収めるようにする必要がある。
【解決手段】 ｐ半導体基板上にｐ型半導体層を積層し、その表面にｐｎ接合を形成し、互いに離間する第１ｎ＋型不純物領域、第２ｎ＋型不純物領域、第３ｎ＋型不純物領域を設け、第１入力端子に接続する第１ｎ＋型不純物領域と、第２入力端子に接続する第３ｎ＋型不純物領域との間に、接地端子に接続する第２ｎ＋型不純物領域を配置して、横型の双方向ｐｎ接合ダイオードによる保護装置を提供する。 （もっと読む）

【課題】 ＵＳＢコネクタと被保護部品間の信号ラインに接続されるＥＳＤ破壊の保護装置として、双方向ｐｎ接合ダイオードが用いられるが、従来の構造では製造工程が複雑、煩雑で保護装置の低コスト化や耐圧の汎用性に限界があった。
【解決手段】 ｐ半導体基板上にｐ型半導体層を積層し、その表面に互いに離間する第１ｎ＋型不純物領域および第２ｎ＋型不純物領域を設け、これらの周囲に互いに離間する第１ｐ＋型不純物領域と第２ｐ＋型不純物領域を設け、第１ｎ＋型不純物領域とコンタクトし、入力端子に電気的に接続する第１電極と、第２ｎ＋型不純物領域にコンタクトし、接地端子に電気的に接続する第２電極とを設ける。第１ｎ＋型不純物領域および第２ｎ＋型不純物領域は１４０μｍ以上離間され、それぞれ角丸四角形状でｐ＋型半導体基板の対角線に沿って配置される。 （もっと読む）

【課題】 ＵＳＢコネクタと被保護部品間の信号ラインに接続されるＥＳＤ破壊の保護装置として、双方向ｐｎ接合ダイオードが用いられるが、従来の構造では製造工程が複雑、煩雑で保護装置の低コスト化や汎用性に限界があった。
【解決手段】 ｐ半導体基板上にｐ型半導体層を積層し、その表面にｐｎ接合を形成し、互いに離間する第１ｎ＋型不純物領域および第２ｎ＋型不純物領域を設け、第１ｎ＋型不純物領域とコンタクトする第１導電層と、第１導電層にコンタクトし入力端子に電気的に接続する第１電極と、第２ｎ＋型不純物領域にコンタクトする第２導電層と、第２導電層にコンタクトし接地端子に電気的に接続する第２電極とを設けて横型の双方向ｐｎ接合ダイオードによる保護装置を提供する。 （もっと読む）

【課題】本発明は、大容量化及び小面積化の要請に応えつつ、電圧依存性の低いキャパシタ装置及びその製造方法を提供することを目的とする。
【解決手段】シリコン３１、３２からなる下部電極３０上に、容量絶縁膜４０と上部電極５０が順次積層形成されたキャパシタ装置であって、
前記下部電極は、互いに導電極性の異なるＮ型領域２０とＰ型領域１０とが所定比率で混在配置されているとともに、前記Ｎ型領域の表面が前記Ｐ型領域の表面よりも窪んだ凹凸構造を有することを特徴とする。 （もっと読む）

【課題】高い比精度が要求される複数のトランジスタの特性ばらつきを低減する。
【解決手段】本発明の半導体装置は、半導体基板上に配置されたトランジスタＴｒ１と、半導体基板上で見たキャリアのドリフト方向がトランジスタＴｒ１のキャリアのドリフト方向と同じ方向となる向きに配置されたトランジスタＴｒ２と、トランジスタＴｒ１，Ｔｒ２のキャリア供給側の拡散層５１ａ，５１ｂ同士を接続する拡散層５１ｃと、トランジスタＴｒ１，Ｔｒ２のキャリア供給側の拡散層５１ａ，５１ｂまたはその拡散層同士を接続する拡散層５１ｃの表面に接続され、拡散層５１ａ，５１ｂに給電するためのコンタクトプラグ６１と、を備える。 （もっと読む）

【課題】トレンチゲート型パワーＭＯＳＦＥＴのゲート電極の微細化に伴って、トレンチ底部の曲率が大きくなり、その部分に電界が集中し、ゲート酸化膜（絶縁膜）の劣化が起きる。このゲート絶縁膜の劣化は、Ｎチャネル型パワーＭＯＳＦＥＴの場合、ゲート側バイアスが負である場合に起こりやすく、Ｐチャネル型パワーＭＯＳＦＥＴの場合、ゲート側バイアスが正である場合に起こりやすい。
【解決手段】本願発明は、絶縁ゲート型パワー系トランジスタ等をチップ内に具備する半導体装置であって、ゲート保護素子は双方向ツェナーダイオードを具備し、前記双方向ツェナーダイオードは、そのゲート側がマイナスバイアスされたときの耐圧と、そのゲート側がプラスバイアスされたときの耐圧とは相互に異なるように、複数の濃度の異なるＰ型不純物領域（またはＰ型不純物領域）を有する。 （もっと読む）

【課題】従来に比して高いＥＳＤ耐量性能を有するＥＳＤ保護回路を備えた半導体装置、およびその製造方法を提供する。
【解決手段】内部回路に用いられる第１の半導体素子と、静電気による内部回路の破壊を抑制するＥＳＤ保護回路として用いられる第２の半導体素子とを備える半導体装置の製造方法であって、基板に第１の半導体素子および第２の半導体素子各々についての端子領域層を形成する端子領域層形成ステップと、基板上の前記第２の半導体素子の端子領域層を除く領域について結晶欠陥を形成させる処理を施す欠陥形成ステップと、金属膜を第１の半導体素子および第２の半導体素子各々の端子領域層表面に形成する金属膜形成ステップと、金属膜と、第１の半導体素子および第２の半導体素子各々の端子領域層とをシリサイド化するシリサイド化ステップとを含む、半導体装置の製造方法である。 （もっと読む）

【課題】トランジスタが有するしきい値相当分の電圧／電流のロスを低減し、プロセスの簡略化、及び回路構成の簡素化を目的とした整流特性を有する半導体装置（ＲＦＩＤ）を提供する。
【解決手段】無線によりデータの交信が可能な半導体装置（ＲＦＩＤ）を構成する素子に整流回路を設ける。整流回路において、電波を受信するアンテナと整流回路のトランジスタのゲートとドレイン端子との間に、コイルを重ねて配置することで、電波を受信するアンテナとコイルの結合を利用して、ダイオード単体と比較しダイオードとコイルが出力する電圧を大きくし、整流効率を向上させる。 （もっと読む）

【課題】補償容量素子を構成する容量絶縁膜が破壊されることのない半導体装置を提供する。
【解決手段】第１の電圧が供給される第１の電源端子２９と、第２の電圧が供給される第２の電源端子２３と、容量絶縁膜４２と該容量絶縁膜４２を挟んで形成される第１及び第２電極とを其々備えており、前記第１及び第２の電源端子間に直列に設けられる複数の補償容量素子４と、奇数番目の前記補償容量素子４と次の偶数番目の前記補償容量素子４とを各々接続する第１の配線層に形成された第１の容量接続配線と、偶数番目の前記補償容量素子４と次の奇数番目の前記補償容量素子４とを各々接続する第２の配線層に形成された第２の容量接続配線と、前記第１及び第２の容量接続配線のいずれか一方に隣接して設けられ、実質的に固定された電圧が供給されるシールド配線５と、を備える。 （もっと読む）

【課題】エッチング装置の経時変化や状態変化等によらずトレンチの深さのばらつきを低減することができる半導体装置の製造方法を得る。
【解決手段】まず、所望の深さよりも浅い深さを持つトレンチ１６をＳｉ基板１０の主面に形成する。次に、トレンチ１６の深さを測定する。トレンチ１６の底面からＳｉ基板１０に酸素イオン１８を注入する。この際に、測定したトレンチ１６の深さと所望の深さの差に基づいて酸素イオン１８の注入エネルギーを調整して、Ｓｉ基板１０の所望の深さに酸素イオン１８が注入されるようにする。次に、熱処理を行って酸素イオン１８を注入した位置にＳｉＯ_２膜２２を形成する。次に、ＳｉＯ_２膜２２をエッチングストッパとして用いて、トレンチ１６の底面からＳｉ基板１０を更にエッチングしてトレンチ２４を形成する。その後、ＳｉＯ_２膜２２を除去する。 （もっと読む）

【課題】半導体装置の製造方法において、半導体装置の小型化を図ること。
【解決手段】第１の領域IにフラッシュメモリセルFLを形成する工程と、第２の領域IIにキャパシタQの第１の電極１１ａを形成する工程と、第２の絶縁膜１４として第１の酸化シリコン膜１４ａ、窒化シリコン膜１４ｂ、及び第２の酸化シリコン膜１４ｃをこの順に形成する工程と、第１の電極１１ａの一部領域CRにおける窒化シリコン膜１４ｂと第２の酸化シリコン膜１４ｃとを除去する工程と、第３の領域III_Hにおける第１の絶縁膜１０と第２の絶縁膜１４とをウエットエッチングする工程と、キャパシタQの第２の電極３０ａを形成する工程と、一部領域CRにおける第１の酸化シリコン膜１４ａをエッチングして除去する工程とを有する半導体装置の製造方法による。 （もっと読む）

【課題】ガードリングを有する半導体装置の製造安定性を向上させる。
【解決手段】半導体装置１００は、素子形成領域１０１および素子形成領域１０１の外周を取り囲むガードリング１２０が設けられたシリコン基板と、シリコン基板上に設けられ、ガードリング１２０の上部全体を覆う層間絶縁膜を含む。ガードリング１２０は、シリコン基板の素子形成面の近傍に設けられたＮウェル１０３とＮウェルの表層に設けられたＮ＋領域とを含む。Ｎウェル１０３の平面形状は、コーナー部１１９を含む環状であって、層間絶縁膜のＮウェル１０３の上部の領域のうち、コーナー部１１９の上部以外の領域の全周にわたって、層間絶縁膜を貫通するビアホール１０５が設けられているとともに、コーナー部１１９の上部の領域において、ビアホール１０５が設けられていない。 （もっと読む）

【課題】撮像画像の画像品質、装置の小型化、装置の信頼性、製造効率などの各特性について向上させる。
【解決手段】複数の転送電極３１が間を隔てて垂直方向ｙに並ぶように単一の導電材料層３１３を加工して形成する。また、第１キャパシタ電極Ｃ１１および第２キャパシタ電極Ｃ２１について、転送電極３１へ加工される導電材料層３１３から形成する。 （もっと読む）