【課題】複数の金属ボール端子を備えた半導体パッケージをリフロー法により配線基板に実装する際に、金属ボール端子の溶融状態を正確に把握する。
【解決手段】複数の金属ボール端子のうち四隅の金属ボール端子１５Ａ〜１５Ｄはその他の金属ボール端子１４よりも相対的に径が小さい導通検出用の金属ボール端子であり、導通検出用の金属ボール端子１５Ａ〜１５Ｄの径が式（Ｘ）を充足し、互いに対角にある２個の導通検出用の金属ボール端子１５Ａと１５Ｃ、１５Ｂと１５Ｄが配線１６を介して接続されている。
ｄ２≧ｄ１−ｘ・・・（Ｘ）
（上記式中、ｄ１は導通検出用ではない金属ボール端子の径、ｄ２は導通検出用の金属ボール端子の径、ｘは配線基板上に半導体パッケージを載置した時点に対する金属ボール端子の溶融後の半導体パッケージの沈み込み量を各々示す。） （もっと読む）

【課題】加熱時に電子部品に反りが発生した場合でも、電子部品の電極をプリント基板の電極に確実に接合することができる電子部品の実装方法、電子部品の製造方法および電子部品、電子部品の製造装置を提供する。
【解決手段】電子部品１は、電子部品１を形成する複数の電極３ａ〜３ｅが格子状に配列された基板本体２を備え、複数の電極３ａ〜３ｅのうち、基板本体２の反りが大きくなる外側の位置には、所定の高さを有する電極３ａ及び電極３ｅを有し、基板本体２の反りが小さくなる中央の位置には、加圧ヘッド４による加圧により外側の電極３ａ、３ｅよりも半田ボールの高さが低く潰された電極３ｂ、３ｃ、３ｄを有する。 （もっと読む）

【課題】半導体パッケージを配線基板にフリップチップ接合した半導体装置において、接合部での電極間短絡と応力集中を防止し、リワークが容易な構成とする半導体装置及びその製造方法を提供する。
【解決手段】半導体パッケージ１１を配線基板２１にフリップチップ接合した半導体装置１において、半導体パッケージと配線基板を接合する突起電極３０を有し、突起電極は、はんだ電極３２と、はんだ電極を被覆する熱収縮モールド３１を含む。 （もっと読む）

【課題】局所歪みが少なく、今日製造者が利用できる従来の取り付け方法に適合可能であるインターポーザにＣＺＴ及び／又はＣｄＴｅを相互接続するための構造を提供すること。
【解決手段】マクロピンハイブリッド相互接続アレイ（１０）は、結晶アノードアレイ（１８）及びセラミック基板（１４）を備える。アレイ（１８）及び基板（１４）は、大きい高さ対幅のアスペクト比を有する相互接続（１２）幾何形状を用いて共に接合される。相互接続（１２）を結晶アノードアレイ（１８）に固定する継手は、無はんだである。 （もっと読む）

【課題】先アンダーフィル方式のフリップチップボンディングにおいて、接続不良が少ない電子部品を提供する。
【解決手段】電子部品２０の基板２１上に形成されたフリップチップボンディング用の突起電極２４の上面に形成された窪み２６と、窪み２６に埋め込まれたフラックス２５と、突起電極２４の外側の基板２１上に形成され、突起電極２４を突起電極２４上面まで埋め込む接着材２２とを有する。ボンディングの際にフラックスが蒸発して接合面の気圧が上昇し、溶融した接合樹脂の接合面への侵入が防止される。このため、接合面に絶縁性接着材の皮膜が形成されず接続不良を生じない。 （もっと読む）

【課題】挟ピッチかつ高い接続信頼性を確保した簡易な構造の半導体装置、および製造方法を提供する。
【解決手段】半導体素子１の電極端子１ｂ上に突起状電極１ａを形成する。突起状電極１ａよりも大きくし、位置を合わせた転写用の金型４に、粘着層５を供給し半田粒子３を付与する。金型４と半導体素子１の対向する位置を合わせ、加熱・加圧して半田粒子３を突起状電極１ａ上に付与、金型４を引き剥がして半導体素子１を個片化する。半導体素子１の突起状電極１ａに対向して回路基板２の電極端子２ａの位置を合わせて、加熱、荷重し半導体素子１を回路基板２上へ搭載する。半導体素子１の端部の回路基板２との距離が最も大きな電極同士でも、微細半田が鼓状に伸びて接合し平行度の悪化を吸収する。端部電極の熱応力集中を微小半田接合体（半田接合部３ｃ）が受けて、電極直下の脆弱な絶縁膜の熱応力を低減して剥離や亀裂を防ぎ、高い接続信頼性を確保する。 （もっと読む）

【課題】超音波接合する場合に、半導体チップに設けられたバンプの位置にかかわらず、全てのバンプが確実に接合されるようにし、全てのバンプにおいて十分な接合強度が得られるようにする。
【解決手段】半導体装置の製造方法を、複数のバンプ１（１Ａ，１Ｂ）を有する半導体チップ２を形成する工程と、半導体チップ２の複数のバンプ１と実装基板の表面電極とを超音波接合する工程とを含むものとし、半導体チップ形成工程において、超音波接合する際に超音波振動方向に直交する端辺となる半導体チップ２の端辺の近傍領域５Ａに設けられる第１バンプ１Ａの径が端辺近傍領域５Ａ以外の領域５Ｂに設けられる第２バンプ１Ｂの径よりも大きくなっている半導体チップ２を形成する。 （もっと読む）

【課題】半導体装置において、各バンプの先端位置、即ち、各バンプの突出量がばらついていても、実装基板に接合した場合に、全てのバンプにおいて十分な接合強度が得られるようにする。
【解決手段】半導体装置を、半導体素子３と、半導体素子３の表面側に位置し、半導体素子３の裏面３Ａとの間の距離が第１の距離である第１バンプ形成面４（４Ｅ）上に形成された第１バンプ１（１Ｅ）と、半導体素子３の表面側に位置し、半導体素子３の裏面３Ａとの間の距離が第１の距離よりも長い第２の距離である第２バンプ形成面４（４Ａ）上に形成され、第１バンプ１（１Ｅ）よりも径が大きい第２バンプ１（１Ａ）とを備えるものとする。 （もっと読む）

【課題】アウトガスによる影響を防止することで電子部品特性の低下を防止可能な、電子部品の実装構造体、及び電子部品の製造方法を提供する。
【解決手段】接続電極３３，３４を有する基材３に電子部品１を実装する電子部品１の実装構造体２である。電子部品１は、所定の機能を有する機能片１１と、機能片１１に電気的に接続される導電部を含む被覆膜２５，２６により表面が覆われ、凹部を有する樹脂突起部２４と、凹部に配置された接着材２７，２８を有する。接着材２７，２８は、被覆膜２５，２６における導電部を接続電極３３，３４に導電接触させた状態に電子部品１を前記基材３に実装する。 （もっと読む）

【課題】高密度実装では占有面積の低減と低背化がキーとなっている。半導体デバイスを積層化した構造は高密度実装に適しているが、強度確保のための樹脂インターポーザの厚さ、上下のデバイスを電気接続する導電ボールの大きさ、ワイヤボンディングのための空間確保などにより、低背化が制限されていた。このための半導体デバイスを低背化して実装可能とする技術を提供する。
【解決手段】樹脂よりもヤング率が大きい半導体インターポーザの採用、電気接続を複数の微小な金属塊１３から成る導電路２０で形成、フリップチップ構成の採用などにより、低背化が達成された。また、前記金属塊の形状、大きさ、配置などを最適化することにより、積層化プロセスが容易になった。 （もっと読む）

【課題】半導体デバイスを積層化した構造で、低背化が可能な手段を提供する。
【解決手段】半導体デバイス１０の導電体１２に複数の微小な金属塊１３を形成、樹脂よりもヤング率が大きい半導体インターポーザ１５の導電体１７に複数の微小な金属塊１８を形成しフリップチップ接続することで、導電体同士が微少な金属塊で接続されることになり低背化が達成された。また、積層化プロセスが容易になるように、前記金属塊の形状、大きさ、配置などを最適化した。 （もっと読む）

【課題】歩留まりを低下させることなく、複数の半導体装置を一括形成することが可能な方法を提供すること。
【解決手段】支持板１９上に金属膜２１を形成する工程と、この金属膜２１上に、係合部を有する複数の接続プラグ１８を形成する工程と、それぞれの接続プラグ１８の係合部内に、複数の半導体チップ１３にそれぞれ設けられた各突起電極１７を挿入し、かつ接触させることにより固定するとともに、複数の半導体チップ１３を絶縁樹脂１５−１で覆う工程と、少なくとも突起電極１７を接続プラグの係合部内に挿入、接触させた後に、絶縁樹脂１５−１を硬化させる工程と、少なくとも金属膜２１をエッチングすることにより、接続プラグ１８に電気的に接続された配線パターン１６を形成する工程と、配線パターン１６の一部に電気的に接続されるとともに、配線パターン１６の他の部分とはソルダーレジスト膜１４により絶縁されるように半田ボール１２を形成する工程と、それぞれの半導体チップ１３の周囲およびその上方の絶縁樹脂１５−１を切断する工程と、を具備する。 （もっと読む）

【課題】半導体パッケージにおいて長期接続信頼性を向上させ、エレクトロマイグレーション耐性を改善する。
【解決手段】半導体素子１の電極パッドと基板２１上の電極パッド２０とをはんだボールによって接続する。はんだボールは、金属製コア部１１と、金属製コア部１１の周囲に設けられ、前記コア部１１よりも剛性が低く融点が低いはんだ部１０とで構成されている。はんだボールを半導体素子１にリフローによって接続する。その後、半田ボールが付いた半導体素子１と基板２１を超音波にて接続し、基板２１側において、金属コア１１と電極２０を直接接続する。これによって熱ストレスの少ない、かつ、抵抗の小さい接続を可能とする。 （もっと読む）

【課題】電極本体と電子部品又は基板との接合面積の低下を抑制できる電極、電子部品及び基板の提供を課題とする。
【解決手段】本発明は、電子部品１２にはんだ付けされて設けられ、電子部品１２が基板１３に実装される際に、基板１２にはんだ付けされる電極１０である。この電極１０は、電子部品１２及び基板１２にはんだ付けされる柱状の電極本体１１を有している。電極本体１１が電子部品１２又は基板１３にはんだ付けされる際に、電極本体１１の接合面１１ａ，１１ｂと電子部品１２又は基板１３との間におけるはんだ１４内に発生する空気溜まり１５内の空気１５ａを排出する空気排出手段としての溝２０を備えている。 （もっと読む）

【課題】フリップチップ構造を有する半導体集積回路装置において、パッドからチップ内部素子へ加わる応力の影響に起因するタイミング信頼性の劣化を低コストで防止する。
【解決手段】フリップチップ構造を有する半導体集積回路装置において、応力の影響を受ける半導体チップ１０１の外周列におけるパッド１０２の構造及び配置位置等について、応力の影響に起因するＬＳＩの動作不具合が発生しにくいように予めレイアウトする。 （もっと読む）

【課題】半導体デバイスを基板に実装した後に熱負荷が加えられても位置ずれが生じない半導体デバイス実装体を提供する。
【解決手段】基板２には３つの電極４ａ，４ｂ，４ｃが設けられており、光半導体素子３には、基板２の電極４ａ，４ｂ，４ｃと対向する位置に電極５ａ，５ｂ，５ｃが設けられている。シリコン基板２の電極４ａ，４ｂと光半導体素子３の電極５ａ，５ｂは金製のスタッドバンプ７によって接合されており、シリコン基板２の電極４ｃと光半導体素子３の電極５ｃは、半田６によって接合されている。スタッドバンプ７は予めシリコン基板２の電極４ａ，４ｂに設けられていたものであり、このスタッドバンプ７の先部が、光半導体素子３の金メッキされた電極５ａ，５ｂに固相接合されている。 （もっと読む）

【課題】エッジ配線を用いた３次元半導体集積回路の製造方法を提供する。
【解決手段】３次元半導体集積回路の製造方法は、第１の半導体チップ１０の少なくとも一つのエッジを含む表面にインクジェット機構３０を用いて第１の配線１４を形成する工程と、第２の半導体チップ２０の少なくとも一つのエッジを含む表面にインクジェット機構３０を用いて第２の配線２４を形成する工程と、第１及び第２の配線１４，２４の位置に基づき第１の半導体チップ１０と第２の半導体チップ２０とを積層することにより、第１の配線１４と第２の配線２４とを導通させる工程と、を含む。 （もっと読む）

本発明は、電子集積回路パッケージの製作、より具体的には３次元でパッケージされた集積回路を製造する際の静電放電ダメージの軽減に関する。一実施形態では、第２層ダイが第１層ダイと接触して配置されるとき、第２層ダイおよび第１層ダイ上の他の信号導電バンプおよびパワー導電バンプが電気的に接触する前に、第２層の基板と電気的に結合された第２層の周辺部付近の導電バンプが、第１層の基板と電気的に結合された第１層の対応する導電バンプと接触する。
（もっと読む）

【課題】小型化かつ、接続信頼性の向上を図った圧電デバイス及び圧電デバイスの製造方
法を提供することを目的としている。
【解決手段】本発明の圧電デバイス１０は、接続用電極パッド６４を備えた圧電振動片６
０と、前記接続用電極パッド６４と電気的に接続すると共に前記圧電振動片６０を支持す
る電極パターン５０を備えた半導体デバイス４０とを備え、前記電極パターン５０は一方
の端部を前記半導体デバイス４０のパッドと接続させ、他方の端部を前記接続用電極パッ
ド６４と接続させ、前記一方の端部と前記他方の端部の間に前記半導体デバイス４０の一
方の主面４３から離反する方向に立ち上がる屈曲部５２を形成し、前記一方の主面４３と
前記電極パターン５０の間の屈曲部５２に樹脂を形成したことを特徴としている。 （もっと読む）

【課題】突起電極を高くすることなくその径を大きくとることができ、かつ、突起電極間や突起電極と半導体基板上の半導体回路との絶縁を確保することができる半導体装置、および、この半導体装置が接合された接続体を提供すること。
【解決手段】半導体基板１上に形成された複数の外部接続電極２と、前記外部接続電極２の一部を開口部４から露出させて形成されたパッシベーション膜３と、前記パッシベーション膜３の前記開口部４上に形成された下地電極５と、前記下地電極５上に形成されたはんだ突起電極６とを備え、前記はんだ突起電極６の表面が、前記半導体基板１の表面から略同じ高さに位置する平坦面を形成し、前記はんだ突起電極６の周囲を囲むように形成された枠状樹脂膜７が、前記パッシベーション膜３上に形成された面状樹脂膜８と一体化されている。 （もっと読む）