【課題】ｐ−ＭＯＳトランジスタとｎ−ＭＯＳトランジスタとのゲート電極形状のばらつきが少ない半導体装置の製造方法を提供する。
【解決手段】半導体基板１１の第１領域１３、第２領域、１４にｎ型、ｐ型ゲート電極膜３４、３７を形成する工程と、ゲート電極膜３４、３７上に第１保護膜３８および第２保護膜３９を形成する工程と、第２保護膜３９に、ゲート電極サイズＬ１、Ｌ２より大きいサイズＬ３のゲート電極パターンを形成する工程と、第２保護膜３９ｂに選択的に燐イオンを注入し、熱酸化速度が第２保護膜３９ａより大きくなるようにする工程と、第２保護膜３９ａ、３９ｂを熱酸化し、生成した第１および第２酸化膜４２、４３を選択的にエッチングして、ゲート電極パターンをスリム化する工程と、スリム化された第２保護膜３９ａ、３９ｂを用いてサイズＬ１、Ｌ２のゲート電極１８、２３を形成する工程と、を具備する。 （もっと読む）

【課題】エピタキシャル成長及びその後のウェハ接合処理ステップを回避するＳＳＯＩ構造の製造方法を提供する。
【解決手段】歪み半導体オン・インシュレータ（ＳＳＯＩ）構造体を製造する。ＳＯＩ基板上に歪み半導体領域を生成するために、歪み記憶技術が用いられる。半導体領域が歪んでいるので、歪み半導体領域上に形成されたトランジスタは、より高いキャリア移動度を有する。（ｉ）薄いアモルファス化層を生成するためのイオン注入と、（ｉｉ）アモルファス化層上への高応力膜の堆積と、（ｉｉｉ）アモルファス化層を再結晶させるための熱アニールと、（ｉＶ）高応力膜の除去とを含む。再結晶化プロセスの間、ＳＯＩ基板は応力を受けたので、最終的な半導体層も、応力を受ける。応力の量及び応力の極性（引張又は圧縮）は、高応力膜のタイプ及び厚さによって制御することができる。 （もっと読む）

【課題】 ＦｉｎＦｅｔデバイスのフィンの上に完全にシリサイド化されたデュアル・ゲートを形成する方法を提供すること。
【解決手段】 ＦｉｎＦｅｔデバイスのフィンの上に完全にシリサイド化されたゲートを形成する方法が開示される。本開示は、ポリシリコン層及びポリシリコン・ゲルマニウム層から各々のフィンの上のゲート・スタックをパターン形成し、次に、フィンの一方の上のポリシリコン・ゲルマニウム層を除去する方法を提供する。本開示は、さらに、両方のフィンの上に金属層を形成することと、ＦｉｎＦｅｔデバイスをアニールして、ＦｉｎＦｅｔデバイスの各々のフィンの上に完全にシリサイド化されたゲートを形成することとを含む。 （もっと読む）

【課題】 同一半導体基板上にＭＯＳトランジスタとショットキーバリアダイオードを備えてなる半導体装置であって、その装置規模を従来のものと比較して更に縮小させる。
【解決手段】 半導体基板２上に、第１導電型の第１ウェル３、第１導電型とは異なる第２導電型の第２ウェル４、及び第２導電型の第３ウェル５を備える。第２ウェル４上には、第１ＭＯＳトランジスタＴ１、第１ウェル３上には第２ＭＯＳトランジスタＴ２、第３ウェル５上には、第１ショットキーバリアダイオードＤ１を備える。各素子の電極には高融点金属シリサイド膜（５１〜５８）が形成される。 （もっと読む）

【課題】ゲート電極中のドーパンの相互拡散バリア構造及びその製造方法を提供する。
【解決手段】半導体デバイスにおいてゲートのＮＦＥＴ側からゲートのＰＦＥＴ側への拡散を低減する又は防止さえする構造、同様にその製造方法が開示される。拡散バリアは、ＮＦＥＴとＰＦＥＴとの間のＮ／Ｐ境界のところの共有ゲート中に形成される。拡散バリアは、１又は複数の種類のイオン、例えば、酸素、窒素、フッ素、シリコン、ゲルマニウム、又はキセノン・イオン（しかし、これらに限定されない）でドープされる。本明細書中で開示されるような拡散バリアを使用することによって、ＣＭＯＳ技術半導体デバイス・ノードにおけるＮＦＥＴ側からＰＦＥＴ側への共通ゲートを通してのイオンの拡散は、大いに低減されることができる又は完全に防止することさえもできる。これは、さらにＮＦＥＴ／ＰＦＥＴ対の相対的により高い性能をもたらすことができる。 （もっと読む）

【課題】形状に限定されることなく、柔軟性ないし可撓性を有し、任意の形状の各種装置を作成することが可能な端面センサデバイス及びその製造方法を提供すること。
【解決手段】線状体の端面に、対象からの情報を受容して他の情報として出力する受容部が形成されていることを特徴とする端面センサデバイス。線状体２００１は、中止部に中心電極２００７を有し、その外周は絶縁膜２００８で覆われている。上記線状体２００１を用意し、その端面にｎ型半導体層２００４を形成する。次いで、ｎ型半導体層２００４上にｐ型半導体層２００３を形成する。これにより、線状体２００１の端面にｐｎ接合の受容部（光センサ）が形成される。 （もっと読む）

【課題】 ｎＭＩＳＦＥＴとｐＭＩＳＦＥＴで素子方向を傾けることなく、各素子の移動度向上をはかる。
【解決手段】 絶縁体上の半導体層にｎチャネルＭＩＳトランジスタとｐチャネルＭＩＳトランジスタを形成した半導体装置であって、ｎチャネルＭＩＳトランジスタのチャネルがチャネル長方向に１軸引っ張り歪みを有するＳｉ層１０で形成され、ｐチャネルＭＩＳトランジスタのチャネルがチャネル長方向に１軸圧縮歪みを有するＳｉＧｅ２０又はＧｅ層で形成され、各トランジスタの電流方向が共に＜１１０＞方向である。 （もっと読む）

【課題】微細化されたゲートを有するＣＭＯＳトランジスタにおいて、ＭＯＳトランジスタのチャネル不純物濃度を低く維持し、かつ短チャネル効果を抑制する半導体装置及びその製造方法を提供する。
【解決手段】第１のゲート絶縁膜を介して形成され、対向する１対の側壁面上に１対の第１の側壁絶縁膜をそれぞれ担持する第１のゲート電極を有するＮＭＯＳトランジスタと、第２のゲート絶縁膜を介して形成され、対向する１対の側壁面上に１対の第２の側壁絶縁膜をそれぞれ担持する第２のゲート電極を有する、前記ＮＭＯＳトランジスタとともに１対で用いられるＰＭＯＳトランジスタと、を備え、前記第２の側壁絶縁膜と前記シリコン基板との距離が、前記第１の側壁絶縁膜と前記シリコン基板との距離よりも大きくなるように構成されていることを特徴とする半導体装置。 （もっと読む）

【課題】ニッケルシリサイドの耐熱性を向上させることが可能な半導体装置の製造方法を提供する。
【解決手段】ゲート領域２、ソース領域４及びドレイン領域５が形成された半導体基板１上にニッケル（またはニッケル合金）６を形成し（図１（Ａ））、第１アニール工程でダイニッケルシリサイド７を形成し（図１（Ｂ））、プラズマ処理工程では水素イオンを含有するプラズマにより、水素イオンをダイニッケルシリサイド７またはダイニッケルシリサイド７の下部のゲート領域２、ソース領域４及びドレイン領域５に注入し、第２アニール工程でダイニッケルシリサイド７をニッケルシリサイド８に相変態させる（図１（Ｃ））。 （もっと読む）

【課題】良好な半導体装置およびそのような半導体装置を作製するための良好な方法を提供する。
【解決手段】半導体装置は、主電極（４）と主電極（４）に接触した誘電体（３）を含み、主電極（４）は、所定の仕事関数を有する材料と、主電極（４）の材料の仕事関数を予め決められた値に向かって変調する仕事関数変調元素（６）とを含み、更に、主電極（４）は、仕事関数変調元素（６）が誘電体（３）に向かっておよび／または誘電体（３）中に拡散するのを防止する拡散防止ドーパント元素（５）を含む。 （もっと読む）

【課題】素子構造部にダメージを与えずに側壁スペーサ膜等を除去し、高集積化された高性能な半導体装置を製造することができる半導体装置の製造方法を提供する。
【解決手段】被処理基体上にＧｅＣＯＨまたはＧｅＣＨからなる第１の薄膜を形成すると、この第１の薄膜の一部を除去する工程と、第１の薄膜の除去された部位を介して被処理基体に所定の処理を施す処理工程と、第1の薄膜を除去する工程とを備えたことを特徴とする。ＧｅＣＯＨまたはＧｅＣＨからなる側壁スペーサ膜３０を用い、ソース、ドレイン領域形成処理を行った後、これを除去する。 （もっと読む）

【課題】ＰＭＯＳトランジスタおよびＮＭＯＳトランジスタのような導電型が異なる素子において、素子のレイアウト依存性なく面内均一にキャリア移動度の向上を図ることが可能で、これにより電流駆動能力を向上させた高性能な半導体装置を提供することを目的とする。
【解決手段】同一の半導体基板の表面側に、ＰＭＯＳトランジスタ３０ｐとＮＭＯＳトランジスタ３０ｎとが形成された半導体装置において、ＰＭＯＳトランジスタ３０ｐは、半導体基板に貼り合せ形成された半導体基板の表面層とは異なる面方位（１１０）Ｓｉからなる貼り合せ半導体層７に形成されている。一方、ＮＭＯＳトランジスタ３０ｎは、半導体基板の表面層を構成する面方位（１００）Ｓｉ−Ｇｅ層上にエピタキシャル成長させた面方位（１００）Ｓｉからなる歪半導体層１１に形成されている。 （もっと読む）

【課題】不純物注入領域を高濃度に活性化させるとともに、ゲートリーク電流を低減させ得る半導体装置の製造方法を提供する。
【解決手段】浅いソース・ドレインエクステンションを活性化させる際に、ｎＭＯＳにおいてスパイクＲＴＡ（第１のアニール）とこれより昇降温速度の大きい超高速昇降温アニール（第２のアニール）を併用し、ｐＭＯＳにおいては超高速昇降温アニール（第２のアニール）のみを適用する。 （もっと読む）

【課題】金属ゲート電極のエッチング条件が、閾値電極を構成する材料が異なっても同一となる金属ゲート電極MOSFETを提供すること。
【解決手段】ゲート酸化膜に接して形成された第１の金属層と第１の金属層の上に形成された第１の低抵抗層とからなる第１のゲート電極を有するｎチャネルMOSFETとゲート酸化膜に接して形成された第２の金属層と第２の金属層の上に形成された第２の低抵抗層とからなる第２のゲート電極を有するｐチャネルMOSFETとを有する半導体集積回路において、第１の金属層と第２の金属層が異なった仕事関数を有する金属によって構成され、第１の低抵抗層と第２の低抵抗層とが同一の材料からなる多結晶で構成され、第１の金属層と第１の低抵抗層の間に第１の中間層を有し、且つ第２の金属層と第２の低抵抗層の間に第２の中間層を有し、第１の中間層および第２の中間層が組成、粒径、結晶構造、及び配向方向が同一の導電性多結晶膜からなる。 （もっと読む）

【課題】製造工程が単純であり、且つ特性が向上したＤ−インバータ構造を提供する。
【解決手段】本発明は、プラスチック基板に有機半導体を用いてインバータ回路を作製する際、しきい電圧を位置別に制御するため、エンハンスメントタイプ特性を示すボトムゲート有機半導体トランジスタをドライバトランジスタに使用し、空乏タイプ特性を示すトップゲート有機半導体トランジスタを負荷トランジスタに使用する構造及び製造方法を提案する。 （もっと読む）

【課題】本発明では、酸素欠損を低減させ、信頼性を改善した半導体装置およびその製造方法を提供することを目的とする。
【解決手段】第１の発明の半導体装置は、基板と、基板に形成された半導体領域と、半導体領域上に形成され、１種以上の第１金属元素の酸化物で形成された絶縁膜と、絶縁膜上に形成され、酸化物の生成自由エネルギーについて第１金属元素よりも大でありかつ金属状態である第２金属元素、および第１金属元素の酸化物で形成された遷移層と、遷移層上に形成された電極と、電極をゲート長方向に挟む半導体領域に形成されたソース・ドレイン領域とを備えたことを特徴とする。 （もっと読む）

【課題】極めて簡易にｎ型トランジスタの素子特性を向上させることのできるポリゲートストレス技術を適用してｎ型トランジスタの素子特性の特性を改善を実現するも、ｐ型トランジスタの特性劣化を確実に防止し、しかも徒に工程数や製造コストの増加をもたらすことのない信頼性の高いＣＭＯＳトランジスタを実現する。
【解決手段】第１のポケット領域となるｐ型不純物のイオン注入により形成されるアモルファス領域が、多結晶シリコン膜１３ａの下方においてソース側とドレイン側とで離間するような不純物種及び注入条件を用いる。一方、第２のポケット領域となるｎ型不純物のイオン注入により形成されるアモルファス領域が、多結晶シリコン膜１３ｂの下方においてソース側とドレイン側とで繋がるような不純物種及び注入条件を用いる。そして、ポリゲートストレス技術を実行する。 （もっと読む）

【課題】ランタンアルミニウム酸化物を絶縁膜として用いた半導体装置において、この絶縁膜に積層する電極として必要な特性を満たすと共に、各種半導体装置製造過程を経てもその絶縁膜特性を劣化させることのないゲート電極を見出し、微細化に対応可能なスタック構造を有する半導体装置を提供する。
【解決手段】本発明の一実施形態に係るＣＭＯＳ回路は、ｎＭＩＳは、ランタンアルミニウム酸化物を用いたゲート絶縁膜１９、ＬａｘＡｌ１−ｘ（但し０．２１≦ｘ≦０．３３）で表されるランタンアルミニウム合金を用いたゲート電極２１、及びソース及びドレイン領域３５とを具備し、ｐＭＩＳは、ランタンアルミニウム酸化物を用いたゲート絶縁膜１９、ＬａｘＡｌ１−ｘＮｙＨｚ（但し０．２１≦ｘ≦０．３３、０．１５≦ｙ≦０．５、０≦ｚ≦０．１）で表されるランタンアルミニウム合金を用いたゲート電極２１を具備する。 （もっと読む）

【課題】高耐圧でありながらオン抵抗が低く、ターンオフ時間が短く、安定動作が可能な半導体装置を提供する。
【解決手段】この半導体装置１は、ソース、ドレインおよびゲート電極をそれぞれ含むとともに、互いにドレイン領域が接続されるとともに、互いにゲート電極同士が接続されたＮＭＯＳＦＥＴ１１およびＰＭＯＳＦＥＴ１２を含むインバータ１４と、コレクタ（Ｃ）、ベース（Ｂ）およびエミッタ（Ｅ）を含むとともに、インバータ１４の出力がベース（Ｂ）に入力されるｐｎｐ型のバイポーラトランジスタ１３とを備えている。 （もっと読む）

【課題】エミッタ層にまでシリサイド化反応が進入するのを抑制することが可能な半導体装置を提供する。
【解決手段】この半導体装置（バイポーラトランジスタ１００）は、拡散層７と、拡散層７の表面上に形成され、金属と半導体との金属半導体化合物からなるコバルトシリサイド膜９ａと、拡散層７とコバルトシリサイド膜９ａとの間に形成され、コバルトシリサイド膜９ａから拡散される金属の透過を抑制する反応抑制層８とを備える。 （もっと読む）