【課題】ＭＯＤ法によるペロブスカイト型誘電物質からなる高誘電体薄膜の形成において、クラックの発生がなく、膜の収縮が小さく、かつ誘電特性に優れた誘電体薄膜を形成することができる高誘電体膜形成用組成物とその効率的な製造方法を提供する。
【解決手段】金属成分としてバリウム、ストロンチウム、マグネシウム及びカルシウムからなる群から選ばれる少なくとも１種のアルカリ土類金属元素と、チタン、スズ、又はジルコニウムから選ばれる少なくとも１種の元素を含有する複合有機酸塩液と、アルコール系溶剤及びそれとエーテル系溶剤又はエステル系溶剤からなる有機溶剤に、エチルヘキサン酸類及び／又はメチルペンタン酸類からなるカルボン酸を添加してなる混合有機液相とを含み、かつ、アルコール系溶剤の含有量は、混合有機液相の全体に対して４０〜６０容量％であることを特徴とする。 （もっと読む）

【課題】金属酸化物絶縁膜内に電荷保存ナノクリスタルを有する集積回路メモリ装置のゲート構造物及びその形成方法を提供する。
【解決手段】集積回路メモリ装置のゲート構造を形成する方法は、集積回路基板１００上に金属酸化物絶縁膜１５０を形成することを含む。絶縁膜内に周期律表のＩＶ族から選択され、０．５ｃｍ^２／ｓ以下の熱拡散度を有するＧｅ等の元素のイオンを注入して絶縁膜内に電荷保存領域を形成するが、電荷保存領域の下部にトンネル絶縁膜１３５を、電荷保存領域の上部にキャッピング絶縁膜１４０を有するように形成する。絶縁膜１５０を含む基板１００は、熱処理されて電荷保存領域内に複数の分離された電荷保存ナノクリスタル１３０＿ＮＣが形成される。ゲート電極層１６０は、絶縁膜１５０上に形成される。 （もっと読む）

【課題】ナノワイヤを用いた新規なキャパシタを提供する。
【解決手段】導電性のナノワイヤからなる第１の電極１と、第１の電極の外周を部分的に被覆する誘電体層２と、誘電体層の外周を被覆する第２の電極３と、を有するキャパシタ。導電性のナノワイヤからなり、第１の端部と第２の端部とを有する第１の電極と、第１の端部における外周を被覆し、第１の端部から前記第２の端部側に向かって、第１の電極の外周を被覆し、且つ前記第２の端部を被覆していない誘電体層と、誘電体層の外周を被覆する第２の電極と、を有するキャパシタ。 （もっと読む）

【課題】電界効果型トランジスタとキャパシタとをナノワイヤを用いて構成した新規な回路装置を提供する。
【解決手段】電界効果型トランジスタとキャパシタとを有する回路装置であって、
前記電界効果型トランジスタは、第１のナノワイヤからなるチャネルを有し、
前記キャパシタは、導電性を有する第２のナノワイヤからなる第１の電極と、前記第１の電極の外周を部分的に被覆する誘電体層と、前記誘電体層の外周を被覆する第２の電極とを含み構成され、
前記電界効果型トランジスタのゲート電極、ソース電極及びドレイン電極の少なくとも一つに、前記キャパシタの前記第１又は第２の電極が接続されている。 （もっと読む）

【課題】誘電率が高く、リーク電流が大きく劣化しない誘電体層を有するコンデンサの製造方法を提供する。
【解決手段】チタン、バリウム、ストロンチウム、及びＩＡ族元素を含む誘電体前駆体溶液を基材上に塗布して塗膜を形成する塗布工程と、前記塗膜を７００〜９００℃で熱処理し、高誘電体膜を得る熱処理工程とを有し、前記高誘電体膜は誘電体１００重量部に対し１．５〜５重量部のＩＡ族元素を含むコンデンサの製造方法である。 （もっと読む）

【課題】微小構造体の空間を形成するために設ける犠牲層に使用されるフォトマスクの枚数を低減し、製造コストを削減する。
【解決手段】同一のフォトマスクを用いてパターニングされたレジストマスクにより犠牲層を形成する。レジストマスクにより第１の犠牲層をエッチングして形成した後に、同一のフォトマスクを使用してパターンを形成されたレジストマスクを用いて第２の犠牲層をエッチングして形成する。レジストマスクは一方の犠牲層のエッチング前に外形寸法を拡大又は縮小する等して変形することで、大きさの異なる犠牲層を形成することができる。 （もっと読む）

【課題】同一基板上に、同一工程で設けられた微小構造体と半導体素子とを有する半導体装置を提供する。
【解決手段】基板１０１上の微小構造体となる領域に第１の犠牲層１０３、その上に構造層１０５が設けられる。また半導体素子となる領域には半導体層１０４を成膜する。構造層には金属を用いて結晶化された多結晶シリコンを用いる。この多結晶シリコンは一般的な多結晶シリコンと異なり結晶粒界で共有結合が途切れず破壊応力が高く構造層に好適となる。またこの多結晶シリコンは半導体層１０４としても使うことが可能で、微小構造体と半導体素子を同一基板上に設けることができる。続けて構造層の上には第２の犠牲層１０８が設けられ、半導体層の上には導電層等が設けられる。最終的には第１と第２の犠牲層は除去され、構造層の下方と上方に空間を有する微小構造体とする。 （もっと読む）

【課題】１０Å以下のＥＯＴを有し、漏れ電流の特性に優れたナノ混合の誘電膜、それを有するキャパシタ及びその製造方法を提供すること。
【解決手段】キャパシタの誘電膜は、ＺｒＯ_２及びＴｉＯ_２が、ナノ混合の状態に混ざり合ったナノ混合の誘電膜を備え、キャパシタは、下部電極と、該下部電極上にＺｒＯ_２及びＴｉＯ_２がナノ混合の状態に混ざり合って形成されたナノ混合の誘電膜と、該ナノ混合の誘電膜上の上部電極とを備え、キャパシタの誘電膜の製造方法は、原子層蒸着法を用いて、[ＺｒＯ_２蒸着サイクル]及び[ＴｉＯ_２蒸着サイクル]をそれぞれｍ回及びｎ回反復して行い、ＺｒＯ_２及びＴｉＯ_２が、ナノ混合の状態に混ざり合ったナノ混合の誘電膜を形成するステップと、前記ナノ混合の誘電膜を緻密化するステップとを含む。 （もっと読む）

【課題】８００℃未満の低温焼成によってもＢｉ系誘電体の結晶化薄膜を得ることができるＢｉ系誘電体薄膜形成用組成物とＢｉ系誘電体薄膜を提供する。
【解決手段】少なくともＳｒ、Ｂｉ、Ｔａおよびランタノイド系元素Ａの各金属または複合金属のアルコキシド、有機塩あるいは錯体を反応させることによって得られる化合物を含有させてＢｉ系誘電体薄膜形成用組成物を構成する。この組成物の塗膜を８００℃未満の低温で焼成することにより、下記一般式（１）
Ｓｒ_1-XＡβＢｉ_2+Y（Ｔａ_2-ZＮｂ_Z）Ｏ₉₊α・・・・・（１）
（式中、Ａは、ランタノイド系元素を表す。Ｘ、Ｙ、αは、それぞれ独立に０以上１未満の数を表し、Ｚは、０以上２未満の数を表し、βは、０．０９以上０．９以下の数を表す。）で表されるＢｉ系誘電体の結晶化薄膜を得る。 （もっと読む）

【課題】バッチ式リモートプラズマ処理装置における処理管を提供する。
【解決手段】バッチ式リモートプラズマ処理装置に適用される処理管は、複数枚のウエハ１が積層して収容される処理室１２と、処理室１２から区画され、処理ガス４１が供給される放電室３３であって、少なくともこの放電室３３内でプラズマ４０を生成する一対の電極部を収容可能な放電室３３と、を備えている。処理管は放電室３３内のプラズマ４０で活性化させた粒子４２を処理室１２へ供給することができる。
（もっと読む）

半球粒状シリコン層とナノ結晶粒サイズのポリシリコン層を堆積させる方法が提供される。半球粒状シリコン層とナノ結晶粒サイズのポリシリコン層は、単一基板化学気相堆積チャンバ内で堆積される。半球粒状シリコン層とナノ結晶粒サイズのポリシリコン層は、半導体デバイスにおいて電極層として用いることができる。一態様において、二ステップ堆積プロセスは、粗さが減少したナノ結晶粒サイズのポリシリコン層を形成するために提供される。 （もっと読む）

【解決手段】本発明は、多層構造に関しており、該多層構造は、結晶化した又は部分的に結晶化したチタン酸バリウムストロンチウム(ＢＳＴ)薄膜複合体と、金属箔基材とを有している。障壁層が、金属箔基材と誘電体薄膜の間に挿入されてよい。さらに、本発明は、このような複合体を含む多層構造を具えるキャパシタに関する。
（もっと読む）

本発明にかかる積層体ユニットは、シリコン単結晶によって形成された支持基板と、支持基板上に、酸化シリコンによって形成されたバリア層と、異方性および導電性を有し、かつ、その上で、ビスマス層状化合物を含む誘電体材料をエピタキシャル成長させることができるＢｉ_２Ｓｒ_２ＣａＣｕ_２Ｏ_８で表わされる化学量論組成を有するＢＳＣＣＯによって形成され、ｃ軸方向に配向された電極層と、電極層上で、ＳｒＢｉ_４Ｔｉ_４Ｏ_１５で表わされる組成を有するビスマス層状化合物を含む誘電体材料をエピタキシャル成長させて形成され、ｃ軸方向に配向された誘電体層を備えている。
（もっと読む）

【課題】 クロストークを低減し、読み出し電位差を十分にとることができ誤動作を防止することの可能な半導体記憶装置を提供する。
【解決手段】 ビット線、または裏打ちビット線とシールド線を有し、シールド線が少なくとも１箇所で分割され、ビット線、または裏打ちビット線がシールド線と接する面積を小さくしてビット線容量を低減しつつ、ビット線、または裏打ちビット線間のノイズを分割されたシールド線により低減する。 （もっと読む）

本発明は、集積回路の中に誘電体スタックを形成する方法を提供し、（ｉ）半導体基板上に高−ｋ誘電体層を形成するステップと、（ｉｉ）高−ｋ誘電体層を有する半導体基板を、プラズマ化学気相成長方法（ＰＥＣＶＤ）またはプラズマ原子層化学気相成長法（ＰＥＡＬＣＶＤ）において、窒素含有気相反応物およびケイ素含有気相反応物で処理するステップとを含む。さらに、本発明は、（ｉ）少なくとも高―ｋ材料を含む高―ｋ誘電体層と、（ｉｉ）少なくともケイ素および窒素を含む誘電体層と、（ｉｉｉ）前記高―ｋ誘電体層と前記誘電体層の間に配設された中間層とを含む集積回路中の誘電体スタックを提供し、前記中間層は前記高―ｋ材料、ケイ素および窒素を含む。
（もっと読む）

【課題】良好な特性が得られる微粒子含有体と、比較的少ない手間で良好な特性の微粒子含有体を製造できる微粒子含有体の製造方法を提供すること。
【解決手段】シリコン基板１００の表面に、膜厚が約５０ｎｍのシリコン酸化膜１１０を熱酸化によって形成する。シリコン酸化膜１１０中に、約３０ｋｅＶの注入エネルギーで、負イオン注入法によって銀を注入する。銀が注入されたシリコン酸化膜１１０を、２００℃よりも高く、かつ、銀の融点未満の温度で熱処理して、銀微粒子を形成する。酸化雰囲気中で熱処理をして、微粒子の表面部分を酸化して、被覆層としての酸化銀１４０を形成する。ナノメートルサイズの複数の微粒子１３０および被覆層１４０を、少ない工程で形成する。 （もっと読む）

【課題】 表面が十分平滑でクラック等の発生も少なく、かつ、十分に高い誘電率を持つ誘電体薄膜キャパシタを得ることのできる誘電体薄膜キャパシタの製造方法を提供する。
【解決手段】 基板１０上に下部導体３０を形成する工程と、前記下部導体３０上に原料溶液を塗布して前駆体膜を形成する工程と、前記前駆体膜の結晶化温度よりも５０℃〜１５０℃高い温度で１回目の熱処理を行い、前記前駆体膜を結晶化させて誘電体薄膜４０を得る工程と、前記誘電体薄膜４０上に上部導体５１，５２を形成する工程と、１回目の熱処理温度よりも１００℃以上高い温度で２回目の熱処理を行う工程と、によって誘電体薄膜キャパシタを製造する。 （もっと読む）

【課題】効率の良い高誘電率膜の処理装置および処理方法を提供する。
【解決手段】
ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）処理、有機ＣＶＤ処理あるいはＭＯ−ＣＶＤ（Ｍｅｔａｌ Ｏｒｇａｎｉｃ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）処理などの高誘電率膜に所定の処理を施す処理装置であって、マイナスイオンを用いて、高誘電率膜の不純物と酸化反応させる。すなわち、膜中に残った炭素などの有機物と反応し、除去することを特徴とする。マイナスイオンは、酸化物高誘電率膜中の酸素欠陥に、効率良く選択的（優先的）に結合するため、酸化するイオンの量を制御することで、酸化がさらに抑制される。 （もっと読む）

【課題】 酸化ルテニウムより安価なルテニウム原料を用い、酸素加圧炉を用いることなく、スパッタリングターゲットとして所定の組成を有するストロンチウム・ルテニウム酸化物焼結体を、簡単且つ低コストで製造する方法を提供する。
【解決手段】 ストロンチウム源とルテニウム源からなる原料粉を仮焼成し、仮焼粉を粉砕成形し、１５５０〜１７５０℃で焼結する方法において、上記ルテニウム源として、最大粒子径が１０５μｍ以下、Ｄ５０が５〜２５μｍの金属ルテニウム粉末を用いる。仮焼粉を粉砕する際の媒体は脱水アルコールが好ましい。 （もっと読む）

集積回路デバイスにおいて２つのノードを選択的に相互接続するための回路は、複数のワード線及び複数のビット線を有するメモリアレイを含む。リフレッシュトランジスタは複数のビット線のうち一本に接続されたソース、ダイナミックランダムアクセスメモリワード線に接続された制御ゲート、及びドレインを有する。スイッチトランジスタはリフレッシュトランジスタのドレインに接続されたゲート、一番目のノードに接続されたソース、及び二番目のノードに接続されたドレインを有する。アドレスデコーダはワード線とダイナミックランダムアクセスメモリワード線に周期信号を供給する。
（もっと読む）