【課題】安定生産が可能で、使用時に実装用端子から誘電体層への水素原子の拡散を抑制することが可能な誘電体キャパシタを提供。
【解決手段】基板１１上に一方の電極１２と誘電体層１３と他方の電極１４とがこの順に積層され、他方の電極上を被覆する第１の絶縁層１５には他方の電極の上面１４Ｔの一部を露出する第１の開口部１５ｂが形成され、第１の絶縁層上を被覆する第２の絶縁層１６には他方の電極の上面の一部を露出する第２の開口部１６ｂが形成され、第２の開口部の開口寸法が第１の開口部の開口寸法よりも大きく形成され、凹部Ｈの表面が導電性水素バリア層１７で被覆されている。このため、誘電体層への水素原子の拡散をより確実に抑制でき、リーク電流特性や誘電特性等の誘電体キャパシタの特性の劣化を抑制できる。 （もっと読む）

【課題】強誘電体キャパシタからなる情報記録素子から非破壊で情報を読み出す際に、情報の劣化を小さくする。
【解決手段】前記強誘電体キャパシタにおいて、該強誘電体がフッ化ビニリデン（ＶＤＦ）共重合体に代表される高分子強誘電体である特徴とする情報記録素子を用いる。 （もっと読む）

【課題】簡単な計算により求められ、かつ実際の強誘電体キャパシタの疲労特性を正確に表わし寿命予測をすることができる、強誘電体キャパシタの疲労特性評価方法の提供。
【解決手段】強誘電体キャパシタの書き換えサイクル数をＮ、Ｎに対応する残留分極量に関する値をＰ（Ｎ）とするときに、Ｐ（Ｎ）を（１）式及び（２）式




の一方の式に変換したものをＬｏｇ（Ｎ）に対してプロットし（Ｐ（０）は、０回書き換えを行うときの残留分極量を表し、Ｐ（ｉｎｆ）は、無限回の書き換えを行うときの残留分極量を表し、Ａ、Ｂは、定数を表す）、分極疲労が進行すると認められる領域に相応する複数の点を抽出して、それらの複数の点からなる直線を最もよく表すＰ（ｉｎｆ）、Ａ、Ｂの組を決定して、決定された直線により強誘電体キャパシタの寿命を評価する。 （もっと読む）

【課題】 高い誘電率と高い絶縁性を兼ね備えた誘電体薄膜を提供する。
【解決手段】 誘電体薄膜３２は、一般式Ｂａ_xＳｒ_yＴｉＯ₃で表わされ前記ｘおよびｙがｘ＋ｙ＜１を満たす主成分と、前記主成分１００ｍｏｌに対して３ｍｏｌ以下（０ｍｏｌを含まない）のＣｅと、を含有する。これにより、ＣｅがＡサイトに優先的に固溶して、高い誘電率を維持しつつ高い絶縁性を得ることができる。 （もっと読む）

【課題】表面を皮膜で被覆された強誘電体の分極方向及び分極の大きさを、非破壊で評価する。
【解決手段】強誘電体の表面の２次元格子から回折される散乱Ｘ線の強度プロフィルを測定し、強度プロフィルの非対称性を、分極方向及び分極の大きさが知られている標準試料の非対称性（基準非対称）（分極域の面積比ｓ＝１、０）と比較することで、強誘電体の分極方向及び分極の大きさを評価する。散乱Ｘ線は、分極の方向及び大きさに応じた一定の非対称を有す。従って、試料の非対称性と一致する基準非対称性を有する標準試料の分極の大きさ及び方向を、試料のそれと評価することができる。 （もっと読む）

【課題】半導体記憶装置のメモリブロック終端における強誘電体キャパシタの形状および特性を向上させる。
【解決手段】本発明の半導体記憶装置は、スイッチングＴｒ１４と、拡散層１５がＴｒ１４の拡散層１５に電気的に接続された選択Ｔｒ１９と、Ｔｒ１４の上方に形成され、Ｔｒ１４の拡散層１５に接続された下部電極、下部電極上に形成された強誘電体膜、強誘電体膜上に形成され、Ｔｒ１４の拡散層１５に接続された上部電極を有するメモリキャパシタＭ００と、Ｍ００と同じ構造を有し、選択Ｔｒ１９の上方に形成されたダミーキャパシタＤＣ００およびＤＣ０１と、選択Ｔｒ１９の拡散層１５とＤＣ００およびＤＣ０１の下部電極とを接続するＷ-プラグ１６と、Ｍ００、ＤＣ００、およびＤＣ０１の上方に形成されたビット線ＢＬと、ＤＣ００およびＤＣ０１の下部電極とＢＬとを接続するＡｌ-プラグ１７を有する。 （もっと読む）

【課題】デバイスの動作に影響を与えることなく、絶縁体薄膜における電流リークを効果的に防止する。
【解決手段】絶縁体薄膜を用いたデバイス作製において、金属膜上に前記絶縁体薄膜を形成し、前記絶縁体薄膜上に上層膜を形成する前に、前記金属膜を陽極として、前記絶縁体薄膜に対向する対向電極を陰極として電圧を印加し、陽極酸化反応により前記絶縁体薄膜に存在する欠陥中の導電性材料を選択的に絶縁物化する。 （もっと読む）

【課題】標準／低温処理技術と適合しキャパシタンスの密度を向上させる多層構造で使用されるＣＭＰと適合性を有するキャパシタ構造を提供する。
【解決手段】キャパシタ構造体は、集積回路の誘電体層Ｄ２の開口１０１内に形成される。下部電極層１０２は、開口１０１の側面表面の少なくとも一部の上にのびるが、誘電体層Ｄ２の上部表面２０３までにはのびていない。誘電体材料層４０５が、この下部電極１０２の上と、集積回路誘電体層Ｄ２の上部表面２０３の上に配置される。最後に上部電極層４０６が、この誘電体材料層４０５の上に形成される。上部電極層４０６と下部電極層１０２のオーバーラップは存在せず、平面化プロセスの間発生することのある短絡の問題を回避できる。 （もっと読む）

【課題】クロスポイント・メモリ・アーキテクチャにおいて対称的なまたは実質的に対称的な抵抗性記憶素子を駆動するために整流素子として用いられる、非対称的にプログラムされる（固体電解質材料のような）メモリ材料が記載されている。
【解決手段】固体電解質素子（ＳＥ）は、オフ状態では非常に高い抵抗を有し、オン状態では非常に低い抵抗を有する（それはオン状態では金属フィラメントであるので）。これらの属性は、それをほぼ理想的なダイオードとする。記憶素子の電流通過の間（プログラム／読み出し／消去の間）、固体電解質材料も低抵抗状態にプログラムする。固体電解質材料の最終状態は、メモリ材料の最終状態が望ましい状態であることを確実にしながら高抵抗状態に復帰させられる。 （もっと読む）

半導体製造プロセスにおいて基板上に膜を形成する方法であって、反応チャンバーと、該チャンバー中の基板とが準備される。少なくとも2つの不燃性フッ素化溶媒の混合物中に溶解された四酸化ルテニウムを含むルテニウムベースの前駆体が提供され、ルテニウム含有膜が該基板上に作られる。 （もっと読む）

【課題】ボトムアップ系とシリコンＬＳＩに代表されるトップダウン系との利点を最大限活かすことができる高機能の機能素子を従来のクリーンルームを用いることなく、高い歩留まりで製造する方法を提供する。
【解決手段】局所的な相互作用により形成される第１の構造と予め設定された大局的な規則により形成された第２の構造とが、１次元超格子を薄片化した超格子薄片を複数交差させて重ねたものからなる第３の構造を介して結合されてなる機能素子を製造する場合に、防塵フィルター２５６を用いて作業室２５１をクリーンな環境に維持するクリーンユニットを用いる。防塵フィルター２５６は送風動力を有し、作業室２５１から流出する気体の全てが防塵フィルター２５６の入り口に入るように構成する。 （もっと読む）

【課題】均一性の高い強誘電体メモリセルからなる強誘電体メモリを得る。
【解決手段】強誘電体キャパシタと強誘電体キャパシタの両端に並列に接続されたトランジスタからなる複数の強誘電体メモリセルが直列に接続されたブロックと、トランジスタの各々に接続されたワード線と、ブロックの一方の端に接続された選択トランジスタと、選択トランジスタに接続されたビット線と、ブロックの他方の端に接続されたプレート線を備え、ブロックに接続されている強誘電体メモリセルは、奇数個であることを特徴とする強誘電体半導体記憶装置を提供することにより上記課題を解決する。 （もっと読む）

【課題】メモリセルを微細化し、ユニットセルのセレクトトランジスタ部のジャンパー配線の面積を縮小する。
【解決手段】強誘電体メモリ４０では、セレクトトランジスタ部にはビット線コンタクトＢＬＣ１としてのビア１０を介してビット線ＢＬに接続され、ソース／ドレイン領域２上に形成されるビア６に接続されるジャンパー配線ＣＤ１１としてのキャパシタ電極膜７が設けられる。メモリセル部にはメモリトランジスタと強誘電体キャパシタが並列接続されたメモリセルが複数個直列接続される。強誘電体キャパシタでは、メモリセル部上に半導体基板１に対して並行に、ソース／ドレイン領域２上に形成されるビア６に接続されるキャパシタ電極膜７と強誘電体膜８が交互に繰り返し形成される。 （もっと読む）

【課題】パーティクル数を低減させて生産性を向上させた誘電体薄膜の製造方法及び誘電体薄膜の製造装置を提供するものである。
【解決手段】ターゲット表面を初期状態にするための目標ダミー間枚数Ｎｐを規定し、ダミー間枚数Ｎａが目標ダミー間枚数Ｎｐに到達するまで、誘電体薄膜の成膜処理を継続させた。そして、ダミー間枚数Ｎａが目標ダミー間枚数Ｎｐに到達するとき、後続する基板を成膜室に搬入する前に、成膜室にスパッタガスのみを導入してターゲットをスパッタさせるダミースパッタ処理を実行させた。 （もっと読む）

【課題】誘電体の無機酸化物の還元を抑制し、誘電体の特性を阻害しないバリア層を備えた、漏れ電流の少ないキャパシタ、およびその容易な製造方法を提供すること。
【解決手段】（Ａ）下部電極を形成する工程と、（Ｂ）前記下部電極の上方に強誘電体または圧電体からなる誘電体層を形成する工程と、（Ｃ）前記誘電体層の上方に上部電極を形成する工程と、（Ｄ）前記誘電体層および前記上部電極をパターニングする工程と、（Ｅ）前記誘電体層の少なくとも側面を被覆するように第１酸化シリコン層を形成する工程と、（Ｆ）酸素を含むプラズマによる処理を行う工程と、（Ｇ）少なくとも前記第１酸化シリコン層の上方に第２酸化シリコン層を形成する工程と、を含む。 （もっと読む）

【課題】チップ面積を縮小出来る半導体記憶装置を提供すること。
【解決手段】各々が、電荷蓄積層１２と制御ゲート１４とを含む積層ゲートを備えたメモリセルＭＴと、複数の前記メモリセルＭＴが、前記メモリセルＭＴの電流経路が第１方向に沿うように配置されたメモリセルアレイ２と、前記メモリセルアレイ２に前記第１方向に直交する第２方向で隣接して設けられ、素子分離領域ＳＴＩを備え、前記制御ゲート１４の一端側の終端部が前記素子分離領域ＳＴＩ上まで引き出されたコンタクト領域４と、前記コンタクト領域４内において、前記素子分離領域ＳＴＩ上に位置する前記制御ゲート１４上に形成されたコンタクトプラグＣＰ３とを具備し、各々の前記制御ゲート１４上に形成された前記コンタクトプラグＣＰ３は、前記コンタクト領域４内において、前記第１方向に沿った第１の軸を交互に挟むように位置する。 （もっと読む）

【課題】立体スタック型の誘電体メモリにおける上部電極の電位を配線層へ引き出す構造においてより集積度を上げ、尚且つ、信頼性を高くする。
【解決手段】半導体基板３００の上に形成された容量素子３２１の上部電極３１３が、同じく半導体基板３００の上に形成された接合構造体３３１の第１導電膜３１５、第１コンタクトプラグ３０６、第２不純物拡散層３０３及び第３コンタクトプラグ３１７を介して、上方に形成された上部配線３１８と電気的に接続している。該接合構造体３３１は、第２層間絶縁膜３０７に設けられた第２凹部３０９の側壁に形成された誘電体膜３１４を備え、第２凹部３０９の底面において、第１導電膜３１５は、第１コンタクトプラグ３０６と電気的に接続する。 （もっと読む）

【課題】有機強誘電体膜の形成方法、記憶素子の製造方法、記憶装置、および電子機器を提供すること。
【解決手段】基板２の一方の面上に、有機強誘電体材料を含む液状材料を塗布・乾燥して、有機強誘電体膜４の結晶化度よりも低い結晶化度で有機強誘電体材料を主材料として構成された低結晶化度膜４Ｂを形成する第１の工程と、低結晶化度膜４Ｂを加熱・加圧することにより、低結晶化度膜４Ｂを整形しつつ低結晶化度膜４Ｂの結晶化度を高めて、有機強誘電体膜４を形成する第２の工程とを有する。 （もっと読む）

【課題】強誘電体キャパシタの上部電極上の水素保護膜の膜厚を抑制し、下部側面に必要な水素保護膜を形成可能な半導体装置及び半導体装置の製造方法を提供する。
【解決手段】半導体基板１１と、半導体基板１１に形成されたトランジスタ４０と、ランジスタ４０上を覆うように形成された層間絶縁膜１３と、層間絶縁膜１３上に形成された下部電極２１、下部電極２１上に形成された強誘電体膜２３、及び、強誘電体膜２３上に形成された上部電極２５を有し、下部電極２１及び上部電極２５が、それぞれ、トランジスタ４０に接続され、下部電極２１の下面と角度を有する下部電極２１の側面の傾斜が、連なる強誘電体膜２３及び上部電極２５の側面の傾斜より緩い強誘電体キャパシタ１０１と、強誘電体キャパシタ１０１の側面を含む表面を覆う水素保護膜３１とを備えている。 （もっと読む）

【課題】キャパシタ内の揮発性副産物を除去して電極の伝導性を向上させ、より高い静電容量が得られる半導体素子のキャパシタ形成方法を提供する。
【解決手段】半導体基板上にストレージノード電極を形成する工程と、ストレージノード電極上に、高誘電定数を持つ誘電体膜を形成する工程と、誘電体膜上にプレート電極を蒸着する工程と、プレート電極上にキャッピング膜を蒸着しながら当該半導体基板上に水素原子（Ｈ）を含有するガスを供給して、当該電極内に残留する反応不純物を排出させる工程と、を含む構成とした。 （もっと読む）