【課題】メモリセルに含まれる選択トランジスタのゲート配線のピッチに対する上層の杭打用金属配線ピッチの影響を低減する。
【解決手段】メモリセルアレイ（１）の両側にワード線ドライブ回路（２Ｒ，２Ｌ）を対向して配置し、各ワード線ドライブ回路には、ワード線ドライバをメモリセル行に対して交互に配置する。メモリセルの選択トランジスタのゲート配線（ＰＧｏ，ＰＧｅ）は、各メモリセル行に対応して配置される。杭打用の上層の金属配線（ＭＬｏ，ＭＬｅ）は、対向配置されるワード線ドライブ回路からメモリセルアレイの中央部の接続領域（１０）まで延在させ、接続領域においてゲート配線に交互に電気的に接続する。金属配線は、ゲート配線の２倍のピッチで対向して配置する。 （もっと読む）

【課題】結晶の大きさおよび結晶相の比率と相組成が予め決定可能及び調整可能なコンデンサ又は高周波フィルタにおける使用に適したガラス・セラミックの製造方法を提供する。
【解決手段】最大直径２０〜１００ｎｍの強誘電性微結晶が得られガラス・セラミック中の強誘電性微結晶の比率が少なくとも５０容積％、ガラス・セラミック中の非強誘電性微結晶の比率が１０容積％未満、ガラス・セラミック内に有るポアが０．０１容積％未満であり、且つｅ’・Ｖ^２_maxの値が少なくとも２０（ＭＶ/ｃｍ）^２であるガラス・セラミック（ここで、ｅ’は１ｋＨｚにおけるガラス・セラミックの比誘電率、Ｖ_ｍａｘは絶縁破壊電圧/ガラス・セラミック厚さである）であり、出発ガラスを生成する工程と、該出発ガラスをセラミック化中少なくとも１０Ｋ/ｍｉｎの加熱又は冷却速度でセラミック化してガラス・セラミックを生ずる工程を含んで成る方法。 （もっと読む）

【課題】強誘電特性の劣化を引き起こすことなく、効率的にリーク電流を抑制する新たな強誘電体材料を提供する。
【解決手段】薄膜化させるターゲット材料として、Bi：Nd：Fe：Mn＝1.0：0.05：0.97：0.03組成を有する焼結ターゲットを用い、パルスレーザ照射によりターゲットから射出されたアブレーション粒子を、STO基板(1d)上にPt(1c)をPLA堆積させたPt/STO基板上に堆積することにより、BFOのBiサイト及びFeサイトの両方のサイトを元素置換したBNFM(1b)の強誘電体材料の薄膜を形成する。 （もっと読む）

【課題】 耐湿（耐水分、耐水素）性の優れた強誘電体膜を有するキャパシタのパッド構造を備え、パッドに傷が生じても、水素、水分に対する耐性を回復することのできる半導体装置の製造方法及び半導体装置を提供する。
【解決手段】 半導体基板の上方に電極間に挟まれた強誘電体膜を備えたキャパシタを形成する工程と、半導体基板の上方にキャパシタの電極と電気的に接続されるパッド電極を形成する工程と、半導体基板の上方にパッド電極を保護する保護膜を形成する工程と、保護膜にパッド電極の少なくとも一部が露出する開口部を形成する工程と、パッド電極の表面に測定端子を当てる工程と、測定端子を当てたパッド電極の表面をエッチングする工程と、保護膜とパッド電極の開口部を覆う水素吸蔵膜を形成する工程と、を含む。 （もっと読む）

【課題】卑金属膜及び該卑金属膜上に形成された誘電体膜を有する誘電体素子の製造において、卑金属膜の損傷、及び卑金属膜表面への不要物の付着を抑制しながら、誘電体膜を適度なエッチングレート且つ良好なコントラストでエッチングすることを可能にする方法を提供すること。
【解決手段】卑金属膜１上に形成されたＴｉ及びＢａを有する酸化物を含む誘電体膜３をエッチング液に接触させることにより、誘電体膜３の一部を除去する工程を備える誘電体素子の製造方法。エッチング液は、フッ化アンモニウム及びフッ化水素のうち少なくとも一方のフッ素化合物を０．０１〜３．０ｍｏｌ／Ｌと、塩酸、硝酸、燐酸及び酢酸からなる群より選ばれる少なくとも１種の酸を０．１〜５．０ｍｏｌ／Ｌとを含有する水溶液である。 （もっと読む）

【課題】正方晶系の結晶構造を有する機能性酸化物膜を備えた機能性酸化物構造体において、機能性酸化物膜を（００１）優先配向とする。
【解決手段】機能性酸化物構造体１は、基板１０上に、正方晶系の結晶構造を有する機能性酸化物膜３０を備えた機能性酸化物構造体であって、基板１０がフッ化カルシウムを主成分とするものであり、基板１０の熱膨張係数α_ｓｕｂ（℃^−１）より機能性酸化物膜３０の熱膨張係数α_ｆｉｌｍ（℃^−１）が小さいことを特徴としている。 （もっと読む）

【課題】テストサンプルを定期的にチェックする必要なしに、ＩｒＯｘ膜の酸化度を制御する。
【解決手段】上部電極、誘電体及び下部電極から構成される強誘電体キャパシタを有する半導体装置を製造する半導体製造装置であって、成膜チャンバー内に設置された半導体ウエハーに前記上部電極を形成するための混合ガスに含まれる酸素ガスを前記成膜チャンバーに導入する導入部と、前記成膜チャンバーに導入される酸素ガスの導入流量を制御する制御部と、前記成膜チャンバー内の前記混合ガスに含まれる酸素ガスの濃度を計測する計測部と、を備え、前記制御部は、前記計測部によって計測された酸素ガスの濃度の値が所定値の範囲内にない場合、前記酸素ガスの濃度の値が所定値の範囲内になるように前記酸素ガスの導入流量を変更する。 （もっと読む）

【課題】貴金属薄膜を作製するため、ダメージを抑える金属膜（特に高融点金属）を基板の、特に微細な穴の底面だけに、均一にしかも高速に作製することができる金属膜作製装置とする。
【解決手段】タンタル（Ｔａ）製の被エッチング部材１１が備えられたチャンバ１内にハロゲンを含有する原料ガスとしてのＣｌ₂ガスを供給し、被エッチング部材１１に対してプラズマを発生させＣｌ₂ガスで被エッチング部材１１をエッチングすることにより被エッチング部材に含まれるＴａ成分とＣｌ₂ガスとの前駆体ＴａＣｌを生成し、表面に微細穴（トレンチ）が形成された基板側の温度を被エッチング部材の温度よりも低くし、トレンチの（底面の金属被覆厚／壁面の金属被覆厚）である被覆率を１より大きくするような状態にＣｌ₂ガス成分量を調整してトレンチの底面だけにＴａ成分を成膜させる。 （もっと読む）

【課題】 強誘電体膜厚が薄く、長期のデータ保持特性を有する強誘電体メモリー装置に用いられる半導体装置、その製造方法、その製造装置、強誘電体膜及び強誘電体膜の製造方法を提供すること。
【解決手段】 強誘電体膜５７は、膜材料として、Ｓｒ、Ｔａ、及びＮｂを主成分とする強誘電体材料が用いられ、１０日以上のデータ保持時間を有する。強誘電体膜を製造する方法は、強誘電体膜５７を形成する膜形成工程と、前記強誘電体膜５７を酸素ラジカル５８によって酸化する酸素導入工程とを有する。 （もっと読む）

【課題】各種特性に優れた電子デバイスを最適な構造で実現することができる電子デバイス用基板、および、かかる電子デバイス用基板を備える電子デバイス、さらに、かかる電子デバイスを備える強誘電体メモリ、電子機器、インクジェット式記録ヘッドおよびインクジェットプリンタを提供する。
【解決手段】電子デバイス用基板１００は、アモルファス層１５を有する基板１１と、アモルファス層１５上に、少なくとも厚さ方向に配向方位が揃うよう形成されたバッファ層１２と、バッファ層１２上にエピタキシャル成長により形成され、ペロブスカイト構造を有する金属酸化物を含む導電性酸化物層１３とを有している。バッファ層１２は、ＮａＣｌ構造の金属酸化物、蛍石型構造の金属酸化物のうちの少なくとも１種を含むものであるのが好ましく、また、立方晶（１００）配向でエピタキシャル成長したものであるのが好ましい。 （もっと読む）

【課題】セラミックス膜の表面モフォロジを改善することができる、セラミックス膜の製造方法を提供する。このセラミックス膜の製造方法により得られたセラミックス膜を提供する。このセラミックス膜が適用された半導体装置および圧電素子を提供する。
【解決手段】セラミックス膜の製造方法は、原材料体２０を結晶化することにより、セラミックス膜３０を形成する工程を含み、原材料体２０は、種類が異なる原料を混在した状態で含み、種類が異なる原料同士は、原料の結晶化における結晶成長条件および結晶成長機構の少なくとも一方が相互に異なる関係にある。 （もっと読む）

【課題】第１及び第２の配線とメモリセルとを精度良く位置決めする。
【解決手段】第１の配線材料を形成し、第１の配線材料の上にメモリセルを構成するメモリセル材料を積層する。積層された第１の配線材料及びメモリセル及びメモリセル材料に第１方向に延びる複数の平行な第１の溝を形成して第１方向に延びる第１の配線２７及びこの第１の配線２７に自己整合された第１の溝で分離されたメモリセル材料を形成する。次に、第１の溝に層間絶縁膜を埋め込んでブロック体を形成する。ブロック体の上に第２の配線材料を積層し、第２の配線材料が積層されたブロック体に、第１方向と交差する第２方向に延び、深さが第１の配線２７に達する複数の平行な第２の溝を形成して前記第２方向に延びる第２の配線３６及びこの第２の配線３６に自己整合された、第１及び第２の溝で分離されたメモリセル２８〜３２を形成する。 （もっと読む）

【課題】セラミックス膜の表面モフォロジを改善することができる、セラミックス膜の製造方法を提供する。このセラミックス膜の製造方法により得られたセラミックス膜を提供する。このセラミックス膜が適用された半導体装置および圧電素子を提供する。
【解決手段】セラミックス膜の製造方法は、原材料体２０を結晶化することにより、セラミックス膜３０を形成する工程を含み、原材料体２０は、種類が異なる原料を混在した状態で含み、種類が異なる原料同士は、原料の結晶化における結晶成長条件および結晶成長機構の少なくとも一方が相互に異なる関係にある。 （もっと読む）

【課題】歩留まりを向上させることが可能な半導体装置とその製造方法、研磨装置、及び研磨パッドを提供すること。
【解決手段】シリコン基板３０の上にトランジスタTR₁〜TR₃を形成する工程と、シリコン基板３０とトランジスタTR₁〜TR₃の上方に層間絶縁膜４５、５５を形成する工程と、層間絶縁膜４５、５５のうち平坦化されていない部分を選択的に化学機械研磨して平坦化する工程とを有することを特徴とする半導体装置の製造方法による。 （もっと読む）

【課題】メタルブリッジを用いることなく、面積効率の良い半導体記憶装置を提供する。
【解決手段】半導体記憶装置は、強誘電体キャパシタＣおよびセルトランジスタＴを有するユニットセルＭＣと、複数のユニットセルを直列に接続したユニット直列構造のうち隣接する２つのユニット直列構造ＵＳＣ間に直列に接続された２つのデプレーション型トランジスタＤＴ１、ＤＴ２および２つのエンハンスメント型トランジスタＥＴ１、ＥＴ２と、エンハンスメント型トランジスタおよびデプレーション型トランジスタの各ゲートに接続された４本の選択線ＢＳ１〜ＢＳ４と、エンハンスメント型トランジスタまたはデプレーション型トランジスタとビット線との間を接続するビット線コンタクトＢＬＣとを備え、隣接するビット線において、一方のビット線に接続するビット線コンタクトおよび他方のビット線に接続するビット線コンタクトは、１本の選択線に関して互いに反対側に位置する。 （もっと読む）

【課題】セラミックス膜の表面モフォロジを改善することができる、セラミックス膜の製造方法を提供する。このセラミックス膜の製造方法により得られたセラミックス膜を提供する。このセラミックス膜が適用された半導体装置および圧電素子を提供する。
【解決手段】セラミックス膜の製造方法は、原材料体２０を結晶化することにより、セラミックス膜３０を形成する工程を含み、原材料体２０は、種類が異なる原料を混在した状態で含み、種類が異なる原料同士は、原料の結晶化における結晶成長条件および結晶成長機構の少なくとも一方が相互に異なる関係にある。 （もっと読む）

【課題】ホール型容量素子において、高温処理時の電極断線を低コストな方法により防止する。
【解決手段】容量素子は、支持基板１１上に形成された第１下部電極１４と、第１下部電極１４上を含む支持基板１１上に形成された層間絶縁膜１５と、層間絶縁膜１５に形成され、第１下部電極１４に達する開口部１６と、開口部１６の側壁を覆う第２下部電極１７と、開口部１６に露出した部分の第１下部電極１４及び第２下部電極１７を覆う第３下部電極１８と、第３下部電極１８上に形成された容量絶縁膜１９と、容量絶縁膜１９上に形成された上部電極２０とを備える。開口部１６の側壁において、第２下部電極１７の上部の厚さは下部の厚さよりも小さく、第３下部電極１８の上部の厚さは下部の厚さよりも大きい。 （もっと読む）

【課題】セラミックス膜の表面モフォロジを改善することができる、セラミックス膜の製造方法を提供する。このセラミックス膜の製造方法により得られたセラミックス膜を提供する。このセラミックス膜が適用された半導体装置および圧電素子を提供する。
【解決手段】セラミックス膜の製造方法は、原材料体２０を結晶化することにより、セラミックス膜３０を形成する工程を含み、原材料体２０は、種類が異なる原料を混在した状態で含み、種類が異なる原料同士は、原料の結晶化における結晶成長条件および結晶成長機構の少なくとも一方が相互に異なる関係にある。 （もっと読む）

【課題】個別にアドレス指定可能なセルを具備した受動マトリクス・アドレス指定可能素子の読み取りの方法を提供する。
【解決手段】セルはデータを各セルの中で２つの分極状態の１つの形式で格納し、セル内の分極状態は直交する電極マトリクスの形でワードおよびビット・ラインを形成する電極を経由してアドレス指定して書き込みおよび読み取りが行われ、セルがワードおよびビット・ラインの間の交差部内またはその部分に具備され、電圧パルス・プロトコルが使用され、それに基づいて全てのワードおよびビット・ライン上の電位が時間を調整される。読み取り中にはワード・ラインが電圧を与えることでアクティブ化され、この電圧は電圧に対応する全ての交差ビット・ライン上の電位に比例し、このアクティブ・ワード・ラインに接続されたセル内に格納されたデータは、そのセルの電荷値を検出装置で検出して決定される。 （もっと読む）

【課題】セラミックス膜の表面モフォロジを改善することができる、セラミックス膜の製造方法を提供する。このセラミックス膜の製造方法により得られたセラミックス膜を提供する。このセラミックス膜が適用された半導体装置および圧電素子を提供する。
【解決手段】セラミックス膜の製造方法は、原材料体２０を結晶化することにより、セラミックス膜３０を形成する工程を含み、原材料体２０は、種類が異なる原料を混在した状態で含み、種類が異なる原料同士は、原料の結晶化における結晶成長条件および結晶成長機構の少なくとも一方が相互に異なる関係にある。 （もっと読む）