説明

Fターム[5F083FR01]の内容

半導体メモリ (164,393) | 強誘電体メモリ (1,733) | キャパシタを有するもの(破壊読出型) (1,245)

Fターム[5F083FR01]の下位に属するFターム

Fターム[5F083FR01]に分類される特許

121 - 140 / 352


【課題】強誘電体キャパシタへの水素の拡散を防ぐとともに、トランジスタへの水素シンターを可能にする半導体記憶装置及びその半導体記憶装置の製造方法を提供する。
【解決手段】半導体記憶装置100は、シリコン基板10上に形成された一対のソース/ドレイン拡散層11を有するトランジスタ15を有する。トランジスタ15上には一対のソース/ドレイン領域の一方に下部電極コンタクト19を介して接続された下部電極21、強誘電体膜22及び上部電極23からなる強誘電体キャパシタ24が形成されている。強誘電体キャパシタ24は第1の水素バリア膜17及び第2の水素バリア膜26によりその周囲を囲まれている。また、トランジスタ15上の配線コンタクト29が形成される領域において、第2の水素バリア膜26は開口部を有する。 (もっと読む)


【課題】コンタクトホールが開口しやすくかつコンタクト抵抗を低く維持する強誘電体メモリを提供する。
【解決手段】半導体記憶装置は、複数のトランジスタTrと、下部電極BEと上部電極TEとの間に設けられた強誘電体膜FEを含む複数の強誘電体キャパシタFCと、強誘電体キャパシタの第1の側面F1を被覆し、水素の通過を阻止するバリア絶縁膜BDとを備え、下部電極に接続された隣接する強誘電体キャパシタが1つのキャパシタユニットCUを形成し、上部電極に接続された複数のキャパシタユニットが1本のキャパシタチェーンCCを形成し、隣接するキャパシタチェーンにおいてキャパシタユニットは半ピッチずれて配置されており、キャパシタユニット内において隣接する強誘電体キャパシタ間の距離をD1、キャパシタチェーン間の距離をD2、キャパシタチェーン内におけるキャパシタユニット間の距離をD3とすると、D3は、D1およびD2よりも大きい。 (もっと読む)


【課題】特性を低下させることなく歩留まりを向上させた半導体装置、及びその製造方法を提供する。
【解決手段】半導体装置100は、基板10と、基板10上に形成された第1絶縁層33と、第1絶縁層33を貫通して形成された株コンタクトホール34、下部コンタクトホール34の内部に第1絶縁層33の表面まで形成された第1プラグ電極35、第1プラグ電極35上の第1領域Aに形成されたキャパシタ層、第1プラグ電極35上の第1領域Aと異なる第2領域Bに形成された第2プラグ電極39を備える。キャパシタ層は、順次積層された下部電極15、強誘電体膜16、及び上部電極17を有する。第1プラグ電極35は、基板10の表面から形成されたプラグ導電層351、プラグ導電層351上から第1絶縁層33の上面まで形成され且つ下部電極15よりもエッチングに対する選択比が高いプラグバリア層352を有する。 (もっと読む)


【課題】強誘電体メモリ用途PZTにおいて、ZrとTiの比率が52/48を境にZrを多く含む稜面体晶PZTの場合、スリムなヒステリシス形状を示し、低電圧駆動が可能であるが、角型性が不良なヒステリシスを示し、Tiをリッチに含む正方晶PZTの場合、角型性良好なヒステリシスの形状を有しているが、抗電界が大きく、低電圧駆動が困難であり、信頼性が確保出来ないという課題があった。
【解決手段】正方晶PZT形成用ゾルゲル溶液において、有機酸のエステルを4≦pH<7の範囲で添加し、3次元巨大ネットワークゲルを形成し、添加剤の添加前よりも、Pt(111)膜被服基板の格子情報を生かした(111)配向PZT膜を提供する。或いは、稜面体晶PZT強誘電体膜形成用ゾルゲル溶液において、塩基性のアルコールを7≦pH<10添加することで、2次元微小ネットワークゲルを形成し、添加剤の添加前よりも、目的の稜面体晶PZT強誘電体結晶自身が安定に存在できる方向の(001)配向膜を提供する。 (もっと読む)


【課題】強誘電体薄膜の製造方法を提供すること。
【解決手段】オンアクシス方式スパッタリングにより結晶性及び表面粗さに優れ、かつ蒸着率が顕著に改善された強誘電体薄膜素子及びその製造方法を提供する。本発明の強誘電体製造方法は、SrTiO(STO)基板上にSrRuO(SRO)薄膜を蒸着する工程と、同蒸着されたSRO薄膜にBiFeO(BFO)薄膜を蒸着する工程とを含み、各薄膜の蒸着はSTO基板を接地から絶縁した状態で蒸着する。本発明の強誘電体製造方法によると、大量生産が可能で蒸着率が顕著に向上するのみならず、強誘電体薄膜の表面が均一に形成されて漏洩電流が顕著に低減し、かつ残留分極が大きくなるという効果がある。 (もっと読む)


【課題】経時変化と共に圧電体特性の劣化、即ち疲労を抑制することが可能な鉛、ジルコニウム、及びチタンを含む酸化物圧電体材料と、それを用いた圧電体素子及び半導体装置を提供する。
【解決手段】圧電体材料PZTにおいて、鉛の一部がランタンにより置換され、且つジルコニウムまたはチタンの一部がリチウム、ベリリウム、マグネシウム及びホウ素のうち少なくとも一種類以上の元素により置換されている元素組成を有する。この圧電体材料は、酸素欠損が発生しても、疲労特性を大幅に改善することが可能である。圧電体素子は、2つの電極13,15間に圧電体14を配置した圧電体素子において、圧電体14が、上記の圧電体材料を含む。キャパシタを有する半導体装置においては、キャパシタの有する誘電体膜及びゲート絶縁膜のうち少なくとも一方が、上記の圧電体材料を含む。 (もっと読む)


【課題】積層メモリ装置を提供する。
【解決手段】積層メモリ装置において、2つ以上のメモリ部と、メモリ部間に形成されたものであり、デコーダを有する能動回路部とを備える積層メモリ装置である。 (もっと読む)


【課題】(111)、(001)もしくは(110)のいずれかに配向したペロブスカイト型酸化物薄膜を容易に得る方法を提供する。さらに、このペロブスカイト型酸化物薄膜を下部電極として、その上に強誘電体薄膜等を積層することにより、優れた特性の強誘電体層等を得、これを有する半導体装置を提供しうる。
【解決手段】基板の(001)面に蛍石型構造のバッファー層、ついで結晶方位制御バッファー層を形成した後に、ペロブスカイト型酸化物薄膜を該結晶方位制御バッファー層上に積層して(111)、(001)もしくは(110)のいずれかに配向したペロブスカイト型酸化物薄膜を得る。 (もっと読む)


【課題】合わせマークのサイズが大きい場合でもその異常酸化を防止できるようにした半導体装置の製造方法及び合わせマークの形成方法、半導体装置を提供する。
【解決手段】半導体基板から層間絶縁膜の上面に至るプラグ電極を第1プラグ電極5と第2プラグ電極13とに分け、第1プラグ電極5と第2プラグ電極13とをLI層7aで繋ぐと共に、LI層7bを合わせマーク15の下に敷いてエッチングストッパ層として使用する。このような構成であれば、開口部Hを浅く形成することができるので、開口部H内をW膜11で埋め込むことが容易であり、合わせマーク15の表面の段差を小さくすることができる。 (もっと読む)


【課題】強誘電体キャパシタの特性が向上したメモリセルアレイ、およびその製造方法、さらには本発明のメモリセルアレイを含む強誘電体メモリ装置を提供する。
【解決手段】メモリセルアレイ100は、強誘電体キャパシタ20からなるメモリセルがマトリクス状に配列されている。強誘電体キャパシタ20は、下部電極12と、上部電極16と、下部電極12と上部電極16との間に設けられた強誘電体部14とを含む。強誘電体部14は、下部電極12と上部電極16との交差領域に設けられ、強誘電体部14と上部電極16との間に、中間電極18が設けられている。 (もっと読む)


【課題】緻密な構造と高誘電率を有する誘電体薄膜を得るとともに、それを利用した高寿命の電子部品を提供する。
【解決手段】薄膜コンデンサ10は、基板12上に、下部電極14,誘電体薄膜16,上部電極26を積層した構造となっている。前記誘電体薄膜16では、アクセプタ元素のコーティング層20によってコア18の表面が被覆されたABO構造の第1の粒子22間の空隙に、ドナー元素を含有するABO構造であって、前記第1の粒子22よりも粒径が小さい第2の粒子24が充填された緻密な構造となっている。このような第1の粒子22と第2の粒子24を用いることにより、低温でも緻密な構造で誘電率が高い誘電体薄膜16が得られる。また、ドナー・アクセプタ設計を行って酸素欠陥の生成と移動を抑制するため、誘電率及び信頼性(ないし寿命)が高い薄膜コンデンサ10が得られる。 (もっと読む)


【課題】強誘電体キャパシタの側壁への水素の拡散を抑制し、強誘電体材料の劣化を抑制することができる半導体装置を提供する。
【解決手段】半導体装置は、半導体基板10上に設けられたスイッチングトランジスタSTと、スイッチングトランジスタ上に形成された層間絶縁膜ILD1と、層間絶縁膜上に形成された上部電極TE、強誘電体膜FEおよび下部電極BEを含む強誘電体キャパシタFCと、層間絶縁膜内に設けられ、下部電極に電気的に接続されたコンタクトプラグCPと、コンタクトプラグとスイッチングトランジスタとの間を接続する拡散層DL1,DL2と、強誘電体キャパシタの側面上、並びに、層間絶縁膜の上面上に設けられ、水素の透過を抑制するバリア膜BM1、BM2とを備え、強誘電体キャパシタの側面上のバリア膜の厚みT2は、層間絶縁膜の上面上のバリア膜BM1の厚みT1よりも厚い。 (もっと読む)


【課題】所定面積に対して一層大きいキャパシタ容量を得る。
【解決手段】全般的に云うと、この発明は電子サイクロトロン共鳴(ECR)の様な乾式プラズマ・エッチング方法を利用して、DRAM記憶セルに勾配つき側壁を作る。この方法によって作られた下側電極の丸くした角により、高級誘電体材料を実質的なひび割れなしにデポジットすることができ、更に、この高級誘電体層を作る時の一様性により、静電容量を厳密に予測し、且つ制御することができる。この発明の一実施例は、主面を持つ支持層(例えばSi基板30)と、支持層の主面に重なる下側電極と、下側電極の上面に重なる誘電率の高い材料の層(例えばBST 44)とを有する微小電子回路構造を作る方法である。下側電極が障壁層(例えばTiN 36)及び非反応性の層(例えばPt 42)を有する。 (もっと読む)


【課題】強誘電性ポリマーメモリ素子の、容易且つ安価な製造方法を提供する。
【解決手段】メモリ素子は、第1の電極14と、第1の電極14上に形成された第1の強誘電性ポリマー層16と、第2の電極18と、第2の電極18上に形成された第2の強誘電性ポリマー層22と、第3の電極24と、第1の強誘電性ポリマー層16と第2の強誘電性ポリマー層22との間に形成された保護層20とを有する。第1の電極14、第2の電極18、及び第3の電極24、並びに、第1の強誘電性ポリマー層16及び第2の強誘電性ポリマー層22は、第1の強誘電性コンデンサ構造28及び第2の強誘電性コンデンサ構造30を規定する。第2の電極18は、第1の強誘電性コンデンサ構造28及び第2の強誘電性コンデンサ構造30に共通である。 (もっと読む)


【課題】トランジスタの主電極領域上のコンタクト接続不良並びに制御電極上のコンタクト接続不良を防止することができる半導体装置を提供する。
【解決手段】半導体装置(強誘電体記憶装置1)において、トランジスタ3と、強誘電体キャパシタ8とを備える。トランジスタ3の制御電極32と強誘電体キャパシタ8を被覆するバリア膜(水素バリア膜)10との間の層間絶縁膜4において、制御電極32上には第3のプラグ5(3)とそれに積層された第4のプラグ6(3)とを有するプラグが配設されている。また、トランジスタ3の第2の主電極領域34(2)とバリア膜10との間の層間絶縁膜4において、第2の主電極領域34(2)上には第2のプラグ5(2)とそれに積層された第6のプラグ6(2)とを有するプラグが配設されている。 (もっと読む)


【課題】液相法において、組成制御性がよく、しかも鉛などの金属成分の再利用が可能な強誘電体形成用の前駆体組成物、該前駆体組成物の製造方法、および前駆体組成物を用いた強誘電体膜の製造方法を提供すること。
【解決手段】前駆体組成物は、強誘電体を形成するための前駆体を含む前駆体組成物であって、前記強誘電体は、一般式AB1−xで示され、A元素は少なくともPbからなり、B元素はZr、Ti、V、WおよびHfの少なくとも一つからなり、C元素は、NbおよびTaの少なくとも一つからなり、前記前駆体は、少なくとも前記B元素およびC元素を含み、かつ一部にエステル結合を有する。 (もっと読む)


【課題】水素や酸素に対するバリア性が良好である構造を実現することにより、強誘電体キャパシタの特性を向上することができ、同時に製造上の歩留まりを確保することができる半導体記憶装置及びその製造方法を提供する。
【解決手段】不揮発性記憶回路1は、第1の電極31、この第1の電極31上に積層された強誘電体32及びこの強誘電体32上に積層された第2の電極33を有する強誘電体キャパシタセル3と、第1の電極31の側面を覆い、かつ強誘電体32の側面の一部を覆う第1の反応防止膜61と、第2の電極33の上面及び側面を覆い、かつ強誘電体32の側面の残部を覆う第2の反応防止膜62とを備える。 (もっと読む)


【課題】強誘電体キャパシタを備えた半導体装置の歩留まりを向上させることが可能な半導体装置の製造方法を提供すること。
【解決手段】第1層間絶縁膜11の上に第1導電膜23を形成する工程と、第1導電膜23の上に、結晶化した第1強誘電体膜24bを形成する工程と、第1強誘電体膜24bの上に、非晶質の第2強誘電体膜24cを形成する工程と、第2強誘電体膜24cに付着している不純物を除去する工程と、不純物を除去した後、第2強誘電体膜24cの上に第2導電膜25を形成する工程と、第2導電膜25を形成した後、第2強誘電体膜24cを結晶化させる工程と、第1、第2導電膜23、25及び第1、第2強誘電体膜24b、24cをパターニングすることにより、下部電極23a、キャパシタ誘電体膜24a、及び上部電極25aを備えたキャパシタQを形成する工程とを有する半導体装置の製造方法による。 (もっと読む)


【課題】鉛を含まず信頼性の高い強誘電体膜およびその製造方法、強誘電体キャパシタ、ならびに誘電体メモリを提供する。
【解決手段】本発明にかかる強誘電体膜101の製造方法は、(a)ニオブ元素を含むポリカルボン酸塩と、ビスマス元素を含むポリカルボン酸塩と、ポリカルボン酸またはポリカルボン酸エステルと、有機溶媒と、を混合する工程と、(b)混合した溶液を、基体上に塗布した後、熱処理することにより、BiNbOからなる強誘電体膜を形成する、工程と、を含む。 (もっと読む)


【課題】安定生産が可能で、使用時に実装用端子から誘電体層への水素原子の拡散を抑制することが可能な誘電体キャパシタを提供。
【解決手段】基板11上に一方の電極12と誘電体層13と他方の電極14とがこの順に積層され、他方の電極上を被覆する第1の絶縁層15には他方の電極の上面14Tの一部を露出する第1の開口部15bが形成され、第1の絶縁層上を被覆する第2の絶縁層16には他方の電極の上面の一部を露出する第2の開口部16bが形成され、第2の開口部の開口寸法が第1の開口部の開口寸法よりも大きく形成され、凹部Hの表面が導電性水素バリア層17で被覆されている。このため、誘電体層への水素原子の拡散をより確実に抑制でき、リーク電流特性や誘電特性等の誘電体キャパシタの特性の劣化を抑制できる。 (もっと読む)


121 - 140 / 352