【課題】電流で書き込み動作を行うことができる大容量の磁気メモリ及び磁気メモリ装置を提供する。
【解決手段】磁化が固定された第１の磁性層１０と、磁化が可変の第２の磁性層３０と、第１の磁性層１０と第２の磁性層３０との間に設けられた第１の中間層２０と、第１の磁性層１０と第２の磁性層３０とを結ぶ第１の方向に直交する第２の方向に延在し、第２の磁性層３０に隣接し、スピン波を伝搬する第１の磁性細線４０と、第１の磁性細線４０の一端に設けられた第１のスピン波入力部と、第１の磁性細線４０の他端に設けられた第１のスピン波検出部と、を備える。 （もっと読む）

【課題】実施形態による、磁壁制御が容易な磁気メモリ素子を提供する。
【解決手段】磁気メモリ素子１００は、第１方向に延在し、磁壁により隔てられた複数の磁区を有する磁性細線２０と、前記磁性細線２０に対して前記第１の方向又は前記第１の方向と逆方向に通電可能な一対の第１の電極３０と、前記第１の方向に直交する第２の方向において、前記磁性細線２０上に設けられた第１の絶縁層４０と、前記第２の方向であって前記第１の絶縁層４０上に離間して設けられた複数の第２の電極５０と、複数の前記第２の電極５０と電気的に接続された第３の電極６０と、を備える。 （もっと読む）

【課題】磁気メモリの動作不良を抑制する。
【解決手段】本実施形態の磁気メモリは、第１領域内の第１の磁気抵抗効果素子１Ａと、第２の領域の磁気抵抗効果素子１Ｘとを含む。第１の磁気抵抗効果素子１Ａは、磁化の向きが可変な第１の記憶層１０と、磁化の向きが不変な第１の参照層１２と、非磁性層１１と、第１のシフト調整層１３と、を含む。第２の磁気抵抗効果素子１Ｘは、磁化の向きが可変な第２の記憶層１０と、磁化の向きが不変な第２の参照層１２と、第２の非磁性層１１と、第２のシフト調整層１３Ｘと、を含む。第２のシフト調整層１３Ｘの膜厚ｔ２は、第１のシフト調整層１３の膜厚ｔ１以下である。 （もっと読む）

【課題】高密度化が可能な磁気記憶素子及び不揮発性記憶装置を提供する。
【解決手段】実施形態によれば、積層体を備えた磁気記憶素子が提供される。積層体は第１積層部と第２積層部とを含む。第１積層部は、膜面に対して垂直成分を有する第１の方向に磁化が固定された第１強磁性層と、磁化の方向が膜面垂直な方向に可変である第２強磁性層と、第１強磁性層と第２強磁性層との間の第１非磁性層と、を含む。第２積層部は、積層方向に沿って第１積層部と積層される。第２積層部は、磁化の方向が膜面平行な方向に可変である第３強磁性層と、膜面に対して垂直成分を有する第２の方向に磁化が固定された第４強磁性層と、第３強磁性層と第４強磁性層との間の２非磁性層と、を含む。積層方向を法線とする平面で切断したとき、第３強磁性層の断面積は前記第１積層部よりも小さい。 （もっと読む）

【課題】変換精度が高いアナログ／デジタル変換器を提供する。
【解決手段】アナログ／デジタル変換器は、電圧生成部と複数の比較器とを備える。電圧生成部は、基準電圧を、複数の抵抗器で分圧して複数の比較用電圧を生成する。各比較器は、複数の比較用電圧のうちの何れかの比較用電圧とアナログの入力電圧との比較結果に応じたデジタル信号を出力する。各比較器は、２つの入力の電位差を検出する差動対回路を含む。差動対回路は、第１回路部５０と第２回路部６０とを有する。第１回路部は、第１入力トランジスタ５１と、第１入力トランジスタと直列に接続される抵抗器Ｒｒｅｆとを含む。第２回路部は、第１入力トランジスタと差動対を形成する第２入力トランジスタ６１と、第２入力トランジスタと直列に接続される可変抵抗器Ｒｖとを含む。可変抵抗器は、直列に接続されるとともに、制御信号に応じて各々の抵抗値が可変に設定される複数の可変抵抗素子を含む。 （もっと読む）

【課題】磁気抵抗効果素子の特性劣化を抑制する。
【解決手段】本実施形態の磁気抵抗効果素子は、膜面に対して垂直方向に磁気異方性と不変な磁化方向とを有する第１の磁性体３０と、膜面に対して垂直方向に磁気異方性と可変な磁化方向とを有する第２の磁性体１０と、磁性層１０，３０の間の非磁性体２０とを、含む。第１及び第２の磁性体のうち少なくとも一方は、ボロン（Ｂ）及び希土類金属及び遷移金属を含む磁性層３０１を備え、磁性層３０１において、希土類金属の含有量は、２０ａｔ．％以上であり、遷移金属の含有量は、３０ａｔ．％以上であり、ボロンの含有量が、１ａｔ．％以上、５０ａｔ．％以下である。 （もっと読む）

【課題】この発明のさまざまな実施例は、第１の強磁性自由層１３８と第２の強磁性自由層１４０との間に配置されたスペーサ層１４２とともに構築されてもよい、磁気応答積層１３２に一般的に向けられる。
【解決手段】少なくとも１つの強磁性自由層は、磁気応答積層の磁気抵抗比（ＭＲ）を向上させる結合サブ層１８６，１９６を有することができる。 （もっと読む）

【課題】磁気特性の低下の抑制を図る。
【解決手段】磁気抵抗効果素子は、磁化方向が膜面に対して垂直でかつ不変である第１磁性層３３と、前記第１磁性層上に形成されたトンネルバリア層３４と、前記トンネルバリア層上に形成され、磁化方向が膜面に対して垂直でかつ可変である第２磁性層３５と、を具備する。前記第１磁性層は、上部側に形成され、前記トンネルバリア層の下部に接する界面層３２と、下部側に形成され、垂直磁気異方性の起源となる本体層３１と、を有する。前記界面層は、内側に設けられた磁化を有する第１領域３８と、その外側に前記第１領域を取り囲むように設けられた前記第１領域よりも磁化の小さい第２領域３９と、を含む。 （もっと読む）

【課題】磁気記録層の強磁性体膜が強い垂直磁気異方性を有する磁気メモリを提供する。
【解決手段】磁気メモリは、強磁性体の下地層５１と、下地層５１上にの第１非磁性５２と、第１非磁性５２上の垂直磁気異方性を有する強磁性体のデータ記憶層５３と、第２非磁性層２０を介してデータ記憶層５３に接続された参照層３０と、下地層５１の下側に接した第１、第２磁化固定層４１ａ、４１ｂとを具備する。データ記憶層５３は、反転可能な磁化を有し参照層３０とオーバーラップする磁化自由領域１３と、磁化自由領域１３の端に接続され、第１磁化固定層４１ａに＋ｚ方向に磁化固定された第１磁化固定領域１１ａと、磁化自由領域１３の他の端に接続され、第２磁化固定層４１ｂに−ｚ方向に磁化固定された第２磁化固定領域１１ｂとを備える。磁化自由領域１３下の第１非磁性５２は、第１、第２磁化固定領域１１ａ、１１ｂ下の第１非磁性５２よりも厚い。 （もっと読む）

【課題】安定した動作が可能な不揮発性記憶装置を提供する。
【解決手段】実施形態によれば、磁気記憶素子と制御部とを備えた不揮発性記憶装置が提供される。磁気記憶素子は積層体を含む。積層体は第１積層部と第２積層部とを含む。第１積層部は、磁化が固定された第１強磁性層と、磁化の方向が可変の第２強磁性層と、第１強磁性層と第２強磁性層との間に設けられた第１非磁性層と、を含む。第２積層部は、積層方向に沿って第１積層部と積層される。第２積層部は、通電される電流によって磁化が回転して発振が生じる第３強磁性層と、磁化が固定された第４強磁性層と、第３強磁性層と第４強磁性層との間に設けられた第２非磁性層と、を含む。制御部は、第２強磁性層の磁化の向きに応じた第３強磁性層の発振の周波数の変化を検出することで、第２強磁性層の磁化の向きを読み出す読み出し部を含む。 （もっと読む）

【課題】安定した動作が可能な磁気記憶素子及び不揮発性記憶装置を提供する。
【解決手段】実施形態によれば、第１、第２積層部を含む磁気記憶素子が提供される。第１積層部は、第１強磁性層／第１非磁性層／第２強磁性層を含む。第１強磁性層の磁化は面直に固定され、第２強磁性層の磁化方向は面直に可変である。第２積層部は、第３強磁性層／第２非磁性層／第４強磁性層を含む。第３強磁性層の磁化方向は面内方向に可変であり、第４強磁性層の磁化は面直に固定されている。第３強磁性層の位置での第１、第２、第４強磁性層からの漏れ磁界Ｈｓ、第３強磁性層の磁気異方性Ｋｕ、ダンピング定数α、磁化Ｍｓ及び反磁界係数Ｎｚは、Ｋｕ≦αＭｓ（８πＮｚＭｓ−Ｈｓ）を満たす。電流によりスピン偏極した電子と、第３強磁性層で発生する回転磁界と、を第２強磁性層に作用させ、第２強磁性層の磁化方向を決定できる。 （もっと読む）

【課題】変換精度が高いアナログ／デジタル変換器を提供する。
【解決手段】実施形態のアナログ／デジタル変換器は、電圧生成部と複数の比較器とを備える。電圧生成部は、基準電圧を、複数の可変抵抗器で分圧して複数の比較用電圧を生成する。複数の可変抵抗器の各々は、直列に接続されるとともに、外部信号に応じて各々の抵抗値が可変に設定される複数の可変抵抗素子を含む。各比較器は、複数の比較用電圧のうちの何れかの比較用電圧とアナログの入力電圧とを比較し、その比較結果に応じたデジタル信号を出力する。 （もっと読む）

【課題】書き込み電流の低減およびリテンション特性の向上を図る。
【解決手段】磁気抵抗効果素子は、磁化方向が膜面に対して垂直でかつ可変である第１磁性層３１と、前記第１磁性層上に形成されたトンネルバリア層３２と、前記トンネルバリア層上に形成され、磁化方向が膜面に対して垂直でかつ不変である第２磁性層４０と、を具備する。前記第２磁性層は、垂直磁気異方性の起源となる本体層３４と、前記トンネルバリア層と前記本体層との間に形成され、前記本体層よりも高い透磁率を有し、前記本体層よりも大きい平面サイズを有する界面層３３と、を備える。前記本体層の側面に、前記本体層よりも高い透磁率を有するシールド層９０が形成されている。 （もっと読む）

【課題】素子特性を劣化させることなく、半導体材料または絶縁膜の結晶特性を改善することができる低温アニールを用いた半導体装置の製造方法、並びに、このような低温アニールに適した半導体装置を提供する。
【解決手段】本実施形態による半導体装置は、半導体基板の上方に設けられた金属からなる下部電極と、下部電極の上方に設けられた金属からなる上部電極と、下部電極と上部電極との間に設けられた結晶層とを備える。下部電極および上部電極の各膜厚は、結晶層の結晶化に用いられるマイクロ波の周波数に対応する表皮効果における表皮層よりも薄い。 （もっと読む）

【課題】
乗算信号の出力低下を回避しつつ、低いローカルパワーで作動可能とする。
【解決手段】
磁化固定層、磁化自由層、および前記磁化固定層と前記磁化自由層との間に配設された非磁性スペーサー層を備え、高周波信号Ｓ１およびローカル信号Ｓ２を入力したときに磁気抵抗効果によって両信号Ｓ１，Ｓ２を乗算して電圧信号（乗算信号）Ｓ３を生成する磁気抵抗効果素子２の磁化自由層に対し、磁場印加部３より発生する磁場を膜面法線方向、または膜面方向から膜面法線方向に傾けて掛けることで、Ｑ値の高い共振特性を得ることができ、大きな乗算信号を得ることができ、さらに狭帯域周波数選択性の機能を有する周波数変換装置を提供する。 （もっと読む）

【課題】ＭＴＪ素子内における層間の短絡を抑制し、かつ、ＭＴＪ素子を構成する磁性層の劣化を抑制した半導体記憶装置およびその製造方法を提供する。
【解決手段】本実施形態による半導体記憶装置は、半導体基板を備える。磁気トンネル接合素子は、２つの磁性層と該２つの磁性層間に設けられたトンネル絶縁膜とを含み、半導体基板の上方に設けられている。側壁膜は、磁気トンネル接合素子の側面の上部に設けられている。フェンス層は、導電性材料を含み、側壁膜の側面および磁気トンネル接合素子の側面の下部に設けられている。フェンス層の頂点は、側壁膜の頂点よりも低く、かつ、トンネル絶縁膜よりも高い位置にある。 （もっと読む）

【課題】被実装部材上に回路チップと隣接して搭載される磁気センサにおいて、回路チップとパッドとを電気的に接続するワイヤ同士の接触を抑制することができる磁気センサを提供する。
【解決手段】複数のパッド３１〜３６を一辺１０ａと垂直方向において互いに完全にオフセットした状態で配置する。これによれば、被実装部材上に磁気センサの一辺１０ａを回路チップと隣接して搭載し、パッド３１〜３６と回路チップとをワイヤで接続した際に、ワイヤ同士が接触してしまうことを抑制することができる。 （もっと読む）

【課題】
大きな乗算信号を取り出すことが可能で、さらに受信用バンドパスフィルタ機能を有した混合器を提供することを主目的とする。
【解決手段】
磁化固定層、磁化自由層、および前記磁化固定層と前記磁化自由層との間に配設された非磁性スペーサー層を備え、高周波信号Ｓ１およびローカル信号Ｓ２を入力したときに磁気抵抗効果によって当該両信号Ｓ１，Ｓ２を乗算して電圧信号（乗算信号）Ｓ４を生成する磁気抵抗効果素子２から得た乗算信号は、共振特性の強度に応じて増減し、共振周波数ｆ０と両信号Ｓ１，Ｓ２のそれぞれ周波数ｆ１、ｆ２が一致するときに最大強度を示し、共振周波数ｆ０から周波数ｆ１、ｆ２の両方またはいずれか一つが離れると減衰する。あたかもバンドパスフィルタを挿入したときと同じ効果があり、磁場印加部３による磁場を制御することで、所望のバンドパスフィルタを有する周波数変換装置を提供できる。 （もっと読む）

【課題】磁気記憶素子を構成する層を、周辺回路部内で有効に活用する。
【解決手段】実施形態によれば、半導体磁気記憶装置は、セルトランジスタを含むセル部と、周辺トランジスタを含む周辺回路部とが形成された半導体基板を備える。さらに、前記装置は、前記セル部内に配置され、下部電極と、前記下部電極上に形成された電極間層と、前記電極間層上に形成された上部電極とを含む磁気記憶素子を備える。さらに、前記装置は、前記周辺回路部内に配置され、前記下部電極を形成している第１の層と、前記電極間層を形成している第２の層と、前記上部電極を形成している第３の層とを含む構造体を備える。さらに、前記装置は、前記第１の層に電気的に接続された第１及び第２のプラグを備える。さらに、前記第１の層は、前記第１のプラグと前記第２のプラグを電気的に接続する配線として機能する。 （もっと読む）

【課題】ＭＴＪ素子内における層間の短絡を抑制し、かつ、ＭＴＪ素子を構成する磁性層の劣化を抑制した半導体記憶装置およびその製造方法を提供する。
【解決手段】本実施形態による半導体記憶装置は半導体基板を備える。磁気トンネル接合素子は、２つの磁性層と該２つの磁性層間に設けられたトンネル絶縁膜とを含み、半導体基板の上方に設けられている。側壁膜は、磁気トンネル接合素子の側面の上部に設けられている。フェンス層は、導電性材料を含み、側壁膜の側面および磁気トンネル接合素子の側面の下部に設けられている。保護膜は、絶縁体からなりフェンス層の側面に設けられている。フェンス層の上面および保護膜の上面は、側壁膜の上面よりも低く、かつ、トンネル絶縁膜よりも高い位置にある。 （もっと読む）