【課題】十分に大きな電流密度を得ることができるノーマリオフ型の窒化物半導体からなる電界効果トランジスタ及びその製造方法を提供する。
【解決手段】基板１０１上にＡｌＮバッファ層１０２、アンドープＧａＮ層１０３、アンドープＡｌＧａＮ層１０４、ｐ型ＧａＮ層１０５、高濃度ｐ型ＧａＮ層１０６が順に形成され、ゲート電極１１１が高濃度ｐ型ＧａＮ層１０６とオーミック接合する。アンドープＡｌＧａＮ層１０４の上にはソース電極１０９及びドレイン電極１１０が設けられる。アンドープＡｌＧａＮ層１０４とアンドープＧａＮ層との界面で発生する２次元電子ガスとｐ型ＧａＮ層１０５とによって生じるｐｎ接合がゲート領域に形成されるのでゲート電圧を大きくすることができる。 （もっと読む）

【課題】耐圧が安定するとともにオン抵抗を低減することが可能な半導体装置を提供する。
【解決手段】半導体装置であるＭＯＳＦＥＴは、導電型がｎ型であるＳｉＣウェハと、ＳｉＣウェハの第１の主表面２０Ａを含むように形成された導電型がｐ型の複数のｐボディ２１と、平面的に見て複数のｐボディ２１のそれぞれに取り囲まれる領域内に形成された導電型がｎ型のｎ^＋ソース領域２２とを備えている。ｐボディ２１は、平面的に見て円形形状を有しており、ｎ^＋ソース領域２２は、平面的に見てｐボディ２１と同心に配置された円形形状を有している。そして、複数のｐボディ２１は、平面的に見て正六角形の各頂点に位置するように配置されている。 （もっと読む）

【課題】電気回路中にて静電気放電保護を確実化しながら小型化を実現する。
【解決手段】電気回路において静電気放電保護素子として使用するためのゲート制御されたフィン型抵抗素子は、第１端子領域、第２端子領域、および、第１端子領域と第２端子領域との間に形成されたチャネル領域を有するフィン構造体を備えている。さらに、フィン型抵抗素子は、チャネル領域の上面の一部上に少なくとも形成されたゲート領域を備えている。ゲート領域は、ゲート制御部に電気的に結合されており、ゲート制御部は、ゲート領域に印加される電気的な電位を制御することにより、電気回路が第１動作状態である間は、ゲート制御されたフィン型抵抗素子の電気抵抗を高くし、静電気放電現象の開始によって特徴付けられている第２動作状態では、電気抵抗をより低くする。 （もっと読む）

【課題】オン抵抗の上昇を抑制し、かつ、オフ容量を低減することができる電界効果トランジスタ、電界効果トランジスタの製造方法及び通信装置を提供する。
【解決手段】化合物半導体基板１０の一面側に、バッファ層１１、下部ドーピング層１２、下部スペーサ層１３、チャネル層１４、上部スペーサ層１５、上部ドーピング層１６、拡散層１７をこの順に積層し、拡散層１７上の一部にゲート電極１８、ソース電極１９及びドレイン電極２０を形成する。また、ゲート電極１８とソース電極１９及びドレイン電極２０との間の領域にそれぞれ所定の間隔ｄ２，ｄ３を空けてｐ型半導体層２１を形成すると共に、拡散層１７のうちゲート電極１８直下の部分にゲート領域２３を形成する。 （もっと読む）

【課題】炭化ケイ素（ＳｉＣ）を含む半導体構造体（１００）及びデバイスと、その製造方法を提供すること。
【解決手段】構造体（１００）及びデバイスは、ベース又はシールド層（１１６）、チャネル（１１８）及び表面層（１２０）を備え、望ましくはすべてイオン注入によって形成される。その結果として本明細書に示す構造体及びデバイスは、ハードな「ノーマリオフ」デバイスであり、即ち約３Ｖ超の閾値電圧を示す。 （もっと読む）

本発明は、ドリフト層（１６）を有する単極半導体部品の製造方法であって、少なくとも１つの広いバンドギャップ材料を含むドリフト層（１６）の材料のエピタキシャル析出を手段として、ドリフト層（１６）の成長方向（１９）に沿って連続的に低下する電荷キャリアドーピング（ｎ）の濃度を有するドリフト層（１６）を形成する工程を含む方法に関する。エピタキシャル析出により形成されるドリフト層（１６）に炭化ケイ素を使用することにより、下流工程におけるドープ材原子の拡散による電荷キャリアドーピング（ｎ）の連続的に低下する濃度のその後の変化を抑制する。製造方法は特に、単純なおよび／または費用効果的なやり方で、ドリフト層（１６）を含む単極半導体部品であって比較的低い順方向損失と比較的高い逆バイアス電圧との有利な比を有する単極半導体部品を実装するために使用されることができる。単極半導体部品は能動半導体部品または受動半導体部品であることができる。本発明はさらに、半導体装置（１０）に関する。
（もっと読む）

【課題】電流コラプスを十分に緩和し、ＧａＮトランジスタが本来有している低いオン抵抗を利用した高効率の電力変換装置を実現できるようにする。
【解決手段】電力変換装置は、電源が接続される入力端Ｖ_in1と、電源から供給された電力をスイッチングする第１のスイッチング素子１０とを備えている。第１のスイッチング素子１０は、基板１１の上に形成された窒化物半導体からなる半導体層積層体１３と、半導体層積層体１３の上に形成されたゲート電極１８、第１のオーミック電極１６及び第２のオーミック電極１７と、基板１１の裏面に形成された裏面電極２０とを有している。裏面電極２０には第２のオーミック電極１７との間の電位差が小さくなるように入力端Ｖ_in1に接続された電源から電位が供給される。第１のスイッチング素子１０がオン状態の場合には、裏面電極２０に正電圧のバイアスが印加される。 （もっと読む）

【課題】製造が容易で、かつ高い耐圧を確保しながら低損失化を図ることができる半導体装置を提供すること、およびその半導体装置を製造するための製造方法を提供する。
【解決手段】半導体装置としてのＳＢＤ１０は、半導体からなる基板１１と、基板１１上に形成されたｎ型層１２と、ｎ型層１２上に配置されたアノード電極１４と、アノード電極１４に接続され、ｎ型層１２に突出するｐ型領域１３とを備えている。ｐ型領域１３は、ｎ型層１２との境界領域において、境界領域に隣接するｐ型領域１３内の領域である高不純物領域１３Ｂよりも導電型がｐ型であるｐ型不純物の濃度の低い低不純物領域１３Ａを含んでいる。 （もっと読む）

【課題】ウェットエッチングの際に所定の位置で確実にエッチストップすることができる構造を提供する。
【解決手段】電流狭窄層（窒化物半導体層３）と接しており、かつ電流狭窄層（窒化物半導体層３）よりも基板１側に位置する窒化物半導体層２に遷移金属を導入する。窒化物半導体層２がｎ型導電型の場合は正孔を捕獲する準位を形成する遷移金属（Ｔｉ）、またｐ型導電型の場合は電子を捕獲する準位を形成する遷移金属（Ｃｕ）を導入する。この構成に対して、ＰＥＣエッチングを行うと、電流狭窄層（窒化物半導体層３）と窒化物半導体層２の界面近傍で確実なエッチストップが得られ、デバイス特性の安定化が可能である。 （もっと読む）

縦型接合形電界効果トランジスタ（ＶＪＦＥＴ）またはバイポーラ接合トランジスタ（ＢＪＴ）のような半導体デバイスを製造する方法が記載される。その方法はイオン注入を必要としない。ＶＪＦＥＴデバイスは、エピタキシャル成長した埋め込みゲート層のみでなく、エピタキシャル再成長したｎ型チャネル層及びエピタキシャル再成長したｐ型ゲート層も有する。その方法で製造されたデバイスも記載される。 （もっと読む）

半導体装置および装置を製造する方法が記載される。前記装置は、接合障壁ショットキー（JBS）ダイオードまたはPiNダイオードなどの、接合電界効果トランジスター（JFET）またはダイオードであり得る。前記装置は、エピタキシャル成長によって形成された、傾斜したp型半導体層及び／又はp型半導体領域を有する。前記方法は、イオン注入を必要としない。前記装置は、炭化ケイ素(SiC)などの広バンドギャップの半導体材料から製造され得、高温度および高電力の用途で使用され得る。 （もっと読む）

【課題】ＥＣＭのインピーダンス変換および増幅に、Ｊ−ＦＥＴを入力としバイポーラトランジスタを出力とする増幅素子に、バックゲート構造のＪ−ＦＥＴを用いると、バックゲート−半導体基板間の容量が、増幅素子の入出力間の寄生容量（ミラー容量）となり、増幅素子の入力ロスが増大する問題に対し有効な半導体装置を提供する。
【解決手段】接地されたｐ型半導体基板11にｐ型半導体層12を積層し、ｐ型半導体層12にｎ型チャネル領域22を有するＪ−ＦＥＴと、ｎ型コレクタ領域33ｂを有するバイポーラトランジスタを設けた増幅素子とする。これにより、増幅素子の入出力間の寄生容量が発生しなくなるため、ミラー容量による入力ロスの増大を防止できる。また、Ｊ−ＦＥＴのチャネル領域は、エミツタ拡散31と同時に形成できるため、ＩＤＳＳＳや、ピンチオフ電圧が安定し、増幅素子としての消費電流のばらつきが低減し、生産性が向上する。 （もっと読む）

【課題】 炭化珪素の半導体装置において、電極材料と、内部配線の材料とが異なるとき、これら異種金属の接触界面における不具合のおそれを無くして、長期間使用後にも高い信頼性を得ることができる、半導体装置等を提供する。
【解決手段】 炭化珪素１４，１８に接触する接触電極１６と、該接触電極と導通する配線１９とを備え、接触電極１６が、チタン、アルミニウム、および珪素を含有する合金で形成され、配線１９は、アルミニウムまたはアルミニウム合金で形成され、該配線は接触電極と接触することで該接触電極と導通をとることを特徴とする。 （もっと読む）

【課題】ゲート電圧０Ｖにおけるリーク電流を低減し、十分なノーマリオフ動作を実現可能な縦型チャネル構造の電界効果トランジスタ及びその製造方法を提供する。
【解決手段】本発明の電界効果トランジスタは、高濃度ｎ型ＧａＮ層１０２と、高濃度ｎ型ＧａＮ層１０２の上に形成され、平坦部１２４及び凸部１２２が表面に設けられ、高濃度ｎ型ＧａＮ層１０２のキャリア濃度よりも低いキャリア濃度を有するｎ型ＧａＮ層１０３と、凸部１２２の上面に形成されたＷＳｉソース電極１０５と、高濃度ｎ型ＧａＮ層１０２と電気的に接続されたＴｉ／Ａｌドレイン電極１０９と、凸部１２２の側面に接するように平坦部１２４の上に形成されたｐ型ＺｎＯ層１０６と、ｐ型ＺｎＯ層１０６の上に形成されたＮｉ／Ａｕゲート電極１０７とを備える。 （もっと読む）

【課題】漏れ電流の発生を防止すると共に、十分な耐圧を実現することが可能な横型接合型電界効果トランジスタを提供する。
【解決手段】この発明に従った横型ＪＦＥＴ１０では、バッファ層１１は、ＳｉＣ基板１の主表面上に位置し、ｐ型不純物を含む。チャネル層１２は、バッファ層１１上に位置し、バッファ層１１におけるｐ型不純物の濃度より高い濃度のｎ型不純物を含む。ｎ型のソース領域１５およびドレイン領域１６は、チャネル層１２の表面層において互いに間隔を隔てて形成され、ｐ型のゲート領域１７は、チャネル層１２の表面層においてソース領域１５およびドレイン領域１６の間に位置する。バリア領域１３は、チャネル層１２とバッファ層１１との境界領域において、ゲート領域１７の下に位置する領域に配置され、バッファ層１１におけるｐ型不純物の濃度より高い濃度のｐ型不純物を含む。 （もっと読む）

高い周囲温度環境において作動することが可能なワイドバンドギャップ（例えば、＞２ｅＶ）半導体接合形電界効果トランジスタ（ＪＦＥＴ）のためのゲートドライバについて記載される。ワイドバンドギャップ（ＷＢＧ）半導体デバイスは、炭化ケイ素（ＳｉＣ）及び窒化ガリウム（ＧａＮ）を含む。ドライバは、入力、出力、第１供給電圧を受け取るための第１基準線、第２供給電圧を受け取るための第２基準線、グランド端子、６つの接合形電界効果トランジスタ（ＪＦＥＴ）を有する非反転ゲートドライバであり得、第１ＪＦＥＴおよび第２ＪＦＥＴは、第１反転バッファを形成し、第３ＪＦＥＴおよび第４ＪＦＥＴは、第２反転バッファを形成し、及び第５ＪＦＥＴ及び第６ＪＦＥＴは、高温パワーＳｉＣ ＪＦＥＴを駆動させるために使用され得るトーテムポールを形成する。反転ゲートドライバも記載される。 （もっと読む）

【課題】携帯電話用コンデンサマイクロフォンなどにおいて、Ｊ−ＦＥＴのソース−ドレイン間にＲＦフィルタを接続する回路が採用される場合に、個別のＲＦフィルタとＪ−ＦＥＴを基板に実装すると、組立工程での歩留まりの低下が問題となる。また小型化の要求にも対応できない問題があった。
【解決手段】１つのｎ型半導体基板に、Ｊ−ＦＥＴとＲＦフィルタを集積化する。半導体基板をバックドレインとし、ｎ型半導体基板表面に設けたｐ型不純物領域内にＪ−ＦＥＴを形成する。バックドレインは表面のＪ−ＦＥＴのドレイン領域と接続する。Ｊ−ＦＥＴのゲート領域はＪ−ＦＥＴのチャネル領域と、ｐ型不純物領域に設けられる。ドレイン領域の一部はＪ−ＦＥＴのチャネル領域からｎ型半導体基板まで延在し、ｎ型半導体基板には、ｐ型不純物領域を設けてＪ−ＦＥＴのソース−ドレイン間にＲＦ−フィルタを構成する。 （もっと読む）

【課題】ｐ型の窒化物半導体層からのマグネシウムの拡散を防止するとともに良好なノーマリオフ特性を確保することができる窒化物半導体装置を提供する。
【解決手段】窒化物半導体装置１００は、ｎチャネル型の縦型のＨＥＭＴである。窒化物半導体装置１００は、ｎ型の第３窒化物半導体層４の表面の一部にマグネシウムが含有されているｐ型の第１窒化物半導体層６ａ、６ｂを備えている。第１窒化物半導体層６ａ、６ｂの表面に臨む範囲には、イオン注入されたアルミニウムが含有されているＡｌ含有領域８ａ、８ｂが形成されている。Ａｌ含有領域８ａ、８ｂはマグネシウムの拡散を防止する。また、Ａｌ含有領域８ａ、８ｂの表裏両面に二次元電子ガス層が発生することが抑制され、リーク電流が流れることが抑制される。 （もっと読む）

信号増幅を含む種々の用途のための電子回路及び方法が提供される。模範的な電子回路はカスコード構成にされたＭＯＳＦＥＴ及びデュアルゲートＪＦＥＴを備える。デュアルゲートＪＦＥＴはチャネルの上及び下に配置されたトップ及びボトムゲートを含む。ＪＦＥＴのトップゲートはＭＯＳＦＥＴのゲートを制御する信号に依存する信号で制御される。ＪＦＥＴのボトムゲートはトップゲートに依存して又は独立して制御することができる。ＭＯＳＦＥＴ及びＪＦＥＴは同じ基板上に個別の構成要素として、異なる寸法、例えばゲート幅で実装することができる。
（もっと読む）

【課題】ゲートリーク電流が小さく、形成が容易なノーマリオフ特性を有するヘテロ接合型電界効果半導体装置を提供する。

【解決手段】第１の半導体層（１）と、
前記第１の半導体層内に第１導電型を有する二次元キャリアガス層を形成するために前記第１の半導体層上にヘテロ接合するように形成される第２の半導体層（２）と、
前記第２の半導体層に形成される凹部（３）と、
前記凹部を包囲するように前記第２の半導体層上に形成される第１の絶縁膜（４）と、
少なくとも前記凹部上に形成される第２導電型を有する第３の半導体層（５）と、
少なくとも前記凹部上であって前記第３の半導体層上に形成される第２の絶縁膜（６）と、
前記第２の絶縁膜上に形成される制御電極（７）と、
を備えることを特徴とするヘテロ接合型電界効果半導体装置。 （もっと読む）