常時オフのＶＪＦＥＴ集積電力スイッチを有するワイドバンドギャップ半導体デバイスが説明される。電力スイッチはモノリシック又はハイブリッドに実行され、シングル又はマルチチップワイドバンドギャップ電力半導体モジュール内に組み立てられた制御回路網と一体化される。デバイスは、高電力、耐高温および／または耐放射線性の電子工学の要素に用いられる。デバイスの作成方法もまた説明される。 （もっと読む）

【課題】サイズを低減させた装置、及びその作成方法を提供する。
【解決手段】装置は、第一の結晶性物質層、第一の結晶性物質層の近傍に配置され、第一の界面で電子ガスを形成させる第二の結晶性物質層、及び第一の界面の部分に電場を付与する強誘電性ドメインを有する第一の強誘電性層を包含する。 （もっと読む）

【課題】本発明が解決しようとする課題は、有機半導体をチャンネル層とするショットキーゲート型電界効果トランジスタにおいて、トランジスタの易動度を大きくするとともにトランジスタの電極材料の選択を容易にすることである。
【解決手段】有機低分子、有機高分子、金属錯体、フラーレン類及びカーボンナノチューブ類の群から選択される少なくとも１種の有機単結晶半導体６をチャンネル層とするショットキーゲート型電界効果トランジスタである。 （もっと読む）

【課題】ゲート電圧を効率的に印加し、キャパシタンス成分を小さくすることにより、高効率化、高速化を図ることが可能な電界効果型トランジスタを提供する。
【解決手段】基板１上に形成され、ソース領域４、ドレイン領域５およびこれらの間に形成されるフィン状領域６を有する第１の化合物半導体層と、フィン状領域６の表面に、このフィン状領域６をまたぐように形成されたゲート電極７を備える。 （もっと読む）

【課題】ダイヤモンドを主材料として有する電界効果トランジスタ（ＦＥＴ）であって、高周波動作、高電流密度化に好適であると共に、閾値電圧の制御性に優れ、素子特性のウェーハ面内バラツキ、ロット間バラツキが小さいＦＥＴの提供。
【解決手段】基板１０、ダイヤモンド半導体層１１、化合物半導体層１２がこの順で形成された電界効果トランジスタにおいて、ダイヤモンド半導体層１１を（１１１）面ダイヤモンドにより構成すると共に、化合物半導体層１２を（０００１）面の六方晶化合物半導体、あるいは、（１１１）面の立方晶化合物半導体により構成する。これにより、電子供給層のダイヤモンド半導体層との界面には、自発性分極効果またはピエゾ分極効果に起因した正の固定電荷を有すると共に、電子供給層とダイヤモンド半導体層の界面近傍には２次元電子ガス１３が生成される。 （もっと読む）

電子デバイス（１０、１０’、１０’’、１０’’’、１００、１００’、１００’’、１００’’’、１０００）は、第１の導電性タイプの一次ナノワイヤ（１８）と、一次ナノワイヤから外側に延在する、第２の導電性タイプの二次ナノワイヤ（２４）とを備える。第２の導電性タイプのドープ領域（２６）が、二次ナノワイヤ２４から一次ナノワイヤ（１８）の少なくとも一部内に延在する。
（もっと読む）

本発明は、単結晶ダイヤモンドの平面によって形成された機能性表面を含むダイヤモンド電子デバイスであって、単結晶ダイヤモンドの平面は、Ｒ_ｑが１０ｎｍ未満であり、以下の特性：（ａ）表面が、合成による形成後に機械的処理されていないこと；（ｂ）表面が、エッチングされた表面であること；（ｃ）表面を破壊するダイヤモンドの転位の密度が、０．０１４ｃｍ^２を超える面積に対して測定された場合に４００ｃｍ^−２未満であること；（ｄ）表面が、１ｎｍ未満のＲ_ｑを有すること；（ｅ）表面が、その真下に電荷担体の層を有する領域であって、該表面の領域が、水素末端｛１００｝ダイヤモンド表面領域のような導電性と通常呼ばれる領域を有すること；（ｆ）表面が、その真下に電荷担体の層を有さない領域であって、酸素末端｛１００｝ダイヤモンド表面のような絶縁性と通常呼ばれる領域を有すること；及び（ｇ）表面が、１つ又は複数の金属被覆領域の下のダイヤモンド表面に電気的接触を与える１つ又は複数の金属被覆領域を有することのうちの少なくとも１つを有するダイヤモンド電子デバイスに関する。 （もっと読む）

【課題】直列に接続するダイオードが不要で、オン抵抗が低く電力ロスが小さい双方向スイッチを実現できるようにする。
【解決手段】双方向スイッチは、第１のＦＥＴ１１と、第２のＦＥＴ１２と、ドレイン端子同士の間に電気的に接続された双方向電源からの電流が双方向に流れる導通状態と電流が流れない遮断状態とを制御するスイッチ制御部２１とを備えている。スイッチ制御部２１は、導通状態においては第１のＦＥＴ１１及び第２のＦＥＴ１２のゲート端子に、第１のＦＥＴ１１のソース端子と第２のＦＥＴ１２のソース端子とが接続されたノード１３の電位を基準として閾値電圧よりも高い電圧を印加し、遮断状態においては双方向電源と各ゲート端子とを電気的に絶縁された状態とし且つノード１３の電位を基準として閾値電圧以下の電圧を印加する。 （もっと読む）

【課題】デバイス特性の歩留まりを向上して、実用化を可能とする半導体装置および半導体装置の製造方法を提供する。
【解決手段】半導体装置（ＦＥＴ）は、ダイヤモンド単結晶からなる半導体膜（活性層）を備え、半導体膜（活性層）の表面１３ａは、｛００１｝面から、［１１０］方向から半導体膜（活性層）の表面１３ａ内において−１５度以上１５度以内の方向に、２度以上１０度以下傾斜している。半導体膜（活性層）は、半導体膜（活性層）のオフ方向と垂直な面内にチャネルを有している。 （もっと読む）

【課題】不純物領域の低抵抗化を図ることのできる半導体装置の製造方法および半導体製造装置を提供する。
【解決手段】半導体装置の製造方法は、以下の工程を備えている。ｎ^-エピタキシャル層２にイオン注入し、ｎ^-エピタキシャル層２内にｎ型不純物領域を形成する（第１工程）。第１工程後、１２００℃以上ｎ^-エピタキシャル層２の融点以下の温度でｎ^-エピタキシャル層２をアニールする（第２工程）。第２工程後、ｎ^-エピタキシャル層２におけるｎ型不純物領域にイオン注入し、ｎ型不純物領域と重なる領域にｎ⁺不純物領域３および５を形成する（第３工程）。第３工程後、１２００℃以上ｎ^-エピタキシャル層２の融点以下の温度でｎ^-エピタキシャル層２をアニールする（第４工程）。 （もっと読む）

【課題】電界を緩和して耐圧を向上させることができる炭化珪素半導体装置を提供する。
【解決手段】Ｎ^＋型ドレイン用ＳｉＣ基板１の上に、Ｎ⁻型ＳｉＣドリフト層２と、Ｎ^＋型ＳｉＣソース層３とが順に形成され、ソース層３を貫通してドリフト層２に達するトレンチ４が形成されている。トレンチ４の内部にポリシリコンゲート電極５が配置されている。トレンチ４の内壁面にＳｉＣよりなるＰ^＋型エピタキシャル膜３０が形成されている。トレンチ４底面におけるエピタキシャル膜３０の下に、バナジウムイオンを拡散した半絶縁領域３１が形成されている。 （もっと読む）

【課題】基板に形成したトレンチ溝の内壁面にエピタキシャル成長する際にファセット面の形成を抑制することができるようにする。
【解決手段】ＳｉＣ基板９０に｛１１−２０｝面を主表面とする六方晶ＳｉＣ基板が用いられるとともにＳｉＣ基板９０にトレンチ溝９１が形成されている。トレンチ溝９１は、断面形状において側壁面が｛０００１｝面から１度以上傾いている。トレンチ溝９１の内壁面にはＳｉＣエピ層が形成されている。 （もっと読む）

【課題】簡易な工程で、所望する不純物の濃度やその分布を得ることができ、しかも、デバイスの更なる電気的特性の向上を図る。
【解決手段】ｎ型チャネル層２へのイオン注入後、シリコンカーバイド基板１に対して、少なくとも炭素及び珪素を含む雰囲気ガス中で誘導加熱による熱処理を施し、イオン注入された不純物を活性化すると共に、イオン注入が施されたｎ型チャネル層２表面に、不純物濃度がｎ型チャネル層２より低く、炭化珪素からなるシリコンカーバイド層４を堆積させることで、従来と異なり、エピタキシャル層を用いることなく、所望する不純物の濃度やその分布を有するＭＥＳＦＥＴを得ることができる。 （もっと読む）

ＳｉＣ上にヘテロ構造のためのＳｉ_(1-x)Ｍ_xＣ材料を、ＣＶＤ、ＰＶＤ及びＭＯＣＶＤにより成長させ得る。Ａｌのような金属でドープされたＳｉＣは、バンドギャップ、それ故にヘテロ構造を改質する。ＳｉＣ及び金属ソースを用いるＳｉＣ Ｓｉ_(1-x)Ｍ_xＣのヘテロ接合の成長は、改良されたＨＦＭＴｓ（高周波移動度トランジスタ）、ＨＢＴｓ（ヘテロ接合バイポーラトランジスタ）及びＨＥＭＴｓ（電子移動度トランジスタ）の製造を可能とする。
（もっと読む）

【課題】数百乃至数千本のカーボンナノチューブ束を同時に方向制御して水平方向に形成し、そのカーボンナノチューブ束を用いたトランジスタを提供する。
【解決手段】基板１上に形成された絶縁膜２と、絶縁膜２の上表面に沿って延びているカーボンナノチューブ束４と、絶縁膜２に形成された開口部と、開口部内に露出する基板１の一部の領域であって開口部の側壁寄りに形成された触媒層３とを有し、絶縁膜２の上表面に沿って延びているカーボンナノチューブ束４は屈曲し、その一端が触媒層３と接触し、かつそのカーボンナノチューブ束４はチャネルを構成している。 （もっと読む）

【課題】ボディーダイオードがその通電動作に起因してそのＳｉＣ半導体が結晶劣化や破壊を起こすことがなく安定した状態で動作するＳｉＣ半導体ＦＥＴを備えた電力変換回路を得ることを目的とする。
【解決手段】ＳｉＣショットキーバリアダイオード３の電流電圧特性−１に示すように、ダイオード電流Ｉｏでのオン電圧Ｖ１を、ＳｉＣ−ＭＯＳＦＥＴ１のボディーダイオード２の通電開始電圧Ｖｂｄより低く設定する。ＳｉＣ−ＭＯＳＦＥＴ１に内蔵するボディーダイオード２が還流モード時に電流導通状態になることを阻止することが出来、ＳｉＣ−ＭＯＳＦＥＴ１の結晶の劣化と破壊を防ぎ安定した状態で動作するＳｉＣ−ＭＯＳＦＥＴを備えた電力変換回路を得ることが出来る。 （もっと読む）

【課題】始動時や瞬低、瞬時停電の発生時には通常時の電力を大幅に超える電力を供給できる電力変換装置を提供する。
【解決手段】瞬時大電力供給装置１のコンバータ４は、制御電極による制御によってユニポーラ半導体素子として動作させるかバイポーラ半導体素子として動作させるかが選択される複合機能を有するワイドギャップ複合機能半導体素子を備える。コンバータ４は、ワイドギャップ複合機能半導体素子をスイッチング素子として用いて、通常時は、変圧器５から交流を直流に変換して二次電池２出力して充電する一方、瞬時大電力を必要とするときは、二次電池２からの直流電力を交流電力に変換して変圧器５に出力する。 （もっと読む）

【課題】ダイオード内蔵型の接合ＦＥＴにおいて、低いゲートバイアスでもブロッキング状態を維持でき、かつ大きな飽和電流を実現する。
【解決手段】ｎ^＋ＳｉＣ基板１０をドレイン層、ドレイン層に接するｎ⁻ＳｉＣ層１１をドリフト層、ドリフト層上に形成されたｎ^＋ＳｉＣ層１２をソース層、ソース層からドリフト層の所定深さまでトレンチ溝を形成してドリフト層の一部をチャネル領域とし、トレンチ溝を充填するｐ型多結晶Ｓｉをゲート領域とする接合ＦＥＴにおいて、チャネル片側のゲート領域をソース電極と短絡させてダイオードのｐエミッタとする。 （もっと読む）

【課題】発熱領域が集中して配置されていることによって熱抵抗が増大することを防止し、チップ面積を大きくすることなく発熱領域を分散させる、半導体装置のセル配置方法を提供する。
【解決手段】単位ＦＥＴをゲートフィンガー電極複数本をまとめて一個のセル１１とし、チップの長手方向にフィンガー電極を平行にして配置する。各セル１１間の隙間に、ソースフィンガー電極13ａを接続したバイアホール１２付ソース電極配線１３と、ゲートフィンガー電極１４aを接続したゲート電極配線１４と、ドレインフィンガー電極１５aを接続したドレイン電極配線１５を対称性を鑑みて配置し、ドレインバスライン１６に接続され、同様に各ゲート電極配線はゲートバスライン１７に接続されている。従来十分できなかった長手方向の放熱が、そのセル間隔を基板厚程度としているので、熱は長手横方向にも拡散しながら下部のヒートシンクへと有効に放熱される。 （もっと読む）

【課題】ｎ因子を増加させることなくショットキー障壁の高さを電力損失が小さくなる所望の値に制御可能なショットキー接合型半導体装置の製造方法を提供する。
【解決手段】本発明のショットキー接合型半導体装置は、ｎ型の４Ｈ−ＳｉＣ単結晶基板上に形成されたｎ型の４Ｈ−ＳｉＣエピタキシャル層の表面にモリブデンからなるショットキー電極が形成されてなるショットキー接合型半導体装置であって、該４Ｈ−ＳｉＣ単結晶基板の裏面に、オーミック電極として機能するように熱処理が施されたオーミック電極を有し、６００〜９００℃での熱処理により該４Ｈ−ＳｉＣエピタキシャル層と該ショットキー電極との界面で合金化反応を起こすことで形成された合金層を該界面に有し、かつ、ｎ因子が１．０５以下であり、かつショットキー障壁高さが１．２〜１．２７ｅＶの範囲にあることを特徴とする。 （もっと読む）