【課題】静電容量と抵抗の値が異なる複数のスナバ回路を用意する必要がなく、且つ逆バイアス時に還流ダイオードに発生する振動現象の収束時間を短縮できる半導体装置及び電力変換装置を提供する。
【解決手段】アノード端子３００とカソード端子４００からなる一対の接続端子と、一対の接続端子間に接続されたユニポーラ動作する還流ダイオード１００と、一対の接続端子間に還流ダイオード１００と並列接続され、少なくともキャパシタ２１０と抵抗２２０を含む半導体スナバ回路２００と備え、半導体スナバ回路２００のキャパシタ２１０と抵抗２２０の値が可変である。 （もっと読む）

【課題】、環流ダイオードの逆回復動作時に発生する電流及び電圧の振動現象の収束時間を短縮可能な半導体装置を提供する。
【解決手段】半導体装置１０は、ユニポーラ型の還流ダイオード１００と、還流ダイオード１００に並列接続され、かつ、キャパシタ２１０および抵抗２２０を有する半導体スナバ２００とを備えている。半導体スナバ２００は、キャパシタ２１０または抵抗２２０と接続される第１電極１３と、第１電極１３と絶縁されつつ、第１電極１３と同一主面上に形成されて、キャパシタ２１０または抵抗２２０と接続される第２電極１４とを有する。 （もっと読む）

【課題】還流ダイオードの逆回復動作時に生じる振動現象の収束時間を低減することが可能な半導体装置を提供する。
【解決手段】 ユニポーラ動作をする還流ダイオード１００と、還流ダイオード１００に並列接続され、半導体基板領域を含む半導体スナバ２００とを備える。半導体スナバ２００は、還流ダイオード１００の逆バイアス時に少なくとも前記基板領域の一端側に形成されるキャパシタ２１０と、基板領域の一部を含む抵抗２２０と、還流ダイオード１００の順バイアスに対して逆阻止状態となるように、基板領域の少なくとも一部に形成された逆阻止型ダイオード２２２とを含む。 （もっと読む）

【課題】環流ダイオードの逆回復動作時に発生する電流及び電圧の振動現象の収束時間を短縮可能な半導体装置を提供する。
【解決手段】半導体装置１０は、ユニポーラ型の還流ダイオード１００と、還流ダイオード１００に対し並列接続され、基板領域２１とキャパシタ２１０と抵抗２２０とを含む半導体スナバ２００とを備えている。抵抗２２０の少なくとも一部が、半導体スナバ２００の基板領域２１の一主面上に直接的にもしくは間接的に形成された、導電性材料からなる膜状の導電層１７を含み、かつ、抵抗２２０に電流が流れる際に、導電層１７に流れる電流の経路の少なくとも一部が、膜厚方向以外の方向へ流れる。 （もっと読む）

【課題】環流ダイオードの逆回復動作時に発生する電流及び電圧の振動現象の収束時間を短縮する。
【解決手段】半導体装置１は、還流ダイオードＤと、還流ダイオードＤに対し並列に接続され、且つ、キャパシタＣと抵抗Ｒを有する半導体スナバ２を備え、環流ダイオードＤの遮断状態における静電容量に対するキャパシタＣの静電容量の比が０．１以上になっている。このような構成によれば、振動現象の収束効果が高くなるように半導体スナバ２を構成するキャパシタＣの静電容量が設定されているので、環流ダイオードＤの逆回復動作時に発生する電流及び電圧の振動現象の収束時間を短縮することができる。 （もっと読む）

【課題】ＳｉＣを素材として採用することで本来得られる特性をより確実に得ることが可能な半導体装置およびその製造方法を提供する。
【解決手段】ＪＦＥＴ１は、少なくとも上部表面１４Ａが炭化珪素からなるウェハ１０と、上部表面１４Ａ上に形成されたゲートコンタクト電極２１とを備える。ウェハ１０は、上部表面１４Ａを含むように形成されたイオン注入領域である第１のｐ型領域１６を含む。第１のｐ型領域１６は、上部表面１４Ａを含むように配置されるベース領域１６Ａと、突出領域１６Ｂとを含む。ベース領域１６Ａは、上部表面１４Ａに沿った方向における幅ｗ_１が、突出領域１６Ｂの幅ｗ_２よりも広い。ゲートコンタクト電極２１は、平面的に見てその全体が第１のｐ型領域１６に重なるように、第１のｐ型領域１６に接触して配置されている。 （もっと読む）

【課題】ノーマリオフ型の接合ＦＥＴにおいて、耐圧の向上とオン抵抗の低減とを両立することができる技術を提供する。
【解決手段】炭化シリコンを基板材料として使用した接合ＦＥＴにおいて、ゲート領域ＧＲとチャネル形成領域との間のｐｎ接合近傍に、ゲート領域ＧＲに導入されている不純物とは逆導電型であり、チャネル形成領域に導入されている不純物と同じ導電型の不純物を導入する。これにより、ｐｎ接合の不純物プロファイルを急峻にするとともに、チャネル形成領域のうち、ゲート領域ＧＲとｐｎ接合を形成する接合領域の不純物濃度が、チャネル形成領域の中央領域の不純物濃度およびエピタキシャル層ＥＰＩの不純物濃度よりも高くする。 （もっと読む）

【課題】ドレイン電極からのホールリークが防止された横型のＦＥＴを提供することを課題とする。
【解決手段】基板の表面上に形成された第１導電型のチャネル層と、前記チャネル層上に形成されたソース電極、ドレイン電極及びゲート電極とを備え、前記ソース電極及びドレイン電極を前記チャネル層とオーミックコンタクトさせて電界効果型トランジスタを構成し、前記ドレイン電極の下部の前記チャネル層に第１導電型の拡散領域を備え、前記拡散領域が、式（１）Ｎｓ≧ε×Ｖｍａｘ／（ｑ×ｔ）（式中、εは前記チャネル層の誘電率［Ｆ／ｍ］、Ｖｍａｘは前記電界効果型トランジスタの仕様最大電圧［Ｖ］、ｑは電荷量（１．６０９×１０^-19）［Ｃ］、ｔは前記基板の表面から前記拡散領域の底面までの距離［ｍ］である）で表されるシート不純物濃度Ｎｓ［ｃｍ^-2］を有していることを特徴とする電界効果型トランジスタにより上記課題を解決する。 （もっと読む）

半導体デバイス及びデバイスを製造する方法が記載される。デバイスは、接合型電界効果トランジスタ（ＪＦＥＴｓ）である。デバイスは、スロープの側壁を有する隆起領域を備え、該側壁は内側にテーパー形状である。側壁は、垂直線から５°以上の角度を形成し、側壁の上部部分は、垂直線から＜５°の角度を形成する。デバイスは、垂直（すなわち、０°）又はほぼ垂直の入射イオン注入を用いて、生成される。デバイスは、相対的に均一の側壁ドーピングを有し、角度を有する注入を用いずに、生成される。 （もっと読む）

【課題】ショットキー接触を発生させることなく、炭素の析出を抑制することにより配線の密着性を向上したオーミック電極を有する炭化珪素半導体装置およびその製造方法を提供する。
【解決手段】
ＳｉＣ半導体装置においてオーミック電極を形成する際に、ＳｉＣ層１１の一方の主表面上には、１種の第１の金属元素からなる、第１の金属層１２を形成する。また、第１の金属層の、ＳｉＣ層１１と対向する表面とは反対側の表面上（図１における上側）に、ＳｉからなるＳｉ層１３を形成する。このようにして形成した積層構造１０Ａに対して熱処理を行なう。以上により、電極の表面層への炭素原子の析出や、ＳｉとＳｉＣとによるショットキー接触の形成が抑制された、配線との良好な密着性を示すオーミック電極を有する炭化珪素半導体装置を得ることができる。 （もっと読む）

【課題】金属酸化物半導体（ＭＯＳ）デバイス中の、ＧｅやＩＩＩ−Ｖ化合物（例えばＧａＡｓまたはＩｎＧａＡｓ）のような高移動度半導体化合物チャネル中の、フェルミレベルピンニング（ＦＬＰ）を低減（回避）する方法の提供。
【解決手段】半導体化合物１１上のゲート誘電体１９上にゲート電極２０を形成し、水素アニール２１を実施する。水素はゲート電極のＰｔやＰｄのような貴金属による触媒作用により原子状水素を形成しアニールを行い半導体化合物１１とゲート誘電体１９との界面を界面をパッシベートし、更には欠陥を回復する。 （もっと読む）

【課題】チャネルの低い抵抗を維持するとともに、ドリフト層の高い耐圧を維持するＳｉＣ半導体装置およびＳｉＣ半導体装置の製造方法を提供する。
【解決手段】ＳｉＣ半導体装置は、ＳｉＣ基板１０１、第１半導体層、ベース領域１０５、第２半導体層、ゲート領域１０９およびソース領域１１３を備えている。ＳｉＣ基板１０１は、｛０００１｝面に対して３０°以上６０°以下傾斜した主面１０１ａを有する。第１半導体層は、主面１０１ａ上に形成される。ベース領域１０５は、表面１０３ａの一部に形成される。第２半導体層は、表面１０３ａ上に形成される。ゲート領域１０９は、表面１０７ａの一部に形成され、第２半導体層を挟んでベース領域１０５と対向する位置に形成される。ソース領域１１３は、表面１０７ａの一部に形成され、ゲート領域１０９と隣り合い、かつベース領域１０５と対向する位置に形成される。 （もっと読む）

【課題】簡単な構成によって、一時的な過電流による接合型電界効果トランジスタの発熱を抑制するとともに、接合型電界効果トランジスタの過熱状態を検知することができる接合型電界効果トランジスタの駆動装置および駆動方法を提供する。
【解決手段】電流検知部９０でモニタする電流が閾値電流を超えた場合、接合型電界効果トランジスタ（ＪＦＥＴ）３２をターンオンするときのゲート電圧をＰＮ接合のビルトイン電圧より大きくする。これにより、ＪＦＥＴ３２のオン抵抗を低減させてＪＦＥＴ３２の発熱を抑制する。さらに、オン状態のＪＦＥＴ３２に流れるゲート電流ＩＧの温度依存性を利用することによって、ＪＦＥＴ３２の温度の値を簡単に求めることができる。 （もっと読む）

【課題】オーミック電極の接触抵抗を低減するとともに高い耐圧特性を実現することが可能な炭化珪素半導体装置を提供する。
【解決手段】半導体装置１は、基板２と不純物層としてのｐ⁺領域２５とを備える。基板２は炭化珪素からなり、転位密度が５×１０^３ｃｍ^−２以下であって、導電型は第１導電型（ｎ型）である。ｐ^＋領域２５は、基板上に形成され、前記第１導電型とは異なる第２導電型の導電性不純物濃度が１×１０^２０ｃｍ^−３以上５×１０^２１ｃｍ^−３以下である。 （もっと読む）

半導体素子用のガードリング構造。ガードリング構造は、第１層および第１層の上面に第２層を有する半導体積層体と、第１層内に形成されたゲート構造と、第１層内に形成されたガードリングとを有する。第２層は、第１層のドーパント濃度よりも高いドーパント濃度を有する。ゲートおよびガードリングは、単一のマスクを用いて同時に形成される。
（もっと読む）

例示のエッジ終端構造は、半導体素子の周囲に電場停止層を形成することによって、ウエハから切断され実装された後に半導体素子の降伏電圧を維持する。電場停止層は、ドリフト層またはチャネル層のようなエッジ終端構造が提供された層のものより高いドーパント濃度を有する。電場停止層は、素子の周囲に高濃度でドープされた材料を保護し維持するため、素子の製造工程、すなわちメサエッチング中に素子の周囲を選択的にマスキングすることによって形成される。
（もっと読む）

【課題】ノーマリオフ特性が実現され、飽和電流値低下が生じず、ゲート電圧に対するドレイン・ソース間電流特性が良好なＨＥＭＴを実現する半導体装置を提供する。
【解決手段】第１半導体層１３１と、第１半導体層１３１の主面１３５上に積層され、第１半導体層１３１の主面１３５側に２ＤＥＧ層１３７を生じさせる第２半導体層１３３と、第１半導体層１３１及び第２半導体層１３３と比して電子親和力χが大きい半導体材料からなり、２ＤＥＧ層１３７と電気的に接続された第３半導体層１３９と、第２半導体層１３３及び第３半導体層１３９上に設けられた絶縁膜１５７と、第３半導体層１３９にオーミック接続される第１電極１５１と、第２半導体層１３３及び第３半導体層１３９上に絶縁膜１５７を介して設けられた第２電極１５３と、第１電極１５１との間に第２電極１５３を介在させ、２ＤＥＧ層１３７と電気的に接続された第３電極１５５とを備える。 （もっと読む）

【課題】最高動作温度が高くドレイン電流密度が大きい、かつ、長時間の大電力動作にも耐える信頼性のある、実用的なダイヤモンドＦＥＴを提供すること。
【解決手段】ダイヤモンド結晶１を用意し、マイクロ波ＣＶＤ装置のリアクター内で水素プラズマ（Ｈで表す）を照射し、水素を含む表面層２を形成する（図１（ａ））。第1の表面層２上の一部の領域に、空間的に分離して、厚さ６００ｎｍの金薄膜３１、３２を蒸着する。これは、各ソース電極３１、ドレイン電極３２になる。ソース電極３１とドレイン電極３２との間に、空間的に分離して、Ａｌ薄膜４を蒸着する（図１（ｃ））。このＡｌ薄膜４はゲート電極４になる。試料にＮＯ_２を供給し、第１の表面層２上に第２の表面層５を形成する（図１（ｄ））。露出した第２の表面層５全体を覆うように保護層６を第２の表面層５上に堆積させる（図１（ｅ））。 （もっと読む）

【課題】ｐ型コンタクト抵抗を低減でき、素子のスイッチングスピードを下げないようにすることができる炭化珪素半導体装置およびその製造方法を提供する。
【解決手段】半導体基板６のうち第１〜第３コンタクトホール１２〜１４から露出した部位に、炭化珪素とＡｌとＮｉとが反応してそれぞれ形成された合金層１５が設けられている。この合金層１５におけるＡｌとＮｉとの元素組成比は１：４．６〜１：１０．６であり、合金層１５の厚さは２０ｎｍ以上１００ｎｍ以下になっている。これにより、合金層１５と半導体基板６とがオーミック接触となり、低いコンタクト抵抗率を得ることが可能となる。 （もっと読む）

【課題】ゲート電極破壊が起こらず、高電圧で安定して動作し、かつリーク電流を低減することができるヘテロ接合電界効果トランジスタを提供すること。
【解決手段】基板１の表面上にチャネル層２および障壁層３がこの順で積層された半導体層Ｓと、半導体層Ｓ上のトランジスタ領域１１に形成されたトランジスタ部１１Ａおよびホール抜き領域１２に形成されたホール抜き部１２Ａと、トランジスタ領域１１とホール抜き領域１２との間の半導体層Ｓの一部を選択除去して設けられた絶縁部１０とを備え、ホール抜き部１２Ａにおけるホール抜き電極８と第２ドレイン電極９の間でアバランシェ降伏が生じるように、ホール抜き電極８と第２ドレイン電極９の間の耐圧が、トランジスタ部１１Ａのゲート電極と第１ドレイン電極との間の耐圧よりも小さく設定されたことを特徴とするヘテロ接合電界効果トランジスタ。 （もっと読む）