【課題】光電変換素子に光が達しない領域を抑制すること、発電効率が悪化するのを抑制すること、及び電圧変換素子の作製コストを抑制することを課題とする。
【解決手段】透光性を有し、ｎ型半導体層、真性半導体層、及びｐ型半導体層を有する光電変換素子と、当該光電変換素子と重畳し、酸化物半導体膜をチャネル形成領域に有する電圧変換素子と、当該光電変換素子及び電圧変換素子を電気的に接続する導電素子とを有する光電変換装置に関する。当該光電変換素子は太陽電池である。当該電圧変換素子は、酸化物半導体膜をチャネル形成領域に有するトランジスタを有する。当該電圧変換素子は、ＤＣ−ＤＣコンバータである。 （もっと読む）

【課題】本発明は、表面平滑性に優れ、薄膜素子の特性劣化を抑制することが可能な薄膜素子用基板が得られる新規な薄膜素子用基板の製造方法を提供することを主目的とする。
【解決手段】本発明は、金属基材に薬液処理を施す金属基材表面処理工程と、上記金属基材上にポリイミド樹脂組成物を塗布して絶縁層を形成する絶縁層形成工程とを有し、上記絶縁層の表面粗さＲａが３０ｎｍ以下であることを特徴とする薄膜素子用基板の製造方法を提供することにより、上記目的を達成する。 （もっと読む）

【課題】ＳＯＩ構造の縦型のＭＩＳＦＥＴの提供
【解決手段】Ｓｉ基板１上に、一部に空孔４を有する絶縁膜２が設けられ、空孔４上及び絶縁膜２の一部上に横方向半導体層６が設けられ、半導体層６の側面の一部に導電膜３が接して設けられ、絶縁膜２により素子分離されている。半導体層６上の、空孔４直上部に縦方向半導体層７が設けられ、半導体層７の上部にドレイン領域（１０，９）が設けられ、離間し、相対して下部にソース領域８が設けられ、ソース領域８は延在して、半導体層６全体に設けられている。半導体層７の全側面には、ゲート酸化膜１１を介してゲート電極１２が設けられ、ドレイン領域１０、ゲート電極１１及び導電膜３を介したソース領域８には、バリアメタル１８を有する導電プラグ１９を介してバリアメタル２１を有する配線２２が接続されている縦型のＭＩＳＦＥＴ。 （もっと読む）

【課題】本発明は、表面平滑性に優れ、薄膜素子の特性劣化を抑制することが可能な薄膜素子用基板の製造方法を提供することを主目的とする。
【解決手段】本発明は、所定の方法で算出した相対溶存酸素飽和率が９５％以下となるように、ポリイミド樹脂組成物を脱気する脱気工程と、金属基材上に、上記ポリイミド樹脂組成物を塗布して絶縁層を形成する絶縁層形成工程とを有し、上記絶縁層の表面粗さＲａが３０ｎｍ以下であることを特徴とする薄膜素子用基板の製造方法を提供することにより、上記目的を達成する。 （もっと読む）

【課題】電流駆動能力を大きくできる静電対策素子を備える電子装置を提供する。
【解決手段】複数のスイッチング素子２０が配置されたスイッチング素子配置領域１０と、スイッチング素子配置領域１０の外側に設けられ、複数の非線形素子６０、７０が配置された保護素子配置領域５０とを備え、非線形素子６０、７０はスイッチング素子２０を静電気から保護する保護素子であり、非線形素子６０、７０の活性層が酸化物半導体で構成され、活性層の幅がソース電極とドレイン電極の幅よりも大きく、スイッチング素子２０の活性層が酸化物半導体で構成され、活性層の幅がソース電極とドレイン電極の幅よりも小さく、スイッチング素子２０よりも非線形素子６０、７０の方が電流が流れやすい。 （もっと読む）

【課題】良好な電気的性能を有する半導体デバイスを効率よく製造可能な金属アルコキシド溶液を提供する。
【解決手段】下記一般式Ｉで表される金属アルコキシド化合物と、それぞれ一般式IIで表される金属アルコキシド化合物であって一般式II中のＭが異なる２種の金属アルコキシド化合物と、が連結して形成された複合アルコキシドを含有し、前記複合アルコキシド全体における比率Ｚｎ／Ｍが０．２〜１．５の範囲であり且つ前記Ｍで表される２つの元素の比率が０．０５〜２０の範囲であり、１〜１００ｍＰａ・ｓの粘度を有する半導体デバイス用金属アルコキシド溶液。
Ｚｎ（ＯＲ^１）_２ ・・・［Ｉ］
Ｍ（ＯＲ^２）_３ ・・・［II］
（式中、Ｍはアルミニウム、鉄、インジウム及びガリウムの中のいずれか１つの元素であり、Ｒ^１及びＲ^２はそれぞれ同一でも異なってもよく、炭素数が１〜２０の置換又は無置換のアルキル基を表す。） （もっと読む）

【課題】不良を抑制しつつ微細化を達成した半導体装置の提供を目的の一とする。または、良好な特性を維持しつつ微細化を達成した半導体装置の提供を目的の一とする。
【解決手段】絶縁層と、絶縁層中に埋め込まれたソース電極、およびドレイン電極と、絶縁層表面、ソース電極表面、およびドレイン電極表面、の一部と接する酸化物半導体層と、酸化物半導体層を覆うゲート絶縁層と、ゲート絶縁層上のゲート電極と、を有し、絶縁層表面の一部であって、酸化物半導体層と接する領域は、その二乗平均平方根粗さ（ＲＭＳ）が１ｎｍ以下であり、絶縁層表面の一部とソース電極表面との高低差、または絶縁層表面の一部とドレイン電極表面との高低差は、５ｎｍ未満の半導体装置である。 （もっと読む）

【課題】アクティブマトリクス型の液晶表示装置の画面の大面積化を可能とするゲート電
極とゲート配線を提供することを第１の課題とする。
【解決手段】同一基板上に表示領域と、表示領域の周辺に設けられた駆動回路と、を有し
、表示領域は、第１の薄膜トランジスタを有し、駆動回路は、第２の薄膜トランジスタを
有し、第１の薄膜トランジスタと第２の薄膜トランジスタは、リンがドープされたシリコ
ンでなるゲート電極を有し、ゲート電極は、チャネル形成領域の外側に設けられた接続部
でアルミニウムまたは銅を主成分とする層とタンタル、タングステン、チタン、モリブデ
ンから選ばれた少なくとも１種を主成分とする層とを有する配線と電気的に接続する。 （もっと読む）

【課題】プラスチックフィルム基板などの柔軟性を有するフレキシブル基板に転写後のデバイスに対してＦＰＣを圧着する際、クラック等の不良発生を防止する。
【解決手段】転写する被剥離層として、素子を有する回路を含む層４０５ａと、端子電極４０５ｂとを形成し、その上にクラックを防止するための樹脂からなる保護層４０５ｃを形成す。ＦＰＣの接続を行う部分において、端子電極の電極面が露出している。ＦＰＣ４０７を圧着して異方性導電フィルム４０６により接続を行う。この圧着工程において、保護層４０５ｃによって配線が保護されているため、加圧変形によるクラックの発生を防止することができる。 （もっと読む）

【課題】プロセスウィンドウが広く、特性安定性が高い電界効果型トランジスタを提供する。
【解決手段】ゲート電圧を印加するためのゲート電極と；電流を取り出すためのソース電極及びドレイン電極と；前記ソース電極及びドレイン電極に隣接して設けられ、ｎ型酸化物半導体からなる活性層と；前記ゲート電極と前記活性層との間に設けられたゲート絶縁層と；を備える電界効果型トランジスタであって、前記酸化物半導体が、３価、４価、５価および６価の少なくとも１つのカチオンを導入することによりｎ型ドーピングされた結晶組成化合物であることを特徴とする電界効果型トランジスタを提供することにより上記課題を解決する。 （もっと読む）

【課題】電気特性が良好な薄膜トランジスタを、生産性高く作製する方法を提供する。
【解決手段】第１のゲート電極と、第１のゲート電極とチャネル領域を挟んで対向する第２のゲート電極とを有するデュアルゲート型の薄膜トランジスタのチャネル領域の形成方法において、結晶粒の間に非晶質半導体が充填される微結晶半導体膜を形成する第１の条件で第１の微結晶半導体膜を形成した後、結晶成長を促進させる第２の条件で、第１の微結晶半導体膜上に第２の微結晶半導体膜を形成する。 （もっと読む）

【課題】紫外線の影響により特性が悪化することを防止することが可能である。
【解決手段】アクティブマトリクス表示装置は、波長２００ｎｍから３２０ｎｍにおける光線透過率が１０％以下であり、波長４５０ｎｍ、波長５４０ｎｍおよび波長６２０ｎｍにおける光線透過率が８０％以上であるプラスチック基板２上に、酸素（Ｏ）と窒素（Ｎ）の混合物で、酸素（Ｏ）に対する窒素（Ｎ）の比（Ｎ数密度／Ｏ数密度）が０乃至２である非金属元素を含む半導体層７をチャネルに用いて形成した薄膜トランジスタ１を有する。また、波長２００ｎｍから３７０ｎｍにおける光線透過率が１０％以下である遮光層８を有し、波長４５０ｎｍ、波長５４０ｎｍおよび波長６２０ｎｍにおける光線透過率が８０％以上であるプラスチック基板２上に、酸素（Ｏ）と窒素（Ｎ）の混合物で酸素（Ｏ）に対する窒素（Ｎ）の比（Ｎ数密度／Ｏ数密度）が０乃至２である非金属元素を含む半導体層をチャネルに用いて形成した薄膜トランジスタ１を有する。 （もっと読む）

【課題】高周波動作向けの半導体装置を高性能化させる。
【解決手段】シリコン基板Ｓ１上に形成された抵抗素子ＴＤＲ１および不揮発性メモリＮＶＭ１を有する半導体装置であって、不揮発性メモリＮＶＭ１は、シリコン基板Ｓ１上に埋め込み酸化層ＢＯＸ１を介して配置されたシリコン層ＳＯＩ１に形成されている。特に、抵抗素子ＴＤＲ１と不揮発性メモリＮＶＭ１とは互いに電気的に接続され、不揮発性メモリＮＶＭ１のオン状態またはオフ状態により、抵抗素子ＴＤＲ１の導通状態または非導通状態が切り替わる。 （もっと読む）

【課題】電荷注入効率の高いｐ型有機薄膜トランジスタ、および、金属酸化物を電荷注入層として用いても、金属酸化物が溶解することで電極剥離を起こすことのないｐ型有機薄膜トランジスタの製造方法、ならびに、この製造方法に用いる塗布溶液を提供する。
【解決手段】ｐ型有機薄膜トランジスタ１０Ａは、絶縁基板１１上に設けられたゲート電極１２と、ゲート電極１２を被覆して設けられたゲート絶縁層１３と、ゲート絶縁層１３上に設けられたソース電極１４ａおよびドレイン電極１４ｂと、ソース電極１４ａおよびドレイン電極１４ｂの表面に設けられた金属酸化物層１５と、ゲート絶縁層１３上、かつ金属酸化物層１５が形成されたソース電極１４ａとドレイン電極１４ｂとの間に設けられたｐ型有機半導体層１６と、を備えたことを特徴とする。 （もっと読む）

【課題】キャリア移動度を高く、かつ、動作のための印加電圧を低くしつつ、オフ電流が低いトラジスタを提供すること。
【解決手段】基板上にて互いに離間したソース電極及びドレイン電極を有し、前記基板上における前記ソース電極と前記ドレイン電極との間にチャネル部を有し、前記チャネル部上に所定の間隔をおいてゲート電極を有し、前記チャネル部は、カーボンナノチューブ又はグラフェン若しくは金属ナノワイヤーよりなり、前記基板は、表面において、前記チャネル部と立体交差する複数の導体線が周期的にパターンニングされた導体パターンを有する。 （もっと読む）

【課題】活性層として用いた酸化物薄膜の安定化と高品質化を実現した薄膜トランジスタをプラスチック基板上に搭載した薄膜トランジスタ搭載基板の製造方法を提供する。
【解決手段】プラスチック基板１０の上又はその上方に活性層となるアモルファス酸化物薄膜１３を形成する工程と、そのアモルファス酸化物薄膜１３をパターニングする工程と、そのアモルファス酸化物薄膜１３をジュール加熱する工程とをその順で少なくとも有する。ジュール加熱工程は、プラスチック基板１０にプラスチック基板１０のガラス転移温度以上の温度を一定時間与えず、且つアモルファス酸化物薄膜１３をアモルファス相のままで所定の抵抗率に制御する工程である。 （もっと読む）

【課題】基板の大面積化を可能とするとともに、結晶性の優れた酸化物半導体層を形成し、所望の高い電界効果移動度を有するトランジスタを製造可能とし、大型の表示装置や高性能の半導体装置等の実用化を図る。
【解決手段】基板上に第１の多元系酸化物半導体層を形成し、第１の多元系酸化物半導体層上に一元系酸化物半導体層を形成し、５００℃以上１０００℃以下、好ましくは５５０℃以上７５０℃以下の加熱処理を行って表面から内部に向かって結晶成長させ、第１の単結晶領域を有する多元系酸化物半導体層、及び単結晶領域を有する一元系酸化物半導体層を形成し、単結晶領域を有する一元系酸化物半導体層上に第２の単結晶領域を有する多元系酸化物半導体層を積層する。 （もっと読む）

エンハンスメント・モードＧａＮ ＭＯＳＦＥＴ（１００）が、ＡｌＧａＮ（又はＩｎＡｌＧａＮ）障壁層（１１８）上のＳｉＯ_２／Ｓｉ_３Ｎ_４ゲート絶縁層（１２４）を用いて形成される。ＳｉＯ_２／Ｓｉ_３Ｎ_４ゲート絶縁層（１２４）のＳｉ_３Ｎ_４部分（１２０）は、ゲート絶縁層（１２４）と障壁層（１１８）との間の接合での界面準位の形成を低減させ、ＳｉＯ_２／Ｓｉ_３Ｎ_４ゲート絶縁層（１２４）のＳｉＯ_２部分（１２２）は、漏れ電流を著しく低減させる。

（もっと読む）

【課題】複雑な作製工程を必要とせず、消費電力を抑えることができる記憶装置、当該記憶装置を用いた半導体装置の提供を目的の一つとする。
【解決手段】インバータまたはクロックドインバータなどの、入力された信号の位相を反転させて出力する位相反転素子を用いた記憶素子内に、データを保持するための容量素子と、当該容量素子における電荷の蓄積及び放出を制御するスイッチング素子とを設ける。上記スイッチング素子には、酸化物半導体をチャネル形成領域に含むトランジスタを用いる。位相反転素子への電源電圧の印加を停止する場合、データを容量素子に記憶させることで、位相反転素子への電源電圧の供給を停止しても、容量素子においてデータを保持させる。 （もっと読む）

【課題】基板の大面積化を可能とするとともに、結晶性の優れた酸化物半導体層を形成し、所望の高い電界効果移動度を有するトランジスタを製造可能とし、大型の表示装置や高性能の半導体装置等の実用化を図る。
【解決手段】基板上に一元系酸化物半導体層を形成し、５００℃以上１０００℃以下、好ましくは５５０℃以上７５０℃以下の加熱処理を行って表面から内部に向かって結晶成長させ、単結晶領域を有する一元系酸化物半導体層を形成し、単結晶領域を有する一元系酸化物半導体層上に単結晶領域を有する多元系酸化物半導体層を積層する。 （もっと読む）