【課題】可撓性を有し、曲げ等の物理的変化に対して耐性を有する半導体装置および当該
半導体装置の作製方法を提供することを目的とする。
【解決手段】可撓性を有する基板上に設けられた、半導体膜、半導体膜上にゲート絶縁膜
を介して設けられたゲート電極およびゲート電極を覆って設けられた層間絶縁膜とを有す
る複数のトランジスタと、複数のトランジスタの間に設けられた屈折部分とを有し、屈折
部分は、層間絶縁膜に設けられた開口部に層間絶縁膜より弾性率が低い物質が充填されて
設けられている。また、本発明では、開口部に充填する物質として他にも、層間絶縁膜よ
りガラス転移点が低い物質や塑性を有する物質を設けることができる。 （もっと読む）

【課題】折り曲げ耐性が向上したコプレナ型の酸化物半導体を提供し、また、コンタクトホールを精巧に形成するコプレナ型の酸化物半導体の製造方法を提供する。
【解決手段】絶縁性を有する基板と、前記基板上に配置され、チャネル領域及び電極接続領域を有する酸化物半導体層と、前記酸化物半導体層上に配置され、コンタクトホールを有するゲート絶縁層と、前記ゲート絶縁層上に配置されたソース電極、ドレイン電極、及びゲート電極と、を有するコプレナ型の酸化物半導体素子であって、前記ゲート絶縁層は、架橋ポリマーで形成されていることを特徴とするコプレナ型の酸化物半導体素子とその製造方法。 （もっと読む）

【課題】低温成膜可能な酸化物で半導体膜を形成した逆スタガ型薄膜トランジスタであって、半導体膜上に形成した保護膜の紫外線等に対する耐光性と耐環境安定性を向上させてなる薄膜トランジスタ及びその製造方法を提供する。
【解決手段】基板１上にパターン形成されたゲート電極２と、ゲート電極２を覆うゲート絶縁膜３と、ゲート絶縁膜３上にパターン形成された酸化物半導体膜４と、酸化物半導体膜４上にパターン形成されたソース電極６Ｓ及びドレイン電極６Ｄと、ソース電極６Ｓ及びドレイン電極６Ｄ間に露出する酸化物半導体膜４を少なくとも覆う保護膜７とを有するボトムゲートトップコンタクト構造の薄膜トランジスタ１０であって、保護膜７を、酸化物半導体材料で形成する。このとき、酸化物半導体膜４及び保護膜７が、ＩｎＭＺｎＯ（ＭはＧａ，Ａｌ，Ｆｅのうち少なくとも１種）を含むアモルファス酸化物である酸化物半導体材料からなることが好ましい。 （もっと読む）

【課題】転写プロセスを用いずに、所期のグラフェンを制御性良く容易且つ確実に安定形成し、信頼性の高い高性能の微細な電子デバイスを実現する。
【解決手段】基板１上に絶縁層２を形成し、絶縁層２に空隙２Ａを形成し、空隙２Ａに触媒材料４を充填し、絶縁層２における触媒材料４の露出面４ａにグラフェン５を形成し、絶縁層２上でグラフェン５の両端部に接続するように一対の電極５，６を形成し、グラフェン５を一部除去してグラフェンリボン８を形成し、グラフェンリボン８の除去された部位である間隙２Ａ１，２Ａ２を通じて触媒材料４を除去する。 （もっと読む）

【課題】フレキシブルな基板を用いても、高い精度で薄膜トランジスタを形成することができる薄膜トランジスタの製造装置およびその製造方法を提供する。
【解決手段】本発明は、基板上に薄膜トランジスタを製造する製造装置であり、基板に関する基板情報を取得する取得部と、取得部で得られた基板に関する基板情報に基づいて、基板の伸縮強度が高い方向を特定し、伸縮強度が高い方向と薄膜トランジスタのチャネル領域を挟んでソース電極およびドレイン電極が配置される配置方向とが直交するように薄膜トランジスタを形成する向きを設定する設定部とを有する。 （もっと読む）

【課題】薄膜フィルム試料を処理するシステム、並びに薄膜フィルム構造を提供する。
【解決手段】フィルム試料１７０の一区画の特定部分の第１部分を融解させるべく照射ビームパルスの第１パルスの第１小ビームで照射して、この第１部分が少なくとも部分的に融解して自ずと再凝固して結晶化し、それぞれの隣接する第１部分どうしの間に第１未照射部分が残る。特定部分の第１小ビームによる照射の後に、この特定部分を、この特定部分の第２部分を融解させるべく照射ビームパルスの第２パルスの第２小ビームで再び照射して、この第２部分が少なくとも部分的に融解して自ずと再凝固して結晶化し、それぞれの隣接する第２部分どうしの間に第２未照射部分が残る。再凝固して結晶化した第１部分及び前記第２部分は、フィルム試料の領域内で互いに間に入り合う。これに加えて、第１部分が第１画素に対応し、第２部分が第２画素に対応する。 （もっと読む）

【課題】包囲型ゲート電極及び空孔付きの歪みＳＯＩ構造のＭＩＳＦＥＴの提供
【解決手段】
半導体基板１上に第１の絶縁膜２が設けられ、第１の絶縁膜２上に第２の絶縁膜３が選択的に設けられ、第２の絶縁膜３上に選択的に一対の第１の半導体層６が設けられ、第１の半導体層６にそれぞれ１側面を接し、空孔５上に一対の第２の半導体層８が設けられ、第２の半導体層８間に２側面を接し、残りの周囲にゲート絶縁膜１４を介してゲート電極１５に包囲された、歪み構造の第３の半導体層７が設けられ、第１及び第２の半導体層（６、８）には概略ソースドレイン領域（１０、１１、１２、１３）が設けられ、第３の半導体層７には概略チャネル領域が設けられ、ソースドレイン領域（１０、１３）及び包囲型ゲート電極１５には配線体（１９、２０、２２、２３）が接続されているＭＩＳＦＥＴ。 （もっと読む）

【課題】フレキシブルな基板を用いても、高い精度で薄膜トランジスタを形成することができる薄膜トランジスタの製造装置およびその製造方法、ならびにプログラムを提供する。
【解決手段】本発明は、基板上にゲート電極、ゲート絶縁層、半導体層、ソース電極およびドレイン電極が少なくとも設けられた薄膜トランジスタの製造方法である。ソース電極およびドレイン電極を形成する工程において、基板の歪み、または基板の伸縮率に基づいて、露光データを、スケーリング処理を用いて薄膜トランジスタのチャネル長を固定した状態で補正して第１の補正データを作成する。この第１の補正データに基づいて、ソース電極およびドレイン電極の形成領域にレーザ光を照射し、その形成領域を親液性にする。この形成領域に、ソース電極およびドレイン電極となる液滴を、打滴データに基づいて打滴する。 （もっと読む）

【課題】複雑な工程を経ることなく、通常の半導体製造装置を使用して、低コストで、半導体装置の、低電圧動作、高集積性を実現する。
【解決手段】次の工程（１）〜（５）で半導体装置を製造する。（１）シリコン結晶製の半導体支持基板の表面を洗浄し、酸化被膜を除去して、結晶面を露出させる工程、（２）該結晶面上に高誘電率非晶質薄膜を低温で堆積する工程、（３）該高誘電率非晶質薄膜の結晶化開始温度よりも低いプレアニール温度で該高誘電率非晶質薄膜をプレアニールする工程、（４）該半導体支持基板を選択的に急速加熱することにより該高誘電率非晶質薄膜内部に基板界面から該薄膜表面方向に向けて温度が低くなる急峻な温度勾配を形成することにより該高誘電率非晶質薄膜を結晶化して、エピタキシャル薄膜を形成する工程、（５）該エピタキシャル薄膜の上面に半導体結晶の配向膜を形成する工程を有する。 （もっと読む）

【課題】低コストで、後工程にて形成される上層の塗布性に優れ、かつ高信頼性を示す電界効果型トランジスタなどの提供。
【解決手段】絶縁性基板と、前記絶縁性基板上に形成されたゲート電極と、前記ゲート電極上に形成されたゲート絶縁層と、前記ゲート絶縁層上に形成されたソース電極及びドレイン電極と、前記ゲート絶縁層上に形成され、かつ、少なくとも前記ソース電極及び前記ドレイン電極との間に形成された酸化物半導体層と、前記酸化物半導体層を被覆するように形成された保護層とを有し、前記保護層が、フッ素樹脂を含有し、前記保護層形成後の前記保護層の水に対する接触角が、７５°以上９０°以下である電界効果型トランジスタである。 （もっと読む）

【課題】駆動時の発熱温度を低下させる。
【解決手段】基板１２の熱伝導率をＮ_ｓｕｂ（Ｗ／ｍＫ）とし、熱拡散層１４の熱伝導率をＮ_ｋａｋｕ（Ｗ／ｍＫ）とし、熱拡散層１４の膜厚をＴ（ｍｍ）とし、熱拡散層１４の平面開口率をＲ（０≦Ｒ≦１）とし、Ｓ＝Ｔ×Ｒとしたとき、例えば、基板１２の熱伝導率Ｎ_ｓｕｂが、Ｎ_ｓｕｂ＜１．８の条件を満たし、熱拡散層１４の熱伝導率Ｎ_ｋａｋｕが、Ｎ_ｋａｋｕ＞３．０×Ｓ^(−０．９７×ｅ^(−１．２×Ｎ_ｓｕｂ））且つＮ_ｋａｋｕ≧Ｎ_ｓｕｂの条件を満たす。 （もっと読む）

【課題】隣接する画素の間に設ける絶縁膜は、バンク、隔壁、障壁、土手などとも呼ばれ
、薄膜トランジスタのソース配線や、薄膜トランジスタのドレイン配線や、電源供給線の
上方に設けられる。特に、異なる層に設けられたこれらの配線の交差部は、他の箇所に比
べて大きな段差が形成される。隣接する画素の間に設ける絶縁膜を塗布法で形成した場合
においても、この段差の影響を受けて、部分的に薄くなる箇所が形成され、その箇所の耐
圧が低下されるという問題がある。
【解決手段】段差が大きい凸部近傍、特に配線交差部周辺にダミー部材を配置し、その上
に形成される絶縁膜の凹凸形状を緩和する。また、上方配線の端部と下方配線の端部とが
一致しないように、上方配線と下方配線の位置をずらして配置する。 （もっと読む）

【課題】大面積化しても低消費電力を実現した半導体装置の構造およびその作製方法を提供する。
【解決手段】画面で使われる画素の薄膜トランジスタを作製する。その薄膜トランジスタにおいて、ソース配線、ゲート電極を同一平面上に作製する。また、ソース配線と薄膜トランジスタをつなぐ配線と、画素電極と薄膜トランジスタをつなぐ配線を同一工程で作製する。 （もっと読む）

【課題】エッチング液や剥離液に対する耐性に優れているゲート絶縁層を形成することにより、このゲート絶縁層上にエッチング法により電極を形成させることができるようにすること。及び、その上に半導体材料を湿式塗布、結晶化処理しても溶出し難いゲート絶縁層を形成すること。すなわち、安価で高性能な上に、樹脂製のフレキシブル基板に適用可能な電界効果トランジスタを製造すること。
【解決手段】電界効果トランジスタのゲート絶縁層用組成物であって、重合性モノマー、重合開始剤及び架橋性基としてアリル基及び／又は（メタ）アクリロイル基を有する樹脂を含み、該重合性モノマーがエチレン性不飽和結合を２個以上有し、該架橋性基を有する樹脂の架橋性基当量が８００ｇ／ｅｑ以下であることを特徴とする電界効果トランジスタのゲート絶縁層用組成物。 （もっと読む）

【課題】簡略化された構成を有するトランジスタアレイを、簡易的に製造することが可能なトランジスタアレイの製造方法を提供することを主目的とする。
【解決手段】金属基板を用い、上記金属基板上に、絶縁性材料からなり、貫通孔を有する絶縁層を形成する絶縁層形成工程と、上記絶縁層上に、ドレイン電極が上記絶縁層に形成された貫通孔を介して上記金属基板に接続されるように薄膜トランジスタを形成する、薄膜トランジスタ形成工程と、上記金属基板をパターニングすることにより、上記金属基板を画素電極とする画素電極形成工程と、を有することを特徴とする、トランジスタアレイの製造方法を提供することにより、上記課題を解決する。 （もっと読む）

【課題】高温処理プロセスを適用することなく、酸化物半導体膜を効率的に製造できる薄膜トランジスタの製造方法を提供する。
【解決手段】
基板１上にゲート電極２を所定のパターンで形成する工程と、ゲート電極２を覆うゲート絶縁膜３を所定のパターンで形成する工程と、ゲート絶縁膜３上にアモルファス酸化物膜４’を所定のパターンで形成する工程と、アモルファス酸化物膜４’上にソース電極６Ｓ及びドレイン電極６Ｄを所定のパターンで形成する工程と、ソース・ドレイン電極６Ｓ，６Ｄ間で露出するアモルファス酸化物膜４’を少なくとも覆う保護膜７を形成する工程とを有する。このアモルファス酸化物膜４’の形成工程では、ＲＦスパッタリング法でアモルファス酸化物膜４’を成膜し、保護膜７の形成工程では、ＲＦスパッタリング法で保護膜７を成膜して、アモルファス酸化物膜４’を半導体化する。 （もっと読む）

【課題】トランジスタ領域におけるゲート間距離などのレイアウトに依存することなく、半導体層のチャネル領域に有効に応力を作用させることができる半導体装置を実現する。
【解決手段】ＭＯＳトランジスタを備える半導体装置の構成として、素子分離層４で素子分離されたトランジスタ領域を有する半導体層３と、トランジスタ領域で半導体層３の第１の面上にゲート絶縁膜５を介して形成されたゲート電極６と、トランジスタ領域で半導体層３の第１の面と反対側の第２の面上に形成された応力膜３１とを備え、応力膜３１は、シリサイド膜を用いて形成されている。
【選択図】図１３
（もっと読む）

【課題】結晶性の高い微結晶半導体膜を生産性高く作製する方法を提供する。また、該微結晶半導体膜を用いて、電気特性が良好な半導体装置を生産性高く作製する方法を提供する。
【解決手段】反応室内に第１の電極及び第２の電極が備えられたプラズマＣＶＤ装置を用いて、堆積性気体及び水素を第１の電極及び第２の電極の間に配置された基板を含む反応室内に供給した後、第１の電極に高周波電力を供給することにより反応室内にプラズマを発生させて、基板に微結晶半導体膜を形成する。なお、プラズマが発生している領域において、基板端部と重畳する領域のプラズマ密度を、基板端部と重畳する領域より内側の領域のプラズマ密度より高くし、基板端部より内側の領域に微結晶半導体膜を形成する。また、上記微結晶半導体膜の作製方法を用いて、半導体装置を作製する。 （もっと読む）

【課題】側壁スペーサを形成することなく、且つ、工程数を増やすことなく、自己整合的にＬＤＤ領域を少なくとも一つ備えたＴＦＴを提供する。また、同一基板上に、工程数を増やすことなく、様々なＴＦＴ、例えば、チャネル形成領域の片側にＬＤＤ領域を有するＴＦＴと、チャネル形成領域の両側にＬＤＤ領域を有するＴＦＴとを形成する作製方法を提供する。
【解決手段】回折格子パターン或いは半透膜からなる光強度低減機能を有する補助パターンを設置したフォトマスクまたはレチクルをゲート電極形成用のフォトリソグラフィ工程に適用して膜厚の厚い領域と、該領域より膜厚の薄い領域を片側側部に有する非対称のレジストパターンを形成し、段差を有するゲート電極を形成し、ゲート電極の膜厚の薄い領域を通過させて前記半導体層に不純物元素を注入して、自己整合的にＬＤＤ領域を形成する。 （もっと読む）

【課題】結晶性の高い微結晶半導体膜及びその作製方法を提供する。また、電気特性が良好な半導体装置を、生産性高く作製する方法を提供する。
【解決手段】厚さが７０ｎｍ以上１００ｎｍ以下の微結晶半導体膜であり、微結晶半導体膜の表面から一部が突出する結晶粒を有し、当該結晶粒は配向面を有し、且つ１３ｎｍ以上の大きさの結晶子を有する微結晶半導体膜である。また、微結晶半導体膜の膜密度が２．２５ｇ／ｃｍ^３以上２．３５ｇ／ｃｍ^３以下、好ましくは２．３０ｇ／ｃｍ^３以上２．３３ｇ／ｃｍ^３以下である。 （もっと読む）