半導体装置の作製方法
【課題】基板の大面積化を可能とするとともに、結晶性の優れた酸化物半導体層を形成し、所望の高い電界効果移動度を有するトランジスタを製造可能とし、大型の表示装置や高性能の半導体装置等の実用化を図る。
【解決手段】基板上に第１の多元系酸化物半導体層を形成し、第１の多元系酸化物半導体層上に一元系酸化物半導体層を形成し、５００℃以上１０００℃以下、好ましくは５５０℃以上７５０℃以下の加熱処理を行って表面から内部に向かって結晶成長させ、第１の単結晶領域を有する多元系酸化物半導体層、及び単結晶領域を有する一元系酸化物半導体層を形成し、単結晶領域を有する一元系酸化物半導体層上に第２の単結晶領域を有する多元系酸化物半導体層を積層する。
【解決手段】基板上に第１の多元系酸化物半導体層を形成し、第１の多元系酸化物半導体層上に一元系酸化物半導体層を形成し、５００℃以上１０００℃以下、好ましくは５５０℃以上７５０℃以下の加熱処理を行って表面から内部に向かって結晶成長させ、第１の単結晶領域を有する多元系酸化物半導体層、及び単結晶領域を有する一元系酸化物半導体層を形成し、単結晶領域を有する一元系酸化物半導体層上に第２の単結晶領域を有する多元系酸化物半導体層を積層する。
【発明の詳細な説明】
【技術分野】
【０００１】
トランジスタなどの半導体素子を少なくとも一つの素子として含む回路を有する半導体装置及びその作製方法に関する。例えば、電源回路に搭載されるパワーデバイスや、メモリ、サイリスタ、コンバータ、イメージセンサなどを含む半導体集積回路、液晶表示パネルに代表される電気光学装置や発光素子を有する発光表示装置のいずれかを部品として搭載した電子機器に関する。
【０００２】
なお、本明細書中において半導体装置とは、半導体特性を利用することで機能しうる装置全般を指し、電気光学装置、半導体回路及び電子機器は全て半導体装置である。
【背景技術】
【０００３】
液晶表示装置に代表されるように、ガラス基板等に形成されるトランジスタはアモルファスシリコン、多結晶シリコンなどによって構成されている。アモルファスシリコンを用いたトランジスタは電界効果移動度が低いもののガラス基板の大面積化に対応することができる。また、多結晶シリコンを用いたトランジスタの電界効果移動度は高いがガラス基板の大面積化には適していないという欠点を有している。
【０００４】
シリコンを用いたトランジスタに対して、酸化物半導体を用いてトランジスタを作製し、電子デバイスや光デバイスに応用する技術が注目されている。例えば酸化物半導体として、酸化亜鉛、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系酸化物を用いてトランジスタを作製し、表示装置の画素のスイッチング素子などに用いる技術が特許文献１及び特許文献２で開示されている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００７−１２３８６１号公報
【特許文献２】特開２００７−９６０５５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
また、大型の表示装置が普及しつつある。家庭用のテレビにおいても表示画面の対角が４０インチから５０インチクラスのテレビも普及し始めている。
【０００７】
従来の酸化物半導体を用いたトランジスタの電界効果移動度は１０〜２０ｃｍ２／Ｖｓが得られている。酸化物半導体を用いたトランジスタは、アモルファスシリコンのトランジスタの１０倍以上の電界効果移動度が得られるため、大型の表示装置においても画素のスイッチング素子としては十分な性能が得られる。
【０００８】
しかし、酸化物半導体を用いたトランジスタを半導体装置の駆動デバイス、例えば大型の表示装置等の駆動回路の一つのスイッチング素子として用いるには限界があった。
【０００９】
本発明の一態様は、基板の大面積化を可能とするとともに、結晶性の優れた酸化物半導体層を形成し、所望の高い電界効果移動度を有するトランジスタを製造可能とし、大型の表示装置や高性能の半導体装置等の実用化を図ることを課題の一つとする。
【課題を解決するための手段】
【００１０】
本発明の一態様は、基板上に第１の多元系酸化物半導体層を形成し、第１の多元系酸化物半導体層上に一元系酸化物半導体層を形成し、５００℃以上１０００℃以下、好ましくは５５０℃以上７５０℃以下の加熱処理を行って表面から内部に向かって結晶成長させ、第１の単結晶領域を有する多元系酸化物半導体層及び単結晶領域を有する一元系酸化物半導体層を形成し、単結晶領域を有する一元系酸化物半導体層上に第２の単結晶領域を有する多元系酸化物半導体層を積層することを特徴とする。なお、第１の単結晶領域を有する多元系酸化物半導体層、単結晶領域を有する一元系酸化物半導体層、及び第２の単結晶領域を有する多元系酸化物半導体層の単結晶領域は、その表面に結晶方位の揃った平板状の単結晶領域である。平板状の単結晶領域は、その表面に平行にａ−ｂ面を有し、第１の単結晶領域を有する多元系酸化物半導体層、単結晶領域を有する一元系酸化物半導体層、及び第２の単結晶領域を有する多元系酸化物半導体層の表面に対して垂直方向にｃ軸配向をしている。また、第１の単結晶領域を有する多元系酸化物半導体層、単結晶領域を有する一元系酸化物半導体層、及び第２の単結晶領域を有する多元系酸化物半導体層のｃ軸方向は、深さ方向に一致する。
【００１１】
第１の多元系酸化物半導体層上に一元系酸化物半導体層を形成し、５００℃以上１０００℃以下、好ましくは５５０℃以上７５０℃以下の加熱処理を行って表面から内部に向かって結晶成長させ、単結晶領域を有する一元系酸化物半導体層を形成する。単結晶領域を有する一元系酸化物半導体層の表面に形成される、結晶方位の揃った単結晶領域は、表面から深さ方向に結晶成長するため、一元系酸化物半導体層の下地部材の影響を受けることなく単結晶領域を形成することができる。また、当該単結晶領域を有する一元系酸化物半導体層を種として、第１の多元系酸化物半導体層の表面よりエピタキシャル成長またはアキシャル成長させて、第１の多元系酸化物半導体層を結晶成長させるため、第１の多元系酸化物半導体層の下地部材の影響を受けることなく単結晶領域を形成することができる。
【００１２】
第２の単結晶領域を有する多元系酸化物半導体層は、単結晶領域を有する一元系酸化物半導体層上に第２の多元系酸化物半導体層を形成した後、１００℃以上５００℃以下、好ましくは１５０℃以上４００℃以下の加熱処理を行って、単結晶領域を有する一元系酸化物半導体層の表面より上方の第２の多元系酸化物半導体層の表面に向かって結晶成長をさせて、形成することができる。すなわち、単結晶領域を有する一元系酸化物半導体層は、第２の多元系酸化物半導体層にとっては種結晶に相当する。
【００１３】
また、第２の単結晶領域を有する多元系酸化物半導体層は、単結晶領域を有する一元系酸化物半導体層上に、２００℃以上６００℃以下、好ましくは２００℃以上５５０℃以下に加熱しながら堆積、代表的にはスパッタリング法を用いて堆積することで、単結晶領域を有する一元系酸化物半導体層の表面よりエピタキシャル成長またはアキシャル成長させて、第２の単結晶領域を有する多元系酸化物半導体層を形成することができる。すなわち、単結晶領域を有する一元系酸化物半導体層は、第２の単結晶領域を有する多元系酸化物半導体層にとっては種結晶に相当する。
【００１４】
第１の単結晶領域を有する多元系酸化物半導体層、及び第２の単結晶領域を有する多元系酸化物半導体層は、単結晶領域を有する一元系酸化物半導体層を種結晶として結晶成長しているため、単結晶領域を有する一元系酸化物半導体層と実質的に同じ結晶方位を有する。
【００１５】
この後、第１の単結晶領域を有する多元系酸化物半導体層、単結晶領域を有する一元系酸化物半導体層、及び第２の単結晶領域を有する多元系酸化物半導体層を島状にエッチングし、第２の単結晶領域を有する多元系酸化物半導体層上に、ソース電極及びドレイン電極を形成した後、ゲート絶縁層及びゲート電極を形成することで、トップゲート構造のトランジスタを作製することができる。
【００１６】
また、基板上にゲート電極及びゲート絶縁層を形成したのち、ゲート絶縁層上に第１の単結晶領域を有する多元系酸化物半導体層、単結晶領域を有する一元系酸化物半導体層及び第２の単結晶領域を有する多元系酸化物半導体層を形成し、当該第１の単結晶領域を有する多元系酸化物半導体層、単結晶領域を有する一元系酸化物半導体層、及び第２の単結晶領域を有する多元系酸化物半導体層を島状にエッチングし、ソース電極及びドレイン電極を形成することで、ボトムゲート構造のトランジスタを作製することができる。
【００１７】
また、本発明の一形態は、第１の単結晶領域を有する多元系酸化物半導体層、単結晶領域を有する一元系酸化物半導体層及び第２の単結晶領域を有する多元系酸化物半導体層を有する酸化物半導体積層体と、ゲート電極と、酸化物半導体積層体及びゲート電極の間に設けられるゲート絶縁層と、酸化物半導体積層に電気的に接続する配線とを有する薄膜トランジスタを備える半導体装置である。
【００１８】
第１の単結晶領域を有する多元系酸化物半導体層、単結晶領域を有する一元系酸化物半導体層を形成するための加熱処理、及び第２の単結晶領域を有する多元系酸化物半導体層を形成するための加熱処理は、水素及び水分をほとんど含まない雰囲気（窒素雰囲気、酸素雰囲気、乾燥空気雰囲気など）で行うことが好ましい。この加熱処理により、一元系酸化物半導体層及び多元系酸化物半導体層中から水素、水、水酸基または水素化物などを脱離させる脱水化または脱水素化が行われ、第１の単結晶領域を有する多元系酸化物半導体層、単結晶領域を有する一元系酸化物半導体層、及び第２の単結晶領域を有する多元系酸化物半導体層を高純度化することができる。また、当該加熱処理は、不活性雰囲気で昇温し、途中で切り替え、酸素を含む雰囲気とする加熱処理を行うことも可能であり、酸素雰囲気で加熱処理を行う場合は、酸化物半導体層を酸化するため、酸素欠陥を修復することができる。当該加熱処理を行った単結晶領域を有する酸化物半導体層は、ＴＤＳ（Ｔｈｅｒｍａｌ Ｄｅｓｏｒｐｔｉｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ）で４５０℃まで測定を行っても水に由来する２つのピークのうち、少なくとも３００℃付近に現れる１つのピークは検出されない。
【００１９】
第１の単結晶領域を有する多元系酸化物半導体層、及び第２の単結晶領域を有する多元系酸化物半導体層がＩｎを含む場合、平板状の単結晶領域においては、Ｉｎの電子雲が互いに重なり合って連接することにより、電気伝導率σが上昇する。従って、トランジスタの電界効果移動度を高めることができる。
【００２０】
高純度化された第１の単結晶領域を有する多元系酸化物半導体層、単結晶領域を有する一元系酸化物半導体層、及び第２の単結晶領域を有する多元系酸化物半導体層に含まれる水素濃度は１×１０１８ｃｍ−３以下、１×１０１６ｃｍ−３以下、さらには実質的には０とし、キャリア密度は１×１０１４ｃｍ−３未満、好ましくは１×１０１２ｃｍ−３未満、さらに好ましくは測定限界以下の１．４５×１０１０ｃｍ−３未満とすることができ、バンドギャップは２ｅＶ以上、好ましくは２．５ｅＶ以上、より好ましくは３ｅＶ以上である。
【００２１】
なお、本発明の一形態のトランジスタは、絶縁ゲート電界効果トランジスタ（Ｉｎｓｕｌａｔｅｄ−Ｇａｔｅ Ｆｉｅｌｄ−Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ（ＩＧＦＥＴ））、薄膜トランジスタ（ＴＦＴ）を含む。
【発明の効果】
【００２２】
下地となる基板の材料が、酸化物、窒化物、金属など、いずれの材料であっても、高い電界効果移動度を有するトランジスタを作製し、大型の表示装置や高性能の半導体装置等を実現する。
【図面の簡単な説明】
【００２３】
【図１】本発明の一態様である半導体装置を説明する断面図である。
【図２】本発明の一態様を示す半導体装置の作製工程を説明する断面図である。
【図３】本発明の一態様を示す半導体装置の作製工程を説明する断面図である。
【図４】酸化物半導体層の結晶成長の過程を説明する図である。
【図５】酸化物半導体層の結晶成長の過程を説明する図である。
【図６】酸化物半導体層の結晶成長の過程を説明する図である。
【図７】酸化物半導体層の結晶構造を説明する図である。
【図８】本発明の一態様を示す半導体装置の作製工程を説明する断面図である。
【図９】本発明の一態様を示す半導体装置の作製工程を説明する断面図である。
【図１０】本発明の一態様である半導体装置を説明する断面図である。
【図１１】本発明の一態様を示す半導体装置の作製工程を説明する断面図である。
【図１２】本発明の一態様を示す半導体装置の作製工程を説明する断面図である。
【図１３】本発明の一態様を示す半導体装置の作製工程を説明する断面図である。
【図１４】本発明の一態様を示す半導体装置の作製工程を説明する断面図である。
【図１５】本発明の一態様を示す半導体装置の作製工程を説明する断面図である。
【図１６】本発明の一態様を示す半導体装置の作製工程を説明する断面図である。
【図１７】本発明の一態様を示す半導体装置を説明する断面図である。
【図１８】本発明の一態様を示す半導体装置を説明する断面図である。
【図１９】本発明の一態様を示す半導体装置を説明する等価回路図である。
【図２０】本発明の一態様を示す半導体装置を説明する上面図及び断面図である。
【図２１】本発明の一態様を示す半導体装置を説明する上面図及び断面図である。
【図２２】本発明の一態様を示す半導体装置を説明する断面図である。
【図２３】電子機器の一形態を説明する図である。
【図２４】電子機器の一形態を説明する図である。
【発明を実施するための形態】
【００２４】
本発明の実施の形態について、図面を用いて詳細に説明する。但し、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、以下に説明する本発明の構成において、同一部分または同様な機能を有する部分には同一の符号を異なる図面間で共通して用い、その繰り返しの説明は省略する。
【００２５】
なお、本明細書で説明する各図において、各構成の大きさ、層の厚さ、または領域は、明瞭化のために誇張されている場合がある。よって、必ずしもそのスケールに限定されない。
【００２６】
また、本明細書にて用いる第１、第２、第３などの用語は、構成要素の混同を避けるために付したものであり、数的に限定するものではない。そのため、例えば、「第１の」を「第２の」または「第３の」などと適宜置き換えて説明することができる。
【００２７】
また、電圧とは２点間における電位差のことをいい、電位とはある一点における静電場の中にある単位電荷が持つ静電エネルギー（電気的な位置エネルギー）のことをいう。ただし、一般的に、ある一点における電位と基準となる電位（例えば接地電位）との電位差のことを、単に電位もしくは電圧と呼び、電位と電圧が同義語として用いられることが多い。このため、本明細書では特に指定する場合を除き、電位を電圧と読み替えてもよいし、電圧を電位と読み替えてもよいこととする。
【００２８】
（実施の形態１）
図１は、半導体装置の構成の一形態であるトランジスタ１５０を示す断面図である。なお、トランジスタ１５０は、キャリアが電子であるｎチャネル型ＩＧＦＥＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）であるものとして説明するが、ｐチャネル型ＩＧＦＥＴを作製することも可能である。本実施の形態では、トランジスタ１５０として、トップゲート構造のトランジスタを用いて説明する。
【００２９】
図１に示すトランジスタ１５０は、基板１００上に、第１の単結晶領域を有する多元系酸化物半導体層１０３ａ、単結晶領域を有する一元系酸化物半導体層１０５ａ、及び第２の単結晶領域を有する多元系酸化物半導体層１０７ａが積層して形成され（酸化物半導体積層体）、その上にソース電極及びドレイン電極として機能する配線１０８ａ、１０８ｂが形成される。また、第２の単結晶領域を有する多元系酸化物半導体層１０７ａ及び配線１０８ａ、１０８ｂ上にゲート絶縁層１１２が形成され、ゲート絶縁層１１２上であって、且つゲート絶縁層１１２を介して、第１の単結晶領域を有する多元系酸化物半導体層１０３ａ、単結晶領域を有する一元系酸化物半導体層１０５ａ、及び第２の単結晶領域を有する多元系酸化物半導体層１０７ａと対向する領域にゲート電極１１４が形成される。また、ゲート絶縁層１１２及びゲート電極１１４上に絶縁層１１６を有してもよい。
【００３０】
次に、単結晶領域を有する酸化物半導体積層体の作製方法及び当該酸化物半導体積層体を用いて形成した薄膜トランジスタについて、図２乃至図７を用いて説明する。
【００３１】
基板１００上に第１の多元系酸化物半導体層１０２を形成し、第１の多元系酸化物半導体層１０２上に一元系酸化物半導体層１０４を形成する（図２（Ａ）参照））。
【００３２】
基板１００は、少なくとも、後の加熱処理に耐えうる程度の耐熱性を有していることが必要となる。基板１００としてガラス基板を用いる場合、歪み点が７３０℃以上のものを用いることが好ましい。ガラス基板には、例えば、アルミノシリケートガラス、アルミノホウケイ酸ガラス、バリウムホウケイ酸ガラスなどのガラス材料が用いられる。なお、Ｂ２Ｏ３よりＢａＯを多く含むガラス基板を用いることが好ましい。
【００３３】
なお、上記のガラス基板に代えて、セラミック基板、石英基板、サファイア基板などの絶縁体でなる基板を用いることができる。他にも、結晶化ガラスなどを用いることができる。さらには、シリコンウェハ等の半導体基板の表面や金属材料よりなる導電性の基板の表面に絶縁層を形成したものを用いることもできる。
【００３４】
後述するように、本実施の形態によれば、基板１００の上に設けられる第１の多元系酸化物半導体層１０２及び一元系酸化物半導体層１０４の結晶化は、下地となる基板の材質に影響されないので、上記のように様々なものを基板１００として用いることができる。
【００３５】
第１の多元系酸化物半導体層１０２及び一元系酸化物半導体層１０４をスパッタリング法等により形成する。第１の多元系酸化物半導体層１０２は、加熱により、六方晶の非ウルツ鉱型結晶構造となる。六方晶の非ウルツ鉱型結晶構造はホモロガス構造とよばれることもある。なお、非ウルツ鉱型結晶構造とは、ウルツ鉱型でない結晶構造である。
【００３６】
第１の多元系酸化物半導体層１０２としては、四元系金属酸化物であるＩｎ−Ｓｎ−Ｇａ−Ｚｎ−Ｏ系や、三元系金属酸化物であるＩｎ−Ｇａ−Ｚｎ−Ｏ系、Ｉｎ−Ｓｎ−Ｚｎ−Ｏ系、Ｉｎ−Ａｌ−Ｚｎ−Ｏ系、Ｓｎ−Ｇａ−Ｚｎ−Ｏ系、Ａｌ−Ｇａ−Ｚｎ−Ｏ系、Ｓｎ−Ａｌ−Ｚｎ−Ｏ系や、二元系金属酸化物であるＩｎ−Ｚｎ−Ｏ系、Ｓｎ−Ｚｎ−Ｏ系、Ａｌ−Ｚｎ−Ｏ系、Ｚｎ−Ｍｇ−Ｏ系、Ｓｎ−Ｍｇ−Ｏ系、Ｉｎ−Ｍｇ−Ｏ系などの酸化物半導体層を用いることができる。ここでは多元系酸化物半導体とは複数の金属酸化物で構成されるものをいい、ｎ元系金属酸化物はｎ種類の金属酸化物で構成される。なお、多元系酸化物半導体には、不純物として、主成分とする金属酸化物以外の元素が１％、好ましくは０．１％入ってもよい。
【００３７】
また、第１の多元系酸化物半導体層１０２は、三元系金属酸化物であり、ＩｎＭＸＺｎＹＯＺ（Ｙ＝０．５〜５）で表現される酸化物半導体材料を用いてもよい。ここで、Ｍは、ガリウム（Ｇａ）やアルミニウム（Ａｌ）やボロン（Ｂ）などの１３族元素から選択される一または複数種類の元素を表す。なお、Ｉｎ、Ｍ、Ｚｎ、及びＯの含有量は任意であり、Ｍの含有量がゼロ（即ち、ｘ＝０）の場合を含む。一方、Ｉｎ及びＺｎの含有量はゼロではない。すなわち、上述の表記には、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体やＩｎ−Ｚｎ−Ｏ系酸化物半導体などが含まれる。
【００３８】
スパッタリング法は、スパッタリング用電源に高周波電源を用いるＲＦスパッタリング法と、ＤＣスパッタリング法があり、さらにパルス的にバイアスを与えるパルスＤＣスパッタリング法がある。ＲＦスパッタリング法は主に絶縁層を形成する場合に用いられ、ＤＣスパッタリング法は主に金属層を形成する場合に用いられる。
【００３９】
第１の多元系酸化物半導体層１０２をスパッタリング法で形成するためのターゲットとしては、亜鉛を含む金属酸化物のターゲットを用いることができる。例えば、Ｉｎ、Ｇａ、及びＺｎを含む金属酸化物ターゲットの組成比は、Ｉｎ：Ｇａ：Ｚｎ＝１：ｘ：ｙ（ｘは０以上、ｙは０．５以上５以下）とする。例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：０．５［ａｔｏｍ比］の組成比を有するターゲット、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［ａｔｏｍ比］の組成比を有するターゲット、またはＩｎ：Ｇａ：Ｚｎ＝１：１：２［ａｔｏｍ比］の組成比を有するターゲット、Ｉｎ：Ｇａ：Ｚｎ＝１：０．５：２［ａｔｏｍ比］の組成比を有するターゲットを用いることもできる。本実施の形態では、後に加熱処理を行い意図的に結晶化させるため、結晶化が生じやすい金属酸化物ターゲットを用いることが好ましい。
【００４０】
一元系酸化物半導体層１０４は、加熱により六方晶のウルツ鉱型結晶構造となりうる一元系酸化物半導体で形成することが好ましく、代表例には酸化亜鉛がある。ここでは一元系酸化物半導体とは一種類の金属酸化物で構成されるものをいう。なお、一元系酸化物半導体には、不純物として、金属酸化物以外の元素が１％、好ましくは０．１％入ってもよい。一元系酸化物半導体は、多元系酸化物半導体と比較して結晶化しやすく、また結晶性を高めることができる。一元系酸化物半導体層１０４は、第１の多元系酸化物半導体層１０２、及びのちに形成する第２の多元系酸化物半導体層１０６を結晶成長させるための種として用いるため、結晶成長する厚さとすればよく、代表的には一原子層以上１０ｎｍ以下、好ましくは２ｎｍ以上５ｎｍ以下でよい。一元系酸化物半導体層１０４の厚さを薄くすることで成膜処理及び加熱処理におけるスループットを高めることができる。
【００４１】
一元系酸化物半導体層１０４は、希ガス（代表的にはアルゴン）雰囲気、酸素雰囲気、または希ガス（代表的にはアルゴン）及び酸素雰囲気においてスパッタリング法により形成することができる。
【００４２】
また、第１の多元系酸化物半導体層１０２と同様に、金属酸化物ターゲット中の酸化物半導体の相対密度は８０％以上、好ましくは９５％以上、さらに好ましくは９９．９％以上とするのが好ましい。
【００４３】
また、第１の多元系酸化物半導体層１０２と同様に、基板を加熱しながら一元系酸化物半導体層１０４を形成することで、のちに行われる第１の加熱処理において、結晶成長を促すことができる。
【００４４】
次に、第１の加熱処理を行う。第１の加熱処理の温度は、５００℃以上１０００℃以下、好ましくは６００℃以上８５０℃以下とする。また、加熱時間は１分以上２４時間以下とする。
【００４５】
第１の加熱処理においては、希ガス（代表的にはアルゴン）雰囲気、酸素雰囲気、窒素雰囲気、乾燥空気雰囲気、または、希ガス（代表的にはアルゴン）及び酸素の混合雰囲気、若しくは希ガス及び窒素の混合雰囲気とするのが好適である。
【００４６】
本実施の形態では、第１の加熱処理として、乾燥空気雰囲気で７００℃、１時間の加熱処理を行う。
【００４７】
なお、一元系酸化物半導体層１０４の温度を徐々に上昇させながら加熱した後、第１の多元系酸化物半導体層１０２は一定温度で加熱してもよい。５００℃以上からの温度上昇速度を０．５℃／ｈ以上３℃／ｈ以下とすることで、徐々に一元系酸化物半導体層１０４が結晶成長し、一元系酸化物半導体層１０５が形成されるため、より結晶性を高めることができる。
【００４８】
第１の加熱処理に用いる加熱処理装置は特に限られず、抵抗発熱体などの発熱体からの熱伝導または熱輻射によって、被処理物を加熱する装置を備えていてもよい。例えば、加熱処理装置として、電気炉や、ＧＲＴＡ（Ｇａｓ Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置、ＬＲＴＡ（Ｌａｍｐ Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置等のＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置を用いることができる。ＬＲＴＡ装置は、ハロゲンランプ、メタルハライドランプ、キセノンアークランプ、カーボンアークランプ、高圧ナトリウムランプ、高圧水銀ランプなどのランプから発する光（電磁波）の輻射により、被処理物を加熱する装置である。ＧＲＴＡ装置は、高温のガスを用いて加熱処理を行う装置である。
【００４９】
第１の加熱処理によって、図２（Ａ）中の矢印で示すように一元系酸化物半導体層１０４の表面から第１の多元系酸化物半導体層１０２に向けて結晶成長が始まる。一元系酸化物半導体層１０４は結晶化されやすいため、一元系酸化物半導体層１０４全てが結晶化し、単結晶領域を有する一元系酸化物半導体層１０５となる。なお、単結晶領域を有する一元系酸化物半導体層１０５は、六方晶のウルツ鉱型結晶構造である（図２（Ｂ）参照）。
【００５０】
当該加熱処理により、一元系酸化物半導体層１０４の表面から結晶成長することで、単結晶領域が形成される。単結晶領域は、表面から内部に向かって結晶成長し、一原子層以上１０ｎｍ以下、好ましくは２ｎｍ以上５ｎｍ以下の平均厚さを有する板状の結晶領域である。また、単結晶領域は、その表面に平行にａ−ｂ面を有し、表面に対して垂直方向にｃ軸配向をしている。本実施の形態では、第１の加熱処理によって一元系酸化物半導体層１０４のほぼ全てが結晶（ＣＧ（Ｃｏ−ｇｒｏｗｉｎｇ）結晶ともよぶ。）となる。一元系酸化物半導体層１０４の表面に比較的結晶方位の揃った単結晶領域は、表面から深さ方向に結晶成長するため、下地部材の影響を受けることなく形成することができる。
【００５１】
引続き第１の加熱処理を行うことで、単結晶領域を有する一元系酸化物半導体層１０５を種として、第１の多元系酸化物半導体層１０２の結晶成長が矢印のように基板１００に向かって進む。単結晶領域を有する一元系酸化物半導体層１０５は、表面に垂直な方向にｃ軸が配向しているため、単結晶領域を有する一元系酸化物半導体層１０５を種とすることで、単結晶領域を有する一元系酸化物半導体層１０５の結晶軸と略同一となるように、第１の多元系酸化物半導体層１０２を結晶成長（エピタキシャル成長、またはアキシャル成長ともいう。）させることができる。即ち、第１の多元系酸化物半導体層１０２をｃ軸配向させながら結晶成長させることが可能である。この結果、ｃ軸配向した第１の単結晶領域を有する多元系酸化物半導体層１０３を形成することができる。第１の単結晶領域を有する多元系酸化物半導体層１０３は、ウルツ鉱型結晶構造ではない六方晶である（図２（Ｃ）参照）。
【００５２】
例えば、第１の単結晶領域を有する多元系酸化物半導体層としてＩｎ−Ｇａ−Ｚｎ−Ｏ系の酸化物半導体材料を用いる場合、ＩｎＧａＯ３（ＺｎＯ）ｍ で表される結晶（ＩｎＧａＺｎＯ４、ＩｎＧａＺｎ５Ｏ８等）や、Ｉｎ２Ｇａ２ＺｎＯ７で表される結晶などを含み得る。このような結晶は、六方晶構造であり、第１の加熱処理によって、そのｃ軸が、一元系酸化物半導体層の表面と略垂直な方向をとるように配向する。
【００５３】
次に、図２（Ｄ）に示すように、単結晶領域を有する一元系酸化物半導体層１０５上に第２の多元系酸化物半導体層１０６を形成する。第２の多元系酸化物半導体層１０６は、加熱により、六方晶の非ウルツ鉱型結晶構造となる。第２の多元系酸化物半導体層１０６は、一元系酸化物半導体層１０４と同様の作製方法を用いて形成することができる。第２の多元系酸化物半導体層１０６の厚さは作製するデバイスによって最適な膜厚を実施者が決定すればよい。例えば、第１の多元系酸化物半導体層１０２、一元系酸化物半導体層１０４、及び第２の多元系酸化物半導体層１０６の合計の厚さは１０ｎｍ以上２００ｎｍ以下とする。
【００５４】
第２の多元系酸化物半導体層１０６は、第１の多元系酸化物半導体層１０２と同様の材料及び形成方法を適宜用いることができる。
【００５５】
次に、第２の加熱処理を行う。第２の加熱処理の温度は、１００℃以上５００℃以下、好ましくは１５０℃以上４００℃以下とする。また、加熱時間は、１分以上１００時間以下とし、好ましくは５時間以上２０時間以下とし、代表的には１０時間とする。
【００５６】
第２の加熱処理において、雰囲気は第１の加熱処理と同様の雰囲気とすることができる。また、加熱装置は第１の加熱処理と同様のものを適宜用いることができる。
【００５７】
第２の加熱処理を行うことで、図２（Ｄ）中に矢印で示すように単結晶領域を有する一元系酸化物半導体層１０５から第２の多元系酸化物半導体層１０６の表面へ向けて結晶成長が始まる。単結晶領域を有する一元系酸化物半導体層１０５は、表面に対して垂直方向にｃ軸配向しているため、単結晶領域を有する一元系酸化物半導体層１０５を種とすることで、第２の多元系酸化物半導体層１０６は、第１の多元系酸化物半導体層１０２と同様に、単結晶領域を有する一元系酸化物半導体層１０５の結晶軸と略同一となるように、第２の多元系酸化物半導体層１０６を結晶成長（エピタキシャル成長、またはアキシャル成長ともいう。）させることができる。即ち、第２の多元系酸化物半導体層１０６をｃ軸配向しながら結晶成長させることが可能である。以上の工程により、第２の単結晶領域を有する多元系酸化物半導体層１０７を形成することができる。第２の単結晶領域を有する多元系酸化物半導体層１０７は、ウルツ鉱型結晶構造ではない六方晶である（図２（Ｅ）参照）。
【００５８】
例えば、第２の単結晶領域を有する多元系酸化物半導体層としてＩｎ−Ｇａ−Ｚｎ−Ｏ系の酸化物半導体材料を用いる場合、ＩｎＧａＯ３（ＺｎＯ）ｍで表される結晶（ＩｎＧａＺｎＯ４、ＩｎＧａＺｎ５Ｏ８等）や、Ｉｎ２Ｇａ２ＺｎＯ７で表される結晶などを含み得る。このような結晶は、六方晶構造であり、第２の加熱処理によって、そのｃ軸が、第２の多元系酸化物半導体層の表面と略垂直な方向をとるように配向する。
【００５９】
ここで、ｃ軸が、第１の多元系酸化物半導体層１０２及び第２の多元系酸化物半導体層１０６の表面と略垂直な方向をとるように配向する結晶は、Ｉｎ、Ｇａ、Ｚｎのいずれかを含有し、ａ軸（ａ−ａｘｉｓ）及びｂ軸（ｂ−ａｘｉｓ）に平行なレイヤーの積層構造として捉えることができる。具体的には、Ｉｎ２Ｇａ２ＺｎＯ７、ＩｎＧａＺｎＯ４、ＩｎＧａＺｎ５Ｏ８の結晶は、Ｉｎを含有するレイヤーと、Ｉｎを含有しないレイヤー（ＧａまたはＺｎを含有するレイヤー）が、ｃ軸方向に積層された構造を有する。
【００６０】
Ｉｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体では、Ｉｎを含有するレイヤーの、ａｂ面内方向に関する導電性は良好である。これは、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体では電気伝導が主としてＩｎによって制御されること、及びＩｎの５ｓ軌道が、隣接するＩｎの５ｓ軌道と重なりを有することにより、キャリアパスが形成されることによる。更に、本実施の形態に示すトランジスタは、高度に結晶化している第１の単結晶領域を有する多元系酸化物半導体層、単結晶領域を有する一元系酸化物半導体層、及び第２の単結晶領域を有する多元系酸化物半導体層を有するため、アモルファスあるいは微結晶、多結晶状態のものと比較して、不純物や欠陥が少ない。以上のことから、第１の単結晶領域を有する多元系酸化物半導体層、単結晶領域を有する一元系酸化物半導体層、及び第２の単結晶領域を有する多元系酸化物半導体層のキャリア移動度が向上し、トランジスタのオン電流及び電界効果移動度を高めることができる。
【００６１】
なお、ここでは、単結晶領域を有する第１の多元系酸化物半導体層１０３、単結晶領域を有する一元系酸化物半導体層１０５、及び第２の単結晶領域を有する多元系酸化物半導体層１０７の界面を点線で示した。しかしながら、単結晶領域を有する一元系酸化物半導体層１０５がＺｎＯであり、第１の単結晶領域を有する多元系酸化物半導体層１０３及び第２の単結晶領域を有する多元系酸化物半導体層１０７をＩｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体とすると、加熱処理の圧力及び温度により、ＺｎＯまたはＩｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体中に含まれる亜鉛が拡散する。このことは、ＴＤＳの測定時に４５０℃まで測定を行った際、ＩｎやＧａは検出されないが、亜鉛が真空加熱条件下、特に３００℃付近でピーク検出されることから確認できている。なお、ＴＤＳの測定は真空中で行われ、亜鉛は２００℃付近から検出されていることが確認できている。このため、図３に示すように、第１の単結晶領域を有する多元系酸化物半導体層、単結晶領域を有する一元系酸化物半導体層、及び第２の単結晶領域を有する多元系酸化物半導体層の境界が判別できなく、同一の層１０９とみなせることもある。
【００６２】
以上の工程より、第１の単結晶領域を有する多元系酸化物半導体層１０３、単結晶領域を有する一元系酸化物半導体層１０５、及び第２の単結晶領域を有する多元系酸化物半導体層１０７を形成することができる。
【００６３】
ここで、第１の加熱処理により、単結晶領域を有する一元系酸化物半導体層１０４に板状の結晶領域が形成される機構について、図４乃至図６を用いて説明する。
【００６４】
第１の加熱処理における原子の運動を古典分子動力学法によって検証した。古典分子動力学法では原子に働く力は、原子間相互作用を特徴づける経験的ポテンシャルを定義することで評価することができる。ここでは、各原子に古典的力学法則を適用し、ニュートンの運動方程式を数値的に解くことにより、各原子の運動（時間発展）を検証した。本計算においては、経験的ポテンシャルとして、Ｂｏｒｎ−Ｍａｙｅｒ−Ｈｕｇｇｉｎｓポテンシャルを用いた。
【００６５】
図４に示すように、非晶質酸化亜鉛（以下、ａ−ＺｎＯと示す。）中に、幅が１ｎｍの単結晶酸化亜鉛（以下、ｃ−ＺｎＯと示す。）を結晶核１６０として等間隔に配置したモデルを作成した。なお、ａ−ＺｎＯ及びｃ−ＺｎＯの密度を５．５ｇ／ｃｍ３とした。また、縦方向をｃ軸方向とした。
【００６６】
次に、図４のモデルにおいて、ｃ−ＺｎＯを固定し、３次元周期境界条件下で、７００℃、１００ｐｓｅｃ間（時間刻み幅０．２ｆｓｅｃ×５０万ステップ）の古典分子動力学シミュレーションを行った結果を図５及び図６に示す。
【００６７】
図５（Ａ）、図５（Ｂ）、図５（Ｃ）はそれぞれ２０ｐｓｅｃ、４０ｐｓｅｃ、６０ｐｓｅｃ経過における原子配置の変化の様子を示す。図６（Ａ）、図６（Ｂ）はそれぞれ８０ｐｓｅｃ、１００ｐｓｅｃ経過における原子配置の変化の様子を示す。また、各図において、結晶成長している距離及び方向を矢印の長さ及び向きで示す。
【００６８】
また、縦方向（ｃ軸［０００１］）と、それと垂直な横方向の結晶成長速度を表１に示す。
【００６９】
【表１】
【００７０】
図５においては、縦方向（ｃ軸方向）の矢印１６２、１６６、１７０よりも、横方向（ｃ軸方向に垂直方向）の矢印１６４ａ、１６４ｂ、１６８ａ、１６８ｂ、１７２ａ、１７２ｂの長さが長いことから、横方向への結晶成長が優先的に行われており、図５（Ｃ）からは、隣り合う結晶核の間において、結晶成長が終了していることが分かる。
【００７１】
図６においては、表面に形成された結晶領域を種として、矢印１７４、１７６に示すように、縦方向（ｃ軸方向）に結晶成長していることが分かる。
【００７２】
また、表１より、縦方向（ｃ軸［０００１］）より、それと垂直な横方向の方が、結晶成長速度が約４．９倍速いことがわかる。これらのことから、ＺｎＯは、はじめに表面（ａ―ｂ面）と平行な方向に結晶成長が進む。このときａ−ｂ面において、横方向に結晶成長が進行し、板状の単結晶領域となる。次に、表面（ａ―ｂ面）にできた板状の単結晶領域を種として、表面（ａ―ｂ面）と垂直方向であるｃ軸方向に結晶成長が進む。このため、ＺｎＯはｃ軸配向しやすいと考えられる。このように、表面（ａ―ｂ面）と平行な方向に優先的に結晶成長した後、表面に垂直なｃ軸方向に結晶成長する（エピタキシャル成長、またはアキシャル成長ともいう。）ことで、板状の単結晶領域が形成される。
【００７３】
次に、第１の単結晶領域を有する多元系酸化物半導体層１０３及び第２の単結晶領域を有する多元系酸化物半導体層１０７の結晶軸が、単結晶領域を有する一元系酸化物半導体層１０５の結晶軸と略同一となるように結晶成長する機構について、図７を用いて説明する。
【００７４】
図７（Ａ）は、一元系酸化物半導体層の代表例である六方晶構造の酸化亜鉛（ＺｎＯ）をｃ軸方向からみたａ−ｂ面における単位格子構造を示し、図７（Ｂ）はｃ軸方向を縦方向とする結晶構造を示す。
【００７５】
図７（Ｃ）は、第１の多元系酸化物半導体層及び第２の多元系酸化物半導体層の代表例であるＩｎＧａＺｎＯ４をｃ軸方向からみたａ−ｂ面における構造を示す。
【００７６】
図７（Ａ）及び図７（Ｃ）より、ＺｎＯ及びＩｎＧａＺｎＯ４の格子定数がそれぞれほぼ同様の値をしており、ａ−ｂ面におけるＺｎＯ及びＩｎＧａＺｎＯ４の整合性が高いといえる。また、ＩｎＧａＺｎＯ４及びＺｎＯは六方晶であり、且つＺｎＯはｃ軸方向に平行な結合を有するため、第１の多元系酸化物半導体層及び第２の多元系酸化物半導体層の代表例であるＩｎＧａＺｎＯ４はｃ軸方向に整合性高く結晶成長することができる。以上のことから、第１の単結晶領域を有する多元系酸化物半導体層１０３及び第２の単結晶領域を有する多元系酸化物半導体層１０７の結晶軸はそれぞれ、単結晶領域を有する一元系酸化物半導体層１０５の結晶軸と略同一となるように結晶成長する。
【００７７】
以上の工程により、下地となる基板の材質に影響されず、第１の単結晶領域を有する多元系酸化物半導体層、単結晶領域を有する一元系酸化物半導体層、及び第２の単結晶領域を有する多元系酸化物半導体層の積層体を形成することができる。
【００７８】
次に、図２（Ｅ）に示す第２の単結晶領域を有する多元系酸化物半導体層１０７上にフォトリソグラフィ工程によりレジストマスクを形成した後、当該レジストマスクを用いて第１の単結晶領域を有する多元系酸化物半導体層１０３、単結晶領域を有する一元系酸化物半導体層１０５、及び第２の単結晶領域を有する多元系酸化物半導体層１０７をエッチングして、島状の第１の単結晶領域を有する多元系酸化物半導体層１０３ａ、単結晶領域を有する一元系酸化物半導体層１０５ａ、及び第２の単結晶領域を有する多元系酸化物半導体層１０７ａを形成する。第１の単結晶領域を有する多元系酸化物半導体層１０３ａ、単結晶領域を有する一元系酸化物半導体層１０５ａ、及び第２の単結晶領域を有する多元系酸化物半導体層１０７ａを酸化物半導体積層体１１０とも示す（図１参照。）。
【００７９】
次に、酸化物半導体積層体１１０に、導電層を形成した後、導電層を所定の形状にエッチングして配線１０８ａ、１０８ｂを形成する。
【００８０】
配線１０８ａ、１０８ｂは、アルミニウム、クロム、銅、タンタル、チタン、モリブデン、タングステンから選ばれた金属元素、または上述した金属元素を成分とする合金か、上述した金属元素を組み合わせた合金などを用いて形成することができる。また、マンガン、マグネシウム、ジルコニウム、ベリリウムのいずれか一または複数から選択された金属元素を用いてもよい。また、配線１０８ａ、１０８ｂは、単層構造でも、二層以上の積層構造としてもよい。例えば、シリコンを含むアルミニウム層の単層構造、アルミニウム層上にチタン層を積層する二層構造、窒化チタン層上にチタン層を積層する二層構造、窒化チタン層上にタングステン層を積層する二層構造、窒化タンタル層上にタングステン層を積層する二層構造、チタン層と、そのチタン層上にアルミニウム層を積層し、さらにその上にチタン層を形成する三層構造などがある。また、アルミニウムに、チタン、タンタル、タングステン、モリブデン、クロム、ネオジム、スカンジウムから選ばれた元素を単数、または複数組み合わせた合金層、もしくは窒化物層を用いてもよい。
【００８１】
また、配線１０８ａ、１０８ｂは、インジウム錫酸化物、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物などの透光性を有する導電性材料を適用することもできる。また、上記透光性を有する導電性材料と、上記金属元素の積層構造とすることもできる。
【００８２】
次に、酸化物半導体積層体１１０、及び配線１０８ａ、１０８ｂ上にゲート絶縁層１１２を形成する。
【００８３】
ゲート絶縁層１１２は、酸化シリコン層、窒化シリコン層、酸化窒化シリコン層、窒化酸化シリコン層、または酸化アルミニウム層を単層でまたは積層して形成することができる。ゲート絶縁層１１２は、酸化物半導体積層体１１０と接する部分が酸素を含むことが好ましく、特に好ましくは酸化シリコン層により形成する。酸化シリコン層を用いることで、酸化物半導体積層体１１０に酸素を供給することができ、特性を良好にすることができる。
【００８４】
また、ゲート絶縁層１１２として、ハフニウムシリケート（ＨｆＳｉＯｘ）、窒素が添加されたハフニウムシリケート（ＨｆＳｉｘＯｙＮｚ）、窒素が添加されたハフニウムアルミネート（ＨｆＡｌｘＯｙＮｚ）、酸化ハフニウム、酸化イットリウムなどのｈｉｇｈ−ｋ材料を用いることでゲートリークを低減できる。さらには、ｈｉｇｈ−ｋ材料と、酸化シリコン層、窒化シリコン層、酸化窒化シリコン層、窒化酸化シリコン層、または酸化アルミニウム層のいずれか一以上との積層構造とすることができる。ゲート絶縁層１１２の厚さは、５０ｎｍ以上５００ｎｍ以下とするとよい。ゲート絶縁層１１２の厚さを厚くすることで、ゲートリーク電流を低減することができる。
【００８５】
次に、ゲート絶縁層１１２上であって、酸化物半導体積層体１１０と重畳する領域にゲート電極１１４を形成する。
【００８６】
ゲート電極１１４は、アルミニウム、クロム、銅、タンタル、チタン、モリブデン、タングステンから選ばれた金属元素、または上述した金属元素を成分とする合金か、上述した金属元素を組み合わせた合金などを用いて形成することができる。また、マンガン、マグネシウム、ジルコニウム、ベリリウムのいずれか一または複数から選択された金属元素を用いてもよい。また、ゲート電極１１４は、単層構造でも、二層以上の積層構造としてもよい。例えば、シリコンを含むアルミニウム層の単層構造、アルミニウム層上にチタン層を積層する二層構造、窒化チタン層上にチタン層を積層する二層構造、窒化チタン層上にタングステン層を積層する二層構造、窒化タンタル層上にタングステン層を積層する二層構造、チタン層と、そのチタン層上にアルミニウム層を積層し、さらにその上にチタン層を形成する三層構造などがある。また、アルミニウムに、チタン、タンタル、タングステン、モリブデン、クロム、ネオジム、スカンジウムから選ばれた元素を単数、または複数組み合わせた合金層、もしくは窒化物層を用いてもよい。
【００８７】
また、ゲート電極１１４は、インジウム錫酸化物、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物などの透光性を有する導電性材料を適用することもできる。また、上記透光性を有する導電性材料と、上記金属元素の積層構造とすることもできる。
【００８８】
この後、保護層として絶縁層１１６を形成してもよい。以上の工程により、単結晶領域を有する酸化物半導体積層体をチャネル形成領域に有するトランジスタ１５０を作製することができる。これまで報告された金属酸化物はアモルファス状態のもの、あるいは、多結晶状態のもの、あるいは、１４００℃程度の高温での処理により単結晶を得るもののみであったが、上記に示したように、平板状の単結晶領域を有する一元系酸化物半導体層を形成した後、当該単結晶領域を種として結晶成長させる方法により、大面積基板を用いて比較的低温で単結晶領域を有する酸化物半導体をチャネル形成領域に有するトランジスタを作製することができる。
【００８９】
（実施の形態２）
本実施の形態では、開示する発明の一態様に係る半導体装置の作製方法として、高純度化された酸化物半導体積層体を有するトランジスタの作製方法について、図８乃至１０を用いて説明する。
【００９０】
基板１００上に絶縁層１０１を形成する。次に、絶縁層１０１上に、実施の形態１と同様に、第１の多元系酸化物半導体層１０２を形成し、第１の多元系酸化物半導体層１０２上に一元系酸化物半導体層１０４を形成する（図８（Ａ）参照）。
【００９１】
基板１００は実施の形態１に示す基板１００を適宜用いることができる。
【００９２】
絶縁層１０１は、基板１００上に形成される層への不純物の混入を低減すると共に、基板１００上に形成する層の密着性を高めるために設ける。絶縁層１０１は、酸化シリコン層、酸化窒化シリコン層など酸化物絶縁層、または窒化シリコン層、窒化酸化シリコン層、窒化アルミニウム層、または窒化酸化アルミニウム層などの窒化物絶縁層で形成する。また、絶縁層１０１は積層構造でもよく、例えば、基板１００側から上記した窒化物絶縁層のいずれか一つ以上と、上記した酸化物絶縁層のいずれか一つ以上との積層構造とすることができる。絶縁層１０１の厚さは特に限定されないが、例えば、１０ｎｍ以上５００ｎｍ以下とすることができる。なお、絶縁層１０１は必須の構成要素ではないから、絶縁層１０１を設けない構成とすることも可能である。
【００９３】
絶縁層１０１は、スパッタリング法、ＣＶＤ法、塗布法、印刷法などで形成することができる。
【００９４】
なお、スパッタリング法で絶縁層１０１を形成する場合、処理室内に残留する水素、水、水酸基または水素化物などを除去しつつ絶縁層１０１を形成することが好ましい。これは、絶縁層１０１に水素、水、水酸基、水素化物などが含まれないようにするためである。処理室内に残留する水素、水、水酸基、水素化物などを除去するためには、吸着型の真空ポンプを用いることが好ましい。吸着型の真空ポンプとしては、例えば、クライオポンプ、イオンポンプ、チタンサブリメーションポンプを用いることが好ましい。また、排気手段としては、ターボポンプにコールドトラップを加えたものであってもよい。クライオポンプを用いて排気した処理室では、水素、水、水酸基、水素化物などが排気されるため、当該処理室で絶縁層１０１を形成すると、絶縁層１０１に含まれる不純物の濃度を低減できる。
【００９５】
また、絶縁層１０１を形成する際に用いるスパッタリングガスは、水素、水、水酸基、水素化物などの不純物が数ｐｐｍ程度、または数ｐｐｂ程度まで除去された高純度ガスを用いることが好ましい。
【００９６】
本実施の形態では、基板１００を処理室へ搬送し、水素、水、水酸基、水素化物などが除去された高純度酸素を含むスパッタリングガスを導入し、シリコンターゲットを用いて、基板１００に絶縁層１０１として、酸化シリコン層を形成する。なお、絶縁層１０１を形成する際は、基板１００は加熱されていてもよい。
【００９７】
また、第１の多元系酸化物半導体層１０２及び一元系酸化物半導体層１０４をスパッタリング法で形成する場合、基板を加熱することで、第１の多元系酸化物半導体層１０２及び一元系酸化物半導体層１０４に含まれる水素、水、水酸基、水素化物などの不純物を低減することができると共に、のちに行われる第１の加熱処理において、結晶成長を促すことができる。
【００９８】
また、金属酸化物ターゲット中の金属酸化物の相対密度は８０％以上、好ましくは９５％以上、さらに好ましくは９９．９％以上とするのが好ましい。相対密度の高いターゲットを用いると、形成される第１の多元系酸化物半導体層１０２及び一元系酸化物半導体層１０４中の不純物濃度を低減することができ、電気特性または信頼性の高いトランジスタを得ることができる。
【００９９】
また、第１の多元系酸化物半導体層１０２及び一元系酸化物半導体層１０４をそれぞれ形成する前に、スパッタリング装置内壁や、ターゲット表面やターゲット材料中に残存している水素、水、水酸基、水素化物等を除去するためにプリヒート処理を行うことが好ましい。プリヒート処理としてはチャンバー内を減圧下で２００℃〜６００℃に加熱する方法や、窒素や不活性ガスの導入と排気を繰り返す方法等がある。プリヒート処理を終えたら、基板またはスパッタリング装置を冷却した後大気にふれることなく、第１の多元系酸化物半導体層１０２及び一元系酸化物半導体層１０４を形成する。この場合のターゲット冷却液は、水ではなく油脂等を用いるとよい。加熱せずに窒素や不活性ガスの導入と排気を繰り返しても一定の効果が得られるが、加熱しながら行うとなおよい。
【０１００】
また、絶縁層１０１と同様に、第１の多元系酸化物半導体層１０２及び一元系酸化物半導体層１０４をそれぞれ形成する前、または形成中、または形成後に、スパッタリング装置内に残存している水素、水、水酸基、水素化物などを除去することが好ましい。スパッタリング装置内の残留水分を除去するためには、吸着型の真空ポンプを用いることが好ましい。この結果、水素、水、水酸基、水素化物などが排気されるため、第１の多元系酸化物半導体層１０２及び一元系酸化物半導体層１０４に含まれる不純物の濃度を低減できる。
【０１０１】
次に、実施の形態１と同様に、第１の加熱処理を行う。第１の加熱処理の温度は、５００℃以上１０００℃以下、好ましくは６００℃以上８５０℃以下とする。また、加熱時間は１分以上２４時間以下とする。第１の加熱処理により、第１の単結晶領域を有する多元系酸化物半導体層１０３及び単結晶領域を有する一元系酸化物半導体層１０５を形成することができる（図８（Ｂ）参照。）。
【０１０２】
また、第１の加熱処理において、第１の多元系酸化物半導体層１０２及び一元系酸化物半導体層１０４を結晶成長させると共に、酸化物半導体の主成分以外の不純物、代表的には水素、水、水酸基、水素化物を除去することで、高純度化することができる。
【０１０３】
第１の加熱処理においては、希ガス（代表的にはアルゴン）雰囲気、酸素雰囲気、窒素雰囲気、乾燥空気雰囲気、または、希ガス（代表的にはアルゴン）及び酸素の混合雰囲気、若しくは希ガス及び窒素の混合雰囲気とするのが好適である。具体的には、水素、水、水酸基、水素化物などの不純物が、数ｐｐｍ程度、または数ｐｐｂ程度にまで除去された高純度ガス雰囲気とすることが好適である。
【０１０４】
本実施の形態では、第１の加熱処理として、乾燥空気雰囲気で７００℃、１時間の加熱処理を行う。
【０１０５】
次に、実施の形態１と同様に、単結晶領域を有する一元系酸化物半導体層１０５上に第２の多元系酸化物半導体層１０６を形成する。
【０１０６】
次に、実施の形態１と同様に、第２の加熱処理を行う。第２の加熱処理により、第２の単結晶領域を有する多元系酸化物半導体層１０７を形成することができる（図８（Ｃ）参照。）。
【０１０７】
また、第２の加熱処理において第２の多元系酸化物半導体層１０６を結晶成長させると共に、酸化物半導体の主成分以外の不純物、代表的には水素、水、水酸基、水素化物を除去することで、高純度化することができる。
【０１０８】
なお、第１の加熱処理及び第２の加熱処理において、昇温時には炉の内部を窒素雰囲気とし、冷却時には炉の内部を酸素雰囲気として雰囲気を切り替えてもよく、窒素雰囲気で脱水または脱水素化が行われた後、雰囲気を切り替えて酸素雰囲気にすることで第１の多元系酸化物半導体層１０２、一元系酸化物半導体層１０４、及び第２の多元酸化物半導体層１０６内部に酸素を補給してｉ型とすることができる。
【０１０９】
以上の工程より、第１の単結晶領域を有する多元系酸化物半導体層１０３、単結晶領域を有する一元系酸化物半導体層１０５、及び第２の単結晶領域を有する多元系酸化物半導体層１０７を形成することができる（図８（Ｃ）参照。）。
【０１１０】
次に、第２の単結晶領域を有する多元系酸化物半導体層１０７上にフォトリソグラフィ工程によりレジストマスクを形成した後、当該レジストマスクを用いて第１の単結晶領域を有する多元系酸化物半導体層１０３、単結晶領域を有する一元系酸化物半導体層１０５、及び第２の単結晶領域を有する多元系酸化物半導体層１０７をエッチングして、島状の第１の単結晶領域を有する多元系酸化物半導体層１０３ａ、単結晶領域を有する一元系酸化物半導体層１０５ａ、及び第２の単結晶領域を有する多元系酸化物半導体層１０７ａを形成する（図８（Ｄ）参照。）。また、レジストマスクをインクジェット法で形成してもよい。レジストマスクをインクジェット法で形成するとフォトマスクを使用しないため、製造コストを低減できる。以下、第１の単結晶領域を有する多元系酸化物半導体層１０３ａ、単結晶領域を有する一元系酸化物半導体層１０５ａ、及び第２の単結晶領域を有する多元系酸化物半導体層１０７ａを酸化物半導体積層体１１０とも示す。
【０１１１】
上記エッチングに際しては、ウェットエッチング法あるいはドライエッチング法を用いることができる。ウェットエッチングするエッチング液としては、燐酸と酢酸と硝酸を混ぜた溶液、アンモニア過水（３１重量％過酸化水素水：２８重量％アンモニア水：水＝５：２：２）などを用いることができる。また、ＩＴＯ０７Ｎ（関東化学社製）を用いてもよい。
【０１１２】
また、ウェットエッチング後のエッチング液はエッチングされた材料とともに洗浄によって除去される。その除去された材料を含むエッチング液の廃液を精製し、含まれる材料を再利用してもよい。当該エッチング後の廃液に含まれるインジウムなどの材料を回収して再利用することにより、資源を有効活用し低コスト化することができる。
【０１１３】
ドライエッチングに用いるエッチングガスとしては、塩素を含むガス（塩素系ガス、例えば塩素（Ｃｌ２）、三塩化硼素（ＢＣｌ３）、四塩化シリコン（ＳｉＣｌ４）、四塩化炭素（ＣＣｌ４）など）が好ましい。
【０１１４】
また、フッ素を含むガス（フッ素系ガス、例えば四弗化炭素（ＣＦ４）、六弗化硫黄（ＳＦ６）、三弗化窒素（ＮＦ３）、トリフルオロメタン（ＣＨＦ３）など）、臭化水素（ＨＢｒ）、酸素（Ｏ２）、これらのガスにヘリウム（Ｈｅ）やアルゴン（Ａｒ）などの希ガスを添加したガス、などを用いることができる。
【０１１５】
ドライエッチング法としては、平行平板型ＲＩＥ（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）法や、ＩＣＰ（Ｉｎｄｕｃｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ：誘導結合型プラズマ）エッチング法を用いることができる。所望の加工形状にエッチングできるように、エッチング条件（コイル型の電極に印加される電力量、基板側の電極に印加される電力量、基板側の電極温度など）を適宜調節する。
【０１１６】
次に、絶縁層１０１、及び島状の酸化物半導体層上に、導電層１０８を形成する（図８（Ｅ）参照）。導電層１０８は、後に配線１０８ａ、１０８ｂとなる。
【０１１７】
導電層１０８は、実施の形態１に示す配線１０８ａ、１０８ｂに示す材料を適宜用いて形成することができる。導電層１０８は、スパッタリング法、ＣＶＤ法、または真空蒸着法で形成する。本実施の形態では、導電層１０８として、スパッタリング法により形成した膜厚５０ｎｍのチタン層、厚さ１００ｎｍのアルミニウム層、厚さ５０ｎｍのチタン層の３層よりなる金属層を用いる。
【０１１８】
次に、導電層１０８上にフォトリソグラフィ工程によりレジストマスク形成し、当該レジストマスクを用いて導電層をエッチングして、ソース電極及びドレイン電極として機能する配線１０８ａ、１０８ｂを形成する（図９（Ａ）参照。）。または、フォトリソグラフィ工程を用いず、印刷法、インクジェット法で配線１０８ａ、１０８ｂを形成することで、工程数を削減することができる。
【０１１９】
エッチングに用いるレジストマスクを形成するためのレジストの露光には、紫外線、ＫｒＦレーザ光、またはＡｒＦレーザ光を用いるのが好適である。特に、チャネル長（Ｌ）が２５ｎｍ未満の露光を行う場合には、数ｎｍ〜数１０ｎｍと極めて波長が短い超紫外線（Ｅｘｔｒｅｍｅ Ｕｌｔｒａｖｉｏｌｅｔ）を用いてレジストを露光することが好適である。超紫外線による露光は、解像度が高く焦点深度も大きい。従って、後に形成されるトランジスタのチャネル長（Ｌ）を１０ｎｍ以上１０００ｎｍ（１μｍ）以下とすることも可能である。このような方法でチャネル長を小さくすることにより、トランジスタの動作速度を向上させることもできる。また、上記酸化物半導体を用いたトランジスタはオフ電流が極めて小さいため、微細化による消費電力の増大を抑制できる。
【０１２０】
導電層１０８のエッチングの際には、酸化物半導体積層体１１０が除去されないように、酸化物半導体積層体１１０及び導電層１０８の、材料及びエッチング条件を適宜調節する。なお、材料及びエッチング条件によっては、当該工程において、酸化物半導体積層体１１０の一部がエッチングされ、溝部（凹部）を有することもある。
【０１２１】
また、酸化物半導体積層体１１０の側面において、配線１０８ａ、１０８ｂと接する結晶領域が非晶質状態となることもある。
【０１２２】
なお、ここでの導電層１０８のエッチングは、ドライエッチングでもウェットエッチングでもよく、両方を用いてもよい。所望の形状の配線１０８ａ、１０８ｂを形成するために、材料に合わせてエッチング条件（エッチング液、エッチング時間、温度など）を適宜調節する。
【０１２３】
本実施の形態では、エッチャントとしてアンモニア過水（アンモニア、水、過酸化水素水の混合液）を用いて、導電層１０８をエッチングして、配線１０８ａ、１０８ｂを形成する。
【０１２４】
次に、図９（Ｂ）に示すように、絶縁層１０１、酸化物半導体積層体１１０、及び配線１０８ａ、１０８ｂ上に、実施の形態１と同様に、ゲート絶縁層１１２を形成する。
【０１２５】
不純物を除去することによりｉ型化または実質的にｉ型化された酸化物半導体層（水素濃度が低減され高純度化された酸化物半導体層）は界面準位、界面電荷に対して極めて敏感であるため、ゲート絶縁層１１２との界面は重要である。そのため高純度化された酸化物半導体積層体１１０に接するゲート絶縁層１１２は、高品質化が要求される。
【０１２６】
例えば、μ波（例えば、周波数２．４５ＧＨｚ）を用いた高密度プラズマＣＶＤにより、緻密で絶縁耐圧の高い高品質な絶縁層を形成できるので好ましい。水素濃度が低減され高純度化された酸化物半導体層と高品質ゲート絶縁層とが密接することにより、界面準位を低減して界面特性を良好なものとすることができるからである。また、高密度プラズマＣＶＤにより得られた絶縁層は、一定の厚さで形成できるため、段差被覆性に優れている。また、高密度プラズマＣＶＤにより得られる絶縁層は、厚さを精密に制御することができる。
【０１２７】
もちろん、ゲート絶縁層として良質な絶縁層を形成できるものであれば、スパッタリング法やプラズマＣＶＤ法など他の形成方法を適用することができる。スパッタリング法により酸化シリコン層を形成する場合には、ターゲットとしてシリコンターゲットまたは石英ターゲットを用い、スパッタリングガスとして酸素または、酸素及びアルゴンの混合ガスを用いて行う。また、ゲート絶縁層の形成後の加熱処理によってゲート絶縁層の膜質、酸化物半導体積層体１１０との界面特性が改質される絶縁層であっても良い。いずれにしても、ゲート絶縁層としての膜質が良好であることは勿論のこと、酸化物半導体積層体１１０との界面準位密度を低減し、良好な界面を形成できるものであれば良い。
【０１２８】
例えば、８５℃、２×１０６Ｖ／ｃｍ、１２時間のゲートバイアス・熱ストレス試験（ＢＴ試験）においては、不純物が酸化物半導体積層体１１０に添加されていると、不純物と酸化物半導体積層体１１０の主成分との結合が、強電界（Ｂ：バイアス）と高温（Ｔ：温度）により切断され、生成されたダングリングボンドがしきい値電圧（Ｖｔｈ）のドリフトを誘発することとなる。
【０１２９】
これに対して、酸化物半導体積層体１１０の不純物、特に水素、水、水酸基、水素化物などを極力除去し、上記のようにゲート絶縁層との界面特性を良好にすることにより、ＢＴ試験に対しても安定なトランジスタを得ることを可能としている。
【０１３０】
なお、酸化物半導体積層体１１０に接して設けられる絶縁層にハロゲン元素（例えば、フッ素または塩素）を含ませ、または酸化物半導体積層体１１０を露出させた状態でハロゲン元素を含むガス雰囲気中でのプラズマ処理によって酸化物半導体積層体１１０にハロゲン元素を含ませ、酸化物半導体積層体１１０または該酸化物半導体積層体１１０に接して設けられる絶縁層との界面に存在しうる、水素、水、水酸基、水素化物などの不純物を排除してもよい。絶縁層にハロゲン元素を含ませる場合には、該絶縁層中におけるハロゲン元素濃度は、５×１０１７ｃｍ−３〜１×１０２０ｃｍ−３程度とすればよい。
【０１３１】
また、上記したように酸化物半導体積層体１１０中または酸化物半導体積層体１１０とこれに接する絶縁層との界面にハロゲン元素を含ませ、酸化物半導体積層体１１０と接して設けられた絶縁層が酸化物絶縁層である場合には、酸化物絶縁層の酸化物半導体積層体１１０と接しない側を、窒化物絶縁層で覆うことが好ましい。すなわち、酸化物半導体積層体１１０に接する酸化物絶縁層の上に接して窒化シリコン層などを設ければよい。このような構造とすることで、水素、水、水酸基、水素化物などの不純物が酸化物半導体積層体１１０に侵入することを低減することができる。
【０１３２】
また、ゲート絶縁層１１２を形成する前、スパッタリング装置内壁や、ターゲット表面やターゲット材料中に残存している水分または水素を除去するためにプリヒート処理を行うことが好ましい。プリヒート処理を終えたら、基板またはスパッタリング装置を冷却した後大気にふれることなくゲート絶縁層１１２を形成する。
【０１３３】
次に、ゲート絶縁層１１２上であって、酸化物半導体積層体１１０と重畳する領域にゲート電極１１４を形成する（図９（Ｃ）参照。）。ゲート電極１１４は、ゲート絶縁層１１２上に導電層をスパッタリング法、ＣＶＤ法、または真空蒸着法で形成し、当該導電層上にフォトリソグラフィ工程によりレジストマスク形成し、当該レジストマスクを用いて導電層をエッチングして、形成することができる。
【０１３４】
次に、不活性ガス雰囲気、または酸素ガス雰囲気で第３の加熱処理（好ましくは２００℃以上４５０℃以下、例えば２５０℃以上３５０℃以下）を行ってもよい。当該加熱処理により、第１の加熱処理及び第２加熱処理で発生した酸素欠陥に酸素を供給することで、ドナーとなる酸素欠陥を更に低減し、化学量論比を満たす構成とすることが可能であり、酸化物半導体積層体１１０をよりｉ型化または実質的にｉ型化にすることができる。なお、当該第３の加熱処理は、ゲート電極１１４の形成の前に行ってもよい。または、のちに形成する絶縁層１１６の形成後に行ってもよい。
【０１３５】
この後、ゲート絶縁層１１２及びゲート電極１１４上に、絶縁層１１６を形成する（図９（Ｄ）参照。）。絶縁層１１６には水素を含有させてもよい。絶縁層１１６は、スパッタリング法、ＣＶＤ法などを用いて形成することができる。本実施の形態では、ＣＶＤ法により得られる窒化物絶縁層の一つである窒化シリコン層を用いる。
【０１３６】
第３の加熱処理は、窒素雰囲気下で、１５０℃以上４５０℃以下、好ましくは２５０℃以上４４０℃以下で行うことが好ましい。また、第３の加熱処理は、窒素雰囲気下に限定されず、酸素雰囲気、希ガス雰囲気、乾燥空気雰囲気で行えばよい。
【０１３７】
以上の工程で、水素濃度が低減され高純度化され、且つ単結晶領域を有する酸化物半導体積層体を有するトランジスタ１５０を形成することができる。
【０１３８】
なお、エッチング条件次第では、図８（Ｃ）の後、第２の単結晶領域を有する多元系酸化物半導体層１０７を島状にエッチングした後、単結晶領域を有する一元系酸化物半導体層１０５が島状にエッチングされず、図１０（Ａ）に示すように、絶縁層１０１上全面に第１の単結晶領域を有する多元系酸化物半導体層１０３及び単結晶領域を有する一元系酸化物半導体層１０５が残存する場合がある。これは、第２の加熱処理と比べて第１の加熱処理の温度が高い場合、第２の単結晶領域を有する多元系酸化物半導体層１０７より、第１の単結晶領域を有する多元系酸化物半導体層１０３及び単結晶領域を有する一元系酸化物半導体層１０５の結晶性が高まり、エッチング速度が遅くなるためである。
【０１３９】
この後、図８（Ｅ）及び図９に示す工程により、図１０（Ｂ）に示すような、絶縁層１０１上に第１の単結晶領域を有する多元系酸化物半導体層１０３及び単結晶領域を有する一元系酸化物半導体層１０５が積層して形成され、単結晶領域を有する一元系酸化物半導体層１０５上に島状の第２の単結晶領域を有する多元系酸化物半導体層１０７ａ、配線１０８ａ、１０８ｂ、及びゲート絶縁層１１２が形成され、ゲート絶縁層１１２上にゲート電極１１４が形成されるトランジスタ１５２となる。
【０１４０】
従来の酸化物半導体は一般にｎ型であり、酸化物半導体を用いたトランジスタは、ゲート電圧が０Ｖでもソース電極とドレイン電極の間に電流が流れる、所謂ノーマリーオンとなりやすい。電界効果移動度が高くともトランジスタがノーマリーオンであると、回路として制御することが困難である。なお、酸化物半導体において水素はドナーに成り得るためｎ型化する一つの要因であることが知られている。また、酸素欠陥もｎ型化する一つの要因であることが知られている。
【０１４１】
そこで酸化物半導体をｉ型とするため、ｎ型不純物である水素、水、水酸基、水素化物などを第１の加熱処理及び第２の加熱処理において、酸化物半導体の結晶成長とともに酸化物半導体から除去し、酸化物半導体の主成分以外の不純物が極力含まれないように高純度化し、かつ、第３の加熱処理において酸素欠陥を除去することにより真性型とする。すなわち、不純物を添加してｉ型化するのでなく、水素、水、水酸基、水素化物などの不純物や酸素欠陥を極力除去したことにより、高純度化されたｉ型（真性半導体）またはそれに近づけることを特徴としている。ことに本実施の形態で示した酸化物半導体は高度に結晶化しているため、アモルファスあるいは微結晶、多結晶状態のものと比較して、不純物や欠陥が少ないという特徴を有する。このように酸化物半導体を高純度化することにより、トランジスタのしきい値電圧値をプラスとすることができ、所謂ノーマリーオフのスイッチング素子を実現できる。
【０１４２】
このときの酸化物半導体の水素濃度は、１×１０１８ｃｍ−３以下、１×１０１６ｃｍ−３以下、さらには実質的には０が好ましい。また、酸化物半導体のキャリア密度が１×１０１４ｃｍ−３未満、１×１０１２ｃｍ−３未満、さらに好ましくは１．４５×１０１０ｃｍ−３未満である。即ち、酸化物半導体のキャリア密度は、限りなくゼロに近い。また、バンドギャップは２ｅＶ以上、好ましくは２．５ｅＶ以上、より好ましくは３ｅＶ以上である。なお、酸化物半導体中の水素濃度は、二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｓｃｏｐｙ）で得られたものである。キャリア密度は、ホール効果測定により測定することができる。また、より低濃度のキャリア密度は、ＣＶ測定（Ｃａｐａｃｉｔａｎｃｅ−Ｖｏｌｔａｇｅ−Ｍｅａｓｕｒｅｍｅｎｔ）の測定結果により求めることができる。
【０１４３】
また、一般的なシリコンウェハにおけるキャリア密度の最小値（１×１０１４／ｃｍ３程度）と比較して、酸化物半導体は、十分に小さいキャリア密度の値（例えば、１×１０１２／ｃｍ３未満、より好ましくは、１．４５×１０１０／ｃｍ３未満）をとる。また、チャネル長３μｍ、チャネル幅１×１０４μｍのトランジスタにおいて、ドレイン電圧が１Ｖから１０Ｖの範囲のいずれかの電圧の場合、室温においてオフ電流（ゲートソース間の電圧を０Ｖ以下としたときのソースドレイン間に流れる電流）が、測定下限以下であり、サブスレッショルドスイング値（Ｓ値）が０．１Ｖ／ｄｅｃ．（ゲート絶縁層膜厚１００ｎｍ）が得られる。このように、酸化物半導体を高純度化することで、オフ電流を１×１０−２０Ａ（１０ｚＡ（ゼプトアンペア））から、１×１０−１９Ａ（１００ｚＡ）程度にまで低減することも可能である。オフ電流は、直接再結合または間接再結合による正孔と電子の生成−再結合によって流れるが、酸化物半導体はバンドギャップが広く、電子の励起のために大きな熱エネルギーが必要であるため、直接再結合及び間接再結合が生じにくい。このため、ゲート電極に負の電位が印加された状態（オフ状態）では、少数キャリアであるホールは実質的にゼロであるため、直接再結合及び間接再結合が生じにくく、電流は限りなく低くなる。
【０１４４】
なお、オフ電流とドレイン電圧との値が分かればオームの法則からトランジスタがオフ状態のときの抵抗値（オフ抵抗Ｒ）を算出することができ、チャネル形成領域の断面積Ａとチャネル長Ｌが分かればρ＝ＲＡ／Ｌの式（Ｒはオフ抵抗）からオフ抵抗率ρを算出することもできる。オフ抵抗率は１×１０９Ω・ｍ以上（または１×１０１０Ω・ｍ）が好ましい。ここで、断面積Ａは、チャネル形成領域の膜厚をｄとし、チャネル幅をＷとするとき、Ａ＝ｄＷから算出することができる。
【０１４５】
アモルファスシリコンを用いたトランジスタのオフ電流が１０−１２Ａ程度であるのに対し、酸化物半導体を用いたトランジスタのオフ電流は、遙かに低い。このように、ｉ型化または実質的にｉ型化された酸化物半導体を用いることで、極めて優れたオフ電流特性のトランジスタ１５０を得ることができる。
【０１４６】
さらには、酸化物半導体のキャリアを低減し、好ましくは無くすことで、トランジスタにおいて酸化物半導体はキャリアを通過させる通路（パス）として機能させる。その結果、酸化物半導体は高純度化したｉ型（真性）半導体であり、キャリアがない、または極めて少なくせしめることにより、トランジスタのオフ状態ではオフ電流を極めて低くできるというのが本実施の形態の技術思想である。
【０１４７】
また、酸化物半導体は通路（パス）として機能し、酸化物半導体自体がキャリアを有さない、または極めて少ないように高純度化したｉ型（真性）とすると、キャリアは電極のソース、ドレインにより供給される。酸化物半導体の電子親和力χ及びフェルミレベル、理想的には真性フェルミレベルと一致したフェルミレベルと、ソース、ドレインの電極の仕事関数とを適宜選択することで、ソース電極及びドレイン電極からキャリアを注入させることが可能となり、ｎ型トランジスタ及びｐ型トランジスタを適宜作製することができる。
【０１４８】
このように、酸化物半導体の主成分以外の不純物、代表的には水素、水、水酸基、水素化物などが極力含まれないように高純度化し、且つ単結晶領域を有せしめることにより、トランジスタの動作を良好なものとすることができる。特に、オンオフ比を高めることができる。また、ＢＴ試験前後におけるトランジスタのしきい値電圧の変化量を抑制することができ、高い信頼性を実現することができる。また、電気特性の温度依存性を抑制することができる。また、これまで報告された金属酸化物はアモルファス状態のもの、あるいは、多結晶状態のもの、あるいは、１４００℃程度の高温での処理により単結晶を得るもののみであったが、上記に示したように、平板状の単結晶領域を有する一元系酸化物半導体層を形成した後、当該単結晶領域を種として結晶成長させる方法により、大面積基板を用いて比較的低温で単結晶領域を有する酸化物半導体層を作製することができる。
【０１４９】
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。
【０１５０】
（実施の形態３）
本実施の形態では、実施の形態１及び実施の形態２と比較して、酸化物半導体積層体１１０の異なる作製方法について、図１１を用いて説明する。
【０１５１】
実施の形態２と同様に、図１１（Ａ）に示すように、基板１００上に絶縁層１０１を形成する。次に、絶縁層１０１上に第１の多元系酸化物半導体層１０２を形成し、第１の多元系酸化物半導体層１０２上に一元系酸化物半導体層１０４を形成する。
【０１５２】
次に、実施の形態１と同様に、第１の加熱処理を行い、図１１（Ｂ）に示すように、第１の単結晶領域を有する多元系酸化物半導体層１０３及び単結晶領域を有する一元系酸化物半導体層１０５を形成する。次に、単結晶領域を有する一元系酸化物半導体層１０５上に第２の多元系酸化物半導体層１０６を形成する。
【０１５３】
次に、第２の多元系酸化物半導体層１０６上にフォトリソグラフィ工程によりレジストマスクを形成した後、当該レジストマスクを用いて第１の単結晶領域を有する多元系酸化物半導体層１０３、単結晶領域を有する一元系酸化物半導体層１０５、及び第２の多元系酸化物半導体層１０６をエッチングして、島状の第１の単結晶領域を有する多元系酸化物半導体層１０３ａ、単結晶領域を有する一元系酸化物半導体層１０５ａ、及び第２の多元系酸化物半導体層１０６ａを形成する。この後、レジストマスクを除去する（図１１（Ｃ）参照。）。
【０１５４】
次に、第２の加熱処理により、単結晶領域を有する一元系酸化物半導体層１０５ａを種として第２の多元系酸化物半導体層１０６ａを結晶成長させて、第２の単結晶領域を有する多元系酸化物半導体層１０７ａを形成する。以上の工程により、第１の単結晶領域を有する多元系酸化物半導体層１０３ａ、単結晶領域を有する一元系酸化物半導体層１０５ａ、及び第２の単結晶領域を有する多元系酸化物半導体層１０７ａで構成される酸化物半導体積層体１１０を形成することができる。この後、図８（Ｅ）及び図９に示す工程により、図１に示すようなトランジスタ１５０を形成することができる。
【０１５５】
第２の単結晶領域を有する多元系酸化物半導体層は結晶性が高く、エッチング条件次第では、結晶化前の第２の多元系酸化物半導体層と比較してエッチング速度が遅い。このため、第２の加熱処理を行う前に第２の多元系酸化物半導体層を島状にエッチングすることで、エッチング時間を短縮することができる。
【０１５６】
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。
【０１５７】
（実施の形態４）
本実施の形態では、実施の形態１乃至実施の形態３と比較して、酸化物半導体積層体１１０の異なる作製方法について、図１２を用いて説明する。
【０１５８】
実施の形態２と同様に、基板１００上に絶縁層１０１を形成する。次に、絶縁層１０１上に第１の多元系酸化物半導体層を形成し、第１の多元系酸化物半導体層上に一元系酸化物半導体層を形成する。次に、実施の形態１と同様に、第１の加熱処理を行い、第１の単結晶領域を有する多元系酸化物半導体層１０３及び単結晶領域を有する一元系酸化物半導体層１０５を形成する（図１２（Ａ）参照）。
【０１５９】
次に、単結晶領域を有する一元系酸化物半導体層１０５上にフォトリソグラフィ工程によりレジストマスクを形成した後、当該レジストマスクを用いて、第１の単結晶領域を有する多元系酸化物半導体層１０３及び単結晶領域を有する一元系酸化物半導体層１０５をエッチングして、図１２（Ｂ）に示すように、島状の第１の単結晶領域を有する多元系酸化物半導体層１０３ｂ及び単結晶領域を有する一元系酸化物半導体層１０５ｂを形成する。この後、レジストマスクを除去する。
【０１６０】
次に、単結晶領域を有する一元系酸化物半導体層１０５ｂ及び絶縁層１０１上に第２の多元系酸化物半導体層１０６を形成する。
【０１６１】
次に、第２の多元系酸化物半導体層１０６上にフォトリソグラフィ工程によりレジストマスクを形成した後、当該レジストマスクを用いて、第１の単結晶領域を有する多元系酸化物半導体層１０３ｂ、単結晶領域を有する一元系酸化物半導体層１０５ｂ、及び第２の多元系酸化物半導体層１０６をエッチングして、島状の第１の単結晶領域を有する多元系酸化物半導体層１０３ａ、島状の単結晶領域を有する一元系酸化物半導体層１０５ａ、及び島状の第２の多元系酸化物半導体層１０６ａを形成する。この後、レジストマスクを除去する（図１２（Ｃ）参照。）。
【０１６２】
次に、第２の加熱処理により、単結晶領域を有する一元系酸化物半導体層１０５ａを種として第２の多元系酸化物半導体層１０６ａを結晶成長させて、第２の単結晶領域を有する多元系酸化物半導体層１０７ａを形成する。以上の工程により、第１の単結晶領域を有する多元系酸化物半導体層１０３ａ、単結晶領域を有する一元系酸化物半導体層１０５ａ、及び第２の単結晶領域を有する多元系酸化物半導体層１０７ａで構成される酸化物半導体積層体１１０を形成することができる（図１２（Ｄ）参照。）。この後、図８（Ｅ）及び図９に示す工程により、図１に示すようなトランジスタ１５０を形成することができる。
【０１６３】
第２の単結晶領域を有する多元系酸化物半導体層は結晶性が高く、エッチング条件次第では、結晶化前の第２の多元系酸化物半導体層と比較してエッチング速度が遅い。このため、第２の加熱処理を行う前に第２の多元系酸化物半導体層を島状にエッチングすることで、エッチング時間を短縮することができる。
【０１６４】
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。
【０１６５】
（実施の形態５）
本実施の形態では、第２の単結晶領域を有する多元系酸化物半導体層の作製方法が実施の形態１と異なる形態について、図８及び図１３を用いて説明する。
【０１６６】
実施の形態２と同様に、図８（Ａ）に示すように、基板１００上に絶縁層１０１を形成する。次に、絶縁層１０１上に第１の多元系酸化物半導体層１０２を形成し、第１の多元系酸化物半導体層１０２上に一元系酸化物半導体層１０４を形成する。
【０１６７】
次に、実施の形態１と同様に、第１の加熱処理を行い、図１３（Ａ）に示すように、第１の単結晶領域を有する多元系酸化物半導体層１０３及び単結晶領域を有する一元系酸化物半導体層１０５を形成する。
【０１６８】
次に、図１３（Ｂ）に示すように、２００℃以上６００℃以下、好ましくは２００℃以上５５０℃以下で加熱しながら、スパッタリング法により、単結晶領域を有する一元系酸化物半導体層１０５上に第２の単結晶領域を有する多元系酸化物半導体層１０７を形成する。第２の単結晶領域を有する多元系酸化物半導体層１０７は、六方晶の非ウルツ鉱型結晶構造となる。ここでは、加熱しながら第２の多元系酸化物半導体層を堆積するため、単結晶領域を有する一元系酸化物半導体層１０５表面の単結晶領域を結晶成長の種として、単結晶領域を有する一元系酸化物半導体層１０５と同じ結晶軸となるように、特にｃ軸方向が同一となるように結晶成長（エピタキシャル成長、アキシャル成長ともいう。）するため、第２の単結晶領域を有する多元系酸化物半導体層１０７を形成することができる。この結果、第２の加熱処理を行わずとも、ｃ軸方向が単結晶領域を有する一元系酸化物半導体層１０５と同一である結晶化した第２の単結晶領域を有する多元系酸化物半導体層１０７を形成することができる。
【０１６９】
この後、実施の形態１の工程を経て、トランジスタ１５０を作製することができる。
【０１７０】
本実施の形態では、加熱処理数を削減することが可能であるため、スループットを向上させることができる。
【０１７１】
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。
【０１７２】
（実施の形態６）
実施の形態１乃至実施の形態５においてはトップゲート構造のトランジスタの作製工程を示したが、本実施の形態では、図１４を用いて、ボトムゲート構造のトランジスタの作製工程について説明する。
【０１７３】
本実施の形態では基板１００としてガラス基板を用い、事前に、基板１００に対して６５０℃、６分の加熱処理を２回行う。トランジスタ形成前に基板の加熱を行うことにより、基板の収縮による膜剥がれや、マスクの位置ずれを抑える。次に、絶縁表面を有する基板１００上に、導電層を形成した後、フォトマスクを用いてフォトリソグラフィ工程によりゲート電極４００を設ける。
【０１７４】
また、基板１００とゲート電極４００の間に実施の形態２に示す絶縁層１０１を設けてもよい。絶縁層１０１は、基板１００とゲート電極４００との密着性を高めることができる。
【０１７５】
ゲート電極４００としては、実施の形態１に示すゲート電極１１４に示す材料及び作製方法を適宜用いることができる。なお、ゲート電極４００は端部がテーパー形状であると、のちに形成する絶縁層、半導体層、及び導電層の被覆率を高めることができるため好ましい。
【０１７６】
次に、ゲート電極４００上にゲート絶縁層４０１を形成する。ゲート絶縁層４０１は、実施の形態１に示すゲート絶縁層１１２に示す材料及び作製方法を適宜用いることができる。
【０１７７】
次に、ゲート絶縁層４０１上に、実施の形態１と同様に、第１の多元系酸化物半導体層を形成し、第１の多元系酸化物半導体層上に一元系酸化物半導体層を形成した後、第１の加熱処理を行って、第１の単結晶領域を有する多元系酸化物半導体層４０３及び単結晶領域を有する一元系酸化物半導体層４０５を形成する（図１４（Ａ）参照。）。
【０１７８】
次に、単結晶領域を有する一元系酸化物半導体層４０５上に、実施の形態１と同様に第２の多元系酸化物半導体層を形成した後、第２の加熱処理を行って、第２の単結晶領域を有する多元系酸化物半導体層４０７を形成する（図１４（Ｂ）参照）。
【０１７９】
次に、第２の単結晶領域を有する多元系酸化物半導体層４０７上に、フォトリソグラフィ工程によりレジストマスクを形成した後、エッチングして、島状の第１の単結晶領域を有する多元系酸化物半導体層４０３ａ、島状の単結晶領域を有する一元系酸化物半導体層４０５ａ、及び島状の第２の単結晶領域を有する多元系酸化物半導体層４０７ａを形成する。
【０１８０】
次に、ゲート絶縁層４０１、島状の第１の単結晶領域を有する多元系酸化物半導体層４０３ａ、島状の単結晶領域を有する一元系酸化物半導体層４０５ａ、及び島状の第２の単結晶領域を有する多元系酸化物半導体層４０７ａ上に、ソース電極及びドレイン電極として機能する配線４０８ａ、４０８ｂを形成する。配線４０８ａ、４０８ｂは、実施の形態１に示す配線１０８ａ、１０８ｂと同様に形成することができる。
【０１８１】
次に、酸化物半導体層の一部に接する保護絶縁層となる酸化物絶縁層４１２を形成した後、第３の加熱処理を行ってもよい（図１４（Ｃ）参照。）。
【０１８２】
本実施の形態では、酸化物絶縁層４１２として厚さ３００ｎｍの酸化シリコン層をスパッタリング法を用いて形成する。形成時の基板温度は、室温以上３００℃以下とすればよく、本実施の形態では１００℃とする。酸化シリコン層のスパッタリング法は、希ガス（代表的にはアルゴン）雰囲気下、酸素雰囲気下、または希ガス（代表的にはアルゴン）と酸素の混合雰囲気下において行うことができる。また、ターゲットとして酸化シリコンターゲットまたはシリコンターゲットを用いることができる。例えば、シリコンターゲットを用いて、酸素、及び窒素雰囲気下でスパッタリング法により酸化シリコン層を形成することができる。結晶化させた島状の第１の単結晶領域を有する多元系酸化物半導体層４０３ａ、結晶化させた島状の単結晶領域を有する一元系酸化物半導体層４０５ａ、及び結晶化させた島状の第２の単結晶領域を有する多元系酸化物半導体層４０７ａに接して形成する酸化物絶縁層４１２は、１０ｎｍ以上５００ｎｍ以下の厚さとし、代表的には酸化シリコン層、窒化酸化シリコン層、酸化アルミニウム層、または酸化窒化アルミニウム層などを用いる。
【０１８３】
また、第３の加熱処理の温度は、２００℃以上４５０℃以下、望ましくは２５０℃以上３５０℃以下である。当該加熱処理により、第１の加熱処理及び第２加熱処理で発生した酸素欠陥に酸素を供給することで、ドナーとなる酸素欠陥を更に低減し、化学量論比を満たす構成とすることが可能であり、第１の単結晶領域を有する多元系酸化物半導体層４０３ａ、単結晶領域を有する一元系酸化物半導体層４０５ａ、及び第２の単結晶領域を有する多元系酸化物半導体層４０７ａをよりｉ型化または実質的にｉ型化することができる。
【０１８４】
次に、酸化物絶縁層４１２上に、絶縁層４１６を形成する。その後、第４の加熱処理を行ってもよい（図１４（Ｄ）参照。）。絶縁層４１６は、実施の形態２に示す絶縁層１１６と同様に形成することができる。
【０１８５】
第４の加熱処理は、窒素雰囲気下、１５０℃以上４５０℃以下、好ましくは２５０℃以上４４０℃以下とする。また、第４の加熱処理は、窒素雰囲気下に限定されず、酸素雰囲気、希ガス雰囲気、乾燥空気雰囲気で行えばよい。
【０１８６】
以上により、単結晶領域を有する一元系酸化物半導体層４０５ａの結晶領域から結晶成長させた第１の単結晶領域を有する多元系酸化物半導体層４０３ａ及び第２の単結晶領域を有する多元系酸化物半導体層４０７ａを用いたトランジスタ４５０が完成する。
【０１８７】
次に、絶縁層４１６上に層間絶縁層４１８を形成してもよい（図１４（Ｅ）参照。）。層間絶縁層４１８は、スパッタリング法やＣＶＤ法などを用いて得られる酸化シリコン層、窒化酸化シリコン層、窒化シリコン層、酸化ハフニウム層、酸化アルミニウム層、酸化タンタル層等の無機絶縁材料を含む材料を用いて形成する。また、層間絶縁層４１８の材料として、アクリル、ポリイミド、エポキシ樹脂等の有機樹脂を用いることもできる。なお、本実施の形態では、酸化物絶縁層４１２、絶縁層４１６と層間絶縁層４１８の積層構造としているが、開示する発明の一態様はこれに限定されない。１層としても良いし、２層としてもよいし、４層以上の積層構造としても良い。
【０１８８】
また、本実施の形態に示すトランジスタは、図１４（Ｅ）に示すように、ゲート電極４００は、配線４０８ａ、４０８ｂと重なる領域を有することも特徴の一つである。配線４０８ａの端部と、ゲート絶縁層４０１の段差、即ち断面図において、配線４０８ａとゲート絶縁層の平坦面からテーパー面となる変化点との間の領域（ここでは図１４（Ｅ）中で示したＬＯＶ領域）を有している。ＬＯＶ領域は、ゲート電極の端部起因の段差部で生じる酸化物半導体の結晶粒界に、キャリアが流れないようにするために重要である。
【０１８９】
また、酸化物絶縁層４１２上にバックゲート電極を形成してもよい。その場合の作製工程を図１５（Ａ）及び図１５（Ｂ）に示す。図１４（Ｃ）の状態を得た後、ゲート電極４００に達するコンタクトホールを形成し、酸化物絶縁層４１２上にバックゲート電極４１４を形成する（図１５（Ａ）参照。）。次に、バックゲート電極４１４及び酸化物絶縁層４１２上に、絶縁層４１６を形成し、第４の加熱処理を行ってもよい。以上の工程により、図１５（Ｂ）に示すトランジスタ４５１を得ることができる。バックゲート電極４１４を、第１の単結晶領域を有する多元系酸化物半導体層、単結晶領域を有する一元系酸化物半導体層、及び第２の単結晶領域を有する多元系酸化物半導体層で形成されるチャネル形成領域と重なる位置に設けることによって、バックゲートがパッシベーション層として機能し、外部からの水素がチャネル形成領域に侵入するのを阻止することが可能となるため、ＢＴ試験（バイアス−熱ストレス試験）前後におけるトランジスタ４５１のしきい値電圧の変化量を低減することができる。
【０１９０】
また、バックゲート電極４１４は、電位がトランジスタ４５１のゲート電極４００と異なっていても良い。また、バックゲート電極４１４の電位がＧＮＤ、０Ｖ、或いはフローティング状態であってもよい。この場合は、バックゲート電極４１４を形成する前に、ゲート電極４００に達するコンタクトホールを形成しないことで、ゲート電極４００とバックゲート電極４１４の電位を異ならせることができる。
【０１９１】
次に、絶縁層４１６上に平坦化のための層間絶縁層４１８を形成し、図１５（Ｂ）に示す断面構造を得ることができる。
【０１９２】
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。
【０１９３】
（実施の形態７）
本実施の形態では、チャネルストップ構造のトランジスタの構造を図１６を用いて示す。
【０１９４】
本実施の形態は、実施の形態６と一部異なるだけであるため、詳細な説明はここでは省略することとする。
【０１９５】
以下に工程を順に説明する。実施の形態６と同様に、基板１００上にゲート電極４００及びゲート絶縁層４０２を形成する。次に、実施の形態６と同様に、ゲート絶縁層４０２上に第１の多元系酸化物半導体層を形成し、第１の多元系酸化物半導体層上に一元系酸化物半導体層を形成し、第１の加熱処理を行って第１の多元系酸化物半導体層及び一元系酸化物半導体層を結晶化させ、第１の単結晶領域を有する多元系酸化物半導体層及び単結晶領域を有する一元系酸化物半導体層を形成する。次に、実施の形態６と同様に、第２の多元系酸化物半導体層を形成し、第２の加熱処理を行って第２の多元系酸化物半導体層を結晶化させて、第２の単結晶領域を有する多元系酸化物半導体層を形成する。
【０１９６】
次に、酸化物絶縁層を形成し、第３の加熱処理を行う。酸化物絶縁層は、実施の形態６に示した酸化物絶縁層４１２と同じ材料を用いる。また、第３の加熱処理も実施の形態６に示した第３の加熱処理と同じ条件とし、第１の単結晶領域を有する多元系酸化物半導体層、単結晶領域を有する一元系酸化物半導体層、及び第２の単結晶領域を有する多元系酸化物半導体層に酸素を供給し、第１の単結晶領域を有する多元系酸化物半導体層、単結晶領域を有する一元系酸化物半導体層、及び第２の単結晶領域を有する多元系酸化物半導体層中の酸素欠陥を低減する。
【０１９７】
次に、フォトリソグラフィ工程により酸化物絶縁層上にレジストマスクを形成し、選択的にエッチングを行って、島状の第１の単結晶領域を有する多元系酸化物半導体層４０３ａ、島状の単結晶領域を有する一元系酸化物半導体層４０５ａ、及び島状の第２の単結晶領域を有する多元系酸化物半導体層４０７ａを形成する。同時に、酸化物絶縁層も島状になる。
【０１９８】
次に、レジストマスクを除去し、フォトリソグラフィ工程によりレジストマスクを形成し、選択的にエッチングを行って島状の酸化物絶縁層４２０を形成する。
【０１９９】
次に、島状の酸化物絶縁層４２０、島状の第１の単結晶領域を有する多元系酸化物半導体層４０３ａ、島状の単結晶領域を有する一元系酸化物半導体層４０５ａ、及び島状の第２の単結晶領域を有する多元系酸化物半導体層４０７ａ上に、実施の形態１と同様に配線４０８ａ、４０８ｂを形成する。
【０２００】
次に、配線４０８ａ、４０８ｂ及び島状の酸化物絶縁層４２０上に絶縁層４１６を形成する。その後、第４の加熱処理を行ってもよい。なお、第４の加熱処理も実施の形態６に示した第４の加熱処理と同じ条件とすればよい。
【０２０１】
以上により、第１の単結晶領域を有する多元系酸化物半導体層、単結晶領域を有する一元系酸化物半導体層、及び第２の単結晶領域を有する多元系酸化物半導体層を有するチャネルストップ型のトランジスタ４５２が完成する。
【０２０２】
次に、絶縁層４１６上に平坦化のための層間絶縁層４１８を形成し、図１６に示す断面構造を得ることができる。
【０２０３】
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。
【０２０４】
（実施の形態８）
本実施の形態では、実施の形態６及び実施の形態７に適用可能な構造について、図１７を用いて説明する。
【０２０５】
本実施の形態では、第１の単結晶領域を有する多元系酸化物半導体層４０３ｂ、単結晶領域を有する一元系酸化物半導体層４０５ｂ、及び第２の単結晶領域を有する多元系酸化物半導体層４０７ｂの面積が、ゲート電極４００より小さく、且つ全てがゲート電極４００と重畳していることを特徴とする。このため、ゲート電極４００が遮光性を有する金属元素または合金で形成されることで、基板１００側からの外光が、第１の単結晶領域を有する多元系酸化物半導体層４０３ｂ、単結晶領域を有する一元系酸化物半導体層４０５ｂ、及び第２の単結晶領域を有する多元系酸化物半導体層４０７ｂに照射するのを低減することができる。また、第１の単結晶領域を有する多元系酸化物半導体層４０３ｂ、単結晶領域を有する一元系酸化物半導体層４０５ｂ、及び第２の単結晶領域を有する多元系酸化物半導体層４０７ｂは、端部を除くゲート電極４００の平坦な部分にのみ重畳するため、平坦な形状となる。この結果、表面に垂直なｃ軸方向が全て平行であるため、結晶粒界が形成されにくく、結晶性の優れた実質的に単結晶構造となる。
【０２０６】
以上により、実質的に単結晶構造である第１の多元系酸化物半導体層、一元系酸化物半導体層、及び第２の多元系酸化物半導体層を有するトランジスタとなる。
【０２０７】
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。
【０２０８】
（実施の形態９）
本実施の形態では、先の実施の形態において説明した半導体装置を半導体集積回路に用いる場合の一形態として、別の半導体材料を用いた半導体装置との積層構造による半導体装置について、図１８を参照して説明する。
【０２０９】
図１８は、本実施の形態にかかる半導体装置の構成の一形態を示す断面図である。図１８に示される半導体装置は、下部に、酸化物半導体以外の材料（例えば、シリコン）を用いたトランジスタ２５０を有し、上部に酸化物半導体を用いたトランジスタ１５０を有するものである。酸化物半導体を用いたトランジスタ１５０は、図１に示したトランジスタ１５０である。なお、トランジスタ２５０及びトランジスタ１５０は、いずれもｎ型トランジスタとして説明するが、ｐ型トランジスタを採用しても良い。特に、トランジスタ２５０は、ｐ型とすることが容易である。
【０２１０】
トランジスタ２５０は、半導体材料を含む基板２００に設けられたチャネル形成領域２１６と、チャネル形成領域２１６を挟むように設けられた不純物領域２１４及び高濃度不純物領域２２０（これらをあわせて単に不純物領域とも示す。）と、チャネル形成領域２１６上に設けられたゲート絶縁層２０８ａと、ゲート絶縁層２０８ａ上に設けられたゲート電極２１０ａと、不純物領域２１４と電気的に接続するソース電極及びドレイン電極として機能する配線２３０ａ、２３０ｂを有する（図１８参照）。
【０２１１】
ここで、ゲート電極２１０ａの側面にはサイドウォール絶縁層２１８が設けられている。また、基板２００の主平面に垂直な方向から見てサイドウォール絶縁層２１８と重ならない領域には、高濃度不純物領域２２０を有し、高濃度不純物領域２２０と接する金属化合物領域２２４を有する。また、基板２００上にはトランジスタ２５０を囲むように素子分離絶縁層２０６が設けられており、トランジスタ２５０を覆うように、層間絶縁層２２６及び層間絶縁層２２８が設けられている。配線２３０ａ、２３０ｂは、層間絶縁層２２６、層間絶縁層２２８、及び絶縁層２３４に形成された開口を通じて、金属化合物領域２２４と電気的に接続されている。つまり、配線２３０ａ、２３０ｂは、金属化合物領域２２４を介して高濃度不純物領域２２０及び不純物領域２１４と電気的に接続されている。
【０２１２】
トランジスタ１５０は、絶縁層１０１上に設けられた、第１の単結晶領域を有する多元系酸化物半導体層１０３ａ、単結晶領域を有する一元系酸化物半導体層１０５ａ、及び第２の単結晶領域を有する多元系酸化物半導体層１０７ａと、第１の単結晶領域を有する多元系酸化物半導体層１０３ａ、単結晶領域を有する一元系酸化物半導体層１０５ａ及び第２の単結晶領域を有する多元系酸化物半導体層１０７ａ上に設けられ、第１の単結晶領域を有する多元系酸化物半導体層１０３ａ、単結晶領域を有する一元系酸化物半導体層１０５ａ及び第２の単結晶領域を有する多元系酸化物半導体層１０７ａと電気的に接続されているソース電極及びドレイン電極として機能する配線１０８ａ、１０８ｂと、第１の単結晶領域を有する多元系酸化物半導体層１０３ａ、単結晶領域を有する一元系酸化物半導体層１０５ａ、第２の単結晶領域を有する多元系酸化物半導体層１０７ａ、配線１０８ａ、１０８ｂを覆うように設けられたゲート絶縁層１１２と、ゲート絶縁層１１２上の、第２の単結晶領域を有する多元系酸化物半導体層１０７ａと重畳する領域に設けられたゲート電極１１４と、を有する。
【０２１３】
また、トランジスタ１５０上には、絶縁層１１６及び層間絶縁層１１８が設けられている。ここで、ゲート絶縁層１１２、絶縁層１１６、及び層間絶縁層１１８には、配線１０８ａ、１０８ｂにまで達する開口が設けられており、当該開口を通じて、配線２５４ｄ、配線２５４ｅが、それぞれ、配線１０８ａ、１０８ｂに接して形成されている。また、配線２５４ｄ、配線２５４ｅと同様に、ゲート絶縁層１１２、絶縁層１１６、及び層間絶縁層１１８に設けられた開口を通じて、配線２３６ａ、配線２３６ｂ、配線２３６ｃに接する配線２５４ａ、配線２５４ｂ、配線２５４ｃが形成されている。
【０２１４】
また、層間絶縁層１１８上には絶縁層２５６が設けられており、当該絶縁層２５６に埋め込まれるように、配線２５８ａ、配線２５８ｂ、配線２５８ｃ、配線２５８ｄが設けられている。ここで、配線２５８ａは配線２５４ａと接しており、配線２５８ｂは配線２５４ｂと接しており、配線２５８ｃは配線２５４ｃ及び配線２５４ｄと接しており、配線２５８ｄは配線２５４ｅと接している。
【０２１５】
つまり、トランジスタ１５０の配線１０８ａは、配線２３０ｃ、配線２３６ｃ、配線２５４ｃ、配線２５８ｃ、配線２５４ｄを介して、他の要素（酸化物半導体以外の材料を用いたトランジスタなど）と電気的に接続されている。さらに、トランジスタ１５０の配線１０８ｂは、配線２５４ｅ、配線２５８ｄを介して、他の要素に電気的に接続されている。なお、接続に係る配線（配線２３０ｃ、配線２３６ｃ、配線２５４ｃ、配線２５８ｃ、配線２５４ｄ等）の構成は、上記に限定されず、適宜追加、省略等が可能である。
【０２１６】
なお、各種配線（例えば、配線２５８ａ、配線２５８ｂ、配線２５８ｃ、配線２５８ｄなど）の一部には銅を含む材料を用いることが好ましい。これらの一部に銅を含む材料を用いることで、導電性を向上させることができる。銅を含む電極や配線は、いわゆるダマシンプロセスなどによって形成することが可能である。
【０２１７】
以上、本実施の形態では、積層構造にかかる半導体装置の代表的な一形態について説明したが、開示する発明の一態様はこれに限定されない。例えば、トランジスタの構成、絶縁層の数や配置、電極や配線の数や接続関係、などは適宜変更することが可能である。例えば、電極の接続関係の一例として、トランジスタ２５０のゲート電極２１０ａと、トランジスタ１５０の配線１０８ａまたは配線１０８ｂとが電気的に接続される構成を採用することもできる。
【０２１８】
このように、酸化物半導体以外の材料を用いたトランジスタと、酸化物半導体を用いたトランジスタとを一体に備える構成とすることで、酸化物半導体を用いたトランジスタとは異なる電気特性が要求される半導体装置を実現することができる。
【０２１９】
以上、本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適宜組み合わせて用いることができる。
【０２２０】
（実施の形態１０）
本実施の形態では、開示する発明の一態様に係る半導体装置の具体的な形態として、記憶装置として機能する半導体装置の構成を説明する。なお、ここでは、第１の単結晶領域を有する多元系酸化物半導体層、単結晶領域を有する一元系酸化物半導体層、及び第２の単結晶領域を有する多元系酸化物半導体層（以下、酸化物半導体積層体と示す。）を用いたトランジスタと、酸化物半導体積層体以外の材料（例えば、シリコン）を用いたトランジスタと、を含む半導体装置について説明する。
【０２２１】
図１９に示す半導体装置では、トランジスタ３００のゲート電極と、トランジスタ３０２のソース電極またはドレイン電極の一方とは、電気的に接続されている。また、第１の配線（１ｓｔ Ｌｉｎｅ：ソース線とも示す。）とトランジスタ３００のソース電極とは、電気的に接続され、第２の配線（２ｎｄ Ｌｉｎｅ：ビット線とも示す。）とトランジスタ３００のドレイン電極とは、電気的に接続されている。そして、第３の配線（３ｒｄ Ｌｉｎｅ：第１信号線とも示す。）とトランジスタ３０２のソース電極またはドレイン電極の他方とは、電気的に接続され、第４の配線（４ｔｈ Ｌｉｎｅ：第２信号線とも示す。）と、トランジスタ３０２のゲート電極とは、電気的に接続されている。ここで、トランジスタ３００には酸化物半導体積層体以外の材料（例えば、シリコン）が用いられており、トランジスタ３０２には酸化物半導体積層体が用いられている。なお、図１９においては、トランジスタ３０２をＯＳ ｔｒと示す。
【０２２２】
酸化物半導体以外の材料を用いたトランジスタ３００は十分な高速動作が可能なため、これを用いることにより、記憶内容の読み出しなどを高速に行うことが可能である。また、酸化物半導体積層体を用いたトランジスタ３０２は、オフ電流が極めて小さいという特徴を有している。このため、トランジスタ３０２をオフ状態とすることで、トランジスタ３００のゲート電極の電位を極めて長時間にわたって保持することが可能である。
【０２２３】
トランジスタ３０２のソース電極またはドレイン電極は、トランジスタ３００のゲート電極と電気的に接続されることにより、不揮発性メモリ素子として用いられるフローティングゲート型トランジスタのフローティングゲートと同等の作用を奏する。このため、本実施の形態においては、トランジスタ３０２のソース電極またはドレイン電極とトランジスタ３００のゲート電極が電気的に接続される部位をフローティングゲート部ＦＧと示す。当該フローティングゲート部ＦＧは絶縁物中に埋設された（所謂、浮遊状態）とみることができ、フローティングゲート部ＦＧには、電荷が保持される。トランジスタ３０２はシリコン半導体で形成されるトランジスタ３００と比較して、オフ電流が１０万分の１以下であるため、フローティングゲート部ＦＧに蓄積される電荷の、トランジスタ３０２のリークによる消失を無視することができる。
【０２２４】
このような構成を採用することで、従来のフローティングゲート型トランジスタにおいて指摘されている、電子をフローティングゲートに注入する際のトンネル電流によってゲート絶縁層（トンネル絶縁層）が劣化するという問題を回避することができる。このため、図１９に示す半導体装置では、原理的に書き込み回数の制限を無視することができる。
【０２２５】
なお、フローティングゲート部ＦＧには容量素子を付加してもよい。フローティングゲート部ＦＧに容量素子を付加することで、電荷の保持が容易になり、また、各配線の電位変動に起因するフローティングゲート部ＦＧの電位変動を抑制することが容易になる。
【０２２６】
図１９に示す半導体装置では、トランジスタ３００のゲート電極の電位が保持可能という特徴を生かすことで、次のように、情報の書き込み、保持、読み出しが可能である。
【０２２７】
はじめに、情報の書き込み及び保持について説明する。まず、第４の配線の電位を、トランジスタ３０２がオン状態となる電位として、トランジスタ３０２をオン状態とする。これにより、第３の配線の電位が、トランジスタ３００のゲート電極に与えられる（書き込み）。その後、第４の配線の電位を、トランジスタ３０２がオフ状態となる電位として、トランジスタ３０２をオフ状態とすることにより、トランジスタ３００のゲート電極の電位が保持される（保持）。
【０２２８】
トランジスタ３０２のオフ電流は極めて小さいから、トランジスタ３００のゲート電極の電位は長時間にわたって保持される。例えば、トランジスタ３００のゲート電極の電位がトランジスタ３００をオン状態とする電位であれば、トランジスタ３００のオン状態が長時間にわたって保持されることになる。また、トランジスタ３００のゲート電極の電位がトランジスタ３００をオフ状態とする電位であれば、トランジスタ３００のオフ状態が長時間にわたって保持される。
【０２２９】
次に、情報の読み出しについて説明する。上述のように、トランジスタ３００のオン状態またはオフ状態が保持された状態において、第１の配線に所定の電位（定電位）が与えられると、トランジスタ３００のオン状態またはオフ状態に応じて、第２の配線の電位は異なる値をとる。
【０２３０】
このように、情報が保持された状態において、第１の配線の電位と第２の配線の電位とを比較することで、情報を読み出すことができる。
【０２３１】
次に、情報の書き換えについて説明する。情報の書き換えは、上記情報の書き込み及び保持と同様に行われる。つまり、第４の配線の電位を、トランジスタ３０２がオン状態となる電位として、トランジスタ３０２をオン状態とする。これにより、第３の配線の電位（新たな情報に係る電位）が、トランジスタ３００のゲート電極に与えられる。その後、第４の配線の電位を、トランジスタ３０２がオフ状態となる電位として、トランジスタ３０２をオフ状態とすることにより、新たな情報が保持された状態となる。
【０２３２】
このように、開示する発明に係る半導体装置は、再度の情報の書き込みによって直接的に情報を書き換えることが可能である。このためフラッシュメモリなどにおいて必要とされる消去動作が不要であり、消去動作に起因する動作速度の低下を抑制することができる。つまり、半導体装置の高速動作が実現される。
【０２３３】
また、本実施の形態に係る半導体装置は、トランジスタ３０２の低オフ電流特性により、極めて長時間にわたり情報を保持することが可能である。つまり、ＤＲＡＭなどで必要とされるリフレッシュ動作が不要であり、消費電力を抑制することができる。また、実質的な不揮発性の半導体装置として用いることが可能である。
【０２３４】
また、トランジスタ３０２のスイッチング動作によって情報の書き込みなどを行うため、高い電圧を必要とせず、素子の劣化の問題もない。さらに、トランジスタのオン、オフによって、情報の書き込みや消去が行われるため、高速な動作も容易に実現しうる。
【０２３５】
また、酸化物半導体以外の材料を用いたトランジスタは十分な高速動作が可能なため、これを用いることにより、記憶内容の読み出しを高速に行うことが可能である。
【０２３６】
なお、上記説明は、電子をキャリアとするｎ型トランジスタ（ｎチャネル型トランジスタ）を用いる場合についてのものであるが、ｎ型トランジスタに代えて、正孔をキャリアとするｐ型トランジスタを用いることができるのはいうまでもない。
【０２３７】
本実施の形態にかかる半導体装置は、例えば先の実施の形態において説明したようなトランジスタの積層構造によって形成することができる。もちろん、トランジスタの積層構造を上記実施の形態に示すトランジスタの構造に限定する必要はない。例えば、トランジスタ３００とトランジスタ３０２を同一面上に形成しても良い。また、本実施の形態にかかる半導体装置は、トランジスタ３０２のオフ電流が小さいことを利用するものであるから、トランジスタ３００については特に限定する必要はない。例えば、本実施の形態では酸化物半導体以外の材料を用いてトランジスタ３００を形成しているが、酸化物半導体を用いても構わない。
【０２３８】
また、本実施の形態では、最小単位の半導体装置について説明したが、半導体装置の構成はこれに限られるものではない。複数の半導体装置を適当に接続して、より高度な半導体装置を構成することもできる。例えば、上記半導体装置を複数用いて、ＮＡＮＤ型やＮＯＲ型の記憶装置として機能する半導体装置を構成することが可能である。配線の構成も図１９に限定されず、適宜変更することができる。
【０２３９】
本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適宜組み合わせて用いることができる。
【０２４０】
（実施の形態１１）
本実施の形態では、表面に垂直な方向にｃ軸配向した酸化物半導体積層体を含むトランジスタを作製し、該トランジスタを画素部、さらには駆動回路に用いて表示機能を有する半導体装置（表示装置ともいう）を作製する場合について説明する。また、駆動回路の一部または全部を、画素部と同じ基板上に一体形成し、システムオンパネルを形成することができる。
【０２４１】
本実施の形態では、本発明の一形態である半導体装置として液晶表示装置を示す。まず、半導体装置の一形態に相当する液晶表示パネルの外観及び断面について、図２０を用いて説明する。図２０（Ａ）は、第１の基板４００１上に形成された表面に垂直な方向にｃ軸配向した酸化物半導体積層体を含むトランジスタ４０１０、４０１１、及び液晶素子４０１３を、第２の基板４００６との間にシール材４００５によって封止した、パネルの上面図であり、図２０（Ｂ）は、図２０（Ａ）のＭ−Ｎにおける断面図に相当する。
【０２４２】
第１の基板４００１上に設けられた画素部４００２と、信号線駆動回路４００３と、走査線駆動回路４００４とを囲むようにして、シール材４００５が設けられている。また画素部４００２と、信号線駆動回路４００３と、走査線駆動回路４００４の上に第２の基板４００６が設けられている。よって画素部４００２、信号線駆動回路４００３、及び走査線駆動回路４００４は、第１の基板４００１とシール材４００５と第２の基板４００６とによって、液晶層４００８と共に封止されている。
【０２４３】
また、第１の基板４００１上に設けられた画素部４００２と、信号線駆動回路４００３と、走査線駆動回路４００４は、トランジスタを複数有しており、図２０（Ｂ）では、画素部４００２に含まれるトランジスタ４０１０と、走査線駆動回路４００４に含まれるトランジスタ４０１１とを例示している。トランジスタ４０１０、４０１１上には絶縁層４０１４、４０２０、４０２１が設けられている。
【０２４４】
トランジスタ４０１０、４０１１は、実施の形態６で示した表面に垂直な方向にｃ軸配向した酸化物半導体積層体を含むトランジスタを適用することができる。本実施の形態において、トランジスタ４０１０、４０１１はｎチャネル型トランジスタである。
【０２４５】
絶縁層４０２１上において、駆動回路用のトランジスタ４０１１の表面に垂直な方向にｃ軸配向した酸化物半導体積層体のチャネル形成領域と重なる位置に導電層４０４０が設けられている。導電層４０４０を表面に垂直な方向にｃ軸配向した酸化物半導体積層体のチャネル形成領域と重なる位置に設けることによって、効果の一つとして導電層４０４０がパッシベーション層として機能し、外部からの水素がチャネル形成領域に侵入するのを阻止することが可能となるため、ＢＴ試験前後におけるトランジスタ４０１１のしきい値電圧の変化量を低減することができる。また、導電層４０４０は、電位がトランジスタ４０１１のゲート電極と同じでもよいし、異なっていても良く、第２のゲート電極として機能させることもできる。また、導電層４０４０の電位は、ＧＮＤ、０Ｖ、またはフローティング状態であってもよい。
【０２４６】
また、液晶素子４０１３が有する画素電極４０３０は、トランジスタ４０１０と電気的に接続されている。そして液晶素子４０１３の対向電極４０３１は第２の基板４００６上に形成されている。画素電極４０３０と対向電極４０３１と液晶層４００８とが重なっている部分が、液晶素子４０１３に相当する。なお、画素電極４０３０、対向電極４０３１にはそれぞれ配向膜として機能する絶縁層４０３２、４０３３が設けられ、絶縁層４０３２、４０３３を介して液晶層４００８を挟持している。
【０２４７】
液晶層４００８は、サーモトロピック液晶、低分子液晶、高分子液晶、高分子分散型液晶、強誘電性液晶、反強誘電性液晶等の液晶材料を用いる。これらの液晶材料は、条件により、コレステリック相、スメクチック相、キュービック相、カイラルネマチック相、等方相等を示す。
【０２４８】
なお、第２の基板４００６としては、ガラス、プラスチックを用いることができる。
【０２４９】
また、絶縁層を選択的にエッチングすることで得られる柱状のスペーサ４０３５は、画素電極４０３０と対向電極４０３１との間の距離（セルギャップ）を制御するために設けられている。なお球状のスペーサを用いていても良い。また、対向電極４０３１は、トランジスタ４０１０と同一絶縁基板上に設けられる共通電位線と電気的に接続される。また、共通接続部を用いて、一対の基板間に配置される導電性粒子を介して対向電極４０３１と共通電位線とを電気的に接続することができる。なお、導電性粒子はシール材４００５に含有させる。
【０２５０】
また、配向膜を用いないブルー相を示す液晶を用いてもよい。ブルー相は液晶相の一つであり、コレステリック液晶を昇温していくと、コレステリック相から等方相へ転移する直前に発現する相である。ブルー相は狭い温度範囲でしか発現しないため、温度範囲を改善するために５重量％以上のカイラル剤を混合させた液晶組成物を用いて液晶層４００８に用いると良い。ブルー相を示す液晶とカイラル剤とを含む液晶組成物は、応答速度が１ｍｓｅｃ以下と短く、光学的等方性であるため配向処理が不要であり、視野角依存性が小さい。
【０２５１】
また、ブルー相を示す液晶を用いると、配向膜へのラビング処理も不要となるため、ラビング処理によって引き起こされる静電破壊を防止することができ、作製工程中の液晶表示装置の不良や破損を軽減することができる。よって液晶表示装置の生産性を向上させることが可能となる。特に、酸化物半導体積層体を用いるトランジスタでは、静電気の影響によりトランジスタの電気的な特性が著しく変動して設計範囲を逸脱する恐れがある。よって酸化物半導体積層体を用いるトランジスタを有する液晶表示装置にブルー相の液晶材料を用いることはより効果的である。
【０２５２】
なお、本実施の形態で示す液晶表示装置は透過型液晶表示装置であるが、反射型液晶表示装置としても良いし、半透過型液晶表示装置としても良い。
【０２５３】
また、本実施の形態で示す液晶表示装置では、基板の外側（視認側）に偏光板を設け、内側に着色層、表示素子に用いる電極という順に設ける構造を示すが、偏光板は基板の内側に設けてもよい。また、偏光板と着色層の積層構造も本実施の形態に限定されず、偏光板及び着色層の材料や作製工程条件によって適宜設定すればよい。また、必要に応じてブラックマトリクスとして機能する遮光層を設けてもよい。
【０２５４】
また、本実施の形態では、トランジスタの表面凹凸を低減するため、及びトランジスタの信頼性を向上させるため、トランジスタを保護層や平坦化絶縁層として機能する絶縁層（絶縁層４０２０、絶縁層４０１４、絶縁層４０２１）で覆う構成となっている。なお、保護層は、大気中に浮遊する有機物や金属物、水蒸気などの汚染不純物の侵入を防ぐためのものであり、緻密な膜が好ましい。保護層は、スパッタリング法を用いて、酸化シリコン層、窒化シリコン層、酸化窒化シリコン層、窒化酸化シリコン層、酸化アルミニウム層、窒化アルミニウム層、酸化窒化アルミニウム層、又は窒化酸化アルミニウム層の単層、又は積層で形成すればよい。
【０２５５】
ここでは、保護層として絶縁層の積層を形成する。ここでは、一層目の絶縁層４０２０として、スパッタリング法を用いて酸化シリコン層を形成する。保護層として酸化シリコン層を用いると、保護層と接する酸化物半導体層に酸素を添加し、酸素欠陥を低減することができる。
【０２５６】
また、保護層の二層目として絶縁層４０１４を形成する。ここでは、二層目の絶縁層４０１４として、プラズマＣＶＤ法を用いて窒化物絶縁層の一つである窒化シリコン層を形成し、その後熱処理を行う。また、保護層として窒化シリコン層を用いると、ナトリウム等のイオンが半導体領域中に侵入して、トランジスタの電気特性を変化させることを抑制することができる。
【０２５７】
また、平坦化絶縁層として絶縁層４０２１を形成する。絶縁層４０２１としては、アクリル等の有機材料を用いることができる。また上記有機材料の他に、低誘電率材料（ｌｏｗ−ｋ材料）、シロキサン系樹脂、ＰＳＧ（リンガラス）、ＢＰＳＧ（リンボロンガラス）等を用いることができる。なお、これらの材料で形成される絶縁層を複数積層させることで、絶縁層４０２１を形成してもよい。
【０２５８】
画素電極４０３０、対向電極４０３１は、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム錫酸化物、インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物などの透光性を有する導電性材料を用いることができる。
【０２５９】
また同一基板上に形成された信号線駆動回路４００３と、走査線駆動回路４００４または画素部４００２に与えられる各種信号及び電位は、ＦＰＣ４０１８から供給されている。
【０２６０】
本実施の形態では、接続端子電極４０１５が、液晶素子４０１３が有する画素電極４０３０と同じ導電層から形成され、端子電極４０１６は、トランジスタ４０１０、４０１１のソース電極及びドレイン電極と同じ導電層で形成されている。
【０２６１】
接続端子電極４０１５は、ＦＰＣ４０１８が有する端子と、異方性導電層４０１９を介して電気的に接続されている。
【０２６２】
また、必要であれば、カラーフィルタを各画素に対応して設ける。また、第１の基板４００１と第２の基板４００６の外側には偏光板や拡散板を設ける。また、バックライトの光源は冷陰極管やＬＥＤにより構成されて液晶表示モジュールとなる。
【０２６３】
液晶表示モジュールには、ＴＮ（Ｔｗｉｓｔｅｄ Ｎｅｍａｔｉｃ）モード、ＩＰＳ（Ｉｎ−Ｐｌａｎｅ−Ｓｗｉｔｃｈｉｎｇ）モード、ＦＦＳ（Ｆｒｉｎｇｅ Ｆｉｅｌｄ Ｓｗｉｔｃｈｉｎｇ）モード、ＭＶＡ（Ｍｕｌｔｉ−ｄｏｍａｉｎ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モード、ＰＶＡ（Ｐａｔｔｅｒｎｅｄ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モード、ＡＳＭ（Ａｘｉａｌｌｙ Ｓｙｍｍｅｔｒｉｃ ａｌｉｇｎｅｄ Ｍｉｃｒｏ−ｃｅｌｌ）モード、ＯＣＢ（Ｏｐｔｉｃａｌ Ｃｏｍｐｅｎｓａｔｅｄ Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＦＬＣ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モード、ＡＦＬＣ（ＡｎｔｉＦｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モードなどを用いることができる。
【０２６４】
以上の工程により、液晶表示装置を作製することができる。図２０は透過型の液晶表示装置であるが、本発明は半透過型や反射型の液晶表示装置にも適用できる。
【０２６５】
実施の形態６に示す表面に垂直な方向にｃ軸配向した酸化物半導体積層体を含むトランジスタは、高い電界効果移動度を有するため、本実施の形態のように、これを用いて液晶表示装置を製造することで、優れた表示特性の液晶表示装置が実現される。さらに、本実施の形態においては、静止画表示を行う際に、信号線や走査線に供給される信号の出力を停止するように駆動回路部を動作させることにより、画素部だけでなく駆動回路部の消費電力も抑制することができる。
【０２６６】
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。
【０２６７】
（実施の形態１２）
半導体装置の一形態に相当する発光表示パネル（発光パネルともいう）の外観及び断面について、図２１を用いて説明する。図２１（Ａ）は、第１の基板上に形成された表面に垂直な方向にｃ軸配向した酸化物半導体積層体を含むトランジスタ及びエレクトロルミネッセンス素子（ＥＬ素子ともいう）などの発光素子を、第２の基板との間にシール材によって封止した、パネルの平面図であり、図２１（Ｂ）は、図２１（Ａ）のＨ−Ｉにおける断面図に相当する。
【０２６８】
第１の基板４５０１上に設けられた画素部４５０２、信号線駆動回路４５０３ａ、４５０３ｂ、及び走査線駆動回路４５０４ａ、４５０４ｂを囲むようにして、シール材４５０５が設けられている。また画素部４５０２、信号線駆動回路４５０３ａ、４５０３ｂ、及び走査線駆動回路４５０４ａ、４５０４ｂの上に第２の基板４５０６が設けられている。よって画素部４５０２、信号線駆動回路４５０３ａ、４５０３ｂ、及び走査線駆動回路４５０４ａ、４５０４ｂは、第１の基板４５０１とシール材４５０５と第２の基板４５０６とによって、充填材４５０７と共に密封されている。このように外気に曝されないように気密性が高く、脱ガスの少ない保護フィルムやカバー材でパッケージング（封入）することが好ましい。
【０２６９】
また第１の基板４５０１上に設けられた画素部４５０２、信号線駆動回路４５０３ａ、４５０３ｂ、及び走査線駆動回路４５０４ａ、４５０４ｂは、トランジスタを複数有しており、図２１（Ｂ）では、画素部４５０２に含まれるトランジスタ４５１０と、信号線駆動回路４５０３ａに含まれるトランジスタ４５０９とを例示している。
【０２７０】
トランジスタ４５０９、４５１０は、実施の形態６で示した表面に垂直な方向にｃ軸配向した酸化物半導体積層体を含む移動度の高いトランジスタを適用することができる。本実施の形態において、トランジスタ４５０９、４５１０はｎチャネル型トランジスタである。
【０２７１】
駆動回路用のトランジスタ４５０９の酸化物半導体積層体のチャネル形成領域と重なる位置に導電層４５４０が絶縁層４５４４上に設けられている。また、導電層４５４０は、電位がトランジスタ４５０９のゲート電極と同じでもよいし、異なっていても良く、第２のゲート電極として機能させることもできる。また、導電層４５４０の電位は、ＧＮＤ、０Ｖ、またはフローティング状態であってもよい。
【０２７２】
トランジスタ４５０９は、保護絶縁層としてチャネル形成領域を含む酸化物半導体積層体に接して絶縁層４５４１が形成されている。絶縁層４５４１は実施の形態６で示した酸化物絶縁層４１２と同様な材料及び方法で形成すればよい。また、絶縁層４５４１上に保護絶縁層４５１４が形成されている。保護絶縁層４５１４は実施の形態６で示した絶縁層４１６と同様な材料及び方法で形成すればよい。ここでは、保護絶縁層４５１４として、ＰＣＶＤ法により窒化シリコン層を形成する。
【０２７３】
また、保護絶縁層４５１４上に、トランジスタの表面凹凸を低減する平坦化絶縁層として機能する絶縁層４５４４を形成する。絶縁層４５４４としては、実施の形態１１で示した絶縁層４０２１と同様な材料及び方法で形成すればよい。ここでは、絶縁層４５４４としてアクリルを用いる。
【０２７４】
また、発光素子４５１１が有する画素電極である第１の電極４５１７は、トランジスタ４５１０のソース電極またはドレイン電極と電気的に接続されている。なお発光素子４５１１の構成は、第１の電極４５１７、ＥＬ層４５１２、第２の電極４５１３の積層構造であるが、示した構成に限定されない。発光素子４５１１から取り出す光の方向などに合わせて、発光素子４５１１の構成は適宜変えることができる。
【０２７５】
隔壁４５２０は、有機樹脂層、または無機絶縁層を用いて形成する。特に感光性の材料を用い、第１の電極４５１７上に開口部を形成し、その開口部の側壁が連続した曲率を有する傾斜面となるようにすることが好ましい。
【０２７６】
ＥＬ層４５１２は、単数の層で構成されていても、複数の層が積層されるように構成されていても良い。
【０２７７】
発光素子４５１１に酸素、水素、水分、二酸化炭素等が侵入しないように、第２の電極４５１３及び隔壁４５２０上に保護層を形成してもよい。保護層としては、窒化シリコン層、窒化酸化シリコン層、ＤＬＣ層等を形成することができる。
【０２７８】
また、信号線駆動回路４５０３ａ、４５０３ｂ、走査線駆動回路４５０４ａ、４５０４ｂ、または画素部４５０２に与えられる各種信号及び電位は、ＦＰＣ４５１８ａ、４５１８ｂから供給されている。
【０２７９】
接続端子電極４５１５が、発光素子４５１１が有する第１の電極４５１７と同じ導電層から形成され、端子電極４５１６は、トランジスタ４５０９、４５１０が有するソース電極及びドレイン電極と同じ導電層から形成されている。
【０２８０】
接続端子電極４５１５は、ＦＰＣ４５１８ａが有する端子と、異方性導電層４５１９を介して電気的に接続されている。
【０２８１】
発光素子４５１１からの光の取り出し方向に位置する第２の基板４５０６は透光性でなければならない。その場合には、ガラス板、プラスチック板、ポリエステルフィルムまたはアクリルフィルムのような透光性を有する材料を用いる。
【０２８２】
また、充填材４５０７としては窒素やアルゴンなどの不活性な気体の他に、紫外線硬化樹脂または熱硬化樹脂を用いることができ、アクリル、エポキシ樹脂などを用いることができる。例えば充填材として窒素を用いればよい。
【０２８３】
また、必要であれば、発光素子の射出面に偏光板、又は円偏光板（楕円偏光板を含む）、位相差板（λ／４板、λ／２板）、カラーフィルタなどの光学フィルムを適宜設けてもよい。
【０２８４】
以上の工程により、発光表示装置（表示パネル）を作製することができる。
【０２８５】
実施の形態６に示す表面に垂直な方向にｃ軸配向した酸化物半導体積層体を用いたトランジスタは、高い電界効果移動度を有するため、本実施の形態のように、これを用いて発光表示装置を製造することで、優れた表示特性の発光表示装置が実現される。さらに、本実施の形態においては、静止画表示を行う際に、信号線や走査線に供給される信号の出力を停止するように駆動回路部を動作させることにより、画素部だけでなく駆動回路部の消費電力も抑制することができる。
【０２８６】
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。
【０２８７】
（実施の形態１３）
本実施の形態では、半導体装置の一形態として電子ペーパーを示す。
【０２８８】
実施の形態６に示す方法により得られる表面に垂直な方向にｃ軸配向した酸化物半導体積層体を含むトランジスタは、スイッチング素子と電気的に接続する素子を利用して電子インクを駆動させる電子ペーパーに用いてもよい。電子ペーパーは、電気泳動表示装置（電気泳動ディスプレイ）もよばれており、紙と同じように読みやすく、他の表示装置に比べ低消費電力化、薄型化、軽量化が可能という利点を有している。
【０２８９】
電気泳動ディスプレイは、様々な形態が考えられ得るが、例えば、プラスの電荷を有する第１の粒子と、マイナスの電荷を有する第２の粒子とを含むマイクロカプセルが溶媒または溶質に複数分散されたものであり、マイクロカプセルに電界を印加することによって、マイクロカプセル中の粒子を互いに反対方向に移動させて一方側に集合した粒子の色のみを表示する構成とすることができる。なお、第１の粒子または第２の粒子は染料を含み、電界がない場合において移動しないものである。また、第１の粒子の色と第２の粒子の色は異なるもの（無色を含む）とする。
【０２９０】
このように、電気泳動ディスプレイは、誘電定数の高い物質が高い電界領域に移動する、いわゆる誘電泳動的効果を利用したディスプレイである。
【０２９１】
上記マイクロカプセルを溶媒中に分散させたものが電子インクとよばれるものであり、この電子インクはガラス、プラスチック、布、紙などの表面に印刷することができる。また、カラーフィルタや色素を有する粒子を用いることによってカラー表示も可能である。
【０２９２】
また、アクティブマトリクス基板上に適宜、二つの電極の間に挟まれるように上記マイクロカプセルを複数配置すればアクティブマトリクス型の表示装置が完成し、マイクロカプセルに電界を印加すれば表示を行うことができる。例えば、実施の形態６の表面に垂直な方向にｃ軸配向した酸化物半導体積層体を含むトランジスタによって得られるアクティブマトリクス基板を用いることができる。
【０２９３】
なお、マイクロカプセル中の第１の粒子及び第２の粒子は、導電体材料、絶縁体材料、半導体材料、磁性材料、液晶材料、強誘電性材料、エレクトロルミネセント材料、エレクトロクロミック材料、磁気泳動材料から選ばれた一種の材料、またはこれらの複合材料を用いて形成することができる。
【０２９４】
図２２には、半導体装置の一形態として、アクティブマトリクス型の電子ペーパーを示す。半導体装置に用いられるトランジスタ５８１は、実施の形態６で示すトランジスタと同様に作製でき、表面に垂直な方向にｃ軸配向した酸化物半導体積層体を含む移動度の高いトランジスタである。また、絶縁層５８４は、窒化物絶縁層である。
【０２９５】
図２２の電子ペーパーは、ツイストボール表示方式を用いた表示装置の一形態である。ツイストボール表示方式とは、白と黒に塗り分けられた球形粒子を表示素子に用いる電極である第１の電極及び第２の電極の間に配置し、第１の電極及び第２の電極に電位差を生じさせての球形粒子の向きを制御することにより、表示を行う方法である。
【０２９６】
第１の基板５８０上に形成されたトランジスタ５８１はボトムゲート構造のトランジスタであり、半導体層と接する絶縁層５８３に覆われている。トランジスタ５８１のソース電極又はドレイン電極は、第１の電極５８７と、絶縁層５８３、５８４、５８５に形成された開口において電気的に接続している。第１の電極５８７と第２の電極５８８との間には、キャビティ５９４が存在する。キャビティ５９４内は、黒色領域５９０ａ及び白色領域５９０ｂを有する球形粒子と、液体とで満たされている。また、キャビティ５９４の周囲は樹脂等の充填材５９５で充填されている（図２２参照。）。
【０２９７】
また、第１の電極５８７が画素電極に相当し、第２の基板５９６に形成された第２の電極５８８が共通電極に相当する。第２の電極５８８は、トランジスタ５８１と同一絶縁基板上に設けられる共通電位線と電気的に接続される。共通接続部を用いて、一対の基板間に配置される導電性粒子を介して第２の電極５８８と共通電位線とを電気的に接続することができる。
【０２９８】
また、ツイストボールの代わりに、電気泳動素子を用いることも可能である。透明な液体と、正に帯電した白い微粒子と負に帯電した黒い微粒子とを封入した直径１０μｍ〜２００μｍ程度のマイクロカプセルを用いる。第１の電極と第２の電極との間に設けられるマイクロカプセルは、第１の電極と第２の電極によって、電場が与えられると、白い微粒子と、黒い微粒子が逆の方向に移動し、白または黒を表示することができる。この原理を応用した表示素子が電気泳動表示素子であり、一般的に電子ペーパーとよばれている。なお、黒い微粒子の代わりにＲＧＢ（Ｒは赤、Ｇは緑、Ｂは青を表す）のいずれかを示す微粒子を用いることでカラー表示することができる。
【０２９９】
以上の工程により、電子ペーパーを作製することができる。
【０３００】
本実施の形態では、実施の形態６に示す表面に垂直な方向にｃ軸配向した酸化物半導体積層体を含むトランジスタを用いて、いわゆる電子ペーパーを作製している。当該トランジスタは、高い電界効果移動度を有するため、これを用いて電子ペーパーを製造することで、優れた表示特性の電子ペーパーが実現される。
【０３０１】
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。
【０３０２】
（実施の形態１４）
本明細書に開示する半導体装置は、さまざまな電子機器（遊技機も含む）に適用することができる。電子機器としては、例えば、テレビジョン装置（テレビ、またはテレビジョン受信機ともいう）、コンピュータ用などのモニタ、デジタルカメラ、デジタルビデオカメラなどのカメラ、デジタルフォトフレーム、携帯電話機（携帯電話、携帯電話装置ともいう）、携帯型ゲーム機、携帯情報端末、音響再生装置、パチンコ機などの大型ゲーム機などが挙げられる。
【０３０３】
本実施の形態では、実施の形態１１乃至実施の形態１３のいずれか一で得られる表示装置を搭載した電子機器の形態について図２３及び図２４を用いて説明する。
【０３０４】
図２３（Ａ）は、少なくとも表示装置を一部品として実装して作製したノート型のパーソナルコンピュータであり、本体３００１、筐体３００２、表示部３００３、キーボード３００４などによって構成されている。なお、実施の形態１１に示す液晶表示装置をノート型のパーソナルコンピュータは有している。
【０３０５】
図２３（Ｂ）は、少なくとも表示装置を一部品として実装して作製した携帯情報端末（ＰＤＡ）であり、本体３０２１には表示部３０２３と、外部インターフェイス３０２５と、操作ボタン３０２４等が設けられている。また操作用の付属品としてスタイラス３０２２がある。なお、実施の形態１２に示す発光表示装置を携帯情報端末は有している。
【０３０６】
図２３（Ｃ）は実施の形態１３に示す電子ペーパーを一部品として実装して作製した電子書籍である。図２３（Ｃ）は、電子書籍の一形態を示している。例えば、電子書籍２７００は、筐体２７０１及び筐体２７０３の２つの筐体で構成されている。筐体２７０１及び筐体２７０３は、軸部２７１１により一体とされており、該軸部２７１１を軸として開閉動作を行うことができる。このような構成により、紙の書籍のような動作を行うことが可能となる。
【０３０７】
筐体２７０１には表示部２７０５が組み込まれ、筐体２７０３には表示部２７０７が組み込まれている。表示部２７０５及び表示部２７０７は、続き画面を表示する構成としてもよいし、異なる画面を表示する構成としてもよい。異なる画面を表示する構成とすることで、例えば右側の表示部（図２３（Ｃ）では表示部２７０５）に文章を表示し、左側の表示部（図２３（Ｃ）では表示部２７０７）に画像を表示することができる。
【０３０８】
また、図２３（Ｃ）では、筐体２７０１に操作部などを備えた一形態を示している。例えば、筐体２７０１において、電源２７２１、操作キー２７２３、スピーカ２７２５などを備えている。操作キー２７２３により、頁を送ることができる。なお、筐体の表示部と同一面にキーボードやポインティングデバイスなどを備える構成としてもよい。また、筐体の裏面や側面に、外部接続用端子（イヤホン端子、ＵＳＢ端子など）、記録媒体挿入部などを備える構成としてもよい。さらに、電子書籍２７００は、電子辞書としての機能を持たせた構成としてもよい。
【０３０９】
また、電子書籍２７００は、無線で情報を送受信できる構成としてもよい。無線により、電子書籍サーバから、所望の書籍データなどを購入し、ダウンロードする構成とすることも可能である。
【０３１０】
図２３（Ｄ）は、少なくとも表示装置を一部品として実装して作製した携帯電話であり、筐体２８００及び筐体２８０１の二つの筐体で構成されている。筐体２８０１には、表示パネル２８０２、スピーカ２８０３、マイクロフォン２８０４、ポインティングデバイス２８０６、カメラ用レンズ２８０７、外部接続端子２８０８などを備えている。また、筐体２８００には、携帯電話の充電を行う太陽電池セル２８１０、外部メモリスロット２８１１などを備えている。また、アンテナは筐体２８０１内部に内蔵されている。
【０３１１】
また、表示パネル２８０２はタッチパネルを備えており、図２３（Ｄ）には映像表示されている複数の操作キー２８０５を点線で示している。なお、太陽電池セル２８１０で出力される電圧を各回路に必要な電圧に昇圧するための昇圧回路も実装している。
【０３１２】
表示パネル２８０２は、使用形態に応じて表示の方向が適宜変化する。また、表示パネル２８０２と同一面上にカメラ用レンズ２８０７を備えているため、テレビ電話が可能である。スピーカ２８０３及びマイクロフォン２８０４は音声通話に限らず、テレビ電話、録音、再生などが可能である。さらに、筐体２８００と筐体２８０１は、スライドし、図２３（Ｄ）のように展開している状態から重なり合った状態とすることができ、携帯に適した小型化が可能である。
【０３１３】
外部接続端子２８０８はＡＣアダプタ及びＵＳＢケーブルなどの各種ケーブルと接続可能であり、充電及びパーソナルコンピュータなどとのデータ通信が可能である。また、外部メモリスロット２８１１に記録媒体を挿入し、より大量のデータ保存及び移動に対応できる。
【０３１４】
また、上記機能に加えて、赤外線通信機能、テレビ受信機能などを備えたものであってもよい。
【０３１５】
図２３（Ｅ）は少なくとも表示装置を一部品として実装して作製したデジタルカメラであり、本体３０５１、表示部（Ａ）３０５７、接眼部３０５３、操作スイッチ３０５４、表示部（Ｂ）３０５５、バッテリー３０５６などによって構成されている。
【０３１６】
図２４は、テレビジョン装置の一形態を示している。テレビジョン装置９６００は、筐体９６０１に表示部９６０３が組み込まれている。表示部９６０３により、映像を表示することが可能である。また、ここでは、スタンド９６０５により筐体９６０１を支持した構成を示している。
【０３１７】
テレビジョン装置９６００の操作は、筐体９６０１が備える操作スイッチや、別体のリモコン操作機９６１０により行うことができる。リモコン操作機９６１０が備える操作キー９６０９により、チャンネルや音量の操作を行うことができ、表示部９６０３に表示される映像を操作することができる。また、リモコン操作機９６１０に、当該リモコン操作機９６１０から出力する情報を表示する表示部９６０７を設ける構成としてもよい。
【０３１８】
なお、テレビジョン装置９６００は、受信機やモデムなどを備えた構成とする。受信機により一般のテレビ放送の受信を行うことができ、さらにモデムを介して有線または無線による通信ネットワークに接続することにより、一方向（送信者から受信者）または双方向（送信者と受信者間、あるいは受信者間同士など）の情報通信を行うことも可能である。
【０３１９】
表示部９６０３には、画素のスイッチング素子として、実施の形態６に示すトランジスタを複数配置し、その表示部９６０３と同一絶縁基板上に形成する駆動回路として実施の形態６に示す移動度の高いトランジスタを配置する。
【０３２０】
本実施の形態は、実施の形態１乃至実施の形態１３のいずれか一と自由に組み合わせることができる。
【技術分野】
【０００１】
トランジスタなどの半導体素子を少なくとも一つの素子として含む回路を有する半導体装置及びその作製方法に関する。例えば、電源回路に搭載されるパワーデバイスや、メモリ、サイリスタ、コンバータ、イメージセンサなどを含む半導体集積回路、液晶表示パネルに代表される電気光学装置や発光素子を有する発光表示装置のいずれかを部品として搭載した電子機器に関する。
【０００２】
なお、本明細書中において半導体装置とは、半導体特性を利用することで機能しうる装置全般を指し、電気光学装置、半導体回路及び電子機器は全て半導体装置である。
【背景技術】
【０００３】
液晶表示装置に代表されるように、ガラス基板等に形成されるトランジスタはアモルファスシリコン、多結晶シリコンなどによって構成されている。アモルファスシリコンを用いたトランジスタは電界効果移動度が低いもののガラス基板の大面積化に対応することができる。また、多結晶シリコンを用いたトランジスタの電界効果移動度は高いがガラス基板の大面積化には適していないという欠点を有している。
【０００４】
シリコンを用いたトランジスタに対して、酸化物半導体を用いてトランジスタを作製し、電子デバイスや光デバイスに応用する技術が注目されている。例えば酸化物半導体として、酸化亜鉛、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系酸化物を用いてトランジスタを作製し、表示装置の画素のスイッチング素子などに用いる技術が特許文献１及び特許文献２で開示されている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００７−１２３８６１号公報
【特許文献２】特開２００７−９６０５５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
また、大型の表示装置が普及しつつある。家庭用のテレビにおいても表示画面の対角が４０インチから５０インチクラスのテレビも普及し始めている。
【０００７】
従来の酸化物半導体を用いたトランジスタの電界効果移動度は１０〜２０ｃｍ２／Ｖｓが得られている。酸化物半導体を用いたトランジスタは、アモルファスシリコンのトランジスタの１０倍以上の電界効果移動度が得られるため、大型の表示装置においても画素のスイッチング素子としては十分な性能が得られる。
【０００８】
しかし、酸化物半導体を用いたトランジスタを半導体装置の駆動デバイス、例えば大型の表示装置等の駆動回路の一つのスイッチング素子として用いるには限界があった。
【０００９】
本発明の一態様は、基板の大面積化を可能とするとともに、結晶性の優れた酸化物半導体層を形成し、所望の高い電界効果移動度を有するトランジスタを製造可能とし、大型の表示装置や高性能の半導体装置等の実用化を図ることを課題の一つとする。
【課題を解決するための手段】
【００１０】
本発明の一態様は、基板上に第１の多元系酸化物半導体層を形成し、第１の多元系酸化物半導体層上に一元系酸化物半導体層を形成し、５００℃以上１０００℃以下、好ましくは５５０℃以上７５０℃以下の加熱処理を行って表面から内部に向かって結晶成長させ、第１の単結晶領域を有する多元系酸化物半導体層及び単結晶領域を有する一元系酸化物半導体層を形成し、単結晶領域を有する一元系酸化物半導体層上に第２の単結晶領域を有する多元系酸化物半導体層を積層することを特徴とする。なお、第１の単結晶領域を有する多元系酸化物半導体層、単結晶領域を有する一元系酸化物半導体層、及び第２の単結晶領域を有する多元系酸化物半導体層の単結晶領域は、その表面に結晶方位の揃った平板状の単結晶領域である。平板状の単結晶領域は、その表面に平行にａ−ｂ面を有し、第１の単結晶領域を有する多元系酸化物半導体層、単結晶領域を有する一元系酸化物半導体層、及び第２の単結晶領域を有する多元系酸化物半導体層の表面に対して垂直方向にｃ軸配向をしている。また、第１の単結晶領域を有する多元系酸化物半導体層、単結晶領域を有する一元系酸化物半導体層、及び第２の単結晶領域を有する多元系酸化物半導体層のｃ軸方向は、深さ方向に一致する。
【００１１】
第１の多元系酸化物半導体層上に一元系酸化物半導体層を形成し、５００℃以上１０００℃以下、好ましくは５５０℃以上７５０℃以下の加熱処理を行って表面から内部に向かって結晶成長させ、単結晶領域を有する一元系酸化物半導体層を形成する。単結晶領域を有する一元系酸化物半導体層の表面に形成される、結晶方位の揃った単結晶領域は、表面から深さ方向に結晶成長するため、一元系酸化物半導体層の下地部材の影響を受けることなく単結晶領域を形成することができる。また、当該単結晶領域を有する一元系酸化物半導体層を種として、第１の多元系酸化物半導体層の表面よりエピタキシャル成長またはアキシャル成長させて、第１の多元系酸化物半導体層を結晶成長させるため、第１の多元系酸化物半導体層の下地部材の影響を受けることなく単結晶領域を形成することができる。
【００１２】
第２の単結晶領域を有する多元系酸化物半導体層は、単結晶領域を有する一元系酸化物半導体層上に第２の多元系酸化物半導体層を形成した後、１００℃以上５００℃以下、好ましくは１５０℃以上４００℃以下の加熱処理を行って、単結晶領域を有する一元系酸化物半導体層の表面より上方の第２の多元系酸化物半導体層の表面に向かって結晶成長をさせて、形成することができる。すなわち、単結晶領域を有する一元系酸化物半導体層は、第２の多元系酸化物半導体層にとっては種結晶に相当する。
【００１３】
また、第２の単結晶領域を有する多元系酸化物半導体層は、単結晶領域を有する一元系酸化物半導体層上に、２００℃以上６００℃以下、好ましくは２００℃以上５５０℃以下に加熱しながら堆積、代表的にはスパッタリング法を用いて堆積することで、単結晶領域を有する一元系酸化物半導体層の表面よりエピタキシャル成長またはアキシャル成長させて、第２の単結晶領域を有する多元系酸化物半導体層を形成することができる。すなわち、単結晶領域を有する一元系酸化物半導体層は、第２の単結晶領域を有する多元系酸化物半導体層にとっては種結晶に相当する。
【００１４】
第１の単結晶領域を有する多元系酸化物半導体層、及び第２の単結晶領域を有する多元系酸化物半導体層は、単結晶領域を有する一元系酸化物半導体層を種結晶として結晶成長しているため、単結晶領域を有する一元系酸化物半導体層と実質的に同じ結晶方位を有する。
【００１５】
この後、第１の単結晶領域を有する多元系酸化物半導体層、単結晶領域を有する一元系酸化物半導体層、及び第２の単結晶領域を有する多元系酸化物半導体層を島状にエッチングし、第２の単結晶領域を有する多元系酸化物半導体層上に、ソース電極及びドレイン電極を形成した後、ゲート絶縁層及びゲート電極を形成することで、トップゲート構造のトランジスタを作製することができる。
【００１６】
また、基板上にゲート電極及びゲート絶縁層を形成したのち、ゲート絶縁層上に第１の単結晶領域を有する多元系酸化物半導体層、単結晶領域を有する一元系酸化物半導体層及び第２の単結晶領域を有する多元系酸化物半導体層を形成し、当該第１の単結晶領域を有する多元系酸化物半導体層、単結晶領域を有する一元系酸化物半導体層、及び第２の単結晶領域を有する多元系酸化物半導体層を島状にエッチングし、ソース電極及びドレイン電極を形成することで、ボトムゲート構造のトランジスタを作製することができる。
【００１７】
また、本発明の一形態は、第１の単結晶領域を有する多元系酸化物半導体層、単結晶領域を有する一元系酸化物半導体層及び第２の単結晶領域を有する多元系酸化物半導体層を有する酸化物半導体積層体と、ゲート電極と、酸化物半導体積層体及びゲート電極の間に設けられるゲート絶縁層と、酸化物半導体積層に電気的に接続する配線とを有する薄膜トランジスタを備える半導体装置である。
【００１８】
第１の単結晶領域を有する多元系酸化物半導体層、単結晶領域を有する一元系酸化物半導体層を形成するための加熱処理、及び第２の単結晶領域を有する多元系酸化物半導体層を形成するための加熱処理は、水素及び水分をほとんど含まない雰囲気（窒素雰囲気、酸素雰囲気、乾燥空気雰囲気など）で行うことが好ましい。この加熱処理により、一元系酸化物半導体層及び多元系酸化物半導体層中から水素、水、水酸基または水素化物などを脱離させる脱水化または脱水素化が行われ、第１の単結晶領域を有する多元系酸化物半導体層、単結晶領域を有する一元系酸化物半導体層、及び第２の単結晶領域を有する多元系酸化物半導体層を高純度化することができる。また、当該加熱処理は、不活性雰囲気で昇温し、途中で切り替え、酸素を含む雰囲気とする加熱処理を行うことも可能であり、酸素雰囲気で加熱処理を行う場合は、酸化物半導体層を酸化するため、酸素欠陥を修復することができる。当該加熱処理を行った単結晶領域を有する酸化物半導体層は、ＴＤＳ（Ｔｈｅｒｍａｌ Ｄｅｓｏｒｐｔｉｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ）で４５０℃まで測定を行っても水に由来する２つのピークのうち、少なくとも３００℃付近に現れる１つのピークは検出されない。
【００１９】
第１の単結晶領域を有する多元系酸化物半導体層、及び第２の単結晶領域を有する多元系酸化物半導体層がＩｎを含む場合、平板状の単結晶領域においては、Ｉｎの電子雲が互いに重なり合って連接することにより、電気伝導率σが上昇する。従って、トランジスタの電界効果移動度を高めることができる。
【００２０】
高純度化された第１の単結晶領域を有する多元系酸化物半導体層、単結晶領域を有する一元系酸化物半導体層、及び第２の単結晶領域を有する多元系酸化物半導体層に含まれる水素濃度は１×１０１８ｃｍ−３以下、１×１０１６ｃｍ−３以下、さらには実質的には０とし、キャリア密度は１×１０１４ｃｍ−３未満、好ましくは１×１０１２ｃｍ−３未満、さらに好ましくは測定限界以下の１．４５×１０１０ｃｍ−３未満とすることができ、バンドギャップは２ｅＶ以上、好ましくは２．５ｅＶ以上、より好ましくは３ｅＶ以上である。
【００２１】
なお、本発明の一形態のトランジスタは、絶縁ゲート電界効果トランジスタ（Ｉｎｓｕｌａｔｅｄ−Ｇａｔｅ Ｆｉｅｌｄ−Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ（ＩＧＦＥＴ））、薄膜トランジスタ（ＴＦＴ）を含む。
【発明の効果】
【００２２】
下地となる基板の材料が、酸化物、窒化物、金属など、いずれの材料であっても、高い電界効果移動度を有するトランジスタを作製し、大型の表示装置や高性能の半導体装置等を実現する。
【図面の簡単な説明】
【００２３】
【図１】本発明の一態様である半導体装置を説明する断面図である。
【図２】本発明の一態様を示す半導体装置の作製工程を説明する断面図である。
【図３】本発明の一態様を示す半導体装置の作製工程を説明する断面図である。
【図４】酸化物半導体層の結晶成長の過程を説明する図である。
【図５】酸化物半導体層の結晶成長の過程を説明する図である。
【図６】酸化物半導体層の結晶成長の過程を説明する図である。
【図７】酸化物半導体層の結晶構造を説明する図である。
【図８】本発明の一態様を示す半導体装置の作製工程を説明する断面図である。
【図９】本発明の一態様を示す半導体装置の作製工程を説明する断面図である。
【図１０】本発明の一態様である半導体装置を説明する断面図である。
【図１１】本発明の一態様を示す半導体装置の作製工程を説明する断面図である。
【図１２】本発明の一態様を示す半導体装置の作製工程を説明する断面図である。
【図１３】本発明の一態様を示す半導体装置の作製工程を説明する断面図である。
【図１４】本発明の一態様を示す半導体装置の作製工程を説明する断面図である。
【図１５】本発明の一態様を示す半導体装置の作製工程を説明する断面図である。
【図１６】本発明の一態様を示す半導体装置の作製工程を説明する断面図である。
【図１７】本発明の一態様を示す半導体装置を説明する断面図である。
【図１８】本発明の一態様を示す半導体装置を説明する断面図である。
【図１９】本発明の一態様を示す半導体装置を説明する等価回路図である。
【図２０】本発明の一態様を示す半導体装置を説明する上面図及び断面図である。
【図２１】本発明の一態様を示す半導体装置を説明する上面図及び断面図である。
【図２２】本発明の一態様を示す半導体装置を説明する断面図である。
【図２３】電子機器の一形態を説明する図である。
【図２４】電子機器の一形態を説明する図である。
【発明を実施するための形態】
【００２４】
本発明の実施の形態について、図面を用いて詳細に説明する。但し、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、以下に説明する本発明の構成において、同一部分または同様な機能を有する部分には同一の符号を異なる図面間で共通して用い、その繰り返しの説明は省略する。
【００２５】
なお、本明細書で説明する各図において、各構成の大きさ、層の厚さ、または領域は、明瞭化のために誇張されている場合がある。よって、必ずしもそのスケールに限定されない。
【００２６】
また、本明細書にて用いる第１、第２、第３などの用語は、構成要素の混同を避けるために付したものであり、数的に限定するものではない。そのため、例えば、「第１の」を「第２の」または「第３の」などと適宜置き換えて説明することができる。
【００２７】
また、電圧とは２点間における電位差のことをいい、電位とはある一点における静電場の中にある単位電荷が持つ静電エネルギー（電気的な位置エネルギー）のことをいう。ただし、一般的に、ある一点における電位と基準となる電位（例えば接地電位）との電位差のことを、単に電位もしくは電圧と呼び、電位と電圧が同義語として用いられることが多い。このため、本明細書では特に指定する場合を除き、電位を電圧と読み替えてもよいし、電圧を電位と読み替えてもよいこととする。
【００２８】
（実施の形態１）
図１は、半導体装置の構成の一形態であるトランジスタ１５０を示す断面図である。なお、トランジスタ１５０は、キャリアが電子であるｎチャネル型ＩＧＦＥＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）であるものとして説明するが、ｐチャネル型ＩＧＦＥＴを作製することも可能である。本実施の形態では、トランジスタ１５０として、トップゲート構造のトランジスタを用いて説明する。
【００２９】
図１に示すトランジスタ１５０は、基板１００上に、第１の単結晶領域を有する多元系酸化物半導体層１０３ａ、単結晶領域を有する一元系酸化物半導体層１０５ａ、及び第２の単結晶領域を有する多元系酸化物半導体層１０７ａが積層して形成され（酸化物半導体積層体）、その上にソース電極及びドレイン電極として機能する配線１０８ａ、１０８ｂが形成される。また、第２の単結晶領域を有する多元系酸化物半導体層１０７ａ及び配線１０８ａ、１０８ｂ上にゲート絶縁層１１２が形成され、ゲート絶縁層１１２上であって、且つゲート絶縁層１１２を介して、第１の単結晶領域を有する多元系酸化物半導体層１０３ａ、単結晶領域を有する一元系酸化物半導体層１０５ａ、及び第２の単結晶領域を有する多元系酸化物半導体層１０７ａと対向する領域にゲート電極１１４が形成される。また、ゲート絶縁層１１２及びゲート電極１１４上に絶縁層１１６を有してもよい。
【００３０】
次に、単結晶領域を有する酸化物半導体積層体の作製方法及び当該酸化物半導体積層体を用いて形成した薄膜トランジスタについて、図２乃至図７を用いて説明する。
【００３１】
基板１００上に第１の多元系酸化物半導体層１０２を形成し、第１の多元系酸化物半導体層１０２上に一元系酸化物半導体層１０４を形成する（図２（Ａ）参照））。
【００３２】
基板１００は、少なくとも、後の加熱処理に耐えうる程度の耐熱性を有していることが必要となる。基板１００としてガラス基板を用いる場合、歪み点が７３０℃以上のものを用いることが好ましい。ガラス基板には、例えば、アルミノシリケートガラス、アルミノホウケイ酸ガラス、バリウムホウケイ酸ガラスなどのガラス材料が用いられる。なお、Ｂ２Ｏ３よりＢａＯを多く含むガラス基板を用いることが好ましい。
【００３３】
なお、上記のガラス基板に代えて、セラミック基板、石英基板、サファイア基板などの絶縁体でなる基板を用いることができる。他にも、結晶化ガラスなどを用いることができる。さらには、シリコンウェハ等の半導体基板の表面や金属材料よりなる導電性の基板の表面に絶縁層を形成したものを用いることもできる。
【００３４】
後述するように、本実施の形態によれば、基板１００の上に設けられる第１の多元系酸化物半導体層１０２及び一元系酸化物半導体層１０４の結晶化は、下地となる基板の材質に影響されないので、上記のように様々なものを基板１００として用いることができる。
【００３５】
第１の多元系酸化物半導体層１０２及び一元系酸化物半導体層１０４をスパッタリング法等により形成する。第１の多元系酸化物半導体層１０２は、加熱により、六方晶の非ウルツ鉱型結晶構造となる。六方晶の非ウルツ鉱型結晶構造はホモロガス構造とよばれることもある。なお、非ウルツ鉱型結晶構造とは、ウルツ鉱型でない結晶構造である。
【００３６】
第１の多元系酸化物半導体層１０２としては、四元系金属酸化物であるＩｎ−Ｓｎ−Ｇａ−Ｚｎ−Ｏ系や、三元系金属酸化物であるＩｎ−Ｇａ−Ｚｎ−Ｏ系、Ｉｎ−Ｓｎ−Ｚｎ−Ｏ系、Ｉｎ−Ａｌ−Ｚｎ−Ｏ系、Ｓｎ−Ｇａ−Ｚｎ−Ｏ系、Ａｌ−Ｇａ−Ｚｎ−Ｏ系、Ｓｎ−Ａｌ−Ｚｎ−Ｏ系や、二元系金属酸化物であるＩｎ−Ｚｎ−Ｏ系、Ｓｎ−Ｚｎ−Ｏ系、Ａｌ−Ｚｎ−Ｏ系、Ｚｎ−Ｍｇ−Ｏ系、Ｓｎ−Ｍｇ−Ｏ系、Ｉｎ−Ｍｇ−Ｏ系などの酸化物半導体層を用いることができる。ここでは多元系酸化物半導体とは複数の金属酸化物で構成されるものをいい、ｎ元系金属酸化物はｎ種類の金属酸化物で構成される。なお、多元系酸化物半導体には、不純物として、主成分とする金属酸化物以外の元素が１％、好ましくは０．１％入ってもよい。
【００３７】
また、第１の多元系酸化物半導体層１０２は、三元系金属酸化物であり、ＩｎＭＸＺｎＹＯＺ（Ｙ＝０．５〜５）で表現される酸化物半導体材料を用いてもよい。ここで、Ｍは、ガリウム（Ｇａ）やアルミニウム（Ａｌ）やボロン（Ｂ）などの１３族元素から選択される一または複数種類の元素を表す。なお、Ｉｎ、Ｍ、Ｚｎ、及びＯの含有量は任意であり、Ｍの含有量がゼロ（即ち、ｘ＝０）の場合を含む。一方、Ｉｎ及びＺｎの含有量はゼロではない。すなわち、上述の表記には、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体やＩｎ−Ｚｎ−Ｏ系酸化物半導体などが含まれる。
【００３８】
スパッタリング法は、スパッタリング用電源に高周波電源を用いるＲＦスパッタリング法と、ＤＣスパッタリング法があり、さらにパルス的にバイアスを与えるパルスＤＣスパッタリング法がある。ＲＦスパッタリング法は主に絶縁層を形成する場合に用いられ、ＤＣスパッタリング法は主に金属層を形成する場合に用いられる。
【００３９】
第１の多元系酸化物半導体層１０２をスパッタリング法で形成するためのターゲットとしては、亜鉛を含む金属酸化物のターゲットを用いることができる。例えば、Ｉｎ、Ｇａ、及びＺｎを含む金属酸化物ターゲットの組成比は、Ｉｎ：Ｇａ：Ｚｎ＝１：ｘ：ｙ（ｘは０以上、ｙは０．５以上５以下）とする。例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：０．５［ａｔｏｍ比］の組成比を有するターゲット、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［ａｔｏｍ比］の組成比を有するターゲット、またはＩｎ：Ｇａ：Ｚｎ＝１：１：２［ａｔｏｍ比］の組成比を有するターゲット、Ｉｎ：Ｇａ：Ｚｎ＝１：０．５：２［ａｔｏｍ比］の組成比を有するターゲットを用いることもできる。本実施の形態では、後に加熱処理を行い意図的に結晶化させるため、結晶化が生じやすい金属酸化物ターゲットを用いることが好ましい。
【００４０】
一元系酸化物半導体層１０４は、加熱により六方晶のウルツ鉱型結晶構造となりうる一元系酸化物半導体で形成することが好ましく、代表例には酸化亜鉛がある。ここでは一元系酸化物半導体とは一種類の金属酸化物で構成されるものをいう。なお、一元系酸化物半導体には、不純物として、金属酸化物以外の元素が１％、好ましくは０．１％入ってもよい。一元系酸化物半導体は、多元系酸化物半導体と比較して結晶化しやすく、また結晶性を高めることができる。一元系酸化物半導体層１０４は、第１の多元系酸化物半導体層１０２、及びのちに形成する第２の多元系酸化物半導体層１０６を結晶成長させるための種として用いるため、結晶成長する厚さとすればよく、代表的には一原子層以上１０ｎｍ以下、好ましくは２ｎｍ以上５ｎｍ以下でよい。一元系酸化物半導体層１０４の厚さを薄くすることで成膜処理及び加熱処理におけるスループットを高めることができる。
【００４１】
一元系酸化物半導体層１０４は、希ガス（代表的にはアルゴン）雰囲気、酸素雰囲気、または希ガス（代表的にはアルゴン）及び酸素雰囲気においてスパッタリング法により形成することができる。
【００４２】
また、第１の多元系酸化物半導体層１０２と同様に、金属酸化物ターゲット中の酸化物半導体の相対密度は８０％以上、好ましくは９５％以上、さらに好ましくは９９．９％以上とするのが好ましい。
【００４３】
また、第１の多元系酸化物半導体層１０２と同様に、基板を加熱しながら一元系酸化物半導体層１０４を形成することで、のちに行われる第１の加熱処理において、結晶成長を促すことができる。
【００４４】
次に、第１の加熱処理を行う。第１の加熱処理の温度は、５００℃以上１０００℃以下、好ましくは６００℃以上８５０℃以下とする。また、加熱時間は１分以上２４時間以下とする。
【００４５】
第１の加熱処理においては、希ガス（代表的にはアルゴン）雰囲気、酸素雰囲気、窒素雰囲気、乾燥空気雰囲気、または、希ガス（代表的にはアルゴン）及び酸素の混合雰囲気、若しくは希ガス及び窒素の混合雰囲気とするのが好適である。
【００４６】
本実施の形態では、第１の加熱処理として、乾燥空気雰囲気で７００℃、１時間の加熱処理を行う。
【００４７】
なお、一元系酸化物半導体層１０４の温度を徐々に上昇させながら加熱した後、第１の多元系酸化物半導体層１０２は一定温度で加熱してもよい。５００℃以上からの温度上昇速度を０．５℃／ｈ以上３℃／ｈ以下とすることで、徐々に一元系酸化物半導体層１０４が結晶成長し、一元系酸化物半導体層１０５が形成されるため、より結晶性を高めることができる。
【００４８】
第１の加熱処理に用いる加熱処理装置は特に限られず、抵抗発熱体などの発熱体からの熱伝導または熱輻射によって、被処理物を加熱する装置を備えていてもよい。例えば、加熱処理装置として、電気炉や、ＧＲＴＡ（Ｇａｓ Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置、ＬＲＴＡ（Ｌａｍｐ Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置等のＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置を用いることができる。ＬＲＴＡ装置は、ハロゲンランプ、メタルハライドランプ、キセノンアークランプ、カーボンアークランプ、高圧ナトリウムランプ、高圧水銀ランプなどのランプから発する光（電磁波）の輻射により、被処理物を加熱する装置である。ＧＲＴＡ装置は、高温のガスを用いて加熱処理を行う装置である。
【００４９】
第１の加熱処理によって、図２（Ａ）中の矢印で示すように一元系酸化物半導体層１０４の表面から第１の多元系酸化物半導体層１０２に向けて結晶成長が始まる。一元系酸化物半導体層１０４は結晶化されやすいため、一元系酸化物半導体層１０４全てが結晶化し、単結晶領域を有する一元系酸化物半導体層１０５となる。なお、単結晶領域を有する一元系酸化物半導体層１０５は、六方晶のウルツ鉱型結晶構造である（図２（Ｂ）参照）。
【００５０】
当該加熱処理により、一元系酸化物半導体層１０４の表面から結晶成長することで、単結晶領域が形成される。単結晶領域は、表面から内部に向かって結晶成長し、一原子層以上１０ｎｍ以下、好ましくは２ｎｍ以上５ｎｍ以下の平均厚さを有する板状の結晶領域である。また、単結晶領域は、その表面に平行にａ−ｂ面を有し、表面に対して垂直方向にｃ軸配向をしている。本実施の形態では、第１の加熱処理によって一元系酸化物半導体層１０４のほぼ全てが結晶（ＣＧ（Ｃｏ−ｇｒｏｗｉｎｇ）結晶ともよぶ。）となる。一元系酸化物半導体層１０４の表面に比較的結晶方位の揃った単結晶領域は、表面から深さ方向に結晶成長するため、下地部材の影響を受けることなく形成することができる。
【００５１】
引続き第１の加熱処理を行うことで、単結晶領域を有する一元系酸化物半導体層１０５を種として、第１の多元系酸化物半導体層１０２の結晶成長が矢印のように基板１００に向かって進む。単結晶領域を有する一元系酸化物半導体層１０５は、表面に垂直な方向にｃ軸が配向しているため、単結晶領域を有する一元系酸化物半導体層１０５を種とすることで、単結晶領域を有する一元系酸化物半導体層１０５の結晶軸と略同一となるように、第１の多元系酸化物半導体層１０２を結晶成長（エピタキシャル成長、またはアキシャル成長ともいう。）させることができる。即ち、第１の多元系酸化物半導体層１０２をｃ軸配向させながら結晶成長させることが可能である。この結果、ｃ軸配向した第１の単結晶領域を有する多元系酸化物半導体層１０３を形成することができる。第１の単結晶領域を有する多元系酸化物半導体層１０３は、ウルツ鉱型結晶構造ではない六方晶である（図２（Ｃ）参照）。
【００５２】
例えば、第１の単結晶領域を有する多元系酸化物半導体層としてＩｎ−Ｇａ−Ｚｎ−Ｏ系の酸化物半導体材料を用いる場合、ＩｎＧａＯ３（ＺｎＯ）ｍ で表される結晶（ＩｎＧａＺｎＯ４、ＩｎＧａＺｎ５Ｏ８等）や、Ｉｎ２Ｇａ２ＺｎＯ７で表される結晶などを含み得る。このような結晶は、六方晶構造であり、第１の加熱処理によって、そのｃ軸が、一元系酸化物半導体層の表面と略垂直な方向をとるように配向する。
【００５３】
次に、図２（Ｄ）に示すように、単結晶領域を有する一元系酸化物半導体層１０５上に第２の多元系酸化物半導体層１０６を形成する。第２の多元系酸化物半導体層１０６は、加熱により、六方晶の非ウルツ鉱型結晶構造となる。第２の多元系酸化物半導体層１０６は、一元系酸化物半導体層１０４と同様の作製方法を用いて形成することができる。第２の多元系酸化物半導体層１０６の厚さは作製するデバイスによって最適な膜厚を実施者が決定すればよい。例えば、第１の多元系酸化物半導体層１０２、一元系酸化物半導体層１０４、及び第２の多元系酸化物半導体層１０６の合計の厚さは１０ｎｍ以上２００ｎｍ以下とする。
【００５４】
第２の多元系酸化物半導体層１０６は、第１の多元系酸化物半導体層１０２と同様の材料及び形成方法を適宜用いることができる。
【００５５】
次に、第２の加熱処理を行う。第２の加熱処理の温度は、１００℃以上５００℃以下、好ましくは１５０℃以上４００℃以下とする。また、加熱時間は、１分以上１００時間以下とし、好ましくは５時間以上２０時間以下とし、代表的には１０時間とする。
【００５６】
第２の加熱処理において、雰囲気は第１の加熱処理と同様の雰囲気とすることができる。また、加熱装置は第１の加熱処理と同様のものを適宜用いることができる。
【００５７】
第２の加熱処理を行うことで、図２（Ｄ）中に矢印で示すように単結晶領域を有する一元系酸化物半導体層１０５から第２の多元系酸化物半導体層１０６の表面へ向けて結晶成長が始まる。単結晶領域を有する一元系酸化物半導体層１０５は、表面に対して垂直方向にｃ軸配向しているため、単結晶領域を有する一元系酸化物半導体層１０５を種とすることで、第２の多元系酸化物半導体層１０６は、第１の多元系酸化物半導体層１０２と同様に、単結晶領域を有する一元系酸化物半導体層１０５の結晶軸と略同一となるように、第２の多元系酸化物半導体層１０６を結晶成長（エピタキシャル成長、またはアキシャル成長ともいう。）させることができる。即ち、第２の多元系酸化物半導体層１０６をｃ軸配向しながら結晶成長させることが可能である。以上の工程により、第２の単結晶領域を有する多元系酸化物半導体層１０７を形成することができる。第２の単結晶領域を有する多元系酸化物半導体層１０７は、ウルツ鉱型結晶構造ではない六方晶である（図２（Ｅ）参照）。
【００５８】
例えば、第２の単結晶領域を有する多元系酸化物半導体層としてＩｎ−Ｇａ−Ｚｎ−Ｏ系の酸化物半導体材料を用いる場合、ＩｎＧａＯ３（ＺｎＯ）ｍで表される結晶（ＩｎＧａＺｎＯ４、ＩｎＧａＺｎ５Ｏ８等）や、Ｉｎ２Ｇａ２ＺｎＯ７で表される結晶などを含み得る。このような結晶は、六方晶構造であり、第２の加熱処理によって、そのｃ軸が、第２の多元系酸化物半導体層の表面と略垂直な方向をとるように配向する。
【００５９】
ここで、ｃ軸が、第１の多元系酸化物半導体層１０２及び第２の多元系酸化物半導体層１０６の表面と略垂直な方向をとるように配向する結晶は、Ｉｎ、Ｇａ、Ｚｎのいずれかを含有し、ａ軸（ａ−ａｘｉｓ）及びｂ軸（ｂ−ａｘｉｓ）に平行なレイヤーの積層構造として捉えることができる。具体的には、Ｉｎ２Ｇａ２ＺｎＯ７、ＩｎＧａＺｎＯ４、ＩｎＧａＺｎ５Ｏ８の結晶は、Ｉｎを含有するレイヤーと、Ｉｎを含有しないレイヤー（ＧａまたはＺｎを含有するレイヤー）が、ｃ軸方向に積層された構造を有する。
【００６０】
Ｉｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体では、Ｉｎを含有するレイヤーの、ａｂ面内方向に関する導電性は良好である。これは、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体では電気伝導が主としてＩｎによって制御されること、及びＩｎの５ｓ軌道が、隣接するＩｎの５ｓ軌道と重なりを有することにより、キャリアパスが形成されることによる。更に、本実施の形態に示すトランジスタは、高度に結晶化している第１の単結晶領域を有する多元系酸化物半導体層、単結晶領域を有する一元系酸化物半導体層、及び第２の単結晶領域を有する多元系酸化物半導体層を有するため、アモルファスあるいは微結晶、多結晶状態のものと比較して、不純物や欠陥が少ない。以上のことから、第１の単結晶領域を有する多元系酸化物半導体層、単結晶領域を有する一元系酸化物半導体層、及び第２の単結晶領域を有する多元系酸化物半導体層のキャリア移動度が向上し、トランジスタのオン電流及び電界効果移動度を高めることができる。
【００６１】
なお、ここでは、単結晶領域を有する第１の多元系酸化物半導体層１０３、単結晶領域を有する一元系酸化物半導体層１０５、及び第２の単結晶領域を有する多元系酸化物半導体層１０７の界面を点線で示した。しかしながら、単結晶領域を有する一元系酸化物半導体層１０５がＺｎＯであり、第１の単結晶領域を有する多元系酸化物半導体層１０３及び第２の単結晶領域を有する多元系酸化物半導体層１０７をＩｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体とすると、加熱処理の圧力及び温度により、ＺｎＯまたはＩｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体中に含まれる亜鉛が拡散する。このことは、ＴＤＳの測定時に４５０℃まで測定を行った際、ＩｎやＧａは検出されないが、亜鉛が真空加熱条件下、特に３００℃付近でピーク検出されることから確認できている。なお、ＴＤＳの測定は真空中で行われ、亜鉛は２００℃付近から検出されていることが確認できている。このため、図３に示すように、第１の単結晶領域を有する多元系酸化物半導体層、単結晶領域を有する一元系酸化物半導体層、及び第２の単結晶領域を有する多元系酸化物半導体層の境界が判別できなく、同一の層１０９とみなせることもある。
【００６２】
以上の工程より、第１の単結晶領域を有する多元系酸化物半導体層１０３、単結晶領域を有する一元系酸化物半導体層１０５、及び第２の単結晶領域を有する多元系酸化物半導体層１０７を形成することができる。
【００６３】
ここで、第１の加熱処理により、単結晶領域を有する一元系酸化物半導体層１０４に板状の結晶領域が形成される機構について、図４乃至図６を用いて説明する。
【００６４】
第１の加熱処理における原子の運動を古典分子動力学法によって検証した。古典分子動力学法では原子に働く力は、原子間相互作用を特徴づける経験的ポテンシャルを定義することで評価することができる。ここでは、各原子に古典的力学法則を適用し、ニュートンの運動方程式を数値的に解くことにより、各原子の運動（時間発展）を検証した。本計算においては、経験的ポテンシャルとして、Ｂｏｒｎ−Ｍａｙｅｒ−Ｈｕｇｇｉｎｓポテンシャルを用いた。
【００６５】
図４に示すように、非晶質酸化亜鉛（以下、ａ−ＺｎＯと示す。）中に、幅が１ｎｍの単結晶酸化亜鉛（以下、ｃ−ＺｎＯと示す。）を結晶核１６０として等間隔に配置したモデルを作成した。なお、ａ−ＺｎＯ及びｃ−ＺｎＯの密度を５．５ｇ／ｃｍ３とした。また、縦方向をｃ軸方向とした。
【００６６】
次に、図４のモデルにおいて、ｃ−ＺｎＯを固定し、３次元周期境界条件下で、７００℃、１００ｐｓｅｃ間（時間刻み幅０．２ｆｓｅｃ×５０万ステップ）の古典分子動力学シミュレーションを行った結果を図５及び図６に示す。
【００６７】
図５（Ａ）、図５（Ｂ）、図５（Ｃ）はそれぞれ２０ｐｓｅｃ、４０ｐｓｅｃ、６０ｐｓｅｃ経過における原子配置の変化の様子を示す。図６（Ａ）、図６（Ｂ）はそれぞれ８０ｐｓｅｃ、１００ｐｓｅｃ経過における原子配置の変化の様子を示す。また、各図において、結晶成長している距離及び方向を矢印の長さ及び向きで示す。
【００６８】
また、縦方向（ｃ軸［０００１］）と、それと垂直な横方向の結晶成長速度を表１に示す。
【００６９】
【表１】
【００７０】
図５においては、縦方向（ｃ軸方向）の矢印１６２、１６６、１７０よりも、横方向（ｃ軸方向に垂直方向）の矢印１６４ａ、１６４ｂ、１６８ａ、１６８ｂ、１７２ａ、１７２ｂの長さが長いことから、横方向への結晶成長が優先的に行われており、図５（Ｃ）からは、隣り合う結晶核の間において、結晶成長が終了していることが分かる。
【００７１】
図６においては、表面に形成された結晶領域を種として、矢印１７４、１７６に示すように、縦方向（ｃ軸方向）に結晶成長していることが分かる。
【００７２】
また、表１より、縦方向（ｃ軸［０００１］）より、それと垂直な横方向の方が、結晶成長速度が約４．９倍速いことがわかる。これらのことから、ＺｎＯは、はじめに表面（ａ―ｂ面）と平行な方向に結晶成長が進む。このときａ−ｂ面において、横方向に結晶成長が進行し、板状の単結晶領域となる。次に、表面（ａ―ｂ面）にできた板状の単結晶領域を種として、表面（ａ―ｂ面）と垂直方向であるｃ軸方向に結晶成長が進む。このため、ＺｎＯはｃ軸配向しやすいと考えられる。このように、表面（ａ―ｂ面）と平行な方向に優先的に結晶成長した後、表面に垂直なｃ軸方向に結晶成長する（エピタキシャル成長、またはアキシャル成長ともいう。）ことで、板状の単結晶領域が形成される。
【００７３】
次に、第１の単結晶領域を有する多元系酸化物半導体層１０３及び第２の単結晶領域を有する多元系酸化物半導体層１０７の結晶軸が、単結晶領域を有する一元系酸化物半導体層１０５の結晶軸と略同一となるように結晶成長する機構について、図７を用いて説明する。
【００７４】
図７（Ａ）は、一元系酸化物半導体層の代表例である六方晶構造の酸化亜鉛（ＺｎＯ）をｃ軸方向からみたａ−ｂ面における単位格子構造を示し、図７（Ｂ）はｃ軸方向を縦方向とする結晶構造を示す。
【００７５】
図７（Ｃ）は、第１の多元系酸化物半導体層及び第２の多元系酸化物半導体層の代表例であるＩｎＧａＺｎＯ４をｃ軸方向からみたａ−ｂ面における構造を示す。
【００７６】
図７（Ａ）及び図７（Ｃ）より、ＺｎＯ及びＩｎＧａＺｎＯ４の格子定数がそれぞれほぼ同様の値をしており、ａ−ｂ面におけるＺｎＯ及びＩｎＧａＺｎＯ４の整合性が高いといえる。また、ＩｎＧａＺｎＯ４及びＺｎＯは六方晶であり、且つＺｎＯはｃ軸方向に平行な結合を有するため、第１の多元系酸化物半導体層及び第２の多元系酸化物半導体層の代表例であるＩｎＧａＺｎＯ４はｃ軸方向に整合性高く結晶成長することができる。以上のことから、第１の単結晶領域を有する多元系酸化物半導体層１０３及び第２の単結晶領域を有する多元系酸化物半導体層１０７の結晶軸はそれぞれ、単結晶領域を有する一元系酸化物半導体層１０５の結晶軸と略同一となるように結晶成長する。
【００７７】
以上の工程により、下地となる基板の材質に影響されず、第１の単結晶領域を有する多元系酸化物半導体層、単結晶領域を有する一元系酸化物半導体層、及び第２の単結晶領域を有する多元系酸化物半導体層の積層体を形成することができる。
【００７８】
次に、図２（Ｅ）に示す第２の単結晶領域を有する多元系酸化物半導体層１０７上にフォトリソグラフィ工程によりレジストマスクを形成した後、当該レジストマスクを用いて第１の単結晶領域を有する多元系酸化物半導体層１０３、単結晶領域を有する一元系酸化物半導体層１０５、及び第２の単結晶領域を有する多元系酸化物半導体層１０７をエッチングして、島状の第１の単結晶領域を有する多元系酸化物半導体層１０３ａ、単結晶領域を有する一元系酸化物半導体層１０５ａ、及び第２の単結晶領域を有する多元系酸化物半導体層１０７ａを形成する。第１の単結晶領域を有する多元系酸化物半導体層１０３ａ、単結晶領域を有する一元系酸化物半導体層１０５ａ、及び第２の単結晶領域を有する多元系酸化物半導体層１０７ａを酸化物半導体積層体１１０とも示す（図１参照。）。
【００７９】
次に、酸化物半導体積層体１１０に、導電層を形成した後、導電層を所定の形状にエッチングして配線１０８ａ、１０８ｂを形成する。
【００８０】
配線１０８ａ、１０８ｂは、アルミニウム、クロム、銅、タンタル、チタン、モリブデン、タングステンから選ばれた金属元素、または上述した金属元素を成分とする合金か、上述した金属元素を組み合わせた合金などを用いて形成することができる。また、マンガン、マグネシウム、ジルコニウム、ベリリウムのいずれか一または複数から選択された金属元素を用いてもよい。また、配線１０８ａ、１０８ｂは、単層構造でも、二層以上の積層構造としてもよい。例えば、シリコンを含むアルミニウム層の単層構造、アルミニウム層上にチタン層を積層する二層構造、窒化チタン層上にチタン層を積層する二層構造、窒化チタン層上にタングステン層を積層する二層構造、窒化タンタル層上にタングステン層を積層する二層構造、チタン層と、そのチタン層上にアルミニウム層を積層し、さらにその上にチタン層を形成する三層構造などがある。また、アルミニウムに、チタン、タンタル、タングステン、モリブデン、クロム、ネオジム、スカンジウムから選ばれた元素を単数、または複数組み合わせた合金層、もしくは窒化物層を用いてもよい。
【００８１】
また、配線１０８ａ、１０８ｂは、インジウム錫酸化物、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物などの透光性を有する導電性材料を適用することもできる。また、上記透光性を有する導電性材料と、上記金属元素の積層構造とすることもできる。
【００８２】
次に、酸化物半導体積層体１１０、及び配線１０８ａ、１０８ｂ上にゲート絶縁層１１２を形成する。
【００８３】
ゲート絶縁層１１２は、酸化シリコン層、窒化シリコン層、酸化窒化シリコン層、窒化酸化シリコン層、または酸化アルミニウム層を単層でまたは積層して形成することができる。ゲート絶縁層１１２は、酸化物半導体積層体１１０と接する部分が酸素を含むことが好ましく、特に好ましくは酸化シリコン層により形成する。酸化シリコン層を用いることで、酸化物半導体積層体１１０に酸素を供給することができ、特性を良好にすることができる。
【００８４】
また、ゲート絶縁層１１２として、ハフニウムシリケート（ＨｆＳｉＯｘ）、窒素が添加されたハフニウムシリケート（ＨｆＳｉｘＯｙＮｚ）、窒素が添加されたハフニウムアルミネート（ＨｆＡｌｘＯｙＮｚ）、酸化ハフニウム、酸化イットリウムなどのｈｉｇｈ−ｋ材料を用いることでゲートリークを低減できる。さらには、ｈｉｇｈ−ｋ材料と、酸化シリコン層、窒化シリコン層、酸化窒化シリコン層、窒化酸化シリコン層、または酸化アルミニウム層のいずれか一以上との積層構造とすることができる。ゲート絶縁層１１２の厚さは、５０ｎｍ以上５００ｎｍ以下とするとよい。ゲート絶縁層１１２の厚さを厚くすることで、ゲートリーク電流を低減することができる。
【００８５】
次に、ゲート絶縁層１１２上であって、酸化物半導体積層体１１０と重畳する領域にゲート電極１１４を形成する。
【００８６】
ゲート電極１１４は、アルミニウム、クロム、銅、タンタル、チタン、モリブデン、タングステンから選ばれた金属元素、または上述した金属元素を成分とする合金か、上述した金属元素を組み合わせた合金などを用いて形成することができる。また、マンガン、マグネシウム、ジルコニウム、ベリリウムのいずれか一または複数から選択された金属元素を用いてもよい。また、ゲート電極１１４は、単層構造でも、二層以上の積層構造としてもよい。例えば、シリコンを含むアルミニウム層の単層構造、アルミニウム層上にチタン層を積層する二層構造、窒化チタン層上にチタン層を積層する二層構造、窒化チタン層上にタングステン層を積層する二層構造、窒化タンタル層上にタングステン層を積層する二層構造、チタン層と、そのチタン層上にアルミニウム層を積層し、さらにその上にチタン層を形成する三層構造などがある。また、アルミニウムに、チタン、タンタル、タングステン、モリブデン、クロム、ネオジム、スカンジウムから選ばれた元素を単数、または複数組み合わせた合金層、もしくは窒化物層を用いてもよい。
【００８７】
また、ゲート電極１１４は、インジウム錫酸化物、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物などの透光性を有する導電性材料を適用することもできる。また、上記透光性を有する導電性材料と、上記金属元素の積層構造とすることもできる。
【００８８】
この後、保護層として絶縁層１１６を形成してもよい。以上の工程により、単結晶領域を有する酸化物半導体積層体をチャネル形成領域に有するトランジスタ１５０を作製することができる。これまで報告された金属酸化物はアモルファス状態のもの、あるいは、多結晶状態のもの、あるいは、１４００℃程度の高温での処理により単結晶を得るもののみであったが、上記に示したように、平板状の単結晶領域を有する一元系酸化物半導体層を形成した後、当該単結晶領域を種として結晶成長させる方法により、大面積基板を用いて比較的低温で単結晶領域を有する酸化物半導体をチャネル形成領域に有するトランジスタを作製することができる。
【００８９】
（実施の形態２）
本実施の形態では、開示する発明の一態様に係る半導体装置の作製方法として、高純度化された酸化物半導体積層体を有するトランジスタの作製方法について、図８乃至１０を用いて説明する。
【００９０】
基板１００上に絶縁層１０１を形成する。次に、絶縁層１０１上に、実施の形態１と同様に、第１の多元系酸化物半導体層１０２を形成し、第１の多元系酸化物半導体層１０２上に一元系酸化物半導体層１０４を形成する（図８（Ａ）参照）。
【００９１】
基板１００は実施の形態１に示す基板１００を適宜用いることができる。
【００９２】
絶縁層１０１は、基板１００上に形成される層への不純物の混入を低減すると共に、基板１００上に形成する層の密着性を高めるために設ける。絶縁層１０１は、酸化シリコン層、酸化窒化シリコン層など酸化物絶縁層、または窒化シリコン層、窒化酸化シリコン層、窒化アルミニウム層、または窒化酸化アルミニウム層などの窒化物絶縁層で形成する。また、絶縁層１０１は積層構造でもよく、例えば、基板１００側から上記した窒化物絶縁層のいずれか一つ以上と、上記した酸化物絶縁層のいずれか一つ以上との積層構造とすることができる。絶縁層１０１の厚さは特に限定されないが、例えば、１０ｎｍ以上５００ｎｍ以下とすることができる。なお、絶縁層１０１は必須の構成要素ではないから、絶縁層１０１を設けない構成とすることも可能である。
【００９３】
絶縁層１０１は、スパッタリング法、ＣＶＤ法、塗布法、印刷法などで形成することができる。
【００９４】
なお、スパッタリング法で絶縁層１０１を形成する場合、処理室内に残留する水素、水、水酸基または水素化物などを除去しつつ絶縁層１０１を形成することが好ましい。これは、絶縁層１０１に水素、水、水酸基、水素化物などが含まれないようにするためである。処理室内に残留する水素、水、水酸基、水素化物などを除去するためには、吸着型の真空ポンプを用いることが好ましい。吸着型の真空ポンプとしては、例えば、クライオポンプ、イオンポンプ、チタンサブリメーションポンプを用いることが好ましい。また、排気手段としては、ターボポンプにコールドトラップを加えたものであってもよい。クライオポンプを用いて排気した処理室では、水素、水、水酸基、水素化物などが排気されるため、当該処理室で絶縁層１０１を形成すると、絶縁層１０１に含まれる不純物の濃度を低減できる。
【００９５】
また、絶縁層１０１を形成する際に用いるスパッタリングガスは、水素、水、水酸基、水素化物などの不純物が数ｐｐｍ程度、または数ｐｐｂ程度まで除去された高純度ガスを用いることが好ましい。
【００９６】
本実施の形態では、基板１００を処理室へ搬送し、水素、水、水酸基、水素化物などが除去された高純度酸素を含むスパッタリングガスを導入し、シリコンターゲットを用いて、基板１００に絶縁層１０１として、酸化シリコン層を形成する。なお、絶縁層１０１を形成する際は、基板１００は加熱されていてもよい。
【００９７】
また、第１の多元系酸化物半導体層１０２及び一元系酸化物半導体層１０４をスパッタリング法で形成する場合、基板を加熱することで、第１の多元系酸化物半導体層１０２及び一元系酸化物半導体層１０４に含まれる水素、水、水酸基、水素化物などの不純物を低減することができると共に、のちに行われる第１の加熱処理において、結晶成長を促すことができる。
【００９８】
また、金属酸化物ターゲット中の金属酸化物の相対密度は８０％以上、好ましくは９５％以上、さらに好ましくは９９．９％以上とするのが好ましい。相対密度の高いターゲットを用いると、形成される第１の多元系酸化物半導体層１０２及び一元系酸化物半導体層１０４中の不純物濃度を低減することができ、電気特性または信頼性の高いトランジスタを得ることができる。
【００９９】
また、第１の多元系酸化物半導体層１０２及び一元系酸化物半導体層１０４をそれぞれ形成する前に、スパッタリング装置内壁や、ターゲット表面やターゲット材料中に残存している水素、水、水酸基、水素化物等を除去するためにプリヒート処理を行うことが好ましい。プリヒート処理としてはチャンバー内を減圧下で２００℃〜６００℃に加熱する方法や、窒素や不活性ガスの導入と排気を繰り返す方法等がある。プリヒート処理を終えたら、基板またはスパッタリング装置を冷却した後大気にふれることなく、第１の多元系酸化物半導体層１０２及び一元系酸化物半導体層１０４を形成する。この場合のターゲット冷却液は、水ではなく油脂等を用いるとよい。加熱せずに窒素や不活性ガスの導入と排気を繰り返しても一定の効果が得られるが、加熱しながら行うとなおよい。
【０１００】
また、絶縁層１０１と同様に、第１の多元系酸化物半導体層１０２及び一元系酸化物半導体層１０４をそれぞれ形成する前、または形成中、または形成後に、スパッタリング装置内に残存している水素、水、水酸基、水素化物などを除去することが好ましい。スパッタリング装置内の残留水分を除去するためには、吸着型の真空ポンプを用いることが好ましい。この結果、水素、水、水酸基、水素化物などが排気されるため、第１の多元系酸化物半導体層１０２及び一元系酸化物半導体層１０４に含まれる不純物の濃度を低減できる。
【０１０１】
次に、実施の形態１と同様に、第１の加熱処理を行う。第１の加熱処理の温度は、５００℃以上１０００℃以下、好ましくは６００℃以上８５０℃以下とする。また、加熱時間は１分以上２４時間以下とする。第１の加熱処理により、第１の単結晶領域を有する多元系酸化物半導体層１０３及び単結晶領域を有する一元系酸化物半導体層１０５を形成することができる（図８（Ｂ）参照。）。
【０１０２】
また、第１の加熱処理において、第１の多元系酸化物半導体層１０２及び一元系酸化物半導体層１０４を結晶成長させると共に、酸化物半導体の主成分以外の不純物、代表的には水素、水、水酸基、水素化物を除去することで、高純度化することができる。
【０１０３】
第１の加熱処理においては、希ガス（代表的にはアルゴン）雰囲気、酸素雰囲気、窒素雰囲気、乾燥空気雰囲気、または、希ガス（代表的にはアルゴン）及び酸素の混合雰囲気、若しくは希ガス及び窒素の混合雰囲気とするのが好適である。具体的には、水素、水、水酸基、水素化物などの不純物が、数ｐｐｍ程度、または数ｐｐｂ程度にまで除去された高純度ガス雰囲気とすることが好適である。
【０１０４】
本実施の形態では、第１の加熱処理として、乾燥空気雰囲気で７００℃、１時間の加熱処理を行う。
【０１０５】
次に、実施の形態１と同様に、単結晶領域を有する一元系酸化物半導体層１０５上に第２の多元系酸化物半導体層１０６を形成する。
【０１０６】
次に、実施の形態１と同様に、第２の加熱処理を行う。第２の加熱処理により、第２の単結晶領域を有する多元系酸化物半導体層１０７を形成することができる（図８（Ｃ）参照。）。
【０１０７】
また、第２の加熱処理において第２の多元系酸化物半導体層１０６を結晶成長させると共に、酸化物半導体の主成分以外の不純物、代表的には水素、水、水酸基、水素化物を除去することで、高純度化することができる。
【０１０８】
なお、第１の加熱処理及び第２の加熱処理において、昇温時には炉の内部を窒素雰囲気とし、冷却時には炉の内部を酸素雰囲気として雰囲気を切り替えてもよく、窒素雰囲気で脱水または脱水素化が行われた後、雰囲気を切り替えて酸素雰囲気にすることで第１の多元系酸化物半導体層１０２、一元系酸化物半導体層１０４、及び第２の多元酸化物半導体層１０６内部に酸素を補給してｉ型とすることができる。
【０１０９】
以上の工程より、第１の単結晶領域を有する多元系酸化物半導体層１０３、単結晶領域を有する一元系酸化物半導体層１０５、及び第２の単結晶領域を有する多元系酸化物半導体層１０７を形成することができる（図８（Ｃ）参照。）。
【０１１０】
次に、第２の単結晶領域を有する多元系酸化物半導体層１０７上にフォトリソグラフィ工程によりレジストマスクを形成した後、当該レジストマスクを用いて第１の単結晶領域を有する多元系酸化物半導体層１０３、単結晶領域を有する一元系酸化物半導体層１０５、及び第２の単結晶領域を有する多元系酸化物半導体層１０７をエッチングして、島状の第１の単結晶領域を有する多元系酸化物半導体層１０３ａ、単結晶領域を有する一元系酸化物半導体層１０５ａ、及び第２の単結晶領域を有する多元系酸化物半導体層１０７ａを形成する（図８（Ｄ）参照。）。また、レジストマスクをインクジェット法で形成してもよい。レジストマスクをインクジェット法で形成するとフォトマスクを使用しないため、製造コストを低減できる。以下、第１の単結晶領域を有する多元系酸化物半導体層１０３ａ、単結晶領域を有する一元系酸化物半導体層１０５ａ、及び第２の単結晶領域を有する多元系酸化物半導体層１０７ａを酸化物半導体積層体１１０とも示す。
【０１１１】
上記エッチングに際しては、ウェットエッチング法あるいはドライエッチング法を用いることができる。ウェットエッチングするエッチング液としては、燐酸と酢酸と硝酸を混ぜた溶液、アンモニア過水（３１重量％過酸化水素水：２８重量％アンモニア水：水＝５：２：２）などを用いることができる。また、ＩＴＯ０７Ｎ（関東化学社製）を用いてもよい。
【０１１２】
また、ウェットエッチング後のエッチング液はエッチングされた材料とともに洗浄によって除去される。その除去された材料を含むエッチング液の廃液を精製し、含まれる材料を再利用してもよい。当該エッチング後の廃液に含まれるインジウムなどの材料を回収して再利用することにより、資源を有効活用し低コスト化することができる。
【０１１３】
ドライエッチングに用いるエッチングガスとしては、塩素を含むガス（塩素系ガス、例えば塩素（Ｃｌ２）、三塩化硼素（ＢＣｌ３）、四塩化シリコン（ＳｉＣｌ４）、四塩化炭素（ＣＣｌ４）など）が好ましい。
【０１１４】
また、フッ素を含むガス（フッ素系ガス、例えば四弗化炭素（ＣＦ４）、六弗化硫黄（ＳＦ６）、三弗化窒素（ＮＦ３）、トリフルオロメタン（ＣＨＦ３）など）、臭化水素（ＨＢｒ）、酸素（Ｏ２）、これらのガスにヘリウム（Ｈｅ）やアルゴン（Ａｒ）などの希ガスを添加したガス、などを用いることができる。
【０１１５】
ドライエッチング法としては、平行平板型ＲＩＥ（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）法や、ＩＣＰ（Ｉｎｄｕｃｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ：誘導結合型プラズマ）エッチング法を用いることができる。所望の加工形状にエッチングできるように、エッチング条件（コイル型の電極に印加される電力量、基板側の電極に印加される電力量、基板側の電極温度など）を適宜調節する。
【０１１６】
次に、絶縁層１０１、及び島状の酸化物半導体層上に、導電層１０８を形成する（図８（Ｅ）参照）。導電層１０８は、後に配線１０８ａ、１０８ｂとなる。
【０１１７】
導電層１０８は、実施の形態１に示す配線１０８ａ、１０８ｂに示す材料を適宜用いて形成することができる。導電層１０８は、スパッタリング法、ＣＶＤ法、または真空蒸着法で形成する。本実施の形態では、導電層１０８として、スパッタリング法により形成した膜厚５０ｎｍのチタン層、厚さ１００ｎｍのアルミニウム層、厚さ５０ｎｍのチタン層の３層よりなる金属層を用いる。
【０１１８】
次に、導電層１０８上にフォトリソグラフィ工程によりレジストマスク形成し、当該レジストマスクを用いて導電層をエッチングして、ソース電極及びドレイン電極として機能する配線１０８ａ、１０８ｂを形成する（図９（Ａ）参照。）。または、フォトリソグラフィ工程を用いず、印刷法、インクジェット法で配線１０８ａ、１０８ｂを形成することで、工程数を削減することができる。
【０１１９】
エッチングに用いるレジストマスクを形成するためのレジストの露光には、紫外線、ＫｒＦレーザ光、またはＡｒＦレーザ光を用いるのが好適である。特に、チャネル長（Ｌ）が２５ｎｍ未満の露光を行う場合には、数ｎｍ〜数１０ｎｍと極めて波長が短い超紫外線（Ｅｘｔｒｅｍｅ Ｕｌｔｒａｖｉｏｌｅｔ）を用いてレジストを露光することが好適である。超紫外線による露光は、解像度が高く焦点深度も大きい。従って、後に形成されるトランジスタのチャネル長（Ｌ）を１０ｎｍ以上１０００ｎｍ（１μｍ）以下とすることも可能である。このような方法でチャネル長を小さくすることにより、トランジスタの動作速度を向上させることもできる。また、上記酸化物半導体を用いたトランジスタはオフ電流が極めて小さいため、微細化による消費電力の増大を抑制できる。
【０１２０】
導電層１０８のエッチングの際には、酸化物半導体積層体１１０が除去されないように、酸化物半導体積層体１１０及び導電層１０８の、材料及びエッチング条件を適宜調節する。なお、材料及びエッチング条件によっては、当該工程において、酸化物半導体積層体１１０の一部がエッチングされ、溝部（凹部）を有することもある。
【０１２１】
また、酸化物半導体積層体１１０の側面において、配線１０８ａ、１０８ｂと接する結晶領域が非晶質状態となることもある。
【０１２２】
なお、ここでの導電層１０８のエッチングは、ドライエッチングでもウェットエッチングでもよく、両方を用いてもよい。所望の形状の配線１０８ａ、１０８ｂを形成するために、材料に合わせてエッチング条件（エッチング液、エッチング時間、温度など）を適宜調節する。
【０１２３】
本実施の形態では、エッチャントとしてアンモニア過水（アンモニア、水、過酸化水素水の混合液）を用いて、導電層１０８をエッチングして、配線１０８ａ、１０８ｂを形成する。
【０１２４】
次に、図９（Ｂ）に示すように、絶縁層１０１、酸化物半導体積層体１１０、及び配線１０８ａ、１０８ｂ上に、実施の形態１と同様に、ゲート絶縁層１１２を形成する。
【０１２５】
不純物を除去することによりｉ型化または実質的にｉ型化された酸化物半導体層（水素濃度が低減され高純度化された酸化物半導体層）は界面準位、界面電荷に対して極めて敏感であるため、ゲート絶縁層１１２との界面は重要である。そのため高純度化された酸化物半導体積層体１１０に接するゲート絶縁層１１２は、高品質化が要求される。
【０１２６】
例えば、μ波（例えば、周波数２．４５ＧＨｚ）を用いた高密度プラズマＣＶＤにより、緻密で絶縁耐圧の高い高品質な絶縁層を形成できるので好ましい。水素濃度が低減され高純度化された酸化物半導体層と高品質ゲート絶縁層とが密接することにより、界面準位を低減して界面特性を良好なものとすることができるからである。また、高密度プラズマＣＶＤにより得られた絶縁層は、一定の厚さで形成できるため、段差被覆性に優れている。また、高密度プラズマＣＶＤにより得られる絶縁層は、厚さを精密に制御することができる。
【０１２７】
もちろん、ゲート絶縁層として良質な絶縁層を形成できるものであれば、スパッタリング法やプラズマＣＶＤ法など他の形成方法を適用することができる。スパッタリング法により酸化シリコン層を形成する場合には、ターゲットとしてシリコンターゲットまたは石英ターゲットを用い、スパッタリングガスとして酸素または、酸素及びアルゴンの混合ガスを用いて行う。また、ゲート絶縁層の形成後の加熱処理によってゲート絶縁層の膜質、酸化物半導体積層体１１０との界面特性が改質される絶縁層であっても良い。いずれにしても、ゲート絶縁層としての膜質が良好であることは勿論のこと、酸化物半導体積層体１１０との界面準位密度を低減し、良好な界面を形成できるものであれば良い。
【０１２８】
例えば、８５℃、２×１０６Ｖ／ｃｍ、１２時間のゲートバイアス・熱ストレス試験（ＢＴ試験）においては、不純物が酸化物半導体積層体１１０に添加されていると、不純物と酸化物半導体積層体１１０の主成分との結合が、強電界（Ｂ：バイアス）と高温（Ｔ：温度）により切断され、生成されたダングリングボンドがしきい値電圧（Ｖｔｈ）のドリフトを誘発することとなる。
【０１２９】
これに対して、酸化物半導体積層体１１０の不純物、特に水素、水、水酸基、水素化物などを極力除去し、上記のようにゲート絶縁層との界面特性を良好にすることにより、ＢＴ試験に対しても安定なトランジスタを得ることを可能としている。
【０１３０】
なお、酸化物半導体積層体１１０に接して設けられる絶縁層にハロゲン元素（例えば、フッ素または塩素）を含ませ、または酸化物半導体積層体１１０を露出させた状態でハロゲン元素を含むガス雰囲気中でのプラズマ処理によって酸化物半導体積層体１１０にハロゲン元素を含ませ、酸化物半導体積層体１１０または該酸化物半導体積層体１１０に接して設けられる絶縁層との界面に存在しうる、水素、水、水酸基、水素化物などの不純物を排除してもよい。絶縁層にハロゲン元素を含ませる場合には、該絶縁層中におけるハロゲン元素濃度は、５×１０１７ｃｍ−３〜１×１０２０ｃｍ−３程度とすればよい。
【０１３１】
また、上記したように酸化物半導体積層体１１０中または酸化物半導体積層体１１０とこれに接する絶縁層との界面にハロゲン元素を含ませ、酸化物半導体積層体１１０と接して設けられた絶縁層が酸化物絶縁層である場合には、酸化物絶縁層の酸化物半導体積層体１１０と接しない側を、窒化物絶縁層で覆うことが好ましい。すなわち、酸化物半導体積層体１１０に接する酸化物絶縁層の上に接して窒化シリコン層などを設ければよい。このような構造とすることで、水素、水、水酸基、水素化物などの不純物が酸化物半導体積層体１１０に侵入することを低減することができる。
【０１３２】
また、ゲート絶縁層１１２を形成する前、スパッタリング装置内壁や、ターゲット表面やターゲット材料中に残存している水分または水素を除去するためにプリヒート処理を行うことが好ましい。プリヒート処理を終えたら、基板またはスパッタリング装置を冷却した後大気にふれることなくゲート絶縁層１１２を形成する。
【０１３３】
次に、ゲート絶縁層１１２上であって、酸化物半導体積層体１１０と重畳する領域にゲート電極１１４を形成する（図９（Ｃ）参照。）。ゲート電極１１４は、ゲート絶縁層１１２上に導電層をスパッタリング法、ＣＶＤ法、または真空蒸着法で形成し、当該導電層上にフォトリソグラフィ工程によりレジストマスク形成し、当該レジストマスクを用いて導電層をエッチングして、形成することができる。
【０１３４】
次に、不活性ガス雰囲気、または酸素ガス雰囲気で第３の加熱処理（好ましくは２００℃以上４５０℃以下、例えば２５０℃以上３５０℃以下）を行ってもよい。当該加熱処理により、第１の加熱処理及び第２加熱処理で発生した酸素欠陥に酸素を供給することで、ドナーとなる酸素欠陥を更に低減し、化学量論比を満たす構成とすることが可能であり、酸化物半導体積層体１１０をよりｉ型化または実質的にｉ型化にすることができる。なお、当該第３の加熱処理は、ゲート電極１１４の形成の前に行ってもよい。または、のちに形成する絶縁層１１６の形成後に行ってもよい。
【０１３５】
この後、ゲート絶縁層１１２及びゲート電極１１４上に、絶縁層１１６を形成する（図９（Ｄ）参照。）。絶縁層１１６には水素を含有させてもよい。絶縁層１１６は、スパッタリング法、ＣＶＤ法などを用いて形成することができる。本実施の形態では、ＣＶＤ法により得られる窒化物絶縁層の一つである窒化シリコン層を用いる。
【０１３６】
第３の加熱処理は、窒素雰囲気下で、１５０℃以上４５０℃以下、好ましくは２５０℃以上４４０℃以下で行うことが好ましい。また、第３の加熱処理は、窒素雰囲気下に限定されず、酸素雰囲気、希ガス雰囲気、乾燥空気雰囲気で行えばよい。
【０１３７】
以上の工程で、水素濃度が低減され高純度化され、且つ単結晶領域を有する酸化物半導体積層体を有するトランジスタ１５０を形成することができる。
【０１３８】
なお、エッチング条件次第では、図８（Ｃ）の後、第２の単結晶領域を有する多元系酸化物半導体層１０７を島状にエッチングした後、単結晶領域を有する一元系酸化物半導体層１０５が島状にエッチングされず、図１０（Ａ）に示すように、絶縁層１０１上全面に第１の単結晶領域を有する多元系酸化物半導体層１０３及び単結晶領域を有する一元系酸化物半導体層１０５が残存する場合がある。これは、第２の加熱処理と比べて第１の加熱処理の温度が高い場合、第２の単結晶領域を有する多元系酸化物半導体層１０７より、第１の単結晶領域を有する多元系酸化物半導体層１０３及び単結晶領域を有する一元系酸化物半導体層１０５の結晶性が高まり、エッチング速度が遅くなるためである。
【０１３９】
この後、図８（Ｅ）及び図９に示す工程により、図１０（Ｂ）に示すような、絶縁層１０１上に第１の単結晶領域を有する多元系酸化物半導体層１０３及び単結晶領域を有する一元系酸化物半導体層１０５が積層して形成され、単結晶領域を有する一元系酸化物半導体層１０５上に島状の第２の単結晶領域を有する多元系酸化物半導体層１０７ａ、配線１０８ａ、１０８ｂ、及びゲート絶縁層１１２が形成され、ゲート絶縁層１１２上にゲート電極１１４が形成されるトランジスタ１５２となる。
【０１４０】
従来の酸化物半導体は一般にｎ型であり、酸化物半導体を用いたトランジスタは、ゲート電圧が０Ｖでもソース電極とドレイン電極の間に電流が流れる、所謂ノーマリーオンとなりやすい。電界効果移動度が高くともトランジスタがノーマリーオンであると、回路として制御することが困難である。なお、酸化物半導体において水素はドナーに成り得るためｎ型化する一つの要因であることが知られている。また、酸素欠陥もｎ型化する一つの要因であることが知られている。
【０１４１】
そこで酸化物半導体をｉ型とするため、ｎ型不純物である水素、水、水酸基、水素化物などを第１の加熱処理及び第２の加熱処理において、酸化物半導体の結晶成長とともに酸化物半導体から除去し、酸化物半導体の主成分以外の不純物が極力含まれないように高純度化し、かつ、第３の加熱処理において酸素欠陥を除去することにより真性型とする。すなわち、不純物を添加してｉ型化するのでなく、水素、水、水酸基、水素化物などの不純物や酸素欠陥を極力除去したことにより、高純度化されたｉ型（真性半導体）またはそれに近づけることを特徴としている。ことに本実施の形態で示した酸化物半導体は高度に結晶化しているため、アモルファスあるいは微結晶、多結晶状態のものと比較して、不純物や欠陥が少ないという特徴を有する。このように酸化物半導体を高純度化することにより、トランジスタのしきい値電圧値をプラスとすることができ、所謂ノーマリーオフのスイッチング素子を実現できる。
【０１４２】
このときの酸化物半導体の水素濃度は、１×１０１８ｃｍ−３以下、１×１０１６ｃｍ−３以下、さらには実質的には０が好ましい。また、酸化物半導体のキャリア密度が１×１０１４ｃｍ−３未満、１×１０１２ｃｍ−３未満、さらに好ましくは１．４５×１０１０ｃｍ−３未満である。即ち、酸化物半導体のキャリア密度は、限りなくゼロに近い。また、バンドギャップは２ｅＶ以上、好ましくは２．５ｅＶ以上、より好ましくは３ｅＶ以上である。なお、酸化物半導体中の水素濃度は、二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｓｃｏｐｙ）で得られたものである。キャリア密度は、ホール効果測定により測定することができる。また、より低濃度のキャリア密度は、ＣＶ測定（Ｃａｐａｃｉｔａｎｃｅ−Ｖｏｌｔａｇｅ−Ｍｅａｓｕｒｅｍｅｎｔ）の測定結果により求めることができる。
【０１４３】
また、一般的なシリコンウェハにおけるキャリア密度の最小値（１×１０１４／ｃｍ３程度）と比較して、酸化物半導体は、十分に小さいキャリア密度の値（例えば、１×１０１２／ｃｍ３未満、より好ましくは、１．４５×１０１０／ｃｍ３未満）をとる。また、チャネル長３μｍ、チャネル幅１×１０４μｍのトランジスタにおいて、ドレイン電圧が１Ｖから１０Ｖの範囲のいずれかの電圧の場合、室温においてオフ電流（ゲートソース間の電圧を０Ｖ以下としたときのソースドレイン間に流れる電流）が、測定下限以下であり、サブスレッショルドスイング値（Ｓ値）が０．１Ｖ／ｄｅｃ．（ゲート絶縁層膜厚１００ｎｍ）が得られる。このように、酸化物半導体を高純度化することで、オフ電流を１×１０−２０Ａ（１０ｚＡ（ゼプトアンペア））から、１×１０−１９Ａ（１００ｚＡ）程度にまで低減することも可能である。オフ電流は、直接再結合または間接再結合による正孔と電子の生成−再結合によって流れるが、酸化物半導体はバンドギャップが広く、電子の励起のために大きな熱エネルギーが必要であるため、直接再結合及び間接再結合が生じにくい。このため、ゲート電極に負の電位が印加された状態（オフ状態）では、少数キャリアであるホールは実質的にゼロであるため、直接再結合及び間接再結合が生じにくく、電流は限りなく低くなる。
【０１４４】
なお、オフ電流とドレイン電圧との値が分かればオームの法則からトランジスタがオフ状態のときの抵抗値（オフ抵抗Ｒ）を算出することができ、チャネル形成領域の断面積Ａとチャネル長Ｌが分かればρ＝ＲＡ／Ｌの式（Ｒはオフ抵抗）からオフ抵抗率ρを算出することもできる。オフ抵抗率は１×１０９Ω・ｍ以上（または１×１０１０Ω・ｍ）が好ましい。ここで、断面積Ａは、チャネル形成領域の膜厚をｄとし、チャネル幅をＷとするとき、Ａ＝ｄＷから算出することができる。
【０１４５】
アモルファスシリコンを用いたトランジスタのオフ電流が１０−１２Ａ程度であるのに対し、酸化物半導体を用いたトランジスタのオフ電流は、遙かに低い。このように、ｉ型化または実質的にｉ型化された酸化物半導体を用いることで、極めて優れたオフ電流特性のトランジスタ１５０を得ることができる。
【０１４６】
さらには、酸化物半導体のキャリアを低減し、好ましくは無くすことで、トランジスタにおいて酸化物半導体はキャリアを通過させる通路（パス）として機能させる。その結果、酸化物半導体は高純度化したｉ型（真性）半導体であり、キャリアがない、または極めて少なくせしめることにより、トランジスタのオフ状態ではオフ電流を極めて低くできるというのが本実施の形態の技術思想である。
【０１４７】
また、酸化物半導体は通路（パス）として機能し、酸化物半導体自体がキャリアを有さない、または極めて少ないように高純度化したｉ型（真性）とすると、キャリアは電極のソース、ドレインにより供給される。酸化物半導体の電子親和力χ及びフェルミレベル、理想的には真性フェルミレベルと一致したフェルミレベルと、ソース、ドレインの電極の仕事関数とを適宜選択することで、ソース電極及びドレイン電極からキャリアを注入させることが可能となり、ｎ型トランジスタ及びｐ型トランジスタを適宜作製することができる。
【０１４８】
このように、酸化物半導体の主成分以外の不純物、代表的には水素、水、水酸基、水素化物などが極力含まれないように高純度化し、且つ単結晶領域を有せしめることにより、トランジスタの動作を良好なものとすることができる。特に、オンオフ比を高めることができる。また、ＢＴ試験前後におけるトランジスタのしきい値電圧の変化量を抑制することができ、高い信頼性を実現することができる。また、電気特性の温度依存性を抑制することができる。また、これまで報告された金属酸化物はアモルファス状態のもの、あるいは、多結晶状態のもの、あるいは、１４００℃程度の高温での処理により単結晶を得るもののみであったが、上記に示したように、平板状の単結晶領域を有する一元系酸化物半導体層を形成した後、当該単結晶領域を種として結晶成長させる方法により、大面積基板を用いて比較的低温で単結晶領域を有する酸化物半導体層を作製することができる。
【０１４９】
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。
【０１５０】
（実施の形態３）
本実施の形態では、実施の形態１及び実施の形態２と比較して、酸化物半導体積層体１１０の異なる作製方法について、図１１を用いて説明する。
【０１５１】
実施の形態２と同様に、図１１（Ａ）に示すように、基板１００上に絶縁層１０１を形成する。次に、絶縁層１０１上に第１の多元系酸化物半導体層１０２を形成し、第１の多元系酸化物半導体層１０２上に一元系酸化物半導体層１０４を形成する。
【０１５２】
次に、実施の形態１と同様に、第１の加熱処理を行い、図１１（Ｂ）に示すように、第１の単結晶領域を有する多元系酸化物半導体層１０３及び単結晶領域を有する一元系酸化物半導体層１０５を形成する。次に、単結晶領域を有する一元系酸化物半導体層１０５上に第２の多元系酸化物半導体層１０６を形成する。
【０１５３】
次に、第２の多元系酸化物半導体層１０６上にフォトリソグラフィ工程によりレジストマスクを形成した後、当該レジストマスクを用いて第１の単結晶領域を有する多元系酸化物半導体層１０３、単結晶領域を有する一元系酸化物半導体層１０５、及び第２の多元系酸化物半導体層１０６をエッチングして、島状の第１の単結晶領域を有する多元系酸化物半導体層１０３ａ、単結晶領域を有する一元系酸化物半導体層１０５ａ、及び第２の多元系酸化物半導体層１０６ａを形成する。この後、レジストマスクを除去する（図１１（Ｃ）参照。）。
【０１５４】
次に、第２の加熱処理により、単結晶領域を有する一元系酸化物半導体層１０５ａを種として第２の多元系酸化物半導体層１０６ａを結晶成長させて、第２の単結晶領域を有する多元系酸化物半導体層１０７ａを形成する。以上の工程により、第１の単結晶領域を有する多元系酸化物半導体層１０３ａ、単結晶領域を有する一元系酸化物半導体層１０５ａ、及び第２の単結晶領域を有する多元系酸化物半導体層１０７ａで構成される酸化物半導体積層体１１０を形成することができる。この後、図８（Ｅ）及び図９に示す工程により、図１に示すようなトランジスタ１５０を形成することができる。
【０１５５】
第２の単結晶領域を有する多元系酸化物半導体層は結晶性が高く、エッチング条件次第では、結晶化前の第２の多元系酸化物半導体層と比較してエッチング速度が遅い。このため、第２の加熱処理を行う前に第２の多元系酸化物半導体層を島状にエッチングすることで、エッチング時間を短縮することができる。
【０１５６】
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。
【０１５７】
（実施の形態４）
本実施の形態では、実施の形態１乃至実施の形態３と比較して、酸化物半導体積層体１１０の異なる作製方法について、図１２を用いて説明する。
【０１５８】
実施の形態２と同様に、基板１００上に絶縁層１０１を形成する。次に、絶縁層１０１上に第１の多元系酸化物半導体層を形成し、第１の多元系酸化物半導体層上に一元系酸化物半導体層を形成する。次に、実施の形態１と同様に、第１の加熱処理を行い、第１の単結晶領域を有する多元系酸化物半導体層１０３及び単結晶領域を有する一元系酸化物半導体層１０５を形成する（図１２（Ａ）参照）。
【０１５９】
次に、単結晶領域を有する一元系酸化物半導体層１０５上にフォトリソグラフィ工程によりレジストマスクを形成した後、当該レジストマスクを用いて、第１の単結晶領域を有する多元系酸化物半導体層１０３及び単結晶領域を有する一元系酸化物半導体層１０５をエッチングして、図１２（Ｂ）に示すように、島状の第１の単結晶領域を有する多元系酸化物半導体層１０３ｂ及び単結晶領域を有する一元系酸化物半導体層１０５ｂを形成する。この後、レジストマスクを除去する。
【０１６０】
次に、単結晶領域を有する一元系酸化物半導体層１０５ｂ及び絶縁層１０１上に第２の多元系酸化物半導体層１０６を形成する。
【０１６１】
次に、第２の多元系酸化物半導体層１０６上にフォトリソグラフィ工程によりレジストマスクを形成した後、当該レジストマスクを用いて、第１の単結晶領域を有する多元系酸化物半導体層１０３ｂ、単結晶領域を有する一元系酸化物半導体層１０５ｂ、及び第２の多元系酸化物半導体層１０６をエッチングして、島状の第１の単結晶領域を有する多元系酸化物半導体層１０３ａ、島状の単結晶領域を有する一元系酸化物半導体層１０５ａ、及び島状の第２の多元系酸化物半導体層１０６ａを形成する。この後、レジストマスクを除去する（図１２（Ｃ）参照。）。
【０１６２】
次に、第２の加熱処理により、単結晶領域を有する一元系酸化物半導体層１０５ａを種として第２の多元系酸化物半導体層１０６ａを結晶成長させて、第２の単結晶領域を有する多元系酸化物半導体層１０７ａを形成する。以上の工程により、第１の単結晶領域を有する多元系酸化物半導体層１０３ａ、単結晶領域を有する一元系酸化物半導体層１０５ａ、及び第２の単結晶領域を有する多元系酸化物半導体層１０７ａで構成される酸化物半導体積層体１１０を形成することができる（図１２（Ｄ）参照。）。この後、図８（Ｅ）及び図９に示す工程により、図１に示すようなトランジスタ１５０を形成することができる。
【０１６３】
第２の単結晶領域を有する多元系酸化物半導体層は結晶性が高く、エッチング条件次第では、結晶化前の第２の多元系酸化物半導体層と比較してエッチング速度が遅い。このため、第２の加熱処理を行う前に第２の多元系酸化物半導体層を島状にエッチングすることで、エッチング時間を短縮することができる。
【０１６４】
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。
【０１６５】
（実施の形態５）
本実施の形態では、第２の単結晶領域を有する多元系酸化物半導体層の作製方法が実施の形態１と異なる形態について、図８及び図１３を用いて説明する。
【０１６６】
実施の形態２と同様に、図８（Ａ）に示すように、基板１００上に絶縁層１０１を形成する。次に、絶縁層１０１上に第１の多元系酸化物半導体層１０２を形成し、第１の多元系酸化物半導体層１０２上に一元系酸化物半導体層１０４を形成する。
【０１６７】
次に、実施の形態１と同様に、第１の加熱処理を行い、図１３（Ａ）に示すように、第１の単結晶領域を有する多元系酸化物半導体層１０３及び単結晶領域を有する一元系酸化物半導体層１０５を形成する。
【０１６８】
次に、図１３（Ｂ）に示すように、２００℃以上６００℃以下、好ましくは２００℃以上５５０℃以下で加熱しながら、スパッタリング法により、単結晶領域を有する一元系酸化物半導体層１０５上に第２の単結晶領域を有する多元系酸化物半導体層１０７を形成する。第２の単結晶領域を有する多元系酸化物半導体層１０７は、六方晶の非ウルツ鉱型結晶構造となる。ここでは、加熱しながら第２の多元系酸化物半導体層を堆積するため、単結晶領域を有する一元系酸化物半導体層１０５表面の単結晶領域を結晶成長の種として、単結晶領域を有する一元系酸化物半導体層１０５と同じ結晶軸となるように、特にｃ軸方向が同一となるように結晶成長（エピタキシャル成長、アキシャル成長ともいう。）するため、第２の単結晶領域を有する多元系酸化物半導体層１０７を形成することができる。この結果、第２の加熱処理を行わずとも、ｃ軸方向が単結晶領域を有する一元系酸化物半導体層１０５と同一である結晶化した第２の単結晶領域を有する多元系酸化物半導体層１０７を形成することができる。
【０１６９】
この後、実施の形態１の工程を経て、トランジスタ１５０を作製することができる。
【０１７０】
本実施の形態では、加熱処理数を削減することが可能であるため、スループットを向上させることができる。
【０１７１】
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。
【０１７２】
（実施の形態６）
実施の形態１乃至実施の形態５においてはトップゲート構造のトランジスタの作製工程を示したが、本実施の形態では、図１４を用いて、ボトムゲート構造のトランジスタの作製工程について説明する。
【０１７３】
本実施の形態では基板１００としてガラス基板を用い、事前に、基板１００に対して６５０℃、６分の加熱処理を２回行う。トランジスタ形成前に基板の加熱を行うことにより、基板の収縮による膜剥がれや、マスクの位置ずれを抑える。次に、絶縁表面を有する基板１００上に、導電層を形成した後、フォトマスクを用いてフォトリソグラフィ工程によりゲート電極４００を設ける。
【０１７４】
また、基板１００とゲート電極４００の間に実施の形態２に示す絶縁層１０１を設けてもよい。絶縁層１０１は、基板１００とゲート電極４００との密着性を高めることができる。
【０１７５】
ゲート電極４００としては、実施の形態１に示すゲート電極１１４に示す材料及び作製方法を適宜用いることができる。なお、ゲート電極４００は端部がテーパー形状であると、のちに形成する絶縁層、半導体層、及び導電層の被覆率を高めることができるため好ましい。
【０１７６】
次に、ゲート電極４００上にゲート絶縁層４０１を形成する。ゲート絶縁層４０１は、実施の形態１に示すゲート絶縁層１１２に示す材料及び作製方法を適宜用いることができる。
【０１７７】
次に、ゲート絶縁層４０１上に、実施の形態１と同様に、第１の多元系酸化物半導体層を形成し、第１の多元系酸化物半導体層上に一元系酸化物半導体層を形成した後、第１の加熱処理を行って、第１の単結晶領域を有する多元系酸化物半導体層４０３及び単結晶領域を有する一元系酸化物半導体層４０５を形成する（図１４（Ａ）参照。）。
【０１７８】
次に、単結晶領域を有する一元系酸化物半導体層４０５上に、実施の形態１と同様に第２の多元系酸化物半導体層を形成した後、第２の加熱処理を行って、第２の単結晶領域を有する多元系酸化物半導体層４０７を形成する（図１４（Ｂ）参照）。
【０１７９】
次に、第２の単結晶領域を有する多元系酸化物半導体層４０７上に、フォトリソグラフィ工程によりレジストマスクを形成した後、エッチングして、島状の第１の単結晶領域を有する多元系酸化物半導体層４０３ａ、島状の単結晶領域を有する一元系酸化物半導体層４０５ａ、及び島状の第２の単結晶領域を有する多元系酸化物半導体層４０７ａを形成する。
【０１８０】
次に、ゲート絶縁層４０１、島状の第１の単結晶領域を有する多元系酸化物半導体層４０３ａ、島状の単結晶領域を有する一元系酸化物半導体層４０５ａ、及び島状の第２の単結晶領域を有する多元系酸化物半導体層４０７ａ上に、ソース電極及びドレイン電極として機能する配線４０８ａ、４０８ｂを形成する。配線４０８ａ、４０８ｂは、実施の形態１に示す配線１０８ａ、１０８ｂと同様に形成することができる。
【０１８１】
次に、酸化物半導体層の一部に接する保護絶縁層となる酸化物絶縁層４１２を形成した後、第３の加熱処理を行ってもよい（図１４（Ｃ）参照。）。
【０１８２】
本実施の形態では、酸化物絶縁層４１２として厚さ３００ｎｍの酸化シリコン層をスパッタリング法を用いて形成する。形成時の基板温度は、室温以上３００℃以下とすればよく、本実施の形態では１００℃とする。酸化シリコン層のスパッタリング法は、希ガス（代表的にはアルゴン）雰囲気下、酸素雰囲気下、または希ガス（代表的にはアルゴン）と酸素の混合雰囲気下において行うことができる。また、ターゲットとして酸化シリコンターゲットまたはシリコンターゲットを用いることができる。例えば、シリコンターゲットを用いて、酸素、及び窒素雰囲気下でスパッタリング法により酸化シリコン層を形成することができる。結晶化させた島状の第１の単結晶領域を有する多元系酸化物半導体層４０３ａ、結晶化させた島状の単結晶領域を有する一元系酸化物半導体層４０５ａ、及び結晶化させた島状の第２の単結晶領域を有する多元系酸化物半導体層４０７ａに接して形成する酸化物絶縁層４１２は、１０ｎｍ以上５００ｎｍ以下の厚さとし、代表的には酸化シリコン層、窒化酸化シリコン層、酸化アルミニウム層、または酸化窒化アルミニウム層などを用いる。
【０１８３】
また、第３の加熱処理の温度は、２００℃以上４５０℃以下、望ましくは２５０℃以上３５０℃以下である。当該加熱処理により、第１の加熱処理及び第２加熱処理で発生した酸素欠陥に酸素を供給することで、ドナーとなる酸素欠陥を更に低減し、化学量論比を満たす構成とすることが可能であり、第１の単結晶領域を有する多元系酸化物半導体層４０３ａ、単結晶領域を有する一元系酸化物半導体層４０５ａ、及び第２の単結晶領域を有する多元系酸化物半導体層４０７ａをよりｉ型化または実質的にｉ型化することができる。
【０１８４】
次に、酸化物絶縁層４１２上に、絶縁層４１６を形成する。その後、第４の加熱処理を行ってもよい（図１４（Ｄ）参照。）。絶縁層４１６は、実施の形態２に示す絶縁層１１６と同様に形成することができる。
【０１８５】
第４の加熱処理は、窒素雰囲気下、１５０℃以上４５０℃以下、好ましくは２５０℃以上４４０℃以下とする。また、第４の加熱処理は、窒素雰囲気下に限定されず、酸素雰囲気、希ガス雰囲気、乾燥空気雰囲気で行えばよい。
【０１８６】
以上により、単結晶領域を有する一元系酸化物半導体層４０５ａの結晶領域から結晶成長させた第１の単結晶領域を有する多元系酸化物半導体層４０３ａ及び第２の単結晶領域を有する多元系酸化物半導体層４０７ａを用いたトランジスタ４５０が完成する。
【０１８７】
次に、絶縁層４１６上に層間絶縁層４１８を形成してもよい（図１４（Ｅ）参照。）。層間絶縁層４１８は、スパッタリング法やＣＶＤ法などを用いて得られる酸化シリコン層、窒化酸化シリコン層、窒化シリコン層、酸化ハフニウム層、酸化アルミニウム層、酸化タンタル層等の無機絶縁材料を含む材料を用いて形成する。また、層間絶縁層４１８の材料として、アクリル、ポリイミド、エポキシ樹脂等の有機樹脂を用いることもできる。なお、本実施の形態では、酸化物絶縁層４１２、絶縁層４１６と層間絶縁層４１８の積層構造としているが、開示する発明の一態様はこれに限定されない。１層としても良いし、２層としてもよいし、４層以上の積層構造としても良い。
【０１８８】
また、本実施の形態に示すトランジスタは、図１４（Ｅ）に示すように、ゲート電極４００は、配線４０８ａ、４０８ｂと重なる領域を有することも特徴の一つである。配線４０８ａの端部と、ゲート絶縁層４０１の段差、即ち断面図において、配線４０８ａとゲート絶縁層の平坦面からテーパー面となる変化点との間の領域（ここでは図１４（Ｅ）中で示したＬＯＶ領域）を有している。ＬＯＶ領域は、ゲート電極の端部起因の段差部で生じる酸化物半導体の結晶粒界に、キャリアが流れないようにするために重要である。
【０１８９】
また、酸化物絶縁層４１２上にバックゲート電極を形成してもよい。その場合の作製工程を図１５（Ａ）及び図１５（Ｂ）に示す。図１４（Ｃ）の状態を得た後、ゲート電極４００に達するコンタクトホールを形成し、酸化物絶縁層４１２上にバックゲート電極４１４を形成する（図１５（Ａ）参照。）。次に、バックゲート電極４１４及び酸化物絶縁層４１２上に、絶縁層４１６を形成し、第４の加熱処理を行ってもよい。以上の工程により、図１５（Ｂ）に示すトランジスタ４５１を得ることができる。バックゲート電極４１４を、第１の単結晶領域を有する多元系酸化物半導体層、単結晶領域を有する一元系酸化物半導体層、及び第２の単結晶領域を有する多元系酸化物半導体層で形成されるチャネル形成領域と重なる位置に設けることによって、バックゲートがパッシベーション層として機能し、外部からの水素がチャネル形成領域に侵入するのを阻止することが可能となるため、ＢＴ試験（バイアス−熱ストレス試験）前後におけるトランジスタ４５１のしきい値電圧の変化量を低減することができる。
【０１９０】
また、バックゲート電極４１４は、電位がトランジスタ４５１のゲート電極４００と異なっていても良い。また、バックゲート電極４１４の電位がＧＮＤ、０Ｖ、或いはフローティング状態であってもよい。この場合は、バックゲート電極４１４を形成する前に、ゲート電極４００に達するコンタクトホールを形成しないことで、ゲート電極４００とバックゲート電極４１４の電位を異ならせることができる。
【０１９１】
次に、絶縁層４１６上に平坦化のための層間絶縁層４１８を形成し、図１５（Ｂ）に示す断面構造を得ることができる。
【０１９２】
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。
【０１９３】
（実施の形態７）
本実施の形態では、チャネルストップ構造のトランジスタの構造を図１６を用いて示す。
【０１９４】
本実施の形態は、実施の形態６と一部異なるだけであるため、詳細な説明はここでは省略することとする。
【０１９５】
以下に工程を順に説明する。実施の形態６と同様に、基板１００上にゲート電極４００及びゲート絶縁層４０２を形成する。次に、実施の形態６と同様に、ゲート絶縁層４０２上に第１の多元系酸化物半導体層を形成し、第１の多元系酸化物半導体層上に一元系酸化物半導体層を形成し、第１の加熱処理を行って第１の多元系酸化物半導体層及び一元系酸化物半導体層を結晶化させ、第１の単結晶領域を有する多元系酸化物半導体層及び単結晶領域を有する一元系酸化物半導体層を形成する。次に、実施の形態６と同様に、第２の多元系酸化物半導体層を形成し、第２の加熱処理を行って第２の多元系酸化物半導体層を結晶化させて、第２の単結晶領域を有する多元系酸化物半導体層を形成する。
【０１９６】
次に、酸化物絶縁層を形成し、第３の加熱処理を行う。酸化物絶縁層は、実施の形態６に示した酸化物絶縁層４１２と同じ材料を用いる。また、第３の加熱処理も実施の形態６に示した第３の加熱処理と同じ条件とし、第１の単結晶領域を有する多元系酸化物半導体層、単結晶領域を有する一元系酸化物半導体層、及び第２の単結晶領域を有する多元系酸化物半導体層に酸素を供給し、第１の単結晶領域を有する多元系酸化物半導体層、単結晶領域を有する一元系酸化物半導体層、及び第２の単結晶領域を有する多元系酸化物半導体層中の酸素欠陥を低減する。
【０１９７】
次に、フォトリソグラフィ工程により酸化物絶縁層上にレジストマスクを形成し、選択的にエッチングを行って、島状の第１の単結晶領域を有する多元系酸化物半導体層４０３ａ、島状の単結晶領域を有する一元系酸化物半導体層４０５ａ、及び島状の第２の単結晶領域を有する多元系酸化物半導体層４０７ａを形成する。同時に、酸化物絶縁層も島状になる。
【０１９８】
次に、レジストマスクを除去し、フォトリソグラフィ工程によりレジストマスクを形成し、選択的にエッチングを行って島状の酸化物絶縁層４２０を形成する。
【０１９９】
次に、島状の酸化物絶縁層４２０、島状の第１の単結晶領域を有する多元系酸化物半導体層４０３ａ、島状の単結晶領域を有する一元系酸化物半導体層４０５ａ、及び島状の第２の単結晶領域を有する多元系酸化物半導体層４０７ａ上に、実施の形態１と同様に配線４０８ａ、４０８ｂを形成する。
【０２００】
次に、配線４０８ａ、４０８ｂ及び島状の酸化物絶縁層４２０上に絶縁層４１６を形成する。その後、第４の加熱処理を行ってもよい。なお、第４の加熱処理も実施の形態６に示した第４の加熱処理と同じ条件とすればよい。
【０２０１】
以上により、第１の単結晶領域を有する多元系酸化物半導体層、単結晶領域を有する一元系酸化物半導体層、及び第２の単結晶領域を有する多元系酸化物半導体層を有するチャネルストップ型のトランジスタ４５２が完成する。
【０２０２】
次に、絶縁層４１６上に平坦化のための層間絶縁層４１８を形成し、図１６に示す断面構造を得ることができる。
【０２０３】
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。
【０２０４】
（実施の形態８）
本実施の形態では、実施の形態６及び実施の形態７に適用可能な構造について、図１７を用いて説明する。
【０２０５】
本実施の形態では、第１の単結晶領域を有する多元系酸化物半導体層４０３ｂ、単結晶領域を有する一元系酸化物半導体層４０５ｂ、及び第２の単結晶領域を有する多元系酸化物半導体層４０７ｂの面積が、ゲート電極４００より小さく、且つ全てがゲート電極４００と重畳していることを特徴とする。このため、ゲート電極４００が遮光性を有する金属元素または合金で形成されることで、基板１００側からの外光が、第１の単結晶領域を有する多元系酸化物半導体層４０３ｂ、単結晶領域を有する一元系酸化物半導体層４０５ｂ、及び第２の単結晶領域を有する多元系酸化物半導体層４０７ｂに照射するのを低減することができる。また、第１の単結晶領域を有する多元系酸化物半導体層４０３ｂ、単結晶領域を有する一元系酸化物半導体層４０５ｂ、及び第２の単結晶領域を有する多元系酸化物半導体層４０７ｂは、端部を除くゲート電極４００の平坦な部分にのみ重畳するため、平坦な形状となる。この結果、表面に垂直なｃ軸方向が全て平行であるため、結晶粒界が形成されにくく、結晶性の優れた実質的に単結晶構造となる。
【０２０６】
以上により、実質的に単結晶構造である第１の多元系酸化物半導体層、一元系酸化物半導体層、及び第２の多元系酸化物半導体層を有するトランジスタとなる。
【０２０７】
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。
【０２０８】
（実施の形態９）
本実施の形態では、先の実施の形態において説明した半導体装置を半導体集積回路に用いる場合の一形態として、別の半導体材料を用いた半導体装置との積層構造による半導体装置について、図１８を参照して説明する。
【０２０９】
図１８は、本実施の形態にかかる半導体装置の構成の一形態を示す断面図である。図１８に示される半導体装置は、下部に、酸化物半導体以外の材料（例えば、シリコン）を用いたトランジスタ２５０を有し、上部に酸化物半導体を用いたトランジスタ１５０を有するものである。酸化物半導体を用いたトランジスタ１５０は、図１に示したトランジスタ１５０である。なお、トランジスタ２５０及びトランジスタ１５０は、いずれもｎ型トランジスタとして説明するが、ｐ型トランジスタを採用しても良い。特に、トランジスタ２５０は、ｐ型とすることが容易である。
【０２１０】
トランジスタ２５０は、半導体材料を含む基板２００に設けられたチャネル形成領域２１６と、チャネル形成領域２１６を挟むように設けられた不純物領域２１４及び高濃度不純物領域２２０（これらをあわせて単に不純物領域とも示す。）と、チャネル形成領域２１６上に設けられたゲート絶縁層２０８ａと、ゲート絶縁層２０８ａ上に設けられたゲート電極２１０ａと、不純物領域２１４と電気的に接続するソース電極及びドレイン電極として機能する配線２３０ａ、２３０ｂを有する（図１８参照）。
【０２１１】
ここで、ゲート電極２１０ａの側面にはサイドウォール絶縁層２１８が設けられている。また、基板２００の主平面に垂直な方向から見てサイドウォール絶縁層２１８と重ならない領域には、高濃度不純物領域２２０を有し、高濃度不純物領域２２０と接する金属化合物領域２２４を有する。また、基板２００上にはトランジスタ２５０を囲むように素子分離絶縁層２０６が設けられており、トランジスタ２５０を覆うように、層間絶縁層２２６及び層間絶縁層２２８が設けられている。配線２３０ａ、２３０ｂは、層間絶縁層２２６、層間絶縁層２２８、及び絶縁層２３４に形成された開口を通じて、金属化合物領域２２４と電気的に接続されている。つまり、配線２３０ａ、２３０ｂは、金属化合物領域２２４を介して高濃度不純物領域２２０及び不純物領域２１４と電気的に接続されている。
【０２１２】
トランジスタ１５０は、絶縁層１０１上に設けられた、第１の単結晶領域を有する多元系酸化物半導体層１０３ａ、単結晶領域を有する一元系酸化物半導体層１０５ａ、及び第２の単結晶領域を有する多元系酸化物半導体層１０７ａと、第１の単結晶領域を有する多元系酸化物半導体層１０３ａ、単結晶領域を有する一元系酸化物半導体層１０５ａ及び第２の単結晶領域を有する多元系酸化物半導体層１０７ａ上に設けられ、第１の単結晶領域を有する多元系酸化物半導体層１０３ａ、単結晶領域を有する一元系酸化物半導体層１０５ａ及び第２の単結晶領域を有する多元系酸化物半導体層１０７ａと電気的に接続されているソース電極及びドレイン電極として機能する配線１０８ａ、１０８ｂと、第１の単結晶領域を有する多元系酸化物半導体層１０３ａ、単結晶領域を有する一元系酸化物半導体層１０５ａ、第２の単結晶領域を有する多元系酸化物半導体層１０７ａ、配線１０８ａ、１０８ｂを覆うように設けられたゲート絶縁層１１２と、ゲート絶縁層１１２上の、第２の単結晶領域を有する多元系酸化物半導体層１０７ａと重畳する領域に設けられたゲート電極１１４と、を有する。
【０２１３】
また、トランジスタ１５０上には、絶縁層１１６及び層間絶縁層１１８が設けられている。ここで、ゲート絶縁層１１２、絶縁層１１６、及び層間絶縁層１１８には、配線１０８ａ、１０８ｂにまで達する開口が設けられており、当該開口を通じて、配線２５４ｄ、配線２５４ｅが、それぞれ、配線１０８ａ、１０８ｂに接して形成されている。また、配線２５４ｄ、配線２５４ｅと同様に、ゲート絶縁層１１２、絶縁層１１６、及び層間絶縁層１１８に設けられた開口を通じて、配線２３６ａ、配線２３６ｂ、配線２３６ｃに接する配線２５４ａ、配線２５４ｂ、配線２５４ｃが形成されている。
【０２１４】
また、層間絶縁層１１８上には絶縁層２５６が設けられており、当該絶縁層２５６に埋め込まれるように、配線２５８ａ、配線２５８ｂ、配線２５８ｃ、配線２５８ｄが設けられている。ここで、配線２５８ａは配線２５４ａと接しており、配線２５８ｂは配線２５４ｂと接しており、配線２５８ｃは配線２５４ｃ及び配線２５４ｄと接しており、配線２５８ｄは配線２５４ｅと接している。
【０２１５】
つまり、トランジスタ１５０の配線１０８ａは、配線２３０ｃ、配線２３６ｃ、配線２５４ｃ、配線２５８ｃ、配線２５４ｄを介して、他の要素（酸化物半導体以外の材料を用いたトランジスタなど）と電気的に接続されている。さらに、トランジスタ１５０の配線１０８ｂは、配線２５４ｅ、配線２５８ｄを介して、他の要素に電気的に接続されている。なお、接続に係る配線（配線２３０ｃ、配線２３６ｃ、配線２５４ｃ、配線２５８ｃ、配線２５４ｄ等）の構成は、上記に限定されず、適宜追加、省略等が可能である。
【０２１６】
なお、各種配線（例えば、配線２５８ａ、配線２５８ｂ、配線２５８ｃ、配線２５８ｄなど）の一部には銅を含む材料を用いることが好ましい。これらの一部に銅を含む材料を用いることで、導電性を向上させることができる。銅を含む電極や配線は、いわゆるダマシンプロセスなどによって形成することが可能である。
【０２１７】
以上、本実施の形態では、積層構造にかかる半導体装置の代表的な一形態について説明したが、開示する発明の一態様はこれに限定されない。例えば、トランジスタの構成、絶縁層の数や配置、電極や配線の数や接続関係、などは適宜変更することが可能である。例えば、電極の接続関係の一例として、トランジスタ２５０のゲート電極２１０ａと、トランジスタ１５０の配線１０８ａまたは配線１０８ｂとが電気的に接続される構成を採用することもできる。
【０２１８】
このように、酸化物半導体以外の材料を用いたトランジスタと、酸化物半導体を用いたトランジスタとを一体に備える構成とすることで、酸化物半導体を用いたトランジスタとは異なる電気特性が要求される半導体装置を実現することができる。
【０２１９】
以上、本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適宜組み合わせて用いることができる。
【０２２０】
（実施の形態１０）
本実施の形態では、開示する発明の一態様に係る半導体装置の具体的な形態として、記憶装置として機能する半導体装置の構成を説明する。なお、ここでは、第１の単結晶領域を有する多元系酸化物半導体層、単結晶領域を有する一元系酸化物半導体層、及び第２の単結晶領域を有する多元系酸化物半導体層（以下、酸化物半導体積層体と示す。）を用いたトランジスタと、酸化物半導体積層体以外の材料（例えば、シリコン）を用いたトランジスタと、を含む半導体装置について説明する。
【０２２１】
図１９に示す半導体装置では、トランジスタ３００のゲート電極と、トランジスタ３０２のソース電極またはドレイン電極の一方とは、電気的に接続されている。また、第１の配線（１ｓｔ Ｌｉｎｅ：ソース線とも示す。）とトランジスタ３００のソース電極とは、電気的に接続され、第２の配線（２ｎｄ Ｌｉｎｅ：ビット線とも示す。）とトランジスタ３００のドレイン電極とは、電気的に接続されている。そして、第３の配線（３ｒｄ Ｌｉｎｅ：第１信号線とも示す。）とトランジスタ３０２のソース電極またはドレイン電極の他方とは、電気的に接続され、第４の配線（４ｔｈ Ｌｉｎｅ：第２信号線とも示す。）と、トランジスタ３０２のゲート電極とは、電気的に接続されている。ここで、トランジスタ３００には酸化物半導体積層体以外の材料（例えば、シリコン）が用いられており、トランジスタ３０２には酸化物半導体積層体が用いられている。なお、図１９においては、トランジスタ３０２をＯＳ ｔｒと示す。
【０２２２】
酸化物半導体以外の材料を用いたトランジスタ３００は十分な高速動作が可能なため、これを用いることにより、記憶内容の読み出しなどを高速に行うことが可能である。また、酸化物半導体積層体を用いたトランジスタ３０２は、オフ電流が極めて小さいという特徴を有している。このため、トランジスタ３０２をオフ状態とすることで、トランジスタ３００のゲート電極の電位を極めて長時間にわたって保持することが可能である。
【０２２３】
トランジスタ３０２のソース電極またはドレイン電極は、トランジスタ３００のゲート電極と電気的に接続されることにより、不揮発性メモリ素子として用いられるフローティングゲート型トランジスタのフローティングゲートと同等の作用を奏する。このため、本実施の形態においては、トランジスタ３０２のソース電極またはドレイン電極とトランジスタ３００のゲート電極が電気的に接続される部位をフローティングゲート部ＦＧと示す。当該フローティングゲート部ＦＧは絶縁物中に埋設された（所謂、浮遊状態）とみることができ、フローティングゲート部ＦＧには、電荷が保持される。トランジスタ３０２はシリコン半導体で形成されるトランジスタ３００と比較して、オフ電流が１０万分の１以下であるため、フローティングゲート部ＦＧに蓄積される電荷の、トランジスタ３０２のリークによる消失を無視することができる。
【０２２４】
このような構成を採用することで、従来のフローティングゲート型トランジスタにおいて指摘されている、電子をフローティングゲートに注入する際のトンネル電流によってゲート絶縁層（トンネル絶縁層）が劣化するという問題を回避することができる。このため、図１９に示す半導体装置では、原理的に書き込み回数の制限を無視することができる。
【０２２５】
なお、フローティングゲート部ＦＧには容量素子を付加してもよい。フローティングゲート部ＦＧに容量素子を付加することで、電荷の保持が容易になり、また、各配線の電位変動に起因するフローティングゲート部ＦＧの電位変動を抑制することが容易になる。
【０２２６】
図１９に示す半導体装置では、トランジスタ３００のゲート電極の電位が保持可能という特徴を生かすことで、次のように、情報の書き込み、保持、読み出しが可能である。
【０２２７】
はじめに、情報の書き込み及び保持について説明する。まず、第４の配線の電位を、トランジスタ３０２がオン状態となる電位として、トランジスタ３０２をオン状態とする。これにより、第３の配線の電位が、トランジスタ３００のゲート電極に与えられる（書き込み）。その後、第４の配線の電位を、トランジスタ３０２がオフ状態となる電位として、トランジスタ３０２をオフ状態とすることにより、トランジスタ３００のゲート電極の電位が保持される（保持）。
【０２２８】
トランジスタ３０２のオフ電流は極めて小さいから、トランジスタ３００のゲート電極の電位は長時間にわたって保持される。例えば、トランジスタ３００のゲート電極の電位がトランジスタ３００をオン状態とする電位であれば、トランジスタ３００のオン状態が長時間にわたって保持されることになる。また、トランジスタ３００のゲート電極の電位がトランジスタ３００をオフ状態とする電位であれば、トランジスタ３００のオフ状態が長時間にわたって保持される。
【０２２９】
次に、情報の読み出しについて説明する。上述のように、トランジスタ３００のオン状態またはオフ状態が保持された状態において、第１の配線に所定の電位（定電位）が与えられると、トランジスタ３００のオン状態またはオフ状態に応じて、第２の配線の電位は異なる値をとる。
【０２３０】
このように、情報が保持された状態において、第１の配線の電位と第２の配線の電位とを比較することで、情報を読み出すことができる。
【０２３１】
次に、情報の書き換えについて説明する。情報の書き換えは、上記情報の書き込み及び保持と同様に行われる。つまり、第４の配線の電位を、トランジスタ３０２がオン状態となる電位として、トランジスタ３０２をオン状態とする。これにより、第３の配線の電位（新たな情報に係る電位）が、トランジスタ３００のゲート電極に与えられる。その後、第４の配線の電位を、トランジスタ３０２がオフ状態となる電位として、トランジスタ３０２をオフ状態とすることにより、新たな情報が保持された状態となる。
【０２３２】
このように、開示する発明に係る半導体装置は、再度の情報の書き込みによって直接的に情報を書き換えることが可能である。このためフラッシュメモリなどにおいて必要とされる消去動作が不要であり、消去動作に起因する動作速度の低下を抑制することができる。つまり、半導体装置の高速動作が実現される。
【０２３３】
また、本実施の形態に係る半導体装置は、トランジスタ３０２の低オフ電流特性により、極めて長時間にわたり情報を保持することが可能である。つまり、ＤＲＡＭなどで必要とされるリフレッシュ動作が不要であり、消費電力を抑制することができる。また、実質的な不揮発性の半導体装置として用いることが可能である。
【０２３４】
また、トランジスタ３０２のスイッチング動作によって情報の書き込みなどを行うため、高い電圧を必要とせず、素子の劣化の問題もない。さらに、トランジスタのオン、オフによって、情報の書き込みや消去が行われるため、高速な動作も容易に実現しうる。
【０２３５】
また、酸化物半導体以外の材料を用いたトランジスタは十分な高速動作が可能なため、これを用いることにより、記憶内容の読み出しを高速に行うことが可能である。
【０２３６】
なお、上記説明は、電子をキャリアとするｎ型トランジスタ（ｎチャネル型トランジスタ）を用いる場合についてのものであるが、ｎ型トランジスタに代えて、正孔をキャリアとするｐ型トランジスタを用いることができるのはいうまでもない。
【０２３７】
本実施の形態にかかる半導体装置は、例えば先の実施の形態において説明したようなトランジスタの積層構造によって形成することができる。もちろん、トランジスタの積層構造を上記実施の形態に示すトランジスタの構造に限定する必要はない。例えば、トランジスタ３００とトランジスタ３０２を同一面上に形成しても良い。また、本実施の形態にかかる半導体装置は、トランジスタ３０２のオフ電流が小さいことを利用するものであるから、トランジスタ３００については特に限定する必要はない。例えば、本実施の形態では酸化物半導体以外の材料を用いてトランジスタ３００を形成しているが、酸化物半導体を用いても構わない。
【０２３８】
また、本実施の形態では、最小単位の半導体装置について説明したが、半導体装置の構成はこれに限られるものではない。複数の半導体装置を適当に接続して、より高度な半導体装置を構成することもできる。例えば、上記半導体装置を複数用いて、ＮＡＮＤ型やＮＯＲ型の記憶装置として機能する半導体装置を構成することが可能である。配線の構成も図１９に限定されず、適宜変更することができる。
【０２３９】
本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適宜組み合わせて用いることができる。
【０２４０】
（実施の形態１１）
本実施の形態では、表面に垂直な方向にｃ軸配向した酸化物半導体積層体を含むトランジスタを作製し、該トランジスタを画素部、さらには駆動回路に用いて表示機能を有する半導体装置（表示装置ともいう）を作製する場合について説明する。また、駆動回路の一部または全部を、画素部と同じ基板上に一体形成し、システムオンパネルを形成することができる。
【０２４１】
本実施の形態では、本発明の一形態である半導体装置として液晶表示装置を示す。まず、半導体装置の一形態に相当する液晶表示パネルの外観及び断面について、図２０を用いて説明する。図２０（Ａ）は、第１の基板４００１上に形成された表面に垂直な方向にｃ軸配向した酸化物半導体積層体を含むトランジスタ４０１０、４０１１、及び液晶素子４０１３を、第２の基板４００６との間にシール材４００５によって封止した、パネルの上面図であり、図２０（Ｂ）は、図２０（Ａ）のＭ−Ｎにおける断面図に相当する。
【０２４２】
第１の基板４００１上に設けられた画素部４００２と、信号線駆動回路４００３と、走査線駆動回路４００４とを囲むようにして、シール材４００５が設けられている。また画素部４００２と、信号線駆動回路４００３と、走査線駆動回路４００４の上に第２の基板４００６が設けられている。よって画素部４００２、信号線駆動回路４００３、及び走査線駆動回路４００４は、第１の基板４００１とシール材４００５と第２の基板４００６とによって、液晶層４００８と共に封止されている。
【０２４３】
また、第１の基板４００１上に設けられた画素部４００２と、信号線駆動回路４００３と、走査線駆動回路４００４は、トランジスタを複数有しており、図２０（Ｂ）では、画素部４００２に含まれるトランジスタ４０１０と、走査線駆動回路４００４に含まれるトランジスタ４０１１とを例示している。トランジスタ４０１０、４０１１上には絶縁層４０１４、４０２０、４０２１が設けられている。
【０２４４】
トランジスタ４０１０、４０１１は、実施の形態６で示した表面に垂直な方向にｃ軸配向した酸化物半導体積層体を含むトランジスタを適用することができる。本実施の形態において、トランジスタ４０１０、４０１１はｎチャネル型トランジスタである。
【０２４５】
絶縁層４０２１上において、駆動回路用のトランジスタ４０１１の表面に垂直な方向にｃ軸配向した酸化物半導体積層体のチャネル形成領域と重なる位置に導電層４０４０が設けられている。導電層４０４０を表面に垂直な方向にｃ軸配向した酸化物半導体積層体のチャネル形成領域と重なる位置に設けることによって、効果の一つとして導電層４０４０がパッシベーション層として機能し、外部からの水素がチャネル形成領域に侵入するのを阻止することが可能となるため、ＢＴ試験前後におけるトランジスタ４０１１のしきい値電圧の変化量を低減することができる。また、導電層４０４０は、電位がトランジスタ４０１１のゲート電極と同じでもよいし、異なっていても良く、第２のゲート電極として機能させることもできる。また、導電層４０４０の電位は、ＧＮＤ、０Ｖ、またはフローティング状態であってもよい。
【０２４６】
また、液晶素子４０１３が有する画素電極４０３０は、トランジスタ４０１０と電気的に接続されている。そして液晶素子４０１３の対向電極４０３１は第２の基板４００６上に形成されている。画素電極４０３０と対向電極４０３１と液晶層４００８とが重なっている部分が、液晶素子４０１３に相当する。なお、画素電極４０３０、対向電極４０３１にはそれぞれ配向膜として機能する絶縁層４０３２、４０３３が設けられ、絶縁層４０３２、４０３３を介して液晶層４００８を挟持している。
【０２４７】
液晶層４００８は、サーモトロピック液晶、低分子液晶、高分子液晶、高分子分散型液晶、強誘電性液晶、反強誘電性液晶等の液晶材料を用いる。これらの液晶材料は、条件により、コレステリック相、スメクチック相、キュービック相、カイラルネマチック相、等方相等を示す。
【０２４８】
なお、第２の基板４００６としては、ガラス、プラスチックを用いることができる。
【０２４９】
また、絶縁層を選択的にエッチングすることで得られる柱状のスペーサ４０３５は、画素電極４０３０と対向電極４０３１との間の距離（セルギャップ）を制御するために設けられている。なお球状のスペーサを用いていても良い。また、対向電極４０３１は、トランジスタ４０１０と同一絶縁基板上に設けられる共通電位線と電気的に接続される。また、共通接続部を用いて、一対の基板間に配置される導電性粒子を介して対向電極４０３１と共通電位線とを電気的に接続することができる。なお、導電性粒子はシール材４００５に含有させる。
【０２５０】
また、配向膜を用いないブルー相を示す液晶を用いてもよい。ブルー相は液晶相の一つであり、コレステリック液晶を昇温していくと、コレステリック相から等方相へ転移する直前に発現する相である。ブルー相は狭い温度範囲でしか発現しないため、温度範囲を改善するために５重量％以上のカイラル剤を混合させた液晶組成物を用いて液晶層４００８に用いると良い。ブルー相を示す液晶とカイラル剤とを含む液晶組成物は、応答速度が１ｍｓｅｃ以下と短く、光学的等方性であるため配向処理が不要であり、視野角依存性が小さい。
【０２５１】
また、ブルー相を示す液晶を用いると、配向膜へのラビング処理も不要となるため、ラビング処理によって引き起こされる静電破壊を防止することができ、作製工程中の液晶表示装置の不良や破損を軽減することができる。よって液晶表示装置の生産性を向上させることが可能となる。特に、酸化物半導体積層体を用いるトランジスタでは、静電気の影響によりトランジスタの電気的な特性が著しく変動して設計範囲を逸脱する恐れがある。よって酸化物半導体積層体を用いるトランジスタを有する液晶表示装置にブルー相の液晶材料を用いることはより効果的である。
【０２５２】
なお、本実施の形態で示す液晶表示装置は透過型液晶表示装置であるが、反射型液晶表示装置としても良いし、半透過型液晶表示装置としても良い。
【０２５３】
また、本実施の形態で示す液晶表示装置では、基板の外側（視認側）に偏光板を設け、内側に着色層、表示素子に用いる電極という順に設ける構造を示すが、偏光板は基板の内側に設けてもよい。また、偏光板と着色層の積層構造も本実施の形態に限定されず、偏光板及び着色層の材料や作製工程条件によって適宜設定すればよい。また、必要に応じてブラックマトリクスとして機能する遮光層を設けてもよい。
【０２５４】
また、本実施の形態では、トランジスタの表面凹凸を低減するため、及びトランジスタの信頼性を向上させるため、トランジスタを保護層や平坦化絶縁層として機能する絶縁層（絶縁層４０２０、絶縁層４０１４、絶縁層４０２１）で覆う構成となっている。なお、保護層は、大気中に浮遊する有機物や金属物、水蒸気などの汚染不純物の侵入を防ぐためのものであり、緻密な膜が好ましい。保護層は、スパッタリング法を用いて、酸化シリコン層、窒化シリコン層、酸化窒化シリコン層、窒化酸化シリコン層、酸化アルミニウム層、窒化アルミニウム層、酸化窒化アルミニウム層、又は窒化酸化アルミニウム層の単層、又は積層で形成すればよい。
【０２５５】
ここでは、保護層として絶縁層の積層を形成する。ここでは、一層目の絶縁層４０２０として、スパッタリング法を用いて酸化シリコン層を形成する。保護層として酸化シリコン層を用いると、保護層と接する酸化物半導体層に酸素を添加し、酸素欠陥を低減することができる。
【０２５６】
また、保護層の二層目として絶縁層４０１４を形成する。ここでは、二層目の絶縁層４０１４として、プラズマＣＶＤ法を用いて窒化物絶縁層の一つである窒化シリコン層を形成し、その後熱処理を行う。また、保護層として窒化シリコン層を用いると、ナトリウム等のイオンが半導体領域中に侵入して、トランジスタの電気特性を変化させることを抑制することができる。
【０２５７】
また、平坦化絶縁層として絶縁層４０２１を形成する。絶縁層４０２１としては、アクリル等の有機材料を用いることができる。また上記有機材料の他に、低誘電率材料（ｌｏｗ−ｋ材料）、シロキサン系樹脂、ＰＳＧ（リンガラス）、ＢＰＳＧ（リンボロンガラス）等を用いることができる。なお、これらの材料で形成される絶縁層を複数積層させることで、絶縁層４０２１を形成してもよい。
【０２５８】
画素電極４０３０、対向電極４０３１は、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム錫酸化物、インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物などの透光性を有する導電性材料を用いることができる。
【０２５９】
また同一基板上に形成された信号線駆動回路４００３と、走査線駆動回路４００４または画素部４００２に与えられる各種信号及び電位は、ＦＰＣ４０１８から供給されている。
【０２６０】
本実施の形態では、接続端子電極４０１５が、液晶素子４０１３が有する画素電極４０３０と同じ導電層から形成され、端子電極４０１６は、トランジスタ４０１０、４０１１のソース電極及びドレイン電極と同じ導電層で形成されている。
【０２６１】
接続端子電極４０１５は、ＦＰＣ４０１８が有する端子と、異方性導電層４０１９を介して電気的に接続されている。
【０２６２】
また、必要であれば、カラーフィルタを各画素に対応して設ける。また、第１の基板４００１と第２の基板４００６の外側には偏光板や拡散板を設ける。また、バックライトの光源は冷陰極管やＬＥＤにより構成されて液晶表示モジュールとなる。
【０２６３】
液晶表示モジュールには、ＴＮ（Ｔｗｉｓｔｅｄ Ｎｅｍａｔｉｃ）モード、ＩＰＳ（Ｉｎ−Ｐｌａｎｅ−Ｓｗｉｔｃｈｉｎｇ）モード、ＦＦＳ（Ｆｒｉｎｇｅ Ｆｉｅｌｄ Ｓｗｉｔｃｈｉｎｇ）モード、ＭＶＡ（Ｍｕｌｔｉ−ｄｏｍａｉｎ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モード、ＰＶＡ（Ｐａｔｔｅｒｎｅｄ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モード、ＡＳＭ（Ａｘｉａｌｌｙ Ｓｙｍｍｅｔｒｉｃ ａｌｉｇｎｅｄ Ｍｉｃｒｏ−ｃｅｌｌ）モード、ＯＣＢ（Ｏｐｔｉｃａｌ Ｃｏｍｐｅｎｓａｔｅｄ Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＦＬＣ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モード、ＡＦＬＣ（ＡｎｔｉＦｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モードなどを用いることができる。
【０２６４】
以上の工程により、液晶表示装置を作製することができる。図２０は透過型の液晶表示装置であるが、本発明は半透過型や反射型の液晶表示装置にも適用できる。
【０２６５】
実施の形態６に示す表面に垂直な方向にｃ軸配向した酸化物半導体積層体を含むトランジスタは、高い電界効果移動度を有するため、本実施の形態のように、これを用いて液晶表示装置を製造することで、優れた表示特性の液晶表示装置が実現される。さらに、本実施の形態においては、静止画表示を行う際に、信号線や走査線に供給される信号の出力を停止するように駆動回路部を動作させることにより、画素部だけでなく駆動回路部の消費電力も抑制することができる。
【０２６６】
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。
【０２６７】
（実施の形態１２）
半導体装置の一形態に相当する発光表示パネル（発光パネルともいう）の外観及び断面について、図２１を用いて説明する。図２１（Ａ）は、第１の基板上に形成された表面に垂直な方向にｃ軸配向した酸化物半導体積層体を含むトランジスタ及びエレクトロルミネッセンス素子（ＥＬ素子ともいう）などの発光素子を、第２の基板との間にシール材によって封止した、パネルの平面図であり、図２１（Ｂ）は、図２１（Ａ）のＨ−Ｉにおける断面図に相当する。
【０２６８】
第１の基板４５０１上に設けられた画素部４５０２、信号線駆動回路４５０３ａ、４５０３ｂ、及び走査線駆動回路４５０４ａ、４５０４ｂを囲むようにして、シール材４５０５が設けられている。また画素部４５０２、信号線駆動回路４５０３ａ、４５０３ｂ、及び走査線駆動回路４５０４ａ、４５０４ｂの上に第２の基板４５０６が設けられている。よって画素部４５０２、信号線駆動回路４５０３ａ、４５０３ｂ、及び走査線駆動回路４５０４ａ、４５０４ｂは、第１の基板４５０１とシール材４５０５と第２の基板４５０６とによって、充填材４５０７と共に密封されている。このように外気に曝されないように気密性が高く、脱ガスの少ない保護フィルムやカバー材でパッケージング（封入）することが好ましい。
【０２６９】
また第１の基板４５０１上に設けられた画素部４５０２、信号線駆動回路４５０３ａ、４５０３ｂ、及び走査線駆動回路４５０４ａ、４５０４ｂは、トランジスタを複数有しており、図２１（Ｂ）では、画素部４５０２に含まれるトランジスタ４５１０と、信号線駆動回路４５０３ａに含まれるトランジスタ４５０９とを例示している。
【０２７０】
トランジスタ４５０９、４５１０は、実施の形態６で示した表面に垂直な方向にｃ軸配向した酸化物半導体積層体を含む移動度の高いトランジスタを適用することができる。本実施の形態において、トランジスタ４５０９、４５１０はｎチャネル型トランジスタである。
【０２７１】
駆動回路用のトランジスタ４５０９の酸化物半導体積層体のチャネル形成領域と重なる位置に導電層４５４０が絶縁層４５４４上に設けられている。また、導電層４５４０は、電位がトランジスタ４５０９のゲート電極と同じでもよいし、異なっていても良く、第２のゲート電極として機能させることもできる。また、導電層４５４０の電位は、ＧＮＤ、０Ｖ、またはフローティング状態であってもよい。
【０２７２】
トランジスタ４５０９は、保護絶縁層としてチャネル形成領域を含む酸化物半導体積層体に接して絶縁層４５４１が形成されている。絶縁層４５４１は実施の形態６で示した酸化物絶縁層４１２と同様な材料及び方法で形成すればよい。また、絶縁層４５４１上に保護絶縁層４５１４が形成されている。保護絶縁層４５１４は実施の形態６で示した絶縁層４１６と同様な材料及び方法で形成すればよい。ここでは、保護絶縁層４５１４として、ＰＣＶＤ法により窒化シリコン層を形成する。
【０２７３】
また、保護絶縁層４５１４上に、トランジスタの表面凹凸を低減する平坦化絶縁層として機能する絶縁層４５４４を形成する。絶縁層４５４４としては、実施の形態１１で示した絶縁層４０２１と同様な材料及び方法で形成すればよい。ここでは、絶縁層４５４４としてアクリルを用いる。
【０２７４】
また、発光素子４５１１が有する画素電極である第１の電極４５１７は、トランジスタ４５１０のソース電極またはドレイン電極と電気的に接続されている。なお発光素子４５１１の構成は、第１の電極４５１７、ＥＬ層４５１２、第２の電極４５１３の積層構造であるが、示した構成に限定されない。発光素子４５１１から取り出す光の方向などに合わせて、発光素子４５１１の構成は適宜変えることができる。
【０２７５】
隔壁４５２０は、有機樹脂層、または無機絶縁層を用いて形成する。特に感光性の材料を用い、第１の電極４５１７上に開口部を形成し、その開口部の側壁が連続した曲率を有する傾斜面となるようにすることが好ましい。
【０２７６】
ＥＬ層４５１２は、単数の層で構成されていても、複数の層が積層されるように構成されていても良い。
【０２７７】
発光素子４５１１に酸素、水素、水分、二酸化炭素等が侵入しないように、第２の電極４５１３及び隔壁４５２０上に保護層を形成してもよい。保護層としては、窒化シリコン層、窒化酸化シリコン層、ＤＬＣ層等を形成することができる。
【０２７８】
また、信号線駆動回路４５０３ａ、４５０３ｂ、走査線駆動回路４５０４ａ、４５０４ｂ、または画素部４５０２に与えられる各種信号及び電位は、ＦＰＣ４５１８ａ、４５１８ｂから供給されている。
【０２７９】
接続端子電極４５１５が、発光素子４５１１が有する第１の電極４５１７と同じ導電層から形成され、端子電極４５１６は、トランジスタ４５０９、４５１０が有するソース電極及びドレイン電極と同じ導電層から形成されている。
【０２８０】
接続端子電極４５１５は、ＦＰＣ４５１８ａが有する端子と、異方性導電層４５１９を介して電気的に接続されている。
【０２８１】
発光素子４５１１からの光の取り出し方向に位置する第２の基板４５０６は透光性でなければならない。その場合には、ガラス板、プラスチック板、ポリエステルフィルムまたはアクリルフィルムのような透光性を有する材料を用いる。
【０２８２】
また、充填材４５０７としては窒素やアルゴンなどの不活性な気体の他に、紫外線硬化樹脂または熱硬化樹脂を用いることができ、アクリル、エポキシ樹脂などを用いることができる。例えば充填材として窒素を用いればよい。
【０２８３】
また、必要であれば、発光素子の射出面に偏光板、又は円偏光板（楕円偏光板を含む）、位相差板（λ／４板、λ／２板）、カラーフィルタなどの光学フィルムを適宜設けてもよい。
【０２８４】
以上の工程により、発光表示装置（表示パネル）を作製することができる。
【０２８５】
実施の形態６に示す表面に垂直な方向にｃ軸配向した酸化物半導体積層体を用いたトランジスタは、高い電界効果移動度を有するため、本実施の形態のように、これを用いて発光表示装置を製造することで、優れた表示特性の発光表示装置が実現される。さらに、本実施の形態においては、静止画表示を行う際に、信号線や走査線に供給される信号の出力を停止するように駆動回路部を動作させることにより、画素部だけでなく駆動回路部の消費電力も抑制することができる。
【０２８６】
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。
【０２８７】
（実施の形態１３）
本実施の形態では、半導体装置の一形態として電子ペーパーを示す。
【０２８８】
実施の形態６に示す方法により得られる表面に垂直な方向にｃ軸配向した酸化物半導体積層体を含むトランジスタは、スイッチング素子と電気的に接続する素子を利用して電子インクを駆動させる電子ペーパーに用いてもよい。電子ペーパーは、電気泳動表示装置（電気泳動ディスプレイ）もよばれており、紙と同じように読みやすく、他の表示装置に比べ低消費電力化、薄型化、軽量化が可能という利点を有している。
【０２８９】
電気泳動ディスプレイは、様々な形態が考えられ得るが、例えば、プラスの電荷を有する第１の粒子と、マイナスの電荷を有する第２の粒子とを含むマイクロカプセルが溶媒または溶質に複数分散されたものであり、マイクロカプセルに電界を印加することによって、マイクロカプセル中の粒子を互いに反対方向に移動させて一方側に集合した粒子の色のみを表示する構成とすることができる。なお、第１の粒子または第２の粒子は染料を含み、電界がない場合において移動しないものである。また、第１の粒子の色と第２の粒子の色は異なるもの（無色を含む）とする。
【０２９０】
このように、電気泳動ディスプレイは、誘電定数の高い物質が高い電界領域に移動する、いわゆる誘電泳動的効果を利用したディスプレイである。
【０２９１】
上記マイクロカプセルを溶媒中に分散させたものが電子インクとよばれるものであり、この電子インクはガラス、プラスチック、布、紙などの表面に印刷することができる。また、カラーフィルタや色素を有する粒子を用いることによってカラー表示も可能である。
【０２９２】
また、アクティブマトリクス基板上に適宜、二つの電極の間に挟まれるように上記マイクロカプセルを複数配置すればアクティブマトリクス型の表示装置が完成し、マイクロカプセルに電界を印加すれば表示を行うことができる。例えば、実施の形態６の表面に垂直な方向にｃ軸配向した酸化物半導体積層体を含むトランジスタによって得られるアクティブマトリクス基板を用いることができる。
【０２９３】
なお、マイクロカプセル中の第１の粒子及び第２の粒子は、導電体材料、絶縁体材料、半導体材料、磁性材料、液晶材料、強誘電性材料、エレクトロルミネセント材料、エレクトロクロミック材料、磁気泳動材料から選ばれた一種の材料、またはこれらの複合材料を用いて形成することができる。
【０２９４】
図２２には、半導体装置の一形態として、アクティブマトリクス型の電子ペーパーを示す。半導体装置に用いられるトランジスタ５８１は、実施の形態６で示すトランジスタと同様に作製でき、表面に垂直な方向にｃ軸配向した酸化物半導体積層体を含む移動度の高いトランジスタである。また、絶縁層５８４は、窒化物絶縁層である。
【０２９５】
図２２の電子ペーパーは、ツイストボール表示方式を用いた表示装置の一形態である。ツイストボール表示方式とは、白と黒に塗り分けられた球形粒子を表示素子に用いる電極である第１の電極及び第２の電極の間に配置し、第１の電極及び第２の電極に電位差を生じさせての球形粒子の向きを制御することにより、表示を行う方法である。
【０２９６】
第１の基板５８０上に形成されたトランジスタ５８１はボトムゲート構造のトランジスタであり、半導体層と接する絶縁層５８３に覆われている。トランジスタ５８１のソース電極又はドレイン電極は、第１の電極５８７と、絶縁層５８３、５８４、５８５に形成された開口において電気的に接続している。第１の電極５８７と第２の電極５８８との間には、キャビティ５９４が存在する。キャビティ５９４内は、黒色領域５９０ａ及び白色領域５９０ｂを有する球形粒子と、液体とで満たされている。また、キャビティ５９４の周囲は樹脂等の充填材５９５で充填されている（図２２参照。）。
【０２９７】
また、第１の電極５８７が画素電極に相当し、第２の基板５９６に形成された第２の電極５８８が共通電極に相当する。第２の電極５８８は、トランジスタ５８１と同一絶縁基板上に設けられる共通電位線と電気的に接続される。共通接続部を用いて、一対の基板間に配置される導電性粒子を介して第２の電極５８８と共通電位線とを電気的に接続することができる。
【０２９８】
また、ツイストボールの代わりに、電気泳動素子を用いることも可能である。透明な液体と、正に帯電した白い微粒子と負に帯電した黒い微粒子とを封入した直径１０μｍ〜２００μｍ程度のマイクロカプセルを用いる。第１の電極と第２の電極との間に設けられるマイクロカプセルは、第１の電極と第２の電極によって、電場が与えられると、白い微粒子と、黒い微粒子が逆の方向に移動し、白または黒を表示することができる。この原理を応用した表示素子が電気泳動表示素子であり、一般的に電子ペーパーとよばれている。なお、黒い微粒子の代わりにＲＧＢ（Ｒは赤、Ｇは緑、Ｂは青を表す）のいずれかを示す微粒子を用いることでカラー表示することができる。
【０２９９】
以上の工程により、電子ペーパーを作製することができる。
【０３００】
本実施の形態では、実施の形態６に示す表面に垂直な方向にｃ軸配向した酸化物半導体積層体を含むトランジスタを用いて、いわゆる電子ペーパーを作製している。当該トランジスタは、高い電界効果移動度を有するため、これを用いて電子ペーパーを製造することで、優れた表示特性の電子ペーパーが実現される。
【０３０１】
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。
【０３０２】
（実施の形態１４）
本明細書に開示する半導体装置は、さまざまな電子機器（遊技機も含む）に適用することができる。電子機器としては、例えば、テレビジョン装置（テレビ、またはテレビジョン受信機ともいう）、コンピュータ用などのモニタ、デジタルカメラ、デジタルビデオカメラなどのカメラ、デジタルフォトフレーム、携帯電話機（携帯電話、携帯電話装置ともいう）、携帯型ゲーム機、携帯情報端末、音響再生装置、パチンコ機などの大型ゲーム機などが挙げられる。
【０３０３】
本実施の形態では、実施の形態１１乃至実施の形態１３のいずれか一で得られる表示装置を搭載した電子機器の形態について図２３及び図２４を用いて説明する。
【０３０４】
図２３（Ａ）は、少なくとも表示装置を一部品として実装して作製したノート型のパーソナルコンピュータであり、本体３００１、筐体３００２、表示部３００３、キーボード３００４などによって構成されている。なお、実施の形態１１に示す液晶表示装置をノート型のパーソナルコンピュータは有している。
【０３０５】
図２３（Ｂ）は、少なくとも表示装置を一部品として実装して作製した携帯情報端末（ＰＤＡ）であり、本体３０２１には表示部３０２３と、外部インターフェイス３０２５と、操作ボタン３０２４等が設けられている。また操作用の付属品としてスタイラス３０２２がある。なお、実施の形態１２に示す発光表示装置を携帯情報端末は有している。
【０３０６】
図２３（Ｃ）は実施の形態１３に示す電子ペーパーを一部品として実装して作製した電子書籍である。図２３（Ｃ）は、電子書籍の一形態を示している。例えば、電子書籍２７００は、筐体２７０１及び筐体２７０３の２つの筐体で構成されている。筐体２７０１及び筐体２７０３は、軸部２７１１により一体とされており、該軸部２７１１を軸として開閉動作を行うことができる。このような構成により、紙の書籍のような動作を行うことが可能となる。
【０３０７】
筐体２７０１には表示部２７０５が組み込まれ、筐体２７０３には表示部２７０７が組み込まれている。表示部２７０５及び表示部２７０７は、続き画面を表示する構成としてもよいし、異なる画面を表示する構成としてもよい。異なる画面を表示する構成とすることで、例えば右側の表示部（図２３（Ｃ）では表示部２７０５）に文章を表示し、左側の表示部（図２３（Ｃ）では表示部２７０７）に画像を表示することができる。
【０３０８】
また、図２３（Ｃ）では、筐体２７０１に操作部などを備えた一形態を示している。例えば、筐体２７０１において、電源２７２１、操作キー２７２３、スピーカ２７２５などを備えている。操作キー２７２３により、頁を送ることができる。なお、筐体の表示部と同一面にキーボードやポインティングデバイスなどを備える構成としてもよい。また、筐体の裏面や側面に、外部接続用端子（イヤホン端子、ＵＳＢ端子など）、記録媒体挿入部などを備える構成としてもよい。さらに、電子書籍２７００は、電子辞書としての機能を持たせた構成としてもよい。
【０３０９】
また、電子書籍２７００は、無線で情報を送受信できる構成としてもよい。無線により、電子書籍サーバから、所望の書籍データなどを購入し、ダウンロードする構成とすることも可能である。
【０３１０】
図２３（Ｄ）は、少なくとも表示装置を一部品として実装して作製した携帯電話であり、筐体２８００及び筐体２８０１の二つの筐体で構成されている。筐体２８０１には、表示パネル２８０２、スピーカ２８０３、マイクロフォン２８０４、ポインティングデバイス２８０６、カメラ用レンズ２８０７、外部接続端子２８０８などを備えている。また、筐体２８００には、携帯電話の充電を行う太陽電池セル２８１０、外部メモリスロット２８１１などを備えている。また、アンテナは筐体２８０１内部に内蔵されている。
【０３１１】
また、表示パネル２８０２はタッチパネルを備えており、図２３（Ｄ）には映像表示されている複数の操作キー２８０５を点線で示している。なお、太陽電池セル２８１０で出力される電圧を各回路に必要な電圧に昇圧するための昇圧回路も実装している。
【０３１２】
表示パネル２８０２は、使用形態に応じて表示の方向が適宜変化する。また、表示パネル２８０２と同一面上にカメラ用レンズ２８０７を備えているため、テレビ電話が可能である。スピーカ２８０３及びマイクロフォン２８０４は音声通話に限らず、テレビ電話、録音、再生などが可能である。さらに、筐体２８００と筐体２８０１は、スライドし、図２３（Ｄ）のように展開している状態から重なり合った状態とすることができ、携帯に適した小型化が可能である。
【０３１３】
外部接続端子２８０８はＡＣアダプタ及びＵＳＢケーブルなどの各種ケーブルと接続可能であり、充電及びパーソナルコンピュータなどとのデータ通信が可能である。また、外部メモリスロット２８１１に記録媒体を挿入し、より大量のデータ保存及び移動に対応できる。
【０３１４】
また、上記機能に加えて、赤外線通信機能、テレビ受信機能などを備えたものであってもよい。
【０３１５】
図２３（Ｅ）は少なくとも表示装置を一部品として実装して作製したデジタルカメラであり、本体３０５１、表示部（Ａ）３０５７、接眼部３０５３、操作スイッチ３０５４、表示部（Ｂ）３０５５、バッテリー３０５６などによって構成されている。
【０３１６】
図２４は、テレビジョン装置の一形態を示している。テレビジョン装置９６００は、筐体９６０１に表示部９６０３が組み込まれている。表示部９６０３により、映像を表示することが可能である。また、ここでは、スタンド９６０５により筐体９６０１を支持した構成を示している。
【０３１７】
テレビジョン装置９６００の操作は、筐体９６０１が備える操作スイッチや、別体のリモコン操作機９６１０により行うことができる。リモコン操作機９６１０が備える操作キー９６０９により、チャンネルや音量の操作を行うことができ、表示部９６０３に表示される映像を操作することができる。また、リモコン操作機９６１０に、当該リモコン操作機９６１０から出力する情報を表示する表示部９６０７を設ける構成としてもよい。
【０３１８】
なお、テレビジョン装置９６００は、受信機やモデムなどを備えた構成とする。受信機により一般のテレビ放送の受信を行うことができ、さらにモデムを介して有線または無線による通信ネットワークに接続することにより、一方向（送信者から受信者）または双方向（送信者と受信者間、あるいは受信者間同士など）の情報通信を行うことも可能である。
【０３１９】
表示部９６０３には、画素のスイッチング素子として、実施の形態６に示すトランジスタを複数配置し、その表示部９６０３と同一絶縁基板上に形成する駆動回路として実施の形態６に示す移動度の高いトランジスタを配置する。
【０３２０】
本実施の形態は、実施の形態１乃至実施の形態１３のいずれか一と自由に組み合わせることができる。
【特許請求の範囲】
【請求項１】
基板上に第１の多元系酸化物半導体層を形成し、前記第１の多元系酸化物半導体層上に一元系酸化物半導体層を形成した後、第１の加熱処理を行って、前記一元系酸化物半導体層の表面から内部に向かって結晶成長させて、単結晶領域を有する一元系酸化物半導体層及び第１の単結晶領域を有する多元系酸化物半導体層を形成し、
前記単結晶領域を有する一元系酸化物半導体層上に第２の多元系酸化物半導体層を形成した後、第２の加熱処理を行って、前記第２の多元系酸化物半導体層を結晶成長させて、第２の単結晶領域を有する多元系酸化物半導体層を形成することを特徴とする半導体装置の作製方法。
【請求項２】
基板上に第１の多元系酸化物半導体層を形成し、前記第１の多元系酸化物半導体層上に一元系酸化物半導体層を形成した後、加熱処理を行って、前記一元系酸化物半導体層の表面から内部に向かって結晶成長させて、単結晶領域を有する一元系酸化物半導体層及び第１の単結晶領域を有する多元系酸化物半導体層を形成し、
前記単結晶領域を有する一元系酸化物半導体層上に加熱しながらスパッタリング法により第２の単結晶領域を有する多元系酸化物半導体層を形成することを特徴とする半導体装置の作製方法。
【請求項３】
基板上に第１の多元系酸化物半導体層を形成し、前記第１の多元系酸化物半導体層上に一元系酸化物半導体層を形成した後、第１の加熱処理を行って、前記一元系酸化物半導体層の表面から内部に向かって結晶成長させて、単結晶領域を有する一元系酸化物半導体層及び第１の単結晶領域を有する多元系酸化物半導体層を形成し、
前記単結晶領域を有する一元系酸化物半導体層上に第２の多元系酸化物半導体層を形成した後、第２の加熱処理を行って、前記第２の多元系酸化物半導体層を結晶成長させて、第２の単結晶領域を有する多元系酸化物半導体層を形成し、
前記第１の単結晶領域を有する多元系酸化物半導体層、前記単結晶領域を有する一元系酸化物半導体層、及び前記第２の単結晶領域を有する多元系酸化物半導体層を島状にエッチングした後、前記第２の単結晶領域を有する多元系酸化物半導体層上にソース電極及びドレイン電極を形成し、
前記ソース電極及びドレイン電極上にゲート絶縁層を形成し、
前記ゲート絶縁層上にゲート電極を形成することを特徴とする半導体装置の作製方法。
【請求項４】
基板上に第１の多元系酸化物半導体層を形成し、前記第１の多元系酸化物半導体層上に一元系酸化物半導体層を形成した後、加熱処理を行って、前記一元系酸化物半導体層の表面から内部に向かって結晶成長させて、単結晶領域を有する一元系酸化物半導体層及び第１の単結晶領域を有する多元系酸化物半導体層を形成し、
前記単結晶領域を有する一元系酸化物半導体層上に加熱しながらスパッタリング法により第２の単結晶領域を有する多元系酸化物半導体層を形成し、
前記第１の単結晶領域を有する多元系酸化物半導体層、前記単結晶領域を有する一元系酸化物半導体層、及び前記第２の単結晶領域を有する多元系酸化物半導体層を島状にエッチングした後、第２の単結晶領域を有する多元系酸化物半導体層上にソース電極及びドレイン電極を形成し、
前記ソース電極及びドレイン電極上にゲート絶縁層を形成し、
前記ゲート絶縁層上にゲート電極を形成することを特徴とする半導体装置の作製方法。
【請求項５】
基板上にゲート電極を形成し、
前記ゲート電極上にゲート絶縁層を形成し、
前記ゲート絶縁層上に第１の多元系酸化物半導体層を形成し、前記第１の多元系酸化物半導体層上に一元系酸化物半導体層を形成した後、第１の加熱処理を行って、前記一元系酸化物半導体層の表面から内部に向かって結晶成長させて、単結晶領域を有する一元系酸化物半導体層及び第１の単結晶領域を有する多元系酸化物半導体層を形成し、
前記単結晶領域を有する一元系酸化物半導体層上に第２の多元系酸化物半導体層を形成した後、第２の加熱処理を行って、前記第２の多元系酸化物半導体層を結晶成長させて、第２の単結晶領域を有する多元系酸化物半導体層を形成し、
前記第１の単結晶領域を有する多元系酸化物半導体層、前記単結晶領域を有する一元系酸化物半導体層、及び前記第２の単結晶領域を有する多元系酸化物半導体層を島状にエッチングした後、前記第２の単結晶領域を有する多元系酸化物半導体層上にソース電極及びドレイン電極を形成することを特徴とする半導体装置の作製方法。
【請求項６】
基板上にゲート電極を形成し、
前記ゲート電極上にゲート絶縁層を形成し、
前記ゲート絶縁層上に第１の多元系酸化物半導体層を形成し、前記第１の多元系酸化物半導体層上に一元系酸化物半導体層を形成した後、加熱処理を行って、前記一元系酸化物半導体層の表面から内部に向かって結晶成長させて、単結晶領域を有する一元系酸化物半導体層及び第１の単結晶領域を有する多元系酸化物半導体層を形成し、
前記単結晶領域を有する一元系酸化物半導体層上に加熱しながらスパッタリング法により第２の単結晶領域を有する多元系酸化物半導体層を形成を形成し、
前記第１の単結晶領域を有する多元系酸化物半導体層、前記単結晶領域を有する一元系酸化物半導体層、及び前記第２の単結晶領域を有する多元系酸化物半導体層を島状にエッチングした後、前記第２の単結晶領域を有する多元系酸化物半導体層上にソース電極及びドレイン電極を形成することを特徴とする半導体装置の作製方法。
【請求項７】
請求項１乃至６のいずれか一項において、前記第１の加熱処理または前記加熱処理は、５００℃以上１０００℃以下の加熱処理であることを特徴とする半導体装置の作製方法。
【請求項８】
請求項１乃至７のいずれか一項において、前記第１の多元系酸化物半導体層は、前記単結晶領域を有する一元系酸化物半導体層を種として結晶成長し、前記第１の単結晶領域を有する多元系酸化物半導体層となることを特徴とする半導体装置の作製方法。
【請求項９】
請求項１乃至８のいずれか一項において、前記第２の多元系酸化物半導体層は、前記単結晶領域を有する一元系酸化物半導体層を種として結晶成長し、前記第２の単結晶領域を有する多元系酸化物半導体層となることを特徴とする半導体装置の作製方法。
【請求項１０】
請求項１乃至９のいずれか一項において、前記単結晶領域を有する一元系酸化物半導体層は、表面に平行なａ−ｂ面を有し、前記表面に対して垂直方向にｃ軸配向をしていることを特徴とする半導体装置の作製方法。
【請求項１１】
請求項１乃至１０のいずれか一項において、前記第１の単結晶領域を有する多元系酸化物半導体層及び前記第２の単結晶領域を有する多元系酸化物半導体層は、表面に平行なａ−ｂ面を有し、前記表面に対して垂直方向にｃ軸配向をしていることを特徴とする半導体装置の作製方法。
【請求項１２】
請求項１乃至１１のいずれか一項において、前記一元系酸化物半導体層は、六方晶構造であることを特徴とする半導体装置の作製方法。
【請求項１３】
請求項１乃至１２のいずれか一項において、前記一元系酸化物半導体層は、酸化亜鉛であることを特徴とする半導体装置の作製方法。
【請求項１４】
請求項１乃至１３のいずれか一項において、前記第１の単結晶領域を有する多元系酸化物半導体層、前記単結晶領域を有する一元系酸化物半導体層、及び前記第２の単結晶領域を有する多元系酸化物半導体層は、脱水化または脱水素化されていることを特徴とする半導体装置の作製方法。
【請求項１５】
請求項１乃至１４のいずれか一項において、前記第１の単結晶領域を有する多元系酸化物半導体層、前記単結晶領域を有する一元系酸化物半導体層、及び前記第２の単結晶領域を有する多元系酸化物半導体層は、キャリア密度が１×１０１４ｃｍ−３未満であることを特徴とする半導体装置の作製方法。
【請求項１６】
請求項１乃至１５のいずれか一項において、前記第１の単結晶領域を有する多元系酸化物半導体層、前記単結晶領域を有する一元系酸化物半導体層、及び前記第２の単結晶領域を有する多元系酸化物半導体層は、キャリア密度が１．４５×１０１０ｃｍ−３未満であることを特徴とする半導体装置の作製方法。
【請求項１７】
請求項１乃至１６のいずれか一項において、前記第１の単結晶領域を有する多元系酸化物半導体層、前記単結晶領域を有する一元系酸化物半導体層、及び前記第２の単結晶領域を有する多元系酸化物半導体層は、真性半導体であることを特徴とする半導体装置の作製方法。
【請求項１８】
第１の単結晶領域を有する多元系酸化物半導体層、単結晶領域を有する一元系酸化物半導体層及び第２の単結晶領域を有する多元系酸化物半導体層を有する酸化物半導体積層体と、ゲート電極と、前記酸化物半導体積層体及び前記ゲート電極の間に設けられるゲート絶縁層と、前記酸化物半導体積層に電気的に接続する配線とを有することを特徴とする半導体装置。
【請求項１９】
請求項１８において、第１の単結晶領域を有する多元系酸化物半導体層、単結晶領域を有する一元系酸化物半導体層及び第２の単結晶領域を有する多元系酸化物半導体層はそれぞれ、表面に対して垂直方向にｃ軸配向していることを特徴とする半導体装置。
【請求項２０】
請求項１８または請求項１９において、前記ゲート電極は、前記ゲート絶縁層を介して前記酸化物半導体積層体と重畳することを特徴とする半導体装置。
【請求項２１】
請求項１８または請求項１９において、前記酸化物半導体積層体は、前記ゲート絶縁層を介して前記ゲート電極と重畳することを特徴とする半導体装置。
【請求項２２】
請求項１８乃至請求項２１のいずれか一項において、前記配線は、前記酸化物半導体積層体と、前記ゲート絶縁層との間に設けられることを特徴とする半導体装置。
【請求項２３】
請求項１８乃至請求項２１のいずれか一項において、前記酸化物半導体積層体は、前記ゲート絶縁層と、前記配線との間に設けられることを特徴とする半導体装置。
【請求項１】
基板上に第１の多元系酸化物半導体層を形成し、前記第１の多元系酸化物半導体層上に一元系酸化物半導体層を形成した後、第１の加熱処理を行って、前記一元系酸化物半導体層の表面から内部に向かって結晶成長させて、単結晶領域を有する一元系酸化物半導体層及び第１の単結晶領域を有する多元系酸化物半導体層を形成し、
前記単結晶領域を有する一元系酸化物半導体層上に第２の多元系酸化物半導体層を形成した後、第２の加熱処理を行って、前記第２の多元系酸化物半導体層を結晶成長させて、第２の単結晶領域を有する多元系酸化物半導体層を形成することを特徴とする半導体装置の作製方法。
【請求項２】
基板上に第１の多元系酸化物半導体層を形成し、前記第１の多元系酸化物半導体層上に一元系酸化物半導体層を形成した後、加熱処理を行って、前記一元系酸化物半導体層の表面から内部に向かって結晶成長させて、単結晶領域を有する一元系酸化物半導体層及び第１の単結晶領域を有する多元系酸化物半導体層を形成し、
前記単結晶領域を有する一元系酸化物半導体層上に加熱しながらスパッタリング法により第２の単結晶領域を有する多元系酸化物半導体層を形成することを特徴とする半導体装置の作製方法。
【請求項３】
基板上に第１の多元系酸化物半導体層を形成し、前記第１の多元系酸化物半導体層上に一元系酸化物半導体層を形成した後、第１の加熱処理を行って、前記一元系酸化物半導体層の表面から内部に向かって結晶成長させて、単結晶領域を有する一元系酸化物半導体層及び第１の単結晶領域を有する多元系酸化物半導体層を形成し、
前記単結晶領域を有する一元系酸化物半導体層上に第２の多元系酸化物半導体層を形成した後、第２の加熱処理を行って、前記第２の多元系酸化物半導体層を結晶成長させて、第２の単結晶領域を有する多元系酸化物半導体層を形成し、
前記第１の単結晶領域を有する多元系酸化物半導体層、前記単結晶領域を有する一元系酸化物半導体層、及び前記第２の単結晶領域を有する多元系酸化物半導体層を島状にエッチングした後、前記第２の単結晶領域を有する多元系酸化物半導体層上にソース電極及びドレイン電極を形成し、
前記ソース電極及びドレイン電極上にゲート絶縁層を形成し、
前記ゲート絶縁層上にゲート電極を形成することを特徴とする半導体装置の作製方法。
【請求項４】
基板上に第１の多元系酸化物半導体層を形成し、前記第１の多元系酸化物半導体層上に一元系酸化物半導体層を形成した後、加熱処理を行って、前記一元系酸化物半導体層の表面から内部に向かって結晶成長させて、単結晶領域を有する一元系酸化物半導体層及び第１の単結晶領域を有する多元系酸化物半導体層を形成し、
前記単結晶領域を有する一元系酸化物半導体層上に加熱しながらスパッタリング法により第２の単結晶領域を有する多元系酸化物半導体層を形成し、
前記第１の単結晶領域を有する多元系酸化物半導体層、前記単結晶領域を有する一元系酸化物半導体層、及び前記第２の単結晶領域を有する多元系酸化物半導体層を島状にエッチングした後、第２の単結晶領域を有する多元系酸化物半導体層上にソース電極及びドレイン電極を形成し、
前記ソース電極及びドレイン電極上にゲート絶縁層を形成し、
前記ゲート絶縁層上にゲート電極を形成することを特徴とする半導体装置の作製方法。
【請求項５】
基板上にゲート電極を形成し、
前記ゲート電極上にゲート絶縁層を形成し、
前記ゲート絶縁層上に第１の多元系酸化物半導体層を形成し、前記第１の多元系酸化物半導体層上に一元系酸化物半導体層を形成した後、第１の加熱処理を行って、前記一元系酸化物半導体層の表面から内部に向かって結晶成長させて、単結晶領域を有する一元系酸化物半導体層及び第１の単結晶領域を有する多元系酸化物半導体層を形成し、
前記単結晶領域を有する一元系酸化物半導体層上に第２の多元系酸化物半導体層を形成した後、第２の加熱処理を行って、前記第２の多元系酸化物半導体層を結晶成長させて、第２の単結晶領域を有する多元系酸化物半導体層を形成し、
前記第１の単結晶領域を有する多元系酸化物半導体層、前記単結晶領域を有する一元系酸化物半導体層、及び前記第２の単結晶領域を有する多元系酸化物半導体層を島状にエッチングした後、前記第２の単結晶領域を有する多元系酸化物半導体層上にソース電極及びドレイン電極を形成することを特徴とする半導体装置の作製方法。
【請求項６】
基板上にゲート電極を形成し、
前記ゲート電極上にゲート絶縁層を形成し、
前記ゲート絶縁層上に第１の多元系酸化物半導体層を形成し、前記第１の多元系酸化物半導体層上に一元系酸化物半導体層を形成した後、加熱処理を行って、前記一元系酸化物半導体層の表面から内部に向かって結晶成長させて、単結晶領域を有する一元系酸化物半導体層及び第１の単結晶領域を有する多元系酸化物半導体層を形成し、
前記単結晶領域を有する一元系酸化物半導体層上に加熱しながらスパッタリング法により第２の単結晶領域を有する多元系酸化物半導体層を形成を形成し、
前記第１の単結晶領域を有する多元系酸化物半導体層、前記単結晶領域を有する一元系酸化物半導体層、及び前記第２の単結晶領域を有する多元系酸化物半導体層を島状にエッチングした後、前記第２の単結晶領域を有する多元系酸化物半導体層上にソース電極及びドレイン電極を形成することを特徴とする半導体装置の作製方法。
【請求項７】
請求項１乃至６のいずれか一項において、前記第１の加熱処理または前記加熱処理は、５００℃以上１０００℃以下の加熱処理であることを特徴とする半導体装置の作製方法。
【請求項８】
請求項１乃至７のいずれか一項において、前記第１の多元系酸化物半導体層は、前記単結晶領域を有する一元系酸化物半導体層を種として結晶成長し、前記第１の単結晶領域を有する多元系酸化物半導体層となることを特徴とする半導体装置の作製方法。
【請求項９】
請求項１乃至８のいずれか一項において、前記第２の多元系酸化物半導体層は、前記単結晶領域を有する一元系酸化物半導体層を種として結晶成長し、前記第２の単結晶領域を有する多元系酸化物半導体層となることを特徴とする半導体装置の作製方法。
【請求項１０】
請求項１乃至９のいずれか一項において、前記単結晶領域を有する一元系酸化物半導体層は、表面に平行なａ−ｂ面を有し、前記表面に対して垂直方向にｃ軸配向をしていることを特徴とする半導体装置の作製方法。
【請求項１１】
請求項１乃至１０のいずれか一項において、前記第１の単結晶領域を有する多元系酸化物半導体層及び前記第２の単結晶領域を有する多元系酸化物半導体層は、表面に平行なａ−ｂ面を有し、前記表面に対して垂直方向にｃ軸配向をしていることを特徴とする半導体装置の作製方法。
【請求項１２】
請求項１乃至１１のいずれか一項において、前記一元系酸化物半導体層は、六方晶構造であることを特徴とする半導体装置の作製方法。
【請求項１３】
請求項１乃至１２のいずれか一項において、前記一元系酸化物半導体層は、酸化亜鉛であることを特徴とする半導体装置の作製方法。
【請求項１４】
請求項１乃至１３のいずれか一項において、前記第１の単結晶領域を有する多元系酸化物半導体層、前記単結晶領域を有する一元系酸化物半導体層、及び前記第２の単結晶領域を有する多元系酸化物半導体層は、脱水化または脱水素化されていることを特徴とする半導体装置の作製方法。
【請求項１５】
請求項１乃至１４のいずれか一項において、前記第１の単結晶領域を有する多元系酸化物半導体層、前記単結晶領域を有する一元系酸化物半導体層、及び前記第２の単結晶領域を有する多元系酸化物半導体層は、キャリア密度が１×１０１４ｃｍ−３未満であることを特徴とする半導体装置の作製方法。
【請求項１６】
請求項１乃至１５のいずれか一項において、前記第１の単結晶領域を有する多元系酸化物半導体層、前記単結晶領域を有する一元系酸化物半導体層、及び前記第２の単結晶領域を有する多元系酸化物半導体層は、キャリア密度が１．４５×１０１０ｃｍ−３未満であることを特徴とする半導体装置の作製方法。
【請求項１７】
請求項１乃至１６のいずれか一項において、前記第１の単結晶領域を有する多元系酸化物半導体層、前記単結晶領域を有する一元系酸化物半導体層、及び前記第２の単結晶領域を有する多元系酸化物半導体層は、真性半導体であることを特徴とする半導体装置の作製方法。
【請求項１８】
第１の単結晶領域を有する多元系酸化物半導体層、単結晶領域を有する一元系酸化物半導体層及び第２の単結晶領域を有する多元系酸化物半導体層を有する酸化物半導体積層体と、ゲート電極と、前記酸化物半導体積層体及び前記ゲート電極の間に設けられるゲート絶縁層と、前記酸化物半導体積層に電気的に接続する配線とを有することを特徴とする半導体装置。
【請求項１９】
請求項１８において、第１の単結晶領域を有する多元系酸化物半導体層、単結晶領域を有する一元系酸化物半導体層及び第２の単結晶領域を有する多元系酸化物半導体層はそれぞれ、表面に対して垂直方向にｃ軸配向していることを特徴とする半導体装置。
【請求項２０】
請求項１８または請求項１９において、前記ゲート電極は、前記ゲート絶縁層を介して前記酸化物半導体積層体と重畳することを特徴とする半導体装置。
【請求項２１】
請求項１８または請求項１９において、前記酸化物半導体積層体は、前記ゲート絶縁層を介して前記ゲート電極と重畳することを特徴とする半導体装置。
【請求項２２】
請求項１８乃至請求項２１のいずれか一項において、前記配線は、前記酸化物半導体積層体と、前記ゲート絶縁層との間に設けられることを特徴とする半導体装置。
【請求項２３】
請求項１８乃至請求項２１のいずれか一項において、前記酸化物半導体積層体は、前記ゲート絶縁層と、前記配線との間に設けられることを特徴とする半導体装置。
【図１】
【図２】
【図３】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【図２２】
【図２３】
【図２４】
【図４】
【図５】
【図６】
【図７】
【図２】
【図３】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【図２２】
【図２３】
【図２４】
【図４】
【図５】
【図６】
【図７】
【公開番号】特開２０１１−１５５２４９（Ｐ２０１１−１５５２４９Ａ）
【公開日】平成２３年８月１１日（２０１１．８．１１）
【国際特許分類】
【出願番号】特願２０１０−２８０７００（Ｐ２０１０−２８０７００）
【出願日】平成２２年１２月１６日（２０１０．１２．１６）
【出願人】（０００１５３８７８）株式会社半導体エネルギー研究所 (5,264)
【Ｆターム（参考）】
【公開日】平成２３年８月１１日（２０１１．８．１１）
【国際特許分類】
【出願日】平成２２年１２月１６日（２０１０．１２．１６）
【出願人】（０００１５３８７８）株式会社半導体エネルギー研究所 (5,264)
【Ｆターム（参考）】
[ Back to top ]