【課題】 高周波特性を確保し、サイズを小型化し、かつ製造が容易な、正孔の蓄積を解消できる、耐圧性に優れた、半導体装置等を提供する。
【解決手段】 ヘテロ接合電界効果トランジスタ（ＨＦＥＴ：Hetero-junction Field Effect Transistor）であって、非導電性基板１上に位置する、チャネルとなる二次元電子ガス（２ＤＥＧ：2 Dimensional Electron Gas）を形成する再成長層７（５，６）と、再成長層に接して位置する、ソース電極１１、ゲート電極１３およびドレイン電極１５を備え、ソース電極１１が、ゲート電極１３に比べて、非導電性基板１から遠い位置に位置することを特徴とする。 （もっと読む）

【課題】有機半導体材料として好適な新規化合物の提供。
【解決手段】下記式（１）で示される化合物。


［式中、Ｚ^１〜Ｚ^４はそれぞれ独立に、硫黄原子又はセレン原子を表す。Ｒ^１〜Ｒ^８はそれぞれ独立に、水素原子、フッ素原子で置換されていてもよい炭素数１〜３０のアルキル基、フッ素原子で置換されていてもよい炭素数１〜３０のアルコキシ基、又は特定な置換シリル基を表す。］ （もっと読む）

【課題】大電流かつ高耐圧な窒化物系半導体デバイスを提供する。
【解決手段】基板１０と、基板１０の上方に形成された電子走行層３０と、電子走行層３０上に形成された、電子走行層３０とバンドギャップエネルギーの異なる電子供給層４０と、電子供給層４０上に形成されたドレイン電極８０と、ドレイン電極８０に流れる電流を制御するゲート電極７０と、ゲート電極７０をはさんでドレイン電極８０の反対側に形成されたソース電極９０とを備え、ゲート電極７０とドレイン電極８０との間の電子走行層３０の表面には、２次元電子ガスの濃度が他の領域より低い複数の低濃度領域３２が、互いに離れて形成されている、窒化物系半導体デバイス１００。 （もっと読む）

【課題】絶縁膜に形成されるヴィアホールの直径を縮小化することが可能で、高密度化に寄与することのできる回路基板の製造方法を提供する。
【解決手段】本発明の回路基板の製造方法は、基板１０上に第１導電体を形成する第１導電体形成工程と、第１導電体を被覆する様にゲート絶縁膜２１を成膜する第１絶縁膜成膜工程と、第１導電体上のゲート絶縁膜２１に貫通孔３２を開口して、当該貫通孔３２を介して第１導電体の表面および基板の表面を部分的に露出させる貫通孔形成工程と、貫通孔３２内に露出する第１導電体の表面を撥液化させる撥液化工程と、貫通孔３２内に露出する第１導電体以外の領域に第２絶縁膜を形成する第２絶縁膜形成工程と、を含むことを特徴とする。 （もっと読む）

【課題】低コストで、後工程にて形成される上層の塗布性に優れ、かつ高信頼性を示す電界効果型トランジスタなどの提供。
【解決手段】絶縁性基板と、前記絶縁性基板上に形成されたゲート電極と、前記ゲート電極上に形成されたゲート絶縁層と、前記ゲート絶縁層上に形成されたソース電極及びドレイン電極と、前記ゲート絶縁層上に形成され、かつ、少なくとも前記ソース電極及び前記ドレイン電極との間に形成された酸化物半導体層と、前記酸化物半導体層を被覆するように形成された保護層とを有し、前記保護層が、フッ素樹脂を含有し、前記保護層形成後の前記保護層の水に対する接触角が、７５°以上９０°以下である電界効果型トランジスタである。 （もっと読む）

【課題】溶媒に対する溶解性が高い化合物を提供する。
【解決手段】第１の２価の構造単位と第２の２価の構造単位とを有し、該第１の２価の構造単位がベンゼン環、シクロヘキサン環及びヘテロ原子を有する５員環あるいはベンゼン環と縮合し、シクロヘキサン環が橋架けされている特定の縮合環構造を有し、ヘテロ原子を有する５員環あるいはベンゼン環で連結する構造単位であり、該第２の２価の構造単位が、上記の構造単位とは異なる構造単位である化合物。 （もっと読む）

【課題】駆動時の発熱温度を低下させる。
【解決手段】基板１２の熱伝導率をＮ_ｓｕｂ（Ｗ／ｍＫ）とし、熱拡散層１４の熱伝導率をＮ_ｋａｋｕ（Ｗ／ｍＫ）とし、熱拡散層１４の膜厚をＴ（ｍｍ）とし、熱拡散層１４の平面開口率をＲ（０≦Ｒ≦１）とし、Ｓ＝Ｔ×Ｒとしたとき、例えば、基板１２の熱伝導率Ｎ_ｓｕｂが、Ｎ_ｓｕｂ＜１．８の条件を満たし、熱拡散層１４の熱伝導率Ｎ_ｋａｋｕが、Ｎ_ｋａｋｕ＞３．０×Ｓ^(−０．９７×ｅ^(−１．２×Ｎ_ｓｕｂ））且つＮ_ｋａｋｕ≧Ｎ_ｓｕｂの条件を満たす。 （もっと読む）

【課題】ウェーハを製造するための新規な方法を提供する。
【解決手段】本発明は、ウェーハを製造するための方法に関し、この方法は、半導体基板上にドープト層を設けるステップと、ドープト層上に第１の半導体層を設けるステップと、第１の半導体層上に埋込み酸化物層を設けるステップと、埋込み酸化物層上に第２の半導体層を設けるステップと、を備える。 （もっと読む）

【課題】電界効果型トランジスタの移動度を向上させる。
【解決手段】ゲート絶縁膜２２と、活性層としてＳｎ,Ｚｎ及びＯ、又はＳｎ,Ｇａ,Ｚｎ及びＯを主たる構成元素とする酸化物半導体層１４と、ゲート絶縁膜２２と酸化物半導体層１４との間に配置され、酸化物半導体層１４よりも抵抗率が高い酸化物中間層１６と、を有する。 （もっと読む）

【課題】特性の良好な半導体装置を形成する。
【解決手段】薄膜領域ＴＡ１中に第１の素子領域、第２の素子領域および第１の分離領域を有し、厚膜領域ＴＡ２中に第３の素子領域、第４の素子領域および第２の分離領域を有する半導体装置を次のように製造する。（ａ）絶縁層１ｂを介してシリコン層１ｃが形成された基板を準備する工程と、（ｂ）基板の第１の分離領域および第２の分離領域のシリコン層中に素子分離絶縁膜３を形成する工程と、を有するよう製造する。さらに、（ｃ）薄膜領域ＴＡ１にハードマスクを形成する工程と、（ｄ）ハードマスクから露出した、第３の素子領域および第４の素子領域のシリコン層上に、それぞれシリコン膜７を形成する工程と、（ｅ）第３の素子領域および第４の素子領域のシリコン膜７間に、素子分離絶縁膜１１を形成する工程と、を有するよう製造する。 （もっと読む）

【課題】高移動度で環境安定性が高く塗布形成可能な有機半導体を提供する。
【解決手段】特定構造の縮合キサンテンコアを含む低分子半導体化合物を用いる。また、ポリマーバインダーと当該低分子半導体とを含む組成物も用いられる。この組成物から作られる半導体層は、空気中で非常に安定であり、高い移動性を有する。これらの半導体組成物は、電子機器（例えば、薄膜トランジスタ（ＴＦＴ））で、半導体層のような層を作成するのに有用である。 （もっと読む）

【課題】ＳＧＺＯ系酸化物半導体薄膜において、低温アニールによる低抵抗化が起こらず、成膜時の抵抗値と低温アニール後の抵抗値が同等となる組成を明らかとし、再現性が高く、大面積デバイス、特にフレキシブルデバイス作製に適した製造方法を提供する。
【解決手段】構成元素の組成比をＳｎ:Ｇａ:Ｚｎ＝ａ:ｂ:ｃとした場合、組成比が、ａ＋ｂ＝２、且つ１≦ａ≦２、且つ１≦ｃ≦１１／２、且つｃ≧−７ｂ／４＋１１／４を満たす酸化物半導体薄膜を基板上に成膜する成膜工程と、成膜工程後、酸化性雰囲気中で１００℃以上３００℃未満の熱処理を施す熱処理工程と、を有する。 （もっと読む）

【課題】ＴＦＴ特性が良好で表示品質や回路配線の層間絶縁性を確保できるＴＦＴアレー基板の製造方法等を提供する。
【解決手段】基材１上への酸化物半導体膜３のパターン形成工程、酸化物半導体膜へのソース電極接続領域３ｓ及びドレイン電極接続領域３ｄの形成工程、酸化物半導体膜を覆うゲート絶縁膜４の形成工程、ゲート絶縁膜にコンタクトホールを開けてソース電極６ｓ及びドレイン電極６ｄをソース電極接続領域及びドレイン電極接続領域に接続するとともに酸化物半導体膜上にゲート絶縁膜を介してゲート電極７を形成し、第１回路配線群１７を形成する工程、ソース電極、ドレイン電極、ゲート電極及び第１回路配線群上に層間絶縁膜１８を形成する工程、層間絶縁膜上に第２回路配線群１９を形成する工程を有し、ゲート絶縁膜４の厚さを１００ｎｍ〜５００ｎｍの範囲とし、層間絶縁膜１８の厚さを１μｍ以上且つゲート絶縁膜４の２倍〜１０倍の厚さとする。 （もっと読む）

【課題】溶液処理可能であり及び／又は周囲環境条件でよい安定性を示す小分子チオフェン化合物を備える装置を提供する。
【解決手段】多くの電極と接触している半導体層を備える電子装置であって、前記半導体層は、少なくとも1個の二価結合、及び、複数のチオフェン単位から成る小分子チオフェン化合物を含む。小分子チオフェン化合物は、化合物が、特定数(平均値でない)のチオフェン単位を持ち、少なくとも約90質量％、又は少なくとも約98質量％の純度を有する。 （もっと読む）

【課題】電子デバイスで好適に用いられるテトラベンゾポルフィリンバナジル錯体の高純度製造法の提供。
【解決手段】テトラビシクロポルフィリン化合物とバナジル化合物の反応を６５℃以上９５℃以下の温度で行う。式（２）の錯体の製造方法。
（もっと読む）

【課題】有機半導体に対する接触抵抗を低減した有機電子素子用電極、及びこれを利用した有機トランジスタ素子を提供することを課題とする。
【解決手段】金属層２４Ａと、金属層２４Ａの表面の少なくとも一部に付着したカーボンナノチューブ２４Ｂと、を有する有機電子素子用電極、及び当該電極を、ソース電極１８、及びドレイン電極２０として適用した有機トランジスタ素子。 （もっと読む）

【課題】良好なノーマリ・オフ動作を可能とすることに加え、アバランシェ耐量が大きく、外部のダイオードを接続することを要せず、確実に安定動作を得ることができる信頼性の高い高耐圧のＨＥＭＴを得る。
【解決手段】化合物半導体積層構造２に形成された電極用リセス２Ｃを、ゲート絶縁膜６を介して電極材料で埋め込むようにゲート電極７を形成すると共に、化合物半導体積層構造２に形成された電極用リセス２Ｄを、少なくとも電極用リセス２Ｄの底面で化合物半導体積層構造２と直接的に接するように電極材料で埋め込み、化合物半導体積層構造２とショットキー接触するフィールドプレート電極８を形成する。 （もっと読む）

【課題】有機半導体材料として使用できるアザペリレン化合物の提供。
【解決手段】下記一般式（Ｉ）で表されるアザペリレン化合物。


（式中、Ｒ１、Ｒ２、Ｒ３及びＲ４のそれぞれは、独立して、Ｈ、非置換又は置換されているアルキル、非置換又は置換されているアルケニル、非置換又は置換されているアルキニル、非置換又は置換されているアリール、ハロゲン、Ｓi（ＲＨ）₃、ＸＲ６から選択されるか、Ｒ１とＲ２、Ｒ２とＲ３、Ｒ３とＲ４の一つ以上が、それらが結合する炭素原子と一緒になって、飽和又は不飽和の、非置換又は置換されている炭素環又は複素環を形成する。） （もっと読む）

【課題】ＤＲＡＭに必要なキャパシタの容量を低減し、高度に集積化したＤＲＡＭを提供する。
【解決手段】分割ビット線型ＤＲＡＭにおいて、サブビット線をワード線の下に形成し、ビット線をワード線の上に形成する。分割ビット方式でサブビット線の寄生容量が低減し、かつ、セルトランジスタのオフ抵抗を必要に応じて高いものとすることによって、キャパシタの容量を通常のＤＲＡＭの１／１０以下とすることができる。このため、スタック型キャパシタであっても、その高さを従来のものの１／１０以下とできるので、その上にビット線を設けることも容易となる。また、セルトランジスタの構造を特殊なものとすることでメモリセルあたりの面積を４Ｆ^２とできる。 （もっと読む）

【課題】本発明は、良質な酸化物半導体のチャネル領域と、チャネル領域の抵抗率よりも低い抵抗率でソース・ドレイン領域にも適用可能な低抵抗領域とが形成され、オン電流、キャリア移動度及び信頼性が高く、ヒステリシス性が小さい良好な電気特性を、工程数を増やすことなく実現できる半導体デバイス及びその製造方法を提供することを目的とする。
【解決手段】酸化物半導体をチャネル材料に用いた半導体デバイスの製造方法であって、
薄膜領域２１と、該薄膜領域よりも膜厚の厚い厚膜領域２２、２３とを有する酸化物半導体膜２０を形成する工程と、
前記酸化物半導体膜にエネルギービームを照射し、前記薄膜領域と前記厚膜領域の抵抗率を膜厚に応じて変化させる工程と、
前記薄膜領域をチャネル領域２１ａとし、前記厚膜領域を低抵抗領域２２ａ、２３ａとして前記半導体デバイスを形成する工程と、を有することを特徴とする。 （もっと読む）