【課題】単層カーボンナノチューブの双極性を単極性に変換し、トップゲート型薄膜トランジスタのチャネルとする薄膜トランジスタの製造方法を提供する。
【解決手段】薄膜トランジスタの製造方法は、（A）基板を準備すること、（B）該基板上に、ソース電極、ドレイン電極、及びSWCNT（単層カーボンナノチューブ）層を形成すること（該ソース電極及び該ドレイン電極は互いに隔てられ、且つ、SWCNT層は、該ソース電極と該ドレイン電極の間に挿入される）、（C）SWCNT層上にゲート酸化物層を形成すること、（D）該ゲート酸化物層を、酸素又は窒素ガスと共に500℃から600℃でアニールすること、及び、（E）該ゲート酸化物層の上にゲート電極を形成することを含む。 （もっと読む）

【課題】印刷可能半導体素子を製造するとともに、印刷可能半導体素子を基板表面上に組み立てるための方法及びデバイス、及び伸張形態で良好な性能が得られる伸縮可能な半導体構造及び伸縮可能な電子デバイスを提供する。
【解決手段】予め歪みが加えられた拡張状態の弾性基板が与えられる。印刷可能な半導体構造の内面の少なくとも一部を、予め歪みが加えられた拡張状態の弾性基板の外面に対して結合される。半導体構造の内面を湾曲させることにより弾性基板を少なくとも部分的に緩和状態へと弛緩させる。湾曲した内面を有する半導体構造が弾性基板から他の基板、好ましくはフレキシブル基板へと転写される。 （もっと読む）

【課題】本発明は、簡便な工程で製造可能な、電荷注入効率に優れた薄膜トランジスタ基板の製造方法を提供することを主目的とする。
【解決手段】本発明は、基板上に金属電極層を形成する金属電極層形成工程と、上記金属電極層の上面に、電子吸引性または電子供与性の官能基を有する表面処理剤で表面処理を行うことにより、表面処理層積層体を形成する表面処理工程と、上記表面処理層積層体をパターニングし、ソース電極およびドレイン電極を形成するパターニング工程と、上記ソース電極および上記ドレイン電極上に有機半導体層を形成する有機半導体層形成工程と、上記有機半導体層上にゲート絶縁層を形成するゲート絶縁層形成工程と、上記ゲート絶縁層上にゲート電極を形成するゲート電極形成工程と、を有することを特徴とする薄膜トランジスタ基板の製造方法を提供することにより、上記目的を達成する。 （もっと読む）

【課題】プロセスの複雑化を招くことなく、サイリスタとしての機能を実現することの出
来る半導体装置を提供することを課題の一とする。
【解決手段】リセット動作及び初期化動作により所定の電位が記憶されたメモリ回路を有
する半導体装置において、トリガー信号の供給に応じて、メモリ回路の書き換えが行われ
る回路を設ける構成とする。そして、メモリ回路の書き換えにより、半導体装置に流れる
電流を負荷に流す構成とすることで、サイリスタとしての機能を実現しうる半導体装置と
する。 （もっと読む）

【課題】歪みチャネルを用いた場合のリーク電流を低減することができ、不良の発生を抑制して歩留まりの向上をはかる。
【解決手段】電界効果トランジスタであって、半導体基板１０上に垂直に形成され、且つ第１の領域が第２の領域よりも高く形成された半導体フィン３１と、第１の領域の両側面にゲート絶縁膜４０を介して設けられたゲート電極５０と、第２の領域に第１の領域の上端よりも低い位置まで設けられた、合金半導体からなるソース・ドレイン下地層６３，７３と、下地層６３，７３上に第１の領域の上部を挟むように設けられた、下地層６３，７３とは格子定数の異なるソース・ドレイン領域６０，７０とを備えている。チャネル領域には応力が付与され、下地層６３，７３は、空乏層が収まる厚さよりも厚く、熱平衡状態で結晶にミスフィット転位が導入される熱平衡臨界膜厚よりも薄く形成されている。 （もっと読む）

【課題】電極からの反射がなく、表示画像が悪化することがないアクティブマトリックス基板を提供する。
【解決手段】本発明のアクティブマトリクス基板は、基板１１０側と反対側に反射防止層１３０が形成された反射防止層１３０が形成された電極（図１４のＡに相当するソースドレイン電極層）と、基板１１０側と反対側に反射防止膜が形成されていない反射防止膜除去電極（図１４のＢに相当するソースドレイン電極層）と、基板１１０上に設けられた親液性領域Ｒと、反射防止膜除去電極とに接するように形成された半導体層１５０と、を有している。 （もっと読む）

【課題】透明酸化物膜を用いた半導体デバイスや回路を提供する。
【解決手段】電子キャリア濃度が１０^１５／ｃｍ^３以上、１０^１８／ｃｍ^３未満である、Ｉｎ―Ｚｎ―Ｇａ酸化物、Ｉｎ―Ｚｎ―Ｇａ―Ｍｇ酸化物、Ｉｎ―Ｚｎ酸化物、Ｉｎ―Ｓｎ酸化物、Ｓｎ−Ｉｎ−Ｚｎ酸化物、Ｉｎ酸化物、Ｚｎ―Ｇａ酸化物、及びＩｎ―Ｇａ酸化物のうちのいずれかである非晶質酸化物を、Ｎ型半導体として用いたＮ型ＴＦＴを含む回路を構成要素としており、前記Ｎ型ＴＦＴは、ゲート電圧無印加時のソース−ドレイン端子間の電流が１０マイクロアンペア未満であり、電界効果移動度が１ｃｍ^２／（Ｖ・秒）超であることを特徴とする集積回路。 （もっと読む）

【課題】低コスト化を図ることができるとともに、動作速度の向上を図ることができるフォトセンサを実現する。
【解決手段】複数の光電変換素子群２０１は行方向（Ｘ方向）に配置され、１つの光電変換素子群２０１は、行方向に対して略直交する列方向（Ｙ方向）に並べられた３つのフォトダイオードＰＤ１〜ＰＤ３を含む。さらに、各フォトダイオードから信号を読み出すための転送トランジスタ（Ｔｒ１〜Ｔｒ３）が設けられる。同一行に属する転送トランジスタのゲート電極（２２４１，２２４２，２２４３）は一体的に形成される。さらに、ソース電極２２３とゲート電極との重なり部分の面積は、ドレイン電極２２２とゲート電極との重なり部分の面積よりも小さい。 （もっと読む）

【課題】配線にＣｕを用いる配線の電気抵抗値とＴＦＴの電気特性値を均一にするアクティブマトリクス型表示装置及びその製造方法を提供する。
【解決手段】基板およびＴＦＴを有する表示装置の製造方法であって、ＴＦＴは、電極および電極近接層を有し、電極は、銅および銅以外の添加元素を含み、以下の工程を含む表示装置の製造方法（Ａ）基板の上に電極および電極近接層が形成される工程、（Ｂ）電極または電極近接層がオゾン水で洗浄される工程、（Ｃ）前記（Ｂ）の工程後の熱処理により、電極と電極近接層との界面に、酸素を含む酸化物膜が形成される工程。 （もっと読む）

【課題】薄い活性層を有する積層基板に形成される横型ＩＧＢＴの特性を改善する。
【解決手段】横型ＩＧＢＴ１は、ｐ型のコレクタ領域４６，４８とｐ型のコレクタウェル領域４４を備えている。コレクタウェル領域４４は、コレクタ領域４６，４８を取り囲んでコレクタ領域４６，４８に接している。コレクタウェル領域４４の不純物濃度は、コレクタ領域４６，４８の不純物濃度よりも薄い。 （もっと読む）

【課題】ソース電極およびドレイン電極からのオーミックコンタクト膜の延在部分の表面を介したリーク電流、およびオーミックコンタクト膜と半導体能動膜との接合側面部での欠陥を介したリーク電流を増大させないことが可能な薄膜トランジスタを提供することにある。
【解決手段】オーソミックコンタクト層８の一方は、電極９，１０の一方に接触して覆われた接触部分８１と、接触部分８１よりも厚さ方向Ｄ２において薄く、厚さ方向Ｄ２から見て電極９，１０の一方からはみ出して電極９，１０の他方へと延在して半導体能動膜７の少なくとも一部７１を避けて覆う延在部分８２とを有する。 （もっと読む）

【課題】折り曲げ耐性が向上したコプレナ型の酸化物半導体を提供し、また、コンタクトホールを精巧に形成するコプレナ型の酸化物半導体の製造方法を提供する。
【解決手段】絶縁性を有する基板と、前記基板上に配置され、チャネル領域及び電極接続領域を有する酸化物半導体層と、前記酸化物半導体層上に配置され、コンタクトホールを有するゲート絶縁層と、前記ゲート絶縁層上に配置されたソース電極、ドレイン電極、及びゲート電極と、を有するコプレナ型の酸化物半導体素子であって、前記ゲート絶縁層は、架橋ポリマーで形成されていることを特徴とするコプレナ型の酸化物半導体素子とその製造方法。 （もっと読む）

【課題】酸化物半導体を用いた半導体装置に安定した電気的特性を付与し、信頼性の高い半導体装置を提供することを目的の一とする。
【解決手段】酸化物半導体層を含むトランジスタの作製工程において、ゲート電極を形成後、インライン装置にて、酸化アルミニウム膜と酸化シリコン膜と酸化物半導体膜を大気暴露することなく連続的に形成し、さらに同インライン装置にて加熱および酸素添加処理を行い、他の酸化アルミニウム膜でトランジスタを覆った後、熱処理を行うことで、水素原子を含む不純物が除去され、且つ、化学量論比を超える酸素を含む領域を有する酸化物半導体膜を形成する。該酸化物半導体膜を用いたトランジスタは、バイアス−熱ストレス試験（ＢＴ）試験前後においてもトランジスタのしきい値電圧の変化量が低減されており、信頼性の高いトランジスタとすることができる。 （もっと読む）

【課題】優れた特性、即ち、十分な導電性が得られ、比較的低温の実用的な条件で製造することができ、組成比の調整によって導電性を制御することが可能な特性を有する新規なｐ型酸化物などの提供。
【解決手段】組成式ｘＡＯ・ｙＣｕ_２Ｏ（ｘとｙはモル比率を表し、０≦ｘ＜１００、かつｘ＋ｙ＝１００である。）で表されるアモルファス酸化物からなり、前記Ａが、Ｍｇ、Ｃａ、Ｓｒ、及びＢａから選択される少なくともいずれかを含むｐ型酸化物である。 （もっと読む）

【課題】電源電圧の供給が停止した後もデータ保持可能な記憶回路の提供、消費電力の低減可能な信号処理回路を提供する。
【解決手段】記憶回路は、トランジスタと、容量素子と、第１の演算回路と、第２の演算回路と、第３の演算回路と、スイッチと、を有し、第１の演算回路の出力端子は、第２の演算回路の入力端子と電気的に接続され、第２の演算回路の入力端子は、スイッチを介して第３の演算回路の出力端子と電気的に接続され、第２の演算回路の出力端子は、第１の演算回路の入力端子と電気的に接続され、第１の演算回路の入力端子は、トランジスタのソース及びドレインの一方と電気的に接続され、トランジスタのソース及びドレインの他方は、容量素子の一対の電極のうちの一方、及び第３の演算回路の入力端子と電気的に接続され、トランジスタのチャネルは酸化物半導体層に形成される。 （もっと読む）

【課題】より安定した電気的特性の酸化インジウム亜鉛でなる酸化物半導体膜を提供する。また、当該酸化物半導体膜を用いることにより、半導体装置に安定した電気的特性を付与し、信頼性の高い半導体装置を提供する。
【解決手段】酸化インジウム亜鉛でなる酸化物半導体膜において、当該酸化物半導体膜は、ａ−ｂ面が酸化物半導体膜表面に概略平行である六方晶の結晶構造と、ａ−ｂ面が該酸化物半導体膜表面に概略平行である菱面体晶の結晶構造と、を有する酸化物半導体膜である。 （もっと読む）

【課題】低いエネルギー付与でπ電子共役化合物を得る製造方法、及びこの技術を利用し、難溶性π電子共役系化合物の連続した薄膜の効率的な製造方法を提供する。更に該薄膜の有機電子デバイスへ応用する。
【解決手段】π電子共役系化合物前駆体（Ｉ）を含む溶媒の塗工液を基材に塗布して形成された塗工膜より、式（II）で示される脱離性置換基を脱離させ（Ｉａ）で示されるπ電子共役系化合物を含有する膜状体を生成することを特徴とする膜状体の製造方法。


［式（Ｉ）、（Ｉａ）、（II）中、ＸおよびＹは水素原子もしくは脱離性置換基を表す。Ｑ_２乃至Ｑ_５はそれぞれ独立して水素原子、ハロゲン原子または、１価の有機基であり、Ｑ_１とＱ_６は水素原子、ハロゲン原子または、前記脱離性置換基以外の一価の有機基である。Ｑ_１乃至Ｑ_６は隣り合った基同士でそれぞれ結合して環を形成していてもよい。］ （もっと読む）

【課題】スパッタリング法を用いて酸化物半導体膜を成膜する際に発生する異常放電を抑制し、酸化物半導体膜を安定かつ再現性よく得ることができるスパッタリングターゲットを提供する。
【解決手段】Ｉｎ、Ｇａ、及びＡｌの割合が下記式（１）及び（２）の原子比となるように原料化合物を混合後、成形体とする工程、及び、前記成形体を、８００℃から焼結温度までの温度範囲を０．１℃／分〜２℃／分の昇温速度で昇温した後、１４５０℃〜１６５０℃に１０〜５０時間保持することにより焼結する工程を含むことを特徴とする焼結体の製造方法。
Ｇａ／（Ｉｎ＋Ｇａ＋Ａｌ）＝０．０１〜０．０８ （１）
Ａｌ／（Ｉｎ＋Ｇａ＋Ａｌ）＝０．０００１〜０．０３ （２） （もっと読む）

【課題】半導体装置において、高電圧の配線層とその下方を横切るように配置された抵抗層との間の絶縁膜の耐圧を確保し、この配線層と抵抗層との間で破壊が起きるのを抑制することを目的とする。
【解決手段】第１半導体領域１０に接続され第２半導体領域１１上を通過するように第３配線層２２が配置されている。第３配線層２２と第２半導体領域１１との間に配置される絶縁膜１４内には、一端が第３配線層２２に接続されると共に、他端が第１半導体領域１１よりも電位の低い制御端子１２に接続され、且つ第３配線層２２とＳＯＩ層２との間において第３配線層２２を少なくとも１回以上横切る構成で抵抗層２５が配置されている。この抵抗層２５は、第３配線層２２を横切る部位の上面が他の部位よりも下方位置となるように段差状に形成されている。 （もっと読む）

【課題】 高いキャリア移動度を与えると共に容易に効率よく有機半導体層を製膜することが可能となるドロップキャスト製膜用溶液を提供する。
【解決手段】 純度９８％以上を有する下記一般式（１）で示されるジチエノベンゾジチオフェン誘導体０．０１〜１０重量％及び炭素数７〜１３の芳香族系炭化水素９９．９９〜９０重量％からなるドロップキャスト製膜用溶液。
【化１】


（ここで、置換基Ｒ^１及びＲ^２は同一又は異なって、炭素数１〜２０のアルキル基を示す。） （もっと読む）