半導体装置の作製方法
【課題】酸化物半導体を用いた半導体装置に安定した電気的特性を付与し、信頼性の高い半導体装置を提供することを目的の一とする。
【解決手段】酸化物半導体層を含むトランジスタの作製工程において、ゲート電極を形成後、インライン装置にて、酸化アルミニウム膜と酸化シリコン膜と酸化物半導体膜を大気暴露することなく連続的に形成し、さらに同インライン装置にて加熱および酸素添加処理を行い、他の酸化アルミニウム膜でトランジスタを覆った後、熱処理を行うことで、水素原子を含む不純物が除去され、且つ、化学量論比を超える酸素を含む領域を有する酸化物半導体膜を形成する。該酸化物半導体膜を用いたトランジスタは、バイアス−熱ストレス試験（ＢＴ）試験前後においてもトランジスタのしきい値電圧の変化量が低減されており、信頼性の高いトランジスタとすることができる。
【解決手段】酸化物半導体層を含むトランジスタの作製工程において、ゲート電極を形成後、インライン装置にて、酸化アルミニウム膜と酸化シリコン膜と酸化物半導体膜を大気暴露することなく連続的に形成し、さらに同インライン装置にて加熱および酸素添加処理を行い、他の酸化アルミニウム膜でトランジスタを覆った後、熱処理を行うことで、水素原子を含む不純物が除去され、且つ、化学量論比を超える酸素を含む領域を有する酸化物半導体膜を形成する。該酸化物半導体膜を用いたトランジスタは、バイアス−熱ストレス試験（ＢＴ）試験前後においてもトランジスタのしきい値電圧の変化量が低減されており、信頼性の高いトランジスタとすることができる。
【発明の詳細な説明】
【技術分野】
【０００１】
半導体装置および半導体装置の作製方法に関する。
【０００２】
なお、本明細書中において半導体装置とは、半導体特性を利用することで機能しうる装置全般を指し、電気光学装置、半導体回路および電子機器は全て半導体装置である。
【背景技術】
【０００３】
絶縁表面を有する基板上に形成された半導体薄膜を用いてトランジスタを構成する技術が注目されている。該トランジスタは集積回路（ＩＣ）や画像表示装置（表示装置）のような電子デバイスに広く応用されている。トランジスタに適用可能な半導体薄膜としてシリコン系半導体材料が広く知られているが、その他の材料として酸化物半導体が注目されている。
【０００４】
例えば、トランジスタの活性層として、電子キャリア濃度が１０１８／ｃｍ３未満であるインジウム（Ｉｎ）、ガリウム（Ｇａ）、および亜鉛（Ｚｎ）を含む非晶質酸化物を用いたトランジスタが開示されている（特許文献１参照）。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００６−１６５５２８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかし、酸化物半導体を有する半導体デバイスにおいて、該酸化物半導体が酸素欠損や水分、水素などを有すると、その電気伝導度が変化する恐れがある。このような現象は、酸化物半導体を用いたトランジスタにとって電気的特性の変動要因となる。
【０００７】
このような問題に鑑み、酸化物半導体を用いた半導体装置に安定した電気的特性を付与し、信頼性の高い半導体装置を提供することを目的の一とする。また、酸化物半導体を有する半導体デバイスのオフ電流が極めて低い（ヨクトアンペア（ｙＡ）レベル）という特性を利用し、新しいエレクトロニクスの分野として、ヨクトロニクス（Ｙｏｃｔｏｒｏｎｉｃｓ（Ｙｏｃｔｏ Ａｍｐｅｒｅ Ｅｌｅｃｔｒｏｎｉｃｓ）、ヨクトアンペアの電流を扱うエレクトロニクス）というものを確立し、提供することを目的の一とする。
【課題を解決するための手段】
【０００８】
酸化物半導体層を含むトランジスタの作製工程において、酸化物半導体層を酸化アルミニウム膜で挟み込むことで、酸化物半導体層からの酸素の離脱を抑制する。また、酸化物半導体膜への熱処理によって水素原子を含む不純物（例えば、水素や水分など）を除去することも可能である。さらには、タクトの速いインライン装置によって当該トランジスタの積層膜を連続的に形成することにより、各層の界面における不純物濃度を極めて低く抑えることが可能になる。これにより、さらに特性の安定したトランジスタを得ることができる。より具体的には、例えば、以下の作製方法とすることができる。
【０００９】
本発明の一態様は、ゲート電極を形成する工程と、第１の酸化アルミニウム膜（ＡｌＯｘ１（ｘ１＞３／２））と第１の酸化アルミニウム膜上の酸化シリコン膜（ＳｉＯｙ（ｙ＞２））よりなるゲート絶縁膜を形成する工程と、ゲート電極と重なるゲート絶縁膜上に酸化物半導体膜を形成する工程と、酸化物半導体膜に電気的に接続されたソース電極層およびドレイン電極層を形成する工程と、第２の酸化アルミニウム膜（ＡｌＯｘ２（ｘ２＞３／２））を酸化物半導体膜上に形成する工程を有し、ゲート絶縁膜と酸化物半導体膜は、第１のインライン装置にて大気暴露させることなく連続的に形成後、第１のインライン装置にて第１の熱処理および加酸素化処理が行われることを特徴とする。
【００１０】
また、本発明の他の一態様は、ゲート電極を形成する工程と、第１の酸化アルミニウム膜（ＡｌＯｘ１（ｘ１＞３／２））と第１の酸化アルミニウム膜上の第１の酸化シリコン膜（ＳｉＯｙ１（ｙ１＞２））よりなるゲート絶縁膜をゲート電極上に形成する工程と、ゲート電極と重なるゲート絶縁膜上に酸化物半導体膜を形成する工程と、酸化物半導体膜に電気的に接続されたソース電極層およびドレイン電極層を形成する工程と、第２の酸化シリコン膜（ＳｉＯｙ２（ｙ２＞２））と第２の酸化シリコン膜上の第２の酸化アルミニウム膜（ＡｌＯｘ２（ｘ２＞３／２））よりなる保護層を酸化物半導体膜上に形成する工程を有し、ゲート絶縁膜と酸化物半導体膜は、第１のインライン装置にて大気暴露させることなく連続的に形成後、第１のインライン装置にて第１の熱処理および加酸素化処理が行われ、保護層は第２のインライン装置にて大気暴露されることなく連続的に形成後、第２のインライン装置にて第２の熱処理が行われることを特徴とする。
【００１１】
また、本発明の他の一態様は、ゲート電極を形成する工程と、第１の酸化アルミニウム膜（ＡｌＯｘ１（ｘ１＞３／２））と第１の酸化アルミニウム膜上の第１の酸化シリコン膜（ＳｉＯｙ１（ｙ１＞２））よりなるゲート絶縁膜をゲート電極上に形成する工程と、ゲート電極と重なるゲート絶縁膜上に酸化物半導体膜を形成する工程と、酸化物半導体膜に電気的に接続されたソース電極層およびドレイン電極層を形成する工程と、第２の酸化シリコン膜（ＳｉＯｙ２（ｙ２＞２））と第２の酸化シリコン膜上の有機物と金属酸化物の混合膜または透明導電酸化膜または窒素を含む酸化物半導体膜である薄膜Ｘと、薄膜Ｘ上の第２の酸化アルミニウム膜（ＡｌＯｘ２（ｘ２＞３／２））よりなる保護層を酸化物半導体膜上に形成する工程を有し、ゲート絶縁膜と酸化物半導体膜は、第１のインライン装置にて大気暴露させることなく連続的に形成後、第１のインライン装置にて第１の熱処理および加酸素化処理が行われ、保護層は第２のインライン装置にて大気暴露されることなく連続的に形成後、第２のインライン装置にて第２の熱処理が行われることを特徴とする。
【００１２】
上記第２の熱処理は、２７５℃以上３２５℃以下にて行われると酸素が離脱しにくい。
【００１３】
また、上記の半導体装置の作製方法の加酸素化処理において、酸化物半導体膜に追加で添加される酸素の深さ方向の濃度のピークを１×１０１８／ｃｍ３以上３×１０２１／ｃｍ３以下とするのが好ましい。
【００１４】
酸化物半導体層を有するトランジスタの作製工程において、酸化物半導体層に対して加酸素化処理（酸素添加処理）を行い、その後、酸化物半導体への水（水素を含む）の侵入防止機能および酸化物半導体からの酸素の脱離防止機能を有する酸化アルミニウム膜を酸化物半導体層上に設けた状態で熱処理を行うことによって、酸化物半導体層内部（バルク中）または、ゲート絶縁膜と酸化物半導体層の界面において、少なくとも一部に、化学量論比をこえる酸素が存在する領域（酸素過剰領域とも表記する）を設けることができる。なお、加酸素化処理によって添加された酸素は、酸化物半導体の格子間に存在する場合もある。
【００１５】
また、酸化物半導体には熱処理による脱水化または脱水素化処理を行い、酸化物半導体内部の水素原子または水などの水素原子を含む不純物を除去し、酸化物半導体層を高純度化するのが好ましい。
【００１６】
開示する発明の一態様である上述の構成の効果は、次のように考えると理解が容易である。ただし、以下の説明は、あくまでも一考察に過ぎないことを付記する。
【００１７】
一般に、酸化物半導体中に含まれる酸素は下記の式（１）で示すような酸化物半導体中の金属元素との結合と脱離の反応を動的に繰り返す。酸素が脱離した金属元素は未結合手を有するため、酸化物半導体内部において、酸素が脱離した箇所では酸素欠損が存在する。
【００１８】
【数１】
【００１９】
開示する発明の一態様に係る酸化物半導体層は、隣接する膜中に過剰の酸素（好ましくは化学量論比より過剰の酸素）を含有することで、当該酸化物半導体層の酸素欠損を直ちに補填することができる。よって、当該酸化物半導体層に存在する酸素欠損に起因するＤＯＳ（ｄｅｎｓｉｔｙ ｏｆ ｓｔａｔｅ）を減少させることが可能となる。例えば、酸化物半導体層が化学量論比に一致した量の酸素を含有する場合のＤＯＳの平均密度が１０１８ｃｍ−３以上１０１９ｃｍ−３以下程度である場合、化学量論比より過剰な酸素を含む酸化物半導体におけるＤＯＳの平均密度は１０１５ｃｍ−３以上１０１６ｃｍ−３以下程度となりうる。
【００２０】
なお、酸化物半導体層を厚くする程、トランジスタのしきい値電圧のばらつきが大きくなる傾向が確認されている。これは、酸化物半導体層の酸素欠陥がしきい値電圧の変動の一因であり、それが厚くなるほど酸素欠陥が増加するためと推測できる。上述のように、開示する発明の一態様に係るトランジスタは、酸化物半導体層と隣接する膜への酸素添加処理によって、酸化物半導体層とその周辺の膜の酸素含有量を増大させているため、上記式（１）の動的な反応によって生じる当該酸化物半導体層の酸素欠陥を直ちに補填することが可能である。よって、開示する発明の一態様に係るトランジスタは、酸素欠陥に起因するドナー準位が形成される時間を短くし、実質的にドナー準位をなくすことができるため、しきい値電圧のばらつきを抑制することができる。
【発明の効果】
【００２１】
酸化物半導体層やそれに隣接する膜に酸素を過剰に含ませるようにして、該酸素が放出されないように酸化アルミニウム膜を酸化物半導体層の上下に設けることにより、酸化物半導体中およびその上下で接する層との界面で欠陥が生成され、また、欠陥が増加することを防ぐことができる。すなわち、酸化物半導体層とそれに隣接する膜に含ませた過剰な酸素が、酸素空孔欠陥を埋めるように作用し、かつ、酸素や水素、水分に対するバリア性の高い酸化アルミニウム膜で酸化物半導体層を挟んでいるので、安定した電気特性を有する信頼性の高い半導体装置を提供することができる。また、インライン装置により、酸化シリコン膜や酸化アルミニウム膜、酸化物半導体膜などを大気暴露することなく連続的に形成できるため、膜界面における不純物（水分や水素など）の濃度を著しく低下させることが可能となる。これにより、安定した電気特性を有する信頼性の高い半導体装置を提供することができる。
【図面の簡単な説明】
【００２２】
【図１】半導体装置の一形態を説明する平面図および断面図。
【図２】半導体装置の作製方法の一形態を説明する図。
【図３】半導体装置の一形態を説明する平面図および断面図。
【図４】本発明に係る、半導体装置の成膜装置のブロック図。
【図５】本発明に係る、半導体装置の成膜装置を説明する図。
【図６】本発明に係る、半導体装置の成膜装置を説明する図。
【図７】半導体装置の一形態を説明する図。
【図８】半導体装置の一形態を説明する図。
【図９】半導体装置の一形態を説明する図。
【図１０】半導体装置の一形態を説明する図。
【図１１】半導体装置の一形態を説明する図。
【図１２】半導体装置の一形態を説明する図。
【図１３】電子機器を示す図。
【図１４】ＳＩＭＳの測定結果を示す図。
【図１５】ＳＩＭＳの測定結果を示す図。
【図１６】ＴＤＳの測定結果を示す図。
【図１７】ＴＤＳの測定結果を示す図。
【発明を実施するための形態】
【００２３】
以下では、本明細書に開示する発明の実施の形態について図面を用いて詳細に説明する。ただし、本明細書に開示する発明は以下の説明に限定されず、その形態および詳細を様々に変更し得ることは、当業者であれば容易に理解される。また、本明細書に開示する発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。
【００２４】
なお、第１、第２として付される序数詞は便宜上用いるものであり、工程順または積層順を示すものではない。また、本明細書において発明を特定するための事項として固有の名称を示すものではない。
【００２５】
（実施の形態１）
本実施の形態では、半導体装置および半導体装置の作製方法の一形態を、図１乃至図３を用いて説明する。本実施の形態では、半導体装置の一例として酸化物半導体層を有するトランジスタを示す。
【００２６】
図１に、半導体装置の例として、ボトムゲート型のトランジスタ４１０の平面図および断面図を示す。図１（Ａ）は平面図であり、図１（Ｂ）および図１（Ｃ）は、図１（Ａ）におけるＡ−Ｂ断面およびＣ−Ｄ断面に係る断面図である。なお、図１（Ａ）では、煩雑になることを避けるため、トランジスタ４１０の構成要素の一部（例えば、酸化シリコン膜４０７ａ、酸化アルミニウム膜４０７ｂなど）を省略している。
【００２７】
図１に示すトランジスタ４１０は、絶縁表面を有する基板４００上に、ゲート電極層４０１、ゲート絶縁膜である酸化アルミニウム膜４０２ａおよび酸化シリコン膜４０２ｂ、酸化物半導体層４０３、ソース電極層４０５ａ、ドレイン電極層４０５ｂおよび絶縁膜である酸化シリコン膜４０７ａおよび酸化アルミニウム膜４０７ｂを含む。
【００２８】
図１に示すトランジスタ４１０において、ゲート絶縁膜は、酸素を過剰に含む酸化アルミニウム膜４０２ａ（ＡｌＯｘ（ｘ＞３／２））と、酸素を過剰に含む酸化シリコン膜４０２ｂ（ＳｉＯｘ（ｘ＞２））の積層である。酸化物半導体層４０３は、酸素添加処理が行われており、酸素過剰領域を有する。酸素添加処理を行うことにより、酸化物半導体層４０３に化学量論比より過剰に酸素を含有させることができるので、トランジスタ４１０の信頼性が高められる。また、酸化アルミニウム膜４０２ａは、当該酸素過剰領域からの酸素脱離を抑制する効果を有する。
【００２９】
また、トランジスタ４１０は、酸素を過剰に含む酸化シリコン膜４０７ａ（ＳｉＯｘ（ｘ＞２））と、酸素を過剰に含む酸化アルミニウム膜４０７ｂ（ＡｌＯｘ（ｘ＞３／２））の積層を有する。酸化アルミニウムは、水分、酸素、その他の不純物を透過させにくいというバリア機能を有しているため、デバイス完成後に水分等の不純物が外部より侵入するのを防ぐことができる。また、酸化物半導体層４０３より酸素が放出されるのを防ぐことができる。この効果は、酸化アルミニウム膜４０２ａおよび酸化アルミニウム膜４０７ｂで酸化物半導体層４０３を挟み込むことでより顕著になる。なお、酸化シリコン膜４０７ａは設けなくてもよい。
【００３０】
また、ゲート絶縁膜もまた、酸素過剰領域を有するのが好ましい。ゲート絶縁膜が酸素過剰領域を有していると、酸化物半導体層４０３からゲート絶縁膜への酸素の移動を防ぐことができ、かつ、酸化シリコン膜４０２ｂから酸化物半導体層４０３への酸素の供給を行うこともできるためである。
【００３１】
なお、トランジスタ４１０上には、さらに絶縁膜が設けられていても良い。また、ソース電極層４０５ａやドレイン電極層４０５ｂと配線とを電気的に接続させるために、酸化シリコン膜４０７ａ、酸化アルミニウム膜４０７ｂなどには開口が形成されていても良い。また、酸化物半導体層４０３の上方に、さらに、第２のゲート電極を有していても良い。
【００３２】
図２（Ａ）乃至図２（Ｄ）にトランジスタ４１０の作製方法の一例を示す。
【００３３】
まず、絶縁表面を有する基板４００上に導電膜を形成した後、フォトリソグラフィ工程によりゲート電極層４０１を形成する。なお、レジストマスクをインクジェット法で形成してもよい。レジストマスクをインクジェット法で形成するとフォトマスクを使用しないため、製造コストを削減できる。
【００３４】
絶縁表面を有する基板４００に使用することができる基板に大きな制限はないが、少なくとも、後の熱処理に耐えうる程度の耐熱性を有していることが必要となる。例えば、バリウムホウケイ酸ガラスやアルミノホウケイ酸ガラスなどのガラス基板、セラミック基板、石英基板、サファイア基板などを用いることができる。また、シリコンや炭化シリコンなどの単結晶半導体基板、多結晶半導体基板、シリコンゲルマニウムなどの化合物半導体基板、ＳＯＩ基板などを適用することもでき、これらの基板上に半導体素子が設けられたものを基板４００として用いてもよい。
【００３５】
また、基板４００として、可撓性基板を用いてもよい。可撓性基板を用いる場合、可撓性基板上に酸化物半導体を含むトランジスタを直接形成してもよいし、他の基板に剥離層を設けて剥離層の上にトランジスタ等を形成した後、形成したトランジスタを剥離層を用いて剥離し、可撓性基板に転置してもよい。
【００３６】
下地膜となる絶縁膜を基板４００とゲート電極層４０１との間に設けてもよい。下地膜は、基板４００からの不純物元素の拡散を防止する機能があり、窒化シリコン膜、酸化シリコン膜、窒化酸化シリコン膜、または酸化窒化シリコン膜から選ばれた一または複数の膜による積層構造により形成することができる。
【００３７】
また、ゲート電極層４０１は、プラズマＣＶＤ法またはスパッタリング法等により、モリブデン、チタン、タンタル、タングステン、アルミニウム、銅、ネオジム、スカンジウム等の金属材料またはこれらを主成分とする合金材料を用いて、単層でまたは積層して形成することができる。
【００３８】
次いで、ゲート電極層４０１上に酸化アルミニウム膜４０２ａをプラズマＣＶＤ法またはスパッタリング法等により形成する。続いて、酸化アルミニウム膜４０２ａ上に酸化シリコン膜４０２ｂをプラズマＣＶＤ法またはスパッタリング法等により形成する。さらに、酸化シリコン膜４０２ｂ上に酸化物半導体膜を形成し、フォトリソ工程などにより島状に加工して酸化物半導体層４０３とする。酸化アルミニウム膜４０２ａから酸化物半導体膜の形成までは連続的に処理すると好ましい。また、酸化物半導体膜形成後、熱処理と酸素添加処理を順に行うとより好ましい（図２（Ａ）参照）。これにより、各膜中の水分や水素の脱離と酸化物半導体層４０３への酸素添加を行うことができる。
【００３９】
また、成膜後の熱処理によって、膜質、酸化物半導体との界面特性が改質される絶縁膜をゲート絶縁膜として用いても良い。いずれにしても、ゲート絶縁膜としての膜質が良好であることは勿論のこと、酸化物半導体との界面準位密度を低減し、良好な界面を形成できるものであれば良い。
【００４０】
なお、ゲート絶縁膜は酸素過剰領域を有すると、酸化物半導体層４０３の酸素欠損を補填することが可能であるため好ましい。
【００４１】
酸化物半導体層４０３は、膜厚２ｎｍ以上２００ｎｍ以下、好ましくは５ｎｍ以上３０ｎｍ以下で形成する。酸化物半導体層４０３は、非単結晶または非晶質であって、以下で示す酸化物を用いることができる。
【００４２】
酸化物半導体には、Ｉｎ、Ｇａ、ＺｎおよびＳｎから選ばれた２種以上を含む金属酸化物材料を用いればよい。例えば、四元系金属酸化物であるＩｎ−Ｓｎ−Ｇａ−Ｚｎ−Ｏ系の材料や、三元系金属酸化物であるＩｎ−Ｇａ−Ｚｎ−Ｏ系の材料、Ｉｎ−Ｓｎ−Ｚｎ−Ｏ系の材料、Ｉｎ−Ａｌ−Ｚｎ−Ｏ系の材料、Ｓｎ−Ｇａ−Ｚｎ−Ｏ系の材料、Ａｌ−Ｇａ−Ｚｎ−Ｏ系の材料、Ｓｎ−Ａｌ−Ｚｎ−Ｏ系の材料や、二元系金属酸化物であるＩｎ−Ｚｎ−Ｏ系の材料、Ｓｎ−Ｚｎ−Ｏ系の材料、Ａｌ−Ｚｎ−Ｏ系の材料、Ｚｎ−Ｍｇ−Ｏ系の材料、Ｓｎ−Ｍｇ−Ｏ系の材料、Ｉｎ−Ｍｇ−Ｏ系の材料、Ｉｎ−Ｇａ−Ｏ系の材料や、単元系金属酸化物であるＩｎ−Ｏ系の材料、Ｓｎ−Ｏ系の材料、Ｚｎ−Ｏ系の材料などを用いればよい。また、上記酸化物半導体にＩｎとＧａとＳｎとＺｎ以外のもの、例えばＳｉＯ２を含ませてもよい。
【００４３】
ここで、例えば、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系の酸化物半導体とは、インジウム（Ｉｎ）、ガリウム（Ｇａ）、亜鉛（Ｚｎ）を有する酸化物半導体、という意味であり、その組成比は問わない。
【００４４】
また、酸化物半導体には、化学式ＩｎＭＯ３（ＺｎＯ）ｍ（ｍ＞０）で表記される材料を用いることができる。ここで、Ｍは、Ｚｎ、Ｇａ、Ａｌ、ＭｎおよびＣｏから選ばれた一または複数の金属元素を示す。例えば、Ｍとして、Ｇａ、ＧａおよびＡｌ、ＧａおよびＭｎ、またはＧａおよびＣｏなどがある。
【００４５】
なお、酸化物半導体としてＩｎ−Ｚｎ−Ｏ系の材料を用いる場合、用いるターゲットの組成比は、原子数比で、Ｉｎ：Ｚｎ＝５０：１〜１：２（モル比に換算するとＩｎ２Ｏ３：ＺｎＯ＝２５：１〜１：４）、好ましくはＩｎ：Ｚｎ＝２０：１〜１：１（モル比に換算するとＩｎ２Ｏ３：ＺｎＯ＝１０：１〜１：２）、さらに好ましくはＩｎ：Ｚｎ＝１５：１〜１．５：１（モル比に換算するとＩｎ２Ｏ３：ＺｎＯ＝１５：２〜３：４）とする。例えば、Ｉｎ−Ｚｎ−Ｏ系の酸化物半導体の形成に用いるターゲットは、原子数比がＩｎ：Ｚｎ：Ｏ＝Ｘ：Ｙ：Ｚのとき、Ｚ＞１．５Ｘ＋Ｙとする。
【００４６】
また、酸化物半導体は、単結晶、多結晶（ポリクリスタルともいう。）または非晶質などの状態をとる。
【００４７】
好ましくは、酸化物半導体膜は、ＣＡＡＣ−ＯＳ（Ｃ Ａｘｉｓ Ａｌｉｇｎｅｄ Ｃｒｙｓｔａｌｌｉｎｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）膜とする。
【００４８】
ＣＡＡＣ−ＯＳ膜は、完全な単結晶ではなく、完全な非晶質でもない。ＣＡＡＣ−ＯＳ膜は、非晶質相に結晶部および非晶質部を有する結晶−非晶質混相構造の酸化物半導体膜である。なお、当該結晶部は、一辺が１００ｎｍ未満の立方体内に収まる大きさであることが多い。また、透過型顕微鏡（ＴＥＭ：Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）による観察像では、ＣＡＡＣ−ＯＳ膜に含まれる非晶質部と結晶部との境界は明確ではない。また、ＴＥＭによってＣＡＡＣ−ＯＳ膜には粒界（グレインバウンダリーともいう。）は確認できない。そのため、ＣＡＡＣ−ＯＳ膜は、粒界に起因する電子移動度の低下が抑制される。
【００４９】
ＣＡＡＣ−ＯＳ膜に含まれる結晶部は、ｃ軸がＣＡＡＣ−ＯＳ膜の被形成面の法線ベクトルまたは表面の法線ベクトルに平行な方向に揃い、かつ、ａｂ面に垂直な方向から見て三角形状または六角形状の原子配列を有し、ｃ軸に垂直な方向から見て金属原子が層状または金属原子と酸素原子とが層状に配列している。なお、異なる結晶部間で、それぞれａ軸およびｂ軸の向きが異なっていてもよい。本明細書において、単に垂直と記載する場合、８５°以上９５°以下の範囲も含まれることとする。また、単に平行と記載する場合、−５°以上５°以下の範囲も含まれることとする。
【００５０】
なお、ＣＡＡＣ−ＯＳ膜において、結晶部の分布が一様でなくてもよい。例えば、ＣＡＡＣ−ＯＳ膜の形成過程において、酸化物半導体膜の表面側から結晶成長させる場合、被形成面の近傍に対し、表面の近傍では結晶部の占める割合が高くなることがある。また、ＣＡＡＣ−ＯＳ膜へ不純物を添加することにより、当該不純物添加領域において結晶部が非晶質化することもある。
【００５１】
ＣＡＡＣ−ＯＳ膜に含まれる結晶部のｃ軸は、ＣＡＡＣ−ＯＳ膜の被形成面の法線ベクトルまたは表面の法線ベクトルに平行な方向に揃うため、ＣＡＡＣ−ＯＳ膜の形状（被形成面の断面形状または表面の断面形状）によっては互いに異なる方向を向くことがある。なお、結晶部のｃ軸の方向は、ＣＡＡＣ−ＯＳ膜が形成されたときの被形成面の法線ベクトルまたは表面の法線ベクトルに平行な方向となる。結晶部は、成膜することにより、または成膜後に熱処理などの結晶化処理を行うことにより形成される。
【００５２】
ＣＡＡＣ−ＯＳ膜を用いたトランジスタは、可視光や紫外光の照射による電気特性の変動を低減することが可能である。よって、当該トランジスタは、信頼性が高い。
【００５３】
酸化物半導体膜は、スパッタリング法、分子線エピタキシー法、原子層堆積法またはパルスレーザー蒸着法により形成する。ここでは、スパッタリング法により形成することができる。
【００５４】
酸化物半導体膜をＣＡＡＣ−ＯＳ膜とする際には、基板４００を加熱しながら酸化物半導体膜を形成すればよく、基板４００を加熱する温度としては、１５０℃以上４５０℃以下とすればよく、好ましくは基板温度が２００℃以上３５０℃以下とする。なお、酸化物半導体膜の形成時に、基板を加熱する温度を高くすることで、非晶質な部分に対して結晶部分の占める割合の多いＣＡＡＣ−ＯＳ膜とすることができる。
【００５５】
スパッタリング法により酸化物半導体膜を形成する際、できる限り酸化物半導体膜に含まれる水素濃度を低減させることが好ましい。水素濃度を低減させるには、スパッタリング装置の処理室内に供給する雰囲気ガスとして、水素、水、水酸基または水素化物などの不純物が除去された高純度の希ガス（代表的にはアルゴン）、酸素、および希ガスと酸素との混合ガスを適宜用いる。このときの酸素分圧は高いほうが好ましく、雰囲気ガスを全て酸素にしてもよい。さらには、該処理室の排気は、水の排気能力の高いクライオポンプまたは水素の排気能力の高いスパッタイオンポンプを用いればよい。
【００５６】
また、ゲート絶縁膜および酸化物半導体膜は、大気解放することなく連続的に形成する。ゲート絶縁膜を形成する面またはゲート絶縁膜表面は、できるだけ平坦であることが好ましい。これにより、酸化物半導体膜のＣＡＡＣ−ＯＳ膜化を容易にできる。このような面の平坦度は、算術平均粗さ（Ｒａ）で１ｎｍ以下、好ましくは０．５ｎｍ以下とすればよい。例えば、基板４００上に設けられたゲート電極層４０１の表面に付着した水素を含む不純物を、熱処理またはプラズマ処理で除去した後、大気に解放することなくゲート絶縁膜を形成し、続けて大気に解放することなく酸化物半導体膜を形成する。このようにすることで、ゲート電極層４０１の表面に付着した水素を含む不純物を低減し、また、ゲート電極層４０１と酸化アルミニウム膜４０２ａとの界面、および、酸化シリコン膜４０２ｂと酸化物半導体膜との界面に、大気成分が付着することを抑制できる。その結果、電気特性が良好で、信頼性の高いトランジスタ４１０を作製することができる。
【００５７】
酸化物半導体膜を形成後、熱処理（第１の熱処理）を行うことが望ましい。この第１の熱処理によって酸化物半導体膜中の、過剰な水素（水や水酸基を含む）を除去し、酸化物半導体膜の構造を整え、エネルギーギャップ中の欠陥準位を低減することができる。第１の熱処理の温度は、２５０℃以上７００℃以下、好ましくは４５０℃以上６００℃以下、かつ、基板の歪み点未満とする。
【００５８】
熱処理は、例えば、抵抗発熱体などを用いた電気炉に被処理物を導入し、窒素雰囲気下、４５０℃、１時間の条件で行うことができる。この間、酸化物半導体膜は大気に触れさせず、水や水素の混入が生じないようにする。
【００５９】
熱処理装置は電気炉に限られず、加熱されたガスなどの媒体からの熱伝導、または熱輻射によって、被処理物を加熱する装置を用いても良い。例えば、ＬＲＴＡ（Ｌａｍｐ Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置、ＧＲＴＡ（Ｇａｓ Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置等のＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置を用いることができる。ＬＲＴＡ装置は、ハロゲンランプ、メタルハライドランプ、キセノンアークランプ、カーボンアークランプ、高圧ナトリウムランプ、高圧水銀ランプなどのランプから発する光（電磁波）の輻射により、被処理物を加熱する装置である。ＧＲＴＡ装置は、高温のガスを用いて熱処理を行う装置である。ガスとしては、アルゴンなどの希ガス、または窒素のような、熱処理によって被処理物と反応しない不活性気体が用いられる。
【００６０】
例えば、第１の熱処理として、熱せられた不活性ガス雰囲気中に被処理物を投入し、数分間熱した後、当該不活性ガス雰囲気から被処理物を取り出すＧＲＴＡ処理を行ってもよい。ＧＲＴＡ処理を用いると短時間での高温熱処理が可能となる。また、被処理物の耐熱温度を超える温度条件であっても適用が可能となる。
【００６１】
なお、不活性ガス雰囲気としては、窒素、または希ガス（ヘリウム、ネオン、アルゴン等）を主成分とする雰囲気であって、水、水素などが含まれない雰囲気を適用するのが望ましい。例えば、熱処理装置に導入する窒素や、ヘリウム、ネオン、アルゴン等の希ガスの純度を、６Ｎ（９９．９９９９％）以上、好ましくは７Ｎ（９９．９９９９９％）以上（すなわち、不純物濃度が１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下）とする。
【００６２】
ところで、上述の熱処理（第１の熱処理）には水素や水などを除去する効果があるから、当該熱処理を、脱水化処理や、脱水素化処理などと呼ぶこともできる。このような脱水化処理、脱水素化処理は、一回に限らず複数回行っても良い。なお、第１の熱処理中に、不活性ガスを酸素を含むガスに切り替えても良い。酸素を含む雰囲気において第１の熱処理を行うことで、酸素欠損に起因するエネルギーギャップ中の欠陥準位を低減することができ、酸化物半導体層をよりｉ型化または実質的にｉ型化にすることができる。
【００６３】
次に、酸化物半導体層４０３に酸素４２１の添加処理を行い、酸素過剰領域を形成する（図２（Ａ）参照）。酸素添加処理を行うことにより、酸素４２１を酸化物半導体膜に供給して、酸化シリコン膜４０２ｂ中、酸化シリコン膜４０２ｂと酸化物半導体層４０３との界面、酸化物半導体層４０３中、または酸化物半導体層４０３と後に形成する酸化シリコン膜４０７ａとの界面の少なくとも一部に酸素過剰領域を形成する。酸化物半導体層４０３に酸素過剰領域を形成することで、酸素欠損を直ちに補填することができる。これによって、酸化物半導体層４０３中の電荷捕獲中心を低減することができる。
【００６４】
酸素添加処理によって酸化物半導体層４０３の酸素の含有量を、酸化物半導体層４０３の化学量論比を超える程度とする。例えば、当該酸素添加処理により酸化物半導体層４０３に添加される酸素の深さ方向の濃度のピークを１×１０１８／ｃｍ３以上３×１０２１／ｃｍ３以下とするのが好ましい。添加される酸素４２１は、酸素ラジカル、酸素原子、および／または酸素イオンを含む。なお、酸素過剰領域は、酸化物半導体層４０３の一部（界面も含む）に存在していればよい。
【００６５】
なお、酸化物半導体において、酸素は主たる成分材料の一つである。このため、酸化物半導体中の酸素濃度を、ＳＩＭＳ（Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）などの方法を用いて、正確に見積もることは難しい。つまり、酸化物半導体に酸素が意図的に添加されたか否かを判別することは困難であるといえる。
【００６６】
ところで、酸素には１６Ｏの他に１７Ｏや１８Ｏといった同位体が存在し、自然界における１７Ｏや１８Ｏの存在比率はそれぞれ酸素原子全体の０．０３７％、０．２０４％程度であることが知られている。つまり、酸化物半導体中におけるこれら同位体の濃度は、ＳＩＭＳなどの方法によって見積もることができる程度になるから、これらの濃度を測定することで、酸化物半導体中の酸素濃度をより正確に見積もることが可能な場合がある。よって、これらの濃度を測定することで、酸化物半導体に意図的に酸素が添加されたか否かを判別しても良い。
【００６７】
また、酸化物半導体に添加される（含まれる）酸素４２１の一部は酸素の未結合手を酸化物半導体中で有していてもよい。未結合手を有することにより、酸化物半導体中に残存しうる水素と結合して、水素を固定化（非可動イオン化）することができるためである。
【００６８】
添加される酸素（酸素ラジカル、酸素原子、および／または酸素イオン）は、酸素を含むガスを用いてプラズマ発生装置により供給されてもよいし、またはオゾン発生装置により供給されてもよい。より具体的には、例えば、半導体装置に対してエッチング処理を行うための装置や、レジストマスクに対してアッシングを行うための装置などを用いて酸素４２１を発生させ、酸化物半導体膜へ酸素添加処理を行うことができる。
【００６９】
また、イオンドーピング法やイオンインプランテーション法を用いて酸化物半導体膜、該酸化物半導体膜側のゲート絶縁膜である酸化シリコン膜４０２ｂに酸素を添加してもよい。酸化物半導体膜に酸素過剰領域を形成することで、酸素欠損を直ちに補填することができ、また、酸化シリコン膜４０２ｂに酸素過剰領域を形成することで、後の加熱処理において酸化物半導体膜に酸素を供給することができる。なお、酸化シリコン膜４０２ｂに接する酸化アルミニウム膜４０２ａは、水分、酸素、その他の不純物を透過させにくいというバリア機能を有しているため、酸化シリコン膜４０２ｂの過剰酸素を酸化物半導体膜に供給することができる。
【００７０】
次いで、ソース電極層およびドレイン電極層（これと同じ層で形成される配線を含む）となる導電膜を形成し、これを加工してソース電極層４０５ａおよびドレイン電極層４０５ｂとする（図２（Ｂ）参照）。
【００７１】
ソース電極層４０５ａおよびドレイン電極層４０５ｂに用いる導電膜としては、後の熱処理工程に耐えられる材料を用いる。例えば、Ａｌ、Ｃｒ、Ｃｕ、Ｔａ、Ｔｉ、Ｍｏ、Ｗから選ばれた元素を含む金属膜、または上述した元素を成分とする金属窒化物膜（窒化チタン膜、窒化モリブデン膜、窒化タングステン膜）等を用いることができる。また、Ａｌ、Ｃｕなどの金属膜の下側または上側の一方または双方にＴｉ、Ｍｏ、Ｗなどの高融点金属膜またはそれらの金属窒化物膜（窒化チタン膜、窒化モリブデン膜、窒化タングステン膜）を積層させた構成としても良い。また、ソース電極層、およびドレイン電極層に用いる導電膜としては、導電性の金属酸化物で形成しても良い。導電性の金属酸化物としては酸化インジウム（Ｉｎ２Ｏ３）、酸化スズ（ＳｎＯ２）、酸化亜鉛（ＺｎＯ）、酸化インジウム酸化スズ（Ｉｎ２Ｏ３−ＳｎＯ２、ＩＴＯと略記する）、酸化インジウム酸化亜鉛（Ｉｎ２Ｏ３−ＺｎＯ）またはこれらの金属酸化物材料に酸化シリコンを含ませたものを用いることができる。
【００７２】
なお、導電膜のエッチングの際に、酸化物半導体層４０３がエッチングされ、分断することのないようエッチング条件を最適化することが望まれる。しかしながら、導電膜のみをエッチングし、酸化物半導体層４０３を全くエッチングしないという条件を得ることは難しく、溝部（凹部）を有する酸化物半導体層４０３となることもある。
【００７３】
次いで、ソース電極層４０５ａおよびドレイン電極層４０５ｂを覆い、酸化物半導体層４０３の一部と接する絶縁膜を形成する。絶縁膜の形成前に、脱水や脱水素などを目的として酸化物半導体層４０３を、例えば、２００℃以上４５０℃以下の温度で熱処理してもよい。
【００７４】
絶縁膜は酸素を過剰に含む酸化シリコン膜４０７ａ（ＳｉＯｘ（ｘ＞２））と酸素を過剰に含む酸化アルミニウム膜４０７ｂ（ＡｌＯｘ（ｘ＞３／２））の積層である。酸化シリコン膜４０７ａの厚さは、例えば、４００ｎｍとする。酸化アルミニウムは、水分、酸素、その他の不純物を透過させにくいというバリア機能を有しているため、デバイス完成後に水分等の不純物が外部より侵入するのを防ぐことができる。また、酸化物半導体層４０３より酸素が放出されるのを防ぐことができる。この効果は、酸化アルミニウム膜４０２ａと酸化アルミニウム膜４０７ｂで酸化物半導体層４０３を挟み込むことでより顕著になる。なお、酸化シリコン膜４０７ａは設けなくてもよい。
【００７５】
酸化シリコン膜４０７ａおよび酸化アルミニウム膜４０７ｂは、それぞれ少なくとも１ｎｍ以上の膜厚とし、スパッタ法など、当該膜に水、水素等の不純物を混入させない方法を適宜用いて形成することができる。酸化シリコン膜４０７ａおよび酸化アルミニウム膜４０７ｂに水素が含まれると、その水素の酸化物半導体層４０３への侵入、または水素による酸化物半導体層４０３中の酸素の引き抜き、が生じ酸化物半導体層４０３のバックチャネルが低抵抗化（Ｎ型化）してしまい、寄生チャネルが形成されるおそれがある。よって、酸化シリコン膜４０７ａおよび酸化アルミニウム膜４０７ｂはできるだけ水素を含まない膜になるように、形成時に水素を用いないことが重要である。
【００７６】
酸化シリコン膜４０７ａおよび酸化アルミニウム膜４０７ｂを形成する際に用いるスパッタガスは水素、水、水酸基または水素化物などの不純物が除去された高純度ガスを用いることが好ましい。
【００７７】
その後、熱処理（第２の熱処理）を行う。該熱処理の温度は、好ましくは２００℃以上６５０℃以下、より好ましくは４５０℃以上６５０℃以下または基板の歪み点未満、より好ましくは２７５℃以上３２５℃以下とする。該熱処理は、窒素、酸素、超乾燥空気（水の含有量が２０ｐｐｍ以下、好ましくは１ｐｐｍ以下、より好ましくは１０ｐｐｂ以下の空気）、または希ガス（アルゴン、ヘリウムなど）の雰囲気下で行えばよいが、上記窒素、酸素、超乾燥空気、または希ガス等の雰囲気に水、水素などが含まれないことが好ましい。また、加熱処理装置に導入する窒素、酸素、または希ガスの純度を、６Ｎ（９９．９９９９％）以上好ましくは７Ｎ（９９．９９９９９％）以上（即ち不純物濃度を１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下）とすることが好ましい。
【００７８】
以上の工程で、酸素欠損の形成を抑制した酸化物半導体層４０３を形成することができる。なお、第２の熱処理によって、酸化物半導体を構成する主成分材料の一つである酸素を、酸素を含有する絶縁膜である酸化シリコン膜４０２ｂ、酸化シリコン膜４０７ａより酸化物半導体層４０３へ供給してもよい。また、酸化物半導体層４０３をＣＡＡＣ−ＯＳ膜とした場合、酸素添加処理によって酸化物半導体層４０３中に含まれる結晶構造が乱されて非晶質化することがあるが、酸素添加処理後に熱処理を行うことによって、再度、結晶化することが可能である。
【００７９】
なお、熱処理（第２の熱処理）のタイミングは、本実施の形態の構成に限定されないが、該熱処理は、少なくとも酸化アルミニウム膜４０７ｂの形成後に行う必要がある。酸化アルミニウム膜は、水素、水分などの不純物、および酸素の両方に対して膜を透過させない遮断効果（ブロック効果）が高く、酸化アルミニウム膜４０７ｂの形成後に熱処理を行うことで、酸化物半導体層４０３からの酸素の放出を防止することができるためである。
【００８０】
上述のように、第１の熱処理と第２の熱処理の少なくとも一方を適用することで、酸化物半導体層４０３を、その主成分以外の不純物が極力含まれないように高純度化することができる。高純度化された酸化物半導体層４０３中にはドナーに由来するキャリアが極めて少なく（ゼロに近い）、キャリア濃度は１×１０１４／ｃｍ３未満、好ましくは１×１０１２／ｃｍ３未満、さらに好ましくは１×１０１１／ｃｍ３未満である。
【００８１】
以上の工程でトランジスタ４１０が形成される（図２（Ｄ）参照）。トランジスタ４１０は、酸素添加処理によって酸素過剰領域を作製することで、酸化物半導体層４０３中または界面における酸素欠損の形成を抑制し、酸素欠損に起因するエネルギーギャップ中のドナー準位を低減する、または実質的になくすことができる。また、酸素添加処理、またはその後の熱処理によって、酸化物半導体層４０３へと酸素を供給することで、酸化物半導体層４０３の酸素欠損を補填することができる。また、該供給された酸素によって、酸化物半導体層４０３中に残留する水素イオンを固定化しうる。よって、トランジスタ４１０は、電気的特性変動が抑制されており、電気的に安定である。
【００８２】
また、トランジスタ４１０は、脱水化または脱水素化を目的とする熱処理を行うことが好ましく、該熱処理によって、水素、水、水酸基または水素化物（水素化合物ともいう）などの不純物を酸化物半導体膜より意図的に排除し、高純度化し、ｉ型（真性）化された酸化物半導体層４０３を含むトランジスタとすることができる。高純度化された酸化物半導体層４０３中にはキャリアが極めて少ない（ゼロに近い）。
【００８３】
図３に、本実施の形態に係るトランジスタの別の構成例を示す。図３（Ａ）はトランジスタ４２０の平面図であり、図３（Ｂ）および図３（Ｃ）は、図３（Ａ）におけるＥ−Ｆ断面およびＧ−Ｈ断面に係る断面図である。なお、図３（Ａ）では、煩雑になることを避けるため、トランジスタ４２０の構成要素の一部（例えば、酸化シリコン膜４０７ａ、酸化アルミニウム膜４０７ｂなど）を省略している。
【００８４】
図３に示すトランジスタ４２０は、図１に示すトランジスタ４１０と同様に、絶縁表面を有する基板４００上に、ゲート電極層４０１、ゲート絶縁膜である酸化アルミニウム膜４０２ａおよび酸化シリコン膜４０２ｂ、酸化物半導体層４０３、ソース電極層４０５ａ、ドレイン電極層４０５ｂおよび絶縁膜である酸化シリコン膜４０７ａおよび酸化アルミニウム膜４０７ｂを含む。
【００８５】
図３に示すトランジスタ４２０と図１に示すトランジスタ４１０との相違の一は、ゲート電極層４０１の上に、ゲート電極層４０１ａを有することである。ゲート電極層４０１ａの形成方法および材料等は、ゲート電極層４０１を参酌することができる。
【００８６】
なお、ゲート電極層とゲート絶縁膜との間に、ゲート絶縁膜に接する材料層として、窒素を含むＩｎ−Ｇａ−Ｚｎ−Ｏ膜や、窒素を含むＩｎ−Ｓｎ−Ｏ膜や、窒素を含むＩｎ−Ｇａ−Ｏ膜や、窒素を含むＩｎ−Ｚｎ−Ｏ膜や、窒素を含むＳｎ−Ｏ膜や、窒素を含むＩｎ−Ｏ膜や、金属窒化膜（ＩｎＮ、ＺｎＮなど）を設けることが好ましい。これらの膜は５ｅＶ、好ましくは５．５ｅＶ以上の仕事関数を有し、トランジスタの電気特性のしきい値電圧をプラスにすることができ、所謂ノーマリーオフのスイッチング素子を実現できる。例えば、窒素を含むＩｎ−Ｇａ−Ｚｎ−Ｏ膜を用いる場合、少なくとも酸化物半導体層４０３より高い窒素濃度、具体的には７原子％以上の窒素を含むＩｎ−Ｇａ−Ｚｎ−Ｏ膜を用いる。その他の詳細については、トランジスタ４１０についての説明を参酌することができる。
【００８７】
図３に示す構成を採用した場合にも、図１に示す構成を採用した場合と同様の効果を得ることができる。
【００８８】
本実施の形態で示すトランジスタは、酸素添加処理によって酸化物半導体層の酸素の含有量を増やし、酸素欠損を減少させることで、電気的バイアスストレスや熱ストレスに起因する劣化を抑制し、光による劣化を低減することができる。また、酸素添加処理によって、酸化物半導体層に隣接するゲート絶縁層に酸素過剰領域を形成することによって、酸化物半導体層中の酸素欠損を補填することが可能である。さらに、酸素を過剰に含んだ酸化アルミニウム膜により、酸化物半導体層を挟み込むことにより、酸素の減少を顕著に抑えることが可能となる。また、先に言及した熱処理は、水素、水、水酸基または水素化物（水素化合物ともいう）などの水素原子を含む不純物を酸化物半導体より排除するため、高純度化およびｉ型（真性）化された酸化物半導体層を得ることができ、しきい値電圧などの電気的特性変動が抑制され、電気的に安定なトランジスタとすることができる。
【００８９】
以上示したように、本実施の形態によって安定した電気的特性を有する酸化物半導体を用いた半導体装置を提供することができる。また、信頼性の高い半導体装置を提供することができる。
【００９０】
以上、本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適宜組み合わせて用いることができる。
【００９１】
（実施の形態２）
本実施の形態では、実施の形態１に示した半導体装置の酸化物半導体層等を形成する成膜装置の一例について、図４乃至図６を用いて説明する。なお、実施の形態１と同一部分または同様な機能を有する部分、および工程は、実施の形態１と同様に行うことができ、繰り返しの説明は省略する。また、同じ箇所の詳細な説明は省略する。
【００９２】
図４（Ａ）は、本実施の形態で説明する成膜装置の構成を説明するブロック図である。
【００９３】
成膜装置は、ロード室１０１、第１の成膜室１１１、第２の成膜室１１２、第３の成膜室１１３、加熱室１１４、加酸素化処理室１１５、およびアンロード室１０２が順に接続される。なお、今後、ロード室１０１、アンロード室１０２を除く各部屋について、それぞれを区別して説明する必要のないときは総称して処理室と呼ぶこともある。当該成膜装置は搬送ロボットを有さず、ベルトコンベアのように順次各処理室に基板を搬送するもので、インライン装置とも呼称される。
【００９４】
ロード室１０１に搬入された基板１００は、移動手段によって、第１の成膜室１１１、第２の成膜室１１２、と順次、加酸素化処理室１１５まで送られたのち、アンロード室１０２に搬送される。各処理室では、必ずしも処理を行う必要はなく、工程を省きたい場合は適宜、処理をせずに次の処理室に基板を搬送することもできる。
【００９５】
ロード室１０１は、装置外から成膜装置に基板の搬入を行う機能を有する。例えば、ロード室１０１は、水平な状態の基板１００を水平面に対して立てる機構を有していてもよい。
【００９６】
一例として、アンロード室１０２は、ロード室１０１とは逆に、立てた状態の基板１００を水平の状態に寝かせる機構を有していてもよい。処理を終え、移動手段によってアンロード室１０２に搬入された基板１００は、アンロード室１０２にて立てた状態から水平方向な状態とされ、その後、装置外へ基板１００が搬出される。勿論、基板１００を立てたままロード室１０１に基板１００を搬入してもよいし、基板１００を水平のまま各処理室で処理を行ってもよい。
【００９７】
基板１００を各処理室において立てる場合には、基板１００は、ロード室１０１から、各処理室で処理を終えてアンロード室１０２に搬出されるまでの間、基板１００の成膜面と鉛直方向との成す角が１°以上、３０°以内、好ましくは５°以上１５°以内に収まるように保持される。このように、基板１００を鉛直方向から僅かに傾けることにより、装置の床面積、所謂フットプリントを小さくすることができ、基板サイズが、例えば、第１１世代、第１２世代などへ大型化すればするほどクリーンルーム等の設計の容易さやコストの面においても有効である。さらに、基板１００を鉛直方向から僅かだけ傾けることにより、基板１００に付着するごみ、パーティクルを低減できるため好ましい。
【００９８】
ロード室１０１、およびアンロード室１０２のそれぞれは、室内を真空にする排気手段と、真空状態から大気圧する際に用いるガス導入手段とを有する。ガス導入手段から導入されるガスは、空気、若しくは窒素や希ガスなどの不活性ガスなどを適宜用いればよい。
【００９９】
また、ロード室１０１は、基板１００を予備加熱するための加熱手段を有していても良い。排気動作と並行して基板１００に対して予備加熱を行うことで、基板１００に吸着するガス等の不純物（水、水酸基などを含む）を脱離させることができるため好ましい。排気手段としては、例えば、クライオポンプ、イオンポンプ、チタンサブリメーションポンプなどの吸着型の真空ポンプ、或いは、ターボ分子ポンプにコールドトラップを加えたものを用いると良い。
【０１００】
ロード室１０１、アンロード室１０２、およびそれぞれの処理室は、ゲートバルブを介して連結されている。したがって、基板１００が処理を終えて次の処理室へ移る際には、ゲートバルブを開けて基板１００が搬入される。なお、このゲートバルブは、処理室間において必要でなければ設けなくても良い。また、それぞれの処理室には、排気手段、圧力調整手段、ガス導入手段などを有し、処理していない状態であっても常に減圧清浄な状態に保つことができる。ゲートバルブによって各処理室が隔離されることにより、他の処理室からの汚染を抑制することができる。
【０１０１】
また、成膜装置の各室は必ずしも一直線上に配置する必要はなく、例えば、途中で折ったり、曲げたりしてもよいし、必要であれば分岐しても構わない。
【０１０２】
次に、第１の成膜室１１１、第２の成膜室１１２、および第３の成膜室１１３において、これらに共通する構成について説明する。また、その後、加熱室１１４および加酸素化処理室１１５についても同様に、これらに共通する部分について説明する。最後に、それぞれの処理室における特徴についての説明を行う。
【０１０３】
第１乃至第３までの成膜室はスパッタリング装置またはＣＶＤ装置が配置される。
【０１０４】
上記成膜室で用いるスパッタリング装置には、例えば、マイクロ波スパッタリング法、ＲＦプラズマスパッタリング法、ＡＣスパッタリング法、もしくはＤＣスパッタリング法などのスパッタリング装置を用いることができる。
【０１０５】
ここで、ＤＣスパッタリング法を適用した成膜室の一例について図５を用いて説明する。ＤＣスパッタリング法を適用した成膜室１５４について、図５（Ａ）に基板１００の進行方向に対して垂直方向の断面模式図を、また、図５（Ｂ）に、進行方向に対して平行且つ水平な断面の断面模式図を示す。
【０１０６】
まず、基板１００は、成膜面と鉛直方向との成す角が少なくとも１°以上３０°以内、好ましくは５°以上１５°以内に収まるように、基板支持部１４１によって固定されている。基板支持部１４１は移動手段１４３に固定されている。移動手段１４３は、処理中に基板１００が動かないよう、基板支持部１４１を固定しておくだけでなく、基板１００を図５（Ｂ）中の破線に沿った方向（矢印に示す方向）に移動可能であり、ロード室１０１、アンロード室１０２、および各処理室において、基板１００の搬入出を行う機能も有する。
【０１０７】
成膜室１５４には、ターゲット１５１および、防着板１５３が基板１００に平行になるように配置される。ターゲット１５１と基板１００とを平行に配置することにより、ターゲットとの距離が異なることに起因するスパッタ膜の膜厚や、スパッタ膜の段差に対するカバレッジなどのばらつきなどをなくすことができる。
【０１０８】
また、成膜室１５４は、基板支持部１４１の背面に位置するように、基板加熱手段１５５を有していても良い。基板加熱手段１５５により、基板１００を加熱しながら成膜処理を施すことができる。基板加熱手段１５５としては、例えば、抵抗加熱ヒータや、ランプヒータなどを用いることができる。なお、基板加熱手段１５５は必要でなければなくすこともできる。
【０１０９】
成膜室１５４は、圧力調整手段１５７を有し、成膜室１５４内を所望の圧力に減圧することができる。圧力調整手段に用いる排気装置としては、例えば、クライオポンプ、イオンポンプ、チタンサブリメーションポンプなどの吸着型の真空ポンプ、或いは、ターボ分子ポンプにコールドトラップを加えたものを用いると良い。
【０１１０】
また、成膜室１５４は成膜ガス等を導入するためのガス導入手段１５９を有する。例えば、希ガスを主成分としたガスに酸素を添加したガスを導入して反応性スパッタリング法による成膜を行うことにより、酸化膜を形成することができる。さらに、ガス導入手段１５９から導入されるガスは、水素や水、水酸化物などの不純物が低減された高純度ガスを導入することができる。例えば、酸素、窒素、希ガス（代表的にはアルゴン）、またはこれらの混合ガスを導入することができる。
【０１１１】
以上のような圧力調整手段１５７とガス導入手段１５９を有する成膜室１５４では、水素分子や水（Ｈ２Ｏ）などの水素を含む化合物などが（より好ましくは炭素原子を含む化合物と共に）除去されるため、当該成膜室で成膜した膜中に含まれる不純物の濃度を低減できる。
【０１１２】
成膜室１５４と隣接する部屋との境界は、ゲートバルブ１６１で仕切られている。ゲートバルブ１６１で室内を隔離することにより、室内の不純物を排気しやすくし、成膜雰囲気を清浄に保つことができる。さらに、室内を清浄な状態にした後にゲートバルブ１６１を開放し、基板１００を搬出することにより、隣接する処理室への汚染を抑制することができる。なお、必要でなければ、ゲートバルブ１６１をなくすことができる。
【０１１３】
なお、成膜室１５４は、図５（Ｃ）に示すように、基板１００を図中に示す破線の方向に沿って矢印の方向にスライドさせながら成膜する構成としてもよい。この様な構成とすることにより、ターゲットのサイズを小さくできるため、基板の大型化に対し、ターゲットのサイズを基板と同程度まで大きくできない場合などには好適である。
【０１１４】
加熱室１１４は、基板１００に対して熱処理を行うことができる。
【０１１５】
加熱装置には、抵抗加熱ヒータ、ランプ、または加熱されたガスを用いるものなどを設けると良い。
【０１１６】
図６（Ａ）および図６（Ｂ）に棒状のヒータを用いた加熱装置を適用した、加熱室の一例を示す。図６（Ａ）は、基板の移動方向に対して垂直な断面に相当する、加熱室１７０の断面模式図であり、図６（Ｂ）は、基板の移動方向に水平な断面に相当する断面模式図である。
【０１１７】
加熱室１７０には成膜室１５４と同様、移動手段１４３によって基板支持部１４１に支持された基板１００を搬入、搬出することができる。
【０１１８】
加熱室１７０には棒状のヒータ１７１が基板１００と平行になるように配置されている。図６（Ａ）には、その断面となる形状を模式的に現している。棒状のヒータ１７１には、抵抗加熱ヒータ、またはランプヒータを用いることができる。抵抗加熱ヒータには、誘導加熱を用いたものも含まれる。また、ランプは中心波長が赤外線領域にあるものが好ましい。棒状のヒータ１７１を基板１００に平行に配置することにより、これらの距離を一定にし、均一に加熱することができる。また、棒状のヒータ１７１はそれぞれ個別に温度を制御できることが好ましい。例えば、上部のヒータよりも下部のヒータを高い温度に設定することにより、基板１００を均一な温度で加熱することができる。なお、本実施の形態では、棒状のヒータを用いる構成としたが、ヒータの構成はこれに限定されず、面状（板状）のヒータでも良いし、これらヒータを動かしながら熱処理を行うこともできる。また、レーザを用いた加熱方法を用いてもよい。
【０１１９】
また、加熱室１７０は、棒状のヒータ１７１と基板１００の間に、保護板１７３を設ける構成としている。保護板１７３は棒状のヒータ１７１、および基板１００の保護のために設けられるもので、例えば、石英などを用いることができる。保護板１７３は必要なければ設けなくてもよい。なお、本構成では棒状のヒータ１７１と基板１００との間にシャッターを有さない構成としているため、基板全面を均一に加熱することができる。
【０１２０】
また、加熱室１７０は、成膜室１５４と同様の圧力調整手段１５７およびガス導入手段１５９を有する。したがって、熱処理中や処理を行っていない状態においても常に減圧清浄な状態を保持することができる。また、加熱室１７０内の水素分子や水（Ｈ２Ｏ）などの水素を含む化合物などが（より好ましくは炭素原子を含む化合物と共に）除去されるため、当該加熱室で処理した膜中、膜界面、膜表面に含有、もしくは吸着する不純物の濃度を低減できる。
【０１２１】
また、圧力調整手段１５７およびガス導入手段１５９により、不活性ガス雰囲気や、酸素を含む雰囲気での熱処理が可能である。このような機構は、加酸素化処理室１１５にも付いており、当該処理室にて加酸素化処理が可能となっている。具体的には室内を、酸素をプラズマ化した雰囲気とするプラズマドープや、イオンドーピング法を用いるなどして行う。なお、不活性ガス雰囲気としては、窒素、または希ガス（ヘリウム、ネオン、アルゴン等）を主成分とする雰囲気であって、水、水素などが含まれない雰囲気を適用するのが望ましい。例えば、加熱室１７０に導入する窒素や、ヘリウム、ネオン、アルゴン等の希ガスの純度を、６Ｎ（９９．９９９９％）以上、好ましくは７Ｎ（９９．９９９９９％）以上（すなわち、不純物濃度が１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下）とする。
【０１２２】
続いて、各処理室における個別の特徴、構成について説明を行う。
【０１２３】
第１の成膜室１１１では基板１００上に酸化アルミニウム膜４０２ａを形成する。成膜装置には、例えば、スパッタリング装置を適用する。続いて、第２の成膜室１１２では酸化シリコン膜４０２ｂを形成する。成膜装置には、例えば、スパッタリング装置を適用する。さらに続けて、第３の成膜室１１３では酸化物半導体層４０３を形成する。成膜装置には、例えば、スパッタリング装置を適用する。成膜方法としては、マイクロ波プラズマスパッタリング法、ＲＦプラズマスパッタリング法、ＡＣスパッタリング法、もしくはＤＣスパッタリング法を適用することができる。
【０１２４】
次に加熱室１１４では基板加熱手段１５５により、基板１００の軟化点未満の温度で基板１００を加熱することができる。
【０１２５】
加熱室１１４では、例えば２００℃以上７００℃以下の温度で基板１００を加熱する。さらに圧力調整手段１５７およびガス導入手段１５９によって、熱処理中の雰囲気を、例えば、１０Ｐａ乃至１気圧（１０１３．２５ｈＰａ）とし、酸素雰囲気下、窒素雰囲気下、または酸素と窒素の混合雰囲気下で熱処理を行うことができる。
【０１２６】
最後に、加酸素化処理室１１５では、酸素雰囲気下において加酸素化処理を行うことができる。なお、圧力調整手段１５７およびガス導入手段１５９によって、当該加酸素化処理は酸素と他の元素を含む混合雰囲気下で行うことができる。
【０１２７】
つぎに、図４（Ｂ）に示すブロック図に沿って、他の成膜装置について説明する。
【０１２８】
まず、各処理室における個別の特徴、構成について説明を行う。ロード室２０１、アンロード室２０２については、図４（Ａ）に示したものと同様のものであるため説明は省く。
【０１２９】
第１の成膜室２１１では酸化シリコン膜４０７ａを形成する。成膜装置には、例えば、スパッタリング装置を適用する。続いて、第２の成膜室２１２では酸化アルミニウム膜４０７ｂを形成する。成膜装置には、例えば、スパッタリング装置を適用する。成膜方法としては、マイクロ波プラズマスパッタリング法、ＲＦプラズマスパッタリング法、ＡＣスパッタリング法、もしくはＤＣスパッタリング法を適用することができる。なお、酸化シリコン膜４０７ａは形成しなくてもよい。
【０１３０】
次に加熱室２１３では基板加熱手段１５５により、基板１００の軟化点未満の温度で基板１００を加熱することができる。
【０１３１】
加熱室２１３では、例えば、２７５℃以上３２５℃以下の温度で基板１００を加熱する。さらに圧力調整手段１５７およびガス導入手段１５９によって、熱処理中の雰囲気を、例えば、１０Ｐａ乃至１気圧（１０１３．２５ｈＰａ）とし、酸素雰囲気下、窒素雰囲気下、または酸素と窒素の混合雰囲気下で熱処理を行うことができる。
【０１３２】
図４（Ｂ）に示した成膜装置は、他の成膜装置に置き換えることも可能である。一例として、図４（Ｃ）に示すブロック図に沿って、当該成膜装置について説明する。
【０１３３】
まず、各処理室における個別の特徴、構成について説明を行う。ロード室３０１、アンロード室３０２については、図４（Ａ）に示したものと同様のものであるため説明は省く。
【０１３４】
第１の成膜室３１１では酸化シリコン膜４０７ａを形成する。成膜装置には、例えば、スパッタリング装置を適用する。続いて、第２の成膜室３１２では有機物と金属酸化物の混合膜を、例えば、共蒸着法にて形成する。当該混合膜の厚さは、例えば、１０ｎｍ以上５０ｎｍ以下とする。具体的には、正孔輸送性の高い物質とアクセプター性物質を含むものとする。正孔輸送性の高い物質に対して質量比で、０．１以上４．０以下の比率でアクセプター性物質を添加することが好ましい。
【０１３５】
アクセプター性物質としては、遷移金属酸化物や元素周期表における第４族乃至第８族に属する金属の酸化物を挙げることができる。具体的には、酸化モリブデンが特に好ましい。なお、酸化モリブデンは、吸湿性が低いという特徴を有している。
【０１３６】
また、正孔輸送性の高い物質としては、芳香族アミン化合物、カルバゾール誘導体、芳香族炭化水素、高分子化合物（オリゴマー、デンドリマー、ポリマー等）など、種々の有機化合物を用いることができる。具体的には、１０−６ｃｍ２／Ｖｓ以上の正孔移動度を有する物質であることが好ましい。但し、電子よりも正孔の輸送性の高い物質であれば、これら以外のものを用いてもよい。
【０１３７】
正孔輸送性の高い物質の具体例を挙げると、例えば、４，４’−ビス［Ｎ−（１−ナフチル）−Ｎ−フェニルアミノ］ビフェニル（略称：ＮＰＢ）やＮ，Ｎ’−ビス（３−メチルフェニル）−Ｎ，Ｎ’−ジフェニル−［１，１’−ビフェニル］−４，４’−ジアミン（略称：ＴＰＤ）、４−フェニル−４’−（９−フェニルフルオレン−９−イル）トリフェニルアミン（略称：ＢＰＡＦＬＰ）、４，４’，４’’−トリス（カルバゾール−９−イル）トリフェニルアミン（略称：ＴＣＴＡ）、４，４’，４’’−トリス（Ｎ，Ｎ−ジフェニルアミノ）トリフェニルアミン（略称：ＴＤＡＴＡ）、４，４’，４’’−トリス［Ｎ−（３−メチルフェニル）−Ｎ−フェニルアミノ］トリフェニルアミン（略称：ＭＴＤＡＴＡ）、４，４’−ビス［Ｎ−（スピロ−９，９’−ビフルオレン−２−イル）−Ｎ―フェニルアミノ］ビフェニル（略称：ＢＳＰＢ）などの芳香族アミン化合物、３−［Ｎ−（９−フェニルカルバゾール−３−イル）−Ｎ−フェニルアミノ］−９−フェニルカルバゾール（略称：ＰＣｚＰＣＡ１）、３，６−ビス［Ｎ−（９−フェニルカルバゾール−３−イル）−Ｎ−フェニルアミノ］−９−フェニルカルバゾール（略称：ＰＣｚＰＣＡ２）、３−［Ｎ−（１−ナフチル）−Ｎ−（９−フェニルカルバゾール−３−イル）アミノ］−９−フェニルカルバゾール（略称：ＰＣｚＰＣＮ１）等が挙げられる。その他、４，４’−ジ（Ｎ−カルバゾリル）ビフェニル（略称：ＣＢＰ）、１，３，５−トリス［４−（Ｎ−カルバゾリル）フェニル］ベンゼン（略称：ＴＣＰＢ）、９−［４−（１０−フェニル−９−アントラセニル）フェニル］−９Ｈ−カルバゾール（略称：ＣｚＰＡ）等のカルバゾール誘導体、などがある。ここに述べた物質は、主に１０−６ｃｍ２／Ｖｓ以上の正孔移動度を有する物質である。但し、電子よりも正孔の輸送性の高い物質であれば、これら以外のものを用いてもよい。なお、正孔輸送性の高い物質を含む層は、単層のものだけでなく、上記物質からなる層が二層以上積層したものとしてもよい。
【０１３８】
これ以外にも、ポリ（Ｎ−ビニルカルバゾール）（略称：ＰＶＫ）、ポリ（４−ビニルトリフェニルアミン）（略称：ＰＶＴＰＡ）、ポリ［Ｎ−（４−｛Ｎ’−［４−（４−ジフェニルアミノ）フェニル］フェニル−Ｎ’−フェニルアミノ｝フェニル）メタクリルアミド］（略称：ＰＴＰＤＭＡ）、ポリ［Ｎ，Ｎ’−ビス（４−ブチルフェニル）−Ｎ，Ｎ’−ビス（フェニル）ベンジジン］（略称：Ｐｏｌｙ−ＴＰＤ）などの高分子化合物を用いることができる。
【０１３９】
あるいは導電性を有する透明導電酸化物（ＴＣＯ：Ｔｒａｎｓｐａｒｅｎｔ Ｃｏｎｄｕｃｔｉｖｅ Ｏｘｉｄｅ）膜を代わりに形成してもよい。あるいは、ゲート電極層４０１ａと同様の材料から形成してもよい。このような膜の厚さは、例えば、１０ｎｍ以上５０ｎｍ以下とする。これによりトランジスタの閾値電圧のシフトを抑制できる。ＴＣＯ膜については、例えば、二元化合物のＳｎＯ２、Ｉｎ２Ｏ３、ＺｎＯおよびＣｄＯ、もしくはＳｎ、Ｉｎ、ＺｎおよびＣｄの内の少なくとも一つの元素を含む三元化合物もしくは多元系酸化物などを用いればよい。あるいは、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム錫酸化物（以下、ＩＴＯと示す。）、インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物、グラフェンなどの透光性を有する導電性材料でもよい。第２の成膜室３１２にて形成した膜には、静電遮蔽の効果があるため、これによりトランジスタの閾値電圧のシフトを抑制することができる。続いて、第３の成膜室３１３では酸化アルミニウム膜４０７ｂを形成する。成膜装置には、例えば、スパッタリング装置を適用する。成膜方法としては、マイクロ波プラズマスパッタリング法、ＲＦプラズマスパッタリング法、ＡＣスパッタリング法、もしくはＤＣスパッタリング法を適用することができる。
【０１４０】
次に加熱室３１４では基板加熱手段１５５により、基板１００の軟化点を上限として基板１００を加熱することができる。
【０１４１】
加熱室３１４では、例えば、２７５℃以上３２５℃以下の温度で基板１００を加熱する。さらに、圧力調整手段１５７およびガス導入手段１５９によって、熱処理中の雰囲気を、例えば、１０Ｐａ乃至１気圧（１０１３．２５ｈＰａ）とし、酸素雰囲気下、窒素雰囲気下、または酸素と窒素の混合雰囲気下で熱処理を行うことができる。
【０１４２】
本実施の形態で示した成膜装置は、ロード室から各処理室、およびアンロード室まで一貫して大気に触れない構成となっており、また、常に減圧清浄な環境下で基板を搬送することができる。したがって、本成膜装置を用いて成膜した膜の界面への不純物の混入を抑制することができ、界面状態の極めて良好な膜を形成することができる。なお、各処理室には必要に応じてマスクを基板に装着できる構成を有していてもよい。これにより、パターンを有する膜を直接当該成膜装置により形成できる。
【０１４３】
本実施の形態で示した成膜装置を用いて、以降で例示する方法等によって作製した酸化物半導体層をトランジスタなどの半導体装置に適用することにより、安定した電気特性と高い信頼性を有する半導体装置を実現することができる。また、本実施の形態に示した成膜装置は、マザーガラスのような大型基板においても、不純物濃度が低減された一連の装置によって大気に触れることなく酸化物半導体層の形成工程を連続して行うことができる。
【０１４４】
なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせて実施することができる。
【０１４５】
（実施の形態３）
実施の形態１で例示したトランジスタを用いて表示機能を有する半導体装置（表示装置ともいう）を作製することができる。また、トランジスタを含む駆動回路の一部または全体を、画素部と同じ基板上に一体形成し、システムオンパネルを形成することができる。
【０１４６】
図８（Ａ）において、第１の基板４００１上に設けられた画素部４００２を囲むようにして、シール材４００５が設けられ、画素部４００２はシール材４００５および第２の基板４００６によって封止されている。図８（Ａ）においては、第１の基板４００１上のシール材４００５によって囲まれている領域とは異なる領域に、別途用意された基板上に単結晶半導体膜または多結晶半導体膜で形成された走査線駆動回路４００４および信号線駆動回路４００３が実装されている。また、別途、信号線駆動回路４００３、走査線駆動回路４００４、および画素部４００２に与えられる各種信号および電位は、ＦＰＣ（Ｆｌｅｘｉｂｌｅ ｐｒｉｎｔｅｄ ｃｉｒｃｕｉｔ）４０１８ａ、ＦＰＣ４０１８ｂから供給されている。
【０１４７】
図８（Ｂ）、図８（Ｃ）において、第１の基板４００１上に設けられた画素部４００２と、走査線駆動回路４００４とを囲むようにして、シール材４００５が設けられている。また画素部４００２と、走査線駆動回路４００４の上に第２の基板４００６が設けられている。よって、表示素子を含む画素部４００２と、走査線駆動回路４００４とは、第１の基板４００１とシール材４００５と第２の基板４００６とによって共に封止されている。図８（Ｂ）、図８（Ｃ）においては、第１の基板４００１上のシール材４００５によって囲まれている領域とは異なる領域に、別途用意された基板上に単結晶半導体膜または多結晶半導体膜で形成された信号線駆動回路４００３が実装されている。図８（Ｂ）、図８（Ｃ）においては、信号線駆動回路４００３、走査線駆動回路４００４および画素部４００２に与えられる各種信号および電位は、ＦＰＣ４０１８から供給されている。
【０１４８】
また、図８（Ｂ）、図８（Ｃ）においては、信号線駆動回路４００３を別途形成し、第１の基板４００１に実装している例を示しているが、この構成に限定されない。走査線駆動回路を別途形成して実装しても良いし、信号線駆動回路の一部または走査線駆動回路の一部のみを別途形成して実装しても良い。
【０１４９】
なお、別途形成した駆動回路の接続方法は、特に限定されるものではなく、ＣＯＧ（Ｃｈｉｐ Ｏｎ Ｇｌａｓｓ）方法、ワイヤボンディング方法、或いはＴＡＢ（Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎｇ）方法などを用いることができる。図８（Ａ）は、ＣＯＧ方法により信号線駆動回路４００３、走査線駆動回路４００４を実装する例であり、図８（Ｂ）は、ＣＯＧ方法により信号線駆動回路４００３を実装する例であり、図８（Ｃ）は、ＴＡＢ方法により信号線駆動回路４００３を実装する例である。
【０１５０】
また、表示装置は、表示素子が封止された状態にあるパネルと、該パネルにコントローラを含むＩＣ等を実装した状態にあるモジュールとを含む。
【０１５１】
なお、本明細書中における表示装置とは、画像表示デバイス、表示デバイス、もしくは光源（照明装置含む）を指す。また、コネクター、例えば、ＦＰＣもしくはＴＡＢテープもしくはＴＣＰが取り付けられたモジュール、ＴＡＢテープやＴＣＰの先にプリント配線板が設けられたモジュール、または表示素子にＣＯＧ方式によりＩＣ（集積回路）が直接実装されたモジュールも全て表示装置に含むものとする。
【０１５２】
また、第１の基板上に設けられた画素部および走査線駆動回路は、トランジスタを複数有しており、実施の形態１で例示したトランジスタを適用することができる。
【０１５３】
表示装置に設けられる表示素子としては液晶素子（液晶表示素子ともいう）、発光素子（発光表示素子ともいう）を用いることができる。発光素子は、電流または電圧によって輝度が制御される素子をその範疇に含んでおり、具体的には無機ＥＬ（Ｅｌｅｃｔｒｏ Ｌｕｍｉｎｅｓｃｅｎｃｅ）、有機ＥＬ等が含まれる。また、電子インクなど、電気的作用によりコントラストが変化する表示媒体も適用することができる。
【０１５４】
半導体装置の一形態について、図９乃至図１１を用いて説明する。図９乃至図１１は、図８（Ｂ）のＱ−Ｒにおける断面図に相当する。
【０１５５】
図９乃至図１１で示すように、半導体装置は接続端子電極層４０１５および端子電極層４０１６を有しており、接続端子電極層４０１５および端子電極層４０１６はＦＰＣ４０１８が有する端子と異方性導電膜４０１９を介して、電気的に接続されている。
【０１５６】
接続端子電極層４０１５は、第１の電極層４０３０と同じ導電膜から形成され、端子電極層４０１６は、トランジスタ４０１０、トランジスタ４０１１のソース電極層およびドレイン電極層と同じ導電膜で形成されている。
【０１５７】
また、第１の基板４００１上に設けられた画素部４００２と、走査線駆動回路４００４は、トランジスタを複数有しており、図９乃至図１１では、画素部４００２に含まれるトランジスタ４０１０と、走査線駆動回路４００４に含まれるトランジスタ４０１１とを例示している。図９では、トランジスタ４０１０、トランジスタ４０１１上には絶縁膜４０２０、絶縁膜４０２４が設けられ、図１０および図１１ではさらに、絶縁膜４０２１が設けられている。なお、絶縁膜４０２３は下地膜として機能する絶縁膜である。
【０１５８】
本実施の形態では、トランジスタ４０１０、トランジスタ４０１１として、実施の形態１で示したトランジスタを適用することができる。
【０１５９】
トランジスタ４０１０およびトランジスタ４０１１は高純度化し、酸素欠損の形成を抑制した酸化物半導体層を有するトランジスタである。よって、トランジスタ４０１０およびトランジスタ４０１１は、電気的特性変動が抑制されており、電気的に安定である。
【０１６０】
よって、図９乃至図１１で示す本実施の形態の半導体装置として信頼性の高い半導体装置を提供することができる。
【０１６１】
また、本実施の形態では、絶縁膜上において駆動回路用のトランジスタ４０１１の酸化物半導体膜のチャネル形成領域と重なる位置に導電層が設けられている例である。導電層を酸化物半導体膜のチャネル形成領域と重なる位置に設けることによって、ＢＴ試験前後におけるトランジスタ４０１１のしきい値電圧の変化量をさらに低減することができる。また、導電層は、電位がトランジスタ４０１１のゲート電極層と同じでもよいし、異なっていても良く、第２のゲート電極層として機能させることもできる。また、導電層の電位がＧＮＤ、０Ｖ、或いはフローティング状態であってもよい。
【０１６２】
また、該導電層は外部の電場を遮蔽する、すなわち外部の電場が内部（薄膜トランジスタを含む回路部）に作用しないようにする機能（特に静電気に対する静電遮蔽機能）も有する。導電層の遮蔽機能により、静電気などの外部の電場の影響によりトランジスタの電気的な特性が変動することを防止することができる。なお、当該導電層はトランジスタ４０１１と重畳するような広範囲に設けてもよい。これによりさらなる静電遮蔽機能の向上が見込まれる。
【０１６３】
画素部４００２に設けられたトランジスタ４０１０は表示素子と電気的に接続し、表示パネルを構成する。表示素子は表示を行うことがでれば特に限定されず、様々な表示素子を用いることができる。
【０１６４】
図９に表示素子として液晶素子を用いた液晶表示装置の例を示す。図９において、表示素子である液晶素子４０１３は、第１の電極層４０３０、第２の電極層４０３１、および液晶層４００８を含む。なお、液晶層４００８を挟持するように配向膜として機能する絶縁層４０３２、絶縁層４０３３が設けられている。第２の電極層４０３１は第２の基板４００６側に設けられ、第１の電極層４０３０と第２の電極層４０３１とは液晶層４００８を介して積層する構成となっている。
【０１６５】
また、柱状のスペーサ４０３５は、絶縁膜を選択的にエッチングすることで得られ、液晶層４００８の膜厚（セルギャップ）を制御するために設けられている。なお、球状のスペーサを用いても良い。
【０１６６】
表示素子として、液晶素子を用いる場合、サーモトロピック液晶、低分子液晶、高分子液晶、高分子分散型液晶、強誘電性液晶、反強誘電性液晶等を用いることができる。これらの液晶材料は、条件により、コレステリック相、スメクチック相、キュービック相、カイラルネマチック相、等方相等を示す。
【０１６７】
また、横電界方式を採用する場合、配向膜を用いないブルー相を示す液晶を用いてもよい。ブルー相は液晶相の一つであり、コレステリック液晶を昇温していくと、コレステリック相から等方相へ転移する直前に発現する相である。ブルー相は狭い温度範囲でしか発現しないため、温度範囲を改善するために数重量％以上のカイラル剤を混合させた液晶組成物を用いて液晶層に用いる。ブルー相を示す液晶とカイラル剤とを含む液晶組成物は、応答速度が短く、光学的等方性であるため配向処理が不要であり、視野角依存性が小さい。また配向膜を設けなくてもよいのでラビング処理も不要となるため、ラビング処理によって引き起こされる静電破壊を防止することができ、作製工程中の液晶表示装置の不良や破損を軽減することができる。よって、液晶表示装置の生産性を向上させることが可能となる。酸化物半導体膜を用いるトランジスタは、静電気の影響によりトランジスタの電気的な特性が著しく変動して設計範囲を逸脱する恐れがある。よって、酸化物半導体膜を用いるトランジスタを有する液晶表示装置にブルー相の液晶材料を用いることはより効果的である。
【０１６８】
また、液晶材料の固有抵抗は、１×１０９Ω・ｃｍ以上であり、好ましくは１×１０１１Ω・ｃｍ以上であり、さらに好ましくは１×１０１２Ω・ｃｍ以上である。なお、本明細書における固有抵抗の値は、２０℃で測定した値とする。
【０１６９】
液晶表示装置に設けられる保持容量の大きさは、画素部に配置されるトランジスタのリーク電流等を考慮して、所定の期間の間電荷を保持できるように設定される。保持容量の大きさは、トランジスタのオフ電流等を考慮して設定すればよい。高純度且つ酸素欠損の形成を抑制した酸化物半導体層を有するトランジスタを用いることにより、各画素における液晶容量に対して１／３以下、好ましくは１／５以下の容量の大きさを有する保持容量を設ければ充分である。
【０１７０】
本実施の形態で用いる高純度化し、酸素欠損の形成を抑制した酸化物半導体層を有するトランジスタは、オフ状態における電流値（オフ電流値）を低くすることができる。よって、画像信号等の電気信号の保持時間を長くすることができ、電源オン状態では、書き込み間隔も長く設定できる。よって、リフレッシュ動作の頻度を少なくすることができるため、消費電力を抑制する効果を奏する。
【０１７１】
また、本実施の形態で用いる高純度化し、酸素欠損の形成を抑制した酸化物半導体層を有するトランジスタは、比較的高い電界効果移動度が得られるため、高速駆動が可能である。例えば、このような高速駆動が可能なトランジスタを液晶表示装置に用いることで、画素部のスイッチングトランジスタと、駆動回路部に使用するドライバートランジスタを同一基板上に形成することができる。すなわち、別途駆動回路として、シリコンウェハ等により形成された半導体装置を用いる必要がないため、半導体装置の部品点数を削減することができる。また、画素部においても、高速駆動が可能なトランジスタを用いることで、高画質な画像を提供することができる。
【０１７２】
液晶表示装置には、ＴＮ（Ｔｗｉｓｔｅｄ Ｎｅｍａｔｉｃ）モード、ＩＰＳ（Ｉｎ−Ｐｌａｎｅ−Ｓｗｉｔｃｈｉｎｇ）モード、ＦＦＳ（Ｆｒｉｎｇｅ Ｆｉｅｌｄ Ｓｗｉｔｃｈｉｎｇ）モード、ＡＳＭ（Ａｘｉａｌｌｙ Ｓｙｍｍｅｔｒｉｃ ａｌｉｇｎｅｄ Ｍｉｃｒｏ−ｃｅｌｌ）モード、ＯＣＢ（Ｏｐｔｉｃａｌ Ｃｏｍｐｅｎｓａｔｅｄ Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＦＬＣ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モード、ＡＦＬＣ（ＡｎｔｉＦｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モードなどを用いることができる。
【０１７３】
また、ノーマリーブラック型の液晶表示装置、例えば、垂直配向（ＶＡ）モードを採用した透過型の液晶表示装置としてもよい。垂直配向モードとしては、いくつか挙げられるが、例えば、ＭＶＡ（Ｍｕｌｔｉ−Ｄｏｍａｉｎ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モード、ＰＶＡ（Ｐａｔｔｅｒｎｅｄ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モード、ＡＳＶモードなどを用いることができる。また、ＶＡ型の液晶表示装置にも適用することができる。ＶＡ型の液晶表示装置とは、液晶表示パネルの液晶分子の配列を制御する方式の一種である。ＶＡ型の液晶表示装置は、電圧が印加されていないときにパネル面に対して液晶分子が垂直方向を向く方式である。また、画素（ピクセル）をいくつかの領域（サブピクセル）に分け、それぞれ別の方向に分子を倒すよう工夫されているマルチドメイン化あるいはマルチドメイン設計といわれる方法を用いることができる。
【０１７４】
また、表示装置において、ブラックマトリクス（遮光層）、偏光部材、位相差部材、反射防止部材などの光学部材（光学基板）などは適宜設ける。例えば、偏光基板および位相差基板による円偏光を用いてもよい。また、光源としてバックライト、サイドライトなどを用いてもよい。
【０１７５】
また、画素部における表示方式は、プログレッシブ方式やインターレース方式等を用いることができる。また、カラー表示する際に画素で制御する色要素としては、ＲＧＢ（Ｒは赤、Ｇは緑、Ｂは青を表す）の三色に限定されない。例えば、ＲＧＢＷ（Ｗは白を表す）、またはＲＧＢに、イエロー、シアン、マゼンタ等を一色以上追加したものがある。なお、色要素のドット毎にその表示領域の大きさが異なっていてもよい。ただし、開示する発明はカラー表示の表示装置に限定されるものではなく、モノクロ表示の表示装置に適用することもできる。
【０１７６】
また、表示装置に含まれる表示素子として、エレクトロルミネッセンスを利用する発光素子を適用することができる。エレクトロルミネッセンスを利用する発光素子は、発光材料が有機化合物であるか、無機化合物であるかによって区別され、一般的に、前者は有機ＥＬ素子、後者は無機ＥＬ素子と呼ばれている。
【０１７７】
有機ＥＬ素子は、発光素子に電圧を印加することにより、一対の電極から電子および正孔がそれぞれ発光性の有機化合物を含む層に注入され、電流が流れる。そして、それらキャリア（電子および正孔）が再結合することにより、発光性の有機化合物が励起状態を形成し、その励起状態が基底状態に戻る際に発光する。このようなメカニズムから、このような発光素子は、電流励起型の発光素子と呼ばれる。
【０１７８】
無機ＥＬ素子は、その素子構成により、分散型無機ＥＬ素子と薄膜型無機ＥＬ素子とに分類される。分散型無機ＥＬ素子は、発光材料の粒子をバインダ中に分散させた発光層を有するものであり、発光メカニズムはドナー準位とアクセプター準位を利用するドナー−アクセプター再結合型発光である。薄膜型無機ＥＬ素子は、発光層を誘電体層で挟み込み、さらにそれを電極で挟んだ構造であり、発光メカニズムは金属イオンの内殻電子遷移を利用する局在型発光である。なお、ここでは、発光素子として有機ＥＬ素子を用いて説明する。
【０１７９】
発光素子は発光を取り出すために少なくとも一対の電極の一方が透光性であればよい。そして、基板上にトランジスタおよび発光素子を形成し、基板とは逆側の面から発光を取り出す上面射出や、基板側の面から発光を取り出す下面射出や、基板側および基板とは反対側の面から発光を取り出す両面射出構造の発光素子があり、どの射出構造の発光素子も適用することができる。
【０１８０】
図１０に表示素子として発光素子を用いた発光装置の例を示す。表示素子である発光素子４５１３は、画素部４００２に設けられたトランジスタ４０１０と電気的に接続している。なお、発光素子４５１３の構成は、第１の電極層４０３０、電界発光層４５１１、第２の電極層４０３１の積層構造であるが、示した構成に限定されない。発光素子４５１３から取り出す光の方向などに合わせて、発光素子４５１３の構成は適宜変えることができる。
【０１８１】
隔壁４５１０は、有機絶縁材料、または無機絶縁材料を用いて形成する。特に感光性の樹脂材料を用い、第１の電極層４０３０上に開口部を形成し、その開口部の側壁が連続した曲率を持って形成される傾斜面となるように形成することが好ましい。
【０１８２】
電界発光層４５１１は、単数の層で構成されていても、複数の層が積層されるように構成されていてもどちらでも良い。
【０１８３】
発光素子４５１３に酸素、水素、水分、二酸化炭素等が侵入しないように、第２の電極層４０３１および隔壁４５１０上に保護膜を形成してもよい。保護膜としては、窒化シリコン膜、窒化酸化シリコン膜、ＤＬＣ（Ｄｉａｍｏｎｄ Ｌｉｋｅ Ｃａｒｂｏｎ）膜等を形成することができる。また、第１の基板４００１、第２の基板４００６、およびシール材４００５によって封止された空間には充填材４５１４が設けられ密封されている。このように外気に曝されないように気密性が高く、脱ガスの少ない保護フィルム（貼り合わせフィルム、紫外線硬化樹脂フィルム等）やカバー材でパッケージング（封入）することが好ましい。
【０１８４】
充填材４５１４としては窒素やアルゴンなどの不活性な気体の他に、紫外線硬化樹脂または熱硬化樹脂を用いることができ、ＰＶＣ（ポリビニルクロライド）、アクリル樹脂、ポリイミド、エポキシ樹脂、シリコーン樹脂、ＰＶＢ（ポリビニルブチラル）またはＥＶＡ（エチレンビニルアセテート）を用いることができる。例えば、充填材として窒素を用いればよい。
【０１８５】
また、必要であれば、発光素子の射出面に偏光板、または円偏光板（楕円偏光板を含む）、位相差板（λ／４板、λ／２板）、カラーフィルタなどの光学フィルムを適宜設けてもよい。また、偏光板または円偏光板に反射防止膜を設けてもよい。例えば、表面の凹凸により反射光を拡散し、映り込みを低減できるアンチグレア処理を施すことができる。
【０１８６】
また、表示装置として、電子インクを駆動させる電子ペーパーを提供することも可能である。電子ペーパーは、電気泳動表示装置（電気泳動ディスプレイ）とも呼ばれており、紙と同じ読みやすさ、他の表示装置に比べ低消費電力、薄くて軽い形状とすることが可能という利点を有している。
【０１８７】
電気泳動表示装置は、様々な形態が考えられ得るが、プラスの電荷を有する第１の粒子と、マイナスの電荷を有する第２の粒子とを含むマイクロカプセルが溶媒または溶質に複数分散されたものであり、マイクロカプセルに電界を印加することによって、マイクロカプセル中の粒子を互いに反対方向に移動させて一方側に集合した粒子の色のみを表示するものである。なお、第１の粒子または第２の粒子は染料を含み、電界がない場合において移動しないものである。また、第１の粒子の色と第２の粒子の色は異なるもの（無色を含む）とする。
【０１８８】
このように、電気泳動表示装置は、誘電定数の高い物質が高い電界領域に移動する、いわゆる誘電泳動的効果を利用したディスプレイである。
【０１８９】
上記マイクロカプセルを溶媒中に分散させたものが電子インクと呼ばれるものであり、この電子インクはガラス、プラスチック、布、紙などの表面に印刷することができる。また、カラーフィルタや色素を有する粒子を用いることによってカラー表示も可能である。
【０１９０】
なお、マイクロカプセル中の第１の粒子および第２の粒子は、導電体材料、絶縁体材料、半導体材料、磁性材料、液晶材料、強誘電性材料、エレクトロルミネセント材料、エレクトロクロミック材料、磁気泳動材料から選ばれた一種の材料、またはこれらの複合材料を用いればよい。
【０１９１】
また、電子ペーパーとして、ツイストボール表示方式を用いる表示装置も適用することができる。ツイストボール表示方式とは、白と黒に塗り分けられた球形粒子を表示素子に用いる電極層である第１の電極層および第２の電極層の間に配置し、第１の電極層および第２の電極層に電位差を生じさせての球形粒子の向きを制御することにより、表示を行う方法である。
【０１９２】
図１１に、半導体装置の一形態としてアクティブマトリクス型の電子ペーパーを示す。図１１の電子ペーパーは、ツイストボール表示方式を用いた表示装置の例である。ツイストボール表示方式とは、白と黒に塗り分けられた球形粒子を表示素子に用いる電極層間に配置し、電極層間に電位差を生じさせて球形粒子の向きを制御することにより、表示を行う方法である。
【０１９３】
トランジスタ４０１０と接続する第１の電極層４０３０と、第２の基板４００６に設けられた第２の電極層４０３１との間には黒色領域４６１５ａおよび白色領域４６１５ｂを有する粒子と、該粒子を包むキャビティ４６１２と、該粒子とキャビティ４６１２の間を満たす液体と、を含む球形粒子４６１３が設けられており、球形粒子４６１３の周囲は樹脂等の充填材４６１４で充填されている。第２の電極層４０３１が共通電極層（対向電極層）に相当する。第２の電極層４０３１は、共通電位線と電気的に接続される。
【０１９４】
なお、図９乃至図１１において、第１の基板４００１、第２の基板４００６としては、ガラス基板の他、可撓性を有する基板も用いることができ、例えば、透光性を有するプラスチック基板などを用いることができる。プラスチックとしては、ＦＲＰ（Ｆｉｂｅｒｇｌａｓｓ−Ｒｅｉｎｆｏｒｃｅｄ Ｐｌａｓｔｉｃｓ）板、ＰＶＦ（ポリビニルフルオライド）フィルム、ポリエステルフィルムまたはアクリル樹脂フィルムを用いることができる。また、アルミニウムホイルをＰＶＦフィルムやポリエステルフィルムで挟んだ構造のシートを用いることもできる。
【０１９５】
本実施の形態では、絶縁膜４０２０として酸化シリコン膜を用い、絶縁膜４０２４として酸化アルミニウム膜を用いる。絶縁膜４０２０、絶縁膜４０２４はスパッタリング法やプラズマＣＶＤ法によって形成することができる。
【０１９６】
酸化物半導体層上に絶縁膜４０２４として設けられた酸化アルミニウム膜は、水素、水分などの不純物、および酸素の両方に対して膜を透過させない遮断効果（ブロック効果）が高い。
【０１９７】
したがって、酸化アルミニウム膜は、作製工程中および作製後において、変動要因となる水素、水分などの不純物の酸化物半導体膜への混入、および酸化物半導体を構成する主成分材料である酸素の酸化物半導体膜からの放出を防止する保護膜として機能する。
【０１９８】
また、絶縁膜４０２０として酸化物半導体層と接して設けられた酸化シリコン膜は、酸素を酸化物半導体層へ供給する機能を有する。よって、絶縁膜４０２０は酸素を多く含む酸化絶縁膜が好ましい。
【０１９９】
トランジスタ４０１０およびトランジスタ４０１１は、高純度化し、酸素欠損の形成を抑制した酸化物半導体層を有する。また、トランジスタ４０１０およびトランジスタ４０１１は、ゲート絶縁膜として酸化アルミニウム膜と酸化シリコン膜を有する。トランジスタ４０１０およびトランジスタ４０１１に含まれる酸化物半導体層は、酸素添加処理により化学量論比よりも過剰な酸素を有する領域を形成し、酸素添加後の熱処理を、酸化物半導体層上下に、酸化アルミニウム膜が設けられた状態で行うため、該熱処理によって酸化物半導体層から酸素が放出されるのを防止することができる。よって、得られる酸化物半導体層は、化学量論的比よりも酸素の含有量が過剰な領域を含むものとすることができる。
【０２００】
また、トランジスタ４０１０およびトランジスタ４０１１に含まれる酸化物半導体層は、酸化物半導体膜形成後の熱処理、または、酸素添加処理後の熱処理の少なくとも一方によって、脱水化または脱水素化された高純度なものである。よって、該酸化物半導体層をトランジスタ４０１０およびトランジスタ４０１１に用いることで、酸素欠損に起因するトランジスタのしきい値電圧Ｖｔｈのばらつき、しきい値電圧のシフトΔＶｔｈを低減することができる。
【０２０１】
また、平坦化絶縁膜として機能する絶縁膜４０２１は、アクリル樹脂、ポリイミド、ベンゾシクロブテン系樹脂、ポリアミド、エポキシ樹脂等の、耐熱性を有する有機材料を用いることができる。また、上記有機材料の他に、低誘電率材料（ｌｏｗ−ｋ材料）、シロキサン系樹脂、ＰＳＧ（リンガラス）、ＢＰＳＧ（リンボロンガラス）等を用いることができる。なお、これらの材料で形成される絶縁膜を複数積層させることで、絶縁膜４０２１を形成してもよい。
【０２０２】
絶縁膜４０２１の形成法は、特に限定されず、その材料に応じて、スパッタリング法、ＳＯＧ法、スピンコート、ディップ、スプレー塗布、液滴吐出法（インクジェット法等）、印刷法（スクリーン印刷、オフセット印刷等）、ドクターナイフ、ロールコーター、カーテンコーター、ナイフコーター等を用いることができる。
【０２０３】
表示装置は、光源または表示素子からの光を透過させて表示を行う。よって、光が透過する画素部に設けられる基板、絶縁膜、導電膜などの薄膜はすべて可視光の波長領域の光に対して透光性とする。
【０２０４】
表示素子に電圧を印加する第１の電極層および第２の電極層（画素電極層、共通電極層、対向電極層などともいう）においては、取り出す光の方向、電極層が設けられる場所、および電極層のパターン構造によって透光性、反射性を選択すればよい。
【０２０５】
第１の電極層４０３０、第２の電極層４０３１は、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、ＩＴＯ、インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物、グラフェンなどの透光性を有する導電性材料を用いることができる。
【０２０６】
また、第１の電極層４０３０、第２の電極層４０３１はタングステン（Ｗ）、モリブデン（Ｍｏ）、ジルコニウム（Ｚｒ）、ハフニウム（Ｈｆ）、バナジウム（Ｖ）、ニオブ（Ｎｂ）、タンタル（Ｔａ）、クロム（Ｃｒ）、コバルト（Ｃｏ）、ニッケル（Ｎｉ）、チタン（Ｔｉ）、白金（Ｐｔ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、銀（Ａｇ）等の金属、またはその合金、若しくはその金属窒化物から一つ、または複数種を用いて形成することができる。
【０２０７】
また、第１の電極層４０３０、第２の電極層４０３１として、導電性高分子（導電性ポリマーともいう）を含む導電性組成物を用いて形成することができる。導電性高分子としては、いわゆるπ電子共役系導電性高分子が用いることができる。例えば、ポリアニリンまたはその誘導体、ポリピロールまたはその誘導体、ポリチオフェンまたはその誘導体、若しくはアニリン、ピロールおよびチオフェンの２種以上からなる共重合体若しくはその誘導体などが挙げられる。
【０２０８】
また、トランジスタは静電気などにより破壊されやすいため、駆動回路保護用の保護回路を設けることが好ましい。保護回路は、非線形素子を用いて構成することが好ましい。
【０２０９】
以上のように実施の形態１で示したトランジスタを適用することで、様々な機能を有する半導体装置を提供することができる。
【０２１０】
（実施の形態４）
実施の形態１で例示したトランジスタを用いて、対象物の情報を読み取るイメージセンサ機能を有する半導体装置を作製することができる。
【０２１１】
図１２（Ａ）に、イメージセンサ機能を有する半導体装置の一例を示す。図１２（Ａ）はフォトセンサの等価回路であり、図１２（Ｂ）はフォトセンサの一部を示す断面図である。
【０２１２】
フォトダイオード６０２は、一方の電極がフォトダイオードリセット信号線６５８に、他方の電極がトランジスタ６４０のゲートに電気的に接続されている。トランジスタ６４０は、ソースまたはドレインの一方がフォトセンサ基準信号線６７２に、ソースまたはドレインの他方がトランジスタ６５６のソースまたはドレインの一方に電気的に接続されている。トランジスタ６５６は、ゲートがゲート信号線６５９に、ソースまたはドレインの他方がフォトセンサ出力信号線６７１に電気的に接続されている。
【０２１３】
なお、本明細書における回路図において、酸化物半導体膜を用いるトランジスタと明確に判明できるように、酸化物半導体膜を用いるトランジスタの記号には「ＯＳ」と記載している。図１２（Ａ）において、トランジスタ６４０、トランジスタ６５６は実施の形態１に示すような酸素添加処理によって、酸素過剰領域を形成した酸化物半導体層を用いるトランジスタである。
【０２１４】
図１２（Ｂ）は、フォトセンサにおけるフォトダイオード６０２およびトランジスタ６４０に示す断面図であり、絶縁表面を有する基板６０１（ＴＦＴ基板）上に、センサとして機能するフォトダイオード６０２およびトランジスタ６４０が設けられている。フォトダイオード６０２、トランジスタ６４０の上には接着層６０８を用いて基板６１３が設けられている。
【０２１５】
トランジスタ６４０上には絶縁膜６３１、絶縁膜６３２、層間絶縁膜６３３、層間絶縁膜６３４が設けられている。フォトダイオード６０２は、層間絶縁膜６３３上に設けられ、層間絶縁膜６３３上に形成した電極層６４１ｂと、層間絶縁膜６３４上に設けられた電極層６４２との間に、層間絶縁膜６３３側から順に第１半導体膜６０６ａ、第２半導体膜６０６ｂ、および第３半導体膜６０６ｃを積層した構造を有している。なお、絶縁膜６３２は設けなくてもよい。
【０２１６】
電極層６４１ｂは、層間絶縁膜６３４に形成された導電層６４３と電気的に接続し、電極層６４２は電極層６４１ａを介してゲート電極層６４５と電気的に接続している。ゲート電極層６４５は、トランジスタ６４０のゲート電極層と電気的に接続しており、フォトダイオード６０２はトランジスタ６４０と電気的に接続している。
【０２１７】
ここでは、第１半導体膜６０６ａとしてｐ型の導電型を有する半導体膜と、第２半導体膜６０６ｂとして高抵抗な半導体膜（ｉ型半導体膜）、第３半導体膜６０６ｃとしてｎ型の導電型を有する半導体膜を積層するｐｉｎ型のフォトダイオードを例示している。
【０２１８】
第１半導体膜６０６ａはｐ型半導体膜であり、ｐ型を付与する不純物元素を含むアモルファスシリコン膜により形成することができる。第１半導体膜６０６ａの形成には１３族の不純物元素（例えばボロン（Ｂ））を含む半導体材料ガスを用いて、プラズマＣＶＤ法により形成する。半導体材料ガスとしてはシラン（ＳｉＨ４）を用いればよい。または、Ｓｉ２Ｈ６、ＳｉＨ２Ｃｌ２、ＳｉＨＣｌ３、ＳｉＣｌ４、ＳｉＦ４等を用いてもよい。また、不純物元素を含まないアモルファスシリコン膜を形成した後に、拡散法やイオン注入法を用いて該アモルファスシリコン膜に不純物元素を導入してもよい。イオン注入法等により不純物元素を導入した後に加熱等を行うことで、不純物元素を拡散させるとよい。この場合にアモルファスシリコン膜を形成する方法としては、ＬＰＣＶＤ法、気相成長法、またはスパッタリング法等を用いればよい。第１半導体膜６０６ａの膜厚は１０ｎｍ以上５０ｎｍ以下となるよう形成することが好ましい。
【０２１９】
第２半導体膜６０６ｂは、ｉ型半導体膜（真性半導体膜）であり、アモルファスシリコン膜により形成する。第２半導体膜６０６ｂの形成には、半導体材料ガスを用いて、アモルファスシリコン膜をプラズマＣＶＤ法により形成する。半導体材料ガスとしては、シラン（ＳｉＨ４）を用いればよい。または、Ｓｉ２Ｈ６、ＳｉＨ２Ｃｌ２、ＳｉＨＣｌ３、ＳｉＣｌ４、ＳｉＦ４等を用いてもよい。第２半導体膜６０６ｂの形成は、ＬＰＣＶＤ法、気相成長法、スパッタリング法等により行っても良い。第２半導体膜６０６ｂの膜厚は２００ｎｍ以上１０００ｎｍ以下となるように形成することが好ましい。
【０２２０】
第３半導体膜６０６ｃは、ｎ型半導体膜であり、ｎ型を付与する不純物元素を含むアモルファスシリコン膜により形成する。第３半導体膜６０６ｃの形成には、１５族の不純物元素（例えばリン（Ｐ））を含む半導体材料ガスを用いて、プラズマＣＶＤ法により形成する。半導体材料ガスとしてはシラン（ＳｉＨ４）を用いればよい。または、Ｓｉ２Ｈ６、ＳｉＨ２Ｃｌ２、ＳｉＨＣｌ３、ＳｉＣｌ４、ＳｉＦ４等を用いてもよい。また、不純物元素を含まないアモルファスシリコン膜を形成した後に、拡散法やイオン注入法を用いて該アモルファスシリコン膜に不純物元素を導入してもよい。イオン注入法等により不純物元素を導入した後に加熱等を行うことで、不純物元素を拡散させるとよい。この場合にアモルファスシリコン膜を形成する方法としては、ＬＰＣＶＤ法、気相成長法、またはスパッタリング法等を用いればよい。第３半導体膜６０６ｃの膜厚は２０ｎｍ以上２００ｎｍ以下となるよう形成することが好ましい。
【０２２１】
また、第１半導体膜６０６ａ、第２半導体膜６０６ｂ、および第３半導体膜６０６ｃは、アモルファス半導体ではなく、多結晶半導体を用いて形成してもよいし、微結晶（セミアモルファス（Ｓｅｍｉ Ａｍｏｒｐｈｏｕｓ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ：ＳＡＳ））半導体を用いて形成してもよい。
【０２２２】
微結晶半導体は、ギブスの自由エネルギーを考慮すれば非晶質と単結晶の中間的な準安定状態に属するものである。すなわち、自由エネルギー的に安定な第３の状態を有する半導体であって、短距離秩序を持ち格子歪みを有する。柱状または針状結晶が基板表面に対して法線方向に成長している。微結晶半導体の代表例である微結晶シリコンは、そのラマンスペクトルが単結晶シリコンを示す５２０ｃｍ−１よりも低波数側にシフトしている。即ち、単結晶シリコンを示す５２０ｃｍ−１とアモルファスシリコンを示す４８０ｃｍ−１の間に微結晶シリコンのラマンスペクトルのピークがある。また、未結合手（ダングリングボンド）を終端するため水素またはハロゲンを少なくとも１原子％またはそれ以上含ませている。さらに、ヘリウム、アルゴン、クリプトン、ネオンなどの希ガス元素を含ませて格子歪みをさらに助長させることで、安定性が増し良好な微結晶半導体膜が得られる。
【０２２３】
この微結晶半導体膜は、周波数が数十ＭＨｚ〜数百ＭＨｚの高周波プラズマＣＶＤ法、または周波数が１ＧＨｚ以上のマイクロ波プラズマＣＶＤ装置により形成することができる。代表的には、ＳｉＨ４、Ｓｉ２Ｈ６、ＳｉＨ２Ｃｌ２、ＳｉＨＣｌ３、ＳｉＣｌ４、ＳｉＦ４などの水素化シリコンもしくはハロゲン化シリコンを水素で希釈して形成することができる。また、水素化シリコンおよび水素に加え、ヘリウム、アルゴン、クリプトン、ネオンから選ばれた一種または複数種の希ガス元素で希釈して微結晶半導体膜を形成することができる。これらのときの水素化シリコンに対して水素の流量比を５倍以上２００倍以下、好ましくは５０倍以上１５０倍以下、さらに好ましくは１００倍とする。さらには、シリコンを含む気体中に、ＣＨ４、Ｃ２Ｈ６等の炭化物気体、ＧｅＨ４、ＧｅＦ４等のゲルマニウム化気体、Ｆ２等を混入させてもよい。
【０２２４】
また、光電効果で発生した正孔の移動度は電子の移動度に比べて小さいため、ｐｉｎ型のフォトダイオードはｐ型の半導体膜側を受光面とする方がよい特性を示す。ここでは、ｐｉｎ型のフォトダイオードが形成されている基板６０１の面からフォトダイオード６０２が受ける光６２２を電気信号に変換する例を示す。また、受光面とした半導体膜側とは逆の導電型を有する半導体膜側からの光は外乱光となるため、電極層は遮光性を有する導電膜を用いるとよい。また、ｎ型の半導体膜側を受光面として用いることもできる。
【０２２５】
層間絶縁膜６３３、層間絶縁膜６３４としては、絶縁性材料を用いて、その材料に応じて、スパッタリング法、プラズマＣＶＤ法、ＳＯＧ法、スピンコート、ディップ、スプレー塗布、液滴吐出法（インクジェット法等）、印刷法（スクリーン印刷、オフセット印刷等）、ドクターナイフ、ロールコーター、カーテンコーター、ナイフコーター等を用いて形成することができる。
【０２２６】
本実施の形態では、絶縁膜６３１として酸化アルミニウム膜を用いる。絶縁膜６３１はスパッタリング法やプラズマＣＶＤ法によって形成することができる。
【０２２７】
酸化物半導体層上に絶縁膜６３１として設けられた酸化アルミニウム膜は、水素、水分などの不純物、および酸素の両方に対して膜を透過させない遮断効果（ブロック効果）が高い。
【０２２８】
したがって、酸化アルミニウム膜は、作製工程中および作製後において、変動要因となる水素、水分などの不純物の酸化物半導体層への混入、および酸化物半導体を構成する主成分材料である酸素の酸化物半導体層からの放出を防止する保護膜として機能する。
【０２２９】
本実施の形態において、トランジスタ６４０は、高純度化し、酸素欠損の形成を抑制した酸化物半導体層を有する。また、トランジスタ６４０は、ゲート絶縁膜として酸化シリコン膜を有する。トランジスタ６４０に含まれる酸化物半導体層は、酸素添加処理により化学量論比よりも過剰な酸素を有する領域を形成し、酸素添加後の熱処理を、酸化物半導体層上に、絶縁膜６３１として酸化アルミニウム膜が設けられた状態で行うため、該熱処理によって、酸化物半導体層から酸素が放出されるのを防止することができる。よって、得られる酸化物半導体層は、化学量論的比よりも酸素の含有量が過剰な領域を含む膜とすることができる。
【０２３０】
また、トランジスタ６４０に含まれる酸化物半導体層は、酸化物半導体膜形成後の熱処理、または、酸素添加処理後の熱処理の少なくとも一方によって、脱水化または脱水素化された高純度なものである。よって、該酸化物半導体層をトランジスタ６４０に用いることで、酸素欠損に起因するトランジスタのしきい値電圧Ｖｔｈのばらつき、しきい値電圧のシフトΔＶｔｈを低減することができる。
【０２３１】
絶縁膜６３２としては、無機絶縁材料である、酸化シリコン、酸化窒化シリコン、酸化アルミニウム、または酸化窒化アルミニウムなどの酸化物絶縁膜、窒化シリコン、窒化酸化シリコン、窒化アルミニウム、または窒化酸化アルミニウムなどの窒化物絶縁膜の単層、または積層を用いることができる。さらにその上から、有機物と金属酸化物の混合膜、またはＴＣＯ膜などを形成してもよい。あるいは、窒素を含むＩｎ−Ｇａ−Ｚｎ−Ｏ膜や、窒素を含むＩｎ−Ｓｎ−Ｏ膜や、窒素を含むＩｎ−Ｇａ−Ｏ膜や、窒素を含むＩｎ−Ｚｎ−Ｏ膜や、窒素を含むＳｎ−Ｏ膜や、窒素を含むＩｎ−Ｏ膜や、金属窒化膜（ＩｎＮ、ＺｎＮなど）を形成してもよい。これにより静電遮蔽の効果が見込まれるため、より性能の安定したトランジスタを得ることができる。
【０２３２】
層間絶縁膜６３３、層間絶縁膜６３４としては、表面凹凸を低減するため平坦化絶縁膜として機能する絶縁膜が好ましい。層間絶縁膜６３３、層間絶縁膜６３４としては、例えば、ポリイミド、アクリル樹脂、ベンゾシクロブテン系樹脂、ポリアミド、エポキシ樹脂等の耐熱性を有する有機絶縁材料を用いることができる。また、上記有機絶縁材料の他に、低誘電率材料（ｌｏｗ−ｋ材料）、シロキサン系樹脂、ＰＳＧ（リンガラス）、ＢＰＳＧ（リンボロンガラス）等の単層、または積層を用いることができる。
【０２３３】
フォトダイオード６０２に入射する光を検出することによって、被検出物の情報を読み取ることができる。なお、被検出物の情報を読み取る際にバックライトなどの光源を用いることができる。
【０２３４】
以上のように、高純度化し、酸素欠損の形成を抑制した酸化物半導体層を有するトランジスタは、トランジスタの電気的特性変動が抑制されており、電気的に安定である。よって、該トランジスタを用いることで信頼性の高い半導体装置を提供することができる。
【０２３５】
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。
【０２３６】
（実施の形態５）
実施の形態１で例示したトランジスタは、複数のトランジスタを積層する集積回路を有する半導体装置に好適に用いることができる。本実施の形態では、半導体装置の一例として、記憶媒体（メモリ素子）の例を示す。
【０２３７】
本実施の形態では、単結晶半導体基板に作製された第１のトランジスタと絶縁膜を介して第１のトランジスタの上方に半導体膜を用いて作製された第２のトランジスタを含む半導体装置を作製する。
【０２３８】
図７は、半導体装置の構成の一例である。図７（Ａ）には、半導体装置の断面を、図７（Ｂ）には、半導体装置の平面を、それぞれ示す。ここで、図７（Ａ）は、図７（Ｂ）のＣ１−Ｃ２およびＤ１−Ｄ２における断面に相当する。また、図７（Ｃ）には、上記半導体装置をメモリ素子として用いる場合の回路図の一例を示す。
【０２３９】
図７（Ａ）および図７（Ｂ）に示される半導体装置は、下部に第１の半導体材料を用いたトランジスタ１４０を有し、上部に第２の半導体材料を用いたトランジスタ１６２を有する。実施の形態１で例示したトランジスタは、トランジスタ１６２に好適に用いることができる。
【０２４０】
積層するトランジスタ１４０、トランジスタ１６２の半導体材料、および構造は、同一でもよいし異なっていてもよい。本実施の形態では、記憶媒体（メモリ素子）の回路に好適な材料および構造のトランジスタをそれぞれ用いる例であり、第１の半導体材料を酸化物半導体以外の半導体材料とし、第２の半導体材料を酸化物半導体とする。酸化物半導体以外の半導体材料としては、例えば、シリコン、ゲルマニウム、シリコンゲルマニウム、炭化シリコン、またはガリウムヒ素等を用いることができ、単結晶半導体を用いるのが好ましい。他に、有機半導体材料などを用いてもよい。このような半導体材料を用いたトランジスタは、高速動作が容易である。一方で、酸化物半導体を用いたトランジスタは、その特性により長時間の電荷保持を可能とする。
【０２４１】
トランジスタ１４０は、半導体材料（例えば、シリコンなど）を含む基板１８５に設けられたチャネル形成領域１１６と、チャネル形成領域１１６を挟むように設けられた不純物領域１２０と、不純物領域１２０に接する金属化合物領域１２４と、チャネル形成領域１１６上に設けられたゲート絶縁膜１０８と、ゲート絶縁膜１０８上に設けられたゲート電極層１１０とを有する。
【０２４２】
半導体材料を含む基板１８５は、シリコンや炭化シリコンなどの単結晶半導体基板、多結晶半導体基板、シリコンゲルマニウムなどの化合物半導体基板、ＳＯＩ基板などを適用することができる。なお、一般に「ＳＯＩ基板」は、絶縁表面上にシリコン半導体膜が設けられた構成の基板をいうが、本明細書等においては、絶縁表面上にシリコン以外の材料からなる半導体膜が設けられた構成の基板も含む。つまり、「ＳＯＩ基板」が有する半導体膜は、シリコン半導体膜に限定されない。また、ＳＯＩ基板には、ガラス基板などの絶縁基板上に絶縁膜を介して半導体膜が設けられた構成のものが含まれるものとする。
【０２４３】
ＳＯＩ基板の作製方法としては、鏡面研磨ウェハーに酸素イオンを注入した後、高温加熱することにより、表面から一定の深さに酸化層を形成させるとともに、表面層に生じた欠陥を消滅させて作る方法、水素イオン照射により形成された微小ボイドの熱処理による成長を利用して半導体基板を劈開する方法や、絶縁表面上に結晶成長により単結晶半導体膜を形成する方法等を用いることができる。
【０２４４】
例えば、単結晶半導体基板の一つの面からイオンを添加して、単結晶半導体基板の一つの面から一定の深さに脆弱化層を形成し、単結晶半導体基板の一つの面上、または素子基板上のどちらか一方に絶縁膜を形成する。単結晶半導体基板と素子基板を、絶縁膜を挟んで重ね合わせた状態で、脆弱化層に亀裂を生じさせ、単結晶半導体基板を脆弱化層で分離する熱処理を行い、単結晶半導体基板より半導体膜として単結晶半導体膜を素子基板上に形成する。上記方法を用いて作製されたＳＯＩ基板も好適に用いることができる。
【０２４５】
基板１８５上にはトランジスタ１４０を囲むように素子分離絶縁膜１０６が設けられている。なお、高集積化を実現するためには、図７に示すようにトランジスタ１４０がサイドウォール絶縁膜を有しない構成とすることが望ましい。一方で、トランジスタ１４０の特性を重視する場合には、ゲート電極層１１０の側面にサイドウォール絶縁膜を設け、不純物濃度が異なる領域を含む不純物領域１２０を設けても良い。
【０２４６】
単結晶半導体基板を用いたトランジスタ１４０は、高速動作が可能である。このため、当該トランジスタを読み出し用のトランジスタとして用いることで、情報の読み出しを高速に行うことができる。
【０２４７】
本実施の形態においては、トランジスタ１４０を覆うように絶縁膜二層を形成する。但し、トランジスタ１４０を覆う絶縁膜は、単層構造としてもよいし、３層以上の積層構造としてもよい。但し、上部に設けられるトランジスタ１６２に含まれる酸化物半導体膜と接する絶縁膜としては、酸化シリコン膜を適用するものとする。
【０２４８】
トランジスタ１６２および容量素子１６４の形成前の処理として、該絶縁膜二層にＣＭＰ処理を施して、平坦化した絶縁膜１２８、絶縁膜１３０を形成し、同時にゲート電極層１１０の上面を露出させる。
【０２４９】
絶縁膜１２８、絶縁膜１３０は、代表的には酸化シリコン膜、酸化窒化シリコン膜、酸化アルミニウム膜、酸化窒化アルミニウム膜、窒化シリコン膜、窒化アルミニウム膜、窒化酸化シリコン膜、窒化酸化アルミニウム膜などの無機絶縁膜を用いることができる。絶縁膜１２８、絶縁膜１３０は、プラズマＣＶＤ法またはスパッタリング法等を用いて形成することができる。
【０２５０】
また、ポリイミド、アクリル樹脂、ベンゾシクロブテン系樹脂等の有機材料を用いることができる。また、上記有機材料の他に、低誘電率材料（ｌｏｗ−ｋ材料）等を用いることができる。有機材料を用いる場合、スピンコート法、印刷法などの湿式法によって絶縁膜１２８、絶縁膜１３０を形成してもよい。
【０２５１】
本実施の形態では、絶縁膜１２８としてスパッタリング法により膜厚５０ｎｍの酸化窒化シリコン膜を形成し、絶縁膜１３０としてスパッタリング法により膜厚５５０ｎｍの酸化シリコン膜を形成する。
【０２５２】
その後、ＣＭＰ処理により十分に平坦化した絶縁膜１３０上に導電膜を形成し、これを加工して島状のゲート電極層４０１を形成する。続いて、酸化アルミニウム膜４０２ａ、酸化シリコン膜４０２ｂ、酸化物半導体膜を順に積層する。これは実施の形態２で記したようにインライン装置にて連続的に形成する。その後、当該インライン装置にて、実施の形態１で示したような熱処理および加酸素化処理を続けて行う。インライン装置でのこれらの処理は大気に暴露することなく連続的に行う。これにより、各処理間の時間をクラスター装置に比べて著しく短くできるため、各層の界面に蓄積される不純物の量を大幅に抑えることができる。その後、選択的にエッチングし、酸化物半導体層４０３などを得る。
【０２５３】
次に、導電層を形成し選択的にエッチングして、ソース電極層またはドレイン電極層１４２ａ、ソース電極層またはドレイン電極層１４２ｂを形成する。これらは実施の形態１に示したソース電極層４０５ａ、ドレイン電極層４０５ｂのいずれかに相当する。
【０２５４】
導電層は、スパッタリング法をはじめとするＰＶＤ法や、プラズマＣＶＤ法などのＣＶＤ法を用いて形成することができる。また、導電層の材料としては、Ａｌ、Ｃｒ、Ｃｕ、Ｔａ、Ｔｉ、Ｍｏ、Ｗから選ばれた元素や、上述した元素を成分とする合金等を用いることができる。Ｍｎ、Ｍｇ、Ｚｒ、Ｂｅ、Ｎｄ、Ｓｃのいずれか、またはこれらを複数組み合わせた材料を用いてもよい。
【０２５５】
導電層は、単層構造であっても良いし、２層以上の積層構造としてもよい。例えば、チタン膜や窒化チタン膜の単層構造、シリコンを含むアルミニウム膜の単層構造、アルミニウム膜上にチタン膜が積層された２層構造、窒化チタン膜上にチタン膜が積層された２層構造、チタン膜とアルミニウム膜とチタン膜とが積層された３層構造などが挙げられる。なお、導電層を、チタン膜や窒化チタン膜の単層構造とする場合には、テーパー形状を有するソース電極層またはドレイン電極層１４２ａ、およびソース電極層またはドレイン電極層１４２ｂへの加工が容易であるというメリットがある。
【０２５６】
上部のトランジスタ１６２のチャネル長（Ｌ）は、ソース電極層またはドレイン電極層１４２ａ、およびソース電極層またはドレイン電極層１４２ｂの下端部の間隔によって決定される。なお、チャネル長（Ｌ）が２５ｎｍ未満のトランジスタを形成する場合に用いるマスク形成の露光を行う際には、数ｎｍ〜数１０ｎｍと波長の短い超紫外線を用いるのが望ましい。
【０２５７】
次に、酸化物半導体層４０３の一部に接する酸化シリコン膜４０７ａを、例えば、プラズマＣＶＤ法またはスパッタリング法等を用いて形成する。酸化シリコン膜４０７ａは、酸化シリコン膜、酸化窒化シリコン膜、窒化酸化シリコン膜、または酸化ハフニウム膜等の酸素を含む膜で形成できる。
【０２５８】
次に、酸化シリコン膜４０７ａ上において、ソース電極層またはドレイン電極層１４２ａと重畳する領域に電極層１４８ｂを形成する。この際、酸化シリコン膜４０７ａから後に形成される酸化アルミニウム膜までは大気暴露することなく実施の形態２に示したようなインライン装置にて形成するため、それらの膜を形成する成膜室の間に導電層を形成する成膜室を別途設ける必要がある。具体的には、第１の成膜室２１１と第２の成膜室２１２の間、もしくは、第２の成膜室３１２と第３の成膜室３１３の間に設置する。当該導電層はパターンを有するため、マスクの着脱が可能な構成を有する成膜室とする必要がある。
【０２５９】
電極層１４８ｂは、酸化シリコン膜４０７ａ上に導電層を形成した後に、当該導電層を選択的にエッチングすることによって形成することができる。
【０２６０】
次に、酸化シリコン膜４０７ａおよび電極層１４８ｂ上に、酸化アルミニウム膜を含む絶縁膜１５０を形成する。酸化アルミニウム膜は実施の形態１に示した酸化アルミニウム膜４０７ｂに相当する。絶縁膜１５０を積層構造とする場合、プラズマＣＶＤ法またはスパッタリング法等を用いて、酸化シリコン膜、窒化シリコン膜、酸化窒化シリコン膜、窒化酸化シリコン膜、窒化アルミニウム膜、酸化窒化アルミニウム膜、窒化酸化アルミニウム膜、酸化ハフニウム膜、または酸化ガリウム膜を酸化アルミニウム膜と積層して形成してもよい。
【０２６１】
絶縁膜１５０成膜後、熱処理を行う。該熱処理の温度は、好ましくは２００℃以上６５０℃以下、より好ましくは４５０℃以上６５０℃以下、または基板の歪み点未満、より好ましくは２７５℃以上３２５℃以下とする。絶縁膜１５０として用いる酸化アルミニウム膜は、水素、水分などの不純物、および酸素の両方に対して膜を透過させない遮断効果（ブロック効果）が高く、絶縁膜１５０を成膜後に熱処理を行うことで、酸化物半導体層４０３からの酸素の放出を防止することができる。
【０２６２】
次にトランジスタ１６２、および絶縁膜１５０上に、絶縁膜１５２を形成する。絶縁膜１５２は、スパッタリング法やＣＶＤ法などを用いて形成することができる。また、酸化シリコン、酸化窒化シリコン、窒化シリコン、酸化ハフニウム、酸化アルミニウム等の無機絶縁材料を含む材料を用いて形成することができる。
【０２６３】
次に、酸化シリコン膜４０７ａ、絶縁膜１５０、および絶縁膜１５２に、ソース電極層またはドレイン電極層１４２ｂにまで達する開口を形成する。当該開口の形成は、マスクなどを用いた選択的なエッチングにより行われる。
【０２６４】
その後、上記開口にソース電極層またはドレイン電極層１４２ｂに接する配線１５６を形成する。なお、図７にはソース電極層またはドレイン電極層１４２ｂと配線１５６との接続箇所は図示していない。
【０２６５】
配線１５６は、スパッタリング法をはじめとするＰＶＤ法や、プラズマＣＶＤ法などのＣＶＤ法を用いて導電層を形成した後、当該導電層をエッチング加工することによって形成される。また、導電層の材料としては、Ａｌ、Ｃｒ、Ｃｕ、Ｔａ、Ｔｉ、Ｍｏ、Ｗから選ばれた元素や、上述した元素を成分とする合金等を用いることができる。Ｍｎ、Ｍｇ、Ｚｒ、Ｂｅ、Ｎｄ、Ｓｃのいずれか、またはこれらを複数組み合わせた材料を用いてもよい。詳細は、ソース電極層またはドレイン電極層１４２ａ、および、ソース電極層またはドレイン電極層１４２ｂなどと同様である。
【０２６６】
以上の工程でトランジスタ１６２および容量素子１６４が完成する。トランジスタ１６２は、高純度化し、酸素を過剰に含む膜により挟まれた酸化物半導体層４０３を有するトランジスタである。よって、トランジスタ１６２は、電気的特性変動が抑制されており、電気的に安定である。容量素子１６４は、ソース電極層またはドレイン電極層１４２ａ、酸化シリコン膜４０７ａ、および電極層１４８ｂを含んで構成される。
【０２６７】
図７（Ｃ）には、上記半導体装置をメモリ素子として用いる場合の回路図の一例を示す。図７（Ｃ）において、トランジスタ１６２のソース電極層またはドレイン電極層の一方と、容量素子１６４の電極層の一方と、トランジスタ１４０のゲート電極層とは電気的に接続されている。また、第１の配線（１ｓｔ Ｌｉｎｅ：ソース線とも呼ぶ）とトランジスタ１４０のソース電極層とは、電気的に接続され、第２の配線（２ｎｄ Ｌｉｎｅ：ビット線とも呼ぶ）とトランジスタ１４０のドレイン電極層とは、電気的に接続されている。また、第３の配線（３ｒｄ Ｌｉｎｅ：第１の信号線とも呼ぶ）とトランジスタ１６２のソース電極層またはドレイン電極層の他方とは、電気的に接続され、第４の配線（４ｔｈ Ｌｉｎｅ：第２の信号線とも呼ぶ）と、トランジスタ１６２のゲート電極層とは、電気的に接続されている。そして、第５の配線（５ｔｈ Ｌｉｎｅ：ワード線とも呼ぶ）と、容量素子１６４の電極層の他方は電気的に接続されている。
【０２６８】
酸化物半導体を用いたトランジスタ１６２は、オフ電流が極めて小さいという特徴を有しているため、トランジスタ１６２をオフ状態とすることで、トランジスタ１６２のソース電極層またはドレイン電極層の一方と、容量素子１６４の電極層の一方と、トランジスタ１４０のゲート電極層とが電気的に接続されたノード（以下、ノードＦＧ）の電位を極めて長時間にわたって保持することが可能である。そして、容量素子１６４を有することにより、ノードＦＧに与えられた電荷の保持が容易になり、また、保持された情報の読み出しが容易になる。
【０２６９】
半導体装置に情報を記憶させる場合（書き込み）は、まず、第４の配線の電位を、トランジスタ１６２がオン状態となる電位にして、トランジスタ１６２をオン状態とする。これにより、第３の配線の電位が、ノードＦＧに供給され、ノードＦＧに所定量の電荷が蓄積される。ここでは、異なる二つの電位レベルを与える電荷（以下、ロー（Ｌｏｗ）レベル電荷、ハイ（Ｈｉｇｈ）レベル電荷という）のいずれかが与えられるものとする。その後、第４の配線の電位を、トランジスタ１６２がオフ状態となる電位にして、トランジスタ１６２をオフ状態とすることにより、ノードＦＧが浮遊状態となるため、ノードＦＧには所定の電荷が保持されたままの状態となる。以上のように、ノードＦＧに所定量の電荷を蓄積および保持させることで、メモリセルに情報を記憶させることができる。
【０２７０】
トランジスタ１６２のオフ電流は極めて小さいため、ノードＦＧに供給された電荷は長時間にわたって保持される。したがって、リフレッシュ動作が不要となるか、または、リフレッシュ動作の頻度を極めて低くすることが可能となり、消費電力を十分に低減することができる。また、電力の供給がない場合であっても、長期にわたって記憶内容を保持することが可能である。
【０２７１】
記憶された情報を読み出す場合（読み出し）は、第１の配線に所定の電位（定電位）を与えた状態で、第５の配線に適切な電位（読み出し電位）を与えると、ノードＦＧに保持された電荷量に応じて、トランジスタ１４０は異なる状態をとる。一般に、トランジスタ１４０をｎチャネル型とすると、ノードＦＧにＨｉｇｈレベル電荷が保持されている場合のトランジスタ１４０の見かけのしきい値Ｖｔｈ＿Ｈは、ノードＦＧにＬｏｗレベル電荷が保持されている場合のトランジスタ１４０の見かけのしきい値Ｖｔｈ＿Ｌより低くなるためである。ここで、見かけのしきい値とは、トランジスタ１４０を「オン状態」とするために必要な第５の配線の電位をいうものとする。したがって、第５の配線の電位をＶｔｈ＿ＨとＶｔｈ＿Ｌの間の電位Ｖ０とすることにより、ノードＦＧに保持された電荷を判別できる。例えば、書き込みにおいて、Ｈｉｇｈレベル電荷が与えられていた場合には、第５の配線の電位がＶ０（＞Ｖｔｈ＿Ｈ）となれば、トランジスタ１４０は「オン状態」となる。Ｌｏｗレベル電荷が与えられていた場合には、第５の配線の電位がＶ０（＜Ｖｔｈ＿Ｌ）となっても、トランジスタ１４０は「オフ状態」のままである。このため、第５の配線の電位を制御して、トランジスタ１４０のオン状態またはオフ状態を読み出す（第２の配線の電位を読み出す）ことで、記憶された情報を読み出すことができる。
【０２７２】
また、記憶させた情報を書き換える場合においては、上記の書き込みによって所定量の電荷を保持したノードＦＧに、新たな電位を供給することで、ノードＦＧに新たな情報に係る電荷を保持させる。具体的には、第４の配線の電位を、トランジスタ１６２がオン状態となる電位にして、トランジスタ１６２をオン状態とする。これにより、第３の配線の電位（新たな情報に係る電位）が、ノードＦＧに供給され、ノードＦＧに所定量の電荷が蓄積される。その後、第４の配線の電位をトランジスタ１６２がオフ状態となる電位にして、トランジスタ１６２をオフ状態とすることにより、ノードＦＧには、新たな情報に係る電荷が保持された状態となる。すなわち、ノードＦＧに第１の書き込みによって所定量の電荷が保持された状態で、第１の書き込みと同様の動作（第２の書き込み）を行うことで、記憶させた情報を上書きすることが可能である。
【０２７３】
本実施の形態で示すトランジスタ１６２は、高純度化され、酸素を過剰に含む膜により挟まれた酸化物半導体層４０３を有することで、トランジスタ１６２のオフ電流を十分に低減することができる。そして、このようなトランジスタを用いることで、極めて長期にわたり記憶内容を保持することが可能な半導体装置が得られる。
【０２７４】
以上のように、高純度化し、酸素欠損の形成を抑制した酸化物半導体層を有するトランジスタは、電気的特性変動が抑制されており、電気的に安定である。よって、該トランジスタを用いることで信頼性の高い半導体装置を提供することができる。
【０２７５】
以上、本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適宜組み合わせて用いることができる。
【０２７６】
（実施の形態６）
本明細書に開示する半導体装置は、さまざまな電子機器（遊技機も含む）に適用することができる。電子機器としては、例えば、テレビジョン装置（テレビ、またはテレビジョン受信機ともいう）、コンピュータ用などのモニタ、デジタルカメラ、デジタルビデオカメラ等のカメラ、デジタルフォトフレーム、携帯電話機（携帯電話、携帯電話装置ともいう）、携帯型ゲーム機、携帯情報端末、音響再生装置、パチンコ機などの大型ゲーム機などが挙げられる。上記実施の形態で説明した半導体装置を具備する電子機器の例について説明する。
【０２７７】
図１３（Ａ）は、ノート型のパーソナルコンピュータであり、本体３００１、筐体３００２、表示部３００３、キーボード３００４などによって構成されている。上記実施の形態のいずれかで示した半導体装置を表示部３００３に適用することにより、信頼性の高いノート型のパーソナルコンピュータとすることができる。
【０２７８】
図１３（Ｂ）は、携帯情報端末（ＰＤＡ）であり、本体３０２１には表示部３０２３と、外部インターフェイス３０２５と、操作ボタン３０２４等が設けられている。また、操作用の付属品としてスタイラス３０２２がある。上記実施の形態のいずれかで示した半導体装置を表示部３０２３に適用することにより、より信頼性の高い携帯情報端末（ＰＤＡ）とすることができる。
【０２７９】
図１３（Ｃ）は、電子書籍の一例を示している。例えば、電子書籍２７００は、筐体２７０１および筐体２７０３の２つの筐体で構成されている。筐体２７０１および筐体２７０３は、軸部２７１１により一体とされており、該軸部２７１１を軸として開閉動作を行うことができる。このような構成により、紙の書籍のような動作を行うことが可能となる。
【０２８０】
筐体２７０１には表示部２７０５が組み込まれ、筐体２７０３には表示部２７０７が組み込まれている。表示部２７０５および表示部２７０７は、続き画面を表示する構成としてもよいし、異なる画面を表示する構成としてもよい。異なる画面を表示する構成とすることで、例えば、右側の表示部（図１３（Ｃ）では表示部２７０５）に文章を表示し、左側の表示部（図１３（Ｃ）では表示部２７０７）に画像を表示することができる。上記実施の形態のいずれかで示した半導体装置を表示部２７０５、表示部２７０７に適用することにより、信頼性の高い電子書籍２７００とすることができる。表示部２７０５として半透過型、または反射型の液晶表示装置を用いる場合、比較的明るい状況下での使用も予想されるため、太陽電池を設け、太陽電池による発電、およびバッテリーでの充電を行えるようにしてもよい。なお、バッテリーとしては、リチウムイオン電池を用いると、小型化を図れる等の利点がある。
【０２８１】
また、図１３（Ｃ）では、筐体２７０１に操作部などを備えた例を示している。例えば、筐体２７０１において、電源２７２１、操作キー２７２３、スピーカー２７２５などを備えている。操作キー２７２３により、頁を送ることができる。なお、筐体の表示部と同一面にキーボードやポインティングデバイスなどを備える構成としてもよい。また、筐体の裏面や側面に、外部接続用端子（イヤホン端子、ＵＳＢ端子など）、記録媒体挿入部などを備える構成としてもよい。さらに、電子書籍２７００は、電子辞書としての機能を持たせた構成としてもよい。
【０２８２】
また、電子書籍２７００は、無線で情報を送受信できる構成としてもよい。無線により、電子書籍サーバから、所望の書籍データなどを購入し、ダウンロードする構成とすることも可能である。
【０２８３】
図１３（Ｄ）は、携帯電話であり、筐体２８００および筐体２８０１の二つの筐体で構成されている。筐体２８０１には、表示パネル２８０２、スピーカー２８０３、マイクロフォン２８０４、ポインティングデバイス２８０６、カメラ用レンズ２８０７、外部接続端子２８０８などを備えている。また、筐体２８００には、携帯電話の充電を行う太陽電池セル２８１０、外部メモリスロット２８１１などを備えている。また、アンテナは筐体２８０１内部に内蔵されている。上記実施の形態のいずれかで示した半導体装置を表示パネル２８０２に適用することにより、信頼性の高い携帯電話とすることができる。
【０２８４】
また、表示パネル２８０２はタッチパネルを備えており、図１３（Ｄ）には映像表示されている複数の操作キー２８０５を点線で示している。なお、太陽電池セル２８１０で出力される電圧を各回路に必要な電圧に昇圧するための昇圧回路も実装している。
【０２８５】
表示パネル２８０２は、使用形態に応じて表示の方向が適宜変化する。また、表示パネル２８０２と同一面上にカメラ用レンズ２８０７を備えているため、テレビ電話が可能である。スピーカー２８０３およびマイクロフォン２８０４は音声通話に限らず、テレビ電話、録音、再生などが可能である。さらに、筐体２８００と筐体２８０１は、スライドし、図１３（Ｄ）のように展開している状態から重なり合った状態とすることができ、携帯に適した小型化が可能である。
【０２８６】
外部接続端子２８０８はＡＣアダプタおよびＵＳＢケーブルなどの各種ケーブルと接続可能であり、充電およびパーソナルコンピュータなどとのデータ通信が可能である。また、外部メモリスロット２８１１に記録媒体を挿入し、より大量のデータ保存および移動に対応できる。
【０２８７】
また、上記機能に加えて、赤外線通信機能、テレビ受信機能などを備えたものであってもよい。
【０２８８】
図１３（Ｅ）は、デジタルビデオカメラであり、本体３０５１、表示部（Ａ）３０５７、接眼部３０５３、操作スイッチ３０５４、表示部（Ｂ）３０５５、バッテリー３０５６などによって構成されている。上記実施の形態のいずれかで示した半導体装置を表示部（Ａ）３０５７、表示部（Ｂ）３０５５に適用することにより、信頼性の高いデジタルビデオカメラとすることができる。
【０２８９】
図１３（Ｆ）は、テレビジョン装置の一例を示している。テレビジョン装置９６００は、筐体９６０１に表示部９６０３が組み込まれている。表示部９６０３により、映像を表示することが可能である。また、ここでは、スタンド９６０５により筐体９６０１を支持した構成を示している。上記実施の形態のいずれかで示した半導体装置を表示部９６０３に適用することにより、信頼性の高いテレビジョン装置９６００とすることができる。
【０２９０】
テレビジョン装置９６００の操作は、筐体９６０１が備える操作スイッチや、別体のリモコン操作機により行うことができる。また、リモコン操作機に、当該リモコン操作機から出力する情報を表示する表示部を設ける構成としてもよい。
【０２９１】
なお、テレビジョン装置９６００は、受信機やモデムなどを備えた構成とする。受信機により一般のテレビ放送の受信を行うことができ、さらにモデムを介して有線または無線による通信ネットワークに接続することにより、一方向（送信者から受信者）または双方向（送信者と受信者間、あるいは受信者間同士など）の情報通信を行うことも可能である。
【０２９２】
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。
【実施例】
【０２９３】
本実施例では、開示する発明に係る半導体装置において用いる酸化アルミニウム膜のバリア膜としての特性について評価を行った。図１４乃至図１７に結果を示す。評価方法としては、二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）と、ＴＤＳ（Ｔｈｅｒｍａｌ Ｄｅｓｏｒｐｔｉｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ：昇温脱離ガス分光法）分析法を用いた。
【０２９４】
まず、ＳＩＭＳ分析によって行った評価を示す。試料は、比較例としてガラス基板上にスパッタリング法による酸化シリコン膜が膜厚１００ｎｍ形成された比較例試料Ａと、実施例としてガラス基板上にスパッタリング法により酸化シリコン膜が膜厚１００ｎｍ形成され、酸化シリコン膜上にスパッタリング法により酸化アルミニウム膜が膜厚１００ｎｍ形成された実施例試料Ａを作製した。
【０２９５】
比較例試料Ａおよび実施例試料Ａにおいて、酸化シリコン膜の成膜条件は、ターゲットとして酸化シリコン（ＳｉＯ２）ターゲットを用い、ガラス基板とターゲットとの距離を６０ｍｍ、圧力０．４Ｐａ、電源電力１．５ｋＷ、酸素（酸素流量５０ｓｃｃｍ）雰囲気下、基板温度１００℃とした。
【０２９６】
実施例試料Ａにおいて、酸化アルミニウム膜の成膜条件は、ターゲットとして酸化アルミニウム（Ａｌ２Ｏ３）ターゲットを用い、ガラス基板とターゲットとの距離を６０ｍｍ、圧力０．４Ｐａ、電源電力１．５ｋＷ、アルゴンおよび酸素（アルゴン流量２５ｓｃｃｍ：酸素流量２５ｓｃｃｍ）雰囲気下、基板温度２５０℃とした。
【０２９７】
比較例試料Ａおよび実施例試料Ａにプレッシャークッカー試験（ＰＣＴ：Ｐｒｅｓｓｕｒｅ Ｃｏｏｋｅｒ Ｔｅｓｔ）を行った。本実施例ではＰＣＴ試験として、温度１３０℃、湿度８５％（気体中に含まれる水蒸気の体積比率がＨ２Ｏ（水）：Ｄ２Ｏ（重水）＝３：１）、２．３気圧（０．２３ＭＰａ）の条件で比較例試料Ａおよび実施例試料Ａを１００時間保持した。
【０２９８】
本実施例において、重水などで表現している「Ｄ原子」とは、質量数が２である水素原子２Ｈを表している。
【０２９９】
ＳＩＭＳ分析としてＳＳＤＰ（Ｓｕｂｓｔｒａｔｅ Ｓｉｄｅ Ｄｅｐｔｈ Ｐｒｏｆｉｌｅ）−ＳＩＭＳを用いて、ＰＣＴ試験前とＰＣＴ試験後の比較例試料Ａおよび実施例試料Ａに対して、各試料のＨ原子およびＤ原子の濃度を測定した。
【０３００】
図１４（Ａ１）に比較例試料ＡのＰＣＴ試験前、図１４（Ａ２）に比較例試料ＡのＰＣＴ試験後のＳＩＭＳによるＨ原子およびＤ原子の濃度プロファイルを示す。図１４（Ａ１）および図１４（Ａ２）において、Ｄ原子ｅｘｐｅｃｔｅｄ濃度プロファイルは、Ｄ原子の存在比が０．０１５％としてＨ原子の濃度プロファイルから算出した自然界に存在するＤ原子の濃度プロファイルである。よって、ＰＣＴ試験によって試料中に混入したＤ原子量は、実測のＤ原子濃度とＤ原子ｅｘｐｅｃｔｅｄ濃度との差分となる。実測のＤ原子濃度からＤ原子ｅｘｐｅｃｔｅｄ濃度を差し引いたＤ原子の濃度プロファイルを、ＰＣＴ試験前を図１４（Ｂ１）、ＰＣＴ試験後を図１４（Ｂ２）に示す。
【０３０１】
同様に、図１５（Ａ１）に実施例試料ＡのＰＣＴ試験前、図１５（Ａ２）に実施例試料ＡのＰＣＴ試験後のＳＩＭＳによるＨ原子およびＤ原子の濃度プロファイルを示す。また、実測のＤ原子濃度からＤ原子ｅｘｐｅｃｔｅｄ濃度を差し引いたＤ原子の濃度プロファイルを、ＰＣＴ試験前を図１５（Ｂ１）、ＰＣＴ試験後を図１５（Ｂ２）に示す。
【０３０２】
なお、本実施例のＳＩＭＳ分析結果は、すべて酸化シリコン膜の標準試料により定量した結果を示している。
【０３０３】
図１４に示すように、ＰＣＴ試験前は重なっていた実測のＤ原子の濃度プロファイルとＤ原子ｅｘｐｅｃｔｅｄ濃度プロファイルが、ＰＣＴ試験後は実測のＤ原子の濃度プロファイルが高濃度に増大しており、酸化シリコン膜中にＤ原子が混入したことがわかる。したがって、比較例試料の酸化シリコン膜は、外部からの水分（Ｈ２Ｏ、Ｄ２Ｏ）に対し、バリア性が低いことが確認できた。
【０３０４】
一方、図１５に示すように、酸化シリコン膜上に酸化アルミニウム膜を積層した実施例試料Ａは、ＰＣＴ試験後でも酸化アルミニウム膜表面近傍の領域にややＤ原子の侵入が見られるだけで、酸化アルミニウム膜深さ３０ｎｍ付近以降、および酸化シリコン膜にはＤ原子の侵入が見られない。したがって、酸化アルミニウム膜は外部からの水分（Ｈ２Ｏ、Ｄ２Ｏ）に対し、バリア性が高いことが確認できた。
【０３０５】
次に、ＴＤＳ分析によって行った評価を示す。試料は、実施例として、ガラス基板上にスパッタリング法により酸化シリコン膜が膜厚１００ｎｍ形成され、酸化シリコン膜上にスパッタリング法により酸化アルミニウム膜が膜厚２０ｎｍ形成された実施例試料Ｂを作製した。また、比較例として、実施例試料ＢをＴＤＳ分析によって測定後、実施例試料Ｂから酸化アルミニウム膜を除去し、ガラス基板上に酸化シリコン膜のみが形成された比較例試料Ｂを作製した。
【０３０６】
比較例試料Ｂおよび実施例試料Ｂにおいて、酸化シリコン膜の成膜条件は、ターゲットとして酸化シリコン（ＳｉＯ２）ターゲットを用い、ガラス基板とターゲットとの距離を６０ｍｍ、圧力０．４Ｐａ、電源電力１．５ｋＷ、酸素（酸素流量５０ｓｃｃｍ）雰囲気下、基板温度１００℃とした。
【０３０７】
実施例試料Ｂにおいて、酸化アルミニウム膜の成膜条件は、ターゲットとして酸化アルミニウム（Ａｌ２Ｏ３）ターゲットを用い、ガラス基板とターゲットとの距離を６０ｍｍ、圧力０．４Ｐａ、電源電力１．５ｋＷ、アルゴンおよび酸素（アルゴン流量２５ｓｃｃｍ：酸素流量２５ｓｃｃｍ）雰囲気下、基板温度２５０℃とした。
【０３０８】
比較例試料Ｂおよび実施例試料Ｂにおいて、さらに３００℃加熱処理、４５０℃加熱処理、６００℃加熱処理の条件で、それぞれ窒素雰囲気下で１時間処理を行い、試料を作製した。
【０３０９】
比較例試料Ｂおよび実施例試料Ｂにおいて、加熱処理なし、３００℃加熱処理、４５０℃加熱処理、６００℃加熱処理と４つの条件で作製された試料にそれぞれＴＤＳ分析を行った。比較例試料Ｂおよび実施例試料Ｂにおいて、図１６（Ａ）および図１７（Ａ）に加熱処理なし、図１６（Ｂ）および図１７（Ｂ）に３００℃加熱処理、図１６（Ｃ）および図１７（Ｃ）に４５０℃加熱処理、図１６（Ｄ）および図１７（Ｄ）に６００℃加熱処理を行った各試料の測定されたＭ／ｚ＝３２（Ｏ２）のＴＤＳ結果を示す。
【０３１０】
図１６（Ａ）乃至図１６（Ｄ）に示すように、比較例試料Ｂは加熱処理なしの図１６（Ａ）では酸化シリコン膜から酸素の放出が見られるが、図１６（Ｂ）の３００℃加熱処理を行った試料では酸素の放出量が大きく減少し、図１６（Ｃ）の４５０℃加熱処理を行った試料および図１６（Ｄ）の６００℃加熱処理を行った試料においては、ＴＤＳ測定のバックグラウンド以下であった。
【０３１１】
図１６（Ａ）乃至図１６（Ｄ）の結果から、酸化シリコン膜中に含まれる過剰酸素の９割以上が３００℃の加熱処理によって酸化シリコン膜中から外部へ放出され、４５０℃、６００℃の加熱処理によってはほぼ全ての酸化シリコン膜中に含まれる過剰酸素が酸化シリコン膜外部へ放出されたことがわかる。したがって、酸化シリコン膜は酸素に対するバリア性が低いことが確認できた。
【０３１２】
一方、図１７（Ａ）乃至図１７（Ｄ）に示すように、酸化シリコン膜上に酸化アルミニウム膜を形成した実施例試料Ｂにおいては、３００℃、４５０℃、６００℃の加熱処理を行った試料においても、加熱処理なしの試料と同等の量の酸素の放出が見られた。
【０３１３】
図１７（Ａ）乃至図１７（Ｄ）の結果から、酸化アルミニウム膜を酸化シリコン膜上に形成することで、加熱処理を行っても酸化シリコン膜中に含まれる過剰酸素は容易に外部へ放出されず、酸化シリコン膜中に含有した状態がかなりの程度保持されることがわかる。したがって酸化アルミニウム膜は酸素に対するバリア性が高いことが確認できた。
【０３１４】
以上の結果から、酸化アルミニウム膜は水素および水分に対するバリア性と、酸素に対するバリア性の両方を有しており、水素、水分、および酸素に対するバリア膜として好適に機能することが確認できた。
【０３１５】
したがって、酸化アルミニウム膜は、酸化物半導体膜を含むトランジスタの作製工程中および作製後において、変動要因となる水素、水分などの不純物の酸化物半導体膜への混入、および酸化物半導体を構成する主成分材料である酸素の酸化物半導体膜からの放出を防止する保護膜として機能することができる。
【０３１６】
したがって、形成される酸化物半導体膜は、水素、水分などの不純物が混入しないため高純度であり、酸素放出が防止されるため、該酸化物半導体の化学量論的組成比に対し、酸素の含有量が過剰な領域を含む。よって、該酸化物半導体膜をトランジスタに用いることで、酸素欠損に起因するトランジスタのしきい値電圧Ｖｔｈのばらつき、しきい値電圧のシフトΔＶｔｈを低減することができる。
【符号の説明】
【０３１７】
１００ 基板
１０１ ロード室
１０２ アンロード室
１０６ 素子分離絶縁膜
１０８ ゲート絶縁膜
１１０ ゲート電極層
１１１ 成膜室
１１２ 成膜室
１１３ 成膜室
１１４ 加熱室
１１５ 加酸素化処理室
１１６ チャネル形成領域
１２０ 不純物領域
１２４ 金属化合物領域
１２８ 絶縁膜
１３０ 絶縁膜
１４０ トランジスタ
１４１ 基板支持部
１４２ａ ソース電極層またはドレイン電極層
１４２ｂ ソース電極層またはドレイン電極層
１４３ 移動手段
１４８ｂ 電極層
１５０ 絶縁膜
１５１ ターゲット
１５２ 絶縁膜
１５３ 防着板
１５４ 成膜室
１５５ 基板加熱手段
１５７ 圧力調整手段
１５９ ガス導入手段
１６１ ゲートバルブ
１６２ トランジスタ
１６４ 容量素子
１７０ 加熱室
１７１ ヒータ
１７３ 保護板
１８５ 基板
２０１ ロード室
２０２ アンロード室
２１１ 成膜室
２１２ 成膜室
２１３ 加熱室
２５０ 基板温度
３０１ ロード室
３０２ アンロード室
３１１ 成膜室
３１２ 成膜室
３１３ 成膜室
３１４ 加熱室
４００ 基板
４０１ ゲート電極層
４０１ａ ゲート電極層
４０２ａ 酸化アルミニウム膜
４０２ｂ 酸化シリコン膜
４０３ 酸化物半導体層
４０５ａ ソース電極層
４０５ｂ ドレイン電極層
４０７ａ 酸化シリコン膜
４０７ｂ 酸化アルミニウム膜
４１０ トランジスタ
４２０ トランジスタ
４２１ 酸素
６０１ 基板
６０２ フォトダイオード
６０６ａ 半導体膜
６０６ｂ 半導体膜
６０６ｃ 半導体膜
６０８ 接着層
６１３ 基板
６３１ 絶縁膜
６３２ 絶縁膜
６３３ 層間絶縁膜
６３４ 層間絶縁膜
６４０ トランジスタ
６４１ａ 電極層
６４１ｂ 電極層
６４２ 電極層
６４３ 導電層
６４５ ゲート電極層
６５６ トランジスタ
６５８ フォトダイオードリセット信号線
６５９ ゲート信号線
６７１ フォトセンサ出力信号線
６７２ フォトセンサ基準信号線
２７００ 電子書籍
２７０１ 筐体
２７０３ 筐体
２７０５ 表示部
２７０７ 表示部
２７１１ 軸部
２７２１ 電源
２７２３ 操作キー
２７２５ スピーカー
２８００ 筐体
２８０１ 筐体
２８０２ 表示パネル
２８０３ スピーカー
２８０４ マイクロフォン
２８０５ 操作キー
２８０６ ポインティングデバイス
２８０７ カメラ用レンズ
２８０８ 外部接続端子
２８１０ 太陽電池セル
２８１１ 外部メモリスロット
３００１ 本体
３００２ 筐体
３００３ 表示部
３００４ キーボード
３０２１ 本体
３０２２ スタイラス
３０２３ 表示部
３０２４ 操作ボタン
３０２５ 外部インターフェイス
３０５１ 本体
３０５３ 接眼部
３０５４ 操作スイッチ
３０５５ 表示部（Ｂ）
３０５６ バッテリー
３０５７ 表示部（Ａ）
４００１ 基板
４００２ 画素部
４００３ 信号線駆動回路
４００４ 走査線駆動回路
４００５ シール材
４００６ 基板
４００８ 液晶層
４０１０ トランジスタ
４０１１ トランジスタ
４０１３ 液晶素子
４０１５ 接続端子電極層
４０１６ 端子電極層
４０１８ ＦＰＣ
４０１８ａ ＦＰＣ
４０１８ｂ ＦＰＣ
４０１９ 異方性導電膜
４０２０ 絶縁膜
４０２１ 絶縁膜
４０２３ 絶縁膜
４０２４ 絶縁膜
４０３０ 電極層
４０３１ 電極層
４０３２ 絶縁層
４０３３ 絶縁層
４５１０ 隔壁
４５１１ 電界発光層
４５１３ 発光素子
４５１４ 充填材
４６１２ キャビティ
４６１３ 球形粒子
４６１４ 充填材
４６１５ａ 黒色領域
４６１５ｂ 白色領域
９６００ テレビジョン装置
９６０１ 筐体
９６０３ 表示部
９６０５ スタンド
【技術分野】
【０００１】
半導体装置および半導体装置の作製方法に関する。
【０００２】
なお、本明細書中において半導体装置とは、半導体特性を利用することで機能しうる装置全般を指し、電気光学装置、半導体回路および電子機器は全て半導体装置である。
【背景技術】
【０００３】
絶縁表面を有する基板上に形成された半導体薄膜を用いてトランジスタを構成する技術が注目されている。該トランジスタは集積回路（ＩＣ）や画像表示装置（表示装置）のような電子デバイスに広く応用されている。トランジスタに適用可能な半導体薄膜としてシリコン系半導体材料が広く知られているが、その他の材料として酸化物半導体が注目されている。
【０００４】
例えば、トランジスタの活性層として、電子キャリア濃度が１０１８／ｃｍ３未満であるインジウム（Ｉｎ）、ガリウム（Ｇａ）、および亜鉛（Ｚｎ）を含む非晶質酸化物を用いたトランジスタが開示されている（特許文献１参照）。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００６−１６５５２８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかし、酸化物半導体を有する半導体デバイスにおいて、該酸化物半導体が酸素欠損や水分、水素などを有すると、その電気伝導度が変化する恐れがある。このような現象は、酸化物半導体を用いたトランジスタにとって電気的特性の変動要因となる。
【０００７】
このような問題に鑑み、酸化物半導体を用いた半導体装置に安定した電気的特性を付与し、信頼性の高い半導体装置を提供することを目的の一とする。また、酸化物半導体を有する半導体デバイスのオフ電流が極めて低い（ヨクトアンペア（ｙＡ）レベル）という特性を利用し、新しいエレクトロニクスの分野として、ヨクトロニクス（Ｙｏｃｔｏｒｏｎｉｃｓ（Ｙｏｃｔｏ Ａｍｐｅｒｅ Ｅｌｅｃｔｒｏｎｉｃｓ）、ヨクトアンペアの電流を扱うエレクトロニクス）というものを確立し、提供することを目的の一とする。
【課題を解決するための手段】
【０００８】
酸化物半導体層を含むトランジスタの作製工程において、酸化物半導体層を酸化アルミニウム膜で挟み込むことで、酸化物半導体層からの酸素の離脱を抑制する。また、酸化物半導体膜への熱処理によって水素原子を含む不純物（例えば、水素や水分など）を除去することも可能である。さらには、タクトの速いインライン装置によって当該トランジスタの積層膜を連続的に形成することにより、各層の界面における不純物濃度を極めて低く抑えることが可能になる。これにより、さらに特性の安定したトランジスタを得ることができる。より具体的には、例えば、以下の作製方法とすることができる。
【０００９】
本発明の一態様は、ゲート電極を形成する工程と、第１の酸化アルミニウム膜（ＡｌＯｘ１（ｘ１＞３／２））と第１の酸化アルミニウム膜上の酸化シリコン膜（ＳｉＯｙ（ｙ＞２））よりなるゲート絶縁膜を形成する工程と、ゲート電極と重なるゲート絶縁膜上に酸化物半導体膜を形成する工程と、酸化物半導体膜に電気的に接続されたソース電極層およびドレイン電極層を形成する工程と、第２の酸化アルミニウム膜（ＡｌＯｘ２（ｘ２＞３／２））を酸化物半導体膜上に形成する工程を有し、ゲート絶縁膜と酸化物半導体膜は、第１のインライン装置にて大気暴露させることなく連続的に形成後、第１のインライン装置にて第１の熱処理および加酸素化処理が行われることを特徴とする。
【００１０】
また、本発明の他の一態様は、ゲート電極を形成する工程と、第１の酸化アルミニウム膜（ＡｌＯｘ１（ｘ１＞３／２））と第１の酸化アルミニウム膜上の第１の酸化シリコン膜（ＳｉＯｙ１（ｙ１＞２））よりなるゲート絶縁膜をゲート電極上に形成する工程と、ゲート電極と重なるゲート絶縁膜上に酸化物半導体膜を形成する工程と、酸化物半導体膜に電気的に接続されたソース電極層およびドレイン電極層を形成する工程と、第２の酸化シリコン膜（ＳｉＯｙ２（ｙ２＞２））と第２の酸化シリコン膜上の第２の酸化アルミニウム膜（ＡｌＯｘ２（ｘ２＞３／２））よりなる保護層を酸化物半導体膜上に形成する工程を有し、ゲート絶縁膜と酸化物半導体膜は、第１のインライン装置にて大気暴露させることなく連続的に形成後、第１のインライン装置にて第１の熱処理および加酸素化処理が行われ、保護層は第２のインライン装置にて大気暴露されることなく連続的に形成後、第２のインライン装置にて第２の熱処理が行われることを特徴とする。
【００１１】
また、本発明の他の一態様は、ゲート電極を形成する工程と、第１の酸化アルミニウム膜（ＡｌＯｘ１（ｘ１＞３／２））と第１の酸化アルミニウム膜上の第１の酸化シリコン膜（ＳｉＯｙ１（ｙ１＞２））よりなるゲート絶縁膜をゲート電極上に形成する工程と、ゲート電極と重なるゲート絶縁膜上に酸化物半導体膜を形成する工程と、酸化物半導体膜に電気的に接続されたソース電極層およびドレイン電極層を形成する工程と、第２の酸化シリコン膜（ＳｉＯｙ２（ｙ２＞２））と第２の酸化シリコン膜上の有機物と金属酸化物の混合膜または透明導電酸化膜または窒素を含む酸化物半導体膜である薄膜Ｘと、薄膜Ｘ上の第２の酸化アルミニウム膜（ＡｌＯｘ２（ｘ２＞３／２））よりなる保護層を酸化物半導体膜上に形成する工程を有し、ゲート絶縁膜と酸化物半導体膜は、第１のインライン装置にて大気暴露させることなく連続的に形成後、第１のインライン装置にて第１の熱処理および加酸素化処理が行われ、保護層は第２のインライン装置にて大気暴露されることなく連続的に形成後、第２のインライン装置にて第２の熱処理が行われることを特徴とする。
【００１２】
上記第２の熱処理は、２７５℃以上３２５℃以下にて行われると酸素が離脱しにくい。
【００１３】
また、上記の半導体装置の作製方法の加酸素化処理において、酸化物半導体膜に追加で添加される酸素の深さ方向の濃度のピークを１×１０１８／ｃｍ３以上３×１０２１／ｃｍ３以下とするのが好ましい。
【００１４】
酸化物半導体層を有するトランジスタの作製工程において、酸化物半導体層に対して加酸素化処理（酸素添加処理）を行い、その後、酸化物半導体への水（水素を含む）の侵入防止機能および酸化物半導体からの酸素の脱離防止機能を有する酸化アルミニウム膜を酸化物半導体層上に設けた状態で熱処理を行うことによって、酸化物半導体層内部（バルク中）または、ゲート絶縁膜と酸化物半導体層の界面において、少なくとも一部に、化学量論比をこえる酸素が存在する領域（酸素過剰領域とも表記する）を設けることができる。なお、加酸素化処理によって添加された酸素は、酸化物半導体の格子間に存在する場合もある。
【００１５】
また、酸化物半導体には熱処理による脱水化または脱水素化処理を行い、酸化物半導体内部の水素原子または水などの水素原子を含む不純物を除去し、酸化物半導体層を高純度化するのが好ましい。
【００１６】
開示する発明の一態様である上述の構成の効果は、次のように考えると理解が容易である。ただし、以下の説明は、あくまでも一考察に過ぎないことを付記する。
【００１７】
一般に、酸化物半導体中に含まれる酸素は下記の式（１）で示すような酸化物半導体中の金属元素との結合と脱離の反応を動的に繰り返す。酸素が脱離した金属元素は未結合手を有するため、酸化物半導体内部において、酸素が脱離した箇所では酸素欠損が存在する。
【００１８】
【数１】
【００１９】
開示する発明の一態様に係る酸化物半導体層は、隣接する膜中に過剰の酸素（好ましくは化学量論比より過剰の酸素）を含有することで、当該酸化物半導体層の酸素欠損を直ちに補填することができる。よって、当該酸化物半導体層に存在する酸素欠損に起因するＤＯＳ（ｄｅｎｓｉｔｙ ｏｆ ｓｔａｔｅ）を減少させることが可能となる。例えば、酸化物半導体層が化学量論比に一致した量の酸素を含有する場合のＤＯＳの平均密度が１０１８ｃｍ−３以上１０１９ｃｍ−３以下程度である場合、化学量論比より過剰な酸素を含む酸化物半導体におけるＤＯＳの平均密度は１０１５ｃｍ−３以上１０１６ｃｍ−３以下程度となりうる。
【００２０】
なお、酸化物半導体層を厚くする程、トランジスタのしきい値電圧のばらつきが大きくなる傾向が確認されている。これは、酸化物半導体層の酸素欠陥がしきい値電圧の変動の一因であり、それが厚くなるほど酸素欠陥が増加するためと推測できる。上述のように、開示する発明の一態様に係るトランジスタは、酸化物半導体層と隣接する膜への酸素添加処理によって、酸化物半導体層とその周辺の膜の酸素含有量を増大させているため、上記式（１）の動的な反応によって生じる当該酸化物半導体層の酸素欠陥を直ちに補填することが可能である。よって、開示する発明の一態様に係るトランジスタは、酸素欠陥に起因するドナー準位が形成される時間を短くし、実質的にドナー準位をなくすことができるため、しきい値電圧のばらつきを抑制することができる。
【発明の効果】
【００２１】
酸化物半導体層やそれに隣接する膜に酸素を過剰に含ませるようにして、該酸素が放出されないように酸化アルミニウム膜を酸化物半導体層の上下に設けることにより、酸化物半導体中およびその上下で接する層との界面で欠陥が生成され、また、欠陥が増加することを防ぐことができる。すなわち、酸化物半導体層とそれに隣接する膜に含ませた過剰な酸素が、酸素空孔欠陥を埋めるように作用し、かつ、酸素や水素、水分に対するバリア性の高い酸化アルミニウム膜で酸化物半導体層を挟んでいるので、安定した電気特性を有する信頼性の高い半導体装置を提供することができる。また、インライン装置により、酸化シリコン膜や酸化アルミニウム膜、酸化物半導体膜などを大気暴露することなく連続的に形成できるため、膜界面における不純物（水分や水素など）の濃度を著しく低下させることが可能となる。これにより、安定した電気特性を有する信頼性の高い半導体装置を提供することができる。
【図面の簡単な説明】
【００２２】
【図１】半導体装置の一形態を説明する平面図および断面図。
【図２】半導体装置の作製方法の一形態を説明する図。
【図３】半導体装置の一形態を説明する平面図および断面図。
【図４】本発明に係る、半導体装置の成膜装置のブロック図。
【図５】本発明に係る、半導体装置の成膜装置を説明する図。
【図６】本発明に係る、半導体装置の成膜装置を説明する図。
【図７】半導体装置の一形態を説明する図。
【図８】半導体装置の一形態を説明する図。
【図９】半導体装置の一形態を説明する図。
【図１０】半導体装置の一形態を説明する図。
【図１１】半導体装置の一形態を説明する図。
【図１２】半導体装置の一形態を説明する図。
【図１３】電子機器を示す図。
【図１４】ＳＩＭＳの測定結果を示す図。
【図１５】ＳＩＭＳの測定結果を示す図。
【図１６】ＴＤＳの測定結果を示す図。
【図１７】ＴＤＳの測定結果を示す図。
【発明を実施するための形態】
【００２３】
以下では、本明細書に開示する発明の実施の形態について図面を用いて詳細に説明する。ただし、本明細書に開示する発明は以下の説明に限定されず、その形態および詳細を様々に変更し得ることは、当業者であれば容易に理解される。また、本明細書に開示する発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。
【００２４】
なお、第１、第２として付される序数詞は便宜上用いるものであり、工程順または積層順を示すものではない。また、本明細書において発明を特定するための事項として固有の名称を示すものではない。
【００２５】
（実施の形態１）
本実施の形態では、半導体装置および半導体装置の作製方法の一形態を、図１乃至図３を用いて説明する。本実施の形態では、半導体装置の一例として酸化物半導体層を有するトランジスタを示す。
【００２６】
図１に、半導体装置の例として、ボトムゲート型のトランジスタ４１０の平面図および断面図を示す。図１（Ａ）は平面図であり、図１（Ｂ）および図１（Ｃ）は、図１（Ａ）におけるＡ−Ｂ断面およびＣ−Ｄ断面に係る断面図である。なお、図１（Ａ）では、煩雑になることを避けるため、トランジスタ４１０の構成要素の一部（例えば、酸化シリコン膜４０７ａ、酸化アルミニウム膜４０７ｂなど）を省略している。
【００２７】
図１に示すトランジスタ４１０は、絶縁表面を有する基板４００上に、ゲート電極層４０１、ゲート絶縁膜である酸化アルミニウム膜４０２ａおよび酸化シリコン膜４０２ｂ、酸化物半導体層４０３、ソース電極層４０５ａ、ドレイン電極層４０５ｂおよび絶縁膜である酸化シリコン膜４０７ａおよび酸化アルミニウム膜４０７ｂを含む。
【００２８】
図１に示すトランジスタ４１０において、ゲート絶縁膜は、酸素を過剰に含む酸化アルミニウム膜４０２ａ（ＡｌＯｘ（ｘ＞３／２））と、酸素を過剰に含む酸化シリコン膜４０２ｂ（ＳｉＯｘ（ｘ＞２））の積層である。酸化物半導体層４０３は、酸素添加処理が行われており、酸素過剰領域を有する。酸素添加処理を行うことにより、酸化物半導体層４０３に化学量論比より過剰に酸素を含有させることができるので、トランジスタ４１０の信頼性が高められる。また、酸化アルミニウム膜４０２ａは、当該酸素過剰領域からの酸素脱離を抑制する効果を有する。
【００２９】
また、トランジスタ４１０は、酸素を過剰に含む酸化シリコン膜４０７ａ（ＳｉＯｘ（ｘ＞２））と、酸素を過剰に含む酸化アルミニウム膜４０７ｂ（ＡｌＯｘ（ｘ＞３／２））の積層を有する。酸化アルミニウムは、水分、酸素、その他の不純物を透過させにくいというバリア機能を有しているため、デバイス完成後に水分等の不純物が外部より侵入するのを防ぐことができる。また、酸化物半導体層４０３より酸素が放出されるのを防ぐことができる。この効果は、酸化アルミニウム膜４０２ａおよび酸化アルミニウム膜４０７ｂで酸化物半導体層４０３を挟み込むことでより顕著になる。なお、酸化シリコン膜４０７ａは設けなくてもよい。
【００３０】
また、ゲート絶縁膜もまた、酸素過剰領域を有するのが好ましい。ゲート絶縁膜が酸素過剰領域を有していると、酸化物半導体層４０３からゲート絶縁膜への酸素の移動を防ぐことができ、かつ、酸化シリコン膜４０２ｂから酸化物半導体層４０３への酸素の供給を行うこともできるためである。
【００３１】
なお、トランジスタ４１０上には、さらに絶縁膜が設けられていても良い。また、ソース電極層４０５ａやドレイン電極層４０５ｂと配線とを電気的に接続させるために、酸化シリコン膜４０７ａ、酸化アルミニウム膜４０７ｂなどには開口が形成されていても良い。また、酸化物半導体層４０３の上方に、さらに、第２のゲート電極を有していても良い。
【００３２】
図２（Ａ）乃至図２（Ｄ）にトランジスタ４１０の作製方法の一例を示す。
【００３３】
まず、絶縁表面を有する基板４００上に導電膜を形成した後、フォトリソグラフィ工程によりゲート電極層４０１を形成する。なお、レジストマスクをインクジェット法で形成してもよい。レジストマスクをインクジェット法で形成するとフォトマスクを使用しないため、製造コストを削減できる。
【００３４】
絶縁表面を有する基板４００に使用することができる基板に大きな制限はないが、少なくとも、後の熱処理に耐えうる程度の耐熱性を有していることが必要となる。例えば、バリウムホウケイ酸ガラスやアルミノホウケイ酸ガラスなどのガラス基板、セラミック基板、石英基板、サファイア基板などを用いることができる。また、シリコンや炭化シリコンなどの単結晶半導体基板、多結晶半導体基板、シリコンゲルマニウムなどの化合物半導体基板、ＳＯＩ基板などを適用することもでき、これらの基板上に半導体素子が設けられたものを基板４００として用いてもよい。
【００３５】
また、基板４００として、可撓性基板を用いてもよい。可撓性基板を用いる場合、可撓性基板上に酸化物半導体を含むトランジスタを直接形成してもよいし、他の基板に剥離層を設けて剥離層の上にトランジスタ等を形成した後、形成したトランジスタを剥離層を用いて剥離し、可撓性基板に転置してもよい。
【００３６】
下地膜となる絶縁膜を基板４００とゲート電極層４０１との間に設けてもよい。下地膜は、基板４００からの不純物元素の拡散を防止する機能があり、窒化シリコン膜、酸化シリコン膜、窒化酸化シリコン膜、または酸化窒化シリコン膜から選ばれた一または複数の膜による積層構造により形成することができる。
【００３７】
また、ゲート電極層４０１は、プラズマＣＶＤ法またはスパッタリング法等により、モリブデン、チタン、タンタル、タングステン、アルミニウム、銅、ネオジム、スカンジウム等の金属材料またはこれらを主成分とする合金材料を用いて、単層でまたは積層して形成することができる。
【００３８】
次いで、ゲート電極層４０１上に酸化アルミニウム膜４０２ａをプラズマＣＶＤ法またはスパッタリング法等により形成する。続いて、酸化アルミニウム膜４０２ａ上に酸化シリコン膜４０２ｂをプラズマＣＶＤ法またはスパッタリング法等により形成する。さらに、酸化シリコン膜４０２ｂ上に酸化物半導体膜を形成し、フォトリソ工程などにより島状に加工して酸化物半導体層４０３とする。酸化アルミニウム膜４０２ａから酸化物半導体膜の形成までは連続的に処理すると好ましい。また、酸化物半導体膜形成後、熱処理と酸素添加処理を順に行うとより好ましい（図２（Ａ）参照）。これにより、各膜中の水分や水素の脱離と酸化物半導体層４０３への酸素添加を行うことができる。
【００３９】
また、成膜後の熱処理によって、膜質、酸化物半導体との界面特性が改質される絶縁膜をゲート絶縁膜として用いても良い。いずれにしても、ゲート絶縁膜としての膜質が良好であることは勿論のこと、酸化物半導体との界面準位密度を低減し、良好な界面を形成できるものであれば良い。
【００４０】
なお、ゲート絶縁膜は酸素過剰領域を有すると、酸化物半導体層４０３の酸素欠損を補填することが可能であるため好ましい。
【００４１】
酸化物半導体層４０３は、膜厚２ｎｍ以上２００ｎｍ以下、好ましくは５ｎｍ以上３０ｎｍ以下で形成する。酸化物半導体層４０３は、非単結晶または非晶質であって、以下で示す酸化物を用いることができる。
【００４２】
酸化物半導体には、Ｉｎ、Ｇａ、ＺｎおよびＳｎから選ばれた２種以上を含む金属酸化物材料を用いればよい。例えば、四元系金属酸化物であるＩｎ−Ｓｎ−Ｇａ−Ｚｎ−Ｏ系の材料や、三元系金属酸化物であるＩｎ−Ｇａ−Ｚｎ−Ｏ系の材料、Ｉｎ−Ｓｎ−Ｚｎ−Ｏ系の材料、Ｉｎ−Ａｌ−Ｚｎ−Ｏ系の材料、Ｓｎ−Ｇａ−Ｚｎ−Ｏ系の材料、Ａｌ−Ｇａ−Ｚｎ−Ｏ系の材料、Ｓｎ−Ａｌ−Ｚｎ−Ｏ系の材料や、二元系金属酸化物であるＩｎ−Ｚｎ−Ｏ系の材料、Ｓｎ−Ｚｎ−Ｏ系の材料、Ａｌ−Ｚｎ−Ｏ系の材料、Ｚｎ−Ｍｇ−Ｏ系の材料、Ｓｎ−Ｍｇ−Ｏ系の材料、Ｉｎ−Ｍｇ−Ｏ系の材料、Ｉｎ−Ｇａ−Ｏ系の材料や、単元系金属酸化物であるＩｎ−Ｏ系の材料、Ｓｎ−Ｏ系の材料、Ｚｎ−Ｏ系の材料などを用いればよい。また、上記酸化物半導体にＩｎとＧａとＳｎとＺｎ以外のもの、例えばＳｉＯ２を含ませてもよい。
【００４３】
ここで、例えば、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系の酸化物半導体とは、インジウム（Ｉｎ）、ガリウム（Ｇａ）、亜鉛（Ｚｎ）を有する酸化物半導体、という意味であり、その組成比は問わない。
【００４４】
また、酸化物半導体には、化学式ＩｎＭＯ３（ＺｎＯ）ｍ（ｍ＞０）で表記される材料を用いることができる。ここで、Ｍは、Ｚｎ、Ｇａ、Ａｌ、ＭｎおよびＣｏから選ばれた一または複数の金属元素を示す。例えば、Ｍとして、Ｇａ、ＧａおよびＡｌ、ＧａおよびＭｎ、またはＧａおよびＣｏなどがある。
【００４５】
なお、酸化物半導体としてＩｎ−Ｚｎ−Ｏ系の材料を用いる場合、用いるターゲットの組成比は、原子数比で、Ｉｎ：Ｚｎ＝５０：１〜１：２（モル比に換算するとＩｎ２Ｏ３：ＺｎＯ＝２５：１〜１：４）、好ましくはＩｎ：Ｚｎ＝２０：１〜１：１（モル比に換算するとＩｎ２Ｏ３：ＺｎＯ＝１０：１〜１：２）、さらに好ましくはＩｎ：Ｚｎ＝１５：１〜１．５：１（モル比に換算するとＩｎ２Ｏ３：ＺｎＯ＝１５：２〜３：４）とする。例えば、Ｉｎ−Ｚｎ−Ｏ系の酸化物半導体の形成に用いるターゲットは、原子数比がＩｎ：Ｚｎ：Ｏ＝Ｘ：Ｙ：Ｚのとき、Ｚ＞１．５Ｘ＋Ｙとする。
【００４６】
また、酸化物半導体は、単結晶、多結晶（ポリクリスタルともいう。）または非晶質などの状態をとる。
【００４７】
好ましくは、酸化物半導体膜は、ＣＡＡＣ−ＯＳ（Ｃ Ａｘｉｓ Ａｌｉｇｎｅｄ Ｃｒｙｓｔａｌｌｉｎｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）膜とする。
【００４８】
ＣＡＡＣ−ＯＳ膜は、完全な単結晶ではなく、完全な非晶質でもない。ＣＡＡＣ−ＯＳ膜は、非晶質相に結晶部および非晶質部を有する結晶−非晶質混相構造の酸化物半導体膜である。なお、当該結晶部は、一辺が１００ｎｍ未満の立方体内に収まる大きさであることが多い。また、透過型顕微鏡（ＴＥＭ：Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）による観察像では、ＣＡＡＣ−ＯＳ膜に含まれる非晶質部と結晶部との境界は明確ではない。また、ＴＥＭによってＣＡＡＣ−ＯＳ膜には粒界（グレインバウンダリーともいう。）は確認できない。そのため、ＣＡＡＣ−ＯＳ膜は、粒界に起因する電子移動度の低下が抑制される。
【００４９】
ＣＡＡＣ−ＯＳ膜に含まれる結晶部は、ｃ軸がＣＡＡＣ−ＯＳ膜の被形成面の法線ベクトルまたは表面の法線ベクトルに平行な方向に揃い、かつ、ａｂ面に垂直な方向から見て三角形状または六角形状の原子配列を有し、ｃ軸に垂直な方向から見て金属原子が層状または金属原子と酸素原子とが層状に配列している。なお、異なる結晶部間で、それぞれａ軸およびｂ軸の向きが異なっていてもよい。本明細書において、単に垂直と記載する場合、８５°以上９５°以下の範囲も含まれることとする。また、単に平行と記載する場合、−５°以上５°以下の範囲も含まれることとする。
【００５０】
なお、ＣＡＡＣ−ＯＳ膜において、結晶部の分布が一様でなくてもよい。例えば、ＣＡＡＣ−ＯＳ膜の形成過程において、酸化物半導体膜の表面側から結晶成長させる場合、被形成面の近傍に対し、表面の近傍では結晶部の占める割合が高くなることがある。また、ＣＡＡＣ−ＯＳ膜へ不純物を添加することにより、当該不純物添加領域において結晶部が非晶質化することもある。
【００５１】
ＣＡＡＣ−ＯＳ膜に含まれる結晶部のｃ軸は、ＣＡＡＣ−ＯＳ膜の被形成面の法線ベクトルまたは表面の法線ベクトルに平行な方向に揃うため、ＣＡＡＣ−ＯＳ膜の形状（被形成面の断面形状または表面の断面形状）によっては互いに異なる方向を向くことがある。なお、結晶部のｃ軸の方向は、ＣＡＡＣ−ＯＳ膜が形成されたときの被形成面の法線ベクトルまたは表面の法線ベクトルに平行な方向となる。結晶部は、成膜することにより、または成膜後に熱処理などの結晶化処理を行うことにより形成される。
【００５２】
ＣＡＡＣ−ＯＳ膜を用いたトランジスタは、可視光や紫外光の照射による電気特性の変動を低減することが可能である。よって、当該トランジスタは、信頼性が高い。
【００５３】
酸化物半導体膜は、スパッタリング法、分子線エピタキシー法、原子層堆積法またはパルスレーザー蒸着法により形成する。ここでは、スパッタリング法により形成することができる。
【００５４】
酸化物半導体膜をＣＡＡＣ−ＯＳ膜とする際には、基板４００を加熱しながら酸化物半導体膜を形成すればよく、基板４００を加熱する温度としては、１５０℃以上４５０℃以下とすればよく、好ましくは基板温度が２００℃以上３５０℃以下とする。なお、酸化物半導体膜の形成時に、基板を加熱する温度を高くすることで、非晶質な部分に対して結晶部分の占める割合の多いＣＡＡＣ−ＯＳ膜とすることができる。
【００５５】
スパッタリング法により酸化物半導体膜を形成する際、できる限り酸化物半導体膜に含まれる水素濃度を低減させることが好ましい。水素濃度を低減させるには、スパッタリング装置の処理室内に供給する雰囲気ガスとして、水素、水、水酸基または水素化物などの不純物が除去された高純度の希ガス（代表的にはアルゴン）、酸素、および希ガスと酸素との混合ガスを適宜用いる。このときの酸素分圧は高いほうが好ましく、雰囲気ガスを全て酸素にしてもよい。さらには、該処理室の排気は、水の排気能力の高いクライオポンプまたは水素の排気能力の高いスパッタイオンポンプを用いればよい。
【００５６】
また、ゲート絶縁膜および酸化物半導体膜は、大気解放することなく連続的に形成する。ゲート絶縁膜を形成する面またはゲート絶縁膜表面は、できるだけ平坦であることが好ましい。これにより、酸化物半導体膜のＣＡＡＣ−ＯＳ膜化を容易にできる。このような面の平坦度は、算術平均粗さ（Ｒａ）で１ｎｍ以下、好ましくは０．５ｎｍ以下とすればよい。例えば、基板４００上に設けられたゲート電極層４０１の表面に付着した水素を含む不純物を、熱処理またはプラズマ処理で除去した後、大気に解放することなくゲート絶縁膜を形成し、続けて大気に解放することなく酸化物半導体膜を形成する。このようにすることで、ゲート電極層４０１の表面に付着した水素を含む不純物を低減し、また、ゲート電極層４０１と酸化アルミニウム膜４０２ａとの界面、および、酸化シリコン膜４０２ｂと酸化物半導体膜との界面に、大気成分が付着することを抑制できる。その結果、電気特性が良好で、信頼性の高いトランジスタ４１０を作製することができる。
【００５７】
酸化物半導体膜を形成後、熱処理（第１の熱処理）を行うことが望ましい。この第１の熱処理によって酸化物半導体膜中の、過剰な水素（水や水酸基を含む）を除去し、酸化物半導体膜の構造を整え、エネルギーギャップ中の欠陥準位を低減することができる。第１の熱処理の温度は、２５０℃以上７００℃以下、好ましくは４５０℃以上６００℃以下、かつ、基板の歪み点未満とする。
【００５８】
熱処理は、例えば、抵抗発熱体などを用いた電気炉に被処理物を導入し、窒素雰囲気下、４５０℃、１時間の条件で行うことができる。この間、酸化物半導体膜は大気に触れさせず、水や水素の混入が生じないようにする。
【００５９】
熱処理装置は電気炉に限られず、加熱されたガスなどの媒体からの熱伝導、または熱輻射によって、被処理物を加熱する装置を用いても良い。例えば、ＬＲＴＡ（Ｌａｍｐ Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置、ＧＲＴＡ（Ｇａｓ Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置等のＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置を用いることができる。ＬＲＴＡ装置は、ハロゲンランプ、メタルハライドランプ、キセノンアークランプ、カーボンアークランプ、高圧ナトリウムランプ、高圧水銀ランプなどのランプから発する光（電磁波）の輻射により、被処理物を加熱する装置である。ＧＲＴＡ装置は、高温のガスを用いて熱処理を行う装置である。ガスとしては、アルゴンなどの希ガス、または窒素のような、熱処理によって被処理物と反応しない不活性気体が用いられる。
【００６０】
例えば、第１の熱処理として、熱せられた不活性ガス雰囲気中に被処理物を投入し、数分間熱した後、当該不活性ガス雰囲気から被処理物を取り出すＧＲＴＡ処理を行ってもよい。ＧＲＴＡ処理を用いると短時間での高温熱処理が可能となる。また、被処理物の耐熱温度を超える温度条件であっても適用が可能となる。
【００６１】
なお、不活性ガス雰囲気としては、窒素、または希ガス（ヘリウム、ネオン、アルゴン等）を主成分とする雰囲気であって、水、水素などが含まれない雰囲気を適用するのが望ましい。例えば、熱処理装置に導入する窒素や、ヘリウム、ネオン、アルゴン等の希ガスの純度を、６Ｎ（９９．９９９９％）以上、好ましくは７Ｎ（９９．９９９９９％）以上（すなわち、不純物濃度が１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下）とする。
【００６２】
ところで、上述の熱処理（第１の熱処理）には水素や水などを除去する効果があるから、当該熱処理を、脱水化処理や、脱水素化処理などと呼ぶこともできる。このような脱水化処理、脱水素化処理は、一回に限らず複数回行っても良い。なお、第１の熱処理中に、不活性ガスを酸素を含むガスに切り替えても良い。酸素を含む雰囲気において第１の熱処理を行うことで、酸素欠損に起因するエネルギーギャップ中の欠陥準位を低減することができ、酸化物半導体層をよりｉ型化または実質的にｉ型化にすることができる。
【００６３】
次に、酸化物半導体層４０３に酸素４２１の添加処理を行い、酸素過剰領域を形成する（図２（Ａ）参照）。酸素添加処理を行うことにより、酸素４２１を酸化物半導体膜に供給して、酸化シリコン膜４０２ｂ中、酸化シリコン膜４０２ｂと酸化物半導体層４０３との界面、酸化物半導体層４０３中、または酸化物半導体層４０３と後に形成する酸化シリコン膜４０７ａとの界面の少なくとも一部に酸素過剰領域を形成する。酸化物半導体層４０３に酸素過剰領域を形成することで、酸素欠損を直ちに補填することができる。これによって、酸化物半導体層４０３中の電荷捕獲中心を低減することができる。
【００６４】
酸素添加処理によって酸化物半導体層４０３の酸素の含有量を、酸化物半導体層４０３の化学量論比を超える程度とする。例えば、当該酸素添加処理により酸化物半導体層４０３に添加される酸素の深さ方向の濃度のピークを１×１０１８／ｃｍ３以上３×１０２１／ｃｍ３以下とするのが好ましい。添加される酸素４２１は、酸素ラジカル、酸素原子、および／または酸素イオンを含む。なお、酸素過剰領域は、酸化物半導体層４０３の一部（界面も含む）に存在していればよい。
【００６５】
なお、酸化物半導体において、酸素は主たる成分材料の一つである。このため、酸化物半導体中の酸素濃度を、ＳＩＭＳ（Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）などの方法を用いて、正確に見積もることは難しい。つまり、酸化物半導体に酸素が意図的に添加されたか否かを判別することは困難であるといえる。
【００６６】
ところで、酸素には１６Ｏの他に１７Ｏや１８Ｏといった同位体が存在し、自然界における１７Ｏや１８Ｏの存在比率はそれぞれ酸素原子全体の０．０３７％、０．２０４％程度であることが知られている。つまり、酸化物半導体中におけるこれら同位体の濃度は、ＳＩＭＳなどの方法によって見積もることができる程度になるから、これらの濃度を測定することで、酸化物半導体中の酸素濃度をより正確に見積もることが可能な場合がある。よって、これらの濃度を測定することで、酸化物半導体に意図的に酸素が添加されたか否かを判別しても良い。
【００６７】
また、酸化物半導体に添加される（含まれる）酸素４２１の一部は酸素の未結合手を酸化物半導体中で有していてもよい。未結合手を有することにより、酸化物半導体中に残存しうる水素と結合して、水素を固定化（非可動イオン化）することができるためである。
【００６８】
添加される酸素（酸素ラジカル、酸素原子、および／または酸素イオン）は、酸素を含むガスを用いてプラズマ発生装置により供給されてもよいし、またはオゾン発生装置により供給されてもよい。より具体的には、例えば、半導体装置に対してエッチング処理を行うための装置や、レジストマスクに対してアッシングを行うための装置などを用いて酸素４２１を発生させ、酸化物半導体膜へ酸素添加処理を行うことができる。
【００６９】
また、イオンドーピング法やイオンインプランテーション法を用いて酸化物半導体膜、該酸化物半導体膜側のゲート絶縁膜である酸化シリコン膜４０２ｂに酸素を添加してもよい。酸化物半導体膜に酸素過剰領域を形成することで、酸素欠損を直ちに補填することができ、また、酸化シリコン膜４０２ｂに酸素過剰領域を形成することで、後の加熱処理において酸化物半導体膜に酸素を供給することができる。なお、酸化シリコン膜４０２ｂに接する酸化アルミニウム膜４０２ａは、水分、酸素、その他の不純物を透過させにくいというバリア機能を有しているため、酸化シリコン膜４０２ｂの過剰酸素を酸化物半導体膜に供給することができる。
【００７０】
次いで、ソース電極層およびドレイン電極層（これと同じ層で形成される配線を含む）となる導電膜を形成し、これを加工してソース電極層４０５ａおよびドレイン電極層４０５ｂとする（図２（Ｂ）参照）。
【００７１】
ソース電極層４０５ａおよびドレイン電極層４０５ｂに用いる導電膜としては、後の熱処理工程に耐えられる材料を用いる。例えば、Ａｌ、Ｃｒ、Ｃｕ、Ｔａ、Ｔｉ、Ｍｏ、Ｗから選ばれた元素を含む金属膜、または上述した元素を成分とする金属窒化物膜（窒化チタン膜、窒化モリブデン膜、窒化タングステン膜）等を用いることができる。また、Ａｌ、Ｃｕなどの金属膜の下側または上側の一方または双方にＴｉ、Ｍｏ、Ｗなどの高融点金属膜またはそれらの金属窒化物膜（窒化チタン膜、窒化モリブデン膜、窒化タングステン膜）を積層させた構成としても良い。また、ソース電極層、およびドレイン電極層に用いる導電膜としては、導電性の金属酸化物で形成しても良い。導電性の金属酸化物としては酸化インジウム（Ｉｎ２Ｏ３）、酸化スズ（ＳｎＯ２）、酸化亜鉛（ＺｎＯ）、酸化インジウム酸化スズ（Ｉｎ２Ｏ３−ＳｎＯ２、ＩＴＯと略記する）、酸化インジウム酸化亜鉛（Ｉｎ２Ｏ３−ＺｎＯ）またはこれらの金属酸化物材料に酸化シリコンを含ませたものを用いることができる。
【００７２】
なお、導電膜のエッチングの際に、酸化物半導体層４０３がエッチングされ、分断することのないようエッチング条件を最適化することが望まれる。しかしながら、導電膜のみをエッチングし、酸化物半導体層４０３を全くエッチングしないという条件を得ることは難しく、溝部（凹部）を有する酸化物半導体層４０３となることもある。
【００７３】
次いで、ソース電極層４０５ａおよびドレイン電極層４０５ｂを覆い、酸化物半導体層４０３の一部と接する絶縁膜を形成する。絶縁膜の形成前に、脱水や脱水素などを目的として酸化物半導体層４０３を、例えば、２００℃以上４５０℃以下の温度で熱処理してもよい。
【００７４】
絶縁膜は酸素を過剰に含む酸化シリコン膜４０７ａ（ＳｉＯｘ（ｘ＞２））と酸素を過剰に含む酸化アルミニウム膜４０７ｂ（ＡｌＯｘ（ｘ＞３／２））の積層である。酸化シリコン膜４０７ａの厚さは、例えば、４００ｎｍとする。酸化アルミニウムは、水分、酸素、その他の不純物を透過させにくいというバリア機能を有しているため、デバイス完成後に水分等の不純物が外部より侵入するのを防ぐことができる。また、酸化物半導体層４０３より酸素が放出されるのを防ぐことができる。この効果は、酸化アルミニウム膜４０２ａと酸化アルミニウム膜４０７ｂで酸化物半導体層４０３を挟み込むことでより顕著になる。なお、酸化シリコン膜４０７ａは設けなくてもよい。
【００７５】
酸化シリコン膜４０７ａおよび酸化アルミニウム膜４０７ｂは、それぞれ少なくとも１ｎｍ以上の膜厚とし、スパッタ法など、当該膜に水、水素等の不純物を混入させない方法を適宜用いて形成することができる。酸化シリコン膜４０７ａおよび酸化アルミニウム膜４０７ｂに水素が含まれると、その水素の酸化物半導体層４０３への侵入、または水素による酸化物半導体層４０３中の酸素の引き抜き、が生じ酸化物半導体層４０３のバックチャネルが低抵抗化（Ｎ型化）してしまい、寄生チャネルが形成されるおそれがある。よって、酸化シリコン膜４０７ａおよび酸化アルミニウム膜４０７ｂはできるだけ水素を含まない膜になるように、形成時に水素を用いないことが重要である。
【００７６】
酸化シリコン膜４０７ａおよび酸化アルミニウム膜４０７ｂを形成する際に用いるスパッタガスは水素、水、水酸基または水素化物などの不純物が除去された高純度ガスを用いることが好ましい。
【００７７】
その後、熱処理（第２の熱処理）を行う。該熱処理の温度は、好ましくは２００℃以上６５０℃以下、より好ましくは４５０℃以上６５０℃以下または基板の歪み点未満、より好ましくは２７５℃以上３２５℃以下とする。該熱処理は、窒素、酸素、超乾燥空気（水の含有量が２０ｐｐｍ以下、好ましくは１ｐｐｍ以下、より好ましくは１０ｐｐｂ以下の空気）、または希ガス（アルゴン、ヘリウムなど）の雰囲気下で行えばよいが、上記窒素、酸素、超乾燥空気、または希ガス等の雰囲気に水、水素などが含まれないことが好ましい。また、加熱処理装置に導入する窒素、酸素、または希ガスの純度を、６Ｎ（９９．９９９９％）以上好ましくは７Ｎ（９９．９９９９９％）以上（即ち不純物濃度を１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下）とすることが好ましい。
【００７８】
以上の工程で、酸素欠損の形成を抑制した酸化物半導体層４０３を形成することができる。なお、第２の熱処理によって、酸化物半導体を構成する主成分材料の一つである酸素を、酸素を含有する絶縁膜である酸化シリコン膜４０２ｂ、酸化シリコン膜４０７ａより酸化物半導体層４０３へ供給してもよい。また、酸化物半導体層４０３をＣＡＡＣ−ＯＳ膜とした場合、酸素添加処理によって酸化物半導体層４０３中に含まれる結晶構造が乱されて非晶質化することがあるが、酸素添加処理後に熱処理を行うことによって、再度、結晶化することが可能である。
【００７９】
なお、熱処理（第２の熱処理）のタイミングは、本実施の形態の構成に限定されないが、該熱処理は、少なくとも酸化アルミニウム膜４０７ｂの形成後に行う必要がある。酸化アルミニウム膜は、水素、水分などの不純物、および酸素の両方に対して膜を透過させない遮断効果（ブロック効果）が高く、酸化アルミニウム膜４０７ｂの形成後に熱処理を行うことで、酸化物半導体層４０３からの酸素の放出を防止することができるためである。
【００８０】
上述のように、第１の熱処理と第２の熱処理の少なくとも一方を適用することで、酸化物半導体層４０３を、その主成分以外の不純物が極力含まれないように高純度化することができる。高純度化された酸化物半導体層４０３中にはドナーに由来するキャリアが極めて少なく（ゼロに近い）、キャリア濃度は１×１０１４／ｃｍ３未満、好ましくは１×１０１２／ｃｍ３未満、さらに好ましくは１×１０１１／ｃｍ３未満である。
【００８１】
以上の工程でトランジスタ４１０が形成される（図２（Ｄ）参照）。トランジスタ４１０は、酸素添加処理によって酸素過剰領域を作製することで、酸化物半導体層４０３中または界面における酸素欠損の形成を抑制し、酸素欠損に起因するエネルギーギャップ中のドナー準位を低減する、または実質的になくすことができる。また、酸素添加処理、またはその後の熱処理によって、酸化物半導体層４０３へと酸素を供給することで、酸化物半導体層４０３の酸素欠損を補填することができる。また、該供給された酸素によって、酸化物半導体層４０３中に残留する水素イオンを固定化しうる。よって、トランジスタ４１０は、電気的特性変動が抑制されており、電気的に安定である。
【００８２】
また、トランジスタ４１０は、脱水化または脱水素化を目的とする熱処理を行うことが好ましく、該熱処理によって、水素、水、水酸基または水素化物（水素化合物ともいう）などの不純物を酸化物半導体膜より意図的に排除し、高純度化し、ｉ型（真性）化された酸化物半導体層４０３を含むトランジスタとすることができる。高純度化された酸化物半導体層４０３中にはキャリアが極めて少ない（ゼロに近い）。
【００８３】
図３に、本実施の形態に係るトランジスタの別の構成例を示す。図３（Ａ）はトランジスタ４２０の平面図であり、図３（Ｂ）および図３（Ｃ）は、図３（Ａ）におけるＥ−Ｆ断面およびＧ−Ｈ断面に係る断面図である。なお、図３（Ａ）では、煩雑になることを避けるため、トランジスタ４２０の構成要素の一部（例えば、酸化シリコン膜４０７ａ、酸化アルミニウム膜４０７ｂなど）を省略している。
【００８４】
図３に示すトランジスタ４２０は、図１に示すトランジスタ４１０と同様に、絶縁表面を有する基板４００上に、ゲート電極層４０１、ゲート絶縁膜である酸化アルミニウム膜４０２ａおよび酸化シリコン膜４０２ｂ、酸化物半導体層４０３、ソース電極層４０５ａ、ドレイン電極層４０５ｂおよび絶縁膜である酸化シリコン膜４０７ａおよび酸化アルミニウム膜４０７ｂを含む。
【００８５】
図３に示すトランジスタ４２０と図１に示すトランジスタ４１０との相違の一は、ゲート電極層４０１の上に、ゲート電極層４０１ａを有することである。ゲート電極層４０１ａの形成方法および材料等は、ゲート電極層４０１を参酌することができる。
【００８６】
なお、ゲート電極層とゲート絶縁膜との間に、ゲート絶縁膜に接する材料層として、窒素を含むＩｎ−Ｇａ−Ｚｎ−Ｏ膜や、窒素を含むＩｎ−Ｓｎ−Ｏ膜や、窒素を含むＩｎ−Ｇａ−Ｏ膜や、窒素を含むＩｎ−Ｚｎ−Ｏ膜や、窒素を含むＳｎ−Ｏ膜や、窒素を含むＩｎ−Ｏ膜や、金属窒化膜（ＩｎＮ、ＺｎＮなど）を設けることが好ましい。これらの膜は５ｅＶ、好ましくは５．５ｅＶ以上の仕事関数を有し、トランジスタの電気特性のしきい値電圧をプラスにすることができ、所謂ノーマリーオフのスイッチング素子を実現できる。例えば、窒素を含むＩｎ−Ｇａ−Ｚｎ−Ｏ膜を用いる場合、少なくとも酸化物半導体層４０３より高い窒素濃度、具体的には７原子％以上の窒素を含むＩｎ−Ｇａ−Ｚｎ−Ｏ膜を用いる。その他の詳細については、トランジスタ４１０についての説明を参酌することができる。
【００８７】
図３に示す構成を採用した場合にも、図１に示す構成を採用した場合と同様の効果を得ることができる。
【００８８】
本実施の形態で示すトランジスタは、酸素添加処理によって酸化物半導体層の酸素の含有量を増やし、酸素欠損を減少させることで、電気的バイアスストレスや熱ストレスに起因する劣化を抑制し、光による劣化を低減することができる。また、酸素添加処理によって、酸化物半導体層に隣接するゲート絶縁層に酸素過剰領域を形成することによって、酸化物半導体層中の酸素欠損を補填することが可能である。さらに、酸素を過剰に含んだ酸化アルミニウム膜により、酸化物半導体層を挟み込むことにより、酸素の減少を顕著に抑えることが可能となる。また、先に言及した熱処理は、水素、水、水酸基または水素化物（水素化合物ともいう）などの水素原子を含む不純物を酸化物半導体より排除するため、高純度化およびｉ型（真性）化された酸化物半導体層を得ることができ、しきい値電圧などの電気的特性変動が抑制され、電気的に安定なトランジスタとすることができる。
【００８９】
以上示したように、本実施の形態によって安定した電気的特性を有する酸化物半導体を用いた半導体装置を提供することができる。また、信頼性の高い半導体装置を提供することができる。
【００９０】
以上、本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適宜組み合わせて用いることができる。
【００９１】
（実施の形態２）
本実施の形態では、実施の形態１に示した半導体装置の酸化物半導体層等を形成する成膜装置の一例について、図４乃至図６を用いて説明する。なお、実施の形態１と同一部分または同様な機能を有する部分、および工程は、実施の形態１と同様に行うことができ、繰り返しの説明は省略する。また、同じ箇所の詳細な説明は省略する。
【００９２】
図４（Ａ）は、本実施の形態で説明する成膜装置の構成を説明するブロック図である。
【００９３】
成膜装置は、ロード室１０１、第１の成膜室１１１、第２の成膜室１１２、第３の成膜室１１３、加熱室１１４、加酸素化処理室１１５、およびアンロード室１０２が順に接続される。なお、今後、ロード室１０１、アンロード室１０２を除く各部屋について、それぞれを区別して説明する必要のないときは総称して処理室と呼ぶこともある。当該成膜装置は搬送ロボットを有さず、ベルトコンベアのように順次各処理室に基板を搬送するもので、インライン装置とも呼称される。
【００９４】
ロード室１０１に搬入された基板１００は、移動手段によって、第１の成膜室１１１、第２の成膜室１１２、と順次、加酸素化処理室１１５まで送られたのち、アンロード室１０２に搬送される。各処理室では、必ずしも処理を行う必要はなく、工程を省きたい場合は適宜、処理をせずに次の処理室に基板を搬送することもできる。
【００９５】
ロード室１０１は、装置外から成膜装置に基板の搬入を行う機能を有する。例えば、ロード室１０１は、水平な状態の基板１００を水平面に対して立てる機構を有していてもよい。
【００９６】
一例として、アンロード室１０２は、ロード室１０１とは逆に、立てた状態の基板１００を水平の状態に寝かせる機構を有していてもよい。処理を終え、移動手段によってアンロード室１０２に搬入された基板１００は、アンロード室１０２にて立てた状態から水平方向な状態とされ、その後、装置外へ基板１００が搬出される。勿論、基板１００を立てたままロード室１０１に基板１００を搬入してもよいし、基板１００を水平のまま各処理室で処理を行ってもよい。
【００９７】
基板１００を各処理室において立てる場合には、基板１００は、ロード室１０１から、各処理室で処理を終えてアンロード室１０２に搬出されるまでの間、基板１００の成膜面と鉛直方向との成す角が１°以上、３０°以内、好ましくは５°以上１５°以内に収まるように保持される。このように、基板１００を鉛直方向から僅かに傾けることにより、装置の床面積、所謂フットプリントを小さくすることができ、基板サイズが、例えば、第１１世代、第１２世代などへ大型化すればするほどクリーンルーム等の設計の容易さやコストの面においても有効である。さらに、基板１００を鉛直方向から僅かだけ傾けることにより、基板１００に付着するごみ、パーティクルを低減できるため好ましい。
【００９８】
ロード室１０１、およびアンロード室１０２のそれぞれは、室内を真空にする排気手段と、真空状態から大気圧する際に用いるガス導入手段とを有する。ガス導入手段から導入されるガスは、空気、若しくは窒素や希ガスなどの不活性ガスなどを適宜用いればよい。
【００９９】
また、ロード室１０１は、基板１００を予備加熱するための加熱手段を有していても良い。排気動作と並行して基板１００に対して予備加熱を行うことで、基板１００に吸着するガス等の不純物（水、水酸基などを含む）を脱離させることができるため好ましい。排気手段としては、例えば、クライオポンプ、イオンポンプ、チタンサブリメーションポンプなどの吸着型の真空ポンプ、或いは、ターボ分子ポンプにコールドトラップを加えたものを用いると良い。
【０１００】
ロード室１０１、アンロード室１０２、およびそれぞれの処理室は、ゲートバルブを介して連結されている。したがって、基板１００が処理を終えて次の処理室へ移る際には、ゲートバルブを開けて基板１００が搬入される。なお、このゲートバルブは、処理室間において必要でなければ設けなくても良い。また、それぞれの処理室には、排気手段、圧力調整手段、ガス導入手段などを有し、処理していない状態であっても常に減圧清浄な状態に保つことができる。ゲートバルブによって各処理室が隔離されることにより、他の処理室からの汚染を抑制することができる。
【０１０１】
また、成膜装置の各室は必ずしも一直線上に配置する必要はなく、例えば、途中で折ったり、曲げたりしてもよいし、必要であれば分岐しても構わない。
【０１０２】
次に、第１の成膜室１１１、第２の成膜室１１２、および第３の成膜室１１３において、これらに共通する構成について説明する。また、その後、加熱室１１４および加酸素化処理室１１５についても同様に、これらに共通する部分について説明する。最後に、それぞれの処理室における特徴についての説明を行う。
【０１０３】
第１乃至第３までの成膜室はスパッタリング装置またはＣＶＤ装置が配置される。
【０１０４】
上記成膜室で用いるスパッタリング装置には、例えば、マイクロ波スパッタリング法、ＲＦプラズマスパッタリング法、ＡＣスパッタリング法、もしくはＤＣスパッタリング法などのスパッタリング装置を用いることができる。
【０１０５】
ここで、ＤＣスパッタリング法を適用した成膜室の一例について図５を用いて説明する。ＤＣスパッタリング法を適用した成膜室１５４について、図５（Ａ）に基板１００の進行方向に対して垂直方向の断面模式図を、また、図５（Ｂ）に、進行方向に対して平行且つ水平な断面の断面模式図を示す。
【０１０６】
まず、基板１００は、成膜面と鉛直方向との成す角が少なくとも１°以上３０°以内、好ましくは５°以上１５°以内に収まるように、基板支持部１４１によって固定されている。基板支持部１４１は移動手段１４３に固定されている。移動手段１４３は、処理中に基板１００が動かないよう、基板支持部１４１を固定しておくだけでなく、基板１００を図５（Ｂ）中の破線に沿った方向（矢印に示す方向）に移動可能であり、ロード室１０１、アンロード室１０２、および各処理室において、基板１００の搬入出を行う機能も有する。
【０１０７】
成膜室１５４には、ターゲット１５１および、防着板１５３が基板１００に平行になるように配置される。ターゲット１５１と基板１００とを平行に配置することにより、ターゲットとの距離が異なることに起因するスパッタ膜の膜厚や、スパッタ膜の段差に対するカバレッジなどのばらつきなどをなくすことができる。
【０１０８】
また、成膜室１５４は、基板支持部１４１の背面に位置するように、基板加熱手段１５５を有していても良い。基板加熱手段１５５により、基板１００を加熱しながら成膜処理を施すことができる。基板加熱手段１５５としては、例えば、抵抗加熱ヒータや、ランプヒータなどを用いることができる。なお、基板加熱手段１５５は必要でなければなくすこともできる。
【０１０９】
成膜室１５４は、圧力調整手段１５７を有し、成膜室１５４内を所望の圧力に減圧することができる。圧力調整手段に用いる排気装置としては、例えば、クライオポンプ、イオンポンプ、チタンサブリメーションポンプなどの吸着型の真空ポンプ、或いは、ターボ分子ポンプにコールドトラップを加えたものを用いると良い。
【０１１０】
また、成膜室１５４は成膜ガス等を導入するためのガス導入手段１５９を有する。例えば、希ガスを主成分としたガスに酸素を添加したガスを導入して反応性スパッタリング法による成膜を行うことにより、酸化膜を形成することができる。さらに、ガス導入手段１５９から導入されるガスは、水素や水、水酸化物などの不純物が低減された高純度ガスを導入することができる。例えば、酸素、窒素、希ガス（代表的にはアルゴン）、またはこれらの混合ガスを導入することができる。
【０１１１】
以上のような圧力調整手段１５７とガス導入手段１５９を有する成膜室１５４では、水素分子や水（Ｈ２Ｏ）などの水素を含む化合物などが（より好ましくは炭素原子を含む化合物と共に）除去されるため、当該成膜室で成膜した膜中に含まれる不純物の濃度を低減できる。
【０１１２】
成膜室１５４と隣接する部屋との境界は、ゲートバルブ１６１で仕切られている。ゲートバルブ１６１で室内を隔離することにより、室内の不純物を排気しやすくし、成膜雰囲気を清浄に保つことができる。さらに、室内を清浄な状態にした後にゲートバルブ１６１を開放し、基板１００を搬出することにより、隣接する処理室への汚染を抑制することができる。なお、必要でなければ、ゲートバルブ１６１をなくすことができる。
【０１１３】
なお、成膜室１５４は、図５（Ｃ）に示すように、基板１００を図中に示す破線の方向に沿って矢印の方向にスライドさせながら成膜する構成としてもよい。この様な構成とすることにより、ターゲットのサイズを小さくできるため、基板の大型化に対し、ターゲットのサイズを基板と同程度まで大きくできない場合などには好適である。
【０１１４】
加熱室１１４は、基板１００に対して熱処理を行うことができる。
【０１１５】
加熱装置には、抵抗加熱ヒータ、ランプ、または加熱されたガスを用いるものなどを設けると良い。
【０１１６】
図６（Ａ）および図６（Ｂ）に棒状のヒータを用いた加熱装置を適用した、加熱室の一例を示す。図６（Ａ）は、基板の移動方向に対して垂直な断面に相当する、加熱室１７０の断面模式図であり、図６（Ｂ）は、基板の移動方向に水平な断面に相当する断面模式図である。
【０１１７】
加熱室１７０には成膜室１５４と同様、移動手段１４３によって基板支持部１４１に支持された基板１００を搬入、搬出することができる。
【０１１８】
加熱室１７０には棒状のヒータ１７１が基板１００と平行になるように配置されている。図６（Ａ）には、その断面となる形状を模式的に現している。棒状のヒータ１７１には、抵抗加熱ヒータ、またはランプヒータを用いることができる。抵抗加熱ヒータには、誘導加熱を用いたものも含まれる。また、ランプは中心波長が赤外線領域にあるものが好ましい。棒状のヒータ１７１を基板１００に平行に配置することにより、これらの距離を一定にし、均一に加熱することができる。また、棒状のヒータ１７１はそれぞれ個別に温度を制御できることが好ましい。例えば、上部のヒータよりも下部のヒータを高い温度に設定することにより、基板１００を均一な温度で加熱することができる。なお、本実施の形態では、棒状のヒータを用いる構成としたが、ヒータの構成はこれに限定されず、面状（板状）のヒータでも良いし、これらヒータを動かしながら熱処理を行うこともできる。また、レーザを用いた加熱方法を用いてもよい。
【０１１９】
また、加熱室１７０は、棒状のヒータ１７１と基板１００の間に、保護板１７３を設ける構成としている。保護板１７３は棒状のヒータ１７１、および基板１００の保護のために設けられるもので、例えば、石英などを用いることができる。保護板１７３は必要なければ設けなくてもよい。なお、本構成では棒状のヒータ１７１と基板１００との間にシャッターを有さない構成としているため、基板全面を均一に加熱することができる。
【０１２０】
また、加熱室１７０は、成膜室１５４と同様の圧力調整手段１５７およびガス導入手段１５９を有する。したがって、熱処理中や処理を行っていない状態においても常に減圧清浄な状態を保持することができる。また、加熱室１７０内の水素分子や水（Ｈ２Ｏ）などの水素を含む化合物などが（より好ましくは炭素原子を含む化合物と共に）除去されるため、当該加熱室で処理した膜中、膜界面、膜表面に含有、もしくは吸着する不純物の濃度を低減できる。
【０１２１】
また、圧力調整手段１５７およびガス導入手段１５９により、不活性ガス雰囲気や、酸素を含む雰囲気での熱処理が可能である。このような機構は、加酸素化処理室１１５にも付いており、当該処理室にて加酸素化処理が可能となっている。具体的には室内を、酸素をプラズマ化した雰囲気とするプラズマドープや、イオンドーピング法を用いるなどして行う。なお、不活性ガス雰囲気としては、窒素、または希ガス（ヘリウム、ネオン、アルゴン等）を主成分とする雰囲気であって、水、水素などが含まれない雰囲気を適用するのが望ましい。例えば、加熱室１７０に導入する窒素や、ヘリウム、ネオン、アルゴン等の希ガスの純度を、６Ｎ（９９．９９９９％）以上、好ましくは７Ｎ（９９．９９９９９％）以上（すなわち、不純物濃度が１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下）とする。
【０１２２】
続いて、各処理室における個別の特徴、構成について説明を行う。
【０１２３】
第１の成膜室１１１では基板１００上に酸化アルミニウム膜４０２ａを形成する。成膜装置には、例えば、スパッタリング装置を適用する。続いて、第２の成膜室１１２では酸化シリコン膜４０２ｂを形成する。成膜装置には、例えば、スパッタリング装置を適用する。さらに続けて、第３の成膜室１１３では酸化物半導体層４０３を形成する。成膜装置には、例えば、スパッタリング装置を適用する。成膜方法としては、マイクロ波プラズマスパッタリング法、ＲＦプラズマスパッタリング法、ＡＣスパッタリング法、もしくはＤＣスパッタリング法を適用することができる。
【０１２４】
次に加熱室１１４では基板加熱手段１５５により、基板１００の軟化点未満の温度で基板１００を加熱することができる。
【０１２５】
加熱室１１４では、例えば２００℃以上７００℃以下の温度で基板１００を加熱する。さらに圧力調整手段１５７およびガス導入手段１５９によって、熱処理中の雰囲気を、例えば、１０Ｐａ乃至１気圧（１０１３．２５ｈＰａ）とし、酸素雰囲気下、窒素雰囲気下、または酸素と窒素の混合雰囲気下で熱処理を行うことができる。
【０１２６】
最後に、加酸素化処理室１１５では、酸素雰囲気下において加酸素化処理を行うことができる。なお、圧力調整手段１５７およびガス導入手段１５９によって、当該加酸素化処理は酸素と他の元素を含む混合雰囲気下で行うことができる。
【０１２７】
つぎに、図４（Ｂ）に示すブロック図に沿って、他の成膜装置について説明する。
【０１２８】
まず、各処理室における個別の特徴、構成について説明を行う。ロード室２０１、アンロード室２０２については、図４（Ａ）に示したものと同様のものであるため説明は省く。
【０１２９】
第１の成膜室２１１では酸化シリコン膜４０７ａを形成する。成膜装置には、例えば、スパッタリング装置を適用する。続いて、第２の成膜室２１２では酸化アルミニウム膜４０７ｂを形成する。成膜装置には、例えば、スパッタリング装置を適用する。成膜方法としては、マイクロ波プラズマスパッタリング法、ＲＦプラズマスパッタリング法、ＡＣスパッタリング法、もしくはＤＣスパッタリング法を適用することができる。なお、酸化シリコン膜４０７ａは形成しなくてもよい。
【０１３０】
次に加熱室２１３では基板加熱手段１５５により、基板１００の軟化点未満の温度で基板１００を加熱することができる。
【０１３１】
加熱室２１３では、例えば、２７５℃以上３２５℃以下の温度で基板１００を加熱する。さらに圧力調整手段１５７およびガス導入手段１５９によって、熱処理中の雰囲気を、例えば、１０Ｐａ乃至１気圧（１０１３．２５ｈＰａ）とし、酸素雰囲気下、窒素雰囲気下、または酸素と窒素の混合雰囲気下で熱処理を行うことができる。
【０１３２】
図４（Ｂ）に示した成膜装置は、他の成膜装置に置き換えることも可能である。一例として、図４（Ｃ）に示すブロック図に沿って、当該成膜装置について説明する。
【０１３３】
まず、各処理室における個別の特徴、構成について説明を行う。ロード室３０１、アンロード室３０２については、図４（Ａ）に示したものと同様のものであるため説明は省く。
【０１３４】
第１の成膜室３１１では酸化シリコン膜４０７ａを形成する。成膜装置には、例えば、スパッタリング装置を適用する。続いて、第２の成膜室３１２では有機物と金属酸化物の混合膜を、例えば、共蒸着法にて形成する。当該混合膜の厚さは、例えば、１０ｎｍ以上５０ｎｍ以下とする。具体的には、正孔輸送性の高い物質とアクセプター性物質を含むものとする。正孔輸送性の高い物質に対して質量比で、０．１以上４．０以下の比率でアクセプター性物質を添加することが好ましい。
【０１３５】
アクセプター性物質としては、遷移金属酸化物や元素周期表における第４族乃至第８族に属する金属の酸化物を挙げることができる。具体的には、酸化モリブデンが特に好ましい。なお、酸化モリブデンは、吸湿性が低いという特徴を有している。
【０１３６】
また、正孔輸送性の高い物質としては、芳香族アミン化合物、カルバゾール誘導体、芳香族炭化水素、高分子化合物（オリゴマー、デンドリマー、ポリマー等）など、種々の有機化合物を用いることができる。具体的には、１０−６ｃｍ２／Ｖｓ以上の正孔移動度を有する物質であることが好ましい。但し、電子よりも正孔の輸送性の高い物質であれば、これら以外のものを用いてもよい。
【０１３７】
正孔輸送性の高い物質の具体例を挙げると、例えば、４，４’−ビス［Ｎ−（１−ナフチル）−Ｎ−フェニルアミノ］ビフェニル（略称：ＮＰＢ）やＮ，Ｎ’−ビス（３−メチルフェニル）−Ｎ，Ｎ’−ジフェニル−［１，１’−ビフェニル］−４，４’−ジアミン（略称：ＴＰＤ）、４−フェニル−４’−（９−フェニルフルオレン−９−イル）トリフェニルアミン（略称：ＢＰＡＦＬＰ）、４，４’，４’’−トリス（カルバゾール−９−イル）トリフェニルアミン（略称：ＴＣＴＡ）、４，４’，４’’−トリス（Ｎ，Ｎ−ジフェニルアミノ）トリフェニルアミン（略称：ＴＤＡＴＡ）、４，４’，４’’−トリス［Ｎ−（３−メチルフェニル）−Ｎ−フェニルアミノ］トリフェニルアミン（略称：ＭＴＤＡＴＡ）、４，４’−ビス［Ｎ−（スピロ−９，９’−ビフルオレン−２−イル）−Ｎ―フェニルアミノ］ビフェニル（略称：ＢＳＰＢ）などの芳香族アミン化合物、３−［Ｎ−（９−フェニルカルバゾール−３−イル）−Ｎ−フェニルアミノ］−９−フェニルカルバゾール（略称：ＰＣｚＰＣＡ１）、３，６−ビス［Ｎ−（９−フェニルカルバゾール−３−イル）−Ｎ−フェニルアミノ］−９−フェニルカルバゾール（略称：ＰＣｚＰＣＡ２）、３−［Ｎ−（１−ナフチル）−Ｎ−（９−フェニルカルバゾール−３−イル）アミノ］−９−フェニルカルバゾール（略称：ＰＣｚＰＣＮ１）等が挙げられる。その他、４，４’−ジ（Ｎ−カルバゾリル）ビフェニル（略称：ＣＢＰ）、１，３，５−トリス［４−（Ｎ−カルバゾリル）フェニル］ベンゼン（略称：ＴＣＰＢ）、９−［４−（１０−フェニル−９−アントラセニル）フェニル］−９Ｈ−カルバゾール（略称：ＣｚＰＡ）等のカルバゾール誘導体、などがある。ここに述べた物質は、主に１０−６ｃｍ２／Ｖｓ以上の正孔移動度を有する物質である。但し、電子よりも正孔の輸送性の高い物質であれば、これら以外のものを用いてもよい。なお、正孔輸送性の高い物質を含む層は、単層のものだけでなく、上記物質からなる層が二層以上積層したものとしてもよい。
【０１３８】
これ以外にも、ポリ（Ｎ−ビニルカルバゾール）（略称：ＰＶＫ）、ポリ（４−ビニルトリフェニルアミン）（略称：ＰＶＴＰＡ）、ポリ［Ｎ−（４−｛Ｎ’−［４−（４−ジフェニルアミノ）フェニル］フェニル−Ｎ’−フェニルアミノ｝フェニル）メタクリルアミド］（略称：ＰＴＰＤＭＡ）、ポリ［Ｎ，Ｎ’−ビス（４−ブチルフェニル）−Ｎ，Ｎ’−ビス（フェニル）ベンジジン］（略称：Ｐｏｌｙ−ＴＰＤ）などの高分子化合物を用いることができる。
【０１３９】
あるいは導電性を有する透明導電酸化物（ＴＣＯ：Ｔｒａｎｓｐａｒｅｎｔ Ｃｏｎｄｕｃｔｉｖｅ Ｏｘｉｄｅ）膜を代わりに形成してもよい。あるいは、ゲート電極層４０１ａと同様の材料から形成してもよい。このような膜の厚さは、例えば、１０ｎｍ以上５０ｎｍ以下とする。これによりトランジスタの閾値電圧のシフトを抑制できる。ＴＣＯ膜については、例えば、二元化合物のＳｎＯ２、Ｉｎ２Ｏ３、ＺｎＯおよびＣｄＯ、もしくはＳｎ、Ｉｎ、ＺｎおよびＣｄの内の少なくとも一つの元素を含む三元化合物もしくは多元系酸化物などを用いればよい。あるいは、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム錫酸化物（以下、ＩＴＯと示す。）、インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物、グラフェンなどの透光性を有する導電性材料でもよい。第２の成膜室３１２にて形成した膜には、静電遮蔽の効果があるため、これによりトランジスタの閾値電圧のシフトを抑制することができる。続いて、第３の成膜室３１３では酸化アルミニウム膜４０７ｂを形成する。成膜装置には、例えば、スパッタリング装置を適用する。成膜方法としては、マイクロ波プラズマスパッタリング法、ＲＦプラズマスパッタリング法、ＡＣスパッタリング法、もしくはＤＣスパッタリング法を適用することができる。
【０１４０】
次に加熱室３１４では基板加熱手段１５５により、基板１００の軟化点を上限として基板１００を加熱することができる。
【０１４１】
加熱室３１４では、例えば、２７５℃以上３２５℃以下の温度で基板１００を加熱する。さらに、圧力調整手段１５７およびガス導入手段１５９によって、熱処理中の雰囲気を、例えば、１０Ｐａ乃至１気圧（１０１３．２５ｈＰａ）とし、酸素雰囲気下、窒素雰囲気下、または酸素と窒素の混合雰囲気下で熱処理を行うことができる。
【０１４２】
本実施の形態で示した成膜装置は、ロード室から各処理室、およびアンロード室まで一貫して大気に触れない構成となっており、また、常に減圧清浄な環境下で基板を搬送することができる。したがって、本成膜装置を用いて成膜した膜の界面への不純物の混入を抑制することができ、界面状態の極めて良好な膜を形成することができる。なお、各処理室には必要に応じてマスクを基板に装着できる構成を有していてもよい。これにより、パターンを有する膜を直接当該成膜装置により形成できる。
【０１４３】
本実施の形態で示した成膜装置を用いて、以降で例示する方法等によって作製した酸化物半導体層をトランジスタなどの半導体装置に適用することにより、安定した電気特性と高い信頼性を有する半導体装置を実現することができる。また、本実施の形態に示した成膜装置は、マザーガラスのような大型基板においても、不純物濃度が低減された一連の装置によって大気に触れることなく酸化物半導体層の形成工程を連続して行うことができる。
【０１４４】
なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせて実施することができる。
【０１４５】
（実施の形態３）
実施の形態１で例示したトランジスタを用いて表示機能を有する半導体装置（表示装置ともいう）を作製することができる。また、トランジスタを含む駆動回路の一部または全体を、画素部と同じ基板上に一体形成し、システムオンパネルを形成することができる。
【０１４６】
図８（Ａ）において、第１の基板４００１上に設けられた画素部４００２を囲むようにして、シール材４００５が設けられ、画素部４００２はシール材４００５および第２の基板４００６によって封止されている。図８（Ａ）においては、第１の基板４００１上のシール材４００５によって囲まれている領域とは異なる領域に、別途用意された基板上に単結晶半導体膜または多結晶半導体膜で形成された走査線駆動回路４００４および信号線駆動回路４００３が実装されている。また、別途、信号線駆動回路４００３、走査線駆動回路４００４、および画素部４００２に与えられる各種信号および電位は、ＦＰＣ（Ｆｌｅｘｉｂｌｅ ｐｒｉｎｔｅｄ ｃｉｒｃｕｉｔ）４０１８ａ、ＦＰＣ４０１８ｂから供給されている。
【０１４７】
図８（Ｂ）、図８（Ｃ）において、第１の基板４００１上に設けられた画素部４００２と、走査線駆動回路４００４とを囲むようにして、シール材４００５が設けられている。また画素部４００２と、走査線駆動回路４００４の上に第２の基板４００６が設けられている。よって、表示素子を含む画素部４００２と、走査線駆動回路４００４とは、第１の基板４００１とシール材４００５と第２の基板４００６とによって共に封止されている。図８（Ｂ）、図８（Ｃ）においては、第１の基板４００１上のシール材４００５によって囲まれている領域とは異なる領域に、別途用意された基板上に単結晶半導体膜または多結晶半導体膜で形成された信号線駆動回路４００３が実装されている。図８（Ｂ）、図８（Ｃ）においては、信号線駆動回路４００３、走査線駆動回路４００４および画素部４００２に与えられる各種信号および電位は、ＦＰＣ４０１８から供給されている。
【０１４８】
また、図８（Ｂ）、図８（Ｃ）においては、信号線駆動回路４００３を別途形成し、第１の基板４００１に実装している例を示しているが、この構成に限定されない。走査線駆動回路を別途形成して実装しても良いし、信号線駆動回路の一部または走査線駆動回路の一部のみを別途形成して実装しても良い。
【０１４９】
なお、別途形成した駆動回路の接続方法は、特に限定されるものではなく、ＣＯＧ（Ｃｈｉｐ Ｏｎ Ｇｌａｓｓ）方法、ワイヤボンディング方法、或いはＴＡＢ（Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎｇ）方法などを用いることができる。図８（Ａ）は、ＣＯＧ方法により信号線駆動回路４００３、走査線駆動回路４００４を実装する例であり、図８（Ｂ）は、ＣＯＧ方法により信号線駆動回路４００３を実装する例であり、図８（Ｃ）は、ＴＡＢ方法により信号線駆動回路４００３を実装する例である。
【０１５０】
また、表示装置は、表示素子が封止された状態にあるパネルと、該パネルにコントローラを含むＩＣ等を実装した状態にあるモジュールとを含む。
【０１５１】
なお、本明細書中における表示装置とは、画像表示デバイス、表示デバイス、もしくは光源（照明装置含む）を指す。また、コネクター、例えば、ＦＰＣもしくはＴＡＢテープもしくはＴＣＰが取り付けられたモジュール、ＴＡＢテープやＴＣＰの先にプリント配線板が設けられたモジュール、または表示素子にＣＯＧ方式によりＩＣ（集積回路）が直接実装されたモジュールも全て表示装置に含むものとする。
【０１５２】
また、第１の基板上に設けられた画素部および走査線駆動回路は、トランジスタを複数有しており、実施の形態１で例示したトランジスタを適用することができる。
【０１５３】
表示装置に設けられる表示素子としては液晶素子（液晶表示素子ともいう）、発光素子（発光表示素子ともいう）を用いることができる。発光素子は、電流または電圧によって輝度が制御される素子をその範疇に含んでおり、具体的には無機ＥＬ（Ｅｌｅｃｔｒｏ Ｌｕｍｉｎｅｓｃｅｎｃｅ）、有機ＥＬ等が含まれる。また、電子インクなど、電気的作用によりコントラストが変化する表示媒体も適用することができる。
【０１５４】
半導体装置の一形態について、図９乃至図１１を用いて説明する。図９乃至図１１は、図８（Ｂ）のＱ−Ｒにおける断面図に相当する。
【０１５５】
図９乃至図１１で示すように、半導体装置は接続端子電極層４０１５および端子電極層４０１６を有しており、接続端子電極層４０１５および端子電極層４０１６はＦＰＣ４０１８が有する端子と異方性導電膜４０１９を介して、電気的に接続されている。
【０１５６】
接続端子電極層４０１５は、第１の電極層４０３０と同じ導電膜から形成され、端子電極層４０１６は、トランジスタ４０１０、トランジスタ４０１１のソース電極層およびドレイン電極層と同じ導電膜で形成されている。
【０１５７】
また、第１の基板４００１上に設けられた画素部４００２と、走査線駆動回路４００４は、トランジスタを複数有しており、図９乃至図１１では、画素部４００２に含まれるトランジスタ４０１０と、走査線駆動回路４００４に含まれるトランジスタ４０１１とを例示している。図９では、トランジスタ４０１０、トランジスタ４０１１上には絶縁膜４０２０、絶縁膜４０２４が設けられ、図１０および図１１ではさらに、絶縁膜４０２１が設けられている。なお、絶縁膜４０２３は下地膜として機能する絶縁膜である。
【０１５８】
本実施の形態では、トランジスタ４０１０、トランジスタ４０１１として、実施の形態１で示したトランジスタを適用することができる。
【０１５９】
トランジスタ４０１０およびトランジスタ４０１１は高純度化し、酸素欠損の形成を抑制した酸化物半導体層を有するトランジスタである。よって、トランジスタ４０１０およびトランジスタ４０１１は、電気的特性変動が抑制されており、電気的に安定である。
【０１６０】
よって、図９乃至図１１で示す本実施の形態の半導体装置として信頼性の高い半導体装置を提供することができる。
【０１６１】
また、本実施の形態では、絶縁膜上において駆動回路用のトランジスタ４０１１の酸化物半導体膜のチャネル形成領域と重なる位置に導電層が設けられている例である。導電層を酸化物半導体膜のチャネル形成領域と重なる位置に設けることによって、ＢＴ試験前後におけるトランジスタ４０１１のしきい値電圧の変化量をさらに低減することができる。また、導電層は、電位がトランジスタ４０１１のゲート電極層と同じでもよいし、異なっていても良く、第２のゲート電極層として機能させることもできる。また、導電層の電位がＧＮＤ、０Ｖ、或いはフローティング状態であってもよい。
【０１６２】
また、該導電層は外部の電場を遮蔽する、すなわち外部の電場が内部（薄膜トランジスタを含む回路部）に作用しないようにする機能（特に静電気に対する静電遮蔽機能）も有する。導電層の遮蔽機能により、静電気などの外部の電場の影響によりトランジスタの電気的な特性が変動することを防止することができる。なお、当該導電層はトランジスタ４０１１と重畳するような広範囲に設けてもよい。これによりさらなる静電遮蔽機能の向上が見込まれる。
【０１６３】
画素部４００２に設けられたトランジスタ４０１０は表示素子と電気的に接続し、表示パネルを構成する。表示素子は表示を行うことがでれば特に限定されず、様々な表示素子を用いることができる。
【０１６４】
図９に表示素子として液晶素子を用いた液晶表示装置の例を示す。図９において、表示素子である液晶素子４０１３は、第１の電極層４０３０、第２の電極層４０３１、および液晶層４００８を含む。なお、液晶層４００８を挟持するように配向膜として機能する絶縁層４０３２、絶縁層４０３３が設けられている。第２の電極層４０３１は第２の基板４００６側に設けられ、第１の電極層４０３０と第２の電極層４０３１とは液晶層４００８を介して積層する構成となっている。
【０１６５】
また、柱状のスペーサ４０３５は、絶縁膜を選択的にエッチングすることで得られ、液晶層４００８の膜厚（セルギャップ）を制御するために設けられている。なお、球状のスペーサを用いても良い。
【０１６６】
表示素子として、液晶素子を用いる場合、サーモトロピック液晶、低分子液晶、高分子液晶、高分子分散型液晶、強誘電性液晶、反強誘電性液晶等を用いることができる。これらの液晶材料は、条件により、コレステリック相、スメクチック相、キュービック相、カイラルネマチック相、等方相等を示す。
【０１６７】
また、横電界方式を採用する場合、配向膜を用いないブルー相を示す液晶を用いてもよい。ブルー相は液晶相の一つであり、コレステリック液晶を昇温していくと、コレステリック相から等方相へ転移する直前に発現する相である。ブルー相は狭い温度範囲でしか発現しないため、温度範囲を改善するために数重量％以上のカイラル剤を混合させた液晶組成物を用いて液晶層に用いる。ブルー相を示す液晶とカイラル剤とを含む液晶組成物は、応答速度が短く、光学的等方性であるため配向処理が不要であり、視野角依存性が小さい。また配向膜を設けなくてもよいのでラビング処理も不要となるため、ラビング処理によって引き起こされる静電破壊を防止することができ、作製工程中の液晶表示装置の不良や破損を軽減することができる。よって、液晶表示装置の生産性を向上させることが可能となる。酸化物半導体膜を用いるトランジスタは、静電気の影響によりトランジスタの電気的な特性が著しく変動して設計範囲を逸脱する恐れがある。よって、酸化物半導体膜を用いるトランジスタを有する液晶表示装置にブルー相の液晶材料を用いることはより効果的である。
【０１６８】
また、液晶材料の固有抵抗は、１×１０９Ω・ｃｍ以上であり、好ましくは１×１０１１Ω・ｃｍ以上であり、さらに好ましくは１×１０１２Ω・ｃｍ以上である。なお、本明細書における固有抵抗の値は、２０℃で測定した値とする。
【０１６９】
液晶表示装置に設けられる保持容量の大きさは、画素部に配置されるトランジスタのリーク電流等を考慮して、所定の期間の間電荷を保持できるように設定される。保持容量の大きさは、トランジスタのオフ電流等を考慮して設定すればよい。高純度且つ酸素欠損の形成を抑制した酸化物半導体層を有するトランジスタを用いることにより、各画素における液晶容量に対して１／３以下、好ましくは１／５以下の容量の大きさを有する保持容量を設ければ充分である。
【０１７０】
本実施の形態で用いる高純度化し、酸素欠損の形成を抑制した酸化物半導体層を有するトランジスタは、オフ状態における電流値（オフ電流値）を低くすることができる。よって、画像信号等の電気信号の保持時間を長くすることができ、電源オン状態では、書き込み間隔も長く設定できる。よって、リフレッシュ動作の頻度を少なくすることができるため、消費電力を抑制する効果を奏する。
【０１７１】
また、本実施の形態で用いる高純度化し、酸素欠損の形成を抑制した酸化物半導体層を有するトランジスタは、比較的高い電界効果移動度が得られるため、高速駆動が可能である。例えば、このような高速駆動が可能なトランジスタを液晶表示装置に用いることで、画素部のスイッチングトランジスタと、駆動回路部に使用するドライバートランジスタを同一基板上に形成することができる。すなわち、別途駆動回路として、シリコンウェハ等により形成された半導体装置を用いる必要がないため、半導体装置の部品点数を削減することができる。また、画素部においても、高速駆動が可能なトランジスタを用いることで、高画質な画像を提供することができる。
【０１７２】
液晶表示装置には、ＴＮ（Ｔｗｉｓｔｅｄ Ｎｅｍａｔｉｃ）モード、ＩＰＳ（Ｉｎ−Ｐｌａｎｅ−Ｓｗｉｔｃｈｉｎｇ）モード、ＦＦＳ（Ｆｒｉｎｇｅ Ｆｉｅｌｄ Ｓｗｉｔｃｈｉｎｇ）モード、ＡＳＭ（Ａｘｉａｌｌｙ Ｓｙｍｍｅｔｒｉｃ ａｌｉｇｎｅｄ Ｍｉｃｒｏ−ｃｅｌｌ）モード、ＯＣＢ（Ｏｐｔｉｃａｌ Ｃｏｍｐｅｎｓａｔｅｄ Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＦＬＣ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モード、ＡＦＬＣ（ＡｎｔｉＦｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モードなどを用いることができる。
【０１７３】
また、ノーマリーブラック型の液晶表示装置、例えば、垂直配向（ＶＡ）モードを採用した透過型の液晶表示装置としてもよい。垂直配向モードとしては、いくつか挙げられるが、例えば、ＭＶＡ（Ｍｕｌｔｉ−Ｄｏｍａｉｎ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モード、ＰＶＡ（Ｐａｔｔｅｒｎｅｄ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モード、ＡＳＶモードなどを用いることができる。また、ＶＡ型の液晶表示装置にも適用することができる。ＶＡ型の液晶表示装置とは、液晶表示パネルの液晶分子の配列を制御する方式の一種である。ＶＡ型の液晶表示装置は、電圧が印加されていないときにパネル面に対して液晶分子が垂直方向を向く方式である。また、画素（ピクセル）をいくつかの領域（サブピクセル）に分け、それぞれ別の方向に分子を倒すよう工夫されているマルチドメイン化あるいはマルチドメイン設計といわれる方法を用いることができる。
【０１７４】
また、表示装置において、ブラックマトリクス（遮光層）、偏光部材、位相差部材、反射防止部材などの光学部材（光学基板）などは適宜設ける。例えば、偏光基板および位相差基板による円偏光を用いてもよい。また、光源としてバックライト、サイドライトなどを用いてもよい。
【０１７５】
また、画素部における表示方式は、プログレッシブ方式やインターレース方式等を用いることができる。また、カラー表示する際に画素で制御する色要素としては、ＲＧＢ（Ｒは赤、Ｇは緑、Ｂは青を表す）の三色に限定されない。例えば、ＲＧＢＷ（Ｗは白を表す）、またはＲＧＢに、イエロー、シアン、マゼンタ等を一色以上追加したものがある。なお、色要素のドット毎にその表示領域の大きさが異なっていてもよい。ただし、開示する発明はカラー表示の表示装置に限定されるものではなく、モノクロ表示の表示装置に適用することもできる。
【０１７６】
また、表示装置に含まれる表示素子として、エレクトロルミネッセンスを利用する発光素子を適用することができる。エレクトロルミネッセンスを利用する発光素子は、発光材料が有機化合物であるか、無機化合物であるかによって区別され、一般的に、前者は有機ＥＬ素子、後者は無機ＥＬ素子と呼ばれている。
【０１７７】
有機ＥＬ素子は、発光素子に電圧を印加することにより、一対の電極から電子および正孔がそれぞれ発光性の有機化合物を含む層に注入され、電流が流れる。そして、それらキャリア（電子および正孔）が再結合することにより、発光性の有機化合物が励起状態を形成し、その励起状態が基底状態に戻る際に発光する。このようなメカニズムから、このような発光素子は、電流励起型の発光素子と呼ばれる。
【０１７８】
無機ＥＬ素子は、その素子構成により、分散型無機ＥＬ素子と薄膜型無機ＥＬ素子とに分類される。分散型無機ＥＬ素子は、発光材料の粒子をバインダ中に分散させた発光層を有するものであり、発光メカニズムはドナー準位とアクセプター準位を利用するドナー−アクセプター再結合型発光である。薄膜型無機ＥＬ素子は、発光層を誘電体層で挟み込み、さらにそれを電極で挟んだ構造であり、発光メカニズムは金属イオンの内殻電子遷移を利用する局在型発光である。なお、ここでは、発光素子として有機ＥＬ素子を用いて説明する。
【０１７９】
発光素子は発光を取り出すために少なくとも一対の電極の一方が透光性であればよい。そして、基板上にトランジスタおよび発光素子を形成し、基板とは逆側の面から発光を取り出す上面射出や、基板側の面から発光を取り出す下面射出や、基板側および基板とは反対側の面から発光を取り出す両面射出構造の発光素子があり、どの射出構造の発光素子も適用することができる。
【０１８０】
図１０に表示素子として発光素子を用いた発光装置の例を示す。表示素子である発光素子４５１３は、画素部４００２に設けられたトランジスタ４０１０と電気的に接続している。なお、発光素子４５１３の構成は、第１の電極層４０３０、電界発光層４５１１、第２の電極層４０３１の積層構造であるが、示した構成に限定されない。発光素子４５１３から取り出す光の方向などに合わせて、発光素子４５１３の構成は適宜変えることができる。
【０１８１】
隔壁４５１０は、有機絶縁材料、または無機絶縁材料を用いて形成する。特に感光性の樹脂材料を用い、第１の電極層４０３０上に開口部を形成し、その開口部の側壁が連続した曲率を持って形成される傾斜面となるように形成することが好ましい。
【０１８２】
電界発光層４５１１は、単数の層で構成されていても、複数の層が積層されるように構成されていてもどちらでも良い。
【０１８３】
発光素子４５１３に酸素、水素、水分、二酸化炭素等が侵入しないように、第２の電極層４０３１および隔壁４５１０上に保護膜を形成してもよい。保護膜としては、窒化シリコン膜、窒化酸化シリコン膜、ＤＬＣ（Ｄｉａｍｏｎｄ Ｌｉｋｅ Ｃａｒｂｏｎ）膜等を形成することができる。また、第１の基板４００１、第２の基板４００６、およびシール材４００５によって封止された空間には充填材４５１４が設けられ密封されている。このように外気に曝されないように気密性が高く、脱ガスの少ない保護フィルム（貼り合わせフィルム、紫外線硬化樹脂フィルム等）やカバー材でパッケージング（封入）することが好ましい。
【０１８４】
充填材４５１４としては窒素やアルゴンなどの不活性な気体の他に、紫外線硬化樹脂または熱硬化樹脂を用いることができ、ＰＶＣ（ポリビニルクロライド）、アクリル樹脂、ポリイミド、エポキシ樹脂、シリコーン樹脂、ＰＶＢ（ポリビニルブチラル）またはＥＶＡ（エチレンビニルアセテート）を用いることができる。例えば、充填材として窒素を用いればよい。
【０１８５】
また、必要であれば、発光素子の射出面に偏光板、または円偏光板（楕円偏光板を含む）、位相差板（λ／４板、λ／２板）、カラーフィルタなどの光学フィルムを適宜設けてもよい。また、偏光板または円偏光板に反射防止膜を設けてもよい。例えば、表面の凹凸により反射光を拡散し、映り込みを低減できるアンチグレア処理を施すことができる。
【０１８６】
また、表示装置として、電子インクを駆動させる電子ペーパーを提供することも可能である。電子ペーパーは、電気泳動表示装置（電気泳動ディスプレイ）とも呼ばれており、紙と同じ読みやすさ、他の表示装置に比べ低消費電力、薄くて軽い形状とすることが可能という利点を有している。
【０１８７】
電気泳動表示装置は、様々な形態が考えられ得るが、プラスの電荷を有する第１の粒子と、マイナスの電荷を有する第２の粒子とを含むマイクロカプセルが溶媒または溶質に複数分散されたものであり、マイクロカプセルに電界を印加することによって、マイクロカプセル中の粒子を互いに反対方向に移動させて一方側に集合した粒子の色のみを表示するものである。なお、第１の粒子または第２の粒子は染料を含み、電界がない場合において移動しないものである。また、第１の粒子の色と第２の粒子の色は異なるもの（無色を含む）とする。
【０１８８】
このように、電気泳動表示装置は、誘電定数の高い物質が高い電界領域に移動する、いわゆる誘電泳動的効果を利用したディスプレイである。
【０１８９】
上記マイクロカプセルを溶媒中に分散させたものが電子インクと呼ばれるものであり、この電子インクはガラス、プラスチック、布、紙などの表面に印刷することができる。また、カラーフィルタや色素を有する粒子を用いることによってカラー表示も可能である。
【０１９０】
なお、マイクロカプセル中の第１の粒子および第２の粒子は、導電体材料、絶縁体材料、半導体材料、磁性材料、液晶材料、強誘電性材料、エレクトロルミネセント材料、エレクトロクロミック材料、磁気泳動材料から選ばれた一種の材料、またはこれらの複合材料を用いればよい。
【０１９１】
また、電子ペーパーとして、ツイストボール表示方式を用いる表示装置も適用することができる。ツイストボール表示方式とは、白と黒に塗り分けられた球形粒子を表示素子に用いる電極層である第１の電極層および第２の電極層の間に配置し、第１の電極層および第２の電極層に電位差を生じさせての球形粒子の向きを制御することにより、表示を行う方法である。
【０１９２】
図１１に、半導体装置の一形態としてアクティブマトリクス型の電子ペーパーを示す。図１１の電子ペーパーは、ツイストボール表示方式を用いた表示装置の例である。ツイストボール表示方式とは、白と黒に塗り分けられた球形粒子を表示素子に用いる電極層間に配置し、電極層間に電位差を生じさせて球形粒子の向きを制御することにより、表示を行う方法である。
【０１９３】
トランジスタ４０１０と接続する第１の電極層４０３０と、第２の基板４００６に設けられた第２の電極層４０３１との間には黒色領域４６１５ａおよび白色領域４６１５ｂを有する粒子と、該粒子を包むキャビティ４６１２と、該粒子とキャビティ４６１２の間を満たす液体と、を含む球形粒子４６１３が設けられており、球形粒子４６１３の周囲は樹脂等の充填材４６１４で充填されている。第２の電極層４０３１が共通電極層（対向電極層）に相当する。第２の電極層４０３１は、共通電位線と電気的に接続される。
【０１９４】
なお、図９乃至図１１において、第１の基板４００１、第２の基板４００６としては、ガラス基板の他、可撓性を有する基板も用いることができ、例えば、透光性を有するプラスチック基板などを用いることができる。プラスチックとしては、ＦＲＰ（Ｆｉｂｅｒｇｌａｓｓ−Ｒｅｉｎｆｏｒｃｅｄ Ｐｌａｓｔｉｃｓ）板、ＰＶＦ（ポリビニルフルオライド）フィルム、ポリエステルフィルムまたはアクリル樹脂フィルムを用いることができる。また、アルミニウムホイルをＰＶＦフィルムやポリエステルフィルムで挟んだ構造のシートを用いることもできる。
【０１９５】
本実施の形態では、絶縁膜４０２０として酸化シリコン膜を用い、絶縁膜４０２４として酸化アルミニウム膜を用いる。絶縁膜４０２０、絶縁膜４０２４はスパッタリング法やプラズマＣＶＤ法によって形成することができる。
【０１９６】
酸化物半導体層上に絶縁膜４０２４として設けられた酸化アルミニウム膜は、水素、水分などの不純物、および酸素の両方に対して膜を透過させない遮断効果（ブロック効果）が高い。
【０１９７】
したがって、酸化アルミニウム膜は、作製工程中および作製後において、変動要因となる水素、水分などの不純物の酸化物半導体膜への混入、および酸化物半導体を構成する主成分材料である酸素の酸化物半導体膜からの放出を防止する保護膜として機能する。
【０１９８】
また、絶縁膜４０２０として酸化物半導体層と接して設けられた酸化シリコン膜は、酸素を酸化物半導体層へ供給する機能を有する。よって、絶縁膜４０２０は酸素を多く含む酸化絶縁膜が好ましい。
【０１９９】
トランジスタ４０１０およびトランジスタ４０１１は、高純度化し、酸素欠損の形成を抑制した酸化物半導体層を有する。また、トランジスタ４０１０およびトランジスタ４０１１は、ゲート絶縁膜として酸化アルミニウム膜と酸化シリコン膜を有する。トランジスタ４０１０およびトランジスタ４０１１に含まれる酸化物半導体層は、酸素添加処理により化学量論比よりも過剰な酸素を有する領域を形成し、酸素添加後の熱処理を、酸化物半導体層上下に、酸化アルミニウム膜が設けられた状態で行うため、該熱処理によって酸化物半導体層から酸素が放出されるのを防止することができる。よって、得られる酸化物半導体層は、化学量論的比よりも酸素の含有量が過剰な領域を含むものとすることができる。
【０２００】
また、トランジスタ４０１０およびトランジスタ４０１１に含まれる酸化物半導体層は、酸化物半導体膜形成後の熱処理、または、酸素添加処理後の熱処理の少なくとも一方によって、脱水化または脱水素化された高純度なものである。よって、該酸化物半導体層をトランジスタ４０１０およびトランジスタ４０１１に用いることで、酸素欠損に起因するトランジスタのしきい値電圧Ｖｔｈのばらつき、しきい値電圧のシフトΔＶｔｈを低減することができる。
【０２０１】
また、平坦化絶縁膜として機能する絶縁膜４０２１は、アクリル樹脂、ポリイミド、ベンゾシクロブテン系樹脂、ポリアミド、エポキシ樹脂等の、耐熱性を有する有機材料を用いることができる。また、上記有機材料の他に、低誘電率材料（ｌｏｗ−ｋ材料）、シロキサン系樹脂、ＰＳＧ（リンガラス）、ＢＰＳＧ（リンボロンガラス）等を用いることができる。なお、これらの材料で形成される絶縁膜を複数積層させることで、絶縁膜４０２１を形成してもよい。
【０２０２】
絶縁膜４０２１の形成法は、特に限定されず、その材料に応じて、スパッタリング法、ＳＯＧ法、スピンコート、ディップ、スプレー塗布、液滴吐出法（インクジェット法等）、印刷法（スクリーン印刷、オフセット印刷等）、ドクターナイフ、ロールコーター、カーテンコーター、ナイフコーター等を用いることができる。
【０２０３】
表示装置は、光源または表示素子からの光を透過させて表示を行う。よって、光が透過する画素部に設けられる基板、絶縁膜、導電膜などの薄膜はすべて可視光の波長領域の光に対して透光性とする。
【０２０４】
表示素子に電圧を印加する第１の電極層および第２の電極層（画素電極層、共通電極層、対向電極層などともいう）においては、取り出す光の方向、電極層が設けられる場所、および電極層のパターン構造によって透光性、反射性を選択すればよい。
【０２０５】
第１の電極層４０３０、第２の電極層４０３１は、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、ＩＴＯ、インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物、グラフェンなどの透光性を有する導電性材料を用いることができる。
【０２０６】
また、第１の電極層４０３０、第２の電極層４０３１はタングステン（Ｗ）、モリブデン（Ｍｏ）、ジルコニウム（Ｚｒ）、ハフニウム（Ｈｆ）、バナジウム（Ｖ）、ニオブ（Ｎｂ）、タンタル（Ｔａ）、クロム（Ｃｒ）、コバルト（Ｃｏ）、ニッケル（Ｎｉ）、チタン（Ｔｉ）、白金（Ｐｔ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、銀（Ａｇ）等の金属、またはその合金、若しくはその金属窒化物から一つ、または複数種を用いて形成することができる。
【０２０７】
また、第１の電極層４０３０、第２の電極層４０３１として、導電性高分子（導電性ポリマーともいう）を含む導電性組成物を用いて形成することができる。導電性高分子としては、いわゆるπ電子共役系導電性高分子が用いることができる。例えば、ポリアニリンまたはその誘導体、ポリピロールまたはその誘導体、ポリチオフェンまたはその誘導体、若しくはアニリン、ピロールおよびチオフェンの２種以上からなる共重合体若しくはその誘導体などが挙げられる。
【０２０８】
また、トランジスタは静電気などにより破壊されやすいため、駆動回路保護用の保護回路を設けることが好ましい。保護回路は、非線形素子を用いて構成することが好ましい。
【０２０９】
以上のように実施の形態１で示したトランジスタを適用することで、様々な機能を有する半導体装置を提供することができる。
【０２１０】
（実施の形態４）
実施の形態１で例示したトランジスタを用いて、対象物の情報を読み取るイメージセンサ機能を有する半導体装置を作製することができる。
【０２１１】
図１２（Ａ）に、イメージセンサ機能を有する半導体装置の一例を示す。図１２（Ａ）はフォトセンサの等価回路であり、図１２（Ｂ）はフォトセンサの一部を示す断面図である。
【０２１２】
フォトダイオード６０２は、一方の電極がフォトダイオードリセット信号線６５８に、他方の電極がトランジスタ６４０のゲートに電気的に接続されている。トランジスタ６４０は、ソースまたはドレインの一方がフォトセンサ基準信号線６７２に、ソースまたはドレインの他方がトランジスタ６５６のソースまたはドレインの一方に電気的に接続されている。トランジスタ６５６は、ゲートがゲート信号線６５９に、ソースまたはドレインの他方がフォトセンサ出力信号線６７１に電気的に接続されている。
【０２１３】
なお、本明細書における回路図において、酸化物半導体膜を用いるトランジスタと明確に判明できるように、酸化物半導体膜を用いるトランジスタの記号には「ＯＳ」と記載している。図１２（Ａ）において、トランジスタ６４０、トランジスタ６５６は実施の形態１に示すような酸素添加処理によって、酸素過剰領域を形成した酸化物半導体層を用いるトランジスタである。
【０２１４】
図１２（Ｂ）は、フォトセンサにおけるフォトダイオード６０２およびトランジスタ６４０に示す断面図であり、絶縁表面を有する基板６０１（ＴＦＴ基板）上に、センサとして機能するフォトダイオード６０２およびトランジスタ６４０が設けられている。フォトダイオード６０２、トランジスタ６４０の上には接着層６０８を用いて基板６１３が設けられている。
【０２１５】
トランジスタ６４０上には絶縁膜６３１、絶縁膜６３２、層間絶縁膜６３３、層間絶縁膜６３４が設けられている。フォトダイオード６０２は、層間絶縁膜６３３上に設けられ、層間絶縁膜６３３上に形成した電極層６４１ｂと、層間絶縁膜６３４上に設けられた電極層６４２との間に、層間絶縁膜６３３側から順に第１半導体膜６０６ａ、第２半導体膜６０６ｂ、および第３半導体膜６０６ｃを積層した構造を有している。なお、絶縁膜６３２は設けなくてもよい。
【０２１６】
電極層６４１ｂは、層間絶縁膜６３４に形成された導電層６４３と電気的に接続し、電極層６４２は電極層６４１ａを介してゲート電極層６４５と電気的に接続している。ゲート電極層６４５は、トランジスタ６４０のゲート電極層と電気的に接続しており、フォトダイオード６０２はトランジスタ６４０と電気的に接続している。
【０２１７】
ここでは、第１半導体膜６０６ａとしてｐ型の導電型を有する半導体膜と、第２半導体膜６０６ｂとして高抵抗な半導体膜（ｉ型半導体膜）、第３半導体膜６０６ｃとしてｎ型の導電型を有する半導体膜を積層するｐｉｎ型のフォトダイオードを例示している。
【０２１８】
第１半導体膜６０６ａはｐ型半導体膜であり、ｐ型を付与する不純物元素を含むアモルファスシリコン膜により形成することができる。第１半導体膜６０６ａの形成には１３族の不純物元素（例えばボロン（Ｂ））を含む半導体材料ガスを用いて、プラズマＣＶＤ法により形成する。半導体材料ガスとしてはシラン（ＳｉＨ４）を用いればよい。または、Ｓｉ２Ｈ６、ＳｉＨ２Ｃｌ２、ＳｉＨＣｌ３、ＳｉＣｌ４、ＳｉＦ４等を用いてもよい。また、不純物元素を含まないアモルファスシリコン膜を形成した後に、拡散法やイオン注入法を用いて該アモルファスシリコン膜に不純物元素を導入してもよい。イオン注入法等により不純物元素を導入した後に加熱等を行うことで、不純物元素を拡散させるとよい。この場合にアモルファスシリコン膜を形成する方法としては、ＬＰＣＶＤ法、気相成長法、またはスパッタリング法等を用いればよい。第１半導体膜６０６ａの膜厚は１０ｎｍ以上５０ｎｍ以下となるよう形成することが好ましい。
【０２１９】
第２半導体膜６０６ｂは、ｉ型半導体膜（真性半導体膜）であり、アモルファスシリコン膜により形成する。第２半導体膜６０６ｂの形成には、半導体材料ガスを用いて、アモルファスシリコン膜をプラズマＣＶＤ法により形成する。半導体材料ガスとしては、シラン（ＳｉＨ４）を用いればよい。または、Ｓｉ２Ｈ６、ＳｉＨ２Ｃｌ２、ＳｉＨＣｌ３、ＳｉＣｌ４、ＳｉＦ４等を用いてもよい。第２半導体膜６０６ｂの形成は、ＬＰＣＶＤ法、気相成長法、スパッタリング法等により行っても良い。第２半導体膜６０６ｂの膜厚は２００ｎｍ以上１０００ｎｍ以下となるように形成することが好ましい。
【０２２０】
第３半導体膜６０６ｃは、ｎ型半導体膜であり、ｎ型を付与する不純物元素を含むアモルファスシリコン膜により形成する。第３半導体膜６０６ｃの形成には、１５族の不純物元素（例えばリン（Ｐ））を含む半導体材料ガスを用いて、プラズマＣＶＤ法により形成する。半導体材料ガスとしてはシラン（ＳｉＨ４）を用いればよい。または、Ｓｉ２Ｈ６、ＳｉＨ２Ｃｌ２、ＳｉＨＣｌ３、ＳｉＣｌ４、ＳｉＦ４等を用いてもよい。また、不純物元素を含まないアモルファスシリコン膜を形成した後に、拡散法やイオン注入法を用いて該アモルファスシリコン膜に不純物元素を導入してもよい。イオン注入法等により不純物元素を導入した後に加熱等を行うことで、不純物元素を拡散させるとよい。この場合にアモルファスシリコン膜を形成する方法としては、ＬＰＣＶＤ法、気相成長法、またはスパッタリング法等を用いればよい。第３半導体膜６０６ｃの膜厚は２０ｎｍ以上２００ｎｍ以下となるよう形成することが好ましい。
【０２２１】
また、第１半導体膜６０６ａ、第２半導体膜６０６ｂ、および第３半導体膜６０６ｃは、アモルファス半導体ではなく、多結晶半導体を用いて形成してもよいし、微結晶（セミアモルファス（Ｓｅｍｉ Ａｍｏｒｐｈｏｕｓ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ：ＳＡＳ））半導体を用いて形成してもよい。
【０２２２】
微結晶半導体は、ギブスの自由エネルギーを考慮すれば非晶質と単結晶の中間的な準安定状態に属するものである。すなわち、自由エネルギー的に安定な第３の状態を有する半導体であって、短距離秩序を持ち格子歪みを有する。柱状または針状結晶が基板表面に対して法線方向に成長している。微結晶半導体の代表例である微結晶シリコンは、そのラマンスペクトルが単結晶シリコンを示す５２０ｃｍ−１よりも低波数側にシフトしている。即ち、単結晶シリコンを示す５２０ｃｍ−１とアモルファスシリコンを示す４８０ｃｍ−１の間に微結晶シリコンのラマンスペクトルのピークがある。また、未結合手（ダングリングボンド）を終端するため水素またはハロゲンを少なくとも１原子％またはそれ以上含ませている。さらに、ヘリウム、アルゴン、クリプトン、ネオンなどの希ガス元素を含ませて格子歪みをさらに助長させることで、安定性が増し良好な微結晶半導体膜が得られる。
【０２２３】
この微結晶半導体膜は、周波数が数十ＭＨｚ〜数百ＭＨｚの高周波プラズマＣＶＤ法、または周波数が１ＧＨｚ以上のマイクロ波プラズマＣＶＤ装置により形成することができる。代表的には、ＳｉＨ４、Ｓｉ２Ｈ６、ＳｉＨ２Ｃｌ２、ＳｉＨＣｌ３、ＳｉＣｌ４、ＳｉＦ４などの水素化シリコンもしくはハロゲン化シリコンを水素で希釈して形成することができる。また、水素化シリコンおよび水素に加え、ヘリウム、アルゴン、クリプトン、ネオンから選ばれた一種または複数種の希ガス元素で希釈して微結晶半導体膜を形成することができる。これらのときの水素化シリコンに対して水素の流量比を５倍以上２００倍以下、好ましくは５０倍以上１５０倍以下、さらに好ましくは１００倍とする。さらには、シリコンを含む気体中に、ＣＨ４、Ｃ２Ｈ６等の炭化物気体、ＧｅＨ４、ＧｅＦ４等のゲルマニウム化気体、Ｆ２等を混入させてもよい。
【０２２４】
また、光電効果で発生した正孔の移動度は電子の移動度に比べて小さいため、ｐｉｎ型のフォトダイオードはｐ型の半導体膜側を受光面とする方がよい特性を示す。ここでは、ｐｉｎ型のフォトダイオードが形成されている基板６０１の面からフォトダイオード６０２が受ける光６２２を電気信号に変換する例を示す。また、受光面とした半導体膜側とは逆の導電型を有する半導体膜側からの光は外乱光となるため、電極層は遮光性を有する導電膜を用いるとよい。また、ｎ型の半導体膜側を受光面として用いることもできる。
【０２２５】
層間絶縁膜６３３、層間絶縁膜６３４としては、絶縁性材料を用いて、その材料に応じて、スパッタリング法、プラズマＣＶＤ法、ＳＯＧ法、スピンコート、ディップ、スプレー塗布、液滴吐出法（インクジェット法等）、印刷法（スクリーン印刷、オフセット印刷等）、ドクターナイフ、ロールコーター、カーテンコーター、ナイフコーター等を用いて形成することができる。
【０２２６】
本実施の形態では、絶縁膜６３１として酸化アルミニウム膜を用いる。絶縁膜６３１はスパッタリング法やプラズマＣＶＤ法によって形成することができる。
【０２２７】
酸化物半導体層上に絶縁膜６３１として設けられた酸化アルミニウム膜は、水素、水分などの不純物、および酸素の両方に対して膜を透過させない遮断効果（ブロック効果）が高い。
【０２２８】
したがって、酸化アルミニウム膜は、作製工程中および作製後において、変動要因となる水素、水分などの不純物の酸化物半導体層への混入、および酸化物半導体を構成する主成分材料である酸素の酸化物半導体層からの放出を防止する保護膜として機能する。
【０２２９】
本実施の形態において、トランジスタ６４０は、高純度化し、酸素欠損の形成を抑制した酸化物半導体層を有する。また、トランジスタ６４０は、ゲート絶縁膜として酸化シリコン膜を有する。トランジスタ６４０に含まれる酸化物半導体層は、酸素添加処理により化学量論比よりも過剰な酸素を有する領域を形成し、酸素添加後の熱処理を、酸化物半導体層上に、絶縁膜６３１として酸化アルミニウム膜が設けられた状態で行うため、該熱処理によって、酸化物半導体層から酸素が放出されるのを防止することができる。よって、得られる酸化物半導体層は、化学量論的比よりも酸素の含有量が過剰な領域を含む膜とすることができる。
【０２３０】
また、トランジスタ６４０に含まれる酸化物半導体層は、酸化物半導体膜形成後の熱処理、または、酸素添加処理後の熱処理の少なくとも一方によって、脱水化または脱水素化された高純度なものである。よって、該酸化物半導体層をトランジスタ６４０に用いることで、酸素欠損に起因するトランジスタのしきい値電圧Ｖｔｈのばらつき、しきい値電圧のシフトΔＶｔｈを低減することができる。
【０２３１】
絶縁膜６３２としては、無機絶縁材料である、酸化シリコン、酸化窒化シリコン、酸化アルミニウム、または酸化窒化アルミニウムなどの酸化物絶縁膜、窒化シリコン、窒化酸化シリコン、窒化アルミニウム、または窒化酸化アルミニウムなどの窒化物絶縁膜の単層、または積層を用いることができる。さらにその上から、有機物と金属酸化物の混合膜、またはＴＣＯ膜などを形成してもよい。あるいは、窒素を含むＩｎ−Ｇａ−Ｚｎ−Ｏ膜や、窒素を含むＩｎ−Ｓｎ−Ｏ膜や、窒素を含むＩｎ−Ｇａ−Ｏ膜や、窒素を含むＩｎ−Ｚｎ−Ｏ膜や、窒素を含むＳｎ−Ｏ膜や、窒素を含むＩｎ−Ｏ膜や、金属窒化膜（ＩｎＮ、ＺｎＮなど）を形成してもよい。これにより静電遮蔽の効果が見込まれるため、より性能の安定したトランジスタを得ることができる。
【０２３２】
層間絶縁膜６３３、層間絶縁膜６３４としては、表面凹凸を低減するため平坦化絶縁膜として機能する絶縁膜が好ましい。層間絶縁膜６３３、層間絶縁膜６３４としては、例えば、ポリイミド、アクリル樹脂、ベンゾシクロブテン系樹脂、ポリアミド、エポキシ樹脂等の耐熱性を有する有機絶縁材料を用いることができる。また、上記有機絶縁材料の他に、低誘電率材料（ｌｏｗ−ｋ材料）、シロキサン系樹脂、ＰＳＧ（リンガラス）、ＢＰＳＧ（リンボロンガラス）等の単層、または積層を用いることができる。
【０２３３】
フォトダイオード６０２に入射する光を検出することによって、被検出物の情報を読み取ることができる。なお、被検出物の情報を読み取る際にバックライトなどの光源を用いることができる。
【０２３４】
以上のように、高純度化し、酸素欠損の形成を抑制した酸化物半導体層を有するトランジスタは、トランジスタの電気的特性変動が抑制されており、電気的に安定である。よって、該トランジスタを用いることで信頼性の高い半導体装置を提供することができる。
【０２３５】
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。
【０２３６】
（実施の形態５）
実施の形態１で例示したトランジスタは、複数のトランジスタを積層する集積回路を有する半導体装置に好適に用いることができる。本実施の形態では、半導体装置の一例として、記憶媒体（メモリ素子）の例を示す。
【０２３７】
本実施の形態では、単結晶半導体基板に作製された第１のトランジスタと絶縁膜を介して第１のトランジスタの上方に半導体膜を用いて作製された第２のトランジスタを含む半導体装置を作製する。
【０２３８】
図７は、半導体装置の構成の一例である。図７（Ａ）には、半導体装置の断面を、図７（Ｂ）には、半導体装置の平面を、それぞれ示す。ここで、図７（Ａ）は、図７（Ｂ）のＣ１−Ｃ２およびＤ１−Ｄ２における断面に相当する。また、図７（Ｃ）には、上記半導体装置をメモリ素子として用いる場合の回路図の一例を示す。
【０２３９】
図７（Ａ）および図７（Ｂ）に示される半導体装置は、下部に第１の半導体材料を用いたトランジスタ１４０を有し、上部に第２の半導体材料を用いたトランジスタ１６２を有する。実施の形態１で例示したトランジスタは、トランジスタ１６２に好適に用いることができる。
【０２４０】
積層するトランジスタ１４０、トランジスタ１６２の半導体材料、および構造は、同一でもよいし異なっていてもよい。本実施の形態では、記憶媒体（メモリ素子）の回路に好適な材料および構造のトランジスタをそれぞれ用いる例であり、第１の半導体材料を酸化物半導体以外の半導体材料とし、第２の半導体材料を酸化物半導体とする。酸化物半導体以外の半導体材料としては、例えば、シリコン、ゲルマニウム、シリコンゲルマニウム、炭化シリコン、またはガリウムヒ素等を用いることができ、単結晶半導体を用いるのが好ましい。他に、有機半導体材料などを用いてもよい。このような半導体材料を用いたトランジスタは、高速動作が容易である。一方で、酸化物半導体を用いたトランジスタは、その特性により長時間の電荷保持を可能とする。
【０２４１】
トランジスタ１４０は、半導体材料（例えば、シリコンなど）を含む基板１８５に設けられたチャネル形成領域１１６と、チャネル形成領域１１６を挟むように設けられた不純物領域１２０と、不純物領域１２０に接する金属化合物領域１２４と、チャネル形成領域１１６上に設けられたゲート絶縁膜１０８と、ゲート絶縁膜１０８上に設けられたゲート電極層１１０とを有する。
【０２４２】
半導体材料を含む基板１８５は、シリコンや炭化シリコンなどの単結晶半導体基板、多結晶半導体基板、シリコンゲルマニウムなどの化合物半導体基板、ＳＯＩ基板などを適用することができる。なお、一般に「ＳＯＩ基板」は、絶縁表面上にシリコン半導体膜が設けられた構成の基板をいうが、本明細書等においては、絶縁表面上にシリコン以外の材料からなる半導体膜が設けられた構成の基板も含む。つまり、「ＳＯＩ基板」が有する半導体膜は、シリコン半導体膜に限定されない。また、ＳＯＩ基板には、ガラス基板などの絶縁基板上に絶縁膜を介して半導体膜が設けられた構成のものが含まれるものとする。
【０２４３】
ＳＯＩ基板の作製方法としては、鏡面研磨ウェハーに酸素イオンを注入した後、高温加熱することにより、表面から一定の深さに酸化層を形成させるとともに、表面層に生じた欠陥を消滅させて作る方法、水素イオン照射により形成された微小ボイドの熱処理による成長を利用して半導体基板を劈開する方法や、絶縁表面上に結晶成長により単結晶半導体膜を形成する方法等を用いることができる。
【０２４４】
例えば、単結晶半導体基板の一つの面からイオンを添加して、単結晶半導体基板の一つの面から一定の深さに脆弱化層を形成し、単結晶半導体基板の一つの面上、または素子基板上のどちらか一方に絶縁膜を形成する。単結晶半導体基板と素子基板を、絶縁膜を挟んで重ね合わせた状態で、脆弱化層に亀裂を生じさせ、単結晶半導体基板を脆弱化層で分離する熱処理を行い、単結晶半導体基板より半導体膜として単結晶半導体膜を素子基板上に形成する。上記方法を用いて作製されたＳＯＩ基板も好適に用いることができる。
【０２４５】
基板１８５上にはトランジスタ１４０を囲むように素子分離絶縁膜１０６が設けられている。なお、高集積化を実現するためには、図７に示すようにトランジスタ１４０がサイドウォール絶縁膜を有しない構成とすることが望ましい。一方で、トランジスタ１４０の特性を重視する場合には、ゲート電極層１１０の側面にサイドウォール絶縁膜を設け、不純物濃度が異なる領域を含む不純物領域１２０を設けても良い。
【０２４６】
単結晶半導体基板を用いたトランジスタ１４０は、高速動作が可能である。このため、当該トランジスタを読み出し用のトランジスタとして用いることで、情報の読み出しを高速に行うことができる。
【０２４７】
本実施の形態においては、トランジスタ１４０を覆うように絶縁膜二層を形成する。但し、トランジスタ１４０を覆う絶縁膜は、単層構造としてもよいし、３層以上の積層構造としてもよい。但し、上部に設けられるトランジスタ１６２に含まれる酸化物半導体膜と接する絶縁膜としては、酸化シリコン膜を適用するものとする。
【０２４８】
トランジスタ１６２および容量素子１６４の形成前の処理として、該絶縁膜二層にＣＭＰ処理を施して、平坦化した絶縁膜１２８、絶縁膜１３０を形成し、同時にゲート電極層１１０の上面を露出させる。
【０２４９】
絶縁膜１２８、絶縁膜１３０は、代表的には酸化シリコン膜、酸化窒化シリコン膜、酸化アルミニウム膜、酸化窒化アルミニウム膜、窒化シリコン膜、窒化アルミニウム膜、窒化酸化シリコン膜、窒化酸化アルミニウム膜などの無機絶縁膜を用いることができる。絶縁膜１２８、絶縁膜１３０は、プラズマＣＶＤ法またはスパッタリング法等を用いて形成することができる。
【０２５０】
また、ポリイミド、アクリル樹脂、ベンゾシクロブテン系樹脂等の有機材料を用いることができる。また、上記有機材料の他に、低誘電率材料（ｌｏｗ−ｋ材料）等を用いることができる。有機材料を用いる場合、スピンコート法、印刷法などの湿式法によって絶縁膜１２８、絶縁膜１３０を形成してもよい。
【０２５１】
本実施の形態では、絶縁膜１２８としてスパッタリング法により膜厚５０ｎｍの酸化窒化シリコン膜を形成し、絶縁膜１３０としてスパッタリング法により膜厚５５０ｎｍの酸化シリコン膜を形成する。
【０２５２】
その後、ＣＭＰ処理により十分に平坦化した絶縁膜１３０上に導電膜を形成し、これを加工して島状のゲート電極層４０１を形成する。続いて、酸化アルミニウム膜４０２ａ、酸化シリコン膜４０２ｂ、酸化物半導体膜を順に積層する。これは実施の形態２で記したようにインライン装置にて連続的に形成する。その後、当該インライン装置にて、実施の形態１で示したような熱処理および加酸素化処理を続けて行う。インライン装置でのこれらの処理は大気に暴露することなく連続的に行う。これにより、各処理間の時間をクラスター装置に比べて著しく短くできるため、各層の界面に蓄積される不純物の量を大幅に抑えることができる。その後、選択的にエッチングし、酸化物半導体層４０３などを得る。
【０２５３】
次に、導電層を形成し選択的にエッチングして、ソース電極層またはドレイン電極層１４２ａ、ソース電極層またはドレイン電極層１４２ｂを形成する。これらは実施の形態１に示したソース電極層４０５ａ、ドレイン電極層４０５ｂのいずれかに相当する。
【０２５４】
導電層は、スパッタリング法をはじめとするＰＶＤ法や、プラズマＣＶＤ法などのＣＶＤ法を用いて形成することができる。また、導電層の材料としては、Ａｌ、Ｃｒ、Ｃｕ、Ｔａ、Ｔｉ、Ｍｏ、Ｗから選ばれた元素や、上述した元素を成分とする合金等を用いることができる。Ｍｎ、Ｍｇ、Ｚｒ、Ｂｅ、Ｎｄ、Ｓｃのいずれか、またはこれらを複数組み合わせた材料を用いてもよい。
【０２５５】
導電層は、単層構造であっても良いし、２層以上の積層構造としてもよい。例えば、チタン膜や窒化チタン膜の単層構造、シリコンを含むアルミニウム膜の単層構造、アルミニウム膜上にチタン膜が積層された２層構造、窒化チタン膜上にチタン膜が積層された２層構造、チタン膜とアルミニウム膜とチタン膜とが積層された３層構造などが挙げられる。なお、導電層を、チタン膜や窒化チタン膜の単層構造とする場合には、テーパー形状を有するソース電極層またはドレイン電極層１４２ａ、およびソース電極層またはドレイン電極層１４２ｂへの加工が容易であるというメリットがある。
【０２５６】
上部のトランジスタ１６２のチャネル長（Ｌ）は、ソース電極層またはドレイン電極層１４２ａ、およびソース電極層またはドレイン電極層１４２ｂの下端部の間隔によって決定される。なお、チャネル長（Ｌ）が２５ｎｍ未満のトランジスタを形成する場合に用いるマスク形成の露光を行う際には、数ｎｍ〜数１０ｎｍと波長の短い超紫外線を用いるのが望ましい。
【０２５７】
次に、酸化物半導体層４０３の一部に接する酸化シリコン膜４０７ａを、例えば、プラズマＣＶＤ法またはスパッタリング法等を用いて形成する。酸化シリコン膜４０７ａは、酸化シリコン膜、酸化窒化シリコン膜、窒化酸化シリコン膜、または酸化ハフニウム膜等の酸素を含む膜で形成できる。
【０２５８】
次に、酸化シリコン膜４０７ａ上において、ソース電極層またはドレイン電極層１４２ａと重畳する領域に電極層１４８ｂを形成する。この際、酸化シリコン膜４０７ａから後に形成される酸化アルミニウム膜までは大気暴露することなく実施の形態２に示したようなインライン装置にて形成するため、それらの膜を形成する成膜室の間に導電層を形成する成膜室を別途設ける必要がある。具体的には、第１の成膜室２１１と第２の成膜室２１２の間、もしくは、第２の成膜室３１２と第３の成膜室３１３の間に設置する。当該導電層はパターンを有するため、マスクの着脱が可能な構成を有する成膜室とする必要がある。
【０２５９】
電極層１４８ｂは、酸化シリコン膜４０７ａ上に導電層を形成した後に、当該導電層を選択的にエッチングすることによって形成することができる。
【０２６０】
次に、酸化シリコン膜４０７ａおよび電極層１４８ｂ上に、酸化アルミニウム膜を含む絶縁膜１５０を形成する。酸化アルミニウム膜は実施の形態１に示した酸化アルミニウム膜４０７ｂに相当する。絶縁膜１５０を積層構造とする場合、プラズマＣＶＤ法またはスパッタリング法等を用いて、酸化シリコン膜、窒化シリコン膜、酸化窒化シリコン膜、窒化酸化シリコン膜、窒化アルミニウム膜、酸化窒化アルミニウム膜、窒化酸化アルミニウム膜、酸化ハフニウム膜、または酸化ガリウム膜を酸化アルミニウム膜と積層して形成してもよい。
【０２６１】
絶縁膜１５０成膜後、熱処理を行う。該熱処理の温度は、好ましくは２００℃以上６５０℃以下、より好ましくは４５０℃以上６５０℃以下、または基板の歪み点未満、より好ましくは２７５℃以上３２５℃以下とする。絶縁膜１５０として用いる酸化アルミニウム膜は、水素、水分などの不純物、および酸素の両方に対して膜を透過させない遮断効果（ブロック効果）が高く、絶縁膜１５０を成膜後に熱処理を行うことで、酸化物半導体層４０３からの酸素の放出を防止することができる。
【０２６２】
次にトランジスタ１６２、および絶縁膜１５０上に、絶縁膜１５２を形成する。絶縁膜１５２は、スパッタリング法やＣＶＤ法などを用いて形成することができる。また、酸化シリコン、酸化窒化シリコン、窒化シリコン、酸化ハフニウム、酸化アルミニウム等の無機絶縁材料を含む材料を用いて形成することができる。
【０２６３】
次に、酸化シリコン膜４０７ａ、絶縁膜１５０、および絶縁膜１５２に、ソース電極層またはドレイン電極層１４２ｂにまで達する開口を形成する。当該開口の形成は、マスクなどを用いた選択的なエッチングにより行われる。
【０２６４】
その後、上記開口にソース電極層またはドレイン電極層１４２ｂに接する配線１５６を形成する。なお、図７にはソース電極層またはドレイン電極層１４２ｂと配線１５６との接続箇所は図示していない。
【０２６５】
配線１５６は、スパッタリング法をはじめとするＰＶＤ法や、プラズマＣＶＤ法などのＣＶＤ法を用いて導電層を形成した後、当該導電層をエッチング加工することによって形成される。また、導電層の材料としては、Ａｌ、Ｃｒ、Ｃｕ、Ｔａ、Ｔｉ、Ｍｏ、Ｗから選ばれた元素や、上述した元素を成分とする合金等を用いることができる。Ｍｎ、Ｍｇ、Ｚｒ、Ｂｅ、Ｎｄ、Ｓｃのいずれか、またはこれらを複数組み合わせた材料を用いてもよい。詳細は、ソース電極層またはドレイン電極層１４２ａ、および、ソース電極層またはドレイン電極層１４２ｂなどと同様である。
【０２６６】
以上の工程でトランジスタ１６２および容量素子１６４が完成する。トランジスタ１６２は、高純度化し、酸素を過剰に含む膜により挟まれた酸化物半導体層４０３を有するトランジスタである。よって、トランジスタ１６２は、電気的特性変動が抑制されており、電気的に安定である。容量素子１６４は、ソース電極層またはドレイン電極層１４２ａ、酸化シリコン膜４０７ａ、および電極層１４８ｂを含んで構成される。
【０２６７】
図７（Ｃ）には、上記半導体装置をメモリ素子として用いる場合の回路図の一例を示す。図７（Ｃ）において、トランジスタ１６２のソース電極層またはドレイン電極層の一方と、容量素子１６４の電極層の一方と、トランジスタ１４０のゲート電極層とは電気的に接続されている。また、第１の配線（１ｓｔ Ｌｉｎｅ：ソース線とも呼ぶ）とトランジスタ１４０のソース電極層とは、電気的に接続され、第２の配線（２ｎｄ Ｌｉｎｅ：ビット線とも呼ぶ）とトランジスタ１４０のドレイン電極層とは、電気的に接続されている。また、第３の配線（３ｒｄ Ｌｉｎｅ：第１の信号線とも呼ぶ）とトランジスタ１６２のソース電極層またはドレイン電極層の他方とは、電気的に接続され、第４の配線（４ｔｈ Ｌｉｎｅ：第２の信号線とも呼ぶ）と、トランジスタ１６２のゲート電極層とは、電気的に接続されている。そして、第５の配線（５ｔｈ Ｌｉｎｅ：ワード線とも呼ぶ）と、容量素子１６４の電極層の他方は電気的に接続されている。
【０２６８】
酸化物半導体を用いたトランジスタ１６２は、オフ電流が極めて小さいという特徴を有しているため、トランジスタ１６２をオフ状態とすることで、トランジスタ１６２のソース電極層またはドレイン電極層の一方と、容量素子１６４の電極層の一方と、トランジスタ１４０のゲート電極層とが電気的に接続されたノード（以下、ノードＦＧ）の電位を極めて長時間にわたって保持することが可能である。そして、容量素子１６４を有することにより、ノードＦＧに与えられた電荷の保持が容易になり、また、保持された情報の読み出しが容易になる。
【０２６９】
半導体装置に情報を記憶させる場合（書き込み）は、まず、第４の配線の電位を、トランジスタ１６２がオン状態となる電位にして、トランジスタ１６２をオン状態とする。これにより、第３の配線の電位が、ノードＦＧに供給され、ノードＦＧに所定量の電荷が蓄積される。ここでは、異なる二つの電位レベルを与える電荷（以下、ロー（Ｌｏｗ）レベル電荷、ハイ（Ｈｉｇｈ）レベル電荷という）のいずれかが与えられるものとする。その後、第４の配線の電位を、トランジスタ１６２がオフ状態となる電位にして、トランジスタ１６２をオフ状態とすることにより、ノードＦＧが浮遊状態となるため、ノードＦＧには所定の電荷が保持されたままの状態となる。以上のように、ノードＦＧに所定量の電荷を蓄積および保持させることで、メモリセルに情報を記憶させることができる。
【０２７０】
トランジスタ１６２のオフ電流は極めて小さいため、ノードＦＧに供給された電荷は長時間にわたって保持される。したがって、リフレッシュ動作が不要となるか、または、リフレッシュ動作の頻度を極めて低くすることが可能となり、消費電力を十分に低減することができる。また、電力の供給がない場合であっても、長期にわたって記憶内容を保持することが可能である。
【０２７１】
記憶された情報を読み出す場合（読み出し）は、第１の配線に所定の電位（定電位）を与えた状態で、第５の配線に適切な電位（読み出し電位）を与えると、ノードＦＧに保持された電荷量に応じて、トランジスタ１４０は異なる状態をとる。一般に、トランジスタ１４０をｎチャネル型とすると、ノードＦＧにＨｉｇｈレベル電荷が保持されている場合のトランジスタ１４０の見かけのしきい値Ｖｔｈ＿Ｈは、ノードＦＧにＬｏｗレベル電荷が保持されている場合のトランジスタ１４０の見かけのしきい値Ｖｔｈ＿Ｌより低くなるためである。ここで、見かけのしきい値とは、トランジスタ１４０を「オン状態」とするために必要な第５の配線の電位をいうものとする。したがって、第５の配線の電位をＶｔｈ＿ＨとＶｔｈ＿Ｌの間の電位Ｖ０とすることにより、ノードＦＧに保持された電荷を判別できる。例えば、書き込みにおいて、Ｈｉｇｈレベル電荷が与えられていた場合には、第５の配線の電位がＶ０（＞Ｖｔｈ＿Ｈ）となれば、トランジスタ１４０は「オン状態」となる。Ｌｏｗレベル電荷が与えられていた場合には、第５の配線の電位がＶ０（＜Ｖｔｈ＿Ｌ）となっても、トランジスタ１４０は「オフ状態」のままである。このため、第５の配線の電位を制御して、トランジスタ１４０のオン状態またはオフ状態を読み出す（第２の配線の電位を読み出す）ことで、記憶された情報を読み出すことができる。
【０２７２】
また、記憶させた情報を書き換える場合においては、上記の書き込みによって所定量の電荷を保持したノードＦＧに、新たな電位を供給することで、ノードＦＧに新たな情報に係る電荷を保持させる。具体的には、第４の配線の電位を、トランジスタ１６２がオン状態となる電位にして、トランジスタ１６２をオン状態とする。これにより、第３の配線の電位（新たな情報に係る電位）が、ノードＦＧに供給され、ノードＦＧに所定量の電荷が蓄積される。その後、第４の配線の電位をトランジスタ１６２がオフ状態となる電位にして、トランジスタ１６２をオフ状態とすることにより、ノードＦＧには、新たな情報に係る電荷が保持された状態となる。すなわち、ノードＦＧに第１の書き込みによって所定量の電荷が保持された状態で、第１の書き込みと同様の動作（第２の書き込み）を行うことで、記憶させた情報を上書きすることが可能である。
【０２７３】
本実施の形態で示すトランジスタ１６２は、高純度化され、酸素を過剰に含む膜により挟まれた酸化物半導体層４０３を有することで、トランジスタ１６２のオフ電流を十分に低減することができる。そして、このようなトランジスタを用いることで、極めて長期にわたり記憶内容を保持することが可能な半導体装置が得られる。
【０２７４】
以上のように、高純度化し、酸素欠損の形成を抑制した酸化物半導体層を有するトランジスタは、電気的特性変動が抑制されており、電気的に安定である。よって、該トランジスタを用いることで信頼性の高い半導体装置を提供することができる。
【０２７５】
以上、本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適宜組み合わせて用いることができる。
【０２７６】
（実施の形態６）
本明細書に開示する半導体装置は、さまざまな電子機器（遊技機も含む）に適用することができる。電子機器としては、例えば、テレビジョン装置（テレビ、またはテレビジョン受信機ともいう）、コンピュータ用などのモニタ、デジタルカメラ、デジタルビデオカメラ等のカメラ、デジタルフォトフレーム、携帯電話機（携帯電話、携帯電話装置ともいう）、携帯型ゲーム機、携帯情報端末、音響再生装置、パチンコ機などの大型ゲーム機などが挙げられる。上記実施の形態で説明した半導体装置を具備する電子機器の例について説明する。
【０２７７】
図１３（Ａ）は、ノート型のパーソナルコンピュータであり、本体３００１、筐体３００２、表示部３００３、キーボード３００４などによって構成されている。上記実施の形態のいずれかで示した半導体装置を表示部３００３に適用することにより、信頼性の高いノート型のパーソナルコンピュータとすることができる。
【０２７８】
図１３（Ｂ）は、携帯情報端末（ＰＤＡ）であり、本体３０２１には表示部３０２３と、外部インターフェイス３０２５と、操作ボタン３０２４等が設けられている。また、操作用の付属品としてスタイラス３０２２がある。上記実施の形態のいずれかで示した半導体装置を表示部３０２３に適用することにより、より信頼性の高い携帯情報端末（ＰＤＡ）とすることができる。
【０２７９】
図１３（Ｃ）は、電子書籍の一例を示している。例えば、電子書籍２７００は、筐体２７０１および筐体２７０３の２つの筐体で構成されている。筐体２７０１および筐体２７０３は、軸部２７１１により一体とされており、該軸部２７１１を軸として開閉動作を行うことができる。このような構成により、紙の書籍のような動作を行うことが可能となる。
【０２８０】
筐体２７０１には表示部２７０５が組み込まれ、筐体２７０３には表示部２７０７が組み込まれている。表示部２７０５および表示部２７０７は、続き画面を表示する構成としてもよいし、異なる画面を表示する構成としてもよい。異なる画面を表示する構成とすることで、例えば、右側の表示部（図１３（Ｃ）では表示部２７０５）に文章を表示し、左側の表示部（図１３（Ｃ）では表示部２７０７）に画像を表示することができる。上記実施の形態のいずれかで示した半導体装置を表示部２７０５、表示部２７０７に適用することにより、信頼性の高い電子書籍２７００とすることができる。表示部２７０５として半透過型、または反射型の液晶表示装置を用いる場合、比較的明るい状況下での使用も予想されるため、太陽電池を設け、太陽電池による発電、およびバッテリーでの充電を行えるようにしてもよい。なお、バッテリーとしては、リチウムイオン電池を用いると、小型化を図れる等の利点がある。
【０２８１】
また、図１３（Ｃ）では、筐体２７０１に操作部などを備えた例を示している。例えば、筐体２７０１において、電源２７２１、操作キー２７２３、スピーカー２７２５などを備えている。操作キー２７２３により、頁を送ることができる。なお、筐体の表示部と同一面にキーボードやポインティングデバイスなどを備える構成としてもよい。また、筐体の裏面や側面に、外部接続用端子（イヤホン端子、ＵＳＢ端子など）、記録媒体挿入部などを備える構成としてもよい。さらに、電子書籍２７００は、電子辞書としての機能を持たせた構成としてもよい。
【０２８２】
また、電子書籍２７００は、無線で情報を送受信できる構成としてもよい。無線により、電子書籍サーバから、所望の書籍データなどを購入し、ダウンロードする構成とすることも可能である。
【０２８３】
図１３（Ｄ）は、携帯電話であり、筐体２８００および筐体２８０１の二つの筐体で構成されている。筐体２８０１には、表示パネル２８０２、スピーカー２８０３、マイクロフォン２８０４、ポインティングデバイス２８０６、カメラ用レンズ２８０７、外部接続端子２８０８などを備えている。また、筐体２８００には、携帯電話の充電を行う太陽電池セル２８１０、外部メモリスロット２８１１などを備えている。また、アンテナは筐体２８０１内部に内蔵されている。上記実施の形態のいずれかで示した半導体装置を表示パネル２８０２に適用することにより、信頼性の高い携帯電話とすることができる。
【０２８４】
また、表示パネル２８０２はタッチパネルを備えており、図１３（Ｄ）には映像表示されている複数の操作キー２８０５を点線で示している。なお、太陽電池セル２８１０で出力される電圧を各回路に必要な電圧に昇圧するための昇圧回路も実装している。
【０２８５】
表示パネル２８０２は、使用形態に応じて表示の方向が適宜変化する。また、表示パネル２８０２と同一面上にカメラ用レンズ２８０７を備えているため、テレビ電話が可能である。スピーカー２８０３およびマイクロフォン２８０４は音声通話に限らず、テレビ電話、録音、再生などが可能である。さらに、筐体２８００と筐体２８０１は、スライドし、図１３（Ｄ）のように展開している状態から重なり合った状態とすることができ、携帯に適した小型化が可能である。
【０２８６】
外部接続端子２８０８はＡＣアダプタおよびＵＳＢケーブルなどの各種ケーブルと接続可能であり、充電およびパーソナルコンピュータなどとのデータ通信が可能である。また、外部メモリスロット２８１１に記録媒体を挿入し、より大量のデータ保存および移動に対応できる。
【０２８７】
また、上記機能に加えて、赤外線通信機能、テレビ受信機能などを備えたものであってもよい。
【０２８８】
図１３（Ｅ）は、デジタルビデオカメラであり、本体３０５１、表示部（Ａ）３０５７、接眼部３０５３、操作スイッチ３０５４、表示部（Ｂ）３０５５、バッテリー３０５６などによって構成されている。上記実施の形態のいずれかで示した半導体装置を表示部（Ａ）３０５７、表示部（Ｂ）３０５５に適用することにより、信頼性の高いデジタルビデオカメラとすることができる。
【０２８９】
図１３（Ｆ）は、テレビジョン装置の一例を示している。テレビジョン装置９６００は、筐体９６０１に表示部９６０３が組み込まれている。表示部９６０３により、映像を表示することが可能である。また、ここでは、スタンド９６０５により筐体９６０１を支持した構成を示している。上記実施の形態のいずれかで示した半導体装置を表示部９６０３に適用することにより、信頼性の高いテレビジョン装置９６００とすることができる。
【０２９０】
テレビジョン装置９６００の操作は、筐体９６０１が備える操作スイッチや、別体のリモコン操作機により行うことができる。また、リモコン操作機に、当該リモコン操作機から出力する情報を表示する表示部を設ける構成としてもよい。
【０２９１】
なお、テレビジョン装置９６００は、受信機やモデムなどを備えた構成とする。受信機により一般のテレビ放送の受信を行うことができ、さらにモデムを介して有線または無線による通信ネットワークに接続することにより、一方向（送信者から受信者）または双方向（送信者と受信者間、あるいは受信者間同士など）の情報通信を行うことも可能である。
【０２９２】
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。
【実施例】
【０２９３】
本実施例では、開示する発明に係る半導体装置において用いる酸化アルミニウム膜のバリア膜としての特性について評価を行った。図１４乃至図１７に結果を示す。評価方法としては、二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）と、ＴＤＳ（Ｔｈｅｒｍａｌ Ｄｅｓｏｒｐｔｉｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ：昇温脱離ガス分光法）分析法を用いた。
【０２９４】
まず、ＳＩＭＳ分析によって行った評価を示す。試料は、比較例としてガラス基板上にスパッタリング法による酸化シリコン膜が膜厚１００ｎｍ形成された比較例試料Ａと、実施例としてガラス基板上にスパッタリング法により酸化シリコン膜が膜厚１００ｎｍ形成され、酸化シリコン膜上にスパッタリング法により酸化アルミニウム膜が膜厚１００ｎｍ形成された実施例試料Ａを作製した。
【０２９５】
比較例試料Ａおよび実施例試料Ａにおいて、酸化シリコン膜の成膜条件は、ターゲットとして酸化シリコン（ＳｉＯ２）ターゲットを用い、ガラス基板とターゲットとの距離を６０ｍｍ、圧力０．４Ｐａ、電源電力１．５ｋＷ、酸素（酸素流量５０ｓｃｃｍ）雰囲気下、基板温度１００℃とした。
【０２９６】
実施例試料Ａにおいて、酸化アルミニウム膜の成膜条件は、ターゲットとして酸化アルミニウム（Ａｌ２Ｏ３）ターゲットを用い、ガラス基板とターゲットとの距離を６０ｍｍ、圧力０．４Ｐａ、電源電力１．５ｋＷ、アルゴンおよび酸素（アルゴン流量２５ｓｃｃｍ：酸素流量２５ｓｃｃｍ）雰囲気下、基板温度２５０℃とした。
【０２９７】
比較例試料Ａおよび実施例試料Ａにプレッシャークッカー試験（ＰＣＴ：Ｐｒｅｓｓｕｒｅ Ｃｏｏｋｅｒ Ｔｅｓｔ）を行った。本実施例ではＰＣＴ試験として、温度１３０℃、湿度８５％（気体中に含まれる水蒸気の体積比率がＨ２Ｏ（水）：Ｄ２Ｏ（重水）＝３：１）、２．３気圧（０．２３ＭＰａ）の条件で比較例試料Ａおよび実施例試料Ａを１００時間保持した。
【０２９８】
本実施例において、重水などで表現している「Ｄ原子」とは、質量数が２である水素原子２Ｈを表している。
【０２９９】
ＳＩＭＳ分析としてＳＳＤＰ（Ｓｕｂｓｔｒａｔｅ Ｓｉｄｅ Ｄｅｐｔｈ Ｐｒｏｆｉｌｅ）−ＳＩＭＳを用いて、ＰＣＴ試験前とＰＣＴ試験後の比較例試料Ａおよび実施例試料Ａに対して、各試料のＨ原子およびＤ原子の濃度を測定した。
【０３００】
図１４（Ａ１）に比較例試料ＡのＰＣＴ試験前、図１４（Ａ２）に比較例試料ＡのＰＣＴ試験後のＳＩＭＳによるＨ原子およびＤ原子の濃度プロファイルを示す。図１４（Ａ１）および図１４（Ａ２）において、Ｄ原子ｅｘｐｅｃｔｅｄ濃度プロファイルは、Ｄ原子の存在比が０．０１５％としてＨ原子の濃度プロファイルから算出した自然界に存在するＤ原子の濃度プロファイルである。よって、ＰＣＴ試験によって試料中に混入したＤ原子量は、実測のＤ原子濃度とＤ原子ｅｘｐｅｃｔｅｄ濃度との差分となる。実測のＤ原子濃度からＤ原子ｅｘｐｅｃｔｅｄ濃度を差し引いたＤ原子の濃度プロファイルを、ＰＣＴ試験前を図１４（Ｂ１）、ＰＣＴ試験後を図１４（Ｂ２）に示す。
【０３０１】
同様に、図１５（Ａ１）に実施例試料ＡのＰＣＴ試験前、図１５（Ａ２）に実施例試料ＡのＰＣＴ試験後のＳＩＭＳによるＨ原子およびＤ原子の濃度プロファイルを示す。また、実測のＤ原子濃度からＤ原子ｅｘｐｅｃｔｅｄ濃度を差し引いたＤ原子の濃度プロファイルを、ＰＣＴ試験前を図１５（Ｂ１）、ＰＣＴ試験後を図１５（Ｂ２）に示す。
【０３０２】
なお、本実施例のＳＩＭＳ分析結果は、すべて酸化シリコン膜の標準試料により定量した結果を示している。
【０３０３】
図１４に示すように、ＰＣＴ試験前は重なっていた実測のＤ原子の濃度プロファイルとＤ原子ｅｘｐｅｃｔｅｄ濃度プロファイルが、ＰＣＴ試験後は実測のＤ原子の濃度プロファイルが高濃度に増大しており、酸化シリコン膜中にＤ原子が混入したことがわかる。したがって、比較例試料の酸化シリコン膜は、外部からの水分（Ｈ２Ｏ、Ｄ２Ｏ）に対し、バリア性が低いことが確認できた。
【０３０４】
一方、図１５に示すように、酸化シリコン膜上に酸化アルミニウム膜を積層した実施例試料Ａは、ＰＣＴ試験後でも酸化アルミニウム膜表面近傍の領域にややＤ原子の侵入が見られるだけで、酸化アルミニウム膜深さ３０ｎｍ付近以降、および酸化シリコン膜にはＤ原子の侵入が見られない。したがって、酸化アルミニウム膜は外部からの水分（Ｈ２Ｏ、Ｄ２Ｏ）に対し、バリア性が高いことが確認できた。
【０３０５】
次に、ＴＤＳ分析によって行った評価を示す。試料は、実施例として、ガラス基板上にスパッタリング法により酸化シリコン膜が膜厚１００ｎｍ形成され、酸化シリコン膜上にスパッタリング法により酸化アルミニウム膜が膜厚２０ｎｍ形成された実施例試料Ｂを作製した。また、比較例として、実施例試料ＢをＴＤＳ分析によって測定後、実施例試料Ｂから酸化アルミニウム膜を除去し、ガラス基板上に酸化シリコン膜のみが形成された比較例試料Ｂを作製した。
【０３０６】
比較例試料Ｂおよび実施例試料Ｂにおいて、酸化シリコン膜の成膜条件は、ターゲットとして酸化シリコン（ＳｉＯ２）ターゲットを用い、ガラス基板とターゲットとの距離を６０ｍｍ、圧力０．４Ｐａ、電源電力１．５ｋＷ、酸素（酸素流量５０ｓｃｃｍ）雰囲気下、基板温度１００℃とした。
【０３０７】
実施例試料Ｂにおいて、酸化アルミニウム膜の成膜条件は、ターゲットとして酸化アルミニウム（Ａｌ２Ｏ３）ターゲットを用い、ガラス基板とターゲットとの距離を６０ｍｍ、圧力０．４Ｐａ、電源電力１．５ｋＷ、アルゴンおよび酸素（アルゴン流量２５ｓｃｃｍ：酸素流量２５ｓｃｃｍ）雰囲気下、基板温度２５０℃とした。
【０３０８】
比較例試料Ｂおよび実施例試料Ｂにおいて、さらに３００℃加熱処理、４５０℃加熱処理、６００℃加熱処理の条件で、それぞれ窒素雰囲気下で１時間処理を行い、試料を作製した。
【０３０９】
比較例試料Ｂおよび実施例試料Ｂにおいて、加熱処理なし、３００℃加熱処理、４５０℃加熱処理、６００℃加熱処理と４つの条件で作製された試料にそれぞれＴＤＳ分析を行った。比較例試料Ｂおよび実施例試料Ｂにおいて、図１６（Ａ）および図１７（Ａ）に加熱処理なし、図１６（Ｂ）および図１７（Ｂ）に３００℃加熱処理、図１６（Ｃ）および図１７（Ｃ）に４５０℃加熱処理、図１６（Ｄ）および図１７（Ｄ）に６００℃加熱処理を行った各試料の測定されたＭ／ｚ＝３２（Ｏ２）のＴＤＳ結果を示す。
【０３１０】
図１６（Ａ）乃至図１６（Ｄ）に示すように、比較例試料Ｂは加熱処理なしの図１６（Ａ）では酸化シリコン膜から酸素の放出が見られるが、図１６（Ｂ）の３００℃加熱処理を行った試料では酸素の放出量が大きく減少し、図１６（Ｃ）の４５０℃加熱処理を行った試料および図１６（Ｄ）の６００℃加熱処理を行った試料においては、ＴＤＳ測定のバックグラウンド以下であった。
【０３１１】
図１６（Ａ）乃至図１６（Ｄ）の結果から、酸化シリコン膜中に含まれる過剰酸素の９割以上が３００℃の加熱処理によって酸化シリコン膜中から外部へ放出され、４５０℃、６００℃の加熱処理によってはほぼ全ての酸化シリコン膜中に含まれる過剰酸素が酸化シリコン膜外部へ放出されたことがわかる。したがって、酸化シリコン膜は酸素に対するバリア性が低いことが確認できた。
【０３１２】
一方、図１７（Ａ）乃至図１７（Ｄ）に示すように、酸化シリコン膜上に酸化アルミニウム膜を形成した実施例試料Ｂにおいては、３００℃、４５０℃、６００℃の加熱処理を行った試料においても、加熱処理なしの試料と同等の量の酸素の放出が見られた。
【０３１３】
図１７（Ａ）乃至図１７（Ｄ）の結果から、酸化アルミニウム膜を酸化シリコン膜上に形成することで、加熱処理を行っても酸化シリコン膜中に含まれる過剰酸素は容易に外部へ放出されず、酸化シリコン膜中に含有した状態がかなりの程度保持されることがわかる。したがって酸化アルミニウム膜は酸素に対するバリア性が高いことが確認できた。
【０３１４】
以上の結果から、酸化アルミニウム膜は水素および水分に対するバリア性と、酸素に対するバリア性の両方を有しており、水素、水分、および酸素に対するバリア膜として好適に機能することが確認できた。
【０３１５】
したがって、酸化アルミニウム膜は、酸化物半導体膜を含むトランジスタの作製工程中および作製後において、変動要因となる水素、水分などの不純物の酸化物半導体膜への混入、および酸化物半導体を構成する主成分材料である酸素の酸化物半導体膜からの放出を防止する保護膜として機能することができる。
【０３１６】
したがって、形成される酸化物半導体膜は、水素、水分などの不純物が混入しないため高純度であり、酸素放出が防止されるため、該酸化物半導体の化学量論的組成比に対し、酸素の含有量が過剰な領域を含む。よって、該酸化物半導体膜をトランジスタに用いることで、酸素欠損に起因するトランジスタのしきい値電圧Ｖｔｈのばらつき、しきい値電圧のシフトΔＶｔｈを低減することができる。
【符号の説明】
【０３１７】
１００ 基板
１０１ ロード室
１０２ アンロード室
１０６ 素子分離絶縁膜
１０８ ゲート絶縁膜
１１０ ゲート電極層
１１１ 成膜室
１１２ 成膜室
１１３ 成膜室
１１４ 加熱室
１１５ 加酸素化処理室
１１６ チャネル形成領域
１２０ 不純物領域
１２４ 金属化合物領域
１２８ 絶縁膜
１３０ 絶縁膜
１４０ トランジスタ
１４１ 基板支持部
１４２ａ ソース電極層またはドレイン電極層
１４２ｂ ソース電極層またはドレイン電極層
１４３ 移動手段
１４８ｂ 電極層
１５０ 絶縁膜
１５１ ターゲット
１５２ 絶縁膜
１５３ 防着板
１５４ 成膜室
１５５ 基板加熱手段
１５７ 圧力調整手段
１５９ ガス導入手段
１６１ ゲートバルブ
１６２ トランジスタ
１６４ 容量素子
１７０ 加熱室
１７１ ヒータ
１７３ 保護板
１８５ 基板
２０１ ロード室
２０２ アンロード室
２１１ 成膜室
２１２ 成膜室
２１３ 加熱室
２５０ 基板温度
３０１ ロード室
３０２ アンロード室
３１１ 成膜室
３１２ 成膜室
３１３ 成膜室
３１４ 加熱室
４００ 基板
４０１ ゲート電極層
４０１ａ ゲート電極層
４０２ａ 酸化アルミニウム膜
４０２ｂ 酸化シリコン膜
４０３ 酸化物半導体層
４０５ａ ソース電極層
４０５ｂ ドレイン電極層
４０７ａ 酸化シリコン膜
４０７ｂ 酸化アルミニウム膜
４１０ トランジスタ
４２０ トランジスタ
４２１ 酸素
６０１ 基板
６０２ フォトダイオード
６０６ａ 半導体膜
６０６ｂ 半導体膜
６０６ｃ 半導体膜
６０８ 接着層
６１３ 基板
６３１ 絶縁膜
６３２ 絶縁膜
６３３ 層間絶縁膜
６３４ 層間絶縁膜
６４０ トランジスタ
６４１ａ 電極層
６４１ｂ 電極層
６４２ 電極層
６４３ 導電層
６４５ ゲート電極層
６５６ トランジスタ
６５８ フォトダイオードリセット信号線
６５９ ゲート信号線
６７１ フォトセンサ出力信号線
６７２ フォトセンサ基準信号線
２７００ 電子書籍
２７０１ 筐体
２７０３ 筐体
２７０５ 表示部
２７０７ 表示部
２７１１ 軸部
２７２１ 電源
２７２３ 操作キー
２７２５ スピーカー
２８００ 筐体
２８０１ 筐体
２８０２ 表示パネル
２８０３ スピーカー
２８０４ マイクロフォン
２８０５ 操作キー
２８０６ ポインティングデバイス
２８０７ カメラ用レンズ
２８０８ 外部接続端子
２８１０ 太陽電池セル
２８１１ 外部メモリスロット
３００１ 本体
３００２ 筐体
３００３ 表示部
３００４ キーボード
３０２１ 本体
３０２２ スタイラス
３０２３ 表示部
３０２４ 操作ボタン
３０２５ 外部インターフェイス
３０５１ 本体
３０５３ 接眼部
３０５４ 操作スイッチ
３０５５ 表示部（Ｂ）
３０５６ バッテリー
３０５７ 表示部（Ａ）
４００１ 基板
４００２ 画素部
４００３ 信号線駆動回路
４００４ 走査線駆動回路
４００５ シール材
４００６ 基板
４００８ 液晶層
４０１０ トランジスタ
４０１１ トランジスタ
４０１３ 液晶素子
４０１５ 接続端子電極層
４０１６ 端子電極層
４０１８ ＦＰＣ
４０１８ａ ＦＰＣ
４０１８ｂ ＦＰＣ
４０１９ 異方性導電膜
４０２０ 絶縁膜
４０２１ 絶縁膜
４０２３ 絶縁膜
４０２４ 絶縁膜
４０３０ 電極層
４０３１ 電極層
４０３２ 絶縁層
４０３３ 絶縁層
４５１０ 隔壁
４５１１ 電界発光層
４５１３ 発光素子
４５１４ 充填材
４６１２ キャビティ
４６１３ 球形粒子
４６１４ 充填材
４６１５ａ 黒色領域
４６１５ｂ 白色領域
９６００ テレビジョン装置
９６０１ 筐体
９６０３ 表示部
９６０５ スタンド
【特許請求の範囲】
【請求項１】
ゲート電極を形成する工程と、
第１の酸化アルミニウム膜（ＡｌＯｘ１（ｘ１＞３／２））および前記第１の酸化アルミニウム膜上の酸化シリコン膜（ＳｉＯｙ（ｙ＞２））よりなるゲート絶縁膜を形成する工程と、
酸化物半導体膜を形成する工程と、
ソース電極層およびドレイン電極層を形成する工程と、
第２の酸化アルミニウム膜（ＡｌＯｘ２（ｘ２＞３／２））を前記酸化物半導体膜上に形成する工程を有し、
前記ゲート絶縁膜と前記酸化物半導体膜は、第１のインライン装置にて大気暴露させることなく連続的に形成後、前記第１のインライン装置にて第１の熱処理および加酸素化処理が行われ、
前記第２の酸化アルミニウム膜は第２のインライン装置にて大気暴露されることなく連続的に形成後、第２のインライン装置にて第２の熱処理が行われることを特徴とする半導体装置の作製方法。
【請求項２】
ゲート電極を形成する工程と、
第１の酸化アルミニウム膜（ＡｌＯｘ１（ｘ１＞３／２））と前記第１の酸化アルミニウム膜上の第１の酸化シリコン膜（ＳｉＯｙ１（ｙ１＞２））よりなるゲート絶縁膜を形成する工程と、
酸化物半導体膜を形成する工程と、
ソース電極層とドレイン電極層を形成する工程と、
第２の酸化シリコン膜（ＳｉＯｙ２（ｙ２＞２））と第２の酸化シリコン膜上の第２の酸化アルミニウム膜（ＡｌＯｘ２（ｘ２＞３／２））よりなる保護層を前記酸化物半導体膜上に形成する工程を有し、
前記ゲート絶縁膜と前記酸化物半導体膜は、第１のインライン装置にて大気暴露させることなく連続的に形成後、前記第１のインライン装置にて第１の熱処理および加酸素化処理が行われ、
前記保護層は第２のインライン装置にて大気暴露されることなく連続的に形成後、第２のインライン装置にて第２の熱処理が行われることを特徴とする半導体装置の作製方法。
【請求項３】
ゲート電極を形成する工程と、
第１の酸化アルミニウム膜（ＡｌＯｘ１（ｘ１＞３／２））と前記第１の酸化アルミニウム膜上の第１の酸化シリコン膜（ＳｉＯｙ１（ｙ１＞２））よりなるゲート絶縁膜を形成する工程と、
酸化物半導体膜を形成する工程と、
ソース電極層とドレイン電極層を形成する工程と、
第２の酸化シリコン膜（ＳｉＯｙ２（ｙ２＞２））と第２の酸化シリコン膜上の有機物と金属酸化物の混合膜または透明導電酸化膜または窒素を含む前記酸化物半導体膜である薄膜Ｘと、薄膜Ｘ上の第２の酸化アルミニウム膜（ＡｌＯｘ２（ｘ２＞３／２））よりなる保護層を前記酸化物半導体膜上に形成する工程を有し、
前記ゲート絶縁膜と前記酸化物半導体膜は、第１のインライン装置にて大気暴露させることなく連続的に形成後、前記第１のインライン装置にて第１の熱処理および加酸素化処理が行われ、
前記保護層は第２のインライン装置にて大気暴露されることなく連続的に形成後、第２のインライン装置にて第２の熱処理が行われることを特徴とする半導体装置の作製方法。
【請求項４】
請求項１乃至請求項３に記載の第２の熱処理は、２７５℃以上３２５℃以下にて行われることを特徴とする半導体装置の作製方法。
【請求項１】
ゲート電極を形成する工程と、
第１の酸化アルミニウム膜（ＡｌＯｘ１（ｘ１＞３／２））および前記第１の酸化アルミニウム膜上の酸化シリコン膜（ＳｉＯｙ（ｙ＞２））よりなるゲート絶縁膜を形成する工程と、
酸化物半導体膜を形成する工程と、
ソース電極層およびドレイン電極層を形成する工程と、
第２の酸化アルミニウム膜（ＡｌＯｘ２（ｘ２＞３／２））を前記酸化物半導体膜上に形成する工程を有し、
前記ゲート絶縁膜と前記酸化物半導体膜は、第１のインライン装置にて大気暴露させることなく連続的に形成後、前記第１のインライン装置にて第１の熱処理および加酸素化処理が行われ、
前記第２の酸化アルミニウム膜は第２のインライン装置にて大気暴露されることなく連続的に形成後、第２のインライン装置にて第２の熱処理が行われることを特徴とする半導体装置の作製方法。
【請求項２】
ゲート電極を形成する工程と、
第１の酸化アルミニウム膜（ＡｌＯｘ１（ｘ１＞３／２））と前記第１の酸化アルミニウム膜上の第１の酸化シリコン膜（ＳｉＯｙ１（ｙ１＞２））よりなるゲート絶縁膜を形成する工程と、
酸化物半導体膜を形成する工程と、
ソース電極層とドレイン電極層を形成する工程と、
第２の酸化シリコン膜（ＳｉＯｙ２（ｙ２＞２））と第２の酸化シリコン膜上の第２の酸化アルミニウム膜（ＡｌＯｘ２（ｘ２＞３／２））よりなる保護層を前記酸化物半導体膜上に形成する工程を有し、
前記ゲート絶縁膜と前記酸化物半導体膜は、第１のインライン装置にて大気暴露させることなく連続的に形成後、前記第１のインライン装置にて第１の熱処理および加酸素化処理が行われ、
前記保護層は第２のインライン装置にて大気暴露されることなく連続的に形成後、第２のインライン装置にて第２の熱処理が行われることを特徴とする半導体装置の作製方法。
【請求項３】
ゲート電極を形成する工程と、
第１の酸化アルミニウム膜（ＡｌＯｘ１（ｘ１＞３／２））と前記第１の酸化アルミニウム膜上の第１の酸化シリコン膜（ＳｉＯｙ１（ｙ１＞２））よりなるゲート絶縁膜を形成する工程と、
酸化物半導体膜を形成する工程と、
ソース電極層とドレイン電極層を形成する工程と、
第２の酸化シリコン膜（ＳｉＯｙ２（ｙ２＞２））と第２の酸化シリコン膜上の有機物と金属酸化物の混合膜または透明導電酸化膜または窒素を含む前記酸化物半導体膜である薄膜Ｘと、薄膜Ｘ上の第２の酸化アルミニウム膜（ＡｌＯｘ２（ｘ２＞３／２））よりなる保護層を前記酸化物半導体膜上に形成する工程を有し、
前記ゲート絶縁膜と前記酸化物半導体膜は、第１のインライン装置にて大気暴露させることなく連続的に形成後、前記第１のインライン装置にて第１の熱処理および加酸素化処理が行われ、
前記保護層は第２のインライン装置にて大気暴露されることなく連続的に形成後、第２のインライン装置にて第２の熱処理が行われることを特徴とする半導体装置の作製方法。
【請求項４】
請求項１乃至請求項３に記載の第２の熱処理は、２７５℃以上３２５℃以下にて行われることを特徴とする半導体装置の作製方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【公開番号】特開２０１２−２１６８０６（Ｐ２０１２−２１６８０６Ａ）
【公開日】平成２４年１１月８日（２０１２．１１．８）
【国際特許分類】
【出願番号】特願２０１２−７０５１５（Ｐ２０１２−７０５１５）
【出願日】平成２４年３月２７日（２０１２．３．２７）
【出願人】（０００１５３８７８）株式会社半導体エネルギー研究所 (5,264)
【Ｆターム（参考）】
【公開日】平成２４年１１月８日（２０１２．１１．８）
【国際特許分類】
【出願日】平成２４年３月２７日（２０１２．３．２７）
【出願人】（０００１５３８７８）株式会社半導体エネルギー研究所 (5,264)
【Ｆターム（参考）】
[ Back to top ]