【課題】正確にメインセルに流れる電流を検出することができると共に、高い電圧が用いられる場合でもその影響を受け難い半導体装置を提供する。
【解決手段】メインセルとセンスセルとをトレンチ分離構造１ｄによって絶縁分離する。これにより、メインセルのコレクタに対して１００Ｖ以上の高電圧が印加されても、それに起因するノイズが電流検出用の出力端子に誘起されないようにできる。また、センスセルのエミッタ電位がセンス抵抗Ｒｓに流れる電流によって上昇しても、メインセルのエミッタと電気的に完全に分離されているため、寄生トランジスタが動作することもない。勿論、抵抗層１４から発生させられたノイズが電流検出用の出力端子に誘起されることも抑制できる。したがって、正確にメインセルに流れる電流を検出することができると共に、高い電圧が用いられる場合でもその影響を受け難い半導体装置とすることが可能となる。 （もっと読む）

【課題】可とう性及び靭性に優れた最表面層を持つ電荷輸送膜を提供すること
【解決手段】電荷輸送性骨格を持つエンチオール樹脂を含んで構成され、且つ硫黄原子の含有率が２．０質量％以上１５質量％以下である電荷輸送膜である。 （もっと読む）

【課題】電界効果移動度が高い有機トランジスタを製造する方法を提供すること。
【解決手段】式


［式中、Ｒ¹及びＲ^２は、それぞれ独立に、置換基を表す。Ｒ^３及びＲ⁴は、それぞれ独立に、水素原子又は置換基を表す。ｎ及びｍは、それぞれ独立に、０〜３の整数を表す。Ｙは、２価の基を表す。Ｒ^１が複数個ある場合、及びＲ^２が複数個ある場合、それらは同一でも相異なってもよい。］で表される構造単位を含む化合物を含有する有機膜を形成する工程と、Ｙで表される２価の基の少なくとも一部を脱離させて、有機半導体層を製造する工程とを、有する、ゲート電極、ソース電極、ドレイン電極及び有機半導体層を有する有機トランジスタの製造方法。 （もっと読む）

【課題】Ｃｕ配線層に含まれるＣｕの周囲への拡散を抑制すると共に密着性および動作特性に優れた半導体装置およびその製造方法、並びに、その半導体装置の製造に用いるスパッタリングターゲットを提供する。
【解決手段】実施の形態に係るスパッタリングターゲットは、１．５原子％以上５．０原子％以下のＭｎと、（Ｍｇの原子％）／（Ｍｎの原子％）で示される比率が０．３以上２．１以下となるＭｇと、１０ｗｔｐｐｍ以下のＣと、２ｗｔｐｐｍ以下のＯ_２と、を含むＣｕ合金を用いて形成される。 （もっと読む）

【課題】安価に、デバイスの効率および長期間安定性が改善された薄膜半導体デバイスを提供する。
【解決手段】薄膜半導体デバイスは、セルロースを含む材料、より具体的には、紙シート材料の基材および基材上の層に蒸着された無機材料の多数の薄膜層を含み、無機材料の多数の薄膜層のうち少なくとも一つは、該基材または基礎をなす無機材料の薄膜層の一方に印刷され、無機材料の多数の薄膜層のうちの少なくとも一つはナノ結晶シリコン粉末を含む活性半導体層およびポリマーを含む担体を含む。 （もっと読む）

【課題】新規なｐ型酸化物半導体を活性層に用いた電界効果型トランジスタなどの提供。
【解決手段】ゲート電圧を印加するためのゲート電極と、電流を取り出すためのソース電極及びドレイン電極と、前記ソース電極及び前記ドレイン電極との間に形成されたｐ型酸化物半導体からなる活性層と、前記ゲート電極と前記活性層との間に形成されたゲート絶縁層とを有し、前記ｐ型酸化物半導体が、一般式ＡＢＯ_３（Ａは、Ｓｒ及びＢａの少なくともいずれかを含む。Ｂは少なくともＢｉを含む。）で表され、かつ擬ペロブスカイト構造である電界効果型トランジスタである。 （もっと読む）

【課題】配線抵抗の上昇を防ぎつつ、配線間の寄生容量を低減できる表示装置を提供する。また、表示品質を向上させた表示装置を提供する。また、消費電力を低減できる表示装置を提供する。
【解決手段】液晶表示装置の画素において、信号線と、該信号線と交差する走査線と、信号線から突出する第１の電極と、該第１の電極と対向する第２の電極と、該第２の電極と接続する画素電極とを有する。また、走査線の一部はループ形状であり、第１の電極の一部は、走査線の開口部と重畳する領域に位置する。即ち、第１の電極の一部は、走査線と重畳しない。 （もっと読む）

【課題】 本発明は、より寄生容量の少ない素子の実現が可能な素子分離構造を有する半導体装置およびその製造方法を提供することにある。
【解決手段】 ＳＯＩ基板上に形成される半導体装置は、素子分離領域に形成される素子分離溝（空洞）１７と、半導体層１１と支持基板１３の間に介在する埋め込み絶縁層の一部に素子分離溝（空洞）１７に接する空洞領域２０を有する。
【効果】寄生容量を低減でき、また、素子の耐圧を高めることができる。 （もっと読む）

【課題】本発明の目的は、比較的低温において効率的に半導体シリコン膜を製造する方法を提供することである。また、本発明の目的は、基材がポリマー材料を有する半導体積層体を提供することである。
【解決手段】半導体積層体（１１０）を製造する本発明の方法は、（ａ）基材上にシリコン粒子分散体膜を形成する工程、（ｂ）シリコン粒子分散体膜を乾燥して、未焼結半導体シリコン膜を形成する工程、及び（ｃ）未焼結半導体シリコン膜に光を照射して、半導体シリコン膜を形成する工程を含む。また、本発明の半導体積層体（１１０）は、基材（１１２）及び半導体シリコン膜（１１８）を有し、基材が、ポリマー材料を有し、半導体シリコン膜が、互いに焼結されている複数のシリコン粒子から作られており、且つ半導体シリコン膜のキャリア移動度が、１．０ｃｍ^２／Ｖ・ｓ以上である。 （もっと読む）

【課題】ＤＲＡＭメモリアレイに用いられるセミコンダクタ・オン・インシュレータ型トランジスタを提供する。
【解決手段】ＳＯＩ型のトランジスタは、半導体物質層６０（ＳＯＩ層）と、この半導体物質層６０の内部を通って走るゲート線６５ａ，６５ｂ，６６ｃと、このゲート線６５ａ，６５ｂ，６６ｃに沿ってソース拡散領域７０ａ、７０ｂ、７０ｃよりも遠くまで延びるドレイン拡散領域６４と、このドレイン拡散領域６４よりも上方にあるソース拡散領域７０ａ、７０ｂ、７０ｃと、ドレイン拡散領域６４まで延びるドレインコンタクト７９と、ソース拡散領域まで延びるソースコンタクトと、を備え、これらドレインコンタクト７９及びソースコンタクトは、ゲート線６５ａ，６５ｂ，６６ｃと平行に走る平面内にある。 （もっと読む）

【課題】赤外光及び可視光に対する感度の高い光電変換素子を提供する。
【解決手段】第１のゲート電極と、第１のゲート電極を覆う第１のゲート絶縁層と、第１のゲート絶縁層上の結晶性半導体層と、結晶性半導体層上の非晶質半導体層と、非晶質半導体層上の不純物半導体層と、不純物半導体層に接するソース電極及びドレイン電極と、少なくともソース電極及びドレイン電極の間を覆う第２のゲート絶縁層と、第２のゲート絶縁層上の第２のゲート電極と、を有し、少なくともソース電極とドレイン電極の間に受光部が設けられ、第１のゲート電極は遮光性材料により結晶性半導体層及び非晶質半導体層のすべてと重畳し、第２のゲート電極は透光性材料により受光部と重畳し、第１のゲート電極は、ソース電極またはドレイン電極に電気的に接続されている光電変換素子を提供する。 （もっと読む）

【課題】
製造プロセスのステップ数を少なくでき、素子の構造が簡単でコストを抑制することが可能な薄膜トランジスタを提供する。
【解決手段】本発明の薄膜トランジスタ１００は、主面を有する基材１１０と、前記基材１１０の前記主面に対する積層方向に配設される遮光層１１１と、前記積層方向からみて、前記遮光層１１１に含まれるように設けられる有機半導体層１５０と、前記有機半導体層１５０と接触するように設けられ、互いに対向しチャネル領域を形成するソース電極１２０及びドレイン電極１３０と、前記積層方向からみて、前記有機半導体層１５０の外周において前記ソース電極１２０と前記ドレイン電極１３０と重畳しない溝部１６５が設けられたゲート絶縁層１６０と、前記積層方向からみて前記有機半導体層１５０を含むように、前記ゲート絶縁層１６０上及び前記溝部１６５に設けられるゲート電極１４０と、からなることを特徴とする。 （もっと読む）

【課題】半導体装置の開口率を向上することを課題の一とする。
【解決手段】同一基板上に第１の薄膜トランジスタを有する画素部と第２の薄膜トランジ
スタを有する駆動回路を有し、画素部の薄膜トランジスタは、ゲート電極層、ゲート絶縁
層、膜厚の薄い領域を周縁に有する酸化物半導体層、酸化物半導体層の一部と接する酸化
物絶縁層、ソース電極層及びドレイン電極層、及び画素電極層とを有し、第１の薄膜トラ
ンジスタのゲート電極層、ゲート絶縁層、酸化物半導体層、ソース電極層、ドレイン電極
層、酸化物絶縁層、及び画素電極層は透光性を有し、駆動回路部の薄膜トランジスタのソ
ース電極層及びドレイン電極層は、保護絶縁層で覆われ、画素部のソース電極層及びドレ
イン電極層よりも低抵抗の導電材料である半導体装置を提供する。 （もっと読む）

【課題】高い移動度と優れた安定性をもつ半導体組成物と、それを使った電子機器の製造プロセスを提供する。
【解決手段】半導体組成物は、ポリマーバインダーと、下式の低分子半導体とを含む。


式中、Ｒ_１は、アルキル、アルケニル、アルキニル、アリール、ヘテロアリール、アルコキシ、トリアルキルシリル、ケトニル、シアノ、ハロゲン等であり、ｍ、ｎは、０〜６であり、Ｘは、Ｏ、Ｓ、Ｓｅから選択され、ａ、ｂ、ｃは、０または１である。 （もっと読む）

【課題】酸化物半導体膜をチャネルに用いたトランジスタに安定した電気的特性を付与し、信頼性の高い半導体装置を作製する。
【解決手段】加熱処理により第１の結晶構造となりうる酸化物半導体膜と、加熱処理により第２の結晶構造となりうる酸化物半導体膜を積層して形成し、その後加熱処理を行うことによって、第２の結晶構造を有する酸化物半導体膜を種として第１の結晶構造を有する酸化物半導体膜へ結晶成長する。このようにして形成した酸化物半導体膜を、トランジスタの活性層に用いる。 （もっと読む）

【課題】光感度を向上させた半導体装置を提供する。
【解決手段】本発明の一態様に係る半導体装置１ａは、柔軟性を有し、可視光に対して透明な透明基板１２と、透明基板上に設けられる透明電極１４と、透明電極の透明基板と接している面の反対側の一部に設けられる有機半導体層１６と、有機半導体層の透明電極と接している面の反対側の表面の上方に設けられる反射層７１とを備える。 （もっと読む）

【課題】ＴＦＴの光リーク電流が低減され、かつ、従来よりも少ないフォトリソフォグラフィ工程で製造することが可能なアクティブマトリックス基板を提供する。
【解決手段】アクティブマトリックス基板２０１は、絶縁性基板１上に、基板１側から、ゲート電極２と、ゲート電極２を覆うゲート絶縁膜６と、互いに離間形成されたドレイン電極９及びソース電極１１と、チャネル層を含む少なくとも１層の半導体膜２１とが順次形成された薄膜トランジスタ１０１と、画素電極１０とが複数対アレイ状に形成されたものである。ドレイン電極９及びソース電極１１は、基板１側から透光性導電膜ＥＭ２と非透光性導電膜ＥＭ３とが順次積層された積層構造を有し、かつ、ドレイン電極９の透光性導電膜ＥＭ２及び／又は非透光性導電膜ＥＭ３が延設され、この延設部分により画素電極１０が形成されたものである。 （もっと読む）

【課題】高速スイッチング動作を行う場合でも、アバランシェブレークダウンを抑制でき、スイッチング損失低減や素子破壊を抑制することが可能な構成とする。
【解決手段】横型ＦＷＤ７などの横型素子において、ＳＲＦＰ２１の全抵抗Ｒの抵抗値を９０ｋΩ〜９０ＭΩ、好ましくは２７０ｋΩ〜２７ＭΩ、より好ましくは９００ｋΩ〜９ＭΩとすることにより、２ｎｄピーク時のアノード電流Ｉ_Aなどの電流が大きくなることを抑制できる。これにより、高速スイッチング動作を行う場合でもアバランシェブレークダウンを抑制でき、横型ＦＷＤ７のスイッチング損失低減や素子破壊を抑制することが可能となる。 （もっと読む）

【課題】電界効果型トランジスタに関する新規な製造方法を提供する。
【解決手段】基板上に、非晶質酸化物層を形成する前に、基板表面にオゾン雰囲気中で紫外線を照射したり、基板表面にプラズマを照射したり、あるいは基板表面を過酸化水素を含有する薬液により洗浄する。または、非晶質酸化物を含み構成される活性層を形成する工程をオゾンガス、窒素酸化物ガス等の少なくともいずれかを含む雰囲気中で行う。または、基板上に、非晶質酸化物層を形成する後に、非晶質酸化物層の成膜温度よりも高い温度で熱処理する工程を含む。 （もっと読む）

【課題】高い表示品質を実現することができるＴＦＴ、アクティブマトリクス基板及びそれらの製造方法を提供すること。
【解決手段】本発明にかかる薄膜トランジスタは、ゲート電極２ａと、ゲート電極２ａを覆うように設けられたゲート絶縁膜３と、ゲート絶縁膜３の上に設けられ、ゲート電極の上方に配置された半導体膜５と、半導体膜５の上に設けられ、半導体膜５と電気的に接続されたソース電極７と、半導体膜５の上に設けられ、半導体膜５と電気的に接続されたドレイン電極９と、ソース電極７又はドレイン電極９の少なくとも一方とゲート絶縁膜３との間に設けられ、半導体膜５と分離して配置された低反射膜６と、を備え、低反射膜６が、平面視におけるゲート電極２ａの外側において、ソース電極７、ドレイン電極９のパターンと略同一形状、又は、はみ出しているものである。 （もっと読む）