薄膜トランジスタ及び薄膜トランジスタの製造方法
【課題】
製造プロセスのステップ数を少なくでき、素子の構造が簡単でコストを抑制することが可能な薄膜トランジスタを提供する。
【解決手段】本発明の薄膜トランジスタ１００は、主面を有する基材１１０と、前記基材１１０の前記主面に対する積層方向に配設される遮光層１１１と、前記積層方向からみて、前記遮光層１１１に含まれるように設けられる有機半導体層１５０と、前記有機半導体層１５０と接触するように設けられ、互いに対向しチャネル領域を形成するソース電極１２０及びドレイン電極１３０と、前記積層方向からみて、前記有機半導体層１５０の外周において前記ソース電極１２０と前記ドレイン電極１３０と重畳しない溝部１６５が設けられたゲート絶縁層１６０と、前記積層方向からみて前記有機半導体層１５０を含むように、前記ゲート絶縁層１６０上及び前記溝部１６５に設けられるゲート電極１４０と、からなることを特徴とする。
製造プロセスのステップ数を少なくでき、素子の構造が簡単でコストを抑制することが可能な薄膜トランジスタを提供する。
【解決手段】本発明の薄膜トランジスタ１００は、主面を有する基材１１０と、前記基材１１０の前記主面に対する積層方向に配設される遮光層１１１と、前記積層方向からみて、前記遮光層１１１に含まれるように設けられる有機半導体層１５０と、前記有機半導体層１５０と接触するように設けられ、互いに対向しチャネル領域を形成するソース電極１２０及びドレイン電極１３０と、前記積層方向からみて、前記有機半導体層１５０の外周において前記ソース電極１２０と前記ドレイン電極１３０と重畳しない溝部１６５が設けられたゲート絶縁層１６０と、前記積層方向からみて前記有機半導体層１５０を含むように、前記ゲート絶縁層１６０上及び前記溝部１６５に設けられるゲート電極１４０と、からなることを特徴とする。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体材料として有機半導体材料などが用いられた薄膜トランジスタ及び薄膜トランジスタの製造方法に関する。
【背景技術】
【０００２】
近年、シリコンに代表される無機材料からなる薄膜トランジスタに変わって、有機半導体材料を用いた薄膜トランジスタが注目されている。有機半導体材料からなる薄膜トランジスタは、低温プロセスで製造できるため、プラスチック基材やフィルムを用いることができ、フレキシブルで軽量、壊れにくい素子を形成することができる。また、薄膜トランジスタは、液体材料を用いて塗布法や印刷法等の簡便な方法で形成することができ、短時間で素子を形成することができる。そのため、プロセスコストや形成装置コストを非常に低く抑えることが可能であるという非常に大きなメリットもある。また、有機半導体材料は、その分子構造を変化させること等によって容易に材料特性が変化するので、有機半導体材料を用いた薄膜トランジスタは、無機材料からなるものでは実現が困難であった機能等を含め、多様な機能に対応可能である。
【０００３】
このような薄膜トランジスタは、ソース電極及びドレイン電極と、これらの領域間の有機半導体材料からなるチャネル領域と、チャネル領域に電界を印加可能なゲート電極と、ゲート電極とチャネル領域との間のゲート絶縁膜を有している。このような構成により、チャネル領域に電界が印加されると、ソース電極及びドレイン電極の間に電流を流すことが可能となる。以上のような有機半導体材料からなる薄膜トランジスタとしては、例えば、特許文献１（特開２００９−１４１２０３号公報）などに開示がなされている。
【０００４】
上記のような薄膜トランジスタは、薄型軽量化に適すること、可撓性を有すること、材料コストが安価であること等の長所を有しており、フレキシブルディスプレイ等のスイッチング素子としての利用が期待されている。ところで、薄膜トランジスタにおいては、光リーク電流を抑制するために、半導体層を適切に遮光する必要がある。このために、例えば、特許文献２（特開２０１０−１２３９０９号公報）などにおいては、半導体層１ａ上に形成された層間膜４２に島状の凸部４２ａを形成し、さらにこの上に遮光膜２５を形成することによって、前記半導体層１ａを遮光する構成がとられている。
【特許文献１】特開２００９−１４１２０３号公報
【特許文献２】特開２０１０−１２３９０９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、特許文献２に記載の従来技術では、層間膜４２に凸部４２ａを形成した上で、遮光膜２５を形成する、という製造工程を経ることが必要であり、製造プロセスのステップ数が多く、素子の構造が複雑であるため、コストがかかる、という問題があった。
【課題を解決するための手段】
【０００６】
本発明は以上のような課題を解決するためのものであり、請求項１に係る発明は、主面を有する基材と、前記基材の前記主面に対する積層方向に配設される遮光層と、前記積層方向からみて、前記遮光層に含まれるように設けられる半導体層と、前記半導体層と接触するように設けられ、互いに対向しチャネル領域を形成するソース電極及びドレイン電極と、前記積層方向からみて、前記半導体層の外周において前記ソース電極と前記ドレイン電極と重畳しない位置に溝部が設けられたゲート絶縁層と、前記積層方向からみて前記半
導体層を含むように、前記ゲート絶縁層上及び前記溝部に設けられるゲート電極と、からなることを特徴とする薄膜トランジスタである。
【０００７】
また、請求項２に係る発明は、請求項１に記載の薄膜トランジスタにおいて、前記半導体層が有機半導体又は酸化物半導体又はシリコン半導体のいずれか１つを含むことを特徴とする。
【０００８】
また、請求項３に係る発明は、請求項１又は請求項２に記載の薄膜トランジスタにおいて、前記遮光層と前記半導体との間には平坦化層が設けられることを特徴とする。
【０００９】
また、請求項４に係る発明は、請求項１乃至請求項３のいずれか１項に記載の薄膜トランジスタにおいて、前記遮光層のOD値が１以上であることを特徴とする。
【００１０】
また、請求項５に係る発明は、請求項１乃至請求項４のいずれか１項に記載の薄膜トランジスタにおいて、前記ゲート電極のOD値が１以上であることを特徴とする。
【００１１】
また、請求項６に係る発明は、請求項１乃至請求項５のいずれか１項に記載の薄膜トランジスタにおいて、前記主面と、前記ゲート電極が形成される前記ゲート絶縁層とがなす角をθとすると、θ＜９０°であることを特徴とする。
【００１２】
また、請求項７に係る発明は、請求項１乃至請求項６のいずれか１項に記載の薄膜トランジスタにおいて、前記主面と、前記ゲート電極が形成される前記ゲート絶縁層とがなす角をθ、前記ゲート絶縁層の厚さをｔとすると、前記溝部の幅Ｌの最小値はＬ＝ｔ×ｔａｎ（９０°−θ）×２により規定することを特徴とする。
【００１３】
また、請求項８に係る発明は、主面を有する基材に遮光層を形成する工程と、互いに対向しチャネル領域を形成するソース電極及びドレイン電極を設ける工程と、積層方向からみて、前記遮光層に含まれるように、前記ソース電極及び前記ドレイン電極と接触する半導体層を設ける工程と、前記半導体層上にゲート絶縁層を形成する工程と、前記ゲート絶縁層に、前記積層方向からみて、前記半導体層の外周において前記ソース電極と前記ドレイン電極と重畳しない位置に溝部を設ける工程と、前記積層方向からみて前記半導体層を含むように、前記ゲート絶縁層上及び前記溝部にゲート電極を形成する工程と、からなることを特徴とする薄膜トランジスタの製造方法である。
【発明の効果】
【００１４】
本発明の薄膜トランジスタによれば、遮光性を付与するための製造プロセスのステップ数を少なくできると共に、素子の構造が簡単であるため、コストを抑制することが可能となる。
【図面の簡単な説明】
【００１５】
【図１】本発明の実施形態に係る薄膜トランジスタ１００を示す図である。
【図２】本発明の実施形態に係る薄膜トランジスタ１００における溝部１６５の適切な寸法を説明する図である。
【図３】本発明の実施形態に係る薄膜トランジスタ１００の遮光性を説明する図である。
【図４】本発明の実施形態に係る薄膜トランジスタ１００をアクティブマトリックス駆動のためのトランジスタアレイに適用した概略図である。
【図５】本発明の実施形態に係る薄膜トランジスタ１００によるトランジスタアレイの積層構造の概略を示す図である。
【図６】表示素子の画素１つ分に相当する回路構成を示す図である。
【発明を実施するための形態】
【００１６】
以下、本発明の実施の形態を図面を参照しつつ説明する。図１は本発明の実施形態に係る薄膜トランジスタ１００を示す図である。図１（Ａ）は薄膜トランジスタ１００の導体部と半導体部とゲート絶縁層に形成された溝部のみを抜き出して示す図であり、図１（Ｂ）は図１（Ａ）Ｘ−Ｘ’の断面図である。
【００１７】
本発明の実施形態に係る薄膜トランジスタ１００に用いられる基材１１０としては、実施形態によりなる薄膜トランジスタ素子の用途等に応じて任意の機能を有する基材１１０を用いることができる。このような基材１１０としては、ガラス基材１１０等の可撓性を有さないリジット基材１１０であってもよく、または、プラスチック樹脂からなるフィルム等の可撓性を有するフレキシブル基材１１０であってもよい。本実施形態においては、このようなリジット基材１１０およびフレキシブル基材１１０のいずれであっても好適に用いられるが、なかでもフレキシブル基材１１０を用いることが好ましい。フレキシブル基材１１０を用いることにより、本実施形態の有機半導体層をＲｏｌｌ ｔｏ Ｒｏｌｌプロセスにより製造することが可能になるため、本実施形態の薄膜トランジスタ素子をより生産性の高いものにすることができるからである。
【００１８】
ここで、上記フレキシブル基材に用いるプラスチック樹脂としては、例えば、ＰＥＴ、ＰＥＮ、ＰＥＳ、ＰＩ、ＰＥＥＫ、ＰＣ、ＰＰＳおよびＰＥＩ等を挙げることができる。
【００１９】
また、本実施形態に用いられる基材１１０は単一層からなるものであってもよく、または、複数の層が積層された構成を有するものであってもよい。上記複数の層が積層された構成を有する基材１１０としては、例えば、上記プラスチック樹脂からなる基材上に、金属材料からなるバリア層が積層された構成を有するものを例示することができる。ここで、上記プラスチック樹脂からなる基材１１０は、本実施形態の薄膜トランジスタ素子を、可撓性を有するフレキシブルなものにできるという利点を有する反面、ソース電極１２０およびドレイン電極１３０を形成する際に表面に損傷を受けやすいという欠点を有することが指摘されている。しかしながら、上記バリア層が積層された基材１１０を用いることにより、上記プラスチック樹脂からなる基材を用いる場合であっても、上記のような欠点を解消することができるという利点がある。
【００２０】
本実施形態に用いられる基材１１０の厚みは、通常、１ｍｍ以下であることが好ましく、なかでも５０μｍ〜７００μｍの範囲内であることが好ましい。ここで、本実施形態に用いられる基材１１０が複数の層が積層された構成を有するものである場合、上記厚みは、各層の厚みの総和を意味するものとする。
【００２１】
次に、上記のような基材１１０の一方の主面上には、主面に対する積層方向に遮光層１１１が設けられる。このような遮光層１１１は、基材１１０を透過して有機半導体層１５０に入射する光を遮光するものである。
【００２２】
このような遮光層１１１を形成するための材料としては、樹脂、或いは、金属と酸化物の積層体を用いることができる。前記樹脂としては、黒色顔料を含んだ感光性樹脂を用いることができる。遮光層１１１を形成する際には、このような感光性樹脂を用いて、露光及び現像により遮光層１１１のパターニングを行う。また、前記金属と酸化物の積層体としては、例えば、クロムと酸化クロムの積層体を用いることができる。このようなクロムと酸化クロム膜はフォトリソグラフィーによって構成することが可能である。また、遮光層１１１の光学特性としてはＯＤ値が１以上、より好ましくはＯＤ値が２以上であることが望ましい。
【００２３】
以上のような遮光層１１１上には、次に平坦化層１１２を形成する。平坦化層１１２に用いる材料としては、平坦化層１１２に所望の絶縁性を付与することができ、透明であり、平坦化層１１２上に有機半導体層１５０を形成する際に、有機半導体層１５０の性能を損なわないものであれば特に限定されるものではない。このような絶縁性樹脂材料としては、例えば、アクリル系樹脂、フェノール系樹脂、フッ素系樹脂、エポキシ系樹脂、カルド系樹脂、ビニル系樹脂、イミド系樹脂、ノボラック系樹脂等を挙げることができる。
【００２４】
また、平坦化層１１２の形成において、印刷法によって形成する場合は、基材１１０上の全面に絶縁性樹脂材料からなる膜を形成する。上記印刷法が用いられる場合において、基材１１０上の全面に絶縁性樹脂材料からなる膜を形成する工程を有する方法としては、厚みが均一で、表面が平滑な膜を形成できる方法であれば特に限定されるものではない。このような方法としては、例えば、スピンコート法、ダイコート法、ロールコート法、バーコート法、ディップコート法、スプレーコート法、ブレードコート法、グラビアオフセット印刷等を挙げることができる。
【００２５】
また、平坦化層１１２の厚さとしては、０．０１μｍ〜５μｍの範囲内であることが好ましく、特に０．０１μｍ〜３μｍの範囲内であることが好ましく、さらに０．０１μｍ〜１μｍの範囲内であることが好ましい。
【００２６】
次に、平坦化層１１２の上面部にソース電極１２０及びドレイン電極１３０を形成する。ソース電極１２０及びドレイン電極１３０に用いる導電性材料としては、所望の導電性を有する電極を形成できるものであれば特に限定されるものではない。このような導電性材料としては、例えば、Ａｌ、Ｃｒ、Ａｕ、Ａｇ、Ｔａ、Ｃｕ、Ｃ、Ｐｔ、および、Ｔｉ等の金属材料と、カーボンペーストなどの遮光性導電有機物、或いはこれら任意の材料の積層体（好ましくはAlをCrやTiでサンドイッチしたもの）を挙げることができる。ソース電極１２０及びドレイン電極１３０の厚さ（積層体を採用する場合は合計厚さ）としては、１０ｎｍから数十μｍの範囲内であることが好ましい。
【００２７】
次に、積層方向からみて、遮光層１１１に含まれるように設けられる有機材料によりなる有機半導体層１５０を構成する。なお、本明細書及び特許請求の範囲において、積層方向からみて第１構成が第２構成を含んでいるとは、積層方向に向けて投影を行ったとき、第１構成による投影が、第２構成による投影を内包する状態を示いている。
【００２８】
このような有機半導体層１５０は、ソース電極１２０及びドレイン電極１３０と接触するように設けられ、ソース電極１２０とドレイン電極１３０との間の領域はチャネル領域として機能することとなる。
【００２９】
本実施形態の有機半導体層１５０に用いられる有機半導体材料としては、本実施形態の薄膜トランジスタ素子の用途等に応じて、所望の半導体特性を備える有機半導体層１５０を形成できる材料であれば特に限定されるものではなく、一般的に有機半導体トランジスタに用いられる有機半導体材料を用いることができる。このような有機半導体材料としては、例えば、π電子共役系の芳香族化合物、鎖式化合物、有機顔料、有機ケイ素化合物等を挙げることができる。より具体的には、ペンタセン等の低分子系有機半導体材料、および、ポリピロール、ポリ（Ｎ−置換ピロール）、ポリ（３−置換ピロール）、ポリ（３，４−二置換ピロール）等のポリピロール類、ポリチオフェン、ポリ（３−置換チオフェン）、ポリ（３，４−二置換チオフェン）、ポリベンゾチオフェン等のポリチオフェン類、ポリイソチアナフテン等のポリイソチアナフテン類、ポリチェニレンビニレン等のポリチェニレンビニレン類、ポリ（ｐ−フェニレンビニレン）等のポリ（ｐ−フェニレンビニレン）類、ポリアニリン、ポリ（Ｎ−置換アニリン）等のポリアニリン類、ポリアセチレン等のポリアセチレン類、ポリジアセチレン、ポリアズレン等のポリアズレン類等の高分子
系有機半導体材料を挙げることができる。なかでも本実施形態においては、ペンタセンまたはポリチオフェン類を好適に用いることができる。
【００３０】
また、本実施形態に用いられる有機半導体層１５０の厚みについては、上記有機半導体材料の種類等に応じて所望の半導体特性を備える有機半導体層１５０を形成できる範囲であれば特に限定されない。なかでも本実施形態においてはチャネル領域上に形成された有機半導体層１５０の厚みが、１０００ｎｍ以下であることが好ましく、なかでも１ｎｍ〜３００ｎｍの範囲内であることが好ましく、特に１ｎｍ〜１００ｎｍの範囲内であることが好ましい。
【００３１】
なお、本実施形態においては、半導体材料として有機半導体を例に挙げて説明したが、本発明に係る薄膜トランジスタに用いる半導体層は有機半導体材料からなる半導体層でなくても良い。印刷可能な塗布型無機半導体としては、酸化亜鉛、アモルファス構造のＩｎとＧａとＺｎを含む酸化物、微結晶Ｓｉ、アモルファスＳｉなどがあり、これら無機半導体材料も用いることが可能である。
【００３２】
次に、有機半導体層１５０の上部において、積層方向からみて、有機半導体層１５０の外周においてソース電極１２０とドレイン電極１３０と重畳しない位置に溝部１６５が設けられたゲート絶縁層１６０を構成する。ここで、本明細書及び特許請求の範囲において、積層方向からみて第１構成と第２構成とが重畳するとは、積層方向に向けて投影を行ったとき、第１構成による投影が、第２構成による投影と重なることをいう。
【００３３】
このようなゲート絶縁層１６０に用いる絶縁材料としては、ゲート絶縁層１６０に所望の絶縁性を付与することができ、透明であり、有機半導体層１５０上にゲート絶縁層１６０を形成する際に、上記有機半導体層１５０の性能を損なわないものであれば特に限定されるものではない。このような絶縁性樹脂材料としては、例えば、アクリル系樹脂、フェノール系樹脂、フッ素系樹脂、エポキシ系樹脂、カルド系樹脂、ビニル系樹脂、イミド系樹脂、ノボラック系樹脂等を挙げることができる。
【００３４】
印刷法によって前記溝部１６５を形成する場合は、一旦、基材上の全面に絶縁性樹脂材料からなる膜を形成した後、当該膜の必要な個所を除去してパターニングすることにより形成することになる。
【００３５】
上記印刷法が用いられる場合において、基材上の全面に絶縁性樹脂材料からなる膜を形成する工程を有する方法としては、厚みが均一で、表面が平滑な膜を形成できる方法であれば特に限定されるものではない。このような方法としては、例えば、スピンコート法、ダイコート法、ロールコート法、バーコート法、ディップコート法、スプレーコート法、ブレードコート法、グラビアオフセット印刷等を挙げることができる。
【００３６】
本実施形態に用いられるゲート絶縁層１６０の厚みは、ゲート絶縁層１６０を構成する絶縁性樹脂材料の種類等に応じて、ゲート絶縁層１６０に所望の絶縁性を付与できる範囲内であれば特に限定されるものではない。有機半導体層１５０上に形成されるゲート絶縁層１６０の厚みは、０．０１μｍ〜５μｍの範囲内であることが好ましく、特に０．０１μｍ〜３μｍの範囲内であることが好ましく、さらに０．０１μｍ〜１μｍの範囲内であることが好ましい。
【００３７】
次に、上記のような溝部１６５が形成されたゲート絶縁層１６０上にゲート電極１４０を形成する。このようなゲート絶縁層１６０は、積層方向からみて有機半導体層１５０を含むように、かつ、ゲート絶縁層１６０上及び溝部１６５に設ける。
【００３８】
ゲート電極１４０に用いる導電性材料としては、所望の導電性を有する電極を形成できるものであれば特に限定されるものではない。このような導電性材料としては、例えば、Ａｌ、Ｃｒ、Ａｕ、Ａｇ、Ｔａ、Ｃｕ、Ｃ、Ｐｔ、および、Ｔｉ等の金属材料と、カーボンペーストなどの遮光性導電有機物、或いはこれら任意の材料の積層体（好ましくはAlをCrやTiでサンドイッチしたもの）を挙げることができる。ソース電極１２０及びドレイン電極１３０の厚さ（積層体を採用する場合は合計厚さ）としては、１０ｎｍから数百ｎｍの範囲内であることが好ましい。また、光学特性としては、ＯＤ値が１以上、より好ましくはＯＤ値が２以上であればよい。
【００３９】
ここで、ゲート電極１４０は溝部１６５の側壁（積層方向と同方向の壁部）にも設けられるようにする必要がある。この溝部１６５の側壁部においても、ＯＤ値が２以上を確保するようにする。このためには、例えば、導電性材料としてはＡｌを用いる場合には、溝部１６５の側壁部に数nm以上の膜圧で堆積させる必要がある。
【００４０】
上記のような条件でゲート電極１４０を溝部１６５の側壁部に設けるための好ましい成膜方法としては、具体的には、スパッタガスとしてはアルゴンを用い、ターゲット電極としてＡｌを用いたＤＣ放電によるスパッタが好適である。成膜時の圧力は一般的には１Ｐａ未満であるが、圧力が高いほどカバレッジが良くなる
また、ゲート電極１４０を設けるための好ましい成膜方法としては、高周波スパッタを挙げることができる。なお、通常のＲＦスパッタでは周波数として１３．５６ＭＨｚを用いるが、周波数として６０ＭＨｚを用いることで、スパッタされた金属原子の電離度を増加させ、アスペクト比の大きい細い穴などに万遍なく且つ密着性良く成膜することが可能となる。このため、溝部１６５の側壁部に成膜に好適となる。
【００４１】
なお、溝部１６５の側壁部への適切な成膜を考慮すると、真空蒸着による成膜は好ましくない。
真空蒸着においては、蒸着源から成膜対象まで直線的に材料原子が飛来するため、穴の壁など蒸着源の影になっている部分に成膜されないからである。
【００４２】
以上のような構成の薄膜トランジスタ１００においては、例えば、Ｌなどの方向からの光を遮断して、有機半導体層１５０に光リーク電流が発生することを抑制する。また、以上のような本実施形態に係る薄膜トランジスタ１００を構成する上で、上記のようなゲート絶縁層１６０に溝部１６５を設けるプロセスは、従来に採用されていたプロセスと同時に実行することができる。また、ゲート電極１４０を形成するプロセスについても従来行われていたプロセスである。したがって、特許文献２に記載の従来技術のように、製造プロセスのステップ数が増えることがない。
【００４３】
以上のような薄膜トランジスタ１００によれば、遮光性を付与するための製造プロセスのステップ数を少なくできると共に、素子の構造が簡単であるため、コストを抑制することが可能となる。
【００４４】
本実施形態においては、ゲート電極１４０を構成する電極材料の一部が溝部１６５にも適切に配設（成膜）されることが重要となるが、これは溝部１６５の寸法によるところが大きい。以下、溝部１６５に関連する寸法関係について説明する。図２は本発明の実施形態に係る薄膜トランジスタ１００における溝部１６５の適切な寸法を説明する図であり、ゲート電極１４０を設ける前工程の様子を示すものである。
【００４５】
図２に示すように、ゲート絶縁層１６０と基板１１０の平面がなすテーパー角をθと定義する。また、ゲート絶縁層１６０の厚さをｔ、積層方向からみたときの溝部１６５の幅をＬとする。
【００４６】
まず、ゲート絶縁層１６０のテーパー角θは、９０°未満であること（θ＜９０°であること）が好ましい。逆テーパーであるとゲート絶縁層１６０の側壁部に成膜されづらく、遮光性能の低下や断線などの欠陥が生じる可能性があるからである。
【００４７】
また、溝部１６５の深さは、およそゲート絶縁層１６０より０〜数十ｎｍ短い。この数十ｎｍ分については、ゲート絶縁層１６０のエッチング時の残り分に相当することとなる。このような深さの溝部１６５を形成するためには、溝部１６５においては最低限の溝部１６５の幅を確保する必要がある。この溝部１６５の幅Ｌの最小値は、Ｌ＝ｔ×ｔａｎ（９０°−θ）×２によって規定することができる。
【００４８】
次に、本発明の実施形態に係る薄膜トランジスタ１００の遮光性についてより詳細に説明する。図３は本発明の実施形態に係る薄膜トランジスタ１００の遮光性を説明する図である。図１（Ａ）は薄膜トランジスタ１００の導体部と半導体部とゲート絶縁層に形成された溝部のみを抜き出して示す図であり、図１（Ｂ）は図１（Ａ）Ｙ−Ｙ’の断面図である。
【００４９】
本実施形態に係る薄膜トランジスタ１００においては、積層方向からみて、有機半導体層１５０の外周においてソース電極１２０とドレイン電極１３０とが重畳する部分で、溝部１６５が設けられていない箇所からは、図３に示すような光線Ｌが進入し、有機半導体層１５０に到達する可能性がある。しかし、このようなソース電極１２０とドレイン電極１３０近傍からの入射光線Ｌについては、チャネルからの距離Ａを大きく設定することで、入射光線Ｌを減衰させることが可能である。
【００５０】
本実施形態に係る薄膜トランジスタ１００においては、Ａはある程度の距離が必要であるが、図３のＢに示す距離は小さくできるので、薄膜トランジスタ素子を小さくできる。仮に、溝部１６５が無ければＢはＡと同じくらい大きくなり、トランジスタのサイズが増大することとなってしまうからである。
【００５１】
次に、以上のような本発明に係る薄膜トランジスタ１００を、表示素子を駆動するためのトランジスタアレイに適用した構成について説明する。図４は本発明の実施形態に係る薄膜トランジスタ１００をアクティブマトリックス駆動のためのトランジスタアレイに適用した概略図である。また、図５は本発明の実施形態に係る薄膜トランジスタ１００によるトランジスタアレイの積層構造の概略を示す図である。また、図６は表示素子の画素１つ分に相当する回路構成を示す図であり、図６（Ａ）はコモンラインが設けられていない場合の図であり、図６（Ｂ）はコモンラインが設けられている場合の図である。
【００５２】
本発明に係る薄膜トランジスタ１００は、薄型軽量化に適すること、可撓性を有すること、材料コストが安価であること等の長所を有しており、フレキシブルディスプレイ等のスイッチング素子としての利用が期待できる。このようなフレキシブルディスプレイをアクティブマトリック方式で駆動するためのトランジスタアレイとしては図４に示すようなものを一例としてあげることができる。ここで、図４はトランジスタアレイの導体部と半導体部とを抜き出して示す図であり、図４の点線円内の構成がこれまで説明した薄膜トランジスタ１００であり、この薄膜トランジスタ１００が各画素電極１９０を制御するために、複数のスキャンライン及び複数のデータラインによりなる格子点に形成されている。各格子点の薄膜トランジスタ１００においては、ゲート電極１４０がスキャンラインと導通接続され、ソース電極１２０がデータラインと導通接続される。また、ドレイン電極１４０は画素電極１９０と導通接続されるようになっている。図５の積層構造は、図１及び図３で説明したものに、さらに層間絶縁層１７０を設け、この層間絶縁層１７０とゲート絶縁層１６０を介して、画素電極１９０とドレイン電極１３０とを導通させるビアホール
導通部１８０が設けられた構成となっている。
【００５３】
例えば、本発明の実施形態に係る薄膜トランジスタ１００によるトランジスタアレイによって液晶ディスプレイを構成する場合、トランジスタアレイが形成された基板と透明対向電極が形成された基板で液晶をはさんだ構成をとり、図６（Ａ）のように、保持容量は画素電極１９０と前記透明対向電極とその間の液晶によって構成される。
【００５４】
一方、保持容量の大きさが十分でない場合には、図６（Ｂ）のように、各スキャンラインの間にスキャンラインと同じレイヤーで構成されたコモンラインを平行して配置し、コモンラインとトランジスタのデータラインと接続されていない方のソースドレイン電極を重ねることで保持容量を形成する。上記のようなコモンラインは、ディスプレイ周辺部ですべて短絡され、さらに透明対向電極と短絡される。通常、画素電極１９０と対向電極で形成された保持容量だけでは不十分な場合が多いので、図６（Ｂ）に示すような構成がとられることが多い。
【００５５】
上記のようなトランジスタアレイについても、これまで説明した薄膜トランジスタ１００と同様の作用・効果を享受することが可能である。
【００５６】
以上、本発明の薄膜トランジスタによれば、遮光性を付与するための製造プロセスのステップ数を少なくできると共に、素子の構造が簡単であるため、コストを抑制することが可能となる。
【００５７】
以下、実施例を挙げて本発明を具体的に説明する。
１．実施例１
実施例１においては、トップゲート型構造を有する有機半導体トランジスタを備える薄膜トランジスタ素子を作製した。
（１）遮光層１１１の形成
まず、１５０ｍｍ×１５０ｍｍ×０．７ｍｍのガラス基板上にスピンコート法で感光性樹脂製ブラックマトリックスを塗布した。プリベーク後、通常のフォトリソグラフィの方法でアイランド状にパターニングした。厚さは２ｕｍ、寸法は６０ｕｍ□、ＯＤ値は３程度であった。
（２）平坦化層１１２の形成
カルド系樹脂溶液（固形分濃度：２０ｗｔ％）を前記基板上にスピンコートした。このときのスピンコートは、８００ｒｐｍで１０ｓｅｃ保持させた。その後、基板を１２０℃で２分乾燥させた後、３５０ｍＪ／ｃｍ２で全面露光した。１２０℃のオーブンで３０分乾燥させた。平坦化層の膜厚は１μｍであった。
（３）ソース電極１２０・ドレイン電極１３０の形成
金を真空蒸着により成膜し、通常のフォトリソグラフィーの方法によりソース電極・ドレイン電極形状にパターニングした。形成されたソース電極およびドレイン電極を反射型光学顕微鏡にて観察したところ、ソース電極とドレイン電極との電極間距離（チャネル長）は５μｍであった。
（４）有機半導体層１５０の形成
有機半導体材料（ポリチオフェン）を固形分濃度０．２ｗｔ％でトリクロロベンゼン溶媒に溶解させた塗工液を、上記ソース、ドレイン電極間にインクジェット法により付与することにより、ソース電極およびドレイン電極の間（チャネル形成部位）とその周辺にパターン塗布した。なお、インクジェット法による塗布方向はソースおよびドレイン電極に対し垂直方向とした。その後、Ｎ2雰囲気下にてホットプレートで２００℃、１０分乾燥さ
せることにより、有機半導体層を形成した。形成された有機半導体層の膜厚は０．１μｍであった。半導体は前述のブラックマトリックスのエッジ部から１０ｕｍ内側であった。（５）ゲート絶縁層１６０の形成
カルド系樹脂溶液（固形分濃度：２０ｗｔ％）を前記基板上にスピンコートした。このときのスピンコートは、８００ｒｐｍで１０ｓｅｃ保持させた。その後、基板を１００℃で２分乾燥させ、３５０ｍＪ／ｃｍ2でパターン露光した。次に、露光部分のレジスト現像
を行い、その後、１００℃のオーブンで３０分乾燥させた。ゲート絶縁層は有機半導体層（チャネル形成部）上およびソース電極・ドレイン電極上に形成した。なお形成されたゲート絶縁層の膜厚は１μｍであった。有機半導体層のエッジ部と前述のゲート絶縁層の溝部１６５との間の距離は５ｕｍ、ソース電極・ドレイン電極と溝部との距離は５ｕｍであった。
（６）ゲート電極１４０の形成
アルミニウムをスパッタリングにより成膜し、通常のフォトリソグラフィーの方法によりパターニングした。ゲート絶縁層の溝部１６５の内側のエッジはゲート電極のエッジの５ｕｍ内側にあった
（５）評価
作製した有機半導体層を有する薄膜トランジスタ素子のトランジスタ特性を測定した結果、トランジスタとして駆動していることが分かった。このとき、有機半導体トランジスタのＯＮ電流は１×１０-5Ａ以上、ＯＦＦ電流は２×１０-13Ａ以下であった。また、蛍
光灯を照射しても閾値変動などの特性劣化は見られなかった。
【比較例】
【００５８】
（１）作製方法
溝部１６５を持つゲート絶縁層に代えて、溝部１６５を持たないゲート絶縁層を設ける以外は実施例１．と同じ。つまり、ゲート絶縁層をパターン露光せずに全面露光した。
（２）評価
初期特性はほぼ同じであったが、蛍光灯照射によって閾値変動が起こった。
【符号の説明】
【００５９】
１００・・・薄膜トランジスタ
１１０・・・基材
１１１・・・遮光層
１１２・・・平坦化層
１２０・・・ソース電極
１３０・・・ドレイン電極
１４０・・・ゲート電極
１５０・・・有機半導体層
１６０・・・ゲート絶縁層
１６５・・・溝部
１７０・・・層間絶縁層
１８０・・・ビアホール導通部
１９０・・・画素電極
【技術分野】
【０００１】
本発明は、半導体材料として有機半導体材料などが用いられた薄膜トランジスタ及び薄膜トランジスタの製造方法に関する。
【背景技術】
【０００２】
近年、シリコンに代表される無機材料からなる薄膜トランジスタに変わって、有機半導体材料を用いた薄膜トランジスタが注目されている。有機半導体材料からなる薄膜トランジスタは、低温プロセスで製造できるため、プラスチック基材やフィルムを用いることができ、フレキシブルで軽量、壊れにくい素子を形成することができる。また、薄膜トランジスタは、液体材料を用いて塗布法や印刷法等の簡便な方法で形成することができ、短時間で素子を形成することができる。そのため、プロセスコストや形成装置コストを非常に低く抑えることが可能であるという非常に大きなメリットもある。また、有機半導体材料は、その分子構造を変化させること等によって容易に材料特性が変化するので、有機半導体材料を用いた薄膜トランジスタは、無機材料からなるものでは実現が困難であった機能等を含め、多様な機能に対応可能である。
【０００３】
このような薄膜トランジスタは、ソース電極及びドレイン電極と、これらの領域間の有機半導体材料からなるチャネル領域と、チャネル領域に電界を印加可能なゲート電極と、ゲート電極とチャネル領域との間のゲート絶縁膜を有している。このような構成により、チャネル領域に電界が印加されると、ソース電極及びドレイン電極の間に電流を流すことが可能となる。以上のような有機半導体材料からなる薄膜トランジスタとしては、例えば、特許文献１（特開２００９−１４１２０３号公報）などに開示がなされている。
【０００４】
上記のような薄膜トランジスタは、薄型軽量化に適すること、可撓性を有すること、材料コストが安価であること等の長所を有しており、フレキシブルディスプレイ等のスイッチング素子としての利用が期待されている。ところで、薄膜トランジスタにおいては、光リーク電流を抑制するために、半導体層を適切に遮光する必要がある。このために、例えば、特許文献２（特開２０１０−１２３９０９号公報）などにおいては、半導体層１ａ上に形成された層間膜４２に島状の凸部４２ａを形成し、さらにこの上に遮光膜２５を形成することによって、前記半導体層１ａを遮光する構成がとられている。
【特許文献１】特開２００９−１４１２０３号公報
【特許文献２】特開２０１０−１２３９０９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、特許文献２に記載の従来技術では、層間膜４２に凸部４２ａを形成した上で、遮光膜２５を形成する、という製造工程を経ることが必要であり、製造プロセスのステップ数が多く、素子の構造が複雑であるため、コストがかかる、という問題があった。
【課題を解決するための手段】
【０００６】
本発明は以上のような課題を解決するためのものであり、請求項１に係る発明は、主面を有する基材と、前記基材の前記主面に対する積層方向に配設される遮光層と、前記積層方向からみて、前記遮光層に含まれるように設けられる半導体層と、前記半導体層と接触するように設けられ、互いに対向しチャネル領域を形成するソース電極及びドレイン電極と、前記積層方向からみて、前記半導体層の外周において前記ソース電極と前記ドレイン電極と重畳しない位置に溝部が設けられたゲート絶縁層と、前記積層方向からみて前記半
導体層を含むように、前記ゲート絶縁層上及び前記溝部に設けられるゲート電極と、からなることを特徴とする薄膜トランジスタである。
【０００７】
また、請求項２に係る発明は、請求項１に記載の薄膜トランジスタにおいて、前記半導体層が有機半導体又は酸化物半導体又はシリコン半導体のいずれか１つを含むことを特徴とする。
【０００８】
また、請求項３に係る発明は、請求項１又は請求項２に記載の薄膜トランジスタにおいて、前記遮光層と前記半導体との間には平坦化層が設けられることを特徴とする。
【０００９】
また、請求項４に係る発明は、請求項１乃至請求項３のいずれか１項に記載の薄膜トランジスタにおいて、前記遮光層のOD値が１以上であることを特徴とする。
【００１０】
また、請求項５に係る発明は、請求項１乃至請求項４のいずれか１項に記載の薄膜トランジスタにおいて、前記ゲート電極のOD値が１以上であることを特徴とする。
【００１１】
また、請求項６に係る発明は、請求項１乃至請求項５のいずれか１項に記載の薄膜トランジスタにおいて、前記主面と、前記ゲート電極が形成される前記ゲート絶縁層とがなす角をθとすると、θ＜９０°であることを特徴とする。
【００１２】
また、請求項７に係る発明は、請求項１乃至請求項６のいずれか１項に記載の薄膜トランジスタにおいて、前記主面と、前記ゲート電極が形成される前記ゲート絶縁層とがなす角をθ、前記ゲート絶縁層の厚さをｔとすると、前記溝部の幅Ｌの最小値はＬ＝ｔ×ｔａｎ（９０°−θ）×２により規定することを特徴とする。
【００１３】
また、請求項８に係る発明は、主面を有する基材に遮光層を形成する工程と、互いに対向しチャネル領域を形成するソース電極及びドレイン電極を設ける工程と、積層方向からみて、前記遮光層に含まれるように、前記ソース電極及び前記ドレイン電極と接触する半導体層を設ける工程と、前記半導体層上にゲート絶縁層を形成する工程と、前記ゲート絶縁層に、前記積層方向からみて、前記半導体層の外周において前記ソース電極と前記ドレイン電極と重畳しない位置に溝部を設ける工程と、前記積層方向からみて前記半導体層を含むように、前記ゲート絶縁層上及び前記溝部にゲート電極を形成する工程と、からなることを特徴とする薄膜トランジスタの製造方法である。
【発明の効果】
【００１４】
本発明の薄膜トランジスタによれば、遮光性を付与するための製造プロセスのステップ数を少なくできると共に、素子の構造が簡単であるため、コストを抑制することが可能となる。
【図面の簡単な説明】
【００１５】
【図１】本発明の実施形態に係る薄膜トランジスタ１００を示す図である。
【図２】本発明の実施形態に係る薄膜トランジスタ１００における溝部１６５の適切な寸法を説明する図である。
【図３】本発明の実施形態に係る薄膜トランジスタ１００の遮光性を説明する図である。
【図４】本発明の実施形態に係る薄膜トランジスタ１００をアクティブマトリックス駆動のためのトランジスタアレイに適用した概略図である。
【図５】本発明の実施形態に係る薄膜トランジスタ１００によるトランジスタアレイの積層構造の概略を示す図である。
【図６】表示素子の画素１つ分に相当する回路構成を示す図である。
【発明を実施するための形態】
【００１６】
以下、本発明の実施の形態を図面を参照しつつ説明する。図１は本発明の実施形態に係る薄膜トランジスタ１００を示す図である。図１（Ａ）は薄膜トランジスタ１００の導体部と半導体部とゲート絶縁層に形成された溝部のみを抜き出して示す図であり、図１（Ｂ）は図１（Ａ）Ｘ−Ｘ’の断面図である。
【００１７】
本発明の実施形態に係る薄膜トランジスタ１００に用いられる基材１１０としては、実施形態によりなる薄膜トランジスタ素子の用途等に応じて任意の機能を有する基材１１０を用いることができる。このような基材１１０としては、ガラス基材１１０等の可撓性を有さないリジット基材１１０であってもよく、または、プラスチック樹脂からなるフィルム等の可撓性を有するフレキシブル基材１１０であってもよい。本実施形態においては、このようなリジット基材１１０およびフレキシブル基材１１０のいずれであっても好適に用いられるが、なかでもフレキシブル基材１１０を用いることが好ましい。フレキシブル基材１１０を用いることにより、本実施形態の有機半導体層をＲｏｌｌ ｔｏ Ｒｏｌｌプロセスにより製造することが可能になるため、本実施形態の薄膜トランジスタ素子をより生産性の高いものにすることができるからである。
【００１８】
ここで、上記フレキシブル基材に用いるプラスチック樹脂としては、例えば、ＰＥＴ、ＰＥＮ、ＰＥＳ、ＰＩ、ＰＥＥＫ、ＰＣ、ＰＰＳおよびＰＥＩ等を挙げることができる。
【００１９】
また、本実施形態に用いられる基材１１０は単一層からなるものであってもよく、または、複数の層が積層された構成を有するものであってもよい。上記複数の層が積層された構成を有する基材１１０としては、例えば、上記プラスチック樹脂からなる基材上に、金属材料からなるバリア層が積層された構成を有するものを例示することができる。ここで、上記プラスチック樹脂からなる基材１１０は、本実施形態の薄膜トランジスタ素子を、可撓性を有するフレキシブルなものにできるという利点を有する反面、ソース電極１２０およびドレイン電極１３０を形成する際に表面に損傷を受けやすいという欠点を有することが指摘されている。しかしながら、上記バリア層が積層された基材１１０を用いることにより、上記プラスチック樹脂からなる基材を用いる場合であっても、上記のような欠点を解消することができるという利点がある。
【００２０】
本実施形態に用いられる基材１１０の厚みは、通常、１ｍｍ以下であることが好ましく、なかでも５０μｍ〜７００μｍの範囲内であることが好ましい。ここで、本実施形態に用いられる基材１１０が複数の層が積層された構成を有するものである場合、上記厚みは、各層の厚みの総和を意味するものとする。
【００２１】
次に、上記のような基材１１０の一方の主面上には、主面に対する積層方向に遮光層１１１が設けられる。このような遮光層１１１は、基材１１０を透過して有機半導体層１５０に入射する光を遮光するものである。
【００２２】
このような遮光層１１１を形成するための材料としては、樹脂、或いは、金属と酸化物の積層体を用いることができる。前記樹脂としては、黒色顔料を含んだ感光性樹脂を用いることができる。遮光層１１１を形成する際には、このような感光性樹脂を用いて、露光及び現像により遮光層１１１のパターニングを行う。また、前記金属と酸化物の積層体としては、例えば、クロムと酸化クロムの積層体を用いることができる。このようなクロムと酸化クロム膜はフォトリソグラフィーによって構成することが可能である。また、遮光層１１１の光学特性としてはＯＤ値が１以上、より好ましくはＯＤ値が２以上であることが望ましい。
【００２３】
以上のような遮光層１１１上には、次に平坦化層１１２を形成する。平坦化層１１２に用いる材料としては、平坦化層１１２に所望の絶縁性を付与することができ、透明であり、平坦化層１１２上に有機半導体層１５０を形成する際に、有機半導体層１５０の性能を損なわないものであれば特に限定されるものではない。このような絶縁性樹脂材料としては、例えば、アクリル系樹脂、フェノール系樹脂、フッ素系樹脂、エポキシ系樹脂、カルド系樹脂、ビニル系樹脂、イミド系樹脂、ノボラック系樹脂等を挙げることができる。
【００２４】
また、平坦化層１１２の形成において、印刷法によって形成する場合は、基材１１０上の全面に絶縁性樹脂材料からなる膜を形成する。上記印刷法が用いられる場合において、基材１１０上の全面に絶縁性樹脂材料からなる膜を形成する工程を有する方法としては、厚みが均一で、表面が平滑な膜を形成できる方法であれば特に限定されるものではない。このような方法としては、例えば、スピンコート法、ダイコート法、ロールコート法、バーコート法、ディップコート法、スプレーコート法、ブレードコート法、グラビアオフセット印刷等を挙げることができる。
【００２５】
また、平坦化層１１２の厚さとしては、０．０１μｍ〜５μｍの範囲内であることが好ましく、特に０．０１μｍ〜３μｍの範囲内であることが好ましく、さらに０．０１μｍ〜１μｍの範囲内であることが好ましい。
【００２６】
次に、平坦化層１１２の上面部にソース電極１２０及びドレイン電極１３０を形成する。ソース電極１２０及びドレイン電極１３０に用いる導電性材料としては、所望の導電性を有する電極を形成できるものであれば特に限定されるものではない。このような導電性材料としては、例えば、Ａｌ、Ｃｒ、Ａｕ、Ａｇ、Ｔａ、Ｃｕ、Ｃ、Ｐｔ、および、Ｔｉ等の金属材料と、カーボンペーストなどの遮光性導電有機物、或いはこれら任意の材料の積層体（好ましくはAlをCrやTiでサンドイッチしたもの）を挙げることができる。ソース電極１２０及びドレイン電極１３０の厚さ（積層体を採用する場合は合計厚さ）としては、１０ｎｍから数十μｍの範囲内であることが好ましい。
【００２７】
次に、積層方向からみて、遮光層１１１に含まれるように設けられる有機材料によりなる有機半導体層１５０を構成する。なお、本明細書及び特許請求の範囲において、積層方向からみて第１構成が第２構成を含んでいるとは、積層方向に向けて投影を行ったとき、第１構成による投影が、第２構成による投影を内包する状態を示いている。
【００２８】
このような有機半導体層１５０は、ソース電極１２０及びドレイン電極１３０と接触するように設けられ、ソース電極１２０とドレイン電極１３０との間の領域はチャネル領域として機能することとなる。
【００２９】
本実施形態の有機半導体層１５０に用いられる有機半導体材料としては、本実施形態の薄膜トランジスタ素子の用途等に応じて、所望の半導体特性を備える有機半導体層１５０を形成できる材料であれば特に限定されるものではなく、一般的に有機半導体トランジスタに用いられる有機半導体材料を用いることができる。このような有機半導体材料としては、例えば、π電子共役系の芳香族化合物、鎖式化合物、有機顔料、有機ケイ素化合物等を挙げることができる。より具体的には、ペンタセン等の低分子系有機半導体材料、および、ポリピロール、ポリ（Ｎ−置換ピロール）、ポリ（３−置換ピロール）、ポリ（３，４−二置換ピロール）等のポリピロール類、ポリチオフェン、ポリ（３−置換チオフェン）、ポリ（３，４−二置換チオフェン）、ポリベンゾチオフェン等のポリチオフェン類、ポリイソチアナフテン等のポリイソチアナフテン類、ポリチェニレンビニレン等のポリチェニレンビニレン類、ポリ（ｐ−フェニレンビニレン）等のポリ（ｐ−フェニレンビニレン）類、ポリアニリン、ポリ（Ｎ−置換アニリン）等のポリアニリン類、ポリアセチレン等のポリアセチレン類、ポリジアセチレン、ポリアズレン等のポリアズレン類等の高分子
系有機半導体材料を挙げることができる。なかでも本実施形態においては、ペンタセンまたはポリチオフェン類を好適に用いることができる。
【００３０】
また、本実施形態に用いられる有機半導体層１５０の厚みについては、上記有機半導体材料の種類等に応じて所望の半導体特性を備える有機半導体層１５０を形成できる範囲であれば特に限定されない。なかでも本実施形態においてはチャネル領域上に形成された有機半導体層１５０の厚みが、１０００ｎｍ以下であることが好ましく、なかでも１ｎｍ〜３００ｎｍの範囲内であることが好ましく、特に１ｎｍ〜１００ｎｍの範囲内であることが好ましい。
【００３１】
なお、本実施形態においては、半導体材料として有機半導体を例に挙げて説明したが、本発明に係る薄膜トランジスタに用いる半導体層は有機半導体材料からなる半導体層でなくても良い。印刷可能な塗布型無機半導体としては、酸化亜鉛、アモルファス構造のＩｎとＧａとＺｎを含む酸化物、微結晶Ｓｉ、アモルファスＳｉなどがあり、これら無機半導体材料も用いることが可能である。
【００３２】
次に、有機半導体層１５０の上部において、積層方向からみて、有機半導体層１５０の外周においてソース電極１２０とドレイン電極１３０と重畳しない位置に溝部１６５が設けられたゲート絶縁層１６０を構成する。ここで、本明細書及び特許請求の範囲において、積層方向からみて第１構成と第２構成とが重畳するとは、積層方向に向けて投影を行ったとき、第１構成による投影が、第２構成による投影と重なることをいう。
【００３３】
このようなゲート絶縁層１６０に用いる絶縁材料としては、ゲート絶縁層１６０に所望の絶縁性を付与することができ、透明であり、有機半導体層１５０上にゲート絶縁層１６０を形成する際に、上記有機半導体層１５０の性能を損なわないものであれば特に限定されるものではない。このような絶縁性樹脂材料としては、例えば、アクリル系樹脂、フェノール系樹脂、フッ素系樹脂、エポキシ系樹脂、カルド系樹脂、ビニル系樹脂、イミド系樹脂、ノボラック系樹脂等を挙げることができる。
【００３４】
印刷法によって前記溝部１６５を形成する場合は、一旦、基材上の全面に絶縁性樹脂材料からなる膜を形成した後、当該膜の必要な個所を除去してパターニングすることにより形成することになる。
【００３５】
上記印刷法が用いられる場合において、基材上の全面に絶縁性樹脂材料からなる膜を形成する工程を有する方法としては、厚みが均一で、表面が平滑な膜を形成できる方法であれば特に限定されるものではない。このような方法としては、例えば、スピンコート法、ダイコート法、ロールコート法、バーコート法、ディップコート法、スプレーコート法、ブレードコート法、グラビアオフセット印刷等を挙げることができる。
【００３６】
本実施形態に用いられるゲート絶縁層１６０の厚みは、ゲート絶縁層１６０を構成する絶縁性樹脂材料の種類等に応じて、ゲート絶縁層１６０に所望の絶縁性を付与できる範囲内であれば特に限定されるものではない。有機半導体層１５０上に形成されるゲート絶縁層１６０の厚みは、０．０１μｍ〜５μｍの範囲内であることが好ましく、特に０．０１μｍ〜３μｍの範囲内であることが好ましく、さらに０．０１μｍ〜１μｍの範囲内であることが好ましい。
【００３７】
次に、上記のような溝部１６５が形成されたゲート絶縁層１６０上にゲート電極１４０を形成する。このようなゲート絶縁層１６０は、積層方向からみて有機半導体層１５０を含むように、かつ、ゲート絶縁層１６０上及び溝部１６５に設ける。
【００３８】
ゲート電極１４０に用いる導電性材料としては、所望の導電性を有する電極を形成できるものであれば特に限定されるものではない。このような導電性材料としては、例えば、Ａｌ、Ｃｒ、Ａｕ、Ａｇ、Ｔａ、Ｃｕ、Ｃ、Ｐｔ、および、Ｔｉ等の金属材料と、カーボンペーストなどの遮光性導電有機物、或いはこれら任意の材料の積層体（好ましくはAlをCrやTiでサンドイッチしたもの）を挙げることができる。ソース電極１２０及びドレイン電極１３０の厚さ（積層体を採用する場合は合計厚さ）としては、１０ｎｍから数百ｎｍの範囲内であることが好ましい。また、光学特性としては、ＯＤ値が１以上、より好ましくはＯＤ値が２以上であればよい。
【００３９】
ここで、ゲート電極１４０は溝部１６５の側壁（積層方向と同方向の壁部）にも設けられるようにする必要がある。この溝部１６５の側壁部においても、ＯＤ値が２以上を確保するようにする。このためには、例えば、導電性材料としてはＡｌを用いる場合には、溝部１６５の側壁部に数nm以上の膜圧で堆積させる必要がある。
【００４０】
上記のような条件でゲート電極１４０を溝部１６５の側壁部に設けるための好ましい成膜方法としては、具体的には、スパッタガスとしてはアルゴンを用い、ターゲット電極としてＡｌを用いたＤＣ放電によるスパッタが好適である。成膜時の圧力は一般的には１Ｐａ未満であるが、圧力が高いほどカバレッジが良くなる
また、ゲート電極１４０を設けるための好ましい成膜方法としては、高周波スパッタを挙げることができる。なお、通常のＲＦスパッタでは周波数として１３．５６ＭＨｚを用いるが、周波数として６０ＭＨｚを用いることで、スパッタされた金属原子の電離度を増加させ、アスペクト比の大きい細い穴などに万遍なく且つ密着性良く成膜することが可能となる。このため、溝部１６５の側壁部に成膜に好適となる。
【００４１】
なお、溝部１６５の側壁部への適切な成膜を考慮すると、真空蒸着による成膜は好ましくない。
真空蒸着においては、蒸着源から成膜対象まで直線的に材料原子が飛来するため、穴の壁など蒸着源の影になっている部分に成膜されないからである。
【００４２】
以上のような構成の薄膜トランジスタ１００においては、例えば、Ｌなどの方向からの光を遮断して、有機半導体層１５０に光リーク電流が発生することを抑制する。また、以上のような本実施形態に係る薄膜トランジスタ１００を構成する上で、上記のようなゲート絶縁層１６０に溝部１６５を設けるプロセスは、従来に採用されていたプロセスと同時に実行することができる。また、ゲート電極１４０を形成するプロセスについても従来行われていたプロセスである。したがって、特許文献２に記載の従来技術のように、製造プロセスのステップ数が増えることがない。
【００４３】
以上のような薄膜トランジスタ１００によれば、遮光性を付与するための製造プロセスのステップ数を少なくできると共に、素子の構造が簡単であるため、コストを抑制することが可能となる。
【００４４】
本実施形態においては、ゲート電極１４０を構成する電極材料の一部が溝部１６５にも適切に配設（成膜）されることが重要となるが、これは溝部１６５の寸法によるところが大きい。以下、溝部１６５に関連する寸法関係について説明する。図２は本発明の実施形態に係る薄膜トランジスタ１００における溝部１６５の適切な寸法を説明する図であり、ゲート電極１４０を設ける前工程の様子を示すものである。
【００４５】
図２に示すように、ゲート絶縁層１６０と基板１１０の平面がなすテーパー角をθと定義する。また、ゲート絶縁層１６０の厚さをｔ、積層方向からみたときの溝部１６５の幅をＬとする。
【００４６】
まず、ゲート絶縁層１６０のテーパー角θは、９０°未満であること（θ＜９０°であること）が好ましい。逆テーパーであるとゲート絶縁層１６０の側壁部に成膜されづらく、遮光性能の低下や断線などの欠陥が生じる可能性があるからである。
【００４７】
また、溝部１６５の深さは、およそゲート絶縁層１６０より０〜数十ｎｍ短い。この数十ｎｍ分については、ゲート絶縁層１６０のエッチング時の残り分に相当することとなる。このような深さの溝部１６５を形成するためには、溝部１６５においては最低限の溝部１６５の幅を確保する必要がある。この溝部１６５の幅Ｌの最小値は、Ｌ＝ｔ×ｔａｎ（９０°−θ）×２によって規定することができる。
【００４８】
次に、本発明の実施形態に係る薄膜トランジスタ１００の遮光性についてより詳細に説明する。図３は本発明の実施形態に係る薄膜トランジスタ１００の遮光性を説明する図である。図１（Ａ）は薄膜トランジスタ１００の導体部と半導体部とゲート絶縁層に形成された溝部のみを抜き出して示す図であり、図１（Ｂ）は図１（Ａ）Ｙ−Ｙ’の断面図である。
【００４９】
本実施形態に係る薄膜トランジスタ１００においては、積層方向からみて、有機半導体層１５０の外周においてソース電極１２０とドレイン電極１３０とが重畳する部分で、溝部１６５が設けられていない箇所からは、図３に示すような光線Ｌが進入し、有機半導体層１５０に到達する可能性がある。しかし、このようなソース電極１２０とドレイン電極１３０近傍からの入射光線Ｌについては、チャネルからの距離Ａを大きく設定することで、入射光線Ｌを減衰させることが可能である。
【００５０】
本実施形態に係る薄膜トランジスタ１００においては、Ａはある程度の距離が必要であるが、図３のＢに示す距離は小さくできるので、薄膜トランジスタ素子を小さくできる。仮に、溝部１６５が無ければＢはＡと同じくらい大きくなり、トランジスタのサイズが増大することとなってしまうからである。
【００５１】
次に、以上のような本発明に係る薄膜トランジスタ１００を、表示素子を駆動するためのトランジスタアレイに適用した構成について説明する。図４は本発明の実施形態に係る薄膜トランジスタ１００をアクティブマトリックス駆動のためのトランジスタアレイに適用した概略図である。また、図５は本発明の実施形態に係る薄膜トランジスタ１００によるトランジスタアレイの積層構造の概略を示す図である。また、図６は表示素子の画素１つ分に相当する回路構成を示す図であり、図６（Ａ）はコモンラインが設けられていない場合の図であり、図６（Ｂ）はコモンラインが設けられている場合の図である。
【００５２】
本発明に係る薄膜トランジスタ１００は、薄型軽量化に適すること、可撓性を有すること、材料コストが安価であること等の長所を有しており、フレキシブルディスプレイ等のスイッチング素子としての利用が期待できる。このようなフレキシブルディスプレイをアクティブマトリック方式で駆動するためのトランジスタアレイとしては図４に示すようなものを一例としてあげることができる。ここで、図４はトランジスタアレイの導体部と半導体部とを抜き出して示す図であり、図４の点線円内の構成がこれまで説明した薄膜トランジスタ１００であり、この薄膜トランジスタ１００が各画素電極１９０を制御するために、複数のスキャンライン及び複数のデータラインによりなる格子点に形成されている。各格子点の薄膜トランジスタ１００においては、ゲート電極１４０がスキャンラインと導通接続され、ソース電極１２０がデータラインと導通接続される。また、ドレイン電極１４０は画素電極１９０と導通接続されるようになっている。図５の積層構造は、図１及び図３で説明したものに、さらに層間絶縁層１７０を設け、この層間絶縁層１７０とゲート絶縁層１６０を介して、画素電極１９０とドレイン電極１３０とを導通させるビアホール
導通部１８０が設けられた構成となっている。
【００５３】
例えば、本発明の実施形態に係る薄膜トランジスタ１００によるトランジスタアレイによって液晶ディスプレイを構成する場合、トランジスタアレイが形成された基板と透明対向電極が形成された基板で液晶をはさんだ構成をとり、図６（Ａ）のように、保持容量は画素電極１９０と前記透明対向電極とその間の液晶によって構成される。
【００５４】
一方、保持容量の大きさが十分でない場合には、図６（Ｂ）のように、各スキャンラインの間にスキャンラインと同じレイヤーで構成されたコモンラインを平行して配置し、コモンラインとトランジスタのデータラインと接続されていない方のソースドレイン電極を重ねることで保持容量を形成する。上記のようなコモンラインは、ディスプレイ周辺部ですべて短絡され、さらに透明対向電極と短絡される。通常、画素電極１９０と対向電極で形成された保持容量だけでは不十分な場合が多いので、図６（Ｂ）に示すような構成がとられることが多い。
【００５５】
上記のようなトランジスタアレイについても、これまで説明した薄膜トランジスタ１００と同様の作用・効果を享受することが可能である。
【００５６】
以上、本発明の薄膜トランジスタによれば、遮光性を付与するための製造プロセスのステップ数を少なくできると共に、素子の構造が簡単であるため、コストを抑制することが可能となる。
【００５７】
以下、実施例を挙げて本発明を具体的に説明する。
１．実施例１
実施例１においては、トップゲート型構造を有する有機半導体トランジスタを備える薄膜トランジスタ素子を作製した。
（１）遮光層１１１の形成
まず、１５０ｍｍ×１５０ｍｍ×０．７ｍｍのガラス基板上にスピンコート法で感光性樹脂製ブラックマトリックスを塗布した。プリベーク後、通常のフォトリソグラフィの方法でアイランド状にパターニングした。厚さは２ｕｍ、寸法は６０ｕｍ□、ＯＤ値は３程度であった。
（２）平坦化層１１２の形成
カルド系樹脂溶液（固形分濃度：２０ｗｔ％）を前記基板上にスピンコートした。このときのスピンコートは、８００ｒｐｍで１０ｓｅｃ保持させた。その後、基板を１２０℃で２分乾燥させた後、３５０ｍＪ／ｃｍ２で全面露光した。１２０℃のオーブンで３０分乾燥させた。平坦化層の膜厚は１μｍであった。
（３）ソース電極１２０・ドレイン電極１３０の形成
金を真空蒸着により成膜し、通常のフォトリソグラフィーの方法によりソース電極・ドレイン電極形状にパターニングした。形成されたソース電極およびドレイン電極を反射型光学顕微鏡にて観察したところ、ソース電極とドレイン電極との電極間距離（チャネル長）は５μｍであった。
（４）有機半導体層１５０の形成
有機半導体材料（ポリチオフェン）を固形分濃度０．２ｗｔ％でトリクロロベンゼン溶媒に溶解させた塗工液を、上記ソース、ドレイン電極間にインクジェット法により付与することにより、ソース電極およびドレイン電極の間（チャネル形成部位）とその周辺にパターン塗布した。なお、インクジェット法による塗布方向はソースおよびドレイン電極に対し垂直方向とした。その後、Ｎ2雰囲気下にてホットプレートで２００℃、１０分乾燥さ
せることにより、有機半導体層を形成した。形成された有機半導体層の膜厚は０．１μｍであった。半導体は前述のブラックマトリックスのエッジ部から１０ｕｍ内側であった。（５）ゲート絶縁層１６０の形成
カルド系樹脂溶液（固形分濃度：２０ｗｔ％）を前記基板上にスピンコートした。このときのスピンコートは、８００ｒｐｍで１０ｓｅｃ保持させた。その後、基板を１００℃で２分乾燥させ、３５０ｍＪ／ｃｍ2でパターン露光した。次に、露光部分のレジスト現像
を行い、その後、１００℃のオーブンで３０分乾燥させた。ゲート絶縁層は有機半導体層（チャネル形成部）上およびソース電極・ドレイン電極上に形成した。なお形成されたゲート絶縁層の膜厚は１μｍであった。有機半導体層のエッジ部と前述のゲート絶縁層の溝部１６５との間の距離は５ｕｍ、ソース電極・ドレイン電極と溝部との距離は５ｕｍであった。
（６）ゲート電極１４０の形成
アルミニウムをスパッタリングにより成膜し、通常のフォトリソグラフィーの方法によりパターニングした。ゲート絶縁層の溝部１６５の内側のエッジはゲート電極のエッジの５ｕｍ内側にあった
（５）評価
作製した有機半導体層を有する薄膜トランジスタ素子のトランジスタ特性を測定した結果、トランジスタとして駆動していることが分かった。このとき、有機半導体トランジスタのＯＮ電流は１×１０-5Ａ以上、ＯＦＦ電流は２×１０-13Ａ以下であった。また、蛍
光灯を照射しても閾値変動などの特性劣化は見られなかった。
【比較例】
【００５８】
（１）作製方法
溝部１６５を持つゲート絶縁層に代えて、溝部１６５を持たないゲート絶縁層を設ける以外は実施例１．と同じ。つまり、ゲート絶縁層をパターン露光せずに全面露光した。
（２）評価
初期特性はほぼ同じであったが、蛍光灯照射によって閾値変動が起こった。
【符号の説明】
【００５９】
１００・・・薄膜トランジスタ
１１０・・・基材
１１１・・・遮光層
１１２・・・平坦化層
１２０・・・ソース電極
１３０・・・ドレイン電極
１４０・・・ゲート電極
１５０・・・有機半導体層
１６０・・・ゲート絶縁層
１６５・・・溝部
１７０・・・層間絶縁層
１８０・・・ビアホール導通部
１９０・・・画素電極
【特許請求の範囲】
【請求項１】
主面を有する基材と、
前記基材の前記主面に対する積層方向に配設される遮光層と、
前記積層方向からみて、前記遮光層に含まれるように設けられる半導体層と、
前記半導体層と接触するように設けられ、互いに対向しチャネル領域を形成するソース電極及びドレイン電極と、
前記積層方向からみて、前記半導体層の外周において前記ソース電極と前記ドレイン電極と重畳しない位置に溝部が設けられたゲート絶縁層と、
前記積層方向からみて前記半導体層を含むように、前記ゲート絶縁層上及び前記溝部に設けられるゲート電極と、からなることを特徴とする薄膜トランジスタ。
【請求項２】
前記半導体層が有機半導体又は酸化物半導体又はシリコン半導体のいずれか１つを含むことを特徴とする請求項１に記載の薄膜トランジスタ。
【請求項３】
前記遮光層と前記半導体との間には平坦化層が設けられることを特徴とする請求項１又は請求項２に記載の薄膜トランジスタ。
【請求項４】
前記遮光層のOD値が１以上であることを特徴とする請求項１乃至請求項３のいずれか１項に記載の薄膜トランジスタ。
【請求項５】
前記ゲート電極のOD値が１以上であることを特徴とする請求項１乃至請求項４のいずれか１項に記載の薄膜トランジスタ。
【請求項６】
前記主面と、前記ゲート電極が形成される前記ゲート絶縁層とがなす角をθとすると、θ＜９０°であることを特徴とする請求項１乃至請求項５のいずれか１項に記載の薄膜トランジスタ。
【請求項７】
前記主面と、前記ゲート電極が形成される前記ゲート絶縁層とがなす角をθ、前記ゲート絶縁層の厚さをｔとすると、前記溝部の幅Ｌの最小値はＬ＝ｔ×ｔａｎ（９０°−θ）×２により規定することを特徴とする請求項１乃至請求項６のいずれか１項に記載の薄膜トランジスタ。
【請求項８】
主面を有する基材に遮光層を形成する工程と、
互いに対向しチャネル領域を形成するソース電極及びドレイン電極を設ける工程と、
積層方向からみて、前記遮光層に含まれるように、前記ソース電極及び前記ドレイン電極と接触する半導体層を設ける工程と、
前記半導体層上にゲート絶縁層を形成する工程と、
前記ゲート絶縁層に、前記積層方向からみて、前記半導体層の外周において前記ソース電極と前記ドレイン電極と重畳しない位置に溝部を設ける工程と、
前記積層方向からみて前記半導体層を含むように、前記ゲート絶縁層上及び前記溝部にゲート電極を形成する工程と、からなることを特徴とする薄膜トランジスタの製造方法。
【請求項１】
主面を有する基材と、
前記基材の前記主面に対する積層方向に配設される遮光層と、
前記積層方向からみて、前記遮光層に含まれるように設けられる半導体層と、
前記半導体層と接触するように設けられ、互いに対向しチャネル領域を形成するソース電極及びドレイン電極と、
前記積層方向からみて、前記半導体層の外周において前記ソース電極と前記ドレイン電極と重畳しない位置に溝部が設けられたゲート絶縁層と、
前記積層方向からみて前記半導体層を含むように、前記ゲート絶縁層上及び前記溝部に設けられるゲート電極と、からなることを特徴とする薄膜トランジスタ。
【請求項２】
前記半導体層が有機半導体又は酸化物半導体又はシリコン半導体のいずれか１つを含むことを特徴とする請求項１に記載の薄膜トランジスタ。
【請求項３】
前記遮光層と前記半導体との間には平坦化層が設けられることを特徴とする請求項１又は請求項２に記載の薄膜トランジスタ。
【請求項４】
前記遮光層のOD値が１以上であることを特徴とする請求項１乃至請求項３のいずれか１項に記載の薄膜トランジスタ。
【請求項５】
前記ゲート電極のOD値が１以上であることを特徴とする請求項１乃至請求項４のいずれか１項に記載の薄膜トランジスタ。
【請求項６】
前記主面と、前記ゲート電極が形成される前記ゲート絶縁層とがなす角をθとすると、θ＜９０°であることを特徴とする請求項１乃至請求項５のいずれか１項に記載の薄膜トランジスタ。
【請求項７】
前記主面と、前記ゲート電極が形成される前記ゲート絶縁層とがなす角をθ、前記ゲート絶縁層の厚さをｔとすると、前記溝部の幅Ｌの最小値はＬ＝ｔ×ｔａｎ（９０°−θ）×２により規定することを特徴とする請求項１乃至請求項６のいずれか１項に記載の薄膜トランジスタ。
【請求項８】
主面を有する基材に遮光層を形成する工程と、
互いに対向しチャネル領域を形成するソース電極及びドレイン電極を設ける工程と、
積層方向からみて、前記遮光層に含まれるように、前記ソース電極及び前記ドレイン電極と接触する半導体層を設ける工程と、
前記半導体層上にゲート絶縁層を形成する工程と、
前記ゲート絶縁層に、前記積層方向からみて、前記半導体層の外周において前記ソース電極と前記ドレイン電極と重畳しない位置に溝部を設ける工程と、
前記積層方向からみて前記半導体層を含むように、前記ゲート絶縁層上及び前記溝部にゲート電極を形成する工程と、からなることを特徴とする薄膜トランジスタの製造方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図２】
【図３】
【図４】
【図５】
【図６】
【公開番号】特開２０１２−１３８５５０（Ｐ２０１２−１３８５５０Ａ）
【公開日】平成２４年７月１９日（２０１２．７．１９）
【国際特許分類】
【出願番号】特願２０１０−２９１６７９（Ｐ２０１０−２９１６７９）
【出願日】平成２２年１２月２８日（２０１０．１２．２８）
【出願人】（０００００２８９７）大日本印刷株式会社 (14,506)
【Ｆターム（参考）】
【公開日】平成２４年７月１９日（２０１２．７．１９）
【国際特許分類】
【出願日】平成２２年１２月２８日（２０１０．１２．２８）
【出願人】（０００００２８９７）大日本印刷株式会社 (14,506)
【Ｆターム（参考）】
[ Back to top ]