【課題】ノーマリーオフで、長期的な特性変動の少ない酸化物半導体素子を有する半導体装置を提供することを目的の一とする。
【解決手段】酸化物半導体層に酸素、ハロゲンのいずれか一またはそれらの内の２元素以上を含む陽イオンを添加することで、酸素の脱離の抑制、または、水素の低減または動きの抑制を実現できる。これにより、酸化物半導体内のキャリアを減少させ、またその数を長期に渡り一定に保つことが出来るため、ノーマリーオフで、長期的な特性変動の少ない酸化物半導体素子を有する半導体装置を提供することができる。 （もっと読む）

【課題】オン抵抗が低く耐圧および信頼性が高い電界効果トランジスタを提供する。
【解決手段】基板１上に形成されたキャリア走行層３と、前記キャリア走行層上に形成され前記キャリア走行層よりもバンドギャップエネルギーが高いキャリア供給層４ａ、４ｂと、前記キャリア供給層から前記キャリア走行層の表面または内部に到る深さまで形成されたリセス部５と、前記キャリア供給層上に形成されたドレイン電極１１と、前記リセス部に形成され、前記ドレイン電極側のキャリア供給層と重畳するように延設したゲート電極７と、前記リセス部の底面と前記ゲート電極との間に形成された第１絶縁膜６と、前記ゲート電極と前記ドレイン電極側のキャリア供給層との間に形成され前記第１絶縁膜よりも誘電率が高い第２絶縁膜８ａとを備える。 （もっと読む）

【課題】電界効果トランジスタにおいて、フィールドプレート終端での高電界の集中を緩和し、もって高耐圧半導体装置として利用可能とする。
【解決手段】本電界効果トランジスタ３０は、ＧａＮ系エピタキシャル基板３２の電子走行層上に、ゲート電極３８を挟んで配置されたソース電極３４及びドレイン電極３６を備え、ゲート電極３８及びソース電極３４はドレイン電極３６を囲み、ソース電極３４の上部に、ゲート電極３８の上方を通過してドレイン電極３６側に庇状に突き出したフィールドプレート１７０が形成され、ＧａＮ系エピタキシャル基板３２の表面層とフィールドプレート１７０との間に、誘電体膜４６が形成され、誘電体膜４６は、フィールドプレート１７０の直下領域においてフィールドプレート終端面と面一状態となるように切れ込み、その下端からドレイン電極３６に接続するようにドレイン電極３６に向かって延びている。 （もっと読む）

【課題】１チップ化しつつ、高温化による誤動作を抑制し、かつ、半導体パワー素子に流れる電流を低減し、チップサイズの増大を抑制することができるインバータ回路を提供する。
【解決手段】コンバータ電源回路部２の電源供給ライン８中、例えば、ＩＰＤ２０におけるパワーＭＯＳＦＥＴ２２０のハイサイド側に電流制限抵抗２４０を備える。この電流制限抵抗２４０によって電源供給ライン８に流れる電流の電流値を制限することができるため、パワーＭＯＳＦＥＴ２２０での発熱を抑制することが可能となる。したがって、インバータ回路１内の素子の定格温度を超えることを防止することが可能となり、誤動作が生じることを抑制できる。これにより、インバータ回路１の信頼性の向上を図ることが可能となる。また、パワーＭＯＳＦＥＴ２２０として必要な能力を軽減することが可能となり、大面積な素子としなくても済む。 （もっと読む）

【課題】高い電荷移動度を有し、大面積表示装置に対して均一な電気的特性を得ることができる薄膜トランジスタ表示板及びその製造方法を提供する。
【解決手段】絶縁基板上に形成されたゲート電極と、前記ゲート電極上に形成されたＳｉＮｘから構成された第１ゲート絶縁膜と、前記第１ゲート絶縁膜の上に形成されたＳｉＯｘから構成された第２ゲート絶縁膜と、前記ゲート電極と重畳するように形成され、チャネル部を有する酸化物半導体層と、前記酸化物半導体層及び前記ゲート電極の上部に形成されたＳｉＯｘから構成された保護膜とを含み、前記保護膜はドレイン電極拡張部を露出するコンタクトホールを含む。ここで、前記コンタクトホールは、ドレイン電極拡張部を直接的に露出する部分の保護膜が、その上部の保護膜よりさらに狭い領域を占める形状を有する。 （もっと読む）

【課題】オフ電流を低減し、特性ばらつきが抑制された多結晶半導体層をチャネル領域とする半導体装置の製造方法を提供する。
【解決手段】半導体基板の上に絶縁体層を形成する工程と、絶縁体層上に狭窄部を有する非晶質または多結晶質の半導体層を形成する工程と、半導体層上に半導体層よりも熱膨張係数の大きい絶縁体層を形成する工程と、熱処理を行う工程と、絶縁体層を除去する工程と、狭窄部の側面にゲート絶縁膜を形成する工程と、ゲート絶縁膜上にゲート電極を形成する工程と、半導体層中にソース・ドレイン領域を形成する工程と、を有することを特徴とする半導体装置の製造方法。 （もっと読む）

【課題】鮮明な多階調カラー表示の可能な発光装置及びそれを具備する電気器具を提供する。
【解決手段】画素１０４に設けられたＥＬ素子１０９の発光、非発光を時間で制御する時分割駆動方式により階調表示を行い、電流制御用ＴＦＴ１０８の特性バラツキによる影響を防ぐ。また、基板上に形成されるＴＦＴ自体も各回路又は素子が必要とする性能に併せて最適な構造のＴＦＴを配置することで、信頼性の高いアクティブマトリクス型発光装置を実現することができる。このようなアクティブマトリクス型発光装置を表示ディスプレイとして具備することで、画像品質が良く、信頼性の高い高性能な電気器具を生産することが可能となる。 （もっと読む）

【課題】 大量生産技術に対応した、チャネル領域として１つ又は複数の半導体カーボン・ナノチューブを組み込む垂直型ＦＥＴ構造体を提供する。
【解決手段】 少なくとも１つのナノチューブ１４を組み組む垂直型デバイス構造体４２を製造する方法である。各々のナノチューブ１４は、触媒パッド１０によって触媒作用が及ぼされる化学気相成長法によって成長され、誘電体材料２２のコーティング内に包み込まれる。包み込まれたナノチューブがゲート電極３０の厚さを通って垂直方向に延びるように、該包み込まれたナノチューブの周りにゲート電極を形成することによって、垂直型電界効果トランジスタを作ることができる。包み込まれたナノチューブ、及び該包み込められたナノチューブを支持する対応する触媒パッドが１つのキャパシタ・プレートを形成するように、キャパシタ構造５０を作ることができる。 （もっと読む）

【課題】オフセット構造の薄膜トランジスタを提供する。
【解決手段】ゲート電極と、それぞれゲート電極と一部重畳する第１活性領域及び第２活性領域を備える活性層と、ゲート電極と活性層との間のゲート絶縁膜と、第１活性領域とそれぞれ電気的に連結された第１ソース/ドレイン電極及び第２ソース/ドレイン電極、第２活性領域とそれぞれ電気的に連結された第３ソース/ドレイン電極及び第４ソース/ドレイン電極を備えるソース/ドレイン電極層と、を備えるが、第１ソース/ドレイン電極ないし第４ソース/ドレイン電極のいずれか二つは、ゲート電極と一部重畳し、他の二つは、ゲート電極とオフセットされており、ソース/ドレイン電極の配置は、ソース/ドレイン電極層の中心に対称である薄膜トランジスタである。 （もっと読む）

【課題】良好な特性を有し且つ微細化を実現した半導体装置とその製造方法を提供する。
【解決手段】半導体装置は、平面状シリコン層２１２上の柱状シリコン層２０８、柱状シリコン層２０８の底部領域に形成された第１のｎ^＋型シリコン層１１３、柱状シリコン層２０８の上部領域に形成された第２のｎ^＋型シリコン層１４４、第１及び第２のｎ^＋型シリコン層１１３，１４４の間のチャネル領域の周囲に形成されたゲート絶縁膜１４０、ゲート絶縁膜１４０の周囲に形成され第１の金属シリコン化合物層１５９ａを有するゲート電極２１０、ゲート電極２１０と平面状シリコン層２１２の間に形成された絶縁膜１２９ａ、柱状シリコン層２０８の上部側壁に形成された絶縁膜サイドウォール２２３、平面状シリコン層２１２に形成された第２の金属シリコン化合物層１６０、及び第２のｎ^＋型シリコン層１４４上に形成されたコンタクト２１６を備える。 （もっと読む）

【課題】液晶表示装置の製造コストの低減を図る。
【解決手段】電界効果型の薄膜トランジスタを備える液晶表示装置であって、薄膜トランジスタの半導体層に、インジウムを材料に含む透明アモルファス酸化物半導体が用いられ、半導体層は、ソース電極およびドレイン電極並びにそれらの電極線として必要な領域を含む形状に形成され、半導体層に積層されるソース・ドレイン層に、インジウムを含む金属薄膜が用いられ、ソース・ドレイン層に積層される絶縁層に、窒化珪素による絶縁膜が用いられ、薄膜トランジスタのチャネル部が、絶縁層とソース・ドレイン層とに設けられた開口部によって形成されていることを特徴とする。 （もっと読む）

【課題】トレンチ分離されたＳＯＩ基板にＩＧＢＴとその制御回路等が形成される半導体装置において、ＩＧＢＴの高耐圧化及びターンオフ特性の改善等が必要になる。
【解決手段】ダミー半導体基板１６にＮ型エピタキシャル層８を形成し、Ｎ型エピタキシャル層８にトレンチ３０を形成し、トレンチ３０側壁及びＮ型エピタキシャル層８表面にＮ型バッファ層７、次にＰ型埋め込みコレクタ層６を形成し、トレンチ３０底面及びＰ＋型埋め込みコレクタ層６上を埋め込み絶縁膜５で被覆する。埋め込み絶縁膜５上をポリシリコン膜３で被覆し、該ポリシリコン膜３と絶縁膜２を介してＰ型半導体基板１を貼り合わせた後、ダミー半導体基板１６を除去し、略同一平面状に露出するトレンチ３０底面の埋め込み絶縁膜５、Ｐ＋型埋め込みコレクタ層６、Ｎ型バッファ層７、Ｎ型ドリフト層８ａ等を具備するＳＯＩ基板を形成する。該ＳＯＩ基板にＩＧＢＴ等を形成する。 （もっと読む）

【課題】半導体装置の作製工程数を減少させること、半導体装置の歩留まりを向上させること、半導体装置の作製コストを低減することを課題とする。
【解決手段】基板上に、単結晶半導体層をチャネル形成領域に有する第１のトランジスタと、当該第１のトランジスタと絶縁層を介して分離され、酸化物半導体層をチャネル形成領域に有する第２のトランジスタと、当該単結晶半導体層及び酸化物半導体層を有するダイオードを有する半導体装置、及び、その作製方法に関する。 （もっと読む）

【課題】マスク数を増加させることなく、ブラックマスクを用いずに反射型または透過型の表示装置における画素開口率を改善する。
【解決手段】画素間を遮光する箇所は、画素電極１６７をソース配線１３７と一部重なるように配置し、ＴＦＴはＴＦＴのチャネル形成領域と重なるゲート配線１６６によって遮光することによって、高い画素開口率を実現する。 （もっと読む）

【課題】ヘテロ構造ナノワイアを有するトンネル電界効果トランジスタと集積されたナノワイアを有する相補型トンネル電界効果トランジスタの製造方法を提供する。
【解決手段】犠牲材料２１の層を有するチャネル材料３４の層を含むスタック２４を形成する工程と、チャネル材料３４の層と犠牲材料２１の層から、少なくとも１つのナノワイヤ３０を形成するために、スタック２４から材料を除去する工程と、第１ドーパント型の少なくとも１つのナノワイヤ３０中の犠牲材料２１を第１ドーパント型のヘテロ接合材料４１で置き換えて、その後に、第２ドーパント型の少なくとも１つのナノワイア中の犠牲材料を、第２ドーパント材料のヘテロ接合材料５２で置き換える工程を含み、相補型ＴＦＥＴの容易な製造が可能となる。 （もっと読む）

【課題】耐圧が高いＨＦＥＴ（Ｈｅｔｅｒｏｊｕｎｃｔｉｏｎ−ＦＥＴ）を提供する。
【解決手段】ヘテロ接合１６ａに生じる２次元電子ガスをチャネルとするＨＦＥＴ１０であって、第１半導体領域１６と、第１半導体領域１６上で第１半導体領域１６とヘテロ接合している第２半導体領域１８と、第２半導体領域１８上に形成されたソース電極２０、ドレイン電極２２及びゲート電極２４と、第１半導体領域１６と接しており、ソース電極２０と導通しているｐ型の第３半導体領域１４を有している。ゲート電極２４とドレイン電極２２の間の第２半導体領域１８の上面のうちの、ゲート電極２４に隣接する範囲の上面は、第１表面準位密度を有する第１領域４０であり、第１領域４０に隣接する範囲の上面は、第１表面準位密度より低い第２表面準位密度を有する第２領域４２である。第３半導体領域１４は、第２領域４２の下側で第１半導体領域１６に接している。 （もっと読む）

【課題】耐圧を向上させることができ、かつ半導体基板が反るのを防ぐことができる誘電体分離型半導体装置の製造方法を得る。
【解決手段】ｐ型シリコン基板１０の主面の領域４２に複数のトレンチ溝４４を形成する。ｐ型シリコン基板１０の表面を酸化して、ｐ型シリコン基板１０の主面に誘電体層１２を形成し、領域４２に厚膜誘電体層３８を形成する。ｐ型シリコン基板１０に誘電体層１２を介してｎ⁻型半導体層１４を貼り合せる。厚膜誘電体層３８の上方においてｎ⁻型半導体層１４の一部にｎ^＋型半導体領域１８を形成する。ｎ^＋型半導体領域１８から離間してｎ^＋型半導体領域１８を取り囲むようにｎ⁻型半導体層１４の一部にｐ^＋型半導体領域２０を形成する。ｎ^＋型半導体領域１８に接続された主電極２６を形成する。ｐ^＋型半導体領域２０に接続された主電極２８を形成する。ｐ型シリコン基板１０の裏面に裏面電極３２を形成する。 （もっと読む）

【課題】ソース電極（ドレイン電極）と、ゲート電極との重畳部に生じる寄生容量値を低減させても、オン電流値をほぼ維持できる新たな電極構造のトランジスタを提供することを課題の一とする。
【解決手段】トランジスタのソース電極及びドレイン電極の電極形状を櫛歯形状にすることによって寄生容量値を低減させる。また、櫛歯状電極の先端部の幅や、電極歯部間の間隔を制御することによって、電極歯部の側面から流れる曲線電流を発生させることができる。この曲線電流が、電極形状を櫛歯形状にすることにより減少する直線電流を補うため、寄生容量値を低減させても、低減させる前とほぼ変わらないオン電流値を維持させることができる。 （もっと読む）

【課題】不良を抑制しつつ微細化を達成した半導体装置の提供を目的の一とする。
【解決手段】平坦な表面上に絶縁膜を形成し、絶縁膜上にマスクを形成し、マスクにスリミング処理を行い、マスクを用いて絶縁膜にエッチング処理を行い、絶縁膜を覆うように導電膜を形成し、導電膜および絶縁膜に研磨処理を行うことにより、導電膜および絶縁膜の厚さを等しくし、導電膜をエッチングして、導電膜より厚さの小さいソース電極およびドレイン電極を形成し、絶縁膜、ソース電極、およびドレイン電極と接する酸化物半導体膜を形成し、酸化物半導体膜を覆うゲート絶縁膜を形成し、ゲート絶縁膜上の絶縁膜と重畳する領域にゲート電極を形成する。 （もっと読む）

【課題】酸化物半導体層を用い、電気特性の優れた薄膜トランジスタを備えた半導体装置
を提供することを課題の一とする。また、同一基板上に複数種類の薄膜トランジスタの構
造を作製して複数種類の回路を構成し、増加する工程数が少ない半導体装置の作製方法を
提供することを課題の一とする。
【解決手段】絶縁表面上に金属薄膜を成膜した後、酸化物半導体層を積層し、その後、加
熱処理などの酸化処理を行うことで金属薄膜の一部または全部を酸化させる。また、論理
回路などの高速動作を優先する回路と、マトリクス回路とで異なる構造の薄膜トランジス
タを配置する。 （もっと読む）