【課題】半導体装置の表示領域と駆動回路に設けられたＴＦＴの構造を機能に応じて適切なものとするとき、ｐチャネル型ＴＦＴにおいて、チャネル形成領域と、不純物領域との接合に欠陥が形成され、オフ電流が増加することを防止する。
【解決手段】表示領域に第１のｎチャネル型ＴＦＴが配置され、駆動回路に第２のｎチャネル型ＴＦＴ及びｐチャネル型ＴＦＴが配置された半導体装置であって、ｐチャネル型ＴＦＴはチャネル形成領域と、これに隣接した不純物領域を有し、不純物領域にはｎチャネル型ＴＦＴのために添加された不純物元素を含ませない。そのために、ｐチャネル型ＴＦＴのチャネル長はｎチャネル型ＴＦＴのチャネル長より短くなる。 （もっと読む）

【課題】光電流による影響が小さく、オンオフ比が高い薄膜トランジスタを提供する。
【解決手段】ボトムゲートボトムコンタクト型（コプラナ型）の薄膜トランジスタにおいて、チャネル形成領域をゲート電極と重畳させ、チャネル形成領域と、配線層と接触する第２の不純物半導体層と、の間に第１の不純物半導体層を設け、好ましくはチャネル形成領域となる半導体層と第１の不純物半導体層はゲート電極と重畳する領域で接し、第１の不純物半導体層と第２の不純物半導体層はゲート電極と重畳しない領域で接する。 （もっと読む）

【課題】微結晶シリコンをチャンネル領域として用い、コンタクト歩留まりを向上させ、良好な特性を備えるトランジスタを有するトランジスタ基板及びその製造方法を提供する。
【解決手段】トランジスタ１００は、基板１１と、ゲート電極１１２と、ゲート絶縁膜１１３と、第１の半導体層１１４と、第２の半導体層１１５と、ストッパ膜１１６と、オーミックコンタクト層１１７、１１８と、ドレイン電極１１９と、ソース電極１２０と、を備える。微結晶シリコンを用いた第１の半導体層１１４上に第２の半導体層１１５を積層させた上で、第１の半導体層１１４及び第２の半導体層１１５の側面でオーミックコンタクト層１１７、１１８とコンタクトを取ることにより、コンタクト歩留まりを向上させ、良好な特性を備えるトランジスタを有するトランジスタ基板及びその製造方法を提供することができる。 （もっと読む）

【課題】しきい値電圧の制御にチャネルドープ法を用いて行う場合、活性層に不純物を導入するため、必然的にこの不純物起因のバルク結晶欠陥や、半導体層と絶縁層の界面凖位を生じさせてしまう。この結果、ＴＦＴ特性、特に電界効果型移動度を悪化させる原因となる。
【解決手段】基板上に形成された電極上に設けられた第１の絶縁層の応力と膜厚の積と、第１の絶縁層上に設けられた引張り応力を有する結晶質半導体膜からなる活性層の応力と膜厚の積と、活性層上に設けられた第２の絶縁層の応力と膜厚の積を適当な大きさに設定することでしきい値電圧を制御する。 （もっと読む）

【課題】閾値電圧シフトが小さく、かつオン特性に優れた薄膜トランジスタ、及びその製造方法を提供する。
【解決手段】本発明に係る薄膜トランジスタの製造方法は、ゲート電極２、ゲート絶縁膜３、第１の半導体層１０、オーミックコンタクト層として機能する第２の半導体層、ソース電極５及びドレイン電極６をこの順に形成する工程を備え、第１の半導体層１０を形成する工程は、実質的にイントリンシックな微結晶シリコン層からなる微結晶層１１を形成し、少なくともソース電極５、ドレイン電極６と対向配置される領域に、微結晶層１１ａの表面の結晶欠陥を低減するように、低濃度のＰ（リン）が添加された非晶質シリコン層からなる欠陥修復層１２ａを形成し、その後、実質的にイントリンシックな非晶質シリコン層からなる非晶質層１３ａを形成する。 （もっと読む）

いくつかの実施例は、半導体デバイスを提供する方法を含む。当該方法は、
（ａ）フレキシブル基板を提供する段階、（ｂ）フレキシブル基板上に少なくとも１つの材料層を堆積させる段階であって、そのフレキシブル基板上の少なくとも１つの材料層の堆積は、少なくとも１８０℃の温度で生じる、段階、および（ｃ）金属層とａ−Ｓｉ層との間に拡散バリアを提供する段階を含む。他の実施例も本願において開示される。
（もっと読む）

【課題】電界効果型トランジスタの製造工程の簡略化が図れる電界効果型トランジスタの製造方法、電界効果型トランジスタ、及び表示装置の製造方法を提供する。
【解決手段】本実施の形態のトップコンタクト型の電界効果型トランジスタ１０の製造方法によれば、半導体層形成工程で形成した活性層１８上に、防護層２２を形成した後に、該防護層２２上にフォトレジスト膜を形成して露光工程においてパターン状に露光する。そして、次の現像工程において、アルカリ性現像液を用いて、上記露光工程を経たフォトレジスト膜３０を現像してレジストパターン３０Ｂ’を形成すると共に、防護層２２における該レジストパターン３０Ｂ’から露出している領域２２Ａを除去して防護層２２のエッチングを行なう。 （もっと読む）

【課題】有機トランジスタの導電特性を改良し、高強度の電流を得られるようにする。
【構成】ソース電極６及びドレイン電極８間の半導体層１０中に、導電性チャンネルに近接し、又は電気絶縁層２０及び前記半導体層１０に対して、ゲート電極２２の反対側に位置する圧電層２３を備え、該圧電層２３は、前記ソース電極６及びドレイン電極８から、及び前記半導体層１０から絶縁されている。 （もっと読む）

【課題】可撓性を有する電子デバイスを、素子の劣化を防いで簡易に且つ短時間で製造することができる電子デバイスの製造方法を提供する。
【解決手段】支持基板１２上に、特定の刺激によって発泡する発泡材を含む剥離層１４を形成する工程と、前記剥離層上に電子デバイスを構成する素子を含む構造体１１を形成する工程と、前記剥離層に前記特定の刺激を加えることにより該剥離層に含まれる前記発泡材を発泡させ、該剥離層を介して前記構造体を前記支持基板から剥離させる工程と、を有する電子デバイス１０の製造方法。好ましくは、発泡材として熱膨張性マイクロカプセル１５を用いる。 （もっと読む）

【課題】本発明の目的は、酸化物半導体を用いた薄膜トランジスタにおいて、酸化物半導体の、半導体特性（移動度、ｏｎ／ｏｆｆ、Ｖｇ（ＯＮ））を向上させ、ばらつきを低減させて、生産効率が向上した製造方法を提供することであり、また、この酸化物半導体を用いた半導体素子、薄膜トランジスタを提供することにある。
【解決手段】金属塩を含有する半導体前駆体層に加熱処理を行って金属酸化物半導体を形成する金属酸化物半導体の製造方法において、加熱時の昇温速度が１〜１００℃／分であることを特徴とする金属酸化物半導体の製造方法。 （もっと読む）

【課題】ソース・ドレイン電極形成時の活性層へのダメージを抑制するとともに、製造工程の簡略化を図ることが可能な薄膜トランジスタ及びその製造方法を提供する。
【解決手段】導電層５０をエッチングによってパターニングすることにより、活性層１８に接触するソース電極２０及びドレイン電極２２を形成するとともに、ソース電極２０とドレイン電極２２を除いた部分にソース電極２０及びドレイン電極２２よりも厚みが薄い導電層を第１保護薄膜５６として残存させる工程と、第１保護薄膜５６を半導体又は絶縁体に化学変化させて第２保護薄膜２４を得る工程と、を含む薄膜トランジスタの製造方法を採用する。 （もっと読む）

【課題】オン電流が大きく、かつ電気的特性のばらつきが小さな薄膜トランジスタおよびその製造方法を提供する。
【解決手段】周辺ＴＦＴ１１０のチャネル層１４１を形成するシリコンの結晶粒径は、微結晶シリコンによって形成されているので、閾値電圧のばらつきをある程度抑えながら、オン電流を大きくすることができる。しかし、多結晶シリコンからなるチャネル層を有する周辺ＴＦＴと比べて、小さなオン電流しか流すことができない。そこで、周辺ＴＦＴ１１０のゲート電極１２５と対向する窒化シリコン膜１８０の表面に、さらにゲート電極１９５を形成する。この結果、チャネル層３４１を流れるオン電流は、２つのゲート電極１２５、１９５によって制御されるので、オン電流の不足分を補うことができる。 （もっと読む）

【課題】酸化物半導体層に酸素を供給しやすく、良好なトランジスタ特性を回復させることが可能な薄膜トランジスタおよびこれを備えた表示装置を提供する。
【解決手段】ＴＦＴ２０のソース電極２５Ｓおよびドレイン電極２５Ｄに、酸化物半導体層２３を露出させる開口部２７を設ける。ＴＦＴ２０形成後に酸素アニールをする際に、開口部２７から、酸化物半導体層２３に酸素を供給しやすくし、良好なトランジスタ特性を回復させる。また、ソース電極２５Ｓおよびドレイン電極２５Ｄを、酸化物半導体層２３を露出させる溝により、チャネル幅方向に分割するようにしてもよい。あるいは、ソース電極２５Ｓまたはドレイン電極２５Ｄのチャネル保護層２４に重なる辺に対向する辺に沿って、酸化物半導体層２３がソース電極２５Ｓまたはドレイン電極２５Ｄの端から露出しているはみ出し領域を設けてもよい。 （もっと読む）

【課題】酸化物半導体層を含む薄膜トランジスタにおいて、信頼性を向上させることが可能な薄膜トランジスタを提供する。
【解決手段】シリコン酸化膜またはシリコン酸窒化膜からなるゲート絶縁膜２２２を、酸化物半導体層２３に対応する領域において、この酸化物半導体層２３と接するように選択的に形成する。ゲート絶縁膜２２２と酸化物半導体層２３との間で良好なデバイス界面が形成され、酸化物半導体層２３での格子欠陥の形成を抑制することができる。また、シリコン窒化膜からなるゲート絶縁膜２２１上において、酸化物半導体層２３の上面および側面とゲート絶縁膜２２２の側面とが、ソース・ドレイン電極２５およびチャネル保護膜２４によって覆われているようにする。酸化物半導体層２３への水分等の混入が抑えられ、酸化物半導体層２３での水分の吸着を抑制することができる。 （もっと読む）

【課題】酸化物半導体層を含む薄膜トランジスタにおいて、信頼性を向上させることが可能な薄膜トランジスタを提供する。
【解決手段】ゲート絶縁膜２２上において、酸化物半導体層２３の上面および側面が、ソース・ドレイン電極２５およびチャネル保護膜２４によって覆われているようにする。これにより、酸化物半導体層２３への水分等の混入が抑えられ、酸化物半導体層２３での水分の吸着を抑制することができる。なお、ゲート絶縁膜２２１，２２２としては、水分等に対してバリア性の高い酸化アルミニウム膜やシリコン窒化膜層を用いるようにするのが好ましい。 （もっと読む）

【課題】酸化物半導体薄膜、特に、前駆体から熱変換され形成される酸化物半導体薄膜を有する薄膜トランジスタの製造方法において、半導体特性の向上およびその安定性が向上した生産効率の高い薄膜トランジスタを提供する。
【解決手段】基体３１０上に、ゲート電極３０２、ゲート絶縁膜３０３、酸化物半導体薄膜３０６を有する薄膜トランジスタの製造方法において、ゲート絶縁膜３０３が大気圧プラズマ法により形成されることを特徴とする薄膜トランジスタの製造方法。 （もっと読む）

【課題】遮断周波数の高い電界効果型トランジスタを提供する。
【解決手段】酸化物を含む半導体層、及び半導体層の保護層を有し、前記半導体層の、下記Ａ又はＢに対するエッチングレートが、酸化ケイ素のエッチングレートの２分の１以下である、電界効果型トランジスタ。
Ａ：１０質量％の弗化水素酸を含むウェットエッチング液
Ｂ：１５質量％の弗化アンモニウムを含むウェットエッチング液 （もっと読む）

【課題】ノーマリーオフのＴＦＴ特性を示す酸化物半導体膜を含む薄膜トランジスタ、及びその製造方法を提供する。
【解決手段】酸化インジウムと、酸化ランタン、酸化ネオジム、酸化サマリウム、酸化ユウロピウム、酸化ガドリニウム、酸化テルビウム、酸化ジスプロシウム、酸化ホルミウム、酸化エルビウム、酸化ツリウム及び酸化イッテリビウムからなる群から選ばれた１種又は２種以上の酸化物をＭ_２Ｏ_３としたときに、原子比Ｍ／（Ｉｎ＋Ｍ）の値が、０．１以上０．４以下で含む酸化物半導体膜を含む薄膜トランジスタ。 （もっと読む）

【課題】ＴＦＴ−ＬＣＤアレイ基板及びその製造方法に関する。
【解決手段】ＴＦＴ−ＬＣＤアレイ基板の製造方法であって、基板にゲート金属層薄膜を堆積し、ゲート電極とゲート・ラインとのパターンが含まれたパターンを形成するステップ１と、前記ステップ１を完成した基板にゲート絶縁層薄膜と、半導体層薄膜と、ＴＦＴチャネル部分の半導体層がエッチングされることを防止する阻止層薄膜とを堆積し、ゲート絶縁層と、半導体層と、阻止層とのパターンが含まれたパターンを形成するステップ２と、前記ステップ２を完成した基板にオーミック接触層薄膜と、透明導電層薄膜と、ソース・ドレイン金属層薄膜と、パッシベーション層薄膜とを堆積し、オーミック接触層と、画素電極と、データ・ラインと、ソース電極と、ドレイン電極と、パッシベーション層とのパターンが含まれたパターンを形成するステップ３と、を備える。 （もっと読む）

【課題】表示装置の高精細化に伴い、画素数が増加し、ゲート線数、及び信号線数が増加する。ゲート線数、及び信号線数が増加すると、それらを駆動するための駆動回路を有するＩＣチップをボンディング等により実装することが困難となり、製造コストが増大するという問題がある。
【解決手段】同一基板上に画素部と、画素部を駆動する駆動回路とを有し、駆動回路の少なくとも一部の回路を、上下をゲート電極で挟んだ酸化物半導体を用いた薄膜トランジスタで構成する。酸化物半導体とその上に設けられるゲート電極の間にはチャネル保護層を設ける。同一基板上に画素部及び駆動回路を設けることによって製造コストを低減する。 （もっと読む）