フレキシブル半導体デバイスを高温で提供する方法およびそのフレキシブル半導体デバイス
いくつかの実施例は、半導体デバイスを提供する方法を含む。当該方法は、
(a)フレキシブル基板を提供する段階、(b)フレキシブル基板上に少なくとも1つの材料層を堆積させる段階であって、そのフレキシブル基板上の少なくとも1つの材料層の堆積は、少なくとも180℃の温度で生じる、段階、および(c)金属層とa−Si層との間に拡散バリアを提供する段階を含む。他の実施例も本願において開示される。
(a)フレキシブル基板を提供する段階、(b)フレキシブル基板上に少なくとも1つの材料層を堆積させる段階であって、そのフレキシブル基板上の少なくとも1つの材料層の堆積は、少なくとも180℃の温度で生じる、段階、および(c)金属層とa−Si層との間に拡散バリアを提供する段階を含む。他の実施例も本願において開示される。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、一般に、フレキシブル基板上で半導体を加工処理する方法に関し、より詳しくは、フレキシブル基板上で半導体を高温で加工処理する方法、および、その方法により形成された半導体デバイスに関する。
【背景技術】
【0002】
関連出願に対するクロスリファレンス
本願は、2009年5月29日に出願された米国仮出願番号61/182,464、および、2009年7月30日に出願された米国仮出願番号61/230,051に基づく利益を主張する。本願は、2008年12月2日に出願された米国仮出願番号61/119,303に基づく優先権を主張して2009年11月30日に出願されたPCT出願番号PCT/US09/66114の一部係属出願である。さらに本願は、2008年12月2日に出願された米国仮出願番号61/119,248に基づく優先権を主張して2009年11月30日に出願されたPCT出願番号PCT/US09/66111の一部係属出願である。さらに本願は、2008年12月2日に出願された米国仮出願番号61/119,217に基づく優先権を主張して2009年12月1日に出願されたPCT出願番号PCT/US09/66259の一部係属出願である。
米国仮出願番号61/182,464、米国仮出願番号61/230,051、PCT出願番号PCT/US09/66114、米国仮出願番号61/119,303、PCT出願番号PCT/US09/66111、米国仮出願番号61/119,248、PCT出願番号PCT/US09/66259、および米国仮出願番号61/119,217は、リファレンスとしてここに組み込まれる。
【0003】
連邦政府が後援する研究または開発に関するステートメント
合衆国政府は、本発明について無償実施権(paid−up license)を有すると共に、陸軍研究所(Army Research Lab)による許可/契約番号W911NF−04−2−0005の条件によって提供されるような合理的な条件に基づいて他人に実施権を設定することを、限られた状況下で特許権者に要求する権利を有する。
【0004】
電子産業において、フレキシブル基板は、電子回路用ベースとして急速に普及しつつある。フレキシブル基板には、多様な材料(例えば、無数にあるプラスチックのいずれか)が含まれる。ひとたび所望の電子コンポーネントまたは回路がフレキシブル基板の表面上に形成されると、そのフレキシブル基板は、最終製品に装着されるか、あるいは、さらなる構造内に組み込まれる。このような製品または構造の代表的な例としては、フラットパネル・ディスプレイ、小売店において様々な商品に付されるRFID(無線周波数識別)タグ、様々なセンサ等がある。
【0005】
したがって、当技術分野において必要とされることは、例えば、電気的特性の改善(例えば、パラメータ特性および/またはライフタイムの改善)、ならびに、反り、曲がり、および/または歪みの減少等を考慮に入れて、フレキシブル基板上に半導体デバイスを作成するためのプロセスを開発することである。
【図面の簡単な説明】
【0006】
実施例に関する記述をより解り易くするために、以下の図面が提供される。
【図1】第1の実施例に従って、半導体デバイスを提供する方法の一例を示す。
【図2】第1の実施例に従って、フレキシブル基板を提供する手順の一例を示す。
【図3】第1の実施例に従って、フレキシブル基板を準備する工程の一例を示す。
【図4】第1の実施例に従って、フレキシブル基板の一例の平面図を示す。
【図5】第1の実施例に従って、図4のフレキシブル基板を保護テンプレートに取り付けた後のフレキシブル基板アセンブリの一例の部分断面図を示す。
【図6】第1の実施例に従って、キャリア基板をフレキシブル基板アセンブリに結合した後の図5のフレキシブル基板アセンブリの一例の部分断面図を示す。
【図7】第1の実施例に従って、図5のフレキシブル基板アセンブリを加工処理する工程の一例を示す。
【図8】第1の実施例に従って、フレキシブル基板アセンブリをカットした後の図5のフレキシブル基板アセンブリの一例の断面図を示す。
【図9】第1の実施例に従って、アラインメント・タブを除去した後の図5のフレキシブル基板アセンブリの一例の断面図を示す。
【図10】第1の実施例に従って、フレキシブル基板アセンブリから保護材料を除去した後の図5のフレキシブル基板アセンブリの一例の断面図を示す。
【図11】第1の実施例に従って、半導体要素を提供する手順の一例を示す。
【図12】第1の実施例に従って、1またはそれ以上の第1半導体要素を提供する工程の一例を示す。
【図13】第1の実施例に従って、ゲート金属層を提供した後の半導体デバイスのデバイス形成領域の一例の断面図を示す。
【図14】第1の実施例に従って、ゲート金属層を提供した後の半導体デバイスのゲート接触形成領域の一例の断面図を示す。
【図15】第1の実施例に従って、アクティブ・スタックを提供した後の図13の半導体デバイスのデバイス形成領域の一例の断面図を示す。
【図16】第1の実施例に従って、アクティブ・スタックを提供した後の図14の半導体デバイスのゲート接触形成領域の一例の断面図を示す。
【図17】第1の実施例に従って、メサ・パッシベーション層を提供した後の図13の半導体デバイスのデバイス形成領域の一例の断面図を示す。
【図18】第1の実施例に従って、メサ・パッシベーション層を提供した後の図14の半導体デバイスのゲート接触形成領域の一例の断面図を示す。
【図19】第1の実施例に従って、1またはそれ以上のポスト・メサ・パッシベーション層のエッチングを行なった後の図13の半導体デバイスのデバイス形成領域の一例の断面図を示す。
【図20】第1の実施例に従って、1またはそれ以上のポスト・メサ・パッシベーション層のエッチングを行なった後の図14の半導体デバイスのゲート接触形成領域の一例の断面図を示す。
【図21】第1の実施例に従って、1またはそれ以上の接触要素を提供した後の図13の半導体デバイスのデバイス形成領域の一例の断面図を示す。
【図22】第1の実施例に従って、1またはそれ以上の接触要素を提供した後の図14の半導体デバイスのゲート接触形成領域の一例の断面図を示す。
【図23】第1の実施例に従って、第1誘電材料を提供する工程の一例を示す。
【図24】第1の実施例に従って、ベース誘電材料、第1誘電材料、および第2誘電材料をエッチングした後の図13の半導体デバイスのデバイス形成領域の一例の断面図を示す。
【図25】第1の実施例に従って、第2金属層およびITO層を提供した後の図13の半導体デバイスのデバイス形成領域の一例の断面図を示す。
【図26】第1の実施例に従って、窒化ケイ素層を提供した後の図13の半導体デバイスのデバイス形成領域の一例の断面図を示す。
【図27】第2の実施例に従って、フレキシブル基板を平坦化する方法の一例を示す。
【図28】第2の実施例に従って、図27の方法による半導体デバイスの一例の断面図を示す。
【図29】第1の実施例に従って、半導体デバイスの一部の平面図を示す。
【図30】基板の誘電材料の厚さ対スピン速度のグラフを示す。
【0007】
実施例を単純かつ明瞭にするために、図面は一般的な構築方法を示し、また、周知の特徴および技術に関する記述および詳細は、本発明を必要以上に不明瞭にしないために省略される場合がある。さらに、図面中の要素は、必ずしも同一寸法で描かれていない。例えば、本発明の実施例をよりよく理解できるように、図中のいくつかの要素の寸法は、他の要素に比べて誇張される場合がある。異なる図中の同一の参照番号は、同一の要素を示す。
【0008】
明細書および請求項において、用語「第1」、「第2」、「第3」、「第4」および同種の用語が、類似する要素を識別するために使用される場合があるが、これらは、必ずしも特定の連続する順序または時系列を示すものではない。当該用語は、適切な状況下で置換可能であり、したがって、ここに記述された実施例は、例えば、ここに図示され、または記述された以外の順序で動作可能であると解される。さらに、用語「含む」、「有する」およびそれらのあらゆるバリエーションは、排他的ではない包含を含むと解され、したがって、列挙されたエレメントを構成する工程、方法、システム、物品、装置、または機器は、必ずしもそれらの要素に制限されないが、このような工程、方法、システム、物品、装置、または機器について明白には列挙されず、あるいは固有でない他の要素が含まれる場合がある。
【0009】
明細書および請求項において、用語「左」、「右」、「前」、「後」、「上」、「底」、「上方」、「下方」および同種の用語が、永久的な相対的地位について記述するためではなく、記述的な目的のために使用される場合がある。このように使用される用語は、適切な状況下で置換可能であり、したがって、ここに記述された本発明の実施例は、例えば、これらの図示または記述された方向以外の方向でも動作可能であると理解される。
【0010】
用語「結合」、「結合された」、「結合する」、「結合している」および同種の用語は広く解釈されるべきであり、2またはそれ以上の要素または信号が、電気的、機械的、および/または他の方法によって接続することを意味する。すわなち、2またはそれ以上の電気要素が、共に電気的に結合されるが機械的または他の方法によって結合されない場合、2またはそれ以上の機械要素が、共に機械的に結合されるが電気的または他の方法によって結合されない場合、2またはそれ以上の電気要素が、共に機械的に結合されるが電気的または他の方法によって結合されない場合がある。結合(単に機械的であるか、単に電気的であるか等を問わず)している時間は、例えば永久的または瞬間的のような、あらゆる時間の長さを含む。
【0011】
電気的な「結合」および同種の用語は広く解釈されるべきであり、その電気的信号が、パワー信号、データ信号、および/または他のタイプの電気的信号、あるいはそれらの組合せであるかどうかを問わず、あらゆる電気的信号に関する結合を含む。機械的な「結合」および同種の用語も広く解釈されるべきであり、あらゆるタイプの機械的結合を含む。用語「結合された」および同種の用語の近くに、用語「取外し可能に」およびの同種の用語が無い場合であっても、当該結合等が、取外し可能であること、あるいは、取外し不可能であることを意味するものではない。
【発明を実施するための形態】
【0012】
いくつかの実施例は、半導体デバイスを提供する方法を含む。本方法は、(a)フレキシブル基板を提供する段階、(b)フレキシブル基板上に少なくとも1つの材料層を堆積させる段階(当該フレキシブル基板上への少なくとも1つの材料層の堆積は、少なくとも摂氏180度(180℃)の温度で生じる)、および(c)金属層とアモルファス・シリコン層との間に拡散バリアを提供する段階を含む。
【0013】
他の実施例では、半導体デバイスを提供する方法は、(a)キャリア基板を提供する段階、(b)平坦化されたフレキシブル基板を提供する段階、(c)フレキシブル基板にキャリア基板を結合する段階、(d)フレキシブル基板上にゲート金属層を堆積させる段階、(e)ゲート金属層上に1またはそれ以上のシリコン含有層を堆積させる段階(当該堆積温度は少なくとも180℃に達する)、(f)1またはそれ以上のシリコン含有層上に、1またはそれ以上の接触要素を堆積させる段階(当該1またはそれ以上の接触要素は拡散バリアを有する)、(g)1またはそれ以上の接触要素上に第1誘電材料を堆積させる段階(当該第1誘電材料は有機シロキサンをベースとした誘電材料を含む)、(h)第1誘電材料上に第2誘電材料を堆積させる段階(当該第2誘電材料は窒化ケイ素を含む)、および(i)第1誘電材料、第2誘電材料、フレキシブル基板、キャリア基板、ゲート金属層、1またはそれ以上のシリコン含有層、および1またはそれ以上の接触要素をベーキングする段階(当該ベーキング温度は少なくとも200℃に達する)を含む。
【0014】
他の実施例は、半導体デバイスを含む。半導体デバイスは、(a)フレキシブル基板、(b)フレキシブル基板上の金属ゲート層、(c)窒化ケイ素ゲート誘電体上のアモルファス・シリコン層(当該アモルファス・シリコン層は少なくとも180℃の温度の工程中に堆積される)、(d)N+アモルファス・シリコン層、(e)金属層、および(f)拡散バリア(拡散バリアは、金属層とN+アモルファス・シリコン層との間に位置する)を含む。
【0015】
ここで使用される用語「反り(bowing)」とは、基板の上面および底面に対して平行な中心面または主表面の周りの基板の湾曲を意味する。ここで使用される用語「ワーピング(warping)」とは、基板の上面および底面に対して垂直なZ軸または主表面に関する基板表面の線形の変位を意味する。ここに使用される用語「歪み(distortion)」とは、基板の水平面(すなわち、基板の上面および底面に対して平行なx−y面または主表面)の変位を意味する。例えば、歪みには、基板のx−y面における収縮および/または基板のx−y面における拡張が含まれる。
【0016】
ここで使用される用語「CTE適合材料(CTE matched material)」とは、参照材料の熱膨張率(CTE)との相違が約20%未満であるCTEを有する材料を意味する。CTEの相違は、約10%未満、約5%未満、約3%未満、または約1%未満であることが好ましい。ここで使用される用語「研磨する(polish)」とは、表面をラッピングおよびポリシングすること、または、表面をラッピングすることのみを意味する。
【0017】
ここで図面に移り、図1は、第1の実施例に従って、半導体デバイスを提供する方法100の一例を示す。同一または異なる実施例において、方法100は、フレキシブル基板上に薄膜トランジスタを提供する方法であると考えることができる。方法100は単なる典型例であり、ここに示された実施例に制限されない。方法100は、ここには特に記載されていない、あるいは、記載されている多くの異なる実施例または実例において用いることができる。
【0018】
方法100は、フレキシブル基板を提供する手順110を含む。図2は第1の実施例に従って、フレキシブル基板を提供する手順110を示すフローチャートである。
【0019】
手順110は、フレキシブル基板を供給する工程211を含む。ここで使用される用語「フレキシブル基板」とは、その形状を容易に順応させることができる可撓性材料を含む独立した基板を意味する。いくつかの実施例では、工程211は、低い弾性係数を有するフレキシブル基板を供給する段階を含む。例えば、低い弾性係数は、約5ギガパスカル(GPa)未満の弾性係数であると考えられる。
【0020】
多くの例において、フレキシブル基板はプラスチック基板である。例えば、フレキシブル基板は、ポリエチレン・ナフタレート(PEN)、ポリエチレン・テレフタレート(PET)、ポリエーテルスルフォン(PES)、ポリイミド、ポリカーボネート、環状オレフィン・コポリマ、または液晶ポリマを含む。
【0021】
多くの例において、フレキシブル基板は、フレキシブル基板の1またはそれ以上の面にコーティングを含む。コーティングは、フレキシブル基板の引掻抵抗を改善し、および/または、アウトガスまたは基板表面上のオリゴマ結晶を防止する。さらに、コーティングによって、それが施されたフレキシブル基板の面を平坦化することができる。さらに、コーティングによって、歪みが減少する。いくつかの例では、コーティングは、電気的装置が製作されるフレキシブル基板の面にのみ施される。他の例では、コーティングは、フレキシブル基板の両面に施される。様々な実施例では、フレキシブル基板は、予め平坦化されて提供される。例えば、フレキシブル基板は、日本国東京の帝人デュポンフィルム社から「planarized Teonex(登録商標)Q65」という商品名で販売されているPEN基板がある。他の実施例では、フレキシブル基板は、提供された後に平坦化される。例えば、方法2700(図27)は、基板を平坦化する方法を提供する。
【0022】
プラスチック基板の厚さは、約25マイクロメートル(μm)から約300μmの範囲内である。同一または異なる実施例では、フレキシブルまたはプラスチック基板の厚さは、約100μmから約200μmの範囲内である。
【0023】
いくつかの例では、フレキシブル基板は、ペーパーカッタまたはセラミックはさみを使用して、プラスチック材料のロールからプラスチック基板のシートをカットすることにより提供される。様々な例では、プラスチック基板をカットした後、カットされたシートは窒素ガン(nitrogen gun)でブロー・クリーニングされる。手順110のいくつかの実施例では、カット工程またはブロー工程の一方または両方は、工程211の一部として行われる代わりに、下記の工程212の一部として行われる。
【0024】
図2の手順110は、フレキシブル基板を準備する工程212へ続く。図3は、第1の実施例に従って、フレキシブル基板を準備する工程212のフローチャートを示す。
【0025】
図2の工程212は、フレキシブル基板をベーキングする作業330を含む。フレキシブル基板をベーキングすることにより、方法100(図1)において後に浸出する可能性のある、フレキシブル基板中のオリゴマおよび他の化学物質の放出を促すことができる。
【0026】
いくつかの例では、フレキシブル基板は、真空ベーキング工程を用いてベーキングが行われる。例えば、フレキシブル基板が収容されたオーブン内の温度は、約2〜3時間かけて摂氏約160度(℃)から約200℃に上げられる。フレキシブル基板は、約160℃から約200℃の温度、および、約1ミリトル(mTorr)から約10mTorrの圧力で1時間ベーキングが行われる。その後、オーブン内の温度は、約90℃から約115℃の間に下げられ、フレキシブル基板はさらに約8時間ベーキングが行われる。他のベーキング工程が使用されてもよい。ベーキング工程が完了した後、フレキシブル基板は、燃焼されたあらゆる残留物または化学物質が拭きとられクリーンにされる。
【0027】
続いて、図3の工程212は、保護テンプレートを提供する作業331を含む。保護テンプレートは、フレキシブル基板を配置するためのガイドとしての役割のみならず、フレキシブル基板と、様々な加工機器のローラおよび/または操作機構との間の保護層としての役割の両方を果たす。いくつかの例では、保護テンプレートは、1枚のマイラまたは任意の安価なプラスチックである。
【0028】
保護テンプレートは、50μmから15mmの厚さであり、約0.5m(メートル)から約1.5mの長さにカットされる。様々な実施例では、作業331の一部として、保護テンプレートは半分に折り畳まれ、折り目を固定するためにローラ(例えば、ホット・ロール・ラミネータ)に通される。キャリア基板のライン・トレースも、作業331の一部として保護シートの裏面に形成することができる。さらに、保護テンプレートは、保護テンプレートを平坦にするために、約90℃から約110℃で約5分から約10分間ベーキングされる。
【0029】
図3の工程212は、フレキシブル基板の第1表面の少なくとも一部分に保護材を貼付する作業332に続く。いくつかの実施例では、保護材は、フレキシブル基板の平坦化された表面の少なくとも一部分上に貼付される。いくつかの例では、保護材は、フレキシブル基板の一部分に貼付されない。
【0030】
保護材は、スクラッチを防止すると共に、接着剤がフレキシブル基板の平坦化された表面を覆うことを防止するので、その結果、欠陥が減少する。いくつかの例では、保護材として、ブルー・ロー・タック・テープ(例えば、Semiconduntor Equipment Corporation製、部品番号18133−7.50)またはマイラが使用される。保護材は、約25μmから約100μmの厚さである。例えば、保護材は、約70μmの厚さである。いくつかの例では、保護材は、保護材とフレキシブル基板との間の気泡を除去するために、フレキシブル基板の平坦化された表面上に保護材をローリングさせることによって貼付される。
【0031】
続いて、図3の工程212は、フレキシブル基板および保護材をウエハの形状にカットする作業333を含む。ウエハの形状をフレキシブル基板(もし平坦化された面があれば、その面を上にして)および/または保護材にプレスするために、パンチ・カット・テンプレートを使用してもよい。一実施例では、パンチ・カット・テンプレートは、保護材およびフレキシブル基板に、一時的または永久的なインプレッションを同時に作成するために使用される。
【0032】
もし、パンチ・カット・テンプレートのプレスによってフレキシブル基板が完全に切り離されると、プレス・カットによってフレキシブル基板上のコーティング内にクラックが生じ、それがフレキシブル基板の全体に広がるので、そのフレキシブル基板は廃棄物となってしまう。そこで、プレスを使用してフレキシブル基板および/または保護材にウエハの形状の輪郭が描かれた後、フレキシブル基板および保護材が一緒に同時にカットされる。いくつかの例では、フレキシブル基板および保護材は、パンチ・カット・テンプレートによって形成されたインプレッションから約1ミリメートル外側を、セラミックはさみを用いてカットされる。
【0033】
いくつかの例では、フレキシブル基板は、フレキシブル基板および保護材内にウエハの形状から伸びるタブを含む。タブは、図2の工程217において、フレキシブル基板がラミネータを通って移動するときに、フレキシブル基板をキャリア基板に整合させるために使用される。図4は、第1の実施例に従って、フレキシブル基板450の平面図を示す。フレキシブル基板450は、ボディ452およびタブ451を含む。多くの例では、ボディ452は、円形である。図4には示されないが、保護材は、フレキシブル基板450の上に位置し、同様の形状をしたタブを含む。一実施例では、タブは、パンチ・カット・テンプレートの一部として存在せず、フレキシブル基板および保護材からフリーハンドまたはフリースタイルでカットされる。
【0034】
図3を参照して、図3の工程212は、フレキシブル基板をクリーニングする作業334へ続く。いくつかの例では、フレキシブル基板の第2面または平坦化されていない面(すなわち保護材の無い面)は、あらゆるオリゴマ、他の化学物質、またはパーティクルを除去するためにカラ拭きされる。その後、保護材を有するフレキシブル基板の平坦化された面は、窒素ガンでブロー・クリーニングされる。他の例では、両面がカラ拭きおよび/またはブロー・クリーニングされる。
【0035】
次に、図3の工程212は、フレキシブル基板を保護テンプレートに整合させる作業335を含む。いくつかの例において、タブを具備したウエハの形状を有するフレキシブル基板は、作業331において保護テンプレート上に描写または形成されたキャリア基板のライン・トレースに整合される。キャリア基板のライン・トレースは、一般に、フレキシブル基板のウエハの形状よりもわずかに大きい。
【0036】
続いて、図3の工程212は、フレキシブル基板を保護テンプレートに結合する作業336を含む。いくつかの実施例では、フレキシブル基板は、フレキシブル基板のタブの部分を保護テンプレートに付着させることにより、保護テンプレートに付着する。例えば、1片の両面テープによって、フレキシブル基板のタブが保護テンプレートに結合される。いくつかの例では、保護材の一部が剥離されてタブから除去され、そして、両面テープが、フレキシブル基板のタブの露出した部分に結合される。いくつかの例では、保護材の一部はピンセットを使用して剥離され、さらにセラミックはさみを使用して保護テンプレートからカットされる。他の例では、図3の作業332において、保護材は、両面テープが接着されるタブの部分に貼付されないので、保護材の一部を剥離または除去する必要はない。
【0037】
フレキシブル基板を保護テンプレートに結合した後、保護テンプレートがフレキシブル基板の上で折り畳まれる。図5は、第1の実施例に従って、フレキシブル基板450を保護テンプレート555に付着させた後のフレキシブル基板アセンブリ540の部分断面図を示す。この例では、テープ556が、フレキシブル基板450および保護テンプレート555に結合される。前述したように、保護材553はフレキシブル基板450に結合される。
【0038】
いくつかの例では、フレキシブル基板の1つの面のみが保護テンプレートに付着する。他の例において、フレキシブル基板の両側が保護テンプレートに付着する。
【0039】
次に、図3の工程212は、フレキシブル基板、保護材、および保護テンプレートをラミネートする作業337を含む。フレキシブル基板および保護材は、半分に折られて2枚になった保護テンプレートの間に位置する。フレキシブル基板、保護材、および保護テンプレートは、保護材と保護テンプレートとの間、および、保護材とフレキシブル基板との間の気泡を除去するために、ホット・ロール・ラミネータを使用してラミネートされる。いくつかの例では、フレキシブル基板および保護テンプレートは、ガイド・シート(例えば、Lexan(登録商標)ガイド・シート)上に載置され、ホット・ロール・ラミネータに送り込まれる。例えば、フレキシブル基板および保護材のタブが、最初にラミネータに送り込まれる。フレキシブル基板および保護テンプレートは、120kPa(キロパスカル)から約160kPaの圧力、および、約90℃から約110℃の温度でラミネートされる。ラミネート速度は、毎分約1メートルから約2メートルである。
【0040】
フレキシブル基板および保護テンプレートをラミネートした後、工程212は完了する。図2を参照して、図2の手順110は、キャリア基板を提供する工程213を含む。多くの実施例では、キャリア基板は、6,8,12,または18インチのウエハまたはパネルである。いくつかの実施例では、キャリア基板は、370mm×470mmのパネルである。
【0041】
キャリア基板は、第1表面、および第1表面の反対側の第2表面を含む。いくつかの例では、第1表面および第2表面の少なくとも1つが研磨される。フレキシブル基板と連続して結合されていない表面を研磨することによって、キャリア基板をハンドリングするための真空またはエア・チャックの能力を向上させることができる。さらに、フレキシブル基板と連続して結合されている表面を研磨することによって、フレキシブル基板と結合された後にZ軸方向内のフレキシブル基板アセンブリの荒れを引き起こすおそれがあるキャリア基板の表面の位相的特徴(topological feature)を除去する。
【0042】
様々な実施例では、キャリア基板は、アルミナ(Al2O3)、シリコン、低CTEガラス、鋼、サファイア、バリウム硼珪酸塩、ソーダ石灰珪酸塩、アルカリ珪酸塩、または、CTEがフレキシブル基板と適合する他の材料のうちの少なくとも1つを含む。キャリア基板のCTEは、フレキシブル基板のCTEに適合させるべきである。CTEが適合しない場合は、キャリア基板とフレキシブル基板との間に応力が発生する。
【0043】
キャリア基板は、例えば、約0.7mmと約1.1mmの間の厚さを有するサファイアを含む。また、キャリア基板は、約0.7mmと約1.1mmの間の厚さを有する96%アルミナを含む。異なる実施例では、96%アルミナの厚さは、約2.0mmである。他の例では、キャリア基板は、約0.65mmの厚さを有する単結晶シリコン・ウエハである。さらに、他の実施例では、キャリア基板は、約0.5mmの厚さを有するステンレス鋼を含む。いくつかの例において、キャリア基板はフレキシブル基板よりもわずかに大きい。
【0044】
次に、図2の手順110は、架橋型接着剤を提供する工程214を含む。いくつかの例において、架橋型接着剤は、毎秒約2×10−4トルリットル未満の速度でアウトガスを行なう。いくつかの例では、架橋型接着剤は、熱硬化性および/またはUV(紫外線)硬化性を有する。
【0045】
様々な実施例では、架橋型接着剤は、架橋型アクリル系接着剤である。同一または異なる実施例では、架橋型接着剤は、架橋型アクリル系感圧接着剤または架橋型粘弾性ポリマである。いくつかの例では、接着剤のCTEは、フレキシブル基板およびキャリア基板のCTEと比較して非常に大きい。しかしながら、接着剤の層は、フレキシブル基板およびキャリア基板の厚さと比較して非常に薄いので、接着剤はフレキシブル基板とキャリア基板との間に応力(すなわち粘弾性)を生成せず、したがって、接着剤のCTEは重要ではない。
【0046】
続いて、図2の手順110は、キャリア基板の第1表面上に架橋型接着剤を堆積させる工程215を含む。多くの実施例では、キャリア基板の第1表面上への架橋型接着剤の堆積は、スピン・コーティング、スプレー・コーティング、押出しコーティング、プレフォーム・ラミネーション、スロット・ダイ・コーティング、スクリーン・ラミネーション、またはスクリーン印刷のうちの少なくとも1つの方法を用いて行なわれる。
【0047】
例えば、キャリア基板は、架橋型接着剤でコーティングされる。キャリア基板および架橋型接着剤は、キャリア基板の第1表面上に架橋型接着剤を塗布するためにスピンされる。いくつかの実施例では、架橋型接着剤は、約900rpm(回転/分)から1100rpmで約20秒から約30秒間架橋型接着剤を有するキャリア基板をスピンし、次に、約3400rpmから約3600rpmで約10秒から30秒間架橋型接着剤を有するキャリア基板をスピンすることにより、キャリア基板上にスピン・コーティングされる。異なる実施例では、架橋型接着剤を有するキャリア基板は、キャリア基板の表面をコーティングするために約600rpmから約700rpmでスピンされ、次に、架橋型接着剤の厚さをコントロールするために約3400rpmから約3600rpmでスピンされる。
【0048】
架橋型接着剤は、スピン・コーティングに先立って、キャリア基板の幾何学的中心上に施与される。異なる実施例では、架橋型接着剤は、キャリア基板がスピンしている間に、キャリア基板上に塗布される。
【0049】
堆積する手順後のキャリア基板上の架橋型接着剤の厚さは、約3μmと約15μmとの間である。同一または異なる実施例では、堆積する手順後のキャリア基板上の架橋型接着剤の厚さは、約10μmと約12μmとの間である。
【0050】
図2の手順110は、架橋型接着剤をベーキングする工程216に続く。いくつかの実施例では、架橋型接着剤は、溶剤を除去するためにベーキングされる。例えば、架橋型接着剤は、80℃で30分間ベーキングされ、次に、130℃で15分間ベーキングされる。
【0051】
他の例では、架橋型接着剤はベーキングされない。例えば、架橋型接着剤が溶剤を含まない場合、ベーキングは不要である。さらに、架橋型接着剤の粘性が非常に高い場合は、粘性を減少させるために、工程215において接着剤が堆積される前に、溶剤が架橋型接着剤に添加される。
【0052】
その後、キャリア基板が保護テンプレート上に載置される。図6に示されるように、フレキシブル基板は保護テンプレートの一部分(または半分)に既に結合されており、架橋型接着剤を有するキャリア基板は、保護テンプレートの他の部分(または半分)に載置される。いくつかの例において、架橋型接着剤は、この時点ではまだ液体である。したがって、架橋型接着剤でコーティングされたキャリア基板は、フレキシブル基板に結合される前に約8から約12時間水平状態で保管される。
【0053】
次に、図2の手順110は、フレキシブル基板およびキャリア基板が、半分に折られた保護テンプレート間に位置する間に、架橋型接着剤を使用して両者を結合する工程217を含む。フレキシブル基板の第2表面は、フレキシブル基板の第2表面とキャリア基板の第1表面との間に位置する接着剤を用いてキャリア基板の第1表面上に載置される。
【0054】
いくつかの例において、キャリア基板は、キャリア基板とフレキシブル基板との間の気泡を除去するために、半分に折られた保護テンプレートの間にフレキシブル基板アセンブリをラミネートすることにより、架橋型接着剤を使用してフレキシブル基板に結合される。フレキシブル基板をラミネートする工程には、最初にキャリア基板をフレキシブル基板に整合させる工程が含まれるので、ラミネートされたときに、キャリア基板とフレキシブル基板が整合する。その後、整合された構造は、ホット・ロール・ラミネータ(図3の作業337と同じラミネータである)を通って送られる。フレキシブル基板アセンブリは、毎分約0.4〜0.6メートルの速度でラミネートされる。
【0055】
さらに、様々な実施例では、ラミネートされたとき、保護材が保護テンプレートに付着する場合がある。この問題を回避するために、作業337および/または作業332においてラミネートする前に、シールド材が、保護テンプレートと保護材との間に載置される。シールド材は、例えば蝋紙である。一実施例では、シールド材は、製造者から入手したときに、最初から保護材に結合されている。
【0056】
同一または異なる実施例では、特に、キャリア基板およびその上に重なる架橋型接着剤の層がフレキシブル基板よりもわずかに大きい場合は、ラミネートおよび接着中に、架橋型接着剤のいくらかがキャリア基板とフレキシブル基板の間からはみ出し、フレキシブル基板の第1面または上面に付着することがある。しかしながら、保護材が存在することによって、このような問題の発生が防止される。保護材は最終的には除去され廃棄されるので、架橋型接着剤がはみ出して(フレキシブル基板の代わりに)保護材の上面に付着したとしても問題はない。
【0057】
図6は、第1の実施例に従って、フレキシブル基板アセンブリ540にキャリア基板651を結合した後のフレキシブル基板アセンブリ540の部分断面図を示す。本実施例において、架橋型接着剤652は、キャリア基板651の表面661をフレキシブル基板450の表面662に結合する。保護材553は、フレキシブル基板450の表面656上に位置する。シールド材654は、保護材553と保護テンプレート555との間に位置する。保護テンプレート555は折り曲げられ、その結果、保護テンプレート555は、キャリア基板651の表面663の下にも位置する。テープ556は、保護テンプレート555をフレキシブル基板450のタブ451に結合する。
【0058】
再び図2を参照して、手順110は、フレキシブル基板アセンブリを加工処理する工程218によって継続される。図7は、第1の実施例に従って、フレキシブル基板アセンブリを加工処理するための工程218を示すフローチャートである。
【0059】
図7の工程218は、フレキシブル基板アセンブリをカッティングする作業730を含む。いくつかの例では、セラミックは、はさみを使用して、保護テンプレート、および、保護テンプレート間に位置するフレキシブル基板のアライメント・タブを横切ってカットされるが、アライメント・タブは完全には除去されない。フレキシブル基板アセンブリをカットした後、保護テンプレートは、シールド材およびキャリア基板から手で剥離されるか、あるいは除去される。図8は、第1の実施例に従って、フレキシブル基板アセンブリをカットし、かつ、保護テンプレートを除去した後のフレキシブル基板アセンブリ540の断面図を示す。より明確に述べれば、図8では、保護テンプレート555(図5および図6)、およびフレキシブル基板450のテープ556(図5および図6)はすでに除去されている。
【0060】
再び図7を参照して、工程218の次の作業は、手作業でシールド材を除去する作業731である。いくつかの例では、フレキシブル基板アセンブリは、シールド材がテーブルに面するようにテーブルの一方端に載置される。フレキシブル基板アセンブリがゆっくりと移動してテーブルから遠ざかる間に、シールド層がフレキシブル基板アセンブリから除去(例えば、剥離)される。すなわち、フレキシブル基板アセンブリがテーブルを水平移動する間に、シールド材をテーブルの一方端から遠ざけるように下方へ引っ張ることにより、シールド層が除去される。いくつかの例において、シールド層を除去した後に、フレキシブル基板がキャリア基板の中央に正確に位置していないか、あるいは、キャリア基板と整合していない場合、プラスチック基板をキャリア基板と整合するようにスライドさせることができる。
【0061】
続いて、図7の工程218は、フレキシブル基板アセンブリからアライメント・タブを除去する作業732を含む。いくつかの例において、アライメント・タブは、セラミックはさみを使用して、フレキシブル基板からカットされる。フレキシブル基板が(キャリア基板に対して)Z方向内で移動すると、フレキシブル基板のキャリア基板のデラミネーションが生じるおそれがあるので、ゆっくりとカットされるべきである。デラミネーションが生じた場合は、フレキシブル基板アセンブリは再度ラミネートされる。図9は、第1の実施例に従って、アライメント・タブを除去した後のフレキシブル基板アセンブリ540の断面図を示す。
【0062】
次に、図7の工程218は、フレキシブル基板アセンブリをクリーニングする作業733を含む。いくつかの例において、フレキシブル基板アセンブリは、ヘキサンを用いてクリーニングされる。ヘキサンは、フレキシブル基板アセンブリをスピンしつつ、保護材上にスプレーされる。保護材がクリーニングされた後、キャリア基板の露出した表面および端部がヘキサンでワイプ・クリーンされる。
【0063】
図7の工程218は、架橋型接着剤を硬化(curing)させる作業734に続く。同一または異なる実施例では、架橋型接着剤は紫外線により硬化される。例えば、フレキシブル基板アセンブリは、架橋型接着剤を硬化させるために、約15〜25秒間室温で紫外線に露出される。いくつかの実施例では、架橋型接着剤は、約320nm(ナノメートル)から約390nmの紫外線範囲、かつ、約75mW/cm2(ミリワット/平方センチメートル)の強度で、紫外線により硬化される。架橋型接着剤を硬化させるために、コネチカット州トリントンのDymax Corporationにより製造されたDymax2000−EC UV Curing Flood Lampを使用してもよい。
【0064】
様々な例では、架橋型接着剤は、作業736のベーキング中に熱によって硬化される。いくつかの例では、架橋型接着剤の端部が紫外線硬化され、架橋型接着剤の残余部分は、作業736のベーキング中に熱により硬化される。
【0065】
続いて、図7の工程218は、フレキシブル基板アセンブリから保護材を除去する作業735を含む。いくつかの例では、保護材はピンセットを使用してゆっくり除去される。除去工程中に、キャリア基板からフレキシブル基板がデラミネートすることを防止するために、保護材はできる限り水平に保たれる。他の例では、保護材は、紫外線によって剥離することができる。これらの例では、保護材は、紫外線露光中にその粘着性を失う。図10は、第1の実施例に従って、フレキシブル基板アセンブリから保護材を除去した後のフレキシブル基板アセンブリ540の断面図を示す。
【0066】
次に、図7の工程218は、フレキシブル基板アセンブリをベーキングする作業736を含む。フレキシブル基板アセンブリをベーキングすることによって、フレキシブル基板の歪み、反り、ワーピングを減少させることができる。いくつかの実施例では、ベーキングによって、接着剤をさらに硬化させる。
【0067】
いくつかの例では、フレキシブル基板アセンブリは、真空ベーキング工程を用いてベーキングされる。例えば、フレキシブル基板アセンブリを収容するオーブン内の温度は、2〜3時間かけて約160℃から約190℃まで上げられる。フレキシブル基板アセンブリは、約50分から70分間、180℃の温度、および、約1mTorrから約10mTorrの圧力でベーキングされる。その後、オーブン内の温度は、約90℃から115℃の間まで下げられ、さらに、フレキシブル基板アセンブリは、約7時間から約9時間ベーキングされる。他のベーキング工程も使用することができる。ベーキング工程が完了した後、フレキシブル基板アセンブリはクリーニングされ、約90℃から110℃のオーブン内に最低約2時間載置される。
【0068】
フレキシブル基板アセンブリをベーキングした後、工程218は完了し、したがって、手順110も完了する。ここに記述されたような手順110および同様の手順によって、フレキシブル基板上に1またはそれ以上の電気コンポーネントを製作する際に生じる歪みを、ゼロまたは少なくとも最小(例えば、マサチューセッツ州ウィルミントンのAzores Corporationによって製造されたAzores5200の感度限界よりも小さいか、ほぼ同じ)にすることができる。先行技術によるフレキシブル基板上に電気コンポーネントを製作する方法は、ハンドリング・エラー、フォトリゾグラフィ・アライメント・エラー、およびライン/層の欠陥に結びつくような著しい歪みに関する問題を有する。
【0069】
図1に戻り、方法100は、半導体要素を提供する手順120を含む。図11は、第1の実施例に従って、半導体要素を提供する手順120のフローチャートを示す。
【0070】
図11の手順120は、1またはそれ以上の第1半導体要素を提供する工程1112を含む。図12は、第1の実施例に従って、1またはそれ以上の第1半導体要素を提供する工程1112を示すフローチャートである。
【0071】
図12の工程1112は、ゲート金属層を提供する作業1211を含む。図13は、第1の実施例に従って、ゲート金属層を提供した後の半導体デバイス1350の一例におけるデバイス形成領域の断面図を示す。図29から解るように、デバイス形成領域の断面図は、「a」線で切断した半導体デバイス1350の部分断面図である。デバイス構造の断面図は、a−Si接触領域2980およびビア領域2982の断面図を含む。さらに、図14は、第1の実施例に従って、ゲート金属層を提供した後の半導体デバイス1350の一例におけるゲート接触形成領域の断面図を示す。図29から解るように、ゲート接触形成領域の断面図は、「b」線で切断した半導体デバイス1350の部分断面図である。ゲート接触構造の断面図は、ゲート接触領域2981の断面図を含む。図29は単に典型例であり、ここに示された実施例に制限されない。
【0072】
図13および図14を参照して、例えば、約0.30μmの厚さの窒化ケイ素パッシベーション層1352が、フレキシブル基板アセンブリ540上に提供される。窒化ケイ素パッシベーション層1352は、フレキシブル基板アセンブリ540のフレキシブル基板450(図10)上に提供される。いくつかの実施例では、フレキシブル基板450は、窒化ケイ素パッシベーション層1352の堆積に先立ってベーキングされる。
【0073】
さらに、パターン化された金属ゲート1353が、窒化ケイ素パッシベーション層1352上に提供される。パターン化された金属ゲート1353は、モリブデンを含む。いくつかの例では、約0.15μmのモリブデンの層が窒化ケイ素パッシベーション層1352上に堆積され、その後パターン・エッチングされて、パターン化された金属ゲート1353を形成する。例えば、モリブデンは、スパッタリングによって窒化ケイ素パッシベーション層1352上に堆積される。いくつかの例において、モリブデンは、ニュージャージー州ロックレーのKDF Electronic, Inc.によって製造されたKDF744を使用して堆積される。同一または異なる例において、パターン化された金属ゲート1353は、カリフォルニア州サンタクララのApplied Material, Inc.によって製造されたAMAT8330を使用してエッチングされる。
【0074】
続いて、図12の工程1112は、アクティブ・スタックを提供する作業1212を含む。図15および図16は、第1の実施例に従って、アクティブ・スタックを提供した後の半導体デバイス1350の一例を示す。
【0075】
図15および図16を参照して、例えば、窒化ケイ素ゲート誘電体1554が、パターン化された金属ゲート層1353および窒化ケイ素パッシベーション層1352上に形成される。図15を参照して、例えば、半導体デバイス1350のデバイス形成領域において、アモルファス・シリコン(a−Si)層1555が窒化ケイ素ゲート誘電体1554上に提供され、さらに、パターン化された窒化ケイ素金属間誘電体(IMD:intermetal dielectric)層1556がa−Si層1555上に提供される。
【0076】
いくつかの例では、図15および図16に示されるように、窒化ケイ素ゲート誘電体1554は、プラズマ化学気相成長(PECVD:plasma−enhanced chemical vapor deposition)法によって、金属ゲート層1353および窒化ケイ素パッシベーション層1352の上に重なるように半導体デバイス1350上に堆積される。同一または異なる例において、窒化ケイ素ゲート誘電体1554は、約0.30μmの厚さである。
【0077】
図15に関し、一例として、a−Si層1555は、PECVD法によって窒化ケイ素ゲート誘電体1554上に堆積される。同一または異なる例において、a−Si層1555は、約0.08μmの厚さである。
【0078】
さらに、一例として、窒化ケイ素IMD層1556は、PECVD法によってa−Si層1555上に堆積される。同一または異なる例において、窒化ケイ素IMD層1556は、約0.10μmの厚さである。
【0079】
いくつかの例において、窒化ケイ素ゲート誘電体1554、a−Si層1555、および窒化ケイ素IMD層1556は、全て、カリフォルニア州サンタクララのApplied Materials, Inc.によって製造されたAMAT P5000を使用して、PECVD法によって堆積される。同一または異なる例において、窒化ケイ素ゲート誘電体1554、a−Si層1555、および窒化ケイ素IMD層1556が半導体デバイス1350上に堆積される温度は、約180℃より大きい。例えば、窒化ケイ素ゲート誘電体1554、a−Si層1555、および窒化ケイ素IMD層1556が半導体デバイス1350上に堆積される温度は、約180℃から約250℃である。一例では、窒化ケイ素ゲート誘電体1554、a−Si層1555、および窒化ケイ素IMD層1556が半導体デバイス1350上に堆積される温度は、約188℃から193℃である。さらに、窒化ケイ素ゲート誘電体1554、a−Si層1555、および窒化ケイ素IMD1556の半導体デバイス1350上への堆積は、ほぼ真空で行なわれる。
【0080】
窒化ケイ素ゲート誘電体1554、a−Si層1555、および窒化ケイ素IMD層1556が半導体デバイス1350上に堆積された後、その結果生じた層がエッチングされる。例えば、窒化ケイ素は、10:1の緩衝酸化物エッチング溶液(BOE:buffered oxide etch)を用いてエッチングされる。さらに、a−Si層1555は、AMAT8330を用いてエッチングされる。いくつかの例では、窒化ケイ素IMD層1556およびa−Si層1555は、a−Si層1555が露出するようにエッチングされる。すなわち、a−Si層1555は、窒化ケイ素IMD層1556によって完全には被覆されない。
【0081】
次に、図12の工程1112は、メサ・パッシベーション層を提供する作業1213を含む。図17および図18は、第1の実施例に従って、メサ・パッシベーション層を提供した後の半導体デバイス1350の一例を示す。
【0082】
図17に関し、一例として、半導体デバイス1350のデバイス形成領域において、メサ・パッシベーション層1757が、窒化ケイ素ゲート誘電体1554、a−Si層1555、および窒化ケイ素IMD層1556の上に重なるように半導体デバイス1350上に堆積される。メサ・パッシベーション層1757は、窒化ケイ素を含む。メサ・パッシベーション層1757は、a−Si層1555の表面を保護および/または封止するためにa−Si層1555上に堆積され、それによって、a−Si層1555の表面の汚染を防止するとともに、a−Si層1555の表面に沿った漏れ電流を減少させる。図18に関し、一例として、半導体デバイス1350のゲート接触形成領域において、メサ・パッシベーション層1757は、窒化ケイ素ゲート誘電体1554上に堆積される。
【0083】
メサ・パッシベーション層1757は、PECVD法によって半導体デバイス1350上に堆積される。例えば、メサ・パッシベーション層1757は、約0.10μmの厚さである。同一または異なる例において、メサ・パッシベーション層1757は、AMAT P5000を用いて、PECVD法によって堆積される。
【0084】
続いて、図12の工程1112は、1またはそれ以上のポスト・メサ・パッシベーション層のエッチングを行なう作業1214を含む。図19および図20は、1またはそれ以上のポスト・メサ・パッシベーション層のエッチングが行なわれた後の半導体デバイス1350の断面図を示す。例えば、図20は、接触ゲートのエッチングが、半導体デバイス1350のゲート接触形成領域内で行なわれた後の半導体デバイス1350を示す。同一または異なる例において、図19は、接触a−Siのエッチングが、半導体デバイス1350のデバイス形成領域内で行なわれた後の半導体デバイス1350を示す。
【0085】
半導体デバイス1350のゲート接触形成領域における接触ゲートのエッチングによって、窒化ケイ素がエッチングされる。例えば、接触ゲートのエッチングによって、メサ・パッシベーション層1757および窒化ケイ素ゲート誘電体1554がエッチングされる。多くの例において、窒化ケイ素ゲート誘電体1554の直下の金属ゲート層1353は、エッチング工程におけるエッチング・ストップとして機能する。接触ゲート形成領域における接触ゲートのエッチングは、カリフォルニア州ペタルーマのTegal Corporationによって製造されたTegal903内で実行される。接触ゲートのエッチングの後、ゲート接触2091が半導体デバイス1350上に形成される。ゲート接触2091は、図29のゲート接触領域2981と関連する。
【0086】
半導体デバイス1350のデバイス形成領域における接触a−Siのエッチングによって、窒化ケイ素がエッチング除去される。例えば、接触a−Siのエッチングによって、メサ・パッシベーション層1757および窒化ケイ素IMD層1556がエッチング除去される。窒化ケイ素層は、10:1のBOEを用いてエッチングすることができる。窒化ケイ素IMD層1556の下のa−Si層1555は、エッチング工程におけるエッチング・ストップとしての役割を果たす。接触a−Siのエッチングの後、a−Si接触1990が半導体デバイス1350上に形成される。a−Si接触1990は、図29のa−Si接触領域2980に関連する。この実施例では、接触a−Siのエッチングおよび接触ゲートのエッチングは、個別のエッチング・マスクを使用した個別のエッチングである。
【0087】
作業1214の後、図12の工程1112は完了する。図11に関し、手順120は、1またはそれ以上の接触要素を提供する工程1113へと続く。図21は、工程1113が完了した後の半導体デバイス1350の一例におけるデバイス形成領域の断面図を示す。さらに、図22は、工程1113が完了した後の半導体デバイス1350の一例におけるゲート接触形成領域の断面図を示す。
【0088】
図21に示された例において、N+a−Si層2159が、メサ・パッシベーション層1757、a−Si層1555、および窒化ケイ素IMD層1556の一部上に提供される。図21に示されるように、拡散バリア2158がN+a−Si層2159上に提供され、さらに、金属層2160が拡散バリア2158上に提供される。同様に、図22の例では、N+a−Si層2159が、メサ・パッシベーション層1757、窒化ケイ素ゲート誘電体1554、およびゲート金属層1353の一部上に提供される。図22に示されるように、拡散バリア2158がN+a−Si層2159上に提供され、さらに、金属層2160が拡散バリア2158上に提供される。
【0089】
N+a−Si層2159はPECVD法によって提供することができる。例えば、N+a−Si層2159は、約0.05μmの厚さである。同一または異なる例において、N+a−Si層2159は、AMAT P5000を用いて、PECVD法によって堆積される。
【0090】
一例では、拡散バリア2158はタンタル(Ta)を含む。同一または異なる例では、金属層2160はアルミニウム(Al)を含む。拡散バリア2158は、金属層2160からの原子(例えばAl原子)の移動が、N+a−Si層2159内へ、続いてa−Si層1555内へ拡散することを防止する。拡散バリア2158および金属層2160は、スパッタリングによってN+a−Si層2159上に堆積される。いくつかの例において、拡散バリア2158および金属層2160は、KDF744を使用して堆積される。
【0091】
N+a−Si層2159、拡散バリア2158、および金属層2160が半導体デバイス1350上に堆積された後、これらの3層がエッチングされる。例えば、3層は、AMAT8330を使用してエッチングされる。いくつかの例では、N+a−Si層2159、拡散バリア2158、および金属層2160は、3層の全てについて単一のレシピを用いてエッチングされる。一例として、N+a−Si層2159、拡散バリア2158、および金属層2160は、約140sccm(standard cubic centimeters per minute: standard cm3/min)の流量のホウ素三塩化物(BCl3)、および約10sccmの流量の塩素ガス(Cl2)を使用して、1分45秒の間、約20mTorrの圧力下でエッチングされる。次に、Cl2の流量が30sccmに上げられ、一方で圧力が15分間10mTorrに下げられる。次に、BCl3の流量が30sccmに下げられ、一方で圧力が15mTorrに上げられる。最後に、BCl3およびCl2の流量が0にされ、酸素(O2)が60分間50mTorrの圧力下において50sccmで導入される。
【0092】
様々な実施例において、手順120は、ベース誘電材料を提供する工程1198を含む(図11)。ベース誘電材料は、スピン・オン誘電材料(例えば誘電層2461(図24))に一様な表面(例えば湿った層)を提供する。いくつかの例では、ベース誘電材料は、シリコン酸化物または窒化ケイ素(例えばベース誘電材料2499)を含む。多くの例では、ベース誘電材料は、以下で述べるような、第2誘電材料を提供するために用いられる工程(すなわち工程1117)と同一または類似の工程を用いて提供される。他の実施例では、手順120は、工程1198またはベース誘電材料の提供を含まない。
【0093】
続いて、手順120は、第1誘電材料を提供する工程1114を含む。第1誘電材料は、工程1113の1またはそれ以上の接触要素上に提供される。いくつかの例では、第1誘電材料は、有機シロキサンをベースとした誘電材料、オルガノシロキサン誘電材料、および/またはシロキサンをベースとした誘電材料である。様々な実施例では、第1誘電材料は有機的である。有機シロキサンをベースとした誘電材料を使用することによって、無機シロキサンをベースとした誘電材料を使用するよりも厚い膜および柔軟な膜にすることができる。いくつかの例では、第1誘電材料は、層間誘電体として使用される。他の例では、第1誘電材料は、層内誘電体として使用される。
【0094】
表1は、実施例に従って、工程1114において第1誘電材料として使用することができる誘電材料の一例の特性を示す。
【表1】
【0095】
表1で使用する場合、膜厚とは、表の他の特性を示すような誘電材料の望ましい厚さを意味する。透過率とは、誘電材料を透過する光の割合を意味する。平坦度とは、誘電材料の平坦化の程度(DOP:degree of planarization)を意味する。プラズマ誘発性損傷に対する耐性の欄には、膜に損傷を与えないであろうプラズマが示される。アドヒージョンとは、誘電材料が、少なくともこれらの他の材料に結合することを意味する。アウトガスとは、誘電材料のガス放出圧力または誘電材料がガスを放出する速度を示す。吸湿性とは、湿気が誘電材料に吸収される速度を意味する。ディスペンス・ツールとは、誘電材料を塗布するために使用される機器を意味する。
【0096】
表2は、実施例に従って、工程1114において第1誘電材料として使用することができる誘電材料の他の例の特性を示す。
【表2】
【0097】
表2で使用する場合、エッチング化学(etch chemistry)とは、誘電材料をエッチングするために使用することができるエッチング化学を意味する。エッチング速度とは、エッチング化学を用いた場合の誘電材料の最低エッチング速度である。加工寸法(feature size)とは、誘電材料で形成された要素またはフィーチャの最小サイズを意味する。降服電圧とは、誘電材料が導体としての作用を開始するときの、長さ当りの電圧である。耐熱性とは、材料が不安定になる前に耐えられる最低温度である。
【0098】
図23は、第1誘電材料を提供する工程1114の一例を示す。様々な実施例では、第1誘電材料は、スピン・オン誘電体である。従って、これらの例では、誘電体は、第1金属層および様々な窒化ケイ素層上に第1誘電材料をスピン・コーティングすることにより、半導体デバイスに塗布される。様々な実施例では、第1誘電材料の塗布は、オハイオ州ウェストチェスターのRite Track, Inc.から入手可能なRite Track8600で実行することができる。
【0099】
図23を参照して、工程1114は、第1の予定速度で半導体デバイスを回転させる作業2330を含む。いくつかの例では、第1の予定回転速度は、約500rpmと約2000rpmとの間である。同一または異なる実施例では、第1の予定速度は約1000rpmである。
【0100】
続いて、工程1114は、第1誘電材料を分配(dispense)する作業2331を含む。いくつかの例では、基板が第1の予定速度で回転している間に第1誘電材料が基板上に分配される。いくつかの例では、第1誘電材料は、注射器を使用して分配される。例えば、基板が6インチの直径のウエハである場合、約4mL(ミリリットル)が半導体デバイス上に分配される。いくつかの例では、分配中の注射器の先端の圧力は、約15kPaである。同一または異なる実施例では、注射器が第1誘電材料を分配した後、その注射器は約1kPaの吸戻し圧力を有する。注射器の吸戻し圧力は、分配工程の完了後に、注射器から余分な量の第1誘電材料が滴下することを防止する。6インチのウエハでは、分配工程に約3秒を要する。作業2331が完了するまで、半導体デバイスは第1の予定速度で回転する。
【0101】
様々な実施例では、動的分配工程が用いられる。すなわち、基板が回転している間に第1誘電材料が分配される。いくつかの例では、第1誘電材料は基板の中心に分配される。他の例では、注射器は、分配工程の開始時には基板の中心上に位置し、基板が回転している間に、秒速約30から約60ミリメートルの一定速度で基板の中心から基板の端部まで移動する。他の実施例では、静的分配工程が用いられる。すなわち、分配工程の間、基板は回転しない。
【0102】
次に、工程1114は、半導体デバイスの速度を、第1の予定速度から第2の予定速度に上げる作業2332を含む。いくつかの例において、第2の予定回転速度は、約2000rpmと約4000rpmとの間である。同一または異なる実施例では、第2の予定速度は、約2600rpmである。半導体デバイスを約2600rpmの第2の予定速度で30秒間回転させることによって、半導体デバイスの表面上に約2μmの厚さの第1誘電材料が分散される。第1誘電材料の厚さの相違は、異なる第2の予定速度を用いることにより達成することができる。
【0103】
図30は、第1誘電材料の厚さに対する半導体材料の回転率(すなわち速度)を示す。
【0104】
工程1114は、エッジ・ビード除去を行なう作業2333をさらに含む。いくつかの例では、第1誘電材料が、作業2331および作業2332中に基板の端部に向かう遠心力によって外方向へ流れ、半導体デバイスの上面端部上に隆起(すなわちエッジ・ビード)を形成する。エッジ・ビードは、乾燥時に剥げ落ちることによって、半導体デバイスの欠陥を増加させ、かつ/または、製造された機器を破損するおそれがある。従って、エッジ・ビードは、作業2333中に除去される。いくつかの例では、作業2331および作業2332で使用される機器に、エッジ・ビード除去装置が含まれる。いくつかの例では、基板の端部周囲の第1誘電材料を除去するために、溶剤がエッジ・ビード上にスプレーされる。いくつかの例では、半導体デバイスが第3の予定速度で回転する間に、溶剤が、例えば、基板の端部の内側の約5〜約6ミリメートルにわたってスプレーされる。さらに、いくつかの例では、基板の端部から第1誘電材料を除去することによって、第2誘電材料が第1誘電材料上に提供されるときに(図11の工程1117)、第2誘電材料によって第1誘電材料の端部を確実に覆うことができる。
【0105】
いくつかの例では、シクロヘキサノン、プロピレン・グリコール・モノメチル・エーテル・アセテート(PGMEA)、または他のエッジ・ビード除去溶剤を使用する。いくつかの例では、半導体デバイスは、エッジ・ビード除去工程の間に、約1000rpmの第3の予定速度で回転する。いくつかの例では、半導体デバイスは、約30秒間第3の予定速度で回転し、その間に溶剤がビード・エッジ上にスプレーされる。
【0106】
さらに、工程1114は、半導体デバイスの回転を停止させる作業2334へと続く。半導体デバイスの回転を停止させた後、工程1114は完了する。
【0107】
図11を参照して、手順120は、半導体デバイスをベーキングする工程1115を含む。いくつかの例では、半導体デバイスのベーキングは、工程1114の第1誘電材料、工程1198のベース誘電材料、工程1113の1またはそれ以上の接触要素、工程1112の1またはそれ以上の第1半導体要素、および手順110の基板のベーキングを含む。ベーキングの目的の1つは、エッジ・ビード工程で用いた溶剤を蒸発させることである。さらに、半導体デバイスのベーキングによって、平坦化が促進し、膜の欠陥が減少し、第1誘電材料が架橋結合する。
【0108】
様々な実施例では、半導体デバイスのベーキングは、2つのベーキング・シーケンスを用いて行なわれる。ベーキング工程は、ホットプレートを使用して大気圧で行なわれる。工程1115は、例えば、Rite Track 8800内で行なわれる。
【0109】
第1ベーキングは、約160℃で約60秒間ベーキングされる。他の例では、第1ベーキングは、約150℃で約60秒間ベーキングされる。第1ベーキングが完了した後、いくつかの例では、半導体デバイスは、第2ベーキングの前に、約30秒間冷却される。半導体デバイスは、室温で(チル・プレートを使用せずに)冷却される。半導体デバイスが冷却される理由は、例えば、ハンドリング・システムが、半導体デバイスをハンドルするために、ポリテトラフルオロエチレン(例えば、デラウェア州ウィルミントンのE.I.du Pont de Nemours and CompanyのTeflon(登録商標)材料)が被覆されたチャックを使用するからである。ポリテトラフルオロエチレンが被覆されたチャック上に熱い半導体デバイスを置くと、チャックに損傷を与える。他の機器が使用される場合は、冷却工程をスキップすることも可能である。
【0110】
半導体デバイスを冷却した後、半導体デバイスに対して、ホットプレート上で2回目のベーキングが行なわれる。いくつかの実施例では、第2ベーキングは、約160℃より高い温度で約60秒間行なわれるが、これはPGMEAの沸点が160℃であるからである。例えば、第1ベーキングが160℃であった場合は、第2ベーキングは約170℃で約60秒間である。また、第1ベーキングが150℃であった場合は、第2ベーキングは約200℃で約60秒間である。第2ベーキングが完了した後、半導体デバイスは、再び30秒間冷却される。他の実施例において、ベーキングの他のシーケンスを実行することも可能である。
【0111】
ベーキングが完了した後、手順120における次の工程は、第1誘電材料を硬化(curing)させる工程1116である。第1誘電材料を硬化することによって、第1誘電材料の架橋結合が強化される。いくつかの例では、硬化は、大気圧(すなわち約1気圧)で、窒素雰囲気のコンベクション・オーブン内で行なわれる。
【0112】
様々な例では、半導体デバイスはオーブン内に入れられる。その後、オーブン内の温度は約200℃まで上げられ、半導体デバイスは約200℃で約1時間ベーキングされる。温度は、工程1114の第1誘電材料のアウトガスを最小限にするために、毎分約1〜2℃の速度で上げられる。ベーキングが完了した後、温度は室温までゆっくりと下げられる(例えば毎分1〜2℃)。
【0113】
他の実施例では、5回の個別のベーキングによるベーキング工程が用いられる。最初のベーキングは、約60℃で10分間のベーキングである。室温から約60℃への上昇時間は、約10分である。約60℃でベーキングした後、温度は、約32分かけて約160℃まで上げられる。半導体デバイスは、約160℃で約35分間ベーキングされる。
【0114】
160℃でベーキングされた後、コンベクション・オーブンの温度は、さらに、約10分かけて約180℃まで上げられる。半導体デバイスは、約180℃で約20分間ベーキングされる。
【0115】
180℃でベーキングされた後、温度は、約50分かけて約200℃まで上げられる。半導体デバイスは、約200℃で約60分間ベーキングされる。このベーキング手順では、最後に、オーブン内の温度が約70分かけて約60℃まで下げられる。半導体デバイスは、約60℃で約10分間ベーキングされる。ベーキングが完了した後、半導体デバイスは、図11の手順120へ進む前に、ほぼ室温まで冷却される。半導体デバイスのベーキングによって、1またはそれ以上の接触要素のアニールが促進される。
【0116】
続いて、手順120は、第2誘電材料を提供する工程1117を含む。いくつかの例では、第2誘電材料の提供は、オルガノシロキサンの誘電層(すなわち工程1114の第1誘電材料)上に第2誘電材料を堆積させることを含む。いくつかの例では、第2誘電材料は、窒化ケイ素を含む。同一または異なる例では、第2誘電材料は、シリコンオキシニトライド(SiOxNy)、シリコン酸化物、および/または二酸化けい素(SiO2)を含む。いくつかの例では、低温PECVD処理が、第2誘電材料を堆積させるために用いられる。いくつかの例では、第2誘電材料を提供する工程の一部として、第1誘電材料が第2誘電材料によって被覆される。いくつかの例では、第1誘電材料の端部が第2誘電材料で被覆されるので、第1誘電材料は、その後の酸素(O2)プラズマ・アッシングにおいて露出することがない。酸素プラズマ・アッシングは、いくつかの例では、第1誘電材料のグレードを下げるおそれがある。
【0117】
第2誘電材料は、約0.1μmから約0.2μmの厚さで堆積される。第2誘電材料は、その後のエッチングから第1誘電材料を保護するために堆積される。
【0118】
手順120の次の工程は、第2誘電材料上にマスクを提供する工程1118である。工程1118で用いられるマスクは、図11の工程1119のエッチング作業のためのエッチング・マスクのようなものである。
【0119】
いくつかの例では、工程1118は、シロキサンをベースとした誘電層(すなわち、工程1114の第1誘電材料)上にパターン化されたフォトレジストを塗布すること、または、有機シロキサンをベースとした誘電体(すなわち工程1114の第1誘電材料)上でマスクをパターン化することを含む。同様に、工程1118は、オルガノシロキサンの誘電層(すなわち工程1114の第1誘電材料)上にパターン化されたマスクを提供することを含む。
【0120】
いくつかの例では、マスクは、第1誘電材料および第2誘電材料のエッチングされない1またはそれ以上の部分をカバーする。マスクは、図11の工程1119のエッチング工程中にマスクがエッチングされないような厚さで提供される。いくつかの例では、マスクは、約3.5μmの厚さ、または、約2.5μmから約5.0μmの厚さを有する。
【0121】
いくつかの例では、マスクはフォトレジストを含む。いくつかの例では、フォトレジストは、ルクセンブルクのAZ Material of Luxembourgによって製造されたAZ Electronic Materials MiR 900フォトレジストである。いくつかの例では、フォトレジストは、Rite Track 8800を使用して、第2誘電材料上に塗布される。例えば、半導体デバイスは、マスク(例えばフォトレジスト)と共にベーパー・プライムおよびスピン・コーティングされる。半導体デバイスをコーティングした後、半導体デバイスは、105℃で約60秒間ベーキングされる。
【0122】
次に、半導体デバイスは、テンプレートを用いて正確な位置に整合され、UV光(紫外線)に暴露されて、マスク・イメージがテンプレートからマスクへ転写される。マスクを暴露した後、半導体デバイスは約110℃で約90秒間ベーキングされる。その後、マスクは、標準的な現像液を用いて約90秒間パドル現像され、UV光に暴露されなかったフォトレジストの部分が除去される。
【0123】
現像が完了した後、第2誘電材料上にマスクを提供する最後の部分である、マスク上でのフォトレジスト・リフロー工程が行なわれる。フォトレジスト・リフローは、フォトレジストが現像された後にマスクを加熱し、フォトレジストを少なくとも半液体状にしてフローする工程である。
【0124】
いくつかの例では、半導体デバイスは、約140℃で約60秒間ベーキングされる。このフォトレジスト・リフロー工程によって、マスク端部の鋭さが減少するので、図11の工程1119でエッチングされたとき、第1誘電体および第2誘電体内のビアは、傾斜した側面を有するであろう。いくつかの例では、傾斜した側面は、水平から約30程度の角度である。
【0125】
次に、手順120は、ベース誘電材料、第1誘電材料、および第2誘電材料をエッチングする工程1119を含む。ベース誘電材料、第1誘電材料、および第2誘電材料は、ベース誘電材料、第1誘電材料、および第2誘電材料内にビアを形成するためにエッチングされる。
【0126】
いくつかの例では、ベース誘電材料、第1誘電材料、および第2誘電材料は、同一のエッチング・マスクを使用して、同一工程でエッチングされる。他の例では、第1誘電材料は第1工程でエッチングされ、第2誘電材料は第2工程でエッチングされ、ベース誘電体は第3工程でエッチングされる。
【0127】
これらの他の例では、マスクがベース誘電材料に施され、ベース誘電材料がエッチングされ、そして、第1誘電材料が図11の工程1114で提供される前に、マスクが除去される。続いて、マスクが第1誘電材料に施され、第1誘電材料がエッチングされ、そして、第2誘電材料が図11の工程1118で提供される前に、マスクが除去される。その後、マスクが第2誘電材料に施され、第2誘電材料がエッチングされる。他の例では、第2誘電材料は、工程1118のマスクを使用してエッチングされ、マスクが除去され、そして、パターン化された第2誘電材料が、第1誘電材料をパターン化するためのマスクとして使用される。
【0128】
多くの実施例では、ベース誘電材料、第1誘電材料、および第2誘電材料は、プラズマ・エッチングされる。同一または異なる実施例では、ベース誘電材料、第1誘電材料、および第2誘電材料は、反応性イオン・エッチング(RIE)される。いくつかの例では、ベース誘電材料、第1誘電材料、および第2誘電材料は、フッ素をベースとしたエッチング液でエッチングされる。いくつかの例では、エッチング剤は、トリフルオロメタン(CHF3)、六フッ化硫黄(SF6)または他のフッ素をベースとしたエッチング剤である。
【0129】
ベース誘電材料が無い(ずなわち、工程1198がスキップされる)いくつかの例では、第1材料は、上述したようなオルガノシロキサン誘電材料であり、また、第2材料は窒化ケイ素である。これらの例では、第1誘電材料および第2誘電材料は、六フッ化硫黄(SF6)を用いて約4分間、RIEエッチングされる。六フッ化硫黄がエッチング剤として使用される場合、エッチングは、六フッ化硫黄と酸素(O2)が1:2の比率であるプラズマ・チャンバ内で行なわれる。
【0130】
第1誘電材料および第2誘電材料に対する六フッ化硫黄のエッチング速度は、ほぼ同一(すなわち、毎分約0.5μm)である。しかしながら、第2誘電材料のエッチング速度は、第1誘電材料よりもわずかに速い。ある例では、エッチング中のプラズマ・チャンバ内の圧力は、約50mTorrから約400mTorrである。RIEエッチングは、カリフォルニア州ペタルーマのTegal Corporationにより製造されたTegal901内で行なわれる。
【0131】
第2誘電材料は、第1誘電材料の前にエッチングされ、第1誘電材料は、ベース誘電材料の前にエッチングされる。多くの例では、ベース誘電材料の直下の金属層は、エッチング工程におけるエッチング・ストップとして機能する。六フッ化硫黄がエッチング剤として使用される場合、金属層はアルミニウムであるべきである。この実施例では、六フッ化硫黄によってこれらの2つの金属がエッチングされるので、金属層は、モリブデンまたはタンタルであってはならない。異なる実施例において、上に重なる第2誘電体層のエッチングがタイム・エッチングである場合には、金属層は、モリブデンおよび/またはタンタルを含んでもよい。
【0132】
いくつかの例において、BOEおよび塩素をベースとしたエッチング剤は使用することができない。なぜなら、それらは、第1誘電材料がオルガノシロキサン誘電材料であるときに、第1誘電材料をエッチングしないからである。図24は、エッチング・ベース誘電材料2499、第1誘電材料2461、および第2誘電材料2462をエッチングした後の半導体デバイス1350の一例におけるデバイス形成領域の断面図を示す。図11の工程1119の後、図24に示されるように、半導体デバイス1350はビア2463を含む。ビア2463は、図29のビア領域2982に関連する。第2誘電体層2462上のマスクは、図24に示されていない。
【0133】
再び図11を参照して、手順120の次の工程は、マスクを除去する工程1120である。いくつかの例では、マスクは、110℃より低い温度でマスク(例えばフォトレジスト)をアッシングすることにより除去される。マスクが110℃より高い温度でアッシングされた場合は、第1誘電材料に亀裂が生じるおそれがある。従って、いくつかの例では、マスクのアッシングは、約70℃から約90℃の範囲の温度で行なわれる。同一または異なる例において、マスクのアッシングは、約77℃から約84℃の範囲の温度で行なわれる。
【0134】
アッシングは、約300mTorrを超えない圧力で行なわれる。酸素(O2)は、約50sccmの速度で、アッシング工程中チャンバ内を流通する。様々な例では、アッシング手順は、Tegal901内で行なわれる。マスクをアッシングした後、半導体デバイスは、脱イオン水で洗浄され、スピン乾燥される。いくつかの例では、洗浄は、クイック・ダンプ・リンサ内で行なわれ、また、乾燥は、スピン・リンス・ドライヤ内で行なわれる。
【0135】
他の例では、フォトレジストを除去するために、ウエット・ストリップが使用される。いくつかの実施例では、N−メチルピロリドン(NMP:N−methyl pyrolidinone)をベースとしたストリッパが使用される。
【0136】
図21の手順120の次の工程は、1またはそれ以上の第2半導体要素を提供する工程1121である。1またはそれ以上の第2半導体要素の例としては、第2金属層、インジウム酸化スズ(ITO:indium tin oxide)層、および窒化ケイ素層が含まれる。
【0137】
一例として、図25は、第2金属層2564およびITO層2565を提供した後の半導体デバイス1350の一例におけるデバイス形成領域の断面図を示す。第2金属層2564は、第2誘電材料2462上、および、少なくとも部分的にビア2463(図24)内に堆積される。第2金属層2564はモリブデンを含み、約0.15μmの厚さである。いくつかの例では、第2金属層2564は、KDF744を使用したスパッタリングによって堆積される。
【0138】
ITO層2565は、第2金属層2564上に堆積される。ITO層2565は、インジウム酸化スズを含み、約0.05μmの厚さである。いくつかの例では、ITO層は、KDF744を使用したスパッタリングによって堆積される。
【0139】
いくつかの例では、第2金属層2564は、パターン・エッチングされる。
その後、ITO層2565が、第2金属層2564上に堆積され、さらに、パターン・エッチングされる。一例として、第2金属層2564およびITO層2565は、AMAT8330を使用してエッチングされる。
【0140】
図26は、窒化ケイ素層2666を提供した後の半導体デバイス1350の一例におけるデバイス形成領域の断面図を示す。窒化ケイ素層2666は、ITO層2565上に堆積され、約0.10μmの厚さである。いくつかの例では、窒化ケイ素層2666は、AMAT P5000を使用してPECVD法によって堆積される。同一または他の例では、窒化ケイ素層2666は、ストップ層であるITO層2565と共に、Tegal901を使用してエッチングされる。
【0141】
工程1121の後、手順120は完了する。図1を参照して、方法100の次の手順は、キャリア基板から、フレキシブル基板に結合された半導体要素を含むフレキシブル基板を取り外す手順130である。いくつかの例では、フレキシブル基板は、手でキャリア基板からフレキシブル基板を剥がすことにより、キャリア基板から取り外される。
【0142】
他の実施例に変わり、図27は、フレキシブル基板を平坦化する方法2700の一例を示す。同一または異なる実施例では、方法2700は、オルガノシロキサン誘電材料をエッチングする方法であると考えられる。方法2700はまた、有機シロキサンをベースとした誘電体をエッチングする方法、あるいは、シロキサンをベースとした誘電材料をエッチングする方法であると考えられる。方法2700は単に典型例であり、ここに示された実施例に制限されない。方法2700は、ここで特に図示または記述されない様々な実施例に用いることができる。
【0143】
図27を参照して、方法2700は、基板を提供する手順2711を含む。
手順2711は、図2の工程211と同一または類似である。基板は、図4の基板450と同一または類似である。さらに、他の実施例では、手順2711は、図1の方法110と同一または類似であり、また、基板は、基板450と同一または類似であり、フレキシブル基板アセンブリ540の一部である。
【0144】
方法2700は、第1誘電材料を提供する手順2712へと続く。いくつかの例では、第1誘電材料は、図24の第2誘電材料2462、および図11の工程1117と同一または類似である。例えば、第2誘電材料2462は、約0.1μmから約0.2μmの厚さを有する窒化ケイ素層を含む。
【0145】
方法2700の次の手順は、第2誘電材料を提供する手順2713である。
第2誘電材料は、図24の第1誘電材料2461と同一または類似である。手順2713は、図1の工程1114と同一または類似である。
【0146】
方法2700は、第2誘電材料をベーキングする手順2714へ続く。いくつかの例では、手順2714は、図11の工程1115と同一または類似である。
【0147】
続いて、方法2700は、第2誘電材料を硬化する手順2715を含む。いくつかの例では、手順2715は、図11の工程1116と同一または類似である。
【0148】
他の例では、コンベクション・オーブン内での5回の個別のベーキングを行うという異なるベーキング手順が用いられる。最初のベーキングは、約40℃で約10分間のベーキングである。室温から40℃までの上昇時間は、約2分である。40℃でベーキングした後、温度は、32分かけて約160℃まで上げられる。その後、フレキシブル基板は、約160℃で約35分間ベーキングされる。
【0149】
約160℃でベーキングした後、コンベクション・オーブンの温度は、約10分間かけて約180℃まで上げられる。フレキシブル基板は、約180℃で約20分間ベーキングされる。
【0150】
約180℃でベーキングした後、温度は、約50分かけて約230℃まで上げられる。あるいは、温度は、毎分約2℃ずつ約230℃まで上げられる。フレキシブル基板は、約230℃で約15時間ベーキングされる。
【0151】
このベーキング手順において、最後に、オーブン内の温度は、約85分かけて約60℃まで下げられる。フレキシブル基板は、約60℃で約10分間ベーキングされる。ベーキングが完了した後、フレキシブル基板は、図27の方法2700に進む前に、ほぼ室温まで冷却される。
【0152】
方法2700は、第3誘電材料を提供する手順2716へ続く。いくつかの例では、第3誘電材料は、約0.2μmから約0.4μmの厚さで堆積される。いくつかの例では、第3誘電材料は、窒化ケイ素の約0.3μmの厚さの層である。第3誘電材料を堆積した後、フレキシブル基板は、約180℃で約5分間、インシチュ(in−situ)ベーキングされる。いくつかの例では、第3誘電材料は、図13の窒化物パッシベーション層1352と同一または類似である。
【0153】
図28は、第2実施例に従って、第3誘電材料を提供した後の半導体デバイス2850の一例を示す。この例では、第1誘電材料2871は、フレキシブル基板アセンブリ540上に提供される。第2誘電材料2872は、第1誘電材料2871上に提供され、さらに、第3誘電材料2873は、第2誘電材料2872上に提供される。
【0154】
第3誘電層を提供した後、方法2700は完了する。結果として生じた半導体デバイス(図28の2850)は、方法100の手順110において提供されたフレキシブル基板として使用される。
【0155】
本発明は特定の実施例に関して記述されたが、当業者であれば、本発明の精神または範囲から逸脱することなく様々な変更が可能であることが解るであろう。例えば、方法100に追加のベーキングおよび/またはクリーニング手順を加えてもよいことは、直ちに明白になるであろう。さらに、ここに記述された手作業による手順は、機械により自動的に行なうこともできる。このような変更に関する追加の例についても、上記において与えられている。従って、開示された実施例は、本発明の範囲の例示であると解すべきであり、制限するものであると解すべきではない。本発明の範囲は、添付の請求項によって要求される範囲のみによって制限されると解すべきである。ここで論じられたフレキシブル基板アセンブリおよび方法は、様々な実施例において実行することが可能であること、さらに、これらの実施例に関する以上の記述は、必ずしもあらゆる実施例について完全に記述したものでないことは、通常の当業者であれば直ちに明白となろう。図面に関する詳細な記述および図面自体は、少なくとも1つの好適な実施例を示すが、代替の実施例が示されてもよい。
【0156】
任意の特定の請求項で請求されるすべてのエレメント(構成要件)は、その特定の請求項で請求される本発明にとって必須のものである。したがって、1またはそれ以上の特許請求される構成要件を置き換えることは再構成となり、訂正ではない。さらに、特有の諸実施形態に関して、利益、他の利点、および問題に対する解決策が述べられてきた。しかし、その利益、利点、問題に対する解決策、およびそのいずれかの利益、利点、または解決策を生じさせる、あるいはより明確にすることのできる任意の1またはそれ以上の構成要件を、請求項のいずれかまたはすべてのものに関して、重要で、必要な、または必須の特徴もしくは構成要件であると解釈すべきではない。
【0157】
さらに、本明細書で開示される実施形態および限定は、その実施形態および/または限定が、(1)請求項中で明示的に請求されていない場合、また(2)均等論の下で、請求項における明示的な構成要件および/または限定の均等物であり、あるいは潜在的な均等物である場合、公有の原則(doctrine of dedication)の下で公共用として提供されることはない。
【技術分野】
【0001】
本発明は、一般に、フレキシブル基板上で半導体を加工処理する方法に関し、より詳しくは、フレキシブル基板上で半導体を高温で加工処理する方法、および、その方法により形成された半導体デバイスに関する。
【背景技術】
【0002】
関連出願に対するクロスリファレンス
本願は、2009年5月29日に出願された米国仮出願番号61/182,464、および、2009年7月30日に出願された米国仮出願番号61/230,051に基づく利益を主張する。本願は、2008年12月2日に出願された米国仮出願番号61/119,303に基づく優先権を主張して2009年11月30日に出願されたPCT出願番号PCT/US09/66114の一部係属出願である。さらに本願は、2008年12月2日に出願された米国仮出願番号61/119,248に基づく優先権を主張して2009年11月30日に出願されたPCT出願番号PCT/US09/66111の一部係属出願である。さらに本願は、2008年12月2日に出願された米国仮出願番号61/119,217に基づく優先権を主張して2009年12月1日に出願されたPCT出願番号PCT/US09/66259の一部係属出願である。
米国仮出願番号61/182,464、米国仮出願番号61/230,051、PCT出願番号PCT/US09/66114、米国仮出願番号61/119,303、PCT出願番号PCT/US09/66111、米国仮出願番号61/119,248、PCT出願番号PCT/US09/66259、および米国仮出願番号61/119,217は、リファレンスとしてここに組み込まれる。
【0003】
連邦政府が後援する研究または開発に関するステートメント
合衆国政府は、本発明について無償実施権(paid−up license)を有すると共に、陸軍研究所(Army Research Lab)による許可/契約番号W911NF−04−2−0005の条件によって提供されるような合理的な条件に基づいて他人に実施権を設定することを、限られた状況下で特許権者に要求する権利を有する。
【0004】
電子産業において、フレキシブル基板は、電子回路用ベースとして急速に普及しつつある。フレキシブル基板には、多様な材料(例えば、無数にあるプラスチックのいずれか)が含まれる。ひとたび所望の電子コンポーネントまたは回路がフレキシブル基板の表面上に形成されると、そのフレキシブル基板は、最終製品に装着されるか、あるいは、さらなる構造内に組み込まれる。このような製品または構造の代表的な例としては、フラットパネル・ディスプレイ、小売店において様々な商品に付されるRFID(無線周波数識別)タグ、様々なセンサ等がある。
【0005】
したがって、当技術分野において必要とされることは、例えば、電気的特性の改善(例えば、パラメータ特性および/またはライフタイムの改善)、ならびに、反り、曲がり、および/または歪みの減少等を考慮に入れて、フレキシブル基板上に半導体デバイスを作成するためのプロセスを開発することである。
【図面の簡単な説明】
【0006】
実施例に関する記述をより解り易くするために、以下の図面が提供される。
【図1】第1の実施例に従って、半導体デバイスを提供する方法の一例を示す。
【図2】第1の実施例に従って、フレキシブル基板を提供する手順の一例を示す。
【図3】第1の実施例に従って、フレキシブル基板を準備する工程の一例を示す。
【図4】第1の実施例に従って、フレキシブル基板の一例の平面図を示す。
【図5】第1の実施例に従って、図4のフレキシブル基板を保護テンプレートに取り付けた後のフレキシブル基板アセンブリの一例の部分断面図を示す。
【図6】第1の実施例に従って、キャリア基板をフレキシブル基板アセンブリに結合した後の図5のフレキシブル基板アセンブリの一例の部分断面図を示す。
【図7】第1の実施例に従って、図5のフレキシブル基板アセンブリを加工処理する工程の一例を示す。
【図8】第1の実施例に従って、フレキシブル基板アセンブリをカットした後の図5のフレキシブル基板アセンブリの一例の断面図を示す。
【図9】第1の実施例に従って、アラインメント・タブを除去した後の図5のフレキシブル基板アセンブリの一例の断面図を示す。
【図10】第1の実施例に従って、フレキシブル基板アセンブリから保護材料を除去した後の図5のフレキシブル基板アセンブリの一例の断面図を示す。
【図11】第1の実施例に従って、半導体要素を提供する手順の一例を示す。
【図12】第1の実施例に従って、1またはそれ以上の第1半導体要素を提供する工程の一例を示す。
【図13】第1の実施例に従って、ゲート金属層を提供した後の半導体デバイスのデバイス形成領域の一例の断面図を示す。
【図14】第1の実施例に従って、ゲート金属層を提供した後の半導体デバイスのゲート接触形成領域の一例の断面図を示す。
【図15】第1の実施例に従って、アクティブ・スタックを提供した後の図13の半導体デバイスのデバイス形成領域の一例の断面図を示す。
【図16】第1の実施例に従って、アクティブ・スタックを提供した後の図14の半導体デバイスのゲート接触形成領域の一例の断面図を示す。
【図17】第1の実施例に従って、メサ・パッシベーション層を提供した後の図13の半導体デバイスのデバイス形成領域の一例の断面図を示す。
【図18】第1の実施例に従って、メサ・パッシベーション層を提供した後の図14の半導体デバイスのゲート接触形成領域の一例の断面図を示す。
【図19】第1の実施例に従って、1またはそれ以上のポスト・メサ・パッシベーション層のエッチングを行なった後の図13の半導体デバイスのデバイス形成領域の一例の断面図を示す。
【図20】第1の実施例に従って、1またはそれ以上のポスト・メサ・パッシベーション層のエッチングを行なった後の図14の半導体デバイスのゲート接触形成領域の一例の断面図を示す。
【図21】第1の実施例に従って、1またはそれ以上の接触要素を提供した後の図13の半導体デバイスのデバイス形成領域の一例の断面図を示す。
【図22】第1の実施例に従って、1またはそれ以上の接触要素を提供した後の図14の半導体デバイスのゲート接触形成領域の一例の断面図を示す。
【図23】第1の実施例に従って、第1誘電材料を提供する工程の一例を示す。
【図24】第1の実施例に従って、ベース誘電材料、第1誘電材料、および第2誘電材料をエッチングした後の図13の半導体デバイスのデバイス形成領域の一例の断面図を示す。
【図25】第1の実施例に従って、第2金属層およびITO層を提供した後の図13の半導体デバイスのデバイス形成領域の一例の断面図を示す。
【図26】第1の実施例に従って、窒化ケイ素層を提供した後の図13の半導体デバイスのデバイス形成領域の一例の断面図を示す。
【図27】第2の実施例に従って、フレキシブル基板を平坦化する方法の一例を示す。
【図28】第2の実施例に従って、図27の方法による半導体デバイスの一例の断面図を示す。
【図29】第1の実施例に従って、半導体デバイスの一部の平面図を示す。
【図30】基板の誘電材料の厚さ対スピン速度のグラフを示す。
【0007】
実施例を単純かつ明瞭にするために、図面は一般的な構築方法を示し、また、周知の特徴および技術に関する記述および詳細は、本発明を必要以上に不明瞭にしないために省略される場合がある。さらに、図面中の要素は、必ずしも同一寸法で描かれていない。例えば、本発明の実施例をよりよく理解できるように、図中のいくつかの要素の寸法は、他の要素に比べて誇張される場合がある。異なる図中の同一の参照番号は、同一の要素を示す。
【0008】
明細書および請求項において、用語「第1」、「第2」、「第3」、「第4」および同種の用語が、類似する要素を識別するために使用される場合があるが、これらは、必ずしも特定の連続する順序または時系列を示すものではない。当該用語は、適切な状況下で置換可能であり、したがって、ここに記述された実施例は、例えば、ここに図示され、または記述された以外の順序で動作可能であると解される。さらに、用語「含む」、「有する」およびそれらのあらゆるバリエーションは、排他的ではない包含を含むと解され、したがって、列挙されたエレメントを構成する工程、方法、システム、物品、装置、または機器は、必ずしもそれらの要素に制限されないが、このような工程、方法、システム、物品、装置、または機器について明白には列挙されず、あるいは固有でない他の要素が含まれる場合がある。
【0009】
明細書および請求項において、用語「左」、「右」、「前」、「後」、「上」、「底」、「上方」、「下方」および同種の用語が、永久的な相対的地位について記述するためではなく、記述的な目的のために使用される場合がある。このように使用される用語は、適切な状況下で置換可能であり、したがって、ここに記述された本発明の実施例は、例えば、これらの図示または記述された方向以外の方向でも動作可能であると理解される。
【0010】
用語「結合」、「結合された」、「結合する」、「結合している」および同種の用語は広く解釈されるべきであり、2またはそれ以上の要素または信号が、電気的、機械的、および/または他の方法によって接続することを意味する。すわなち、2またはそれ以上の電気要素が、共に電気的に結合されるが機械的または他の方法によって結合されない場合、2またはそれ以上の機械要素が、共に機械的に結合されるが電気的または他の方法によって結合されない場合、2またはそれ以上の電気要素が、共に機械的に結合されるが電気的または他の方法によって結合されない場合がある。結合(単に機械的であるか、単に電気的であるか等を問わず)している時間は、例えば永久的または瞬間的のような、あらゆる時間の長さを含む。
【0011】
電気的な「結合」および同種の用語は広く解釈されるべきであり、その電気的信号が、パワー信号、データ信号、および/または他のタイプの電気的信号、あるいはそれらの組合せであるかどうかを問わず、あらゆる電気的信号に関する結合を含む。機械的な「結合」および同種の用語も広く解釈されるべきであり、あらゆるタイプの機械的結合を含む。用語「結合された」および同種の用語の近くに、用語「取外し可能に」およびの同種の用語が無い場合であっても、当該結合等が、取外し可能であること、あるいは、取外し不可能であることを意味するものではない。
【発明を実施するための形態】
【0012】
いくつかの実施例は、半導体デバイスを提供する方法を含む。本方法は、(a)フレキシブル基板を提供する段階、(b)フレキシブル基板上に少なくとも1つの材料層を堆積させる段階(当該フレキシブル基板上への少なくとも1つの材料層の堆積は、少なくとも摂氏180度(180℃)の温度で生じる)、および(c)金属層とアモルファス・シリコン層との間に拡散バリアを提供する段階を含む。
【0013】
他の実施例では、半導体デバイスを提供する方法は、(a)キャリア基板を提供する段階、(b)平坦化されたフレキシブル基板を提供する段階、(c)フレキシブル基板にキャリア基板を結合する段階、(d)フレキシブル基板上にゲート金属層を堆積させる段階、(e)ゲート金属層上に1またはそれ以上のシリコン含有層を堆積させる段階(当該堆積温度は少なくとも180℃に達する)、(f)1またはそれ以上のシリコン含有層上に、1またはそれ以上の接触要素を堆積させる段階(当該1またはそれ以上の接触要素は拡散バリアを有する)、(g)1またはそれ以上の接触要素上に第1誘電材料を堆積させる段階(当該第1誘電材料は有機シロキサンをベースとした誘電材料を含む)、(h)第1誘電材料上に第2誘電材料を堆積させる段階(当該第2誘電材料は窒化ケイ素を含む)、および(i)第1誘電材料、第2誘電材料、フレキシブル基板、キャリア基板、ゲート金属層、1またはそれ以上のシリコン含有層、および1またはそれ以上の接触要素をベーキングする段階(当該ベーキング温度は少なくとも200℃に達する)を含む。
【0014】
他の実施例は、半導体デバイスを含む。半導体デバイスは、(a)フレキシブル基板、(b)フレキシブル基板上の金属ゲート層、(c)窒化ケイ素ゲート誘電体上のアモルファス・シリコン層(当該アモルファス・シリコン層は少なくとも180℃の温度の工程中に堆積される)、(d)N+アモルファス・シリコン層、(e)金属層、および(f)拡散バリア(拡散バリアは、金属層とN+アモルファス・シリコン層との間に位置する)を含む。
【0015】
ここで使用される用語「反り(bowing)」とは、基板の上面および底面に対して平行な中心面または主表面の周りの基板の湾曲を意味する。ここで使用される用語「ワーピング(warping)」とは、基板の上面および底面に対して垂直なZ軸または主表面に関する基板表面の線形の変位を意味する。ここに使用される用語「歪み(distortion)」とは、基板の水平面(すなわち、基板の上面および底面に対して平行なx−y面または主表面)の変位を意味する。例えば、歪みには、基板のx−y面における収縮および/または基板のx−y面における拡張が含まれる。
【0016】
ここで使用される用語「CTE適合材料(CTE matched material)」とは、参照材料の熱膨張率(CTE)との相違が約20%未満であるCTEを有する材料を意味する。CTEの相違は、約10%未満、約5%未満、約3%未満、または約1%未満であることが好ましい。ここで使用される用語「研磨する(polish)」とは、表面をラッピングおよびポリシングすること、または、表面をラッピングすることのみを意味する。
【0017】
ここで図面に移り、図1は、第1の実施例に従って、半導体デバイスを提供する方法100の一例を示す。同一または異なる実施例において、方法100は、フレキシブル基板上に薄膜トランジスタを提供する方法であると考えることができる。方法100は単なる典型例であり、ここに示された実施例に制限されない。方法100は、ここには特に記載されていない、あるいは、記載されている多くの異なる実施例または実例において用いることができる。
【0018】
方法100は、フレキシブル基板を提供する手順110を含む。図2は第1の実施例に従って、フレキシブル基板を提供する手順110を示すフローチャートである。
【0019】
手順110は、フレキシブル基板を供給する工程211を含む。ここで使用される用語「フレキシブル基板」とは、その形状を容易に順応させることができる可撓性材料を含む独立した基板を意味する。いくつかの実施例では、工程211は、低い弾性係数を有するフレキシブル基板を供給する段階を含む。例えば、低い弾性係数は、約5ギガパスカル(GPa)未満の弾性係数であると考えられる。
【0020】
多くの例において、フレキシブル基板はプラスチック基板である。例えば、フレキシブル基板は、ポリエチレン・ナフタレート(PEN)、ポリエチレン・テレフタレート(PET)、ポリエーテルスルフォン(PES)、ポリイミド、ポリカーボネート、環状オレフィン・コポリマ、または液晶ポリマを含む。
【0021】
多くの例において、フレキシブル基板は、フレキシブル基板の1またはそれ以上の面にコーティングを含む。コーティングは、フレキシブル基板の引掻抵抗を改善し、および/または、アウトガスまたは基板表面上のオリゴマ結晶を防止する。さらに、コーティングによって、それが施されたフレキシブル基板の面を平坦化することができる。さらに、コーティングによって、歪みが減少する。いくつかの例では、コーティングは、電気的装置が製作されるフレキシブル基板の面にのみ施される。他の例では、コーティングは、フレキシブル基板の両面に施される。様々な実施例では、フレキシブル基板は、予め平坦化されて提供される。例えば、フレキシブル基板は、日本国東京の帝人デュポンフィルム社から「planarized Teonex(登録商標)Q65」という商品名で販売されているPEN基板がある。他の実施例では、フレキシブル基板は、提供された後に平坦化される。例えば、方法2700(図27)は、基板を平坦化する方法を提供する。
【0022】
プラスチック基板の厚さは、約25マイクロメートル(μm)から約300μmの範囲内である。同一または異なる実施例では、フレキシブルまたはプラスチック基板の厚さは、約100μmから約200μmの範囲内である。
【0023】
いくつかの例では、フレキシブル基板は、ペーパーカッタまたはセラミックはさみを使用して、プラスチック材料のロールからプラスチック基板のシートをカットすることにより提供される。様々な例では、プラスチック基板をカットした後、カットされたシートは窒素ガン(nitrogen gun)でブロー・クリーニングされる。手順110のいくつかの実施例では、カット工程またはブロー工程の一方または両方は、工程211の一部として行われる代わりに、下記の工程212の一部として行われる。
【0024】
図2の手順110は、フレキシブル基板を準備する工程212へ続く。図3は、第1の実施例に従って、フレキシブル基板を準備する工程212のフローチャートを示す。
【0025】
図2の工程212は、フレキシブル基板をベーキングする作業330を含む。フレキシブル基板をベーキングすることにより、方法100(図1)において後に浸出する可能性のある、フレキシブル基板中のオリゴマおよび他の化学物質の放出を促すことができる。
【0026】
いくつかの例では、フレキシブル基板は、真空ベーキング工程を用いてベーキングが行われる。例えば、フレキシブル基板が収容されたオーブン内の温度は、約2〜3時間かけて摂氏約160度(℃)から約200℃に上げられる。フレキシブル基板は、約160℃から約200℃の温度、および、約1ミリトル(mTorr)から約10mTorrの圧力で1時間ベーキングが行われる。その後、オーブン内の温度は、約90℃から約115℃の間に下げられ、フレキシブル基板はさらに約8時間ベーキングが行われる。他のベーキング工程が使用されてもよい。ベーキング工程が完了した後、フレキシブル基板は、燃焼されたあらゆる残留物または化学物質が拭きとられクリーンにされる。
【0027】
続いて、図3の工程212は、保護テンプレートを提供する作業331を含む。保護テンプレートは、フレキシブル基板を配置するためのガイドとしての役割のみならず、フレキシブル基板と、様々な加工機器のローラおよび/または操作機構との間の保護層としての役割の両方を果たす。いくつかの例では、保護テンプレートは、1枚のマイラまたは任意の安価なプラスチックである。
【0028】
保護テンプレートは、50μmから15mmの厚さであり、約0.5m(メートル)から約1.5mの長さにカットされる。様々な実施例では、作業331の一部として、保護テンプレートは半分に折り畳まれ、折り目を固定するためにローラ(例えば、ホット・ロール・ラミネータ)に通される。キャリア基板のライン・トレースも、作業331の一部として保護シートの裏面に形成することができる。さらに、保護テンプレートは、保護テンプレートを平坦にするために、約90℃から約110℃で約5分から約10分間ベーキングされる。
【0029】
図3の工程212は、フレキシブル基板の第1表面の少なくとも一部分に保護材を貼付する作業332に続く。いくつかの実施例では、保護材は、フレキシブル基板の平坦化された表面の少なくとも一部分上に貼付される。いくつかの例では、保護材は、フレキシブル基板の一部分に貼付されない。
【0030】
保護材は、スクラッチを防止すると共に、接着剤がフレキシブル基板の平坦化された表面を覆うことを防止するので、その結果、欠陥が減少する。いくつかの例では、保護材として、ブルー・ロー・タック・テープ(例えば、Semiconduntor Equipment Corporation製、部品番号18133−7.50)またはマイラが使用される。保護材は、約25μmから約100μmの厚さである。例えば、保護材は、約70μmの厚さである。いくつかの例では、保護材は、保護材とフレキシブル基板との間の気泡を除去するために、フレキシブル基板の平坦化された表面上に保護材をローリングさせることによって貼付される。
【0031】
続いて、図3の工程212は、フレキシブル基板および保護材をウエハの形状にカットする作業333を含む。ウエハの形状をフレキシブル基板(もし平坦化された面があれば、その面を上にして)および/または保護材にプレスするために、パンチ・カット・テンプレートを使用してもよい。一実施例では、パンチ・カット・テンプレートは、保護材およびフレキシブル基板に、一時的または永久的なインプレッションを同時に作成するために使用される。
【0032】
もし、パンチ・カット・テンプレートのプレスによってフレキシブル基板が完全に切り離されると、プレス・カットによってフレキシブル基板上のコーティング内にクラックが生じ、それがフレキシブル基板の全体に広がるので、そのフレキシブル基板は廃棄物となってしまう。そこで、プレスを使用してフレキシブル基板および/または保護材にウエハの形状の輪郭が描かれた後、フレキシブル基板および保護材が一緒に同時にカットされる。いくつかの例では、フレキシブル基板および保護材は、パンチ・カット・テンプレートによって形成されたインプレッションから約1ミリメートル外側を、セラミックはさみを用いてカットされる。
【0033】
いくつかの例では、フレキシブル基板は、フレキシブル基板および保護材内にウエハの形状から伸びるタブを含む。タブは、図2の工程217において、フレキシブル基板がラミネータを通って移動するときに、フレキシブル基板をキャリア基板に整合させるために使用される。図4は、第1の実施例に従って、フレキシブル基板450の平面図を示す。フレキシブル基板450は、ボディ452およびタブ451を含む。多くの例では、ボディ452は、円形である。図4には示されないが、保護材は、フレキシブル基板450の上に位置し、同様の形状をしたタブを含む。一実施例では、タブは、パンチ・カット・テンプレートの一部として存在せず、フレキシブル基板および保護材からフリーハンドまたはフリースタイルでカットされる。
【0034】
図3を参照して、図3の工程212は、フレキシブル基板をクリーニングする作業334へ続く。いくつかの例では、フレキシブル基板の第2面または平坦化されていない面(すなわち保護材の無い面)は、あらゆるオリゴマ、他の化学物質、またはパーティクルを除去するためにカラ拭きされる。その後、保護材を有するフレキシブル基板の平坦化された面は、窒素ガンでブロー・クリーニングされる。他の例では、両面がカラ拭きおよび/またはブロー・クリーニングされる。
【0035】
次に、図3の工程212は、フレキシブル基板を保護テンプレートに整合させる作業335を含む。いくつかの例において、タブを具備したウエハの形状を有するフレキシブル基板は、作業331において保護テンプレート上に描写または形成されたキャリア基板のライン・トレースに整合される。キャリア基板のライン・トレースは、一般に、フレキシブル基板のウエハの形状よりもわずかに大きい。
【0036】
続いて、図3の工程212は、フレキシブル基板を保護テンプレートに結合する作業336を含む。いくつかの実施例では、フレキシブル基板は、フレキシブル基板のタブの部分を保護テンプレートに付着させることにより、保護テンプレートに付着する。例えば、1片の両面テープによって、フレキシブル基板のタブが保護テンプレートに結合される。いくつかの例では、保護材の一部が剥離されてタブから除去され、そして、両面テープが、フレキシブル基板のタブの露出した部分に結合される。いくつかの例では、保護材の一部はピンセットを使用して剥離され、さらにセラミックはさみを使用して保護テンプレートからカットされる。他の例では、図3の作業332において、保護材は、両面テープが接着されるタブの部分に貼付されないので、保護材の一部を剥離または除去する必要はない。
【0037】
フレキシブル基板を保護テンプレートに結合した後、保護テンプレートがフレキシブル基板の上で折り畳まれる。図5は、第1の実施例に従って、フレキシブル基板450を保護テンプレート555に付着させた後のフレキシブル基板アセンブリ540の部分断面図を示す。この例では、テープ556が、フレキシブル基板450および保護テンプレート555に結合される。前述したように、保護材553はフレキシブル基板450に結合される。
【0038】
いくつかの例では、フレキシブル基板の1つの面のみが保護テンプレートに付着する。他の例において、フレキシブル基板の両側が保護テンプレートに付着する。
【0039】
次に、図3の工程212は、フレキシブル基板、保護材、および保護テンプレートをラミネートする作業337を含む。フレキシブル基板および保護材は、半分に折られて2枚になった保護テンプレートの間に位置する。フレキシブル基板、保護材、および保護テンプレートは、保護材と保護テンプレートとの間、および、保護材とフレキシブル基板との間の気泡を除去するために、ホット・ロール・ラミネータを使用してラミネートされる。いくつかの例では、フレキシブル基板および保護テンプレートは、ガイド・シート(例えば、Lexan(登録商標)ガイド・シート)上に載置され、ホット・ロール・ラミネータに送り込まれる。例えば、フレキシブル基板および保護材のタブが、最初にラミネータに送り込まれる。フレキシブル基板および保護テンプレートは、120kPa(キロパスカル)から約160kPaの圧力、および、約90℃から約110℃の温度でラミネートされる。ラミネート速度は、毎分約1メートルから約2メートルである。
【0040】
フレキシブル基板および保護テンプレートをラミネートした後、工程212は完了する。図2を参照して、図2の手順110は、キャリア基板を提供する工程213を含む。多くの実施例では、キャリア基板は、6,8,12,または18インチのウエハまたはパネルである。いくつかの実施例では、キャリア基板は、370mm×470mmのパネルである。
【0041】
キャリア基板は、第1表面、および第1表面の反対側の第2表面を含む。いくつかの例では、第1表面および第2表面の少なくとも1つが研磨される。フレキシブル基板と連続して結合されていない表面を研磨することによって、キャリア基板をハンドリングするための真空またはエア・チャックの能力を向上させることができる。さらに、フレキシブル基板と連続して結合されている表面を研磨することによって、フレキシブル基板と結合された後にZ軸方向内のフレキシブル基板アセンブリの荒れを引き起こすおそれがあるキャリア基板の表面の位相的特徴(topological feature)を除去する。
【0042】
様々な実施例では、キャリア基板は、アルミナ(Al2O3)、シリコン、低CTEガラス、鋼、サファイア、バリウム硼珪酸塩、ソーダ石灰珪酸塩、アルカリ珪酸塩、または、CTEがフレキシブル基板と適合する他の材料のうちの少なくとも1つを含む。キャリア基板のCTEは、フレキシブル基板のCTEに適合させるべきである。CTEが適合しない場合は、キャリア基板とフレキシブル基板との間に応力が発生する。
【0043】
キャリア基板は、例えば、約0.7mmと約1.1mmの間の厚さを有するサファイアを含む。また、キャリア基板は、約0.7mmと約1.1mmの間の厚さを有する96%アルミナを含む。異なる実施例では、96%アルミナの厚さは、約2.0mmである。他の例では、キャリア基板は、約0.65mmの厚さを有する単結晶シリコン・ウエハである。さらに、他の実施例では、キャリア基板は、約0.5mmの厚さを有するステンレス鋼を含む。いくつかの例において、キャリア基板はフレキシブル基板よりもわずかに大きい。
【0044】
次に、図2の手順110は、架橋型接着剤を提供する工程214を含む。いくつかの例において、架橋型接着剤は、毎秒約2×10−4トルリットル未満の速度でアウトガスを行なう。いくつかの例では、架橋型接着剤は、熱硬化性および/またはUV(紫外線)硬化性を有する。
【0045】
様々な実施例では、架橋型接着剤は、架橋型アクリル系接着剤である。同一または異なる実施例では、架橋型接着剤は、架橋型アクリル系感圧接着剤または架橋型粘弾性ポリマである。いくつかの例では、接着剤のCTEは、フレキシブル基板およびキャリア基板のCTEと比較して非常に大きい。しかしながら、接着剤の層は、フレキシブル基板およびキャリア基板の厚さと比較して非常に薄いので、接着剤はフレキシブル基板とキャリア基板との間に応力(すなわち粘弾性)を生成せず、したがって、接着剤のCTEは重要ではない。
【0046】
続いて、図2の手順110は、キャリア基板の第1表面上に架橋型接着剤を堆積させる工程215を含む。多くの実施例では、キャリア基板の第1表面上への架橋型接着剤の堆積は、スピン・コーティング、スプレー・コーティング、押出しコーティング、プレフォーム・ラミネーション、スロット・ダイ・コーティング、スクリーン・ラミネーション、またはスクリーン印刷のうちの少なくとも1つの方法を用いて行なわれる。
【0047】
例えば、キャリア基板は、架橋型接着剤でコーティングされる。キャリア基板および架橋型接着剤は、キャリア基板の第1表面上に架橋型接着剤を塗布するためにスピンされる。いくつかの実施例では、架橋型接着剤は、約900rpm(回転/分)から1100rpmで約20秒から約30秒間架橋型接着剤を有するキャリア基板をスピンし、次に、約3400rpmから約3600rpmで約10秒から30秒間架橋型接着剤を有するキャリア基板をスピンすることにより、キャリア基板上にスピン・コーティングされる。異なる実施例では、架橋型接着剤を有するキャリア基板は、キャリア基板の表面をコーティングするために約600rpmから約700rpmでスピンされ、次に、架橋型接着剤の厚さをコントロールするために約3400rpmから約3600rpmでスピンされる。
【0048】
架橋型接着剤は、スピン・コーティングに先立って、キャリア基板の幾何学的中心上に施与される。異なる実施例では、架橋型接着剤は、キャリア基板がスピンしている間に、キャリア基板上に塗布される。
【0049】
堆積する手順後のキャリア基板上の架橋型接着剤の厚さは、約3μmと約15μmとの間である。同一または異なる実施例では、堆積する手順後のキャリア基板上の架橋型接着剤の厚さは、約10μmと約12μmとの間である。
【0050】
図2の手順110は、架橋型接着剤をベーキングする工程216に続く。いくつかの実施例では、架橋型接着剤は、溶剤を除去するためにベーキングされる。例えば、架橋型接着剤は、80℃で30分間ベーキングされ、次に、130℃で15分間ベーキングされる。
【0051】
他の例では、架橋型接着剤はベーキングされない。例えば、架橋型接着剤が溶剤を含まない場合、ベーキングは不要である。さらに、架橋型接着剤の粘性が非常に高い場合は、粘性を減少させるために、工程215において接着剤が堆積される前に、溶剤が架橋型接着剤に添加される。
【0052】
その後、キャリア基板が保護テンプレート上に載置される。図6に示されるように、フレキシブル基板は保護テンプレートの一部分(または半分)に既に結合されており、架橋型接着剤を有するキャリア基板は、保護テンプレートの他の部分(または半分)に載置される。いくつかの例において、架橋型接着剤は、この時点ではまだ液体である。したがって、架橋型接着剤でコーティングされたキャリア基板は、フレキシブル基板に結合される前に約8から約12時間水平状態で保管される。
【0053】
次に、図2の手順110は、フレキシブル基板およびキャリア基板が、半分に折られた保護テンプレート間に位置する間に、架橋型接着剤を使用して両者を結合する工程217を含む。フレキシブル基板の第2表面は、フレキシブル基板の第2表面とキャリア基板の第1表面との間に位置する接着剤を用いてキャリア基板の第1表面上に載置される。
【0054】
いくつかの例において、キャリア基板は、キャリア基板とフレキシブル基板との間の気泡を除去するために、半分に折られた保護テンプレートの間にフレキシブル基板アセンブリをラミネートすることにより、架橋型接着剤を使用してフレキシブル基板に結合される。フレキシブル基板をラミネートする工程には、最初にキャリア基板をフレキシブル基板に整合させる工程が含まれるので、ラミネートされたときに、キャリア基板とフレキシブル基板が整合する。その後、整合された構造は、ホット・ロール・ラミネータ(図3の作業337と同じラミネータである)を通って送られる。フレキシブル基板アセンブリは、毎分約0.4〜0.6メートルの速度でラミネートされる。
【0055】
さらに、様々な実施例では、ラミネートされたとき、保護材が保護テンプレートに付着する場合がある。この問題を回避するために、作業337および/または作業332においてラミネートする前に、シールド材が、保護テンプレートと保護材との間に載置される。シールド材は、例えば蝋紙である。一実施例では、シールド材は、製造者から入手したときに、最初から保護材に結合されている。
【0056】
同一または異なる実施例では、特に、キャリア基板およびその上に重なる架橋型接着剤の層がフレキシブル基板よりもわずかに大きい場合は、ラミネートおよび接着中に、架橋型接着剤のいくらかがキャリア基板とフレキシブル基板の間からはみ出し、フレキシブル基板の第1面または上面に付着することがある。しかしながら、保護材が存在することによって、このような問題の発生が防止される。保護材は最終的には除去され廃棄されるので、架橋型接着剤がはみ出して(フレキシブル基板の代わりに)保護材の上面に付着したとしても問題はない。
【0057】
図6は、第1の実施例に従って、フレキシブル基板アセンブリ540にキャリア基板651を結合した後のフレキシブル基板アセンブリ540の部分断面図を示す。本実施例において、架橋型接着剤652は、キャリア基板651の表面661をフレキシブル基板450の表面662に結合する。保護材553は、フレキシブル基板450の表面656上に位置する。シールド材654は、保護材553と保護テンプレート555との間に位置する。保護テンプレート555は折り曲げられ、その結果、保護テンプレート555は、キャリア基板651の表面663の下にも位置する。テープ556は、保護テンプレート555をフレキシブル基板450のタブ451に結合する。
【0058】
再び図2を参照して、手順110は、フレキシブル基板アセンブリを加工処理する工程218によって継続される。図7は、第1の実施例に従って、フレキシブル基板アセンブリを加工処理するための工程218を示すフローチャートである。
【0059】
図7の工程218は、フレキシブル基板アセンブリをカッティングする作業730を含む。いくつかの例では、セラミックは、はさみを使用して、保護テンプレート、および、保護テンプレート間に位置するフレキシブル基板のアライメント・タブを横切ってカットされるが、アライメント・タブは完全には除去されない。フレキシブル基板アセンブリをカットした後、保護テンプレートは、シールド材およびキャリア基板から手で剥離されるか、あるいは除去される。図8は、第1の実施例に従って、フレキシブル基板アセンブリをカットし、かつ、保護テンプレートを除去した後のフレキシブル基板アセンブリ540の断面図を示す。より明確に述べれば、図8では、保護テンプレート555(図5および図6)、およびフレキシブル基板450のテープ556(図5および図6)はすでに除去されている。
【0060】
再び図7を参照して、工程218の次の作業は、手作業でシールド材を除去する作業731である。いくつかの例では、フレキシブル基板アセンブリは、シールド材がテーブルに面するようにテーブルの一方端に載置される。フレキシブル基板アセンブリがゆっくりと移動してテーブルから遠ざかる間に、シールド層がフレキシブル基板アセンブリから除去(例えば、剥離)される。すなわち、フレキシブル基板アセンブリがテーブルを水平移動する間に、シールド材をテーブルの一方端から遠ざけるように下方へ引っ張ることにより、シールド層が除去される。いくつかの例において、シールド層を除去した後に、フレキシブル基板がキャリア基板の中央に正確に位置していないか、あるいは、キャリア基板と整合していない場合、プラスチック基板をキャリア基板と整合するようにスライドさせることができる。
【0061】
続いて、図7の工程218は、フレキシブル基板アセンブリからアライメント・タブを除去する作業732を含む。いくつかの例において、アライメント・タブは、セラミックはさみを使用して、フレキシブル基板からカットされる。フレキシブル基板が(キャリア基板に対して)Z方向内で移動すると、フレキシブル基板のキャリア基板のデラミネーションが生じるおそれがあるので、ゆっくりとカットされるべきである。デラミネーションが生じた場合は、フレキシブル基板アセンブリは再度ラミネートされる。図9は、第1の実施例に従って、アライメント・タブを除去した後のフレキシブル基板アセンブリ540の断面図を示す。
【0062】
次に、図7の工程218は、フレキシブル基板アセンブリをクリーニングする作業733を含む。いくつかの例において、フレキシブル基板アセンブリは、ヘキサンを用いてクリーニングされる。ヘキサンは、フレキシブル基板アセンブリをスピンしつつ、保護材上にスプレーされる。保護材がクリーニングされた後、キャリア基板の露出した表面および端部がヘキサンでワイプ・クリーンされる。
【0063】
図7の工程218は、架橋型接着剤を硬化(curing)させる作業734に続く。同一または異なる実施例では、架橋型接着剤は紫外線により硬化される。例えば、フレキシブル基板アセンブリは、架橋型接着剤を硬化させるために、約15〜25秒間室温で紫外線に露出される。いくつかの実施例では、架橋型接着剤は、約320nm(ナノメートル)から約390nmの紫外線範囲、かつ、約75mW/cm2(ミリワット/平方センチメートル)の強度で、紫外線により硬化される。架橋型接着剤を硬化させるために、コネチカット州トリントンのDymax Corporationにより製造されたDymax2000−EC UV Curing Flood Lampを使用してもよい。
【0064】
様々な例では、架橋型接着剤は、作業736のベーキング中に熱によって硬化される。いくつかの例では、架橋型接着剤の端部が紫外線硬化され、架橋型接着剤の残余部分は、作業736のベーキング中に熱により硬化される。
【0065】
続いて、図7の工程218は、フレキシブル基板アセンブリから保護材を除去する作業735を含む。いくつかの例では、保護材はピンセットを使用してゆっくり除去される。除去工程中に、キャリア基板からフレキシブル基板がデラミネートすることを防止するために、保護材はできる限り水平に保たれる。他の例では、保護材は、紫外線によって剥離することができる。これらの例では、保護材は、紫外線露光中にその粘着性を失う。図10は、第1の実施例に従って、フレキシブル基板アセンブリから保護材を除去した後のフレキシブル基板アセンブリ540の断面図を示す。
【0066】
次に、図7の工程218は、フレキシブル基板アセンブリをベーキングする作業736を含む。フレキシブル基板アセンブリをベーキングすることによって、フレキシブル基板の歪み、反り、ワーピングを減少させることができる。いくつかの実施例では、ベーキングによって、接着剤をさらに硬化させる。
【0067】
いくつかの例では、フレキシブル基板アセンブリは、真空ベーキング工程を用いてベーキングされる。例えば、フレキシブル基板アセンブリを収容するオーブン内の温度は、2〜3時間かけて約160℃から約190℃まで上げられる。フレキシブル基板アセンブリは、約50分から70分間、180℃の温度、および、約1mTorrから約10mTorrの圧力でベーキングされる。その後、オーブン内の温度は、約90℃から115℃の間まで下げられ、さらに、フレキシブル基板アセンブリは、約7時間から約9時間ベーキングされる。他のベーキング工程も使用することができる。ベーキング工程が完了した後、フレキシブル基板アセンブリはクリーニングされ、約90℃から110℃のオーブン内に最低約2時間載置される。
【0068】
フレキシブル基板アセンブリをベーキングした後、工程218は完了し、したがって、手順110も完了する。ここに記述されたような手順110および同様の手順によって、フレキシブル基板上に1またはそれ以上の電気コンポーネントを製作する際に生じる歪みを、ゼロまたは少なくとも最小(例えば、マサチューセッツ州ウィルミントンのAzores Corporationによって製造されたAzores5200の感度限界よりも小さいか、ほぼ同じ)にすることができる。先行技術によるフレキシブル基板上に電気コンポーネントを製作する方法は、ハンドリング・エラー、フォトリゾグラフィ・アライメント・エラー、およびライン/層の欠陥に結びつくような著しい歪みに関する問題を有する。
【0069】
図1に戻り、方法100は、半導体要素を提供する手順120を含む。図11は、第1の実施例に従って、半導体要素を提供する手順120のフローチャートを示す。
【0070】
図11の手順120は、1またはそれ以上の第1半導体要素を提供する工程1112を含む。図12は、第1の実施例に従って、1またはそれ以上の第1半導体要素を提供する工程1112を示すフローチャートである。
【0071】
図12の工程1112は、ゲート金属層を提供する作業1211を含む。図13は、第1の実施例に従って、ゲート金属層を提供した後の半導体デバイス1350の一例におけるデバイス形成領域の断面図を示す。図29から解るように、デバイス形成領域の断面図は、「a」線で切断した半導体デバイス1350の部分断面図である。デバイス構造の断面図は、a−Si接触領域2980およびビア領域2982の断面図を含む。さらに、図14は、第1の実施例に従って、ゲート金属層を提供した後の半導体デバイス1350の一例におけるゲート接触形成領域の断面図を示す。図29から解るように、ゲート接触形成領域の断面図は、「b」線で切断した半導体デバイス1350の部分断面図である。ゲート接触構造の断面図は、ゲート接触領域2981の断面図を含む。図29は単に典型例であり、ここに示された実施例に制限されない。
【0072】
図13および図14を参照して、例えば、約0.30μmの厚さの窒化ケイ素パッシベーション層1352が、フレキシブル基板アセンブリ540上に提供される。窒化ケイ素パッシベーション層1352は、フレキシブル基板アセンブリ540のフレキシブル基板450(図10)上に提供される。いくつかの実施例では、フレキシブル基板450は、窒化ケイ素パッシベーション層1352の堆積に先立ってベーキングされる。
【0073】
さらに、パターン化された金属ゲート1353が、窒化ケイ素パッシベーション層1352上に提供される。パターン化された金属ゲート1353は、モリブデンを含む。いくつかの例では、約0.15μmのモリブデンの層が窒化ケイ素パッシベーション層1352上に堆積され、その後パターン・エッチングされて、パターン化された金属ゲート1353を形成する。例えば、モリブデンは、スパッタリングによって窒化ケイ素パッシベーション層1352上に堆積される。いくつかの例において、モリブデンは、ニュージャージー州ロックレーのKDF Electronic, Inc.によって製造されたKDF744を使用して堆積される。同一または異なる例において、パターン化された金属ゲート1353は、カリフォルニア州サンタクララのApplied Material, Inc.によって製造されたAMAT8330を使用してエッチングされる。
【0074】
続いて、図12の工程1112は、アクティブ・スタックを提供する作業1212を含む。図15および図16は、第1の実施例に従って、アクティブ・スタックを提供した後の半導体デバイス1350の一例を示す。
【0075】
図15および図16を参照して、例えば、窒化ケイ素ゲート誘電体1554が、パターン化された金属ゲート層1353および窒化ケイ素パッシベーション層1352上に形成される。図15を参照して、例えば、半導体デバイス1350のデバイス形成領域において、アモルファス・シリコン(a−Si)層1555が窒化ケイ素ゲート誘電体1554上に提供され、さらに、パターン化された窒化ケイ素金属間誘電体(IMD:intermetal dielectric)層1556がa−Si層1555上に提供される。
【0076】
いくつかの例では、図15および図16に示されるように、窒化ケイ素ゲート誘電体1554は、プラズマ化学気相成長(PECVD:plasma−enhanced chemical vapor deposition)法によって、金属ゲート層1353および窒化ケイ素パッシベーション層1352の上に重なるように半導体デバイス1350上に堆積される。同一または異なる例において、窒化ケイ素ゲート誘電体1554は、約0.30μmの厚さである。
【0077】
図15に関し、一例として、a−Si層1555は、PECVD法によって窒化ケイ素ゲート誘電体1554上に堆積される。同一または異なる例において、a−Si層1555は、約0.08μmの厚さである。
【0078】
さらに、一例として、窒化ケイ素IMD層1556は、PECVD法によってa−Si層1555上に堆積される。同一または異なる例において、窒化ケイ素IMD層1556は、約0.10μmの厚さである。
【0079】
いくつかの例において、窒化ケイ素ゲート誘電体1554、a−Si層1555、および窒化ケイ素IMD層1556は、全て、カリフォルニア州サンタクララのApplied Materials, Inc.によって製造されたAMAT P5000を使用して、PECVD法によって堆積される。同一または異なる例において、窒化ケイ素ゲート誘電体1554、a−Si層1555、および窒化ケイ素IMD層1556が半導体デバイス1350上に堆積される温度は、約180℃より大きい。例えば、窒化ケイ素ゲート誘電体1554、a−Si層1555、および窒化ケイ素IMD層1556が半導体デバイス1350上に堆積される温度は、約180℃から約250℃である。一例では、窒化ケイ素ゲート誘電体1554、a−Si層1555、および窒化ケイ素IMD層1556が半導体デバイス1350上に堆積される温度は、約188℃から193℃である。さらに、窒化ケイ素ゲート誘電体1554、a−Si層1555、および窒化ケイ素IMD1556の半導体デバイス1350上への堆積は、ほぼ真空で行なわれる。
【0080】
窒化ケイ素ゲート誘電体1554、a−Si層1555、および窒化ケイ素IMD層1556が半導体デバイス1350上に堆積された後、その結果生じた層がエッチングされる。例えば、窒化ケイ素は、10:1の緩衝酸化物エッチング溶液(BOE:buffered oxide etch)を用いてエッチングされる。さらに、a−Si層1555は、AMAT8330を用いてエッチングされる。いくつかの例では、窒化ケイ素IMD層1556およびa−Si層1555は、a−Si層1555が露出するようにエッチングされる。すなわち、a−Si層1555は、窒化ケイ素IMD層1556によって完全には被覆されない。
【0081】
次に、図12の工程1112は、メサ・パッシベーション層を提供する作業1213を含む。図17および図18は、第1の実施例に従って、メサ・パッシベーション層を提供した後の半導体デバイス1350の一例を示す。
【0082】
図17に関し、一例として、半導体デバイス1350のデバイス形成領域において、メサ・パッシベーション層1757が、窒化ケイ素ゲート誘電体1554、a−Si層1555、および窒化ケイ素IMD層1556の上に重なるように半導体デバイス1350上に堆積される。メサ・パッシベーション層1757は、窒化ケイ素を含む。メサ・パッシベーション層1757は、a−Si層1555の表面を保護および/または封止するためにa−Si層1555上に堆積され、それによって、a−Si層1555の表面の汚染を防止するとともに、a−Si層1555の表面に沿った漏れ電流を減少させる。図18に関し、一例として、半導体デバイス1350のゲート接触形成領域において、メサ・パッシベーション層1757は、窒化ケイ素ゲート誘電体1554上に堆積される。
【0083】
メサ・パッシベーション層1757は、PECVD法によって半導体デバイス1350上に堆積される。例えば、メサ・パッシベーション層1757は、約0.10μmの厚さである。同一または異なる例において、メサ・パッシベーション層1757は、AMAT P5000を用いて、PECVD法によって堆積される。
【0084】
続いて、図12の工程1112は、1またはそれ以上のポスト・メサ・パッシベーション層のエッチングを行なう作業1214を含む。図19および図20は、1またはそれ以上のポスト・メサ・パッシベーション層のエッチングが行なわれた後の半導体デバイス1350の断面図を示す。例えば、図20は、接触ゲートのエッチングが、半導体デバイス1350のゲート接触形成領域内で行なわれた後の半導体デバイス1350を示す。同一または異なる例において、図19は、接触a−Siのエッチングが、半導体デバイス1350のデバイス形成領域内で行なわれた後の半導体デバイス1350を示す。
【0085】
半導体デバイス1350のゲート接触形成領域における接触ゲートのエッチングによって、窒化ケイ素がエッチングされる。例えば、接触ゲートのエッチングによって、メサ・パッシベーション層1757および窒化ケイ素ゲート誘電体1554がエッチングされる。多くの例において、窒化ケイ素ゲート誘電体1554の直下の金属ゲート層1353は、エッチング工程におけるエッチング・ストップとして機能する。接触ゲート形成領域における接触ゲートのエッチングは、カリフォルニア州ペタルーマのTegal Corporationによって製造されたTegal903内で実行される。接触ゲートのエッチングの後、ゲート接触2091が半導体デバイス1350上に形成される。ゲート接触2091は、図29のゲート接触領域2981と関連する。
【0086】
半導体デバイス1350のデバイス形成領域における接触a−Siのエッチングによって、窒化ケイ素がエッチング除去される。例えば、接触a−Siのエッチングによって、メサ・パッシベーション層1757および窒化ケイ素IMD層1556がエッチング除去される。窒化ケイ素層は、10:1のBOEを用いてエッチングすることができる。窒化ケイ素IMD層1556の下のa−Si層1555は、エッチング工程におけるエッチング・ストップとしての役割を果たす。接触a−Siのエッチングの後、a−Si接触1990が半導体デバイス1350上に形成される。a−Si接触1990は、図29のa−Si接触領域2980に関連する。この実施例では、接触a−Siのエッチングおよび接触ゲートのエッチングは、個別のエッチング・マスクを使用した個別のエッチングである。
【0087】
作業1214の後、図12の工程1112は完了する。図11に関し、手順120は、1またはそれ以上の接触要素を提供する工程1113へと続く。図21は、工程1113が完了した後の半導体デバイス1350の一例におけるデバイス形成領域の断面図を示す。さらに、図22は、工程1113が完了した後の半導体デバイス1350の一例におけるゲート接触形成領域の断面図を示す。
【0088】
図21に示された例において、N+a−Si層2159が、メサ・パッシベーション層1757、a−Si層1555、および窒化ケイ素IMD層1556の一部上に提供される。図21に示されるように、拡散バリア2158がN+a−Si層2159上に提供され、さらに、金属層2160が拡散バリア2158上に提供される。同様に、図22の例では、N+a−Si層2159が、メサ・パッシベーション層1757、窒化ケイ素ゲート誘電体1554、およびゲート金属層1353の一部上に提供される。図22に示されるように、拡散バリア2158がN+a−Si層2159上に提供され、さらに、金属層2160が拡散バリア2158上に提供される。
【0089】
N+a−Si層2159はPECVD法によって提供することができる。例えば、N+a−Si層2159は、約0.05μmの厚さである。同一または異なる例において、N+a−Si層2159は、AMAT P5000を用いて、PECVD法によって堆積される。
【0090】
一例では、拡散バリア2158はタンタル(Ta)を含む。同一または異なる例では、金属層2160はアルミニウム(Al)を含む。拡散バリア2158は、金属層2160からの原子(例えばAl原子)の移動が、N+a−Si層2159内へ、続いてa−Si層1555内へ拡散することを防止する。拡散バリア2158および金属層2160は、スパッタリングによってN+a−Si層2159上に堆積される。いくつかの例において、拡散バリア2158および金属層2160は、KDF744を使用して堆積される。
【0091】
N+a−Si層2159、拡散バリア2158、および金属層2160が半導体デバイス1350上に堆積された後、これらの3層がエッチングされる。例えば、3層は、AMAT8330を使用してエッチングされる。いくつかの例では、N+a−Si層2159、拡散バリア2158、および金属層2160は、3層の全てについて単一のレシピを用いてエッチングされる。一例として、N+a−Si層2159、拡散バリア2158、および金属層2160は、約140sccm(standard cubic centimeters per minute: standard cm3/min)の流量のホウ素三塩化物(BCl3)、および約10sccmの流量の塩素ガス(Cl2)を使用して、1分45秒の間、約20mTorrの圧力下でエッチングされる。次に、Cl2の流量が30sccmに上げられ、一方で圧力が15分間10mTorrに下げられる。次に、BCl3の流量が30sccmに下げられ、一方で圧力が15mTorrに上げられる。最後に、BCl3およびCl2の流量が0にされ、酸素(O2)が60分間50mTorrの圧力下において50sccmで導入される。
【0092】
様々な実施例において、手順120は、ベース誘電材料を提供する工程1198を含む(図11)。ベース誘電材料は、スピン・オン誘電材料(例えば誘電層2461(図24))に一様な表面(例えば湿った層)を提供する。いくつかの例では、ベース誘電材料は、シリコン酸化物または窒化ケイ素(例えばベース誘電材料2499)を含む。多くの例では、ベース誘電材料は、以下で述べるような、第2誘電材料を提供するために用いられる工程(すなわち工程1117)と同一または類似の工程を用いて提供される。他の実施例では、手順120は、工程1198またはベース誘電材料の提供を含まない。
【0093】
続いて、手順120は、第1誘電材料を提供する工程1114を含む。第1誘電材料は、工程1113の1またはそれ以上の接触要素上に提供される。いくつかの例では、第1誘電材料は、有機シロキサンをベースとした誘電材料、オルガノシロキサン誘電材料、および/またはシロキサンをベースとした誘電材料である。様々な実施例では、第1誘電材料は有機的である。有機シロキサンをベースとした誘電材料を使用することによって、無機シロキサンをベースとした誘電材料を使用するよりも厚い膜および柔軟な膜にすることができる。いくつかの例では、第1誘電材料は、層間誘電体として使用される。他の例では、第1誘電材料は、層内誘電体として使用される。
【0094】
表1は、実施例に従って、工程1114において第1誘電材料として使用することができる誘電材料の一例の特性を示す。
【表1】
【0095】
表1で使用する場合、膜厚とは、表の他の特性を示すような誘電材料の望ましい厚さを意味する。透過率とは、誘電材料を透過する光の割合を意味する。平坦度とは、誘電材料の平坦化の程度(DOP:degree of planarization)を意味する。プラズマ誘発性損傷に対する耐性の欄には、膜に損傷を与えないであろうプラズマが示される。アドヒージョンとは、誘電材料が、少なくともこれらの他の材料に結合することを意味する。アウトガスとは、誘電材料のガス放出圧力または誘電材料がガスを放出する速度を示す。吸湿性とは、湿気が誘電材料に吸収される速度を意味する。ディスペンス・ツールとは、誘電材料を塗布するために使用される機器を意味する。
【0096】
表2は、実施例に従って、工程1114において第1誘電材料として使用することができる誘電材料の他の例の特性を示す。
【表2】
【0097】
表2で使用する場合、エッチング化学(etch chemistry)とは、誘電材料をエッチングするために使用することができるエッチング化学を意味する。エッチング速度とは、エッチング化学を用いた場合の誘電材料の最低エッチング速度である。加工寸法(feature size)とは、誘電材料で形成された要素またはフィーチャの最小サイズを意味する。降服電圧とは、誘電材料が導体としての作用を開始するときの、長さ当りの電圧である。耐熱性とは、材料が不安定になる前に耐えられる最低温度である。
【0098】
図23は、第1誘電材料を提供する工程1114の一例を示す。様々な実施例では、第1誘電材料は、スピン・オン誘電体である。従って、これらの例では、誘電体は、第1金属層および様々な窒化ケイ素層上に第1誘電材料をスピン・コーティングすることにより、半導体デバイスに塗布される。様々な実施例では、第1誘電材料の塗布は、オハイオ州ウェストチェスターのRite Track, Inc.から入手可能なRite Track8600で実行することができる。
【0099】
図23を参照して、工程1114は、第1の予定速度で半導体デバイスを回転させる作業2330を含む。いくつかの例では、第1の予定回転速度は、約500rpmと約2000rpmとの間である。同一または異なる実施例では、第1の予定速度は約1000rpmである。
【0100】
続いて、工程1114は、第1誘電材料を分配(dispense)する作業2331を含む。いくつかの例では、基板が第1の予定速度で回転している間に第1誘電材料が基板上に分配される。いくつかの例では、第1誘電材料は、注射器を使用して分配される。例えば、基板が6インチの直径のウエハである場合、約4mL(ミリリットル)が半導体デバイス上に分配される。いくつかの例では、分配中の注射器の先端の圧力は、約15kPaである。同一または異なる実施例では、注射器が第1誘電材料を分配した後、その注射器は約1kPaの吸戻し圧力を有する。注射器の吸戻し圧力は、分配工程の完了後に、注射器から余分な量の第1誘電材料が滴下することを防止する。6インチのウエハでは、分配工程に約3秒を要する。作業2331が完了するまで、半導体デバイスは第1の予定速度で回転する。
【0101】
様々な実施例では、動的分配工程が用いられる。すなわち、基板が回転している間に第1誘電材料が分配される。いくつかの例では、第1誘電材料は基板の中心に分配される。他の例では、注射器は、分配工程の開始時には基板の中心上に位置し、基板が回転している間に、秒速約30から約60ミリメートルの一定速度で基板の中心から基板の端部まで移動する。他の実施例では、静的分配工程が用いられる。すなわち、分配工程の間、基板は回転しない。
【0102】
次に、工程1114は、半導体デバイスの速度を、第1の予定速度から第2の予定速度に上げる作業2332を含む。いくつかの例において、第2の予定回転速度は、約2000rpmと約4000rpmとの間である。同一または異なる実施例では、第2の予定速度は、約2600rpmである。半導体デバイスを約2600rpmの第2の予定速度で30秒間回転させることによって、半導体デバイスの表面上に約2μmの厚さの第1誘電材料が分散される。第1誘電材料の厚さの相違は、異なる第2の予定速度を用いることにより達成することができる。
【0103】
図30は、第1誘電材料の厚さに対する半導体材料の回転率(すなわち速度)を示す。
【0104】
工程1114は、エッジ・ビード除去を行なう作業2333をさらに含む。いくつかの例では、第1誘電材料が、作業2331および作業2332中に基板の端部に向かう遠心力によって外方向へ流れ、半導体デバイスの上面端部上に隆起(すなわちエッジ・ビード)を形成する。エッジ・ビードは、乾燥時に剥げ落ちることによって、半導体デバイスの欠陥を増加させ、かつ/または、製造された機器を破損するおそれがある。従って、エッジ・ビードは、作業2333中に除去される。いくつかの例では、作業2331および作業2332で使用される機器に、エッジ・ビード除去装置が含まれる。いくつかの例では、基板の端部周囲の第1誘電材料を除去するために、溶剤がエッジ・ビード上にスプレーされる。いくつかの例では、半導体デバイスが第3の予定速度で回転する間に、溶剤が、例えば、基板の端部の内側の約5〜約6ミリメートルにわたってスプレーされる。さらに、いくつかの例では、基板の端部から第1誘電材料を除去することによって、第2誘電材料が第1誘電材料上に提供されるときに(図11の工程1117)、第2誘電材料によって第1誘電材料の端部を確実に覆うことができる。
【0105】
いくつかの例では、シクロヘキサノン、プロピレン・グリコール・モノメチル・エーテル・アセテート(PGMEA)、または他のエッジ・ビード除去溶剤を使用する。いくつかの例では、半導体デバイスは、エッジ・ビード除去工程の間に、約1000rpmの第3の予定速度で回転する。いくつかの例では、半導体デバイスは、約30秒間第3の予定速度で回転し、その間に溶剤がビード・エッジ上にスプレーされる。
【0106】
さらに、工程1114は、半導体デバイスの回転を停止させる作業2334へと続く。半導体デバイスの回転を停止させた後、工程1114は完了する。
【0107】
図11を参照して、手順120は、半導体デバイスをベーキングする工程1115を含む。いくつかの例では、半導体デバイスのベーキングは、工程1114の第1誘電材料、工程1198のベース誘電材料、工程1113の1またはそれ以上の接触要素、工程1112の1またはそれ以上の第1半導体要素、および手順110の基板のベーキングを含む。ベーキングの目的の1つは、エッジ・ビード工程で用いた溶剤を蒸発させることである。さらに、半導体デバイスのベーキングによって、平坦化が促進し、膜の欠陥が減少し、第1誘電材料が架橋結合する。
【0108】
様々な実施例では、半導体デバイスのベーキングは、2つのベーキング・シーケンスを用いて行なわれる。ベーキング工程は、ホットプレートを使用して大気圧で行なわれる。工程1115は、例えば、Rite Track 8800内で行なわれる。
【0109】
第1ベーキングは、約160℃で約60秒間ベーキングされる。他の例では、第1ベーキングは、約150℃で約60秒間ベーキングされる。第1ベーキングが完了した後、いくつかの例では、半導体デバイスは、第2ベーキングの前に、約30秒間冷却される。半導体デバイスは、室温で(チル・プレートを使用せずに)冷却される。半導体デバイスが冷却される理由は、例えば、ハンドリング・システムが、半導体デバイスをハンドルするために、ポリテトラフルオロエチレン(例えば、デラウェア州ウィルミントンのE.I.du Pont de Nemours and CompanyのTeflon(登録商標)材料)が被覆されたチャックを使用するからである。ポリテトラフルオロエチレンが被覆されたチャック上に熱い半導体デバイスを置くと、チャックに損傷を与える。他の機器が使用される場合は、冷却工程をスキップすることも可能である。
【0110】
半導体デバイスを冷却した後、半導体デバイスに対して、ホットプレート上で2回目のベーキングが行なわれる。いくつかの実施例では、第2ベーキングは、約160℃より高い温度で約60秒間行なわれるが、これはPGMEAの沸点が160℃であるからである。例えば、第1ベーキングが160℃であった場合は、第2ベーキングは約170℃で約60秒間である。また、第1ベーキングが150℃であった場合は、第2ベーキングは約200℃で約60秒間である。第2ベーキングが完了した後、半導体デバイスは、再び30秒間冷却される。他の実施例において、ベーキングの他のシーケンスを実行することも可能である。
【0111】
ベーキングが完了した後、手順120における次の工程は、第1誘電材料を硬化(curing)させる工程1116である。第1誘電材料を硬化することによって、第1誘電材料の架橋結合が強化される。いくつかの例では、硬化は、大気圧(すなわち約1気圧)で、窒素雰囲気のコンベクション・オーブン内で行なわれる。
【0112】
様々な例では、半導体デバイスはオーブン内に入れられる。その後、オーブン内の温度は約200℃まで上げられ、半導体デバイスは約200℃で約1時間ベーキングされる。温度は、工程1114の第1誘電材料のアウトガスを最小限にするために、毎分約1〜2℃の速度で上げられる。ベーキングが完了した後、温度は室温までゆっくりと下げられる(例えば毎分1〜2℃)。
【0113】
他の実施例では、5回の個別のベーキングによるベーキング工程が用いられる。最初のベーキングは、約60℃で10分間のベーキングである。室温から約60℃への上昇時間は、約10分である。約60℃でベーキングした後、温度は、約32分かけて約160℃まで上げられる。半導体デバイスは、約160℃で約35分間ベーキングされる。
【0114】
160℃でベーキングされた後、コンベクション・オーブンの温度は、さらに、約10分かけて約180℃まで上げられる。半導体デバイスは、約180℃で約20分間ベーキングされる。
【0115】
180℃でベーキングされた後、温度は、約50分かけて約200℃まで上げられる。半導体デバイスは、約200℃で約60分間ベーキングされる。このベーキング手順では、最後に、オーブン内の温度が約70分かけて約60℃まで下げられる。半導体デバイスは、約60℃で約10分間ベーキングされる。ベーキングが完了した後、半導体デバイスは、図11の手順120へ進む前に、ほぼ室温まで冷却される。半導体デバイスのベーキングによって、1またはそれ以上の接触要素のアニールが促進される。
【0116】
続いて、手順120は、第2誘電材料を提供する工程1117を含む。いくつかの例では、第2誘電材料の提供は、オルガノシロキサンの誘電層(すなわち工程1114の第1誘電材料)上に第2誘電材料を堆積させることを含む。いくつかの例では、第2誘電材料は、窒化ケイ素を含む。同一または異なる例では、第2誘電材料は、シリコンオキシニトライド(SiOxNy)、シリコン酸化物、および/または二酸化けい素(SiO2)を含む。いくつかの例では、低温PECVD処理が、第2誘電材料を堆積させるために用いられる。いくつかの例では、第2誘電材料を提供する工程の一部として、第1誘電材料が第2誘電材料によって被覆される。いくつかの例では、第1誘電材料の端部が第2誘電材料で被覆されるので、第1誘電材料は、その後の酸素(O2)プラズマ・アッシングにおいて露出することがない。酸素プラズマ・アッシングは、いくつかの例では、第1誘電材料のグレードを下げるおそれがある。
【0117】
第2誘電材料は、約0.1μmから約0.2μmの厚さで堆積される。第2誘電材料は、その後のエッチングから第1誘電材料を保護するために堆積される。
【0118】
手順120の次の工程は、第2誘電材料上にマスクを提供する工程1118である。工程1118で用いられるマスクは、図11の工程1119のエッチング作業のためのエッチング・マスクのようなものである。
【0119】
いくつかの例では、工程1118は、シロキサンをベースとした誘電層(すなわち、工程1114の第1誘電材料)上にパターン化されたフォトレジストを塗布すること、または、有機シロキサンをベースとした誘電体(すなわち工程1114の第1誘電材料)上でマスクをパターン化することを含む。同様に、工程1118は、オルガノシロキサンの誘電層(すなわち工程1114の第1誘電材料)上にパターン化されたマスクを提供することを含む。
【0120】
いくつかの例では、マスクは、第1誘電材料および第2誘電材料のエッチングされない1またはそれ以上の部分をカバーする。マスクは、図11の工程1119のエッチング工程中にマスクがエッチングされないような厚さで提供される。いくつかの例では、マスクは、約3.5μmの厚さ、または、約2.5μmから約5.0μmの厚さを有する。
【0121】
いくつかの例では、マスクはフォトレジストを含む。いくつかの例では、フォトレジストは、ルクセンブルクのAZ Material of Luxembourgによって製造されたAZ Electronic Materials MiR 900フォトレジストである。いくつかの例では、フォトレジストは、Rite Track 8800を使用して、第2誘電材料上に塗布される。例えば、半導体デバイスは、マスク(例えばフォトレジスト)と共にベーパー・プライムおよびスピン・コーティングされる。半導体デバイスをコーティングした後、半導体デバイスは、105℃で約60秒間ベーキングされる。
【0122】
次に、半導体デバイスは、テンプレートを用いて正確な位置に整合され、UV光(紫外線)に暴露されて、マスク・イメージがテンプレートからマスクへ転写される。マスクを暴露した後、半導体デバイスは約110℃で約90秒間ベーキングされる。その後、マスクは、標準的な現像液を用いて約90秒間パドル現像され、UV光に暴露されなかったフォトレジストの部分が除去される。
【0123】
現像が完了した後、第2誘電材料上にマスクを提供する最後の部分である、マスク上でのフォトレジスト・リフロー工程が行なわれる。フォトレジスト・リフローは、フォトレジストが現像された後にマスクを加熱し、フォトレジストを少なくとも半液体状にしてフローする工程である。
【0124】
いくつかの例では、半導体デバイスは、約140℃で約60秒間ベーキングされる。このフォトレジスト・リフロー工程によって、マスク端部の鋭さが減少するので、図11の工程1119でエッチングされたとき、第1誘電体および第2誘電体内のビアは、傾斜した側面を有するであろう。いくつかの例では、傾斜した側面は、水平から約30程度の角度である。
【0125】
次に、手順120は、ベース誘電材料、第1誘電材料、および第2誘電材料をエッチングする工程1119を含む。ベース誘電材料、第1誘電材料、および第2誘電材料は、ベース誘電材料、第1誘電材料、および第2誘電材料内にビアを形成するためにエッチングされる。
【0126】
いくつかの例では、ベース誘電材料、第1誘電材料、および第2誘電材料は、同一のエッチング・マスクを使用して、同一工程でエッチングされる。他の例では、第1誘電材料は第1工程でエッチングされ、第2誘電材料は第2工程でエッチングされ、ベース誘電体は第3工程でエッチングされる。
【0127】
これらの他の例では、マスクがベース誘電材料に施され、ベース誘電材料がエッチングされ、そして、第1誘電材料が図11の工程1114で提供される前に、マスクが除去される。続いて、マスクが第1誘電材料に施され、第1誘電材料がエッチングされ、そして、第2誘電材料が図11の工程1118で提供される前に、マスクが除去される。その後、マスクが第2誘電材料に施され、第2誘電材料がエッチングされる。他の例では、第2誘電材料は、工程1118のマスクを使用してエッチングされ、マスクが除去され、そして、パターン化された第2誘電材料が、第1誘電材料をパターン化するためのマスクとして使用される。
【0128】
多くの実施例では、ベース誘電材料、第1誘電材料、および第2誘電材料は、プラズマ・エッチングされる。同一または異なる実施例では、ベース誘電材料、第1誘電材料、および第2誘電材料は、反応性イオン・エッチング(RIE)される。いくつかの例では、ベース誘電材料、第1誘電材料、および第2誘電材料は、フッ素をベースとしたエッチング液でエッチングされる。いくつかの例では、エッチング剤は、トリフルオロメタン(CHF3)、六フッ化硫黄(SF6)または他のフッ素をベースとしたエッチング剤である。
【0129】
ベース誘電材料が無い(ずなわち、工程1198がスキップされる)いくつかの例では、第1材料は、上述したようなオルガノシロキサン誘電材料であり、また、第2材料は窒化ケイ素である。これらの例では、第1誘電材料および第2誘電材料は、六フッ化硫黄(SF6)を用いて約4分間、RIEエッチングされる。六フッ化硫黄がエッチング剤として使用される場合、エッチングは、六フッ化硫黄と酸素(O2)が1:2の比率であるプラズマ・チャンバ内で行なわれる。
【0130】
第1誘電材料および第2誘電材料に対する六フッ化硫黄のエッチング速度は、ほぼ同一(すなわち、毎分約0.5μm)である。しかしながら、第2誘電材料のエッチング速度は、第1誘電材料よりもわずかに速い。ある例では、エッチング中のプラズマ・チャンバ内の圧力は、約50mTorrから約400mTorrである。RIEエッチングは、カリフォルニア州ペタルーマのTegal Corporationにより製造されたTegal901内で行なわれる。
【0131】
第2誘電材料は、第1誘電材料の前にエッチングされ、第1誘電材料は、ベース誘電材料の前にエッチングされる。多くの例では、ベース誘電材料の直下の金属層は、エッチング工程におけるエッチング・ストップとして機能する。六フッ化硫黄がエッチング剤として使用される場合、金属層はアルミニウムであるべきである。この実施例では、六フッ化硫黄によってこれらの2つの金属がエッチングされるので、金属層は、モリブデンまたはタンタルであってはならない。異なる実施例において、上に重なる第2誘電体層のエッチングがタイム・エッチングである場合には、金属層は、モリブデンおよび/またはタンタルを含んでもよい。
【0132】
いくつかの例において、BOEおよび塩素をベースとしたエッチング剤は使用することができない。なぜなら、それらは、第1誘電材料がオルガノシロキサン誘電材料であるときに、第1誘電材料をエッチングしないからである。図24は、エッチング・ベース誘電材料2499、第1誘電材料2461、および第2誘電材料2462をエッチングした後の半導体デバイス1350の一例におけるデバイス形成領域の断面図を示す。図11の工程1119の後、図24に示されるように、半導体デバイス1350はビア2463を含む。ビア2463は、図29のビア領域2982に関連する。第2誘電体層2462上のマスクは、図24に示されていない。
【0133】
再び図11を参照して、手順120の次の工程は、マスクを除去する工程1120である。いくつかの例では、マスクは、110℃より低い温度でマスク(例えばフォトレジスト)をアッシングすることにより除去される。マスクが110℃より高い温度でアッシングされた場合は、第1誘電材料に亀裂が生じるおそれがある。従って、いくつかの例では、マスクのアッシングは、約70℃から約90℃の範囲の温度で行なわれる。同一または異なる例において、マスクのアッシングは、約77℃から約84℃の範囲の温度で行なわれる。
【0134】
アッシングは、約300mTorrを超えない圧力で行なわれる。酸素(O2)は、約50sccmの速度で、アッシング工程中チャンバ内を流通する。様々な例では、アッシング手順は、Tegal901内で行なわれる。マスクをアッシングした後、半導体デバイスは、脱イオン水で洗浄され、スピン乾燥される。いくつかの例では、洗浄は、クイック・ダンプ・リンサ内で行なわれ、また、乾燥は、スピン・リンス・ドライヤ内で行なわれる。
【0135】
他の例では、フォトレジストを除去するために、ウエット・ストリップが使用される。いくつかの実施例では、N−メチルピロリドン(NMP:N−methyl pyrolidinone)をベースとしたストリッパが使用される。
【0136】
図21の手順120の次の工程は、1またはそれ以上の第2半導体要素を提供する工程1121である。1またはそれ以上の第2半導体要素の例としては、第2金属層、インジウム酸化スズ(ITO:indium tin oxide)層、および窒化ケイ素層が含まれる。
【0137】
一例として、図25は、第2金属層2564およびITO層2565を提供した後の半導体デバイス1350の一例におけるデバイス形成領域の断面図を示す。第2金属層2564は、第2誘電材料2462上、および、少なくとも部分的にビア2463(図24)内に堆積される。第2金属層2564はモリブデンを含み、約0.15μmの厚さである。いくつかの例では、第2金属層2564は、KDF744を使用したスパッタリングによって堆積される。
【0138】
ITO層2565は、第2金属層2564上に堆積される。ITO層2565は、インジウム酸化スズを含み、約0.05μmの厚さである。いくつかの例では、ITO層は、KDF744を使用したスパッタリングによって堆積される。
【0139】
いくつかの例では、第2金属層2564は、パターン・エッチングされる。
その後、ITO層2565が、第2金属層2564上に堆積され、さらに、パターン・エッチングされる。一例として、第2金属層2564およびITO層2565は、AMAT8330を使用してエッチングされる。
【0140】
図26は、窒化ケイ素層2666を提供した後の半導体デバイス1350の一例におけるデバイス形成領域の断面図を示す。窒化ケイ素層2666は、ITO層2565上に堆積され、約0.10μmの厚さである。いくつかの例では、窒化ケイ素層2666は、AMAT P5000を使用してPECVD法によって堆積される。同一または他の例では、窒化ケイ素層2666は、ストップ層であるITO層2565と共に、Tegal901を使用してエッチングされる。
【0141】
工程1121の後、手順120は完了する。図1を参照して、方法100の次の手順は、キャリア基板から、フレキシブル基板に結合された半導体要素を含むフレキシブル基板を取り外す手順130である。いくつかの例では、フレキシブル基板は、手でキャリア基板からフレキシブル基板を剥がすことにより、キャリア基板から取り外される。
【0142】
他の実施例に変わり、図27は、フレキシブル基板を平坦化する方法2700の一例を示す。同一または異なる実施例では、方法2700は、オルガノシロキサン誘電材料をエッチングする方法であると考えられる。方法2700はまた、有機シロキサンをベースとした誘電体をエッチングする方法、あるいは、シロキサンをベースとした誘電材料をエッチングする方法であると考えられる。方法2700は単に典型例であり、ここに示された実施例に制限されない。方法2700は、ここで特に図示または記述されない様々な実施例に用いることができる。
【0143】
図27を参照して、方法2700は、基板を提供する手順2711を含む。
手順2711は、図2の工程211と同一または類似である。基板は、図4の基板450と同一または類似である。さらに、他の実施例では、手順2711は、図1の方法110と同一または類似であり、また、基板は、基板450と同一または類似であり、フレキシブル基板アセンブリ540の一部である。
【0144】
方法2700は、第1誘電材料を提供する手順2712へと続く。いくつかの例では、第1誘電材料は、図24の第2誘電材料2462、および図11の工程1117と同一または類似である。例えば、第2誘電材料2462は、約0.1μmから約0.2μmの厚さを有する窒化ケイ素層を含む。
【0145】
方法2700の次の手順は、第2誘電材料を提供する手順2713である。
第2誘電材料は、図24の第1誘電材料2461と同一または類似である。手順2713は、図1の工程1114と同一または類似である。
【0146】
方法2700は、第2誘電材料をベーキングする手順2714へ続く。いくつかの例では、手順2714は、図11の工程1115と同一または類似である。
【0147】
続いて、方法2700は、第2誘電材料を硬化する手順2715を含む。いくつかの例では、手順2715は、図11の工程1116と同一または類似である。
【0148】
他の例では、コンベクション・オーブン内での5回の個別のベーキングを行うという異なるベーキング手順が用いられる。最初のベーキングは、約40℃で約10分間のベーキングである。室温から40℃までの上昇時間は、約2分である。40℃でベーキングした後、温度は、32分かけて約160℃まで上げられる。その後、フレキシブル基板は、約160℃で約35分間ベーキングされる。
【0149】
約160℃でベーキングした後、コンベクション・オーブンの温度は、約10分間かけて約180℃まで上げられる。フレキシブル基板は、約180℃で約20分間ベーキングされる。
【0150】
約180℃でベーキングした後、温度は、約50分かけて約230℃まで上げられる。あるいは、温度は、毎分約2℃ずつ約230℃まで上げられる。フレキシブル基板は、約230℃で約15時間ベーキングされる。
【0151】
このベーキング手順において、最後に、オーブン内の温度は、約85分かけて約60℃まで下げられる。フレキシブル基板は、約60℃で約10分間ベーキングされる。ベーキングが完了した後、フレキシブル基板は、図27の方法2700に進む前に、ほぼ室温まで冷却される。
【0152】
方法2700は、第3誘電材料を提供する手順2716へ続く。いくつかの例では、第3誘電材料は、約0.2μmから約0.4μmの厚さで堆積される。いくつかの例では、第3誘電材料は、窒化ケイ素の約0.3μmの厚さの層である。第3誘電材料を堆積した後、フレキシブル基板は、約180℃で約5分間、インシチュ(in−situ)ベーキングされる。いくつかの例では、第3誘電材料は、図13の窒化物パッシベーション層1352と同一または類似である。
【0153】
図28は、第2実施例に従って、第3誘電材料を提供した後の半導体デバイス2850の一例を示す。この例では、第1誘電材料2871は、フレキシブル基板アセンブリ540上に提供される。第2誘電材料2872は、第1誘電材料2871上に提供され、さらに、第3誘電材料2873は、第2誘電材料2872上に提供される。
【0154】
第3誘電層を提供した後、方法2700は完了する。結果として生じた半導体デバイス(図28の2850)は、方法100の手順110において提供されたフレキシブル基板として使用される。
【0155】
本発明は特定の実施例に関して記述されたが、当業者であれば、本発明の精神または範囲から逸脱することなく様々な変更が可能であることが解るであろう。例えば、方法100に追加のベーキングおよび/またはクリーニング手順を加えてもよいことは、直ちに明白になるであろう。さらに、ここに記述された手作業による手順は、機械により自動的に行なうこともできる。このような変更に関する追加の例についても、上記において与えられている。従って、開示された実施例は、本発明の範囲の例示であると解すべきであり、制限するものであると解すべきではない。本発明の範囲は、添付の請求項によって要求される範囲のみによって制限されると解すべきである。ここで論じられたフレキシブル基板アセンブリおよび方法は、様々な実施例において実行することが可能であること、さらに、これらの実施例に関する以上の記述は、必ずしもあらゆる実施例について完全に記述したものでないことは、通常の当業者であれば直ちに明白となろう。図面に関する詳細な記述および図面自体は、少なくとも1つの好適な実施例を示すが、代替の実施例が示されてもよい。
【0156】
任意の特定の請求項で請求されるすべてのエレメント(構成要件)は、その特定の請求項で請求される本発明にとって必須のものである。したがって、1またはそれ以上の特許請求される構成要件を置き換えることは再構成となり、訂正ではない。さらに、特有の諸実施形態に関して、利益、他の利点、および問題に対する解決策が述べられてきた。しかし、その利益、利点、問題に対する解決策、およびそのいずれかの利益、利点、または解決策を生じさせる、あるいはより明確にすることのできる任意の1またはそれ以上の構成要件を、請求項のいずれかまたはすべてのものに関して、重要で、必要な、または必須の特徴もしくは構成要件であると解釈すべきではない。
【0157】
さらに、本明細書で開示される実施形態および限定は、その実施形態および/または限定が、(1)請求項中で明示的に請求されていない場合、また(2)均等論の下で、請求項における明示的な構成要件および/または限定の均等物であり、あるいは潜在的な均等物である場合、公有の原則(doctrine of dedication)の下で公共用として提供されることはない。
【特許請求の範囲】
【請求項1】
半導体デバイスを提供する方法において、
フレキシブル基板を提供する段階と、
前記フレキシブル基板上に少なくとも1つの材料層を堆積させる段階であって、前記少なくとも1つの材料層の堆積は、少なくとも180℃の温度で生じる、段階と、
金属層とN+アモルファス・シリコン層との間に拡散バリアを提供する段階と、
から構成されることを特徴とする方法。
【請求項2】
前記フレキシブル基板上に少なくとも1つの材料層を堆積させる段階は、アモルファス・シリコン層を堆積させる段階を含むことを特徴とする請求項1記載の方法。
【請求項3】
前記フレキシブル基板上に少なくとも1つの材料層を堆積させる段階は、窒化ケイ素ゲート誘電体を堆積させる段階をさらに含むことを特徴とする請求項2記載の方法。
【請求項4】
前記フレキシブル基板上に少なくとも1つの材料層を堆積させる段階は、窒化ケイ素金属間誘電層を堆積させる段階をさらに含むことを特徴とする請求項3記載の方法。
【請求項5】
前記フレキシブル基板上に少なくとも1つの材料層を堆積させる段階は、少なくとも188℃の温度で生じることを特徴とする請求項1,2,3または4記載の方法。
【請求項6】
前記フレキシブル基板上に少なくとも1つの材料層を堆積させる段階は、ほぼ真空圧力で生じることを特徴とする請求項1,2,3,4または5記載の方法。
【請求項7】
前記拡散バリアは、タンタルを含むことを特徴とする請求項1,2,3,4,5または6記載の方法。
【請求項8】
前記フレキシブル基板は、平坦化されたフレキシブル基板を含むことを特徴とする請求項1,2,3,4,5,6または7記載の方法。
【請求項9】
キャリア基板を提供する段階と、
前記キャリア基板を前記フレキシブル基板に結合する段階と、
をさらに含むことを特徴とする請求項1,2,3,4,5,6,7または8記載の方法。
【請求項10】
第1誘電材料を提供する段階であって、前記第1誘電材料は、有機シロキサンをベースとした誘電材料を含む、段階、
をさらに含むことを特徴とする請求項1,2,3,4,5,6,7,8または9記載の方法。
【請求項11】
第2誘電材料を提供する段階であって、前記第2誘電材料は窒化ケイ素を含み、かつ前記第1誘電材料上に堆積される、段階と、
前記第1誘電材料、前記第2誘電材料、前記フレキシブル基板、および前記少なくとも1つの材料層をベーキングする段階であって、前記ベーキングの温度は、少なくとも200℃に達する、段階と、
をさらに含むことを特徴とする請求項10記載の方法。
【請求項12】
前記第1誘電材料を提供する前にベース誘電材料を提供する段階であって、前記ベース誘電材料は、シリコン酸化物を含むことを特徴とする請求項10記載の方法。
【請求項13】
前記フレキシブル基板は、ポリエチレン・ナフタレートを含むことを特徴とする請求項1,2,3,4,5,6,7,9,10,11または12記載の方法。
【請求項14】
半導体デバイスを提供する方法において、
キャリア基板を提供する段階と、
フレキシブル基板を提供する段階であって、前記フレキシブル基板は平坦化されている、段階と、
前記キャリア基板を前記フレキシブル基板に結合させる段階と、
前記フレキシブル基板上にゲート金属層を堆積させる段階と、
前記ゲート金属層上に1またはそれ以上のシリコン含有層を堆積させる段階であって、前記1またはそれ以上のシリコン含有層を堆積させる温度は、少なくとも180℃に達する、段階と、
前記1またはそれ以上のシリコン含有層上に、1またはそれ以上の接触要素を堆積させる段階であって、前記1またはそれ以上の接触要素は拡散バリアを含む、段階と、
前記1またはそれ以上の接触要素上に第1誘電材料を堆積させる段階であって、前記第1誘電材料は有機シロキサンをベースとした誘電材料を含む、段階と、
前記第1誘電材料上に第2誘電材料を堆積させる段階であって、前記第2誘電材料は窒化ケイ素を含む、段階と、
前記第1誘電材料、前記第2誘電材料、前記フレキシブル基板、前記キャリア基板、前記ゲート金属層、前記1またはそれ以上のシリコン含有層、および前記1またはそれ以上の接触要素をベーキングする段階であって、前記ベーキングの温度は、少なくとも200℃に達する、段階と、
から構成されることを特徴とする方法。
【請求項15】
前記1またはそれ以上のシリコン含有層は、アモルファス・シリコン層を含むことを特徴とする請求項14記載の方法。
【請求項16】
前記1またはそれ以上のシリコン含有層は、窒化ケイ素ゲート誘電層および窒化ケイ素金属間誘電層をさらに含むことを特徴とする請求項14記載の方法。
【請求項17】
前記窒化ケイ素金属間誘電層、前記アモルファス・シリコン層、および前記窒化ケイ素ゲート誘電層をエッチングする段階であって、その結果、前記アモルファス・シリコン層の一部が暴露する、段階と、
前記窒化ケイ素金属間誘電層、前記アモルファス・シリコン層、および前記窒化ケイ素ゲート誘電層上にメサ・パッシベーション層を堆積させる段階であって、その結果、前記メサ・パッシベーション層が前記アモルファス・シリコン層の暴露部分をカバーする、段階と、
をさらに含むことを特徴とする請求項14の方法。
【請求項18】
前記拡散バリアはタンタルを含み、
前記1またはそれ以上の接触要素は、金属層およびN+アモルファス・シリコン層をさらに含む、
ことを特徴とする請求項14,15,16または17記載の方法。
【請求項19】
前記1またはそれ以上の接触要素を堆積させる段階は、前記金属層と前記N+アモルファス・シリコン層との間に前記拡散バリアを堆積させる段階を含むことを特徴とする請求項18記載の方法。
【請求項20】
前記1またはそれ以上の接触要素をエッチングする段階をさらに含み、前記1またはそれ以上の接触要素は、単一の工程でエッチングされることを特徴とする請求項19記載の方法。
【請求項21】
前記1またはそれ以上のシリコンを堆積させる段階は、プラズマ化学気相成長法を使用する段階を含むことを特徴とする請求項14,15,16,17,18,19または20記載の方法。
【請求項22】
フレキシブル基板と、
前記フレキシブル基板上の金属ゲート層と、
前記金属ゲート層上のアモルファス・シリコン層であって、前記アモルファス・シリコン層は、少なくとも180℃の温度の工程中に堆積される、アモルファス・シリコン層と、
前記アモルファス・シリコン層上のN+アモルファス・シリコン層と、
拡散バリアと、
金属層と、
から構成される半導体デバイスであって、
前記拡散バリアは、前記金属層と前記N+アモルファス・シリコン層との間に位置することを特徴とする半導体デバイス。
【請求項23】
前記フレキシブル基板は、ポリエチレン・ナフタレートを含むことを特徴とする請求項22記載の半導体デバイス。
【請求項24】
前記拡散バリアは、タンタルを含むことを特徴とする請求項23または23記載の半導体デバイス。
【請求項25】
前記金属層は、アルミニウムを含むことを特徴とする請求項22,23または24記載の半導体デバイス。
【請求項26】
前記アモルファス・シリコン層と前記N+アモルファス・シリコン層との間にメサ・パッシベーション層をさらに含むことを特徴とする請求項22,23,24または25記載の半導体デバイス。
【請求項1】
半導体デバイスを提供する方法において、
フレキシブル基板を提供する段階と、
前記フレキシブル基板上に少なくとも1つの材料層を堆積させる段階であって、前記少なくとも1つの材料層の堆積は、少なくとも180℃の温度で生じる、段階と、
金属層とN+アモルファス・シリコン層との間に拡散バリアを提供する段階と、
から構成されることを特徴とする方法。
【請求項2】
前記フレキシブル基板上に少なくとも1つの材料層を堆積させる段階は、アモルファス・シリコン層を堆積させる段階を含むことを特徴とする請求項1記載の方法。
【請求項3】
前記フレキシブル基板上に少なくとも1つの材料層を堆積させる段階は、窒化ケイ素ゲート誘電体を堆積させる段階をさらに含むことを特徴とする請求項2記載の方法。
【請求項4】
前記フレキシブル基板上に少なくとも1つの材料層を堆積させる段階は、窒化ケイ素金属間誘電層を堆積させる段階をさらに含むことを特徴とする請求項3記載の方法。
【請求項5】
前記フレキシブル基板上に少なくとも1つの材料層を堆積させる段階は、少なくとも188℃の温度で生じることを特徴とする請求項1,2,3または4記載の方法。
【請求項6】
前記フレキシブル基板上に少なくとも1つの材料層を堆積させる段階は、ほぼ真空圧力で生じることを特徴とする請求項1,2,3,4または5記載の方法。
【請求項7】
前記拡散バリアは、タンタルを含むことを特徴とする請求項1,2,3,4,5または6記載の方法。
【請求項8】
前記フレキシブル基板は、平坦化されたフレキシブル基板を含むことを特徴とする請求項1,2,3,4,5,6または7記載の方法。
【請求項9】
キャリア基板を提供する段階と、
前記キャリア基板を前記フレキシブル基板に結合する段階と、
をさらに含むことを特徴とする請求項1,2,3,4,5,6,7または8記載の方法。
【請求項10】
第1誘電材料を提供する段階であって、前記第1誘電材料は、有機シロキサンをベースとした誘電材料を含む、段階、
をさらに含むことを特徴とする請求項1,2,3,4,5,6,7,8または9記載の方法。
【請求項11】
第2誘電材料を提供する段階であって、前記第2誘電材料は窒化ケイ素を含み、かつ前記第1誘電材料上に堆積される、段階と、
前記第1誘電材料、前記第2誘電材料、前記フレキシブル基板、および前記少なくとも1つの材料層をベーキングする段階であって、前記ベーキングの温度は、少なくとも200℃に達する、段階と、
をさらに含むことを特徴とする請求項10記載の方法。
【請求項12】
前記第1誘電材料を提供する前にベース誘電材料を提供する段階であって、前記ベース誘電材料は、シリコン酸化物を含むことを特徴とする請求項10記載の方法。
【請求項13】
前記フレキシブル基板は、ポリエチレン・ナフタレートを含むことを特徴とする請求項1,2,3,4,5,6,7,9,10,11または12記載の方法。
【請求項14】
半導体デバイスを提供する方法において、
キャリア基板を提供する段階と、
フレキシブル基板を提供する段階であって、前記フレキシブル基板は平坦化されている、段階と、
前記キャリア基板を前記フレキシブル基板に結合させる段階と、
前記フレキシブル基板上にゲート金属層を堆積させる段階と、
前記ゲート金属層上に1またはそれ以上のシリコン含有層を堆積させる段階であって、前記1またはそれ以上のシリコン含有層を堆積させる温度は、少なくとも180℃に達する、段階と、
前記1またはそれ以上のシリコン含有層上に、1またはそれ以上の接触要素を堆積させる段階であって、前記1またはそれ以上の接触要素は拡散バリアを含む、段階と、
前記1またはそれ以上の接触要素上に第1誘電材料を堆積させる段階であって、前記第1誘電材料は有機シロキサンをベースとした誘電材料を含む、段階と、
前記第1誘電材料上に第2誘電材料を堆積させる段階であって、前記第2誘電材料は窒化ケイ素を含む、段階と、
前記第1誘電材料、前記第2誘電材料、前記フレキシブル基板、前記キャリア基板、前記ゲート金属層、前記1またはそれ以上のシリコン含有層、および前記1またはそれ以上の接触要素をベーキングする段階であって、前記ベーキングの温度は、少なくとも200℃に達する、段階と、
から構成されることを特徴とする方法。
【請求項15】
前記1またはそれ以上のシリコン含有層は、アモルファス・シリコン層を含むことを特徴とする請求項14記載の方法。
【請求項16】
前記1またはそれ以上のシリコン含有層は、窒化ケイ素ゲート誘電層および窒化ケイ素金属間誘電層をさらに含むことを特徴とする請求項14記載の方法。
【請求項17】
前記窒化ケイ素金属間誘電層、前記アモルファス・シリコン層、および前記窒化ケイ素ゲート誘電層をエッチングする段階であって、その結果、前記アモルファス・シリコン層の一部が暴露する、段階と、
前記窒化ケイ素金属間誘電層、前記アモルファス・シリコン層、および前記窒化ケイ素ゲート誘電層上にメサ・パッシベーション層を堆積させる段階であって、その結果、前記メサ・パッシベーション層が前記アモルファス・シリコン層の暴露部分をカバーする、段階と、
をさらに含むことを特徴とする請求項14の方法。
【請求項18】
前記拡散バリアはタンタルを含み、
前記1またはそれ以上の接触要素は、金属層およびN+アモルファス・シリコン層をさらに含む、
ことを特徴とする請求項14,15,16または17記載の方法。
【請求項19】
前記1またはそれ以上の接触要素を堆積させる段階は、前記金属層と前記N+アモルファス・シリコン層との間に前記拡散バリアを堆積させる段階を含むことを特徴とする請求項18記載の方法。
【請求項20】
前記1またはそれ以上の接触要素をエッチングする段階をさらに含み、前記1またはそれ以上の接触要素は、単一の工程でエッチングされることを特徴とする請求項19記載の方法。
【請求項21】
前記1またはそれ以上のシリコンを堆積させる段階は、プラズマ化学気相成長法を使用する段階を含むことを特徴とする請求項14,15,16,17,18,19または20記載の方法。
【請求項22】
フレキシブル基板と、
前記フレキシブル基板上の金属ゲート層と、
前記金属ゲート層上のアモルファス・シリコン層であって、前記アモルファス・シリコン層は、少なくとも180℃の温度の工程中に堆積される、アモルファス・シリコン層と、
前記アモルファス・シリコン層上のN+アモルファス・シリコン層と、
拡散バリアと、
金属層と、
から構成される半導体デバイスであって、
前記拡散バリアは、前記金属層と前記N+アモルファス・シリコン層との間に位置することを特徴とする半導体デバイス。
【請求項23】
前記フレキシブル基板は、ポリエチレン・ナフタレートを含むことを特徴とする請求項22記載の半導体デバイス。
【請求項24】
前記拡散バリアは、タンタルを含むことを特徴とする請求項23または23記載の半導体デバイス。
【請求項25】
前記金属層は、アルミニウムを含むことを特徴とする請求項22,23または24記載の半導体デバイス。
【請求項26】
前記アモルファス・シリコン層と前記N+アモルファス・シリコン層との間にメサ・パッシベーション層をさらに含むことを特徴とする請求項22,23,24または25記載の半導体デバイス。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21】
【図22】
【図23】
【図24】
【図25】
【図26】
【図27】
【図28】
【図29】
【図30】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21】
【図22】
【図23】
【図24】
【図25】
【図26】
【図27】
【図28】
【図29】
【図30】
【公表番号】特表2012−528489(P2012−528489A)
【公表日】平成24年11月12日(2012.11.12)
【国際特許分類】
【出願番号】特願2012−513292(P2012−513292)
【出願日】平成22年5月28日(2010.5.28)
【国際出願番号】PCT/US2010/036569
【国際公開番号】WO2010/138811
【国際公開日】平成22年12月2日(2010.12.2)
【出願人】(511133037)アリゾナ・ボード・オブ・リージェンツ,フォー・アンド・オン・ビハーフ・オブ・アリゾナ・ステート・ユニバーシティ (2)
【氏名又は名称原語表記】ARIZONA BOARD OF REGENTS, FOR AND ON BEHALF OF ARIZONA STATE UNIVERSITY
【住所又は居所原語表記】1475 North Scottsdale Road, Sky Song−suite 200, Scottsdale, AZ 85257−3538, United States of America
【Fターム(参考)】
【公表日】平成24年11月12日(2012.11.12)
【国際特許分類】
【出願日】平成22年5月28日(2010.5.28)
【国際出願番号】PCT/US2010/036569
【国際公開番号】WO2010/138811
【国際公開日】平成22年12月2日(2010.12.2)
【出願人】(511133037)アリゾナ・ボード・オブ・リージェンツ,フォー・アンド・オン・ビハーフ・オブ・アリゾナ・ステート・ユニバーシティ (2)
【氏名又は名称原語表記】ARIZONA BOARD OF REGENTS, FOR AND ON BEHALF OF ARIZONA STATE UNIVERSITY
【住所又は居所原語表記】1475 North Scottsdale Road, Sky Song−suite 200, Scottsdale, AZ 85257−3538, United States of America
【Fターム(参考)】
[ Back to top ]