【課題】画質劣化を抑制することが可能な表示装置および電子機器を提供する。
【解決手段】有機ＥＬ表示装置１は、駆動側基板１０上に、有機ＥＬ素子１０Ａと、トランジスタ１０Ｂと、映像信号に対応する電荷を保持する保持容量素子１０Ｃとを備えたものである。保持容量素子１０Ｃは、酸化物半導体よりなる半導体層１１上に絶縁膜１２Ｂを介して導電膜１３Ｂを有し、かつ半導体層１１上の選択的な領域に、導電膜１３Ｂおよび絶縁膜１２Ｂのうちの少なくとも一部が除去されてなる凹部を有している。保持容量素子１０Ｃでは、そのような凹部を通じて、半導体層１１の酸化物半導体から酸素が離脱し易くなり、これにより、印加電圧に依存する容量変動が抑制される。 （もっと読む）

【課題】結晶性の高い微結晶半導体膜の作製方法を提供することを課題とする。また、電気特性が良好な半導体装置を、生産性高く作製する方法を提供する。
【解決手段】第１の条件により、高い結晶性の混相粒を低い粒密度で有する種結晶を絶縁膜上に形成した後、種結晶上に、第２の条件により混相粒を成長させて混相粒の隙間を埋めるように第１の微結晶半導体膜を形成し、第１の微結晶半導体膜上に、第１の微結晶半導体膜に含まれる混相粒の隙間を広げず、且つ結晶性の高い微結晶半導体膜を成膜する第３の条件で第２の微結晶半導体膜を形成し、第２の微結晶半導体膜上に、第２の微結晶半導体膜に含まれる混相粒の隙間を埋めつつ、結晶成長を促す第４の条件で、第３の微結晶半導体膜を積層形成する。 （もっと読む）

【課題】本発明は、開口率を大きくする必要がなく、印刷に適し、複数画素を用いずに面積階調できる薄膜トランジスタアレイ、表示装置、および薄膜トランジスタアレイの製造方法を提供する。
【解決手段】画素の有効領域の幅をＡ、画素の有効領域のネガパターンの幅をＢとしたとき、幅Ｂが幅Ａよりも大きな薄膜トランジスタとする。あるいは、対向電極と画素電極の距離をＣとしたとき、距離Ｃが幅Ｂの４分の１以上Ｂ以下である表示装置とする。 （もっと読む）

【課題】デバイスの破壊電圧を大きく低下させずにＬＤＭＯＳデバイスのオン抵抗を減少可能にすること。
【解決手段】半導体デバイスが、第１導電型の基板、基板の少なくとも一部分上に形成された絶縁層、および絶縁層の少なくとも一部分上に形成された第２導電型のエピタキシャル層を備える。第１、第２導電型のソース／ドレイン領域が、エピタキシャル層内でその上面に近接して形成され、第１、第２ソース／ドレイン領域は互いに横に間隔を置いて設置される。ゲートは、エピタキシャル層の上でその上面に近接して、少なくとも部分的に第１および第２ソース／ドレイン領域の間に形成される。このデバイスはさらに、エピタキシャル層と、絶縁層を貫通して形成され、基板、第１ソース／ドレイン領域、およびエピタキシャル層と直接に電気的に接続するように構成された第１のソース／ドレイン接点と、エピタキシャル層を貫通して形成され、第２ソース／ドレイン領域に直接に電気的に接続できるように構成された第２ソース／ドレイン接点とを備える。 （もっと読む）

【課題】新規な電極構造を有する、横電界方式の液晶表示装置とその作製方法の提案。
【解決手段】絶縁表面を有する第１基板と、絶縁表面上の第１導電膜及び第２導電膜と、第１導電膜上の第１絶縁膜と、第２導電膜上の第２絶縁膜と、第１基板と対峙する第２基板と、第１基板と第２基板の間に位置する液晶層と、を有し、第１導電膜の一部は第１絶縁膜の側部にも位置し、なおかつ、第２導電膜の一部は第２絶縁膜の側部にも位置し、液晶層は、ブルー相を示す液晶を含んでいる液晶表示装置。 （もっと読む）

【課題】絶縁膜に形成されるヴィアホールの直径を縮小化することが可能で、高密度化に寄与することのできる回路基板の製造方法を提供する。
【解決手段】本発明の回路基板の製造方法は、基板１０上に第１導電体を形成する第１導電体形成工程と、第１導電体を被覆する様にゲート絶縁膜２１を成膜する第１絶縁膜成膜工程と、第１導電体上のゲート絶縁膜２１に貫通孔３２を開口して、当該貫通孔３２を介して第１導電体の表面および基板の表面を部分的に露出させる貫通孔形成工程と、貫通孔３２内に露出する第１導電体の表面を撥液化させる撥液化工程と、貫通孔３２内に露出する第１導電体以外の領域に第２絶縁膜を形成する第２絶縁膜形成工程と、を含むことを特徴とする。 （もっと読む）

【課題】低コストかつ簡易なプロセスで製造することが可能な表示装置およびその製造方法を提供する。
【解決手段】表示装置１は、酸化物半導体よりなる半導体層１２上の選択的な領域（チャネル領域１２Ａ）に、ゲート絶縁膜１３を介してゲート電極１４が設けられ、そのチャネル領域１２Ａに隣接する領域（ソース・ドレイン接続領域１２Ｂ）にソース・ドレイン電極層１６が電気的に接続される。半導体層１２では、これらのチャネル領域１２Ａおよびソース・ドレイン接続領域１２Ｂとは異なる領域（画素電極部１２Ｃ）がアノードとして利用される。製造プロセスにおいて、フォトマスク、フォトレジストなどの使用部材を減らし、工程数を削減することができる。 （もっと読む）

【課題】薄膜トランジスタにおいて、ゲート絶縁膜に直接ストライプ状に凹部を形成することで隔壁形成プロセスを省き、前記凹部をガイドとして塗布法により精度よく半導体溶液を所望の場所に形成し、トランジスタ素子分離を行うことのできる薄膜トランジスタの構造を提供する。また、その構造を用いた薄膜トランジスタの製造方法、及びそれを用いたが画像表示装置を提供すること。
【解決手段】基板と、前記基板上に形成されたゲート電極と、前記基板上及び前記ゲート電極上のゲート絶縁体層と、前記ゲート絶縁体層に形成された凹部と、前記絶縁体層の凹部内に形成される半導体層と、前記半導体層上の中央部に設けられる保護膜と、前記半導体層の両端部で接続されるソース電極とドレイン電極と、を有する薄膜トランジスタにおいて、前記ゲート絶縁体層の凹部がストライプ状に形成されていることを特徴とする薄膜トランジスタとする。 （もっと読む）

【課題】ＴＦＴの特性劣化を抑制しつつクロス容量を低下することが可能な表示装置およびその製造方法を提供する。
【解決手段】基板１１上にゲート電極１２および第１配線層２１を形成したのち、全面にゲート絶縁膜１３を形成する。次に、ゲート絶縁膜１３上に半導体層１４Ａを形成したのち、半導体層１４Ａ上に第１保護膜１５を形成する。第１配線層に対向する領域の半導体層１４および第１保護膜１５の除去およびその他の領域をエッチングにより加工する。次いで、全面に第２保護膜２３を形成および加工したのち、ソース・ドレイン電極１７および第２配線層２４を形成する。これにより、チャネル層１４表面の損傷が防止されると共に、配線部２０のクロス容量が低減される。 （もっと読む）

【課題】パターンの微細化、特に、ＳＲＡＭのセル面積を縮小するためには、隣接ゲートの端部間距離を縮小することが重要となる。しかし、２８ｎｍテクノロジノードにおいては、ＡｒＦによる単一回露光でパターンを転写することは、一般に困難である。従って、通常、複数回の露光、エッチング等を繰り返すことによって、微細パターンを形成しているが、ゲートスタック材にＨｉｇｈ−ｋ絶縁膜やメタル電極部材が使用されているため、酸化耐性やウエットエッチ耐性が低い等の問題がある。
【解決手段】本願発明は、メモリ領域におけるｈｉｇｈ−ｋゲート絶縁膜およびメタル電極膜を有するゲート積層膜のパターニングにおいて、最初に、第１のレジスト膜を用いて、隣接ゲート電極間切断領域のエッチングを実行し不要になった第１のレジスト膜を除去した後、第２のレジスト膜を用いて、ライン＆スペースパターンのエッチングを実行するものである。 （もっと読む）

【課題】隣接する画素の間に設ける絶縁膜は、バンク、隔壁、障壁、土手などとも呼ばれ
、薄膜トランジスタのソース配線や、薄膜トランジスタのドレイン配線や、電源供給線の
上方に設けられる。特に、異なる層に設けられたこれらの配線の交差部は、他の箇所に比
べて大きな段差が形成される。隣接する画素の間に設ける絶縁膜を塗布法で形成した場合
においても、この段差の影響を受けて、部分的に薄くなる箇所が形成され、その箇所の耐
圧が低下されるという問題がある。
【解決手段】段差が大きい凸部近傍、特に配線交差部周辺にダミー部材を配置し、その上
に形成される絶縁膜の凹凸形状を緩和する。また、上方配線の端部と下方配線の端部とが
一致しないように、上方配線と下方配線の位置をずらして配置する。 （もっと読む）

【課題】半導体記憶装置におけるデータ保持のためのリフレッシュ動作の回数を低減し、消費電力の小さい半導体記憶装置を提供する。また、三次元の形状を適用することで、集積度を高めても短チャネル効果の影響が低減され、かつ従来に比べてフォトリソグラフィ工程数の増加を抑えた半導体記憶装置を提供する。
【解決手段】溝部の設けられた絶縁膜１０３と、溝部を挟んで離間した一対の電極１１６と、溝部の側面および底面と接し、溝部の深さよりも厚さの薄い、一対の電極１１６と接する酸化物半導体膜１０６と、酸化物半導体膜１０６を覆うゲート絶縁膜１１２と、ゲート絶縁膜１１２を介して酸化物半導体膜１０６と重畳して設けられたゲート電極１１２と、を有するトランジスタ１５０と、キャパシタ１６０と、を有する半導体記憶装置である。 （もっと読む）

【課題】ＴＦＴ特性が良好で表示品質や回路配線の層間絶縁性を確保できるＴＦＴアレー基板の製造方法等を提供する。
【解決手段】基材１上への酸化物半導体膜３のパターン形成工程、酸化物半導体膜へのソース電極接続領域３ｓ及びドレイン電極接続領域３ｄの形成工程、酸化物半導体膜を覆うゲート絶縁膜４の形成工程、ゲート絶縁膜にコンタクトホールを開けてソース電極６ｓ及びドレイン電極６ｄをソース電極接続領域及びドレイン電極接続領域に接続するとともに酸化物半導体膜上にゲート絶縁膜を介してゲート電極７を形成し、第１回路配線群１７を形成する工程、ソース電極、ドレイン電極、ゲート電極及び第１回路配線群上に層間絶縁膜１８を形成する工程、層間絶縁膜上に第２回路配線群１９を形成する工程を有し、ゲート絶縁膜４の厚さを１００ｎｍ〜５００ｎｍの範囲とし、層間絶縁膜１８の厚さを１μｍ以上且つゲート絶縁膜４の２倍〜１０倍の厚さとする。 （もっと読む）

【課題】横電界方式で液晶層を駆動する液晶表示装置において、その画像表示性能を向上させる。
【解決手段】画素領域のそれぞれには、ドレイン信号線ＤＬに接続された薄膜トランジスタＴＦＴと、複数のスリットを有し且つ透明導電膜で形成される第１の電極と、前記薄膜トランジスタと前記第１の電極を接続する接続領域を有し、透明導電膜で形成される平面状の第２の電極を有し、前記第２の電極は、前記第１の電極と前記第１の基板間に形成され、且つ、前記第１の電極とゲート信号線ＧＬに重畳し、さらに、隣接する前記画素領域の第２の電極と接続されていることを特徴とする液晶表示装置である。 （もっと読む）

【課題】工程を複雑にすることなく、多結晶シリコン膜に回路特性に適した複数の異なる
ゲート絶縁膜厚を有する薄膜トランジスタ（ＴＦＴ）を同一基板に形成することができる
薄膜半導体装置とその製造方法を提供。
【解決手段】ガラス基板上に形成した多結晶シリコン膜に駆動電圧が異なるＴＦＴを混載
する際に、低電圧駆動ＴＦＴではチャネル領域の不純物をアクセプタがより多くなるよう
にしあるいはドナーがより少なくなるようにし、高電圧駆動ＴＦＴではチャネル領域の不
純物をドナーがより多くなるようにしあるいはアクセプタがより少なくなるようにする。 （もっと読む）

【課題】特性の良好な半導体装置を形成する。
【解決手段】薄膜領域ＴＡ１中に第１の素子領域、第２の素子領域および第１の分離領域を有し、厚膜領域ＴＡ２中に第３の素子領域、第４の素子領域および第２の分離領域を有する半導体装置を次のように製造する。（ａ）絶縁層１ｂを介してシリコン層１ｃが形成された基板を準備する工程と、（ｂ）基板の第１の分離領域および第２の分離領域のシリコン層中に素子分離絶縁膜３を形成する工程と、を有するよう製造する。さらに、（ｃ）薄膜領域ＴＡ１にハードマスクを形成する工程と、（ｄ）ハードマスクから露出した、第３の素子領域および第４の素子領域のシリコン層上に、それぞれシリコン膜７を形成する工程と、（ｅ）第３の素子領域および第４の素子領域のシリコン膜７間に、素子分離絶縁膜１１を形成する工程と、を有するよう製造する。 （もっと読む）

【課題】オン抵抗が低く、かつ、容易に素子分離もできる半導体装置を提供する。
【解決手段】第１絶縁膜２の上の第１導電型の第１半導体層３の表面を含む上部に設けられた第２導電型の第１半導体領域７と、第１半導体領域７の上部に設けられた第１導電型の第２半導体領域８と、側面が第１半導体層３と第１半導体領域７と第２半導体領域８に接する第１トレンチ４と、第１トレンチ４の側面に沿って設けられたゲート絶縁膜５と、第１トレンチ４内に埋め込まれたゲート電極６と、第１半導体領域７と第１トレンチ４から離れて第１半導体層３の上部に設けられた第１導電型の第３半導体領域９と、側面が第３半導体領域９に接し第３半導体領域９に対して第１半導体領域７の反対側に配置された第２トレンチ１５と、第２トレンチ１５の側面に沿って設けられた素子分離絶縁膜１０と、第２トレンチ１５内に埋め込まれたポリシリコン埋め込み領域１１とを有する。 （もっと読む）

【課題】 半導体装置の小型化を実現する。
【解決手段】 第１の絶縁膜上に、島状の半導体層及び前記半導体層を囲む第２の絶縁膜を形成し、前記半導体層の上面と平面的に重なるようにして導電膜からなる抵抗素子（例えばポリシリコン抵抗素子）を配置する。 （もっと読む）

【課題】アクティブマトリクス型基板において、薄膜トランジスタと、その端子接続部を
同時に作り込み、少ないマスク数で歩留まりの良い表示装置を提供する。
【解決手段】画素部および外部入力端子を有する表示装置であって、画素部は、ゲート電
極と、半導体膜と、ゲート電極上に形成された絶縁膜、および絶縁膜上に半導体膜と電気
的に接続された電極を有するＴＦＴを有し、外部入力端子は、ゲート電極と同じ層に形成
された第１の配線と、電極と同じ層に形成され、絶縁膜に形成されたコンタクトホールを
介し第１の配線と接続された第２の配線と、第２の配線に接続され、第２の配線上に形成
された透明導電膜と、第２の配線と透明導電膜が接続している位置で透明導電膜と電気的
に接続するフレキシブルプリント配線板を有する表示装置。 （もっと読む）

【課題】側壁スペーサを形成することなく、且つ、工程数を増やすことなく、自己整合的にＬＤＤ領域を少なくとも一つ備えたＴＦＴを提供する。また、同一基板上に、工程数を増やすことなく、様々なＴＦＴ、例えば、チャネル形成領域の片側にＬＤＤ領域を有するＴＦＴと、チャネル形成領域の両側にＬＤＤ領域を有するＴＦＴとを形成する作製方法を提供する。
【解決手段】回折格子パターン或いは半透膜からなる光強度低減機能を有する補助パターンを設置したフォトマスクまたはレチクルをゲート電極形成用のフォトリソグラフィ工程に適用して膜厚の厚い領域と、該領域より膜厚の薄い領域を片側側部に有する非対称のレジストパターンを形成し、段差を有するゲート電極を形成し、ゲート電極の膜厚の薄い領域を通過させて前記半導体層に不純物元素を注入して、自己整合的にＬＤＤ領域を形成する。 （もっと読む）