表示装置、表示装置の製造方法および電子機器
【課題】低コストかつ簡易なプロセスで製造することが可能な表示装置およびその製造方法を提供する。
【解決手段】表示装置１は、酸化物半導体よりなる半導体層１２上の選択的な領域（チャネル領域１２Ａ）に、ゲート絶縁膜１３を介してゲート電極１４が設けられ、そのチャネル領域１２Ａに隣接する領域（ソース・ドレイン接続領域１２Ｂ）にソース・ドレイン電極層１６が電気的に接続される。半導体層１２では、これらのチャネル領域１２Ａおよびソース・ドレイン接続領域１２Ｂとは異なる領域（画素電極部１２Ｃ）がアノードとして利用される。製造プロセスにおいて、フォトマスク、フォトレジストなどの使用部材を減らし、工程数を削減することができる。
【解決手段】表示装置１は、酸化物半導体よりなる半導体層１２上の選択的な領域（チャネル領域１２Ａ）に、ゲート絶縁膜１３を介してゲート電極１４が設けられ、そのチャネル領域１２Ａに隣接する領域（ソース・ドレイン接続領域１２Ｂ）にソース・ドレイン電極層１６が電気的に接続される。半導体層１２では、これらのチャネル領域１２Ａおよびソース・ドレイン接続領域１２Ｂとは異なる領域（画素電極部１２Ｃ）がアノードとして利用される。製造プロセスにおいて、フォトマスク、フォトレジストなどの使用部材を減らし、工程数を削減することができる。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、酸化物半導体を用いた薄膜トランジスタが配設された表示装置およびその製造方法ならびに電子機器に関する。
【背景技術】
【０００２】
近年、液晶表示装置や、有機ＥＬ（Electro Luminescence）表示装置などのフラットパネルディスプレイの駆動素子として、ＴＦＴ（Thin Film Transistor：薄膜トランジスタ）が実用化されている。このＴＦＴは、基板上にアモルファスシリコン（非晶質シリコン）または多結晶シリコンなどの半導体材料を用いて作製されるのが一般的である。ところが、アモルファスシリコンを用いた場合、パネルの大面積化に対応し易い反面、電界効果移動度が低くなり、多結晶シリコンを用いた場合には、電界効果移動度は高いものの大面積化に適応しにくくなる。
【０００３】
これに対し、亜鉛、インジウム、ガリウム、スズ、あるいはそれらの混合物からなる酸化物(酸化物半導体)は、低温での成膜が可能で、優れた半導体特性を示すことが知られている。具体的には、酸化物半導体を用いたＴＦＴでは、アモルファスシリコンを用いたＴＦＴと比べて１０倍以上の電子移動度を示し、かつ良好なオフ特性を示す。
【０００４】
そのため、近年では、このような酸化物半導体をアクティブマトリクス型の表示装置へ応用するべく、様々な研究開発がなされている（例えば、特許文献１，２）。特許文献１では、いわゆるトップゲート構造のＴＦＴにおけるソース電極を、有機ＥＬ表示装置の電極として利用できるようにパターニングすることにより製造工程を簡易化する手法が提案されている。また、特許文献２では、酸化物半導体を有機ＥＬ表示装置の電極として用いた構造が提案されている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００４−１９２８７６号公報
【特許文献２】特開２００９−２７１５２７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
ところで、有機ＥＬ表示装置の製造工程では、駆動用基板を作製する際、基板上にまずＴＦＴやキャパシタなどを形成した後、これらを平坦化膜によってコートし、この平坦化膜上に更に有機ＥＬ素子よりなる画素を形成する。この際、いわゆるフォトマスクを用いたフォトリソグラフィ法により各層のパターニングを行う必要がある。そのため、各層のパターニング毎に異なるフォトマスクが必要であり、また、フォトレジストなどの使用材料が増え、塗布、露光、現像、ポストベークといった多くの工程を経るため、工程数が増え、コスト高となる。このため、生産コストの低減、歩留まり向上の観点から工程数削減が望まれている。
【０００７】
上記特許文献１の手法のように、トップゲート構造において、ＴＦＴのソース電極を有機ＥＬ表示装置の電極として用いる場合、それらを別個に形成する場合に比べ、工程数を削減できるが、この場合であっても少なくとも５層（枚）のフォトマスクを必要とする（５回のフォトリソグラフィプロセスを要する）。そのため、更なる工程数削減、低コスト化が望まれている。
【０００８】
本発明はかかる問題点に鑑みてなされたもので、その目的は、低コストかつ簡易なプロセスで製造することが可能な表示装置およびその製造方法ならびに電子機器を提供することにある。
【課題を解決するための手段】
【０００９】
本発明の表示装置は、基板上に設けられると共に、酸化物半導体よりなる半導体層と、半導体層の選択的な第１領域上にゲート絶縁膜を介して配設されたゲート電極と、ソースまたはドレインとして機能すると共に、半導体層の第１領域に隣接する第２領域に電気的に接続されたソース・ドレイン電極層と、半導体層の第１領域および第２領域とは異なる第３領域上に設けられると共に、半導体層の第３領域に対応する部分を画素電極として表示駆動される有機電界発光素子とを備えたものである。
【００１０】
本発明の表示装置の製造方法は、基板上に酸化物半導体よりなる半導体層を形成する工程と、半導体層の選択的な第１領域上にゲート絶縁膜を介してゲート電極を形成する工程と、半導体層の第１領域に隣接する第２領域に電気的に接続されるように、ソースまたはドレインとして機能するソース・ドレイン電極層を形成する工程と、半導体層の第１領域および第２領域とは異なる第３領域上に、半導体層の第３領域に対応する部分を画素電極として表示駆動される有機電界発光素子を形成する工程とを含むものである。
【００１１】
本発明の表示装置および表示装置の製造方法では、酸化物半導体よりなる半導体層の選択的な第１領域上にゲート絶縁膜を介してゲート電極が設けられ、その第１領域に隣接する第２領域においてソース・ドレイン電極層が半導体層に電気的に接続される。半導体層の第３領域上に、この第３領域を画素電極として表示駆動される有機電界発光素子が形成される。即ち、トランジスタのチャネルを形成する半導体層を、有機電界発光素子の電極として利用することにより、製造工程において、フォトリソグラフィ法を用いたパターニングの工程数が削減される。また、これにより、必要となるフォトマスクやフォトレジストなどの使用部材も少なくなる。
【００１２】
本発明の電子機器は、上記本発明の表示装置を備えたものである。
【発明の効果】
【００１３】
本発明の表示装置および表示装置の製造方法によれば、酸化物半導体よりなる半導体層の選択的な第１領域上にゲート絶縁膜を介してゲート電極を設け、その第１領域に隣接する第２領域においてソース・ドレイン電極層を半導体層に電気的に接続する。半導体層の、これらの第１領域および第２領域とは異なる第３領域上には、この第３領域に対応する部分を画素電極として表示駆動される有機電界発光素子を設ける。これにより、製造工程において、フォトリソグラフィ法を用いたパターニングの工程数を削減し、フォトマスク、フォトレジストなどの使用部材を減らすことができる。よって、低コストかつ簡易なプロセスでの製造が可能となる。
【図面の簡単な説明】
【００１４】
【図１】本発明の一実施の形態に係る表示装置の概略構成を表す断面図である。
【図２】図１に示した表示装置の製造方法を説明するための断面図である。
【図３】図２に続く工程を表す断面図である。
【図４】図３に続く工程を表す断面図である。
【図５】図４に続く工程を表す断面図である。
【図６】図５に続く工程を表す断面図である。
【図７】図６に続く工程を表す断面図である。
【図８】図７に続く工程を表す断面図である。
【図９】図８に続く工程を表す断面図である。
【図１０】比較例に係る表示装置の製造方法を説明するための断面図である。
【図１１】図１０に続く工程を表す断面図である。
【図１２】図１１に続く工程を表す断面図である。
【図１３】図１２に続く工程を表す断面図である。
【図１４】各実施の形態に係る表示装置の周辺回路を含む全体構成を表す図である。
【図１５】図１４に示した画素の回路構成を表す図である。
【図１６】図１４に示した表示装置を含むモジュールの概略構成を表す平面図である。
【図１７】適用例１の外観を表す斜視図である。
【図１８】（Ａ）は適用例２の表側から見た外観を表す斜視図であり、（Ｂ）は裏側から見た外観を表す斜視図である。
【図１９】適用例３の外観を表す斜視図である。
【図２０】適用例４の外観を表す斜視図である。
【図２１】（Ａ）は適用例５の開いた状態の正面図、（Ｂ）はその側面図、（Ｃ）は閉じた状態の正面図、（Ｄ）は左側面図、（Ｅ）は右側面図、（Ｆ）は上面図、（Ｇ）は下面図である。
【発明を実施するための形態】
【００１５】
以下、本発明の実施の形態について図面を参照して詳細に説明する。尚、説明は以下の順序で行う。
１．実施の形態（トップゲート構造を有するＴＦＴの半導体層を、表示用の画素電極として利用した有機ＥＬ表示装置の例））
２．適用例（モジュール，電子機器の例）
【００１６】
＜実施の形態＞
［表示装置１の構成］
図１は、本発明の一実施の形態に係る表示装置（表示装置１）の断面構造を表すものである。表示装置１は、例えばアクティブマトリクス型の有機ＥＬディスプレイであり、マトリクス状に配列する複数の画素を有する。但し、図１には、１つの画素（例えばＲ，Ｇ，Ｂのいずれかのサブピクセル）に対応する領域のみを示している。表示装置１は、駆動基板１１Ａ上に、有機ＥＬ層を含む機能層１８、共通電極１９および保護層２０を備え、保護層２０上には封止基板２１が図示しない接着層によって貼り合わせられている。この表示装置１の発光方式は、いわゆるトップエミッション方式（上面発光方式）であってもよいし、ボトムエミッション方式（下面発光方式）であってもよい。
【００１７】
駆動基板１１Ａでは、基板１１上に、画素駆動用のトランジスタ部１０Ｂが配設されている。トランジスタ部１０Ｂは、詳細は後述するが、トップゲート構造の薄膜トランジスタ（ＴＦＴ）であり、チャネル（活性層）に酸化物半導体を用いたものである。本実施の形態では、詳細は後述するが、この駆動基板１１Ａにおいて、トランジスタ部１０Ｂにおける半導体層１２の一部を、画素電極（例えばアノード）として機能させた（利用した）積層構造を有している。
【００１８】
機能層１８は、駆動電流の印加によって発光を生じる有機ＥＬ層（発光層）を含むものである。機能層１８は、例えば基板１１側から順に正孔注入層，正孔輸送層，有機ＥＬ層および電子輸送層（いずれも図示せず）等を積層したものである。有機ＥＬ層は、電界をかけることにより電子と正孔との再結合が起こり、光を発生するものである。この有機ＥＬ層の構成材料は、一般的な低分子または高分子有機材料であればよく、特に限定されない。また、例えば赤、緑、青の各色の発光層が画素毎に塗り分けられていてもよいし、各画素に共通して白色発光層（例えば、赤、緑、青の各色発光層を積層させたもの）が設けられていてもよい。正孔注入層は、正孔注入効率を高めると共に、リークを防止するために設けられる。正孔輸送層は、有機ＥＬ層への正孔輸送効率を高めるためのものである。これらの有機ＥＬ層以外の層は必要に応じて設けられていればよい。尚、必要に応じて、機能層１８と共通電極１９との間に、更に電子注入層（図示せず）が設けられていてもよい。
【００１９】
このような機能層１８は、例えば基板１１の全面に渡って設けられるが、実際に発光を生じるのは、後述の層間絶縁膜１５の開口Ｈ２（第２開口）に対応する領域（発光部１０Ａ）となっている。
【００２０】
共通電極１９は、例えばカソードとして機能するものであり、金属導電膜により構成されている。例えば、表示装置１がボトムエミッション方式である場合には、反射性を有する金属膜、具体的には、アルミニウム（Ａｌ），マグネシウム（Ｍｇ），カルシウム（Ｃａ），銀（Ａｇ）およびナトリウム（Ｎａ）のうちの少なくとも１種からなる単体金属、またはこれらのうちの少なくとも１種を含む合金よりなる単層膜、あるいはそれらのうちの２種以上を積層した多層膜からなる。あるいは、表示装置１がトップエミッション方式である場合には、ＩＴＯ（インジウム錫酸化物）等の透明導電膜が用いられる。この共通電極１９は、アノード（本実施の形態では、半導体層１２における後述の画素電極部１２Ｃ）と絶縁された状態で機能層１８上に形成され、各画素に共通して設けられている。尚、この共通電極１９をアノードとして機能させるようにしてもよい。
【００２１】
保護層２０は、絶縁性材料または導電性材料のいずれにより構成されていてもよい。絶縁性材料としては、例えばアモルファスシリコン（ａ−Ｓｉ），アモルファス炭化シリコン（ａ−ＳｉＣ），アモルファス窒化シリコン（ａ−Ｓｉ1-xＮx）、アモルファスカーボン（ａ−Ｃ）等が挙げられる。
【００２２】
封止基板２１は、例えば、石英、ガラス、金属箔、シリコンまたはプラスチックなどの板材である。但し、トップエミッション方式の場合には、ガラスやプラスチックなどの透明基板により構成され、また図示しないカラーフィルタや遮光膜などが設けられていてもよい。
【００２３】
［駆動基板１１Ａの詳細構成］
駆動基板１１Ａでは、基板１１上に、上述のようにトランジスタ部１０Ｂが配設されると共に、このトランジスタ部１０Ｂの一部が各画素を駆動するための電極として機能している。
【００２４】
基板１１は、例えば、石英、ガラス、金属箔、シリコンまたはプラスチック等の板材からなる。但し、ボトムエミッション方式の場合には、ガラスやプラスチックなどの透明基板により構成されている。
【００２５】
トランジスタ部１０Ｂは、例えば後述の画素駆動回路５０ａにおけるサンプリング用トランジスタ５Ａまたは駆動トランジスタ５Ｂに相当するものであり、スタガ構造を有する（いわゆるトップゲート型の）ＴＦＴである。トランジスタ部１０Ｂでは、基板１１上の所定の領域に半導体層１２が設けられ、この半導体層１２上の選択的な領域（チャネル領域１２Ａ（第１領域））に、ゲート絶縁膜１３およびゲート電極１４がこの順に配設されている。これらの半導体層１２、ゲート絶縁膜１３およびゲート電極１４は、基板１１上において、層間絶縁膜１５によって覆われている。
【００２６】
半導体層１２は、ゲート電圧の印加によりチャネルを形成するものであり、例えばインジウム（Ｉｎ），ガリウム（Ｇａ），亜鉛（Ｚｎ），シリコン（Ｓｉ）およびスズ（Ｓｎ）のうちの少なくとも１種を含む酸化物半導体よりなる。このような酸化物半導体としては、例えば、酸化インジウムガリウム亜鉛（ＩＧＺＯ，ＩｎＧａＺｎＯ）が挙げられる。この酸化物半導体膜１４の厚みは、例えば２０ｎｍ〜１００ｎｍである。
【００２７】
ゲート絶縁膜１３は、例えばシリコン酸化膜（ＳｉＯX）、シリコン窒化膜（ＳｉＮ）およびシリコン窒化酸化膜（ＳｉＯＮ）のうちの１種よりなる単層膜、またはこれらのうちの２種以上よりなる積層膜である。
【００２８】
ゲート電極１４は、トランジスタ部１０Ｂに印加されるゲート電圧（Ｖｇ）によって半導体層１２中のキャリア密度を制御すると共に、電位を供給する配線としての機能を有するものである。このゲート電極１４は、例えばモリブデン（Ｍｏ），チタン（Ｔｉ），アルミニウム（Ａｌ），銀（Ａｇ）および銅（Ｃｕ）のうちの１種からなる単体もしくは合金、もしくはこれらのうちの２種以上からなる積層膜である。具体的には、アルミニウムや銀などの低抵抗材料よりなる金属層を、モリブデンまたはチタンにより挟み込んだ積層構造や、アルミニウムとネオジウム（Ｎｄ）との合金（ＡｌＮｄ合金）が挙げられる。このゲート電極１４は、あるいはＩＴＯ（酸化インジウム錫）、ＡＺＯ（アルミニウムドープ酸化亜鉛）およびＧＺＯ（ガリウムドープ酸化亜鉛）等の透明導電膜から構成されていてもよい。
【００２９】
層間絶縁膜１５は、例えばポリイミド，ノボラック樹脂またはアクリル系樹脂などの有機絶縁膜、またはシリコン酸化物、シリコン窒化物またはシリコン酸窒化物などの無機絶縁膜により構成されている。但し、望ましくは、層間絶縁膜１５は、例えばフォトレジストとして使用される感光性樹脂から構成されている。感光性樹脂を用いることにより、層間絶縁膜１５（詳細にはその開口部分）になだらかなテーパを形成可能となり、その上に成膜される機能層１８の成膜不良（いわゆる段切れなど）を防止することができる。また、感光性樹脂を用いることにより、パターニングの際にエッチング工程が不要となり、成膜プロセスが簡易化する点においても他の絶縁膜を用いる場合に比べ有利である。
【００３０】
本実施の形態では、この層間絶縁膜１５に、半導体層１２に対向して、コンタクトホールＨ１（第１開口）と開口Ｈ２（第２開口）とが設けられている。コンタクトホールＨ１は、後述のソース・ドレイン電極層１６と半導体層１２との電気的接続を確保するためのものであり、半導体層１２のチャネル領域１２Ａに隣接する領域（ソース・ドレイン接続領域１２Ｂ（第２領域））に対向して設けられている。層間絶縁膜１５上には、このコンタクトホールＨ１を埋め込むように、ソース・ドレイン電極層１６が配設されている。
【００３１】
層間絶縁膜１５の開口Ｈ２は、各画素における発光部１０Ａを区画する（画素を分離する）役割を有している。この開口Ｈ２は、半導体層１２の、上記チャネル領域１２Ａおよびソース・ドレイン領域１２Ｂとは異なる領域（画素電極部１２Ｃ（第３領域））に対向して設けられている。上記のように層間絶縁膜１５として感光性樹脂を用いた場合には、この開口Ｈ２の表面形状（側面形状）が、なだらかなテーパ形状（丸みを帯びた形状）となっている。
【００３２】
発光部１０Ａでは、この開口Ｈ２において、半導体層１２の画素電極部１２Ｃが、機能層１８と接して設けられており、各画素の画素電極（ここではアノード）として機能するようになっている。即ち、半導体層１２の一部と、ソース電極（またはドレイン電極）と、表示用の画素電極（アノード）とが、一体化した構造となっている。換言すると、半導体層１２の一部が、ソース電極（またはドレイン電極）と画素電極（アノード）とを兼ねた構造となっている。この画素電極部１２Ｃは、例えばチャネル領域１２Ａおよびソース・ドレイン接続領域１２Ｂ以外の領域に所定の面積で形成されている。ここで、半導体層１２としては上記のような酸化物半導体が用いられるが、この酸化物半導体が、可視光に対して透明性を有し、かつ仕事関数が大きいことから、表示用の電極としても機能させることが可能となっている。
【００３３】
上記のように、半導体層１２は、互いに機能の異なる３つの領域（チャネル領域１２Ａ、ソース・ドレイン接続領域１２Ｂおよび画素電極部１２Ｃ）を有している。これらの３つの領域のうち、ソース・ドレイン接続領域１２Ｂおよび画素電極部１２Ｃでは、チャネル領域１２Ａに比べ、電気抵抗率が低くなっている。これにより、半導体層１２では、チャネル領域１２Ａにおいて半導体特性を示す一方、ソース・ドレイン接続領域１２Ｂおよび画素電極部１２Ｃでは、電極や配線として機能するようになっている。尚、このようなソース・ドレイン接続領域１２Ｂおよび画素電極部１２Ｃにおける低抵抗化は、半導体層１２を構成する酸化物半導体に例えばプラズマ処理を施すことにより実現可能である。
【００３４】
ソース・ドレイン電極層１６は、トランジスタ部１０ｂにおけるソースまたはドレインとして機能するものであり、上記ゲート電極１４において列挙したものと同等の金属または透明導電膜により構成されている。層間絶縁膜１５上には、このソース・ドレイン電極層１６を覆うように、保護膜１７が形成されている。
【００３５】
保護膜１７は、例えばポリイミド，ノボラック樹脂またはアクリル系樹脂などの有機絶縁膜、またはシリコン酸化物、シリコン窒化物またはシリコン酸窒化物などの無機絶縁膜により構成されている。但し、望ましくは、保護膜１７は、例えばフォトレジストとして使用される感光性樹脂から構成されている。感光性樹脂を用いることにより、ソース・ドレイン電極層１６のパターニングの際に使用したフォトレジストをそのままソース・ドレイン電極層１６上に残存させて（除去せずに）リフローさせることにより、ソース・ドレイン電極層１６の側面（端部）を被覆するように、保護膜１７を形成することができる。これにより、ソース・ドレイン電極層１６の機能層１８への電気的接触を防ぎ、ソース・ドレイン電極層１６と機能層１８との間の絶縁性を高めることが可能となる。
【００３６】
［製造方法］
上記のような表示装置１は、例えば次のようにして作製することができる。まず、駆動基板１１Ａを、フォトリソグラフィ技術を用いてパターン形成する。例えば、各膜材料を成膜した後、フォトレジストの塗布、プリベーク、フォトマスクを用いた露光、現像、ポストベーク、エッチング（ウェットまたはドライ）およびフォトレジスト剥離等の各工程を経て、各膜のパターニングを行う。具体的には、以下のような手順で駆動基板１１Ａを作製する。
【００３７】
即ち、まず、基板１１の所定の領域に半導体層１２をパターン形成する。具体的には、基板１１上の全面に渡って、上述した酸化物半導体よりなる半導体層１２を例えばスパッタ法により成膜する。この際、酸化物半導体として例えばＩＧＺＯを用いる場合には、例えばＩＧＺＯのセラミックをターゲットとした反応性スパッタを行う。この際、例えばＤＣスパッタ装置において、チャンバー内を所定の真空状態となるまで排気した後、ターゲットおよび基板１１を対向配置させ、例えばアルゴン（Ａｒ）と酸素（Ｏ2）の混合ガスを導入してプラズマ放電させる。
【００３８】
この後、フォトリソグラフィ法により半導体層１２のパターニングを行う。具体的には、図２（Ａ）に示したように、半導体層１２上に、フォトレジスト１２１ａを塗布形成し、形成したフォトレジスト１２１ａを、開口Ｍ１ａを有するフォトマスクＭ１を使用してパターン露光する。尚、ここでは、フォトレジスト１２１ａとしてポジ型のものを使用する場合を例に挙げて説明するが、フォトレジスト１２１ａとしては、ネガ型のものであってもよい（以下、同様）。
【００３９】
これにより、図２（Ｂ）に示したように、半導体層１２上の所定の領域（開口Ｍ１ａに対応する領域）に、フォトレジスト１２１ａが残存する。この後、例えばウェットエッチングを施すことにより、半導体層１２のうちフォトレジスト１２１ａから露出したが部分が除去される。エッチング後、フォトレジスト１２１ａを剥離（除去）することにより、図２（Ｃ）に示したように、半導体層１２がパターン形成される。尚、この後、ゲート絶縁膜１３の成膜前に、半導体層１２に対してＮ2Ｏプラズマ処理を施し、酸化物半導体中に酸素を導入する。
【００４０】
続いて、半導体層１２上の選択的な領域にゲート絶縁膜１３およびゲート電極１４を形成する。即ち、まず、基板１１上の全面に渡って、上述した材料よりなるゲート絶縁膜１３を例えばＣＶＤ（Chemical Vapor Deposition ；化学気相成長）法により成膜した後、続けて上述した材料よりなるゲート電極１４を例えばスパッタ法により成膜する。尚、ゲート絶縁膜１３としてシリコン窒化膜を成膜する際には、原料ガスとして、シラン（ＳｉＨ4）、アンモニア（ＮＨ3）、窒素を含む混合ガスを用いる。あるいは、シリコン酸化膜を成膜する際には、シランおよび一酸化二窒素（Ｎ2Ｏ）を含む混合ガスを用いる。
【００４１】
この後、フォトリソグラフィ法を用いて、ゲート絶縁膜１３およびゲート電極１４を一括してパターニングする。具体的には、図３（Ａ）に示したように、ゲート絶縁膜１３およびゲート電極１４よりなる積層膜上に、フォトレジスト１２１ｂを塗布形成し、形成したフォトレジスト１２１ｂを、開口Ｍ２ａを有するフォトマスクＭ２を使用してパターン露光する。これにより、図３（Ｂ）に示したように、ゲート電極１４上の所定の領域（開口Ｍ２ａに対応する領域）に、フォトレジスト１２１ｂが残存する。この後、例えばドライエッチングを施すことにより、ゲート絶縁膜１３およびゲート電極１４のうちフォトレジスト１２１ｂに非対向の部分が除去される。エッチング後、フォトレジスト１２１ｂを除去することにより、図３（Ｃ）に示したように、ゲート絶縁膜１３およびゲート電極１４がパターン形成される。
【００４２】
次いで、図４（Ａ）に示したように、半導体層１２に対して例えばアルゴンプラズマ処理を施す。この際、先の工程において形成したゲート絶縁膜１３およびゲート電極１４をマスクとしてプラズマ処理を行う。この結果、半導体層１２のうち、ゲート絶縁膜１３およびゲート電極１４に非対向の領域（ゲート絶縁膜１３およびゲート電極１４から露出した領域）において、電気抵抗を低減させることができる。これにより、図４（Ｂ）に示したように、半導体層１２を３つの領域（チャネル領域１２Ａ，ソース・ドレイン接続領域１２Ｂおよび画素電極部１２Ｃ）に機能的に分割する。
【００４３】
この後、基板１１上に層間絶縁膜１５をパターン形成する。即ち、まず、図５（Ａ）に示したように、層間絶縁膜１５を例えばスピンコート法またはスリットコート法などにより、基板１１の全面にわたって塗布形成する。尚、ここでは、層間絶縁膜１５として上述したような感光性樹脂を用いる場合について説明する。続いて、このようにして成膜した層間絶縁膜１５を、フォトリソグラフィ法を用いてパターニングする。即ち、所定の開口Ｍ３ａ１，Ｍ３ａ２を有するフォトマスクＭ３を使用して、層間絶縁膜１５をパターン露光する。これにより、図５（Ｂ）に示したように、半導体層１２のソース・ドレイン接続領域１２Ｂに対向してコンタクトホールＨ１を、画素電極部１２Ｃに対向して開口Ｈ２をそれぞれ形成し、半導体層１２の表面の一部を露出させる。層間絶縁膜１５として感光性樹脂を用いることにより、エッチング工程が不要になると共に、パターン露光後の開口Ｈ２付近の表面になだらかなテーパ形状が形成されるので、後の工程において成膜する機能層１８の段切れ等を防ぐことができる。
【００４４】
続いて、ソース・ドレイン電極層１６をパターン形成する。即ち、まず、層間絶縁膜１５上の全面に渡って、例えばスパッタ法により上述した導電膜材料を堆積させることにより、ソース・ドレイン電極層１６を成膜する。この後、フォトリソグラフィ法によりソース・ドレイン電極層１６のパターニングを行う。具体的には、図６に示したように、ソース・ドレイン電極層１６上の全面に渡って、上述した感光性樹脂よりなる保護膜１７を塗布形成する（ソース・ドレイン電極層１６のパターニングに使用するフォトレジストを、保護膜１７として利用する）。この後、成膜した保護膜１７を、開口Ｍ４ａを有するフォトマスクＭ４を使用してパターン露光する。これにより、図７に示したように、保護膜１７がパターニングされ、ソース・ドレイン電極層１６上の所定の領域（コンタクトホールＨ１に対応する領域）にのみ保護膜１７が残存する。
【００４５】
続いて、図８に示したように、例えばウェットエッチングを施すことにより、ソース・ドレイン電極層１６のうち、保護層１７から露出したが部分が選択的に除去される。上記のようにして、層間絶縁膜１５上に、コンタクトホールＨ１を埋め込み、半導体層１２（詳細にはソース・ドレイン接続領域１２Ｂ）と電気的に接続されたソース・ドレイン電極層１６がパターン形成される。尚、このエッチングによって、保護膜１７は、ソース・ドレイン電極層１６の側面から外側に向けて張り出した形状（いわゆるオーバーハング形状）となる。
【００４６】
この後、ソース・ドレイン電極層１６に残存した保護膜１７を剥離せずに、これを加熱してリフローさせた後、硬化させる。これにより、図９に示したように、ソース・ドレイン電極層１６の側面を含む全体を被覆する保護膜１７を形成する。この保護膜１７により、後の工程において成膜される機能層１８とソース・ドレイン電極層１６との電気的接触を防止し、それらの絶縁性を高める。
【００４７】
尚、保護層１７は、ソース・ドレイン電極層１６の側面を完全に覆っていなくともよい。即ち、上記ソース・ドレイン電極層１６のエッチング後、保護膜１７をリフローさせずにオーバーハング形状のまま残存させてもよい。このような状態であっても、機能層１８の成膜時には、保護膜１７がマスクとなり、ソース・ドレイン電極層１６の側面に有機材料が付着しにくくなるため、ソース・ドレイン電極層１６と機能層１８との絶縁性を確保することは可能である。ここでは、絶縁性をより高めるために、上述のように保護膜１７をリフローさせてソース・ドレイン電極層１６全体を覆うことが望ましい。
【００４８】
この後、駆動基板１１Ａ上に機能層１８を例えば真空蒸着法により成膜した後、上述した材料よりなる共通電極１９を例えばスパッタ法により成膜する。続いて、保護層２０を成膜した後、この保護層２０上に封止基板２１を貼り合わせることにより、図１に示した表示装置１を完成する。
【００４９】
［作用、効果］
表示装置１では、Ｒ，Ｇ，Ｂの各画素に、各色の映像信号に応じた駆動電流が印加されると、画素電極部１２Ｃ（アノード）および共通電極１９（カソード）を通じて、機能層１８に電子および正孔が注入される。これらの電子および正孔は、機能層１８に含まれる有機ＥＬ層においてそれぞれ再結合され、発光光を生じる。このようにして、表示装置１では、Ｒ，Ｇ，Ｂのフルカラーの映像表示がなされる。
【００５０】
本実施の形態では、このような表示装置１（駆動基板１１Ａ）において、酸化物半導体よりなる半導体層１２上の選択的な領域（チャネル領域１２Ａ）に、ゲート絶縁膜１３およびゲート電極１４が設けられ、そのチャネル領域１２Ａに隣接する領域（ソース・ドレイン接続領域１２Ｂ）においてソース・ドレイン電極層１６が半導体層１２に電気的に接続される。半導体層１２では、これらのチャネル領域１２Ａおよびソース・ドレイン接続領域１２Ｂとは異なる領域（画素電極部１２Ｃ）がアノードとして利用される。
【００５１】
ここで、図１０に、本実施の形態の比較例として、ソース電極（またはドレイン電極）を表示用の画素電極として利用した表示装置（表示装置１００）の断面構造について示す。また、図１１〜図１３には、その表示装置１００における駆動用基板の作製方法の一部について工程順に示す。
【００５２】
表示装置１００では、基板１０１上の所定の領域に半導体層１０２が設けられ、この半導体層１０２上の選択的な領域にゲート絶縁膜１０４およびゲート電極１０５がこの順に配設されている。基板１０１上には、これらの半導体層１０２、ゲート絶縁膜１０４およびゲート電極１０５を覆って層間絶縁膜１０３が形成されている。この層間絶縁膜１０３は、シリコン酸化物などの無機絶縁膜よりなり、半導体層１０２に対向する領域にコンタクトホールＨ１００を有している。層間絶縁膜１０３上には、それらのコンタクトホールＨ１００を埋め込むように、ソース電極１０Ａおよびドレイン電極１０６Ｂが配設されている。これらのソース電極１０Ａおよびドレイン電極１０６Ｂのうちの一方（ここでは、ドレイン電極１０６Ｂ）が、発光部１００Ａに対応する領域まで延在して設けられている。即ち、比較例では、ドレイン電極１０６Ｂが各画素のアノードを兼ねた構造となっている。このドレイン電極１０６Ｂの発光部１００Ａに対応する領域には、絶縁膜１０７の開口Ｈ１０１を介して、有機ＥＬ層を含む機能層１０８および共通電極１０９がこの順に積層されている。共通電極１０９上には保護層１１０が設けられ、この上に封止基板１１１が貼り合わせられている。
【００５３】
このような構造を有する表示装置１００の駆動用基板は、例えば次のようにして作製される。即ち、まず、フォトマスクＭ１０１（図示せず）を使用したフォトリソグラフィ法を用いて、基板１０１上に半導体層１０２を形成した後、この半導体層１０２上に、フォトマスクＭ１０２（図示せず）を使用してゲート絶縁膜１０４およびゲート電極１０５を一括してパターン形成する。
【００５４】
続いて、図１１（Ａ）に示したように、基板１０１の全面にわたって、層間絶縁膜１０３を例えばＣＶＤ法により成膜した後、フォトレジスト１０２１ａを塗布形成し、所定の領域に開口Ｍ１０３ａを有するフォトマスクＭ１０３を用いて、フォトレジスト１０２１ａをパターン露光する。この後、層間絶縁膜１０３をエッチングし、フォトレジスト１０２１ａを剥離することにより、図１１（Ｂ）に示したように、コンタクトホールＨ１００を形成する。
【００５５】
次いで、図１２（Ａ）に示したように、層間絶縁膜１０３上の全面にわたって、ソース電極１０６Ａおよびドレイン電極１０６Ｂとなる電極層１０６を例えばスパッタ法により成膜した後、フォトレジスト１０２１ｂを塗布形成する。このフォトレジスト１０２１ｂを、所定の領域に開口Ｍ１０４ａを有するフォトマスクＭ１０４を用いて、パターン露光する。この後、電極層１０６をエッチングし、フォトレジスト１０２１ｂを剥離することにより、図１２（Ｂ）に示したように、ソース電極１０６Ａおよびドレイン電極１０６Ｂをそれぞれ形成する。
【００５６】
続いて、図１３（Ａ）に示したように、例えば感光性樹脂よりなる絶縁膜１０７を、基板１０１の全面にわたって形成した後、この絶縁膜１０７を、所定の領域に開口Ｍ１０５ａを有するフォトマスクＭ１０５を用いて、パターン露光する。これにより、図１３（Ｂ）に示したように、ドレイン電極１０６Ｂ上に開口Ｈ１０１を形成する。このようにして、比較例に係る駆動用基板を作製する。
【００５７】
上記のように、ドレイン電極をアノードとして利用した比較例では、駆動用基板を作製する際、フォトリソグラフィプロセスにおいて使用するフォトマスクの層数が５層である。フォトリソグラフィプロセスは、フォトマスクやフォトレジストなどの部材を要するため、コスト高となり易く、またフォトレジストの塗布、露光、剥離などの多工程を経るために、成膜工程数が増えてしまう。このため、できるだけフォトリソグラフィ法によるパターニング工程は少ない方が望ましい。
【００５８】
そこで、本実施の形態では、トランジスタ部１０Ｂにおける半導体層１２を機能的に分割し、一部を画素電極部１２Ｃとして機能させる（半導体層１２をアノードとして利用する）ことにより、上述のように、フォトリソグラフィプロセスを削減できる。また、これにより、駆動用基板の作製時に使用するフォトマスクの層数が４層で済み、フォトレジストなどの使用部材も少なくなる。
【００５９】
以上説明したように、本実施の形態では、酸化物半導体よりなる半導体層１２上の選択的な領域（チャネル領域１２Ａ）に、ゲート絶縁膜１３およびゲート電極１４が設けられ、そのチャネル領域１２Ａに隣接する領域（ソース・ドレイン接続領域１２Ｂ）にソース・ドレイン電極層１６が電気的に接続される。半導体層１２では、これらのチャネル領域１２Ａおよびソース・ドレイン接続領域１２Ｂとは異なる領域（画素電極部１２Ｃ）がアノードとして利用される。これにより、製造プロセスにおいて、フォトマスク、フォトレジストなどの使用部材を減らし、工程数を削減することができる。よって、低コストかつ簡易なプロセスでの製造が可能となる。
【００６０】
また、半導体層１２において、ソース・ドレイン接続領域１２Ｂおよび画素電極部１２Ｃにプラズマ処理を施すことにより、電気抵抗率が低減され、酸化物半導体材料における電極や電気的な接続領域としての機能を高めることができる。
【００６１】
更に、ソース・ドレイン電極層１６のパターニングに用いたフォトレジストを保護膜１７として残存させることにより、ソース・ドレイン電極層１６と機能層１８との絶縁性を確保することができる。また、残存した保護膜１７をリフローさせ、ソース・ドレイン電極層１６の全体を被覆させることにより、その絶縁性をより高めることができる。
【００６２】
［表示装置の構成、画素回路構成］
次に、上記実施の形態に係る表示装置１の全体構成および画素回路構成について説明する。図１４は、有機ＥＬディスプレイとして用いられる表示装置の周辺回路を含む全体構成を表すものである。このように、例えば基板１１上には、有機ＥＬ素子を含む複数の画素ＰＸＬＣがマトリクス状に配置されてなる表示領域５０が形成され、この表示領域５０の周辺に、信号線駆動回路としての水平セレクタ（ＨＳＥＬ）５１と、走査線駆動回路としてのライトスキャナ（ＷＳＣＮ）５２と、電源線駆動回路としての電源スキャナ（ＤＳＣＮ）５３とが設けられている。
【００６３】
表示領域５０において、列方向には複数（整数ｎ個）の信号線ＤＴＬ１〜ＤＴＬｎが配置され、行方向には、複数（整数ｍ個）の走査線ＷＳＬ１〜ＷＳＬｍおよび電源線ＤＳＬ１〜ＤＳＬｍがそれぞれ配置されている。また、各信号線ＤＴＬと各走査線ＷＳＬとの交差点に、各画素ＰＸＬＣ（Ｒ、Ｇ、Ｂに対応する画素のいずれか１つ）が設けられている。各信号線ＤＴＬは水平セレクタ５１に接続され、この水平セレクタ５１から各信号線ＤＴＬへ映像信号が供給されるようになっている。各走査線ＷＳＬはライトスキャナ５２に接続され、このライトスキャナ５２から各走査線ＷＳＬへ走査信号（選択パルス）が供給されるようになっている。各電源線ＤＳＬは電源スキャナ５３に接続され、この電源スキャナ５３から各電源線ＤＳＬへ電源信号（制御パルス）が供給されるようになっている。
【００６４】
図１５は、画素ＰＸＬＣにおける具体的な回路構成例を表したものである。各画素ＰＸＬＣは、有機ＥＬ素子５Ｄを含む画素回路５０ａを有している。この画素回路５０ａは、サンプリング用トランジスタ５Ａおよび駆動用トランジスタ５Ｂと、保持容量素子５Ｃと、有機ＥＬ素子５Ｄとを有するアクティブ型の駆動回路である。これらのうち、トランジスタ５Ａ（またはトランジスタ５Ｂ）が、上記実施の形態等のトランジスタ部１０Ｂに相当する。
【００６５】
サンプリング用トランジスタ５Ａは、そのゲートが対応する走査線ＷＳＬに接続され、そのソースおよびドレインのうちの一方が対応する信号線ＤＴＬに接続され、他方が駆動用トランジスタ５Ｂのゲートに接続されている。駆動用トランジスタ５Ｂは、そのドレインが対応する電源線ＤＳＬに接続され、ソースが有機ＥＬ素子５Ｄのアノードに接続されている。また、この有機ＥＬ素子５Ｄのカソードは、接地配線５Ｈに接続されている。なお、この接地配線５Ｈは、全ての画素ＰＸＬＣに対して共通に配線されている。保持容量素子５Ｃは、駆動用トランジスタ５Ｂのソースとゲートとの間に配置されている。
【００６６】
サンプリング用トランジスタ５Ａは、走査線ＷＳＬから供給される走査信号（選択パルス）に応じて導通することにより、信号線ＤＴＬから供給される映像信号の信号電位をサンプリングし、保持容量素子５Ｃに保持するものである。駆動用トランジスタ５Ｂは、所定の第１電位（図示せず）に設定された電源線ＤＳＬから電流の供給を受け、保持容量素子５Ｃに保持された信号電位に応じて、駆動電流を有機ＥＬ素子５Ｄへ供給するものである。有機ＥＬ素子５Ｄは、この駆動用トランジスタ５Ｂから供給された駆動電流により、映像信号の信号電位に応じた輝度で発光するようになっている。
【００６７】
このような回路構成では、走査線ＷＳＬから供給される走査信号（選択パルス）に応じてサンプリング用トランジスタ５Ａが導通することにより、信号線ＤＴＬから供給された映像信号の信号電位がサンプリングされ、保持容量素子５Ｃに保持される。また、上記第１電位に設定された電源線ＤＳＬから駆動用トランジスタ５Ｂへ電流が供給され、保持容量素子５Ｃに保持された信号電位に応じて、駆動電流が有機ＥＬ素子５Ｄ（赤色、緑色および青色の各有機ＥＬ素子）へ供給される。そして、各有機ＥＬ素子５Ｄは、供給された駆動電流により、映像信号の信号電位に応じた輝度で発光する。これにより、表示装置において、映像信号に基づく映像表示がなされる。
【００６８】
＜適用例＞
以下、上記のような表示装置１の電子機器への適用例（モジュールおよび適用例１〜５）について説明する。電子機器としては、例えばテレビジョン装置，デジタルカメラ，ノート型パーソナルコンピュータ、携帯電話等の携帯端末装置あるいはビデオカメラ等が挙げられる。言い換えると、上記表示装置は、外部から入力された映像信号あるいは内部で生成した映像信号を、画像あるいは映像として表示するあらゆる分野の電子機器に適用することが可能である。
【００６９】
（モジュール）
表示装置１は、例えば図１６に示したようなモジュールとして、後述の適用例１〜５などの種々の電子機器に組み込まれる。このモジュールは、例えば、基板１１の一辺に、封止用基板６０から露出した領域２１０を設け、この露出した領域２１０に、水平セレクタ５１、ライトスキャナ５２および電源スキャナ５３の配線を延長して外部接続端子（図示せず）を形成したものである。この外部接続端子には、信号の入出力のためのフレキシブルプリント配線基板（ＦＰＣ；Flexible Printed Circuit）２２０が設けられていてもよい。
【００７０】
（適用例１）
図１７は、テレビジョン装置の外観を表したものである。このテレビジョン装置は、例えば、フロントパネル３１０およびフィルターガラス３２０を含む映像表示画面部３００を有している。この映像表示画面部３００が上記表示装置１に相当する。
【００７１】
（適用例２）
図１８は、デジタルカメラの外観を表したものである。このデジタルカメラは、例えば、フラッシュ用の発光部４１０、表示部４２０、メニュースイッチ４３０およびシャッターボタン４４０を有している。この表示部４２０が上記表示装置１に相当する。
【００７２】
（適用例３）
図１９は、ノート型パーソナルコンピュータの外観を表したものである。このノート型パーソナルコンピュータは、例えば、本体５１０，文字等の入力操作のためのキーボード５２０および画像を表示する表示部５３０を有している。この表示部５３０が上記表示装置１に相当する。
【００７３】
（適用例４）
図２０は、ビデオカメラの外観を表したものである。このビデオカメラは、例えば、本体部６１０，この本体部６１０の前方側面に設けられた被写体撮影用のレンズ６２０，撮影時のスタート／ストップスイッチ６３０および表示部６４０を有している。この表示部６４０が上記表示装置１に相当する。
【００７４】
（適用例５）
図２１は、携帯電話機の外観を表したものである。この携帯電話機は、例えば上側筐体７１０と下側筐体７２０とを連結部（ヒンジ部）７３０で連結したものであり、ディスプレイ７４０，サブディスプレイ７５０，ピクチャーライト７６０およびカメラ７７０を有している。これらのうちのディスプレイ７４０またはサブディスプレイ７５０が、上記表示装置１に相当する。
【００７５】
以上、実施の形態を挙げて本発明を説明したが、本発明はこれらの実施の形態に限定されず、種々の変形が可能である。例えば、上記実施の形態では、有機ＥＬ層を挟み込む下部電極（画素電極）をアノード、上部電極（共通電極）をカソードとして機能させる場合を例に挙げて説明したが、これとは逆に、下部電極をカソード、上部電極をアノードとして機能させてもよい。
【符号の説明】
【００７６】
１…表示装置、１０Ａ…発光部、１０Ｂ…トランジスタ部、１１Ａ…駆動用基板、１１…基板、１２…半導体層、１２Ａ…チャネル領域、１２Ｂ…ソース・ドレイン接続領域、１２Ｃ…画素電極部、１３…ゲート絶縁膜、１４…ゲート電極、１５…層間絶縁膜、１６…ソース・ドレイン電極層、１７…保護膜、１８…機能層、１９…共通電極、２０…保護層、２１…封止基板、Ｈ１…コンタクトホール、Ｈ２…開口、Ｍ１〜Ｍ４…フォトマスク。
【技術分野】
【０００１】
本発明は、酸化物半導体を用いた薄膜トランジスタが配設された表示装置およびその製造方法ならびに電子機器に関する。
【背景技術】
【０００２】
近年、液晶表示装置や、有機ＥＬ（Electro Luminescence）表示装置などのフラットパネルディスプレイの駆動素子として、ＴＦＴ（Thin Film Transistor：薄膜トランジスタ）が実用化されている。このＴＦＴは、基板上にアモルファスシリコン（非晶質シリコン）または多結晶シリコンなどの半導体材料を用いて作製されるのが一般的である。ところが、アモルファスシリコンを用いた場合、パネルの大面積化に対応し易い反面、電界効果移動度が低くなり、多結晶シリコンを用いた場合には、電界効果移動度は高いものの大面積化に適応しにくくなる。
【０００３】
これに対し、亜鉛、インジウム、ガリウム、スズ、あるいはそれらの混合物からなる酸化物(酸化物半導体)は、低温での成膜が可能で、優れた半導体特性を示すことが知られている。具体的には、酸化物半導体を用いたＴＦＴでは、アモルファスシリコンを用いたＴＦＴと比べて１０倍以上の電子移動度を示し、かつ良好なオフ特性を示す。
【０００４】
そのため、近年では、このような酸化物半導体をアクティブマトリクス型の表示装置へ応用するべく、様々な研究開発がなされている（例えば、特許文献１，２）。特許文献１では、いわゆるトップゲート構造のＴＦＴにおけるソース電極を、有機ＥＬ表示装置の電極として利用できるようにパターニングすることにより製造工程を簡易化する手法が提案されている。また、特許文献２では、酸化物半導体を有機ＥＬ表示装置の電極として用いた構造が提案されている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００４−１９２８７６号公報
【特許文献２】特開２００９−２７１５２７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
ところで、有機ＥＬ表示装置の製造工程では、駆動用基板を作製する際、基板上にまずＴＦＴやキャパシタなどを形成した後、これらを平坦化膜によってコートし、この平坦化膜上に更に有機ＥＬ素子よりなる画素を形成する。この際、いわゆるフォトマスクを用いたフォトリソグラフィ法により各層のパターニングを行う必要がある。そのため、各層のパターニング毎に異なるフォトマスクが必要であり、また、フォトレジストなどの使用材料が増え、塗布、露光、現像、ポストベークといった多くの工程を経るため、工程数が増え、コスト高となる。このため、生産コストの低減、歩留まり向上の観点から工程数削減が望まれている。
【０００７】
上記特許文献１の手法のように、トップゲート構造において、ＴＦＴのソース電極を有機ＥＬ表示装置の電極として用いる場合、それらを別個に形成する場合に比べ、工程数を削減できるが、この場合であっても少なくとも５層（枚）のフォトマスクを必要とする（５回のフォトリソグラフィプロセスを要する）。そのため、更なる工程数削減、低コスト化が望まれている。
【０００８】
本発明はかかる問題点に鑑みてなされたもので、その目的は、低コストかつ簡易なプロセスで製造することが可能な表示装置およびその製造方法ならびに電子機器を提供することにある。
【課題を解決するための手段】
【０００９】
本発明の表示装置は、基板上に設けられると共に、酸化物半導体よりなる半導体層と、半導体層の選択的な第１領域上にゲート絶縁膜を介して配設されたゲート電極と、ソースまたはドレインとして機能すると共に、半導体層の第１領域に隣接する第２領域に電気的に接続されたソース・ドレイン電極層と、半導体層の第１領域および第２領域とは異なる第３領域上に設けられると共に、半導体層の第３領域に対応する部分を画素電極として表示駆動される有機電界発光素子とを備えたものである。
【００１０】
本発明の表示装置の製造方法は、基板上に酸化物半導体よりなる半導体層を形成する工程と、半導体層の選択的な第１領域上にゲート絶縁膜を介してゲート電極を形成する工程と、半導体層の第１領域に隣接する第２領域に電気的に接続されるように、ソースまたはドレインとして機能するソース・ドレイン電極層を形成する工程と、半導体層の第１領域および第２領域とは異なる第３領域上に、半導体層の第３領域に対応する部分を画素電極として表示駆動される有機電界発光素子を形成する工程とを含むものである。
【００１１】
本発明の表示装置および表示装置の製造方法では、酸化物半導体よりなる半導体層の選択的な第１領域上にゲート絶縁膜を介してゲート電極が設けられ、その第１領域に隣接する第２領域においてソース・ドレイン電極層が半導体層に電気的に接続される。半導体層の第３領域上に、この第３領域を画素電極として表示駆動される有機電界発光素子が形成される。即ち、トランジスタのチャネルを形成する半導体層を、有機電界発光素子の電極として利用することにより、製造工程において、フォトリソグラフィ法を用いたパターニングの工程数が削減される。また、これにより、必要となるフォトマスクやフォトレジストなどの使用部材も少なくなる。
【００１２】
本発明の電子機器は、上記本発明の表示装置を備えたものである。
【発明の効果】
【００１３】
本発明の表示装置および表示装置の製造方法によれば、酸化物半導体よりなる半導体層の選択的な第１領域上にゲート絶縁膜を介してゲート電極を設け、その第１領域に隣接する第２領域においてソース・ドレイン電極層を半導体層に電気的に接続する。半導体層の、これらの第１領域および第２領域とは異なる第３領域上には、この第３領域に対応する部分を画素電極として表示駆動される有機電界発光素子を設ける。これにより、製造工程において、フォトリソグラフィ法を用いたパターニングの工程数を削減し、フォトマスク、フォトレジストなどの使用部材を減らすことができる。よって、低コストかつ簡易なプロセスでの製造が可能となる。
【図面の簡単な説明】
【００１４】
【図１】本発明の一実施の形態に係る表示装置の概略構成を表す断面図である。
【図２】図１に示した表示装置の製造方法を説明するための断面図である。
【図３】図２に続く工程を表す断面図である。
【図４】図３に続く工程を表す断面図である。
【図５】図４に続く工程を表す断面図である。
【図６】図５に続く工程を表す断面図である。
【図７】図６に続く工程を表す断面図である。
【図８】図７に続く工程を表す断面図である。
【図９】図８に続く工程を表す断面図である。
【図１０】比較例に係る表示装置の製造方法を説明するための断面図である。
【図１１】図１０に続く工程を表す断面図である。
【図１２】図１１に続く工程を表す断面図である。
【図１３】図１２に続く工程を表す断面図である。
【図１４】各実施の形態に係る表示装置の周辺回路を含む全体構成を表す図である。
【図１５】図１４に示した画素の回路構成を表す図である。
【図１６】図１４に示した表示装置を含むモジュールの概略構成を表す平面図である。
【図１７】適用例１の外観を表す斜視図である。
【図１８】（Ａ）は適用例２の表側から見た外観を表す斜視図であり、（Ｂ）は裏側から見た外観を表す斜視図である。
【図１９】適用例３の外観を表す斜視図である。
【図２０】適用例４の外観を表す斜視図である。
【図２１】（Ａ）は適用例５の開いた状態の正面図、（Ｂ）はその側面図、（Ｃ）は閉じた状態の正面図、（Ｄ）は左側面図、（Ｅ）は右側面図、（Ｆ）は上面図、（Ｇ）は下面図である。
【発明を実施するための形態】
【００１５】
以下、本発明の実施の形態について図面を参照して詳細に説明する。尚、説明は以下の順序で行う。
１．実施の形態（トップゲート構造を有するＴＦＴの半導体層を、表示用の画素電極として利用した有機ＥＬ表示装置の例））
２．適用例（モジュール，電子機器の例）
【００１６】
＜実施の形態＞
［表示装置１の構成］
図１は、本発明の一実施の形態に係る表示装置（表示装置１）の断面構造を表すものである。表示装置１は、例えばアクティブマトリクス型の有機ＥＬディスプレイであり、マトリクス状に配列する複数の画素を有する。但し、図１には、１つの画素（例えばＲ，Ｇ，Ｂのいずれかのサブピクセル）に対応する領域のみを示している。表示装置１は、駆動基板１１Ａ上に、有機ＥＬ層を含む機能層１８、共通電極１９および保護層２０を備え、保護層２０上には封止基板２１が図示しない接着層によって貼り合わせられている。この表示装置１の発光方式は、いわゆるトップエミッション方式（上面発光方式）であってもよいし、ボトムエミッション方式（下面発光方式）であってもよい。
【００１７】
駆動基板１１Ａでは、基板１１上に、画素駆動用のトランジスタ部１０Ｂが配設されている。トランジスタ部１０Ｂは、詳細は後述するが、トップゲート構造の薄膜トランジスタ（ＴＦＴ）であり、チャネル（活性層）に酸化物半導体を用いたものである。本実施の形態では、詳細は後述するが、この駆動基板１１Ａにおいて、トランジスタ部１０Ｂにおける半導体層１２の一部を、画素電極（例えばアノード）として機能させた（利用した）積層構造を有している。
【００１８】
機能層１８は、駆動電流の印加によって発光を生じる有機ＥＬ層（発光層）を含むものである。機能層１８は、例えば基板１１側から順に正孔注入層，正孔輸送層，有機ＥＬ層および電子輸送層（いずれも図示せず）等を積層したものである。有機ＥＬ層は、電界をかけることにより電子と正孔との再結合が起こり、光を発生するものである。この有機ＥＬ層の構成材料は、一般的な低分子または高分子有機材料であればよく、特に限定されない。また、例えば赤、緑、青の各色の発光層が画素毎に塗り分けられていてもよいし、各画素に共通して白色発光層（例えば、赤、緑、青の各色発光層を積層させたもの）が設けられていてもよい。正孔注入層は、正孔注入効率を高めると共に、リークを防止するために設けられる。正孔輸送層は、有機ＥＬ層への正孔輸送効率を高めるためのものである。これらの有機ＥＬ層以外の層は必要に応じて設けられていればよい。尚、必要に応じて、機能層１８と共通電極１９との間に、更に電子注入層（図示せず）が設けられていてもよい。
【００１９】
このような機能層１８は、例えば基板１１の全面に渡って設けられるが、実際に発光を生じるのは、後述の層間絶縁膜１５の開口Ｈ２（第２開口）に対応する領域（発光部１０Ａ）となっている。
【００２０】
共通電極１９は、例えばカソードとして機能するものであり、金属導電膜により構成されている。例えば、表示装置１がボトムエミッション方式である場合には、反射性を有する金属膜、具体的には、アルミニウム（Ａｌ），マグネシウム（Ｍｇ），カルシウム（Ｃａ），銀（Ａｇ）およびナトリウム（Ｎａ）のうちの少なくとも１種からなる単体金属、またはこれらのうちの少なくとも１種を含む合金よりなる単層膜、あるいはそれらのうちの２種以上を積層した多層膜からなる。あるいは、表示装置１がトップエミッション方式である場合には、ＩＴＯ（インジウム錫酸化物）等の透明導電膜が用いられる。この共通電極１９は、アノード（本実施の形態では、半導体層１２における後述の画素電極部１２Ｃ）と絶縁された状態で機能層１８上に形成され、各画素に共通して設けられている。尚、この共通電極１９をアノードとして機能させるようにしてもよい。
【００２１】
保護層２０は、絶縁性材料または導電性材料のいずれにより構成されていてもよい。絶縁性材料としては、例えばアモルファスシリコン（ａ−Ｓｉ），アモルファス炭化シリコン（ａ−ＳｉＣ），アモルファス窒化シリコン（ａ−Ｓｉ1-xＮx）、アモルファスカーボン（ａ−Ｃ）等が挙げられる。
【００２２】
封止基板２１は、例えば、石英、ガラス、金属箔、シリコンまたはプラスチックなどの板材である。但し、トップエミッション方式の場合には、ガラスやプラスチックなどの透明基板により構成され、また図示しないカラーフィルタや遮光膜などが設けられていてもよい。
【００２３】
［駆動基板１１Ａの詳細構成］
駆動基板１１Ａでは、基板１１上に、上述のようにトランジスタ部１０Ｂが配設されると共に、このトランジスタ部１０Ｂの一部が各画素を駆動するための電極として機能している。
【００２４】
基板１１は、例えば、石英、ガラス、金属箔、シリコンまたはプラスチック等の板材からなる。但し、ボトムエミッション方式の場合には、ガラスやプラスチックなどの透明基板により構成されている。
【００２５】
トランジスタ部１０Ｂは、例えば後述の画素駆動回路５０ａにおけるサンプリング用トランジスタ５Ａまたは駆動トランジスタ５Ｂに相当するものであり、スタガ構造を有する（いわゆるトップゲート型の）ＴＦＴである。トランジスタ部１０Ｂでは、基板１１上の所定の領域に半導体層１２が設けられ、この半導体層１２上の選択的な領域（チャネル領域１２Ａ（第１領域））に、ゲート絶縁膜１３およびゲート電極１４がこの順に配設されている。これらの半導体層１２、ゲート絶縁膜１３およびゲート電極１４は、基板１１上において、層間絶縁膜１５によって覆われている。
【００２６】
半導体層１２は、ゲート電圧の印加によりチャネルを形成するものであり、例えばインジウム（Ｉｎ），ガリウム（Ｇａ），亜鉛（Ｚｎ），シリコン（Ｓｉ）およびスズ（Ｓｎ）のうちの少なくとも１種を含む酸化物半導体よりなる。このような酸化物半導体としては、例えば、酸化インジウムガリウム亜鉛（ＩＧＺＯ，ＩｎＧａＺｎＯ）が挙げられる。この酸化物半導体膜１４の厚みは、例えば２０ｎｍ〜１００ｎｍである。
【００２７】
ゲート絶縁膜１３は、例えばシリコン酸化膜（ＳｉＯX）、シリコン窒化膜（ＳｉＮ）およびシリコン窒化酸化膜（ＳｉＯＮ）のうちの１種よりなる単層膜、またはこれらのうちの２種以上よりなる積層膜である。
【００２８】
ゲート電極１４は、トランジスタ部１０Ｂに印加されるゲート電圧（Ｖｇ）によって半導体層１２中のキャリア密度を制御すると共に、電位を供給する配線としての機能を有するものである。このゲート電極１４は、例えばモリブデン（Ｍｏ），チタン（Ｔｉ），アルミニウム（Ａｌ），銀（Ａｇ）および銅（Ｃｕ）のうちの１種からなる単体もしくは合金、もしくはこれらのうちの２種以上からなる積層膜である。具体的には、アルミニウムや銀などの低抵抗材料よりなる金属層を、モリブデンまたはチタンにより挟み込んだ積層構造や、アルミニウムとネオジウム（Ｎｄ）との合金（ＡｌＮｄ合金）が挙げられる。このゲート電極１４は、あるいはＩＴＯ（酸化インジウム錫）、ＡＺＯ（アルミニウムドープ酸化亜鉛）およびＧＺＯ（ガリウムドープ酸化亜鉛）等の透明導電膜から構成されていてもよい。
【００２９】
層間絶縁膜１５は、例えばポリイミド，ノボラック樹脂またはアクリル系樹脂などの有機絶縁膜、またはシリコン酸化物、シリコン窒化物またはシリコン酸窒化物などの無機絶縁膜により構成されている。但し、望ましくは、層間絶縁膜１５は、例えばフォトレジストとして使用される感光性樹脂から構成されている。感光性樹脂を用いることにより、層間絶縁膜１５（詳細にはその開口部分）になだらかなテーパを形成可能となり、その上に成膜される機能層１８の成膜不良（いわゆる段切れなど）を防止することができる。また、感光性樹脂を用いることにより、パターニングの際にエッチング工程が不要となり、成膜プロセスが簡易化する点においても他の絶縁膜を用いる場合に比べ有利である。
【００３０】
本実施の形態では、この層間絶縁膜１５に、半導体層１２に対向して、コンタクトホールＨ１（第１開口）と開口Ｈ２（第２開口）とが設けられている。コンタクトホールＨ１は、後述のソース・ドレイン電極層１６と半導体層１２との電気的接続を確保するためのものであり、半導体層１２のチャネル領域１２Ａに隣接する領域（ソース・ドレイン接続領域１２Ｂ（第２領域））に対向して設けられている。層間絶縁膜１５上には、このコンタクトホールＨ１を埋め込むように、ソース・ドレイン電極層１６が配設されている。
【００３１】
層間絶縁膜１５の開口Ｈ２は、各画素における発光部１０Ａを区画する（画素を分離する）役割を有している。この開口Ｈ２は、半導体層１２の、上記チャネル領域１２Ａおよびソース・ドレイン領域１２Ｂとは異なる領域（画素電極部１２Ｃ（第３領域））に対向して設けられている。上記のように層間絶縁膜１５として感光性樹脂を用いた場合には、この開口Ｈ２の表面形状（側面形状）が、なだらかなテーパ形状（丸みを帯びた形状）となっている。
【００３２】
発光部１０Ａでは、この開口Ｈ２において、半導体層１２の画素電極部１２Ｃが、機能層１８と接して設けられており、各画素の画素電極（ここではアノード）として機能するようになっている。即ち、半導体層１２の一部と、ソース電極（またはドレイン電極）と、表示用の画素電極（アノード）とが、一体化した構造となっている。換言すると、半導体層１２の一部が、ソース電極（またはドレイン電極）と画素電極（アノード）とを兼ねた構造となっている。この画素電極部１２Ｃは、例えばチャネル領域１２Ａおよびソース・ドレイン接続領域１２Ｂ以外の領域に所定の面積で形成されている。ここで、半導体層１２としては上記のような酸化物半導体が用いられるが、この酸化物半導体が、可視光に対して透明性を有し、かつ仕事関数が大きいことから、表示用の電極としても機能させることが可能となっている。
【００３３】
上記のように、半導体層１２は、互いに機能の異なる３つの領域（チャネル領域１２Ａ、ソース・ドレイン接続領域１２Ｂおよび画素電極部１２Ｃ）を有している。これらの３つの領域のうち、ソース・ドレイン接続領域１２Ｂおよび画素電極部１２Ｃでは、チャネル領域１２Ａに比べ、電気抵抗率が低くなっている。これにより、半導体層１２では、チャネル領域１２Ａにおいて半導体特性を示す一方、ソース・ドレイン接続領域１２Ｂおよび画素電極部１２Ｃでは、電極や配線として機能するようになっている。尚、このようなソース・ドレイン接続領域１２Ｂおよび画素電極部１２Ｃにおける低抵抗化は、半導体層１２を構成する酸化物半導体に例えばプラズマ処理を施すことにより実現可能である。
【００３４】
ソース・ドレイン電極層１６は、トランジスタ部１０ｂにおけるソースまたはドレインとして機能するものであり、上記ゲート電極１４において列挙したものと同等の金属または透明導電膜により構成されている。層間絶縁膜１５上には、このソース・ドレイン電極層１６を覆うように、保護膜１７が形成されている。
【００３５】
保護膜１７は、例えばポリイミド，ノボラック樹脂またはアクリル系樹脂などの有機絶縁膜、またはシリコン酸化物、シリコン窒化物またはシリコン酸窒化物などの無機絶縁膜により構成されている。但し、望ましくは、保護膜１７は、例えばフォトレジストとして使用される感光性樹脂から構成されている。感光性樹脂を用いることにより、ソース・ドレイン電極層１６のパターニングの際に使用したフォトレジストをそのままソース・ドレイン電極層１６上に残存させて（除去せずに）リフローさせることにより、ソース・ドレイン電極層１６の側面（端部）を被覆するように、保護膜１７を形成することができる。これにより、ソース・ドレイン電極層１６の機能層１８への電気的接触を防ぎ、ソース・ドレイン電極層１６と機能層１８との間の絶縁性を高めることが可能となる。
【００３６】
［製造方法］
上記のような表示装置１は、例えば次のようにして作製することができる。まず、駆動基板１１Ａを、フォトリソグラフィ技術を用いてパターン形成する。例えば、各膜材料を成膜した後、フォトレジストの塗布、プリベーク、フォトマスクを用いた露光、現像、ポストベーク、エッチング（ウェットまたはドライ）およびフォトレジスト剥離等の各工程を経て、各膜のパターニングを行う。具体的には、以下のような手順で駆動基板１１Ａを作製する。
【００３７】
即ち、まず、基板１１の所定の領域に半導体層１２をパターン形成する。具体的には、基板１１上の全面に渡って、上述した酸化物半導体よりなる半導体層１２を例えばスパッタ法により成膜する。この際、酸化物半導体として例えばＩＧＺＯを用いる場合には、例えばＩＧＺＯのセラミックをターゲットとした反応性スパッタを行う。この際、例えばＤＣスパッタ装置において、チャンバー内を所定の真空状態となるまで排気した後、ターゲットおよび基板１１を対向配置させ、例えばアルゴン（Ａｒ）と酸素（Ｏ2）の混合ガスを導入してプラズマ放電させる。
【００３８】
この後、フォトリソグラフィ法により半導体層１２のパターニングを行う。具体的には、図２（Ａ）に示したように、半導体層１２上に、フォトレジスト１２１ａを塗布形成し、形成したフォトレジスト１２１ａを、開口Ｍ１ａを有するフォトマスクＭ１を使用してパターン露光する。尚、ここでは、フォトレジスト１２１ａとしてポジ型のものを使用する場合を例に挙げて説明するが、フォトレジスト１２１ａとしては、ネガ型のものであってもよい（以下、同様）。
【００３９】
これにより、図２（Ｂ）に示したように、半導体層１２上の所定の領域（開口Ｍ１ａに対応する領域）に、フォトレジスト１２１ａが残存する。この後、例えばウェットエッチングを施すことにより、半導体層１２のうちフォトレジスト１２１ａから露出したが部分が除去される。エッチング後、フォトレジスト１２１ａを剥離（除去）することにより、図２（Ｃ）に示したように、半導体層１２がパターン形成される。尚、この後、ゲート絶縁膜１３の成膜前に、半導体層１２に対してＮ2Ｏプラズマ処理を施し、酸化物半導体中に酸素を導入する。
【００４０】
続いて、半導体層１２上の選択的な領域にゲート絶縁膜１３およびゲート電極１４を形成する。即ち、まず、基板１１上の全面に渡って、上述した材料よりなるゲート絶縁膜１３を例えばＣＶＤ（Chemical Vapor Deposition ；化学気相成長）法により成膜した後、続けて上述した材料よりなるゲート電極１４を例えばスパッタ法により成膜する。尚、ゲート絶縁膜１３としてシリコン窒化膜を成膜する際には、原料ガスとして、シラン（ＳｉＨ4）、アンモニア（ＮＨ3）、窒素を含む混合ガスを用いる。あるいは、シリコン酸化膜を成膜する際には、シランおよび一酸化二窒素（Ｎ2Ｏ）を含む混合ガスを用いる。
【００４１】
この後、フォトリソグラフィ法を用いて、ゲート絶縁膜１３およびゲート電極１４を一括してパターニングする。具体的には、図３（Ａ）に示したように、ゲート絶縁膜１３およびゲート電極１４よりなる積層膜上に、フォトレジスト１２１ｂを塗布形成し、形成したフォトレジスト１２１ｂを、開口Ｍ２ａを有するフォトマスクＭ２を使用してパターン露光する。これにより、図３（Ｂ）に示したように、ゲート電極１４上の所定の領域（開口Ｍ２ａに対応する領域）に、フォトレジスト１２１ｂが残存する。この後、例えばドライエッチングを施すことにより、ゲート絶縁膜１３およびゲート電極１４のうちフォトレジスト１２１ｂに非対向の部分が除去される。エッチング後、フォトレジスト１２１ｂを除去することにより、図３（Ｃ）に示したように、ゲート絶縁膜１３およびゲート電極１４がパターン形成される。
【００４２】
次いで、図４（Ａ）に示したように、半導体層１２に対して例えばアルゴンプラズマ処理を施す。この際、先の工程において形成したゲート絶縁膜１３およびゲート電極１４をマスクとしてプラズマ処理を行う。この結果、半導体層１２のうち、ゲート絶縁膜１３およびゲート電極１４に非対向の領域（ゲート絶縁膜１３およびゲート電極１４から露出した領域）において、電気抵抗を低減させることができる。これにより、図４（Ｂ）に示したように、半導体層１２を３つの領域（チャネル領域１２Ａ，ソース・ドレイン接続領域１２Ｂおよび画素電極部１２Ｃ）に機能的に分割する。
【００４３】
この後、基板１１上に層間絶縁膜１５をパターン形成する。即ち、まず、図５（Ａ）に示したように、層間絶縁膜１５を例えばスピンコート法またはスリットコート法などにより、基板１１の全面にわたって塗布形成する。尚、ここでは、層間絶縁膜１５として上述したような感光性樹脂を用いる場合について説明する。続いて、このようにして成膜した層間絶縁膜１５を、フォトリソグラフィ法を用いてパターニングする。即ち、所定の開口Ｍ３ａ１，Ｍ３ａ２を有するフォトマスクＭ３を使用して、層間絶縁膜１５をパターン露光する。これにより、図５（Ｂ）に示したように、半導体層１２のソース・ドレイン接続領域１２Ｂに対向してコンタクトホールＨ１を、画素電極部１２Ｃに対向して開口Ｈ２をそれぞれ形成し、半導体層１２の表面の一部を露出させる。層間絶縁膜１５として感光性樹脂を用いることにより、エッチング工程が不要になると共に、パターン露光後の開口Ｈ２付近の表面になだらかなテーパ形状が形成されるので、後の工程において成膜する機能層１８の段切れ等を防ぐことができる。
【００４４】
続いて、ソース・ドレイン電極層１６をパターン形成する。即ち、まず、層間絶縁膜１５上の全面に渡って、例えばスパッタ法により上述した導電膜材料を堆積させることにより、ソース・ドレイン電極層１６を成膜する。この後、フォトリソグラフィ法によりソース・ドレイン電極層１６のパターニングを行う。具体的には、図６に示したように、ソース・ドレイン電極層１６上の全面に渡って、上述した感光性樹脂よりなる保護膜１７を塗布形成する（ソース・ドレイン電極層１６のパターニングに使用するフォトレジストを、保護膜１７として利用する）。この後、成膜した保護膜１７を、開口Ｍ４ａを有するフォトマスクＭ４を使用してパターン露光する。これにより、図７に示したように、保護膜１７がパターニングされ、ソース・ドレイン電極層１６上の所定の領域（コンタクトホールＨ１に対応する領域）にのみ保護膜１７が残存する。
【００４５】
続いて、図８に示したように、例えばウェットエッチングを施すことにより、ソース・ドレイン電極層１６のうち、保護層１７から露出したが部分が選択的に除去される。上記のようにして、層間絶縁膜１５上に、コンタクトホールＨ１を埋め込み、半導体層１２（詳細にはソース・ドレイン接続領域１２Ｂ）と電気的に接続されたソース・ドレイン電極層１６がパターン形成される。尚、このエッチングによって、保護膜１７は、ソース・ドレイン電極層１６の側面から外側に向けて張り出した形状（いわゆるオーバーハング形状）となる。
【００４６】
この後、ソース・ドレイン電極層１６に残存した保護膜１７を剥離せずに、これを加熱してリフローさせた後、硬化させる。これにより、図９に示したように、ソース・ドレイン電極層１６の側面を含む全体を被覆する保護膜１７を形成する。この保護膜１７により、後の工程において成膜される機能層１８とソース・ドレイン電極層１６との電気的接触を防止し、それらの絶縁性を高める。
【００４７】
尚、保護層１７は、ソース・ドレイン電極層１６の側面を完全に覆っていなくともよい。即ち、上記ソース・ドレイン電極層１６のエッチング後、保護膜１７をリフローさせずにオーバーハング形状のまま残存させてもよい。このような状態であっても、機能層１８の成膜時には、保護膜１７がマスクとなり、ソース・ドレイン電極層１６の側面に有機材料が付着しにくくなるため、ソース・ドレイン電極層１６と機能層１８との絶縁性を確保することは可能である。ここでは、絶縁性をより高めるために、上述のように保護膜１７をリフローさせてソース・ドレイン電極層１６全体を覆うことが望ましい。
【００４８】
この後、駆動基板１１Ａ上に機能層１８を例えば真空蒸着法により成膜した後、上述した材料よりなる共通電極１９を例えばスパッタ法により成膜する。続いて、保護層２０を成膜した後、この保護層２０上に封止基板２１を貼り合わせることにより、図１に示した表示装置１を完成する。
【００４９】
［作用、効果］
表示装置１では、Ｒ，Ｇ，Ｂの各画素に、各色の映像信号に応じた駆動電流が印加されると、画素電極部１２Ｃ（アノード）および共通電極１９（カソード）を通じて、機能層１８に電子および正孔が注入される。これらの電子および正孔は、機能層１８に含まれる有機ＥＬ層においてそれぞれ再結合され、発光光を生じる。このようにして、表示装置１では、Ｒ，Ｇ，Ｂのフルカラーの映像表示がなされる。
【００５０】
本実施の形態では、このような表示装置１（駆動基板１１Ａ）において、酸化物半導体よりなる半導体層１２上の選択的な領域（チャネル領域１２Ａ）に、ゲート絶縁膜１３およびゲート電極１４が設けられ、そのチャネル領域１２Ａに隣接する領域（ソース・ドレイン接続領域１２Ｂ）においてソース・ドレイン電極層１６が半導体層１２に電気的に接続される。半導体層１２では、これらのチャネル領域１２Ａおよびソース・ドレイン接続領域１２Ｂとは異なる領域（画素電極部１２Ｃ）がアノードとして利用される。
【００５１】
ここで、図１０に、本実施の形態の比較例として、ソース電極（またはドレイン電極）を表示用の画素電極として利用した表示装置（表示装置１００）の断面構造について示す。また、図１１〜図１３には、その表示装置１００における駆動用基板の作製方法の一部について工程順に示す。
【００５２】
表示装置１００では、基板１０１上の所定の領域に半導体層１０２が設けられ、この半導体層１０２上の選択的な領域にゲート絶縁膜１０４およびゲート電極１０５がこの順に配設されている。基板１０１上には、これらの半導体層１０２、ゲート絶縁膜１０４およびゲート電極１０５を覆って層間絶縁膜１０３が形成されている。この層間絶縁膜１０３は、シリコン酸化物などの無機絶縁膜よりなり、半導体層１０２に対向する領域にコンタクトホールＨ１００を有している。層間絶縁膜１０３上には、それらのコンタクトホールＨ１００を埋め込むように、ソース電極１０Ａおよびドレイン電極１０６Ｂが配設されている。これらのソース電極１０Ａおよびドレイン電極１０６Ｂのうちの一方（ここでは、ドレイン電極１０６Ｂ）が、発光部１００Ａに対応する領域まで延在して設けられている。即ち、比較例では、ドレイン電極１０６Ｂが各画素のアノードを兼ねた構造となっている。このドレイン電極１０６Ｂの発光部１００Ａに対応する領域には、絶縁膜１０７の開口Ｈ１０１を介して、有機ＥＬ層を含む機能層１０８および共通電極１０９がこの順に積層されている。共通電極１０９上には保護層１１０が設けられ、この上に封止基板１１１が貼り合わせられている。
【００５３】
このような構造を有する表示装置１００の駆動用基板は、例えば次のようにして作製される。即ち、まず、フォトマスクＭ１０１（図示せず）を使用したフォトリソグラフィ法を用いて、基板１０１上に半導体層１０２を形成した後、この半導体層１０２上に、フォトマスクＭ１０２（図示せず）を使用してゲート絶縁膜１０４およびゲート電極１０５を一括してパターン形成する。
【００５４】
続いて、図１１（Ａ）に示したように、基板１０１の全面にわたって、層間絶縁膜１０３を例えばＣＶＤ法により成膜した後、フォトレジスト１０２１ａを塗布形成し、所定の領域に開口Ｍ１０３ａを有するフォトマスクＭ１０３を用いて、フォトレジスト１０２１ａをパターン露光する。この後、層間絶縁膜１０３をエッチングし、フォトレジスト１０２１ａを剥離することにより、図１１（Ｂ）に示したように、コンタクトホールＨ１００を形成する。
【００５５】
次いで、図１２（Ａ）に示したように、層間絶縁膜１０３上の全面にわたって、ソース電極１０６Ａおよびドレイン電極１０６Ｂとなる電極層１０６を例えばスパッタ法により成膜した後、フォトレジスト１０２１ｂを塗布形成する。このフォトレジスト１０２１ｂを、所定の領域に開口Ｍ１０４ａを有するフォトマスクＭ１０４を用いて、パターン露光する。この後、電極層１０６をエッチングし、フォトレジスト１０２１ｂを剥離することにより、図１２（Ｂ）に示したように、ソース電極１０６Ａおよびドレイン電極１０６Ｂをそれぞれ形成する。
【００５６】
続いて、図１３（Ａ）に示したように、例えば感光性樹脂よりなる絶縁膜１０７を、基板１０１の全面にわたって形成した後、この絶縁膜１０７を、所定の領域に開口Ｍ１０５ａを有するフォトマスクＭ１０５を用いて、パターン露光する。これにより、図１３（Ｂ）に示したように、ドレイン電極１０６Ｂ上に開口Ｈ１０１を形成する。このようにして、比較例に係る駆動用基板を作製する。
【００５７】
上記のように、ドレイン電極をアノードとして利用した比較例では、駆動用基板を作製する際、フォトリソグラフィプロセスにおいて使用するフォトマスクの層数が５層である。フォトリソグラフィプロセスは、フォトマスクやフォトレジストなどの部材を要するため、コスト高となり易く、またフォトレジストの塗布、露光、剥離などの多工程を経るために、成膜工程数が増えてしまう。このため、できるだけフォトリソグラフィ法によるパターニング工程は少ない方が望ましい。
【００５８】
そこで、本実施の形態では、トランジスタ部１０Ｂにおける半導体層１２を機能的に分割し、一部を画素電極部１２Ｃとして機能させる（半導体層１２をアノードとして利用する）ことにより、上述のように、フォトリソグラフィプロセスを削減できる。また、これにより、駆動用基板の作製時に使用するフォトマスクの層数が４層で済み、フォトレジストなどの使用部材も少なくなる。
【００５９】
以上説明したように、本実施の形態では、酸化物半導体よりなる半導体層１２上の選択的な領域（チャネル領域１２Ａ）に、ゲート絶縁膜１３およびゲート電極１４が設けられ、そのチャネル領域１２Ａに隣接する領域（ソース・ドレイン接続領域１２Ｂ）にソース・ドレイン電極層１６が電気的に接続される。半導体層１２では、これらのチャネル領域１２Ａおよびソース・ドレイン接続領域１２Ｂとは異なる領域（画素電極部１２Ｃ）がアノードとして利用される。これにより、製造プロセスにおいて、フォトマスク、フォトレジストなどの使用部材を減らし、工程数を削減することができる。よって、低コストかつ簡易なプロセスでの製造が可能となる。
【００６０】
また、半導体層１２において、ソース・ドレイン接続領域１２Ｂおよび画素電極部１２Ｃにプラズマ処理を施すことにより、電気抵抗率が低減され、酸化物半導体材料における電極や電気的な接続領域としての機能を高めることができる。
【００６１】
更に、ソース・ドレイン電極層１６のパターニングに用いたフォトレジストを保護膜１７として残存させることにより、ソース・ドレイン電極層１６と機能層１８との絶縁性を確保することができる。また、残存した保護膜１７をリフローさせ、ソース・ドレイン電極層１６の全体を被覆させることにより、その絶縁性をより高めることができる。
【００６２】
［表示装置の構成、画素回路構成］
次に、上記実施の形態に係る表示装置１の全体構成および画素回路構成について説明する。図１４は、有機ＥＬディスプレイとして用いられる表示装置の周辺回路を含む全体構成を表すものである。このように、例えば基板１１上には、有機ＥＬ素子を含む複数の画素ＰＸＬＣがマトリクス状に配置されてなる表示領域５０が形成され、この表示領域５０の周辺に、信号線駆動回路としての水平セレクタ（ＨＳＥＬ）５１と、走査線駆動回路としてのライトスキャナ（ＷＳＣＮ）５２と、電源線駆動回路としての電源スキャナ（ＤＳＣＮ）５３とが設けられている。
【００６３】
表示領域５０において、列方向には複数（整数ｎ個）の信号線ＤＴＬ１〜ＤＴＬｎが配置され、行方向には、複数（整数ｍ個）の走査線ＷＳＬ１〜ＷＳＬｍおよび電源線ＤＳＬ１〜ＤＳＬｍがそれぞれ配置されている。また、各信号線ＤＴＬと各走査線ＷＳＬとの交差点に、各画素ＰＸＬＣ（Ｒ、Ｇ、Ｂに対応する画素のいずれか１つ）が設けられている。各信号線ＤＴＬは水平セレクタ５１に接続され、この水平セレクタ５１から各信号線ＤＴＬへ映像信号が供給されるようになっている。各走査線ＷＳＬはライトスキャナ５２に接続され、このライトスキャナ５２から各走査線ＷＳＬへ走査信号（選択パルス）が供給されるようになっている。各電源線ＤＳＬは電源スキャナ５３に接続され、この電源スキャナ５３から各電源線ＤＳＬへ電源信号（制御パルス）が供給されるようになっている。
【００６４】
図１５は、画素ＰＸＬＣにおける具体的な回路構成例を表したものである。各画素ＰＸＬＣは、有機ＥＬ素子５Ｄを含む画素回路５０ａを有している。この画素回路５０ａは、サンプリング用トランジスタ５Ａおよび駆動用トランジスタ５Ｂと、保持容量素子５Ｃと、有機ＥＬ素子５Ｄとを有するアクティブ型の駆動回路である。これらのうち、トランジスタ５Ａ（またはトランジスタ５Ｂ）が、上記実施の形態等のトランジスタ部１０Ｂに相当する。
【００６５】
サンプリング用トランジスタ５Ａは、そのゲートが対応する走査線ＷＳＬに接続され、そのソースおよびドレインのうちの一方が対応する信号線ＤＴＬに接続され、他方が駆動用トランジスタ５Ｂのゲートに接続されている。駆動用トランジスタ５Ｂは、そのドレインが対応する電源線ＤＳＬに接続され、ソースが有機ＥＬ素子５Ｄのアノードに接続されている。また、この有機ＥＬ素子５Ｄのカソードは、接地配線５Ｈに接続されている。なお、この接地配線５Ｈは、全ての画素ＰＸＬＣに対して共通に配線されている。保持容量素子５Ｃは、駆動用トランジスタ５Ｂのソースとゲートとの間に配置されている。
【００６６】
サンプリング用トランジスタ５Ａは、走査線ＷＳＬから供給される走査信号（選択パルス）に応じて導通することにより、信号線ＤＴＬから供給される映像信号の信号電位をサンプリングし、保持容量素子５Ｃに保持するものである。駆動用トランジスタ５Ｂは、所定の第１電位（図示せず）に設定された電源線ＤＳＬから電流の供給を受け、保持容量素子５Ｃに保持された信号電位に応じて、駆動電流を有機ＥＬ素子５Ｄへ供給するものである。有機ＥＬ素子５Ｄは、この駆動用トランジスタ５Ｂから供給された駆動電流により、映像信号の信号電位に応じた輝度で発光するようになっている。
【００６７】
このような回路構成では、走査線ＷＳＬから供給される走査信号（選択パルス）に応じてサンプリング用トランジスタ５Ａが導通することにより、信号線ＤＴＬから供給された映像信号の信号電位がサンプリングされ、保持容量素子５Ｃに保持される。また、上記第１電位に設定された電源線ＤＳＬから駆動用トランジスタ５Ｂへ電流が供給され、保持容量素子５Ｃに保持された信号電位に応じて、駆動電流が有機ＥＬ素子５Ｄ（赤色、緑色および青色の各有機ＥＬ素子）へ供給される。そして、各有機ＥＬ素子５Ｄは、供給された駆動電流により、映像信号の信号電位に応じた輝度で発光する。これにより、表示装置において、映像信号に基づく映像表示がなされる。
【００６８】
＜適用例＞
以下、上記のような表示装置１の電子機器への適用例（モジュールおよび適用例１〜５）について説明する。電子機器としては、例えばテレビジョン装置，デジタルカメラ，ノート型パーソナルコンピュータ、携帯電話等の携帯端末装置あるいはビデオカメラ等が挙げられる。言い換えると、上記表示装置は、外部から入力された映像信号あるいは内部で生成した映像信号を、画像あるいは映像として表示するあらゆる分野の電子機器に適用することが可能である。
【００６９】
（モジュール）
表示装置１は、例えば図１６に示したようなモジュールとして、後述の適用例１〜５などの種々の電子機器に組み込まれる。このモジュールは、例えば、基板１１の一辺に、封止用基板６０から露出した領域２１０を設け、この露出した領域２１０に、水平セレクタ５１、ライトスキャナ５２および電源スキャナ５３の配線を延長して外部接続端子（図示せず）を形成したものである。この外部接続端子には、信号の入出力のためのフレキシブルプリント配線基板（ＦＰＣ；Flexible Printed Circuit）２２０が設けられていてもよい。
【００７０】
（適用例１）
図１７は、テレビジョン装置の外観を表したものである。このテレビジョン装置は、例えば、フロントパネル３１０およびフィルターガラス３２０を含む映像表示画面部３００を有している。この映像表示画面部３００が上記表示装置１に相当する。
【００７１】
（適用例２）
図１８は、デジタルカメラの外観を表したものである。このデジタルカメラは、例えば、フラッシュ用の発光部４１０、表示部４２０、メニュースイッチ４３０およびシャッターボタン４４０を有している。この表示部４２０が上記表示装置１に相当する。
【００７２】
（適用例３）
図１９は、ノート型パーソナルコンピュータの外観を表したものである。このノート型パーソナルコンピュータは、例えば、本体５１０，文字等の入力操作のためのキーボード５２０および画像を表示する表示部５３０を有している。この表示部５３０が上記表示装置１に相当する。
【００７３】
（適用例４）
図２０は、ビデオカメラの外観を表したものである。このビデオカメラは、例えば、本体部６１０，この本体部６１０の前方側面に設けられた被写体撮影用のレンズ６２０，撮影時のスタート／ストップスイッチ６３０および表示部６４０を有している。この表示部６４０が上記表示装置１に相当する。
【００７４】
（適用例５）
図２１は、携帯電話機の外観を表したものである。この携帯電話機は、例えば上側筐体７１０と下側筐体７２０とを連結部（ヒンジ部）７３０で連結したものであり、ディスプレイ７４０，サブディスプレイ７５０，ピクチャーライト７６０およびカメラ７７０を有している。これらのうちのディスプレイ７４０またはサブディスプレイ７５０が、上記表示装置１に相当する。
【００７５】
以上、実施の形態を挙げて本発明を説明したが、本発明はこれらの実施の形態に限定されず、種々の変形が可能である。例えば、上記実施の形態では、有機ＥＬ層を挟み込む下部電極（画素電極）をアノード、上部電極（共通電極）をカソードとして機能させる場合を例に挙げて説明したが、これとは逆に、下部電極をカソード、上部電極をアノードとして機能させてもよい。
【符号の説明】
【００７６】
１…表示装置、１０Ａ…発光部、１０Ｂ…トランジスタ部、１１Ａ…駆動用基板、１１…基板、１２…半導体層、１２Ａ…チャネル領域、１２Ｂ…ソース・ドレイン接続領域、１２Ｃ…画素電極部、１３…ゲート絶縁膜、１４…ゲート電極、１５…層間絶縁膜、１６…ソース・ドレイン電極層、１７…保護膜、１８…機能層、１９…共通電極、２０…保護層、２１…封止基板、Ｈ１…コンタクトホール、Ｈ２…開口、Ｍ１〜Ｍ４…フォトマスク。
【特許請求の範囲】
【請求項１】
基板上に設けられると共に、酸化物半導体よりなる半導体層と、
前記半導体層の選択的な第１領域上に、ゲート絶縁膜を介して配設されたゲート電極と、
ソースまたはドレインとして機能すると共に、前記半導体層の前記第１領域に隣接する第２領域に電気的に接続されたソース・ドレイン電極層と、
前記半導体層の前記第１領域および前記第２領域とは異なる第３領域上に設けられると共に、前記半導体層の前記第３領域に対応する部分を画素電極として表示駆動される有機電界発光素子と
を備えた表示装置。
【請求項２】
前記半導体層では、前記第２領域および前記第３領域における電気抵抗率が前記第１領域に比べて低くなっている
請求項１に記載の表示装置。
【請求項３】
前記半導体層上に、前記ゲート絶縁膜および前記ゲート電極を覆い、かつ前記第２領域に対応して第１開口、前記第３領域に対応して第２開口をそれぞれ有する層間絶縁膜を備え、
前記ソース・ドレイン電極層は前記層間絶縁膜の前記第１開口に対応する領域、前記有機電界発光素子は、前記層間絶縁膜の前記第２開口に対応する領域にそれぞれ設けられている
請求項２に記載の表示装置。
【請求項４】
前記層間絶縁膜は感光性樹脂よりなる
請求項３に記載の表示装置。
【請求項５】
前記ソース・ドレイン電極層は、前記第１開口を埋め込むように前記層間絶縁膜上に配設され、
前記層間絶縁膜上において前記ソース・ドレイン電極層を覆う保護膜を更に備えた
請求項３に記載の表示装置。
【請求項６】
前記保護膜は感光性樹脂よりなる
請求項５に記載の表示装置。
【請求項７】
基板上に、酸化物半導体よりなる半導体層を形成する工程と、
前記半導体層の選択的な第１領域上に、ゲート絶縁膜を介してゲート電極を形成する工程と、
前記半導体層の前記第１領域に隣接する第２領域に電気的に接続されるように、ソースまたはドレインとして機能するソース・ドレイン電極層を形成する工程と、
前記半導体層の前記第１領域および前記第２領域とは異なる第３領域上に、前記半導体層の前記第３領域に対応する部分を画素電極として表示駆動される有機電界発光素子を形成する工程と
を含む表示装置の製造方法。
【請求項８】
前記ゲート電極を形成する工程の後にプラズマ処理を行い、前記半導体層の前記第２領域および前記第３領域における電気抵抗率を前記第１領域よりも低減させる
請求項７に記載の表示装置の製造方法。
【請求項９】
前記プラズマ処理の後であって前記ソース・ドレイン電極層を形成する前に、
前記半導体層上に、前記ゲート絶縁膜および前記ゲート電極を覆い、かつ前記第２領域に対応して第１開口、前記第３領域に対応して第２開口をそれぞれ有する層間絶縁膜を形成する工程を含み、
前記ソース・ドレイン電極層を前記層間絶縁膜の前記第１開口に対応する領域、前記有機電界発光素子を、前記層間絶縁膜の前記第２開口に対応する領域にそれぞれ形成する
請求項８に記載の表示装置の製造方法。
【請求項１０】
前記層間絶縁膜として感光性樹脂を用いる
請求項９に記載の表示装置の製造方法。
【請求項１１】
前記ソース・ドレイン電極層を形成する工程において、
前記ソース・ドレイン電極層を、前記層間絶縁膜上に前記第１開口を埋め込むように成膜した後、
成膜したソース・ドレイン電極層を、フォトリソグラフィ法を用いてパターニングする
請求項９に記載の表示装置の製造方法。
【請求項１２】
前記ソース・ドレイン電極層のパターニングの際に使用した感光性樹脂を加熱しリフローさせることにより、前記層間絶縁膜上において前記ソース・ドレイン電極層を覆う保護膜を形成する
請求項１１に記載の表示装置の製造方法。
【請求項１３】
基板上に設けられると共に、酸化物半導体よりなる半導体層と、
前記半導体層の選択的な第１領域上に、ゲート絶縁膜を介して配設されたゲート電極と、
ソースまたはドレインとして機能すると共に、前記半導体層の前記第１領域に隣接する第２領域に電気的に接続されたソース・ドレイン電極層と、
前記半導体層の前記第１領域および前記第２領域とは異なる第３領域上に設けられると共に、前記半導体層の前記第３領域に対応する部分を画素電極として表示駆動される有機電界発光素子と
を備えた表示装置を有する電子機器。
【請求項１】
基板上に設けられると共に、酸化物半導体よりなる半導体層と、
前記半導体層の選択的な第１領域上に、ゲート絶縁膜を介して配設されたゲート電極と、
ソースまたはドレインとして機能すると共に、前記半導体層の前記第１領域に隣接する第２領域に電気的に接続されたソース・ドレイン電極層と、
前記半導体層の前記第１領域および前記第２領域とは異なる第３領域上に設けられると共に、前記半導体層の前記第３領域に対応する部分を画素電極として表示駆動される有機電界発光素子と
を備えた表示装置。
【請求項２】
前記半導体層では、前記第２領域および前記第３領域における電気抵抗率が前記第１領域に比べて低くなっている
請求項１に記載の表示装置。
【請求項３】
前記半導体層上に、前記ゲート絶縁膜および前記ゲート電極を覆い、かつ前記第２領域に対応して第１開口、前記第３領域に対応して第２開口をそれぞれ有する層間絶縁膜を備え、
前記ソース・ドレイン電極層は前記層間絶縁膜の前記第１開口に対応する領域、前記有機電界発光素子は、前記層間絶縁膜の前記第２開口に対応する領域にそれぞれ設けられている
請求項２に記載の表示装置。
【請求項４】
前記層間絶縁膜は感光性樹脂よりなる
請求項３に記載の表示装置。
【請求項５】
前記ソース・ドレイン電極層は、前記第１開口を埋め込むように前記層間絶縁膜上に配設され、
前記層間絶縁膜上において前記ソース・ドレイン電極層を覆う保護膜を更に備えた
請求項３に記載の表示装置。
【請求項６】
前記保護膜は感光性樹脂よりなる
請求項５に記載の表示装置。
【請求項７】
基板上に、酸化物半導体よりなる半導体層を形成する工程と、
前記半導体層の選択的な第１領域上に、ゲート絶縁膜を介してゲート電極を形成する工程と、
前記半導体層の前記第１領域に隣接する第２領域に電気的に接続されるように、ソースまたはドレインとして機能するソース・ドレイン電極層を形成する工程と、
前記半導体層の前記第１領域および前記第２領域とは異なる第３領域上に、前記半導体層の前記第３領域に対応する部分を画素電極として表示駆動される有機電界発光素子を形成する工程と
を含む表示装置の製造方法。
【請求項８】
前記ゲート電極を形成する工程の後にプラズマ処理を行い、前記半導体層の前記第２領域および前記第３領域における電気抵抗率を前記第１領域よりも低減させる
請求項７に記載の表示装置の製造方法。
【請求項９】
前記プラズマ処理の後であって前記ソース・ドレイン電極層を形成する前に、
前記半導体層上に、前記ゲート絶縁膜および前記ゲート電極を覆い、かつ前記第２領域に対応して第１開口、前記第３領域に対応して第２開口をそれぞれ有する層間絶縁膜を形成する工程を含み、
前記ソース・ドレイン電極層を前記層間絶縁膜の前記第１開口に対応する領域、前記有機電界発光素子を、前記層間絶縁膜の前記第２開口に対応する領域にそれぞれ形成する
請求項８に記載の表示装置の製造方法。
【請求項１０】
前記層間絶縁膜として感光性樹脂を用いる
請求項９に記載の表示装置の製造方法。
【請求項１１】
前記ソース・ドレイン電極層を形成する工程において、
前記ソース・ドレイン電極層を、前記層間絶縁膜上に前記第１開口を埋め込むように成膜した後、
成膜したソース・ドレイン電極層を、フォトリソグラフィ法を用いてパターニングする
請求項９に記載の表示装置の製造方法。
【請求項１２】
前記ソース・ドレイン電極層のパターニングの際に使用した感光性樹脂を加熱しリフローさせることにより、前記層間絶縁膜上において前記ソース・ドレイン電極層を覆う保護膜を形成する
請求項１１に記載の表示装置の製造方法。
【請求項１３】
基板上に設けられると共に、酸化物半導体よりなる半導体層と、
前記半導体層の選択的な第１領域上に、ゲート絶縁膜を介して配設されたゲート電極と、
ソースまたはドレインとして機能すると共に、前記半導体層の前記第１領域に隣接する第２領域に電気的に接続されたソース・ドレイン電極層と、
前記半導体層の前記第１領域および前記第２領域とは異なる第３領域上に設けられると共に、前記半導体層の前記第３領域に対応する部分を画素電極として表示駆動される有機電界発光素子と
を備えた表示装置を有する電子機器。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【公開番号】特開２０１２−２０４０７７（Ｐ２０１２−２０４０７７Ａ）
【公開日】平成２４年１０月２２日（２０１２．１０．２２）
【国際特許分類】
【出願番号】特願２０１１−６６２８２（Ｐ２０１１−６６２８２）
【出願日】平成２３年３月２４日（２０１１．３．２４）
【出願人】（０００００２１８５）ソニー株式会社 (34,172)
【Ｆターム（参考）】
【公開日】平成２４年１０月２２日（２０１２．１０．２２）
【国際特許分類】
【出願日】平成２３年３月２４日（２０１１．３．２４）
【出願人】（０００００２１８５）ソニー株式会社 (34,172)
【Ｆターム（参考）】
[ Back to top ]