半導体装置及びその製造方法
【課題】 半導体装置の小型化を実現する。
【解決手段】 第1の絶縁膜上に、島状の半導体層及び前記半導体層を囲む第2の絶縁膜を形成し、前記半導体層の上面と平面的に重なるようにして導電膜からなる抵抗素子(例えばポリシリコン抵抗素子)を配置する。
【解決手段】 第1の絶縁膜上に、島状の半導体層及び前記半導体層を囲む第2の絶縁膜を形成し、前記半導体層の上面と平面的に重なるようにして導電膜からなる抵抗素子(例えばポリシリコン抵抗素子)を配置する。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、半導体装置及びその製造技術に関し、特に、抵抗素子を有する半導体装置に適用して有効な技術に関するものである。
【背景技術】
【0002】
半導体基板の主面の素子形成領域間を電気的に分離する素子分離の1つに、例えばSTI(Shallow Trench Isolation)やSGI(Shallw Groove Isolation)と呼称される溝型素子分離が知られている。この溝型素子分離は、半導体基板の主面の素子分離領域をエッチングして溝を形成した後、この溝の中を絶縁膜で埋め込むことによって素子形成領域間を電気的に分離する技術である。溝型素子分離で分離された素子形成領域は、溝によって島状に区画された半導体層(活性層)で構築され、溝の中に埋め込まれた絶縁膜によって周囲を囲まれている。溝の中への絶縁膜の埋め込みは、溝の中を埋め込むようにして半導体基板の主面上に例えば酸化シリコン膜からなる絶縁膜をCVD(Chemical Vapor Deposition)法で堆積した後、溝の中に絶縁膜が選択的に残るように半導体基板の主面上の絶縁膜を例えばCMP(化学的機械研磨:Chemical Mechanical Polishing)法で除去することによって行われる。
【0003】
CMP法を用いた溝型素子分離では、溝の幅が相対的に大きくなると、絶縁膜の研磨速度が局所的に速くなり、溝の中に残る絶縁膜の中央部分が窪む、所謂ディッシング現象が生じ易くなる。
【0004】
特開20002−158278号公報には、半導体基板の主面の素子分離領域に、トランジスタ素子の形成領域として使用される半導体層(活性層)とは異なるダミー半導体層(ダミー活性層)を形成して、溝の中に絶縁膜が選択的に残るように半導体基板の主面上の絶縁膜をCMP法で除去する時のディッシング現象を抑制する技術が開示されている。
【0005】
特開2002−261244号公報には、溝の中に絶縁膜が選択的に残るように半導体基板の主面上の絶縁膜をCMP法で除去する時のディッシング現象を抑制し、溝の中の絶縁膜(素子分離酸化膜)上に形成されたポリシリコン抵抗素子の抵抗値精度を高める技術が開示されている。
【先行技術文献】
【特許文献】
【0006】
【特許文献1】特開2002−158278号公報
【特許文献2】特開2002−261244号公報
【発明の概要】
【発明が解決しようとする課題】
【0007】
半導体装置の製造においては、半導体基板の主面の素子形成領域間を溝型素子分離で電気的に分離する場合、ディッシング現象に起因するウエハ平坦性低下を抑制するため、ウエハの主面をメッシュ状の複数の仮想領域に分割し、各仮想領域における半導体層の占有率(溝の中の絶縁膜と半導体層との比率)を定めている。例えば、ウエハの主面を20[μm]角の大きさで複数の仮想領域に分割し、各仮想領域における半導体層の占有率を15〜20%以上とする規定がなされている。半導体層の占有率を満たさない仮想領域が存在した場合には、半導体層の占有率を満たすように、素子分離領域にダミー半導体層(ダミー活性層)を設けている。
【0008】
ところで、集積回路を構築する素子の1つに例えば抵抗素子がある。この抵抗素子においても、様々な構造のものが知られている。例えば、半導体基板の主面に不純物を導入して形成された拡散層(半導体領域)からなる拡散抵抗素子や、半導体基板の主面上に形成されたポリシリコン膜からなるポリシリコン抵抗素子等が知られている。
【0009】
ポリシリコン抵抗素子は、拡散層抵抗素子と比較して、高精度の抵抗値が得られることから、アナログ系回路に多用されている。アナログ系回路では、多数のポリシリコン抵抗素子が使用されており、配線の引き回しや素子同士の接続を考慮して、多数のポリシリコン抵抗素子を所定の領域に集中して配置している。
【0010】
ポリシリコン抵抗素子は、製造プロセスの簡略化を考慮して一般的にMISFET(Metal Insulator Semiconductor Field Effect Transistor)のゲート電極と同一工程で形成されるため、半導体基板の主面の素子分離領域に配置される。
【0011】
ポリシリコン抵抗素子は、MISFETと比較して平面サイズが大きく、しかも所定の領域に集中して多数配置されるため、多数のポリシリコン抵抗素子を集中して配置できる広大な素子分離領域が必要となる。
【0012】
半導体基板の主面の素子形成領域間を溝型素子分離で電気的に分離する場合、多数のポリシリコン抵抗素子が集中して配置される素子分離領域では、半導体層の占有率を満たすことが困難となる。
【0013】
そこで、多数のポリシリコン抵抗素子が集中して配置される素子分離領域にダミー半導体層を形成して半導体層の占有率を満たしているが、ポリシリコン抵抗素子の下にダミー半導体層を配置することができないため、図40及び図41((a),(b))に示すように、ポリシリコン抵抗素子45を囲むようにしてダミー半導体層42を形成している。
【0014】
ここで、図40は、従来の半導体装置に搭載された抵抗素子の概略構成を示す模式的平面図、図41は、図40の抵抗素子の断面構造を示す図((a)は図40のv’−v’線に沿う模式的断面図,(b)は図40のw’−w’線に沿う模式的断面図)である。図40及び図41において、符号40は半導体基板、符号41は溝、符号42はダミー半導体層(ダミー活性層)、符号43は絶縁膜、符号44はウエル領域、符号45はポリシリコン抵抗素子である。
【0015】
ポリシリコン抵抗素子45の下にダミー半導体層42を配置できない理由は、ポリシリコン抵抗素子45の下にダミー半導体層42を配置すると、基板バイアス効果の影響により、ポリシリコン抵抗素子45の抵抗値が変化するといった特性変動を受け易い構造となるためである。バルク構造では、ウエル領域44上に絶縁膜43を介在してポリシリコン抵抗素子45が形成されるため、基板バイアスの影響でポリシリコン抵抗素子45に寄生容量が付加される。図41に示すように、ポリシリコン抵抗素子45の下にダミー半導体層42を配置しない場合は、絶縁膜43の厚さが厚いのでポリシリコン抵抗素子45に付加される寄生容量は小さいが、ポリシリコン抵抗素子45の下にダミー半導体層42を配置した場合は、ダミー半導体層42を配置した部分での絶縁膜の厚さが薄くなるため、ポリシリコン抵抗素子45に付加される寄生容量が大きくなる。従って、ポリシリコン抵抗素子45の下にダミー半導体層42を配置すると、基板バイアス効果の影響により特性変動を受け易くなる。
【0016】
ここで問題となるのは、ポリシリコン抵抗素子45と、ダミー半導体層42とを平面的に並べて配置しているため、素子分離領域の面積が増大し、半導体装置の小型化を阻害する要因となることである。そこで、本発明者は、ポリシリコン抵抗素子の下にダミー半導体層を配置できないか検討し、本発明をなした。
【0017】
本発明の目的は、半導体装置の小型化を実現することが可能な技術を提供することにある。
【0018】
本発明の前記並びにその他の目的と新規な特徴は、本明細書の記述及び添付図面によって明らかになるであろう。
【課題を解決するための手段】
【0019】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、下記のとおりである。
【0020】
前記目的は、第1の絶縁膜上に、島状の半導体層及び前記半導体層を囲む第2の絶縁膜を形成し、前記半導体層の上面と平面的に重なるようにして導電膜からなる抵抗素子(例えばポリシリコン抵抗素子)を配置することによって達成される。
【0021】
また、上記目的は、第1の絶縁膜上に、トランジスタ素子の形成領域として使用される島状の第1の半導体層と、ディッシング現象の抑制を目的(ウエハ平坦化及び半導体層の占有率対策を目的)とする島状の第2の半導体層であって、前記第1の半導体層とは構造的に独立(個々に分離)した島状の第2の半導体層と、これらの半導体層の間を埋め込む(これらの半導体層を囲む)第2の絶縁膜とを形成し、前記第2の半導体層の上面と平面的に重なるようにして導電膜からなる抵抗素子(例えばポリシリコン抵抗素子)を配置することによって達成される。
【発明の効果】
【0022】
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば、下記のとおりである。
【0023】
本発明によれば、半導体装置の小型化を実現することができる。
【図面の簡単な説明】
【0024】
【図1】本発明の実施例1である半導体装置に搭載された集積回路のレイアウトを示す模式的平面図である。
【図2】本発明の実施例1である半導体装置において、低耐圧MISFETが形成された第1の領域、高耐圧MISFETが形成された第2の領域、及び複数の抵抗素子が形成された第3の領域を1つの図に掲載して示す模式的平面図である。
【図3】図2の低耐圧MISFET、高耐圧MISFET及び抵抗素子の断面構造を1つの図に掲載して示す模式的断面図である。
【図4】図2の抵抗素子を拡大して示す模式的平面図である。
【図5】図4の抵抗素子の断面構造を示す図((a)は図4のa’−a’線に沿う模式的断面図,(b)は図4のb’−b’線に沿う模式的断面図)である。
【図6】本発明の実施例1である半導体装置の製造工程を示す模式的断面図である。
【図7】図6に続く半導体装置の製造工程を示す模式的断面図である。
【図8】図7に続く半導体装置の製造工程を示す模式的断面図である。
【図9】図8に続く半導体装置の製造工程を示す模式的断面図である。
【図10】図9に続く半導体装置の製造工程を示す模式的断面図である。
【図11】図10に続く半導体装置の製造工程を示す模式的断面図である。
【図12】図11に続く半導体装置の製造工程を示す模式的断面図である。
【図13】図12に続く半導体装置の製造工程を示す模式的断面図である。
【図14】図13に続く半導体装置の製造工程を示す模式的断面図である。
【図15】図14に続く半導体装置の製造工程を示す模式的断面図である。
【図16】図15に続く半導体装置の製造工程を示す模式的断面図である。
【図17】図16に続く半導体装置の製造工程を示す模式的断面図である。
【図18】図17に続く半導体装置の製造工程を示す模式的断面図である。
【図19】図18に続く半導体装置の製造工程を示す模式的断面図である。
【図20】図19に続く半導体装置の製造工程を示す模式的断面図である。
【図21】図20に続く半導体装置の製造工程を示す模式的断面図である。
【図22】図21に続く半導体装置の製造工程を示す模式的断面図である。
【図23】図22に続く半導体装置の製造工程を示す模式的断面図である。
【図24】図23に続く半導体装置の製造工程を示す模式的断面図である。
【図25】図24に続く半導体装置の製造工程を示す模式的断面図である。
【図26】本発明の実施例2である半導体装置に搭載された抵抗素子の概略構成を示す模式的平面図である。
【図27】図26の抵抗素子の断面構造を示す図((a)は図26のc’−c’線に沿う模式的断面図,(b)は図26のd’−d’線に沿う模式的断面図)である。
【図28】本発明の実施例3である半導体装置に搭載された抵抗素子の概略構成を示す模式的平面図である。
【図29】図28の抵抗素子の断面構造を示す図((a)は図28のe’−e’線に沿う模式的断面図,(b)は図28のf’−f’線に沿う模式的断面図)である。
【図30】本発明の実施例4である半導体装置に搭載された抵抗素子の概略構成を示す模式的平面図である。
【図31】図30の抵抗素子の断面構造を示す図((a)は図30のg’−g’線に沿う模式的断面図,(b)は図30のh’−h’線に沿う模式的断面図)である。
【図32】本発明の実施例5である半導体装置に搭載された抵抗素子の概略構成を示す模式的平面図である。
【図33】図32の抵抗素子の断面構造を示す図((a)は図32のi’−i’線に沿う模式的断面図,(b)は図32のj’−j’線に沿う模式的断面図)である。
【図34】本発明の実施例5の変形例である抵抗素子の概略構成を示す模式的平面図((a),(b),(c))である。
【図35】本発明の実施例6である半導体装置の一部(複数の抵抗素子が形成された素子分離領域)を示す模式的平面図である。
【図36】本発明の実施例7である半導体装置に搭載された抵抗素子の概略構成を示す模式的平面図である。
【図37】図36の抵抗素子の断面構造を示す図((a)は図36のk’−k’線に沿う模式的断面図,(b)は図36のl’−l’線に沿う模式的断面図)である。
【図38】本発明の実施例8である半導体装置に搭載された抵抗素子の概略構成を示す模式的平面図である。
【図39】図38の抵抗素子の断面構造を示す図((a)は図38のm’−m’線に沿う模式的断面図,(b)は図39のn’−n’線に沿う模式的断面図)である。
【図40】従来の半導体装置に搭載された抵抗素子の概略構成を示す模式的平面図である。
【図41】図40の抵抗素子の断面構造を示す図((a)は図40のv’−v’線に沿う模式的断面図,(b)は図40のw’−w’線に沿う模式的断面図)である。
【発明を実施するための形態】
【0025】
以下、図面を参照して本発明の実施例を詳細に説明する。なお、発明の実施例を説明するための全図において、同一機能を有するものは同一符号を付け、その繰り返しの説明は省略する。
【実施例1】
【0026】
本実施例1では、低耐圧MISFET、高耐圧MISFET及び抵抗素子を有する半導体装置に本発明を適用した例について説明する。
【0027】
図1乃至図25は、本発明の実施例1の半導体装置に係る図であり、
図1は、半導体装置に搭載された集積回路のレイアウトを示す模式的平面図、
図2は、半導体装置において、低耐圧MISFETが形成された第1の領域、高耐圧MISFETが形成された第2の領域、及び複数の抵抗素子が形成された第3の領域を1つの図に掲載して示す模式的平面図、
図3は、図2の低耐圧MISFET、高耐圧MISFET及び抵抗素子の断面構造を1つの図に掲載して示す模式的断面図、
図4は、図2の抵抗素子を拡大して示す模式的平面図、
図5は、図4の抵抗素子の断面構造を示す図((a)は図4のa’−a’線に沿う模式的断面図,(b)は図4のb’−b’線に沿う模式的断面図)、
図6乃至図25は、半導体装置の製造工程を示す模式的断面図である。
【0028】
図1に示すように、本実施例1の半導体装置は、厚さ方向と交差する平面が方形状の半導体基体1を主体に構成されている。半導体基体1の主面には集積回路が形成されている。集積回路は、これに限定されないが、論理演算回路モジュール32a、SRAM(Sratic Random Access Memory)回路モジュール32b、DPRAM回路モジュール32c、SPRAM回路モジュール32d、CROM回路モジュール32e、アナログ回路モジュール32f等を有し、これらのモジュールは半導体基体1の主面の内部回路形成部31に配置されている。内部回路形成部31の周囲には、半導体基体1の各辺に沿って複数の電極パッド(ボンディングパッド)34が配置され、内部回路形成部31と電極パッド34との間には、半導体基体1の各辺に対応して4つの入出力セル形成部33が配置されている。4つの入出力セル形成部33には、入出力バッファ回路からなるセルが電極パッド34の配列方向に沿って複数配置されている。
【0029】
論理演算回路モジュール32aでは、回路を構成する素子として、図2に示す低耐圧MISFET(Metal Insulator Semiconductor Field Effect Transistor)−QLが使用されている。入出力バッファ回路では、回路を構成する素子として、図2に示す高耐圧MISFET(Metal Insulator Semiconductor Field Effect Transistor)−QHが使用されている。
【0030】
アナログ回路モジュール32fには、図2に示す複数の抵抗素子13を使って基準電圧源を構成するA/D変換器、D/A変換器等のアナログ回路が配置されている。これらのアナログ回路では、配線の引き回しや素子同士の接続を容易にするため、図2に示すように、複数の抵抗素子13を所定の領域に集中して配置している。
【0031】
ここで、低耐圧MISFET、及び高耐圧MISFETは、夫々1つの半導体基体(半導体チップ)内にCMOS構成(pチャネル導電型MISFETとnチャネル導電型MISFETとのペア)で内蔵されるが、以下の説明では、pチャネル導電型MISFETの説明を省略している。
【0032】
また、MISFETとは、絶縁ゲート型トランジスタの一種であるが、ゲート電極が金属以外の導電材で形成されたものも含む。
【0033】
また、MISFETにおいて、ソース領域とドレイン領域とを結ぶ電流通路(チャネル)が形成される領域をチャネル形成領域と呼び、ソース領域とドレイン領域との間のチャネル形成領域に電子のチャネル(導電通路)が形成されるものをnチャネル導電型(又は単にn型)、正孔のチャネルが形成されるものをpチャネル導電型(又は単にp型)と呼ぶ。
【0034】
また、MISFETにおいて、ゲート絶縁膜が酸化シリコン膜で形成されたものは、一般的にMOSFET(Metal Oxide Semiconductor Field Effect Transistor)と呼ばれている。
【0035】
半導体基体1は、図2及び図3に示すように、主に、支持基板2と、支持基板2上に設けられた絶縁膜3と、絶縁膜3上に設けられ、かつ島状に形成された半導体層(4a1,4a2,4b1,4b2)と、これらの半導体層の間を埋め込むようして(これらの半導体層を囲むようにして)絶縁膜3上に設けられた絶縁膜7とを有する構成になっている。支持基板2及び半導体層(4a1,4a2,4b1,4b2)は例えば単結晶シリコンからなり、絶縁膜3及び7は例えば酸化シリコン膜からなる。即ち、本実施例1の半導体基体1は、絶縁膜上にシリコン層が設けられた、所謂SOI(Silicon On Insulator)構造になっている。
【0036】
半導体基体1の主面は、トランジスタ素子が形成される素子形成領域(活性領域)1aと、素子形成領域1a間を電気的に分離する素子分離領域(非活性領域)1bとを有する構成になっており、素子形成領域1aは島状の半導体層(4a1,4a2)で構成され、素子分離領域1bは、島状の半導体層(4b1,4b2)及び絶縁膜7で構成されている。
【0037】
素子形成領域1aの半導体層(4a1,4a2)、及び素子分離領域1bの半導体層(4b1,4b2)は、絶縁膜3上に設けられた半導体層4(図6参照)をパターンニングすることによって島状に形成される。素子分離領域1bの絶縁膜7は、半導体層4をパターンニングして島状の半導体層(4a1,4a2,4b1,4b2)を形成した後、これらの島状半導体層の間を埋め込むようにして、これらの島状半導体層上を含む絶縁膜3上の全面に絶縁膜7を形成し(図10参照)、その後、島状半導体層の間に絶縁膜7が選択的に残るように絶縁膜7をCMP(Chemical Mechanical Polishing:化学的機械研磨)法で除去(研削・研磨)することによって形成される(図11参照)。
【0038】
島状の半導体層(4a1,4a2)は、トランジスタ素子の形成領域として設けられ、島状の半導体層(4b1,4b2)は、絶縁膜7をCMP法で研磨する時のディッシング現象を抑制する目的(ウエハ平坦化及び半導体層の占有率対策を目的)で設けられている。島状の半導体層(4b1,4b2)は、トランジスタ素子形成領域として使用される島状の半導体層(4a1,4b2)とは構造的に独立(個々に分離)して形成されている。
【0039】
即ち、半導体基体1の主面は、トランジスタ素子の形成領域として絶縁膜3上に設けられた島状の半導体層(4a1,4a2)と、ディッシング現象の抑制を目的とし、トランジスタ素子形成領域として使用される島状の半導体層(4a1,4a2)とは構造的に独立(個々に分離)して絶縁膜3上に設けられた島状の半導体層(4b1,4b2)と、これらの島状の半導体層の間を埋め込むようにして(島状の半導体層の各々を囲むようにして)絶縁膜3上に設けられた絶縁膜7とを有する構成になっている。
【0040】
半導体層4a1及び4a2は、複数設けられている。半導体層4b1は、素子分離領域1bにおいて、半導体層4a1及び4a2の周囲に複数設けられている。半導体層4b2は、素子分離領域1bにおいて、複数の抵抗素子13が集中して配置される領域に複数設けられている。
【0041】
半導体層4a1及び4a2には不純物が導入されており、導電性としてはp型になっている。半導体層4b1及び4b2には基本的に不純物が導入されておらず、真性半導体若しくは半導体層(4a1,4a2)よりも低い不純物濃度になっている。
【0042】
半導体層4a1には、nチャネル導電型の低耐圧MISFET−QLが形成されている。半導体層4a2には、nチャネル導電型の高耐圧MISFET−QHが形成されている。
【0043】
低耐圧MISFET−QLは、図3に示すように、主に、チャネル形成領域、ゲート絶縁膜として使用される絶縁膜9、ゲート電極11、ソース領域及びドレイン領域を有する構造になっている。絶縁膜9は、半導体層4a1の主面に設けられている。ゲート電極11は、半導体層4a1の主面上に絶縁膜9を介在して設けられている。チャネル形成領域は、ゲート電極11の直下における半導体層4a1の表層部に設けられている。ソース領域及びドレイン領域は、チャネル形成領域のチャネル長(ゲート長)方向において、チャネル形成領域を挟むようにして半導体層4a1の表層部に設けられている。
【0044】
高耐圧MISFET−QHは、図3に示すように、主に、チャネル形成領域、ゲート絶縁膜として使用される絶縁膜8b、ゲート電極12、ソース領域及びドレイン領域を有する構造になっている。絶縁膜8bは、半導体層4a2の主面に設けられている。ゲート電極12は、半導体層4a2の主面上に絶縁膜8bを介在して設けられている。チャネル形成領域は、ゲート電極12の直下における半導体層4a2の表層部に設けられている。ソース領域及びドレイン領域は、チャネル形成領域のチャネル長(ゲート長)方向において、チャネル形成領域を挟むようにして半導体層4a2の表層部に設けられている。
【0045】
高耐圧MISFET−QHは、高耐圧化を図るため、絶縁膜8bが低耐圧MISFET−QLの絶縁膜9よりも厚い膜厚(8b>9)で形成され、更にチャネル長(CL1)が低耐圧MISFET−QLのチャネル長(CL2)よりも長く(CL1>CL2)なっている。
【0046】
低耐圧及び高耐圧MISFET(QL,QH)において、ソース領域及びドレイン領域は、エクステンション領域である一対のn型半導体領域14と、コンタクト領域である一対のn型半導体領域16とで構成されている。一対のn型半導体領域14は、ゲート電極(11,12)に整合して半導体層(4a1,4a2)の主面に形成されている。一対のn型半導体領域16は、ゲート電極(11,12)の側壁に設けられたサイドウォールスペーサ15に整合して半導体層(4a1,4a2)の主面に形成されている。
【0047】
エクステンション領域であるn型半導体領域14は、コンタクト領域であるn型半導体領域16よりも低不純物濃度になっている。即ち、本実施例1の低耐圧MISFET−QL及び高耐圧MISFET−QHは、ドレイン領域のチャネル形成領域側の不純物を低濃度化したLDD(Lightly Doped Drain)構造になっている。
【0048】
低耐圧及び高耐圧MISFET(QL,QH)において、ゲート絶縁膜として使用される各々の絶縁膜(9,8b)は、例えば酸化シリコン膜で形成されている。各々のゲート電極(11,12)は、半導体膜として例えばポリシリコン膜を主体に形成されている。
【0049】
各々のゲート電極(11,12)の表面、及び各々のn型半導体領域16の表面には、低抵抗化を図るため、シリサイド層(金属・半導体反応層)19が設けられている。シリサイド層19は、例えばサリサイド技術により、サイドウォールスペーサ15に整合して形成されている。シリサイド層19としては、例えばコバルトシリサイド(CoSi2)層が用いられている。また、本実施例ではシリサイド層19として、コバルトシリサイド層を例示しているが、これに限られるものではなく、他の材料として、チタンシリサイド(TiSi2)、または、ニッケルシリサイド(NiSi2)等を用いることもできる。
【0050】
低耐圧MISFET−QL及び高耐圧MISFET−QHは、半導体基体1の主面上に設けられた層間絶縁膜20で覆われている。層間絶縁膜20は、例えば酸化シリコン膜で形成されている。低耐圧及び高耐圧MISFET(QL,QH)の各々のn型半導体領域16上には、層間絶縁膜20の表面からシリサイド層19に到達する接続孔21が設けられており、この接続孔21の内部には導電性プラグ23が埋め込まれている。各々のn型半導体領域16は、シリサイド層19及び導電性プラグ23を介して層間絶縁膜20上を延在する配線25と電気的に接続されている。
【0051】
なお、図示していないが、低耐圧及び高耐圧MISFET(QL,QH)の各々のゲート電極においても、層間絶縁膜20上を延在する配線と電気的に接続されている。
【0052】
複数の抵抗素子13は、図2に示すように、半導体基体1の主面の素子分離領域1bにおいて集中して配置されている。抵抗素子13は、図4に示すように、厚さ方向と交差する平面形状が長辺及び短辺を有する長方形で形成されており、本実施例1では例えば7[μm]×2[μm]の長方形になっている。
【0053】
抵抗素子13は、図4及び図5((a),(b))に示すように、本体部13aと、本体部13aの一端側に連なるコンタクト部13bと、本体部13aの一端側とは反対側の他端側に連なるコンタクト部13cとを有する構成になっている。本体部13a及びコンタクト部(13b,13c)は、半導体膜として例えばポリシリコン膜を主体に形成されている。コンタクト部(13b,13c)の上面には、上層の配線とのコンタクト抵抗を低減する目的でシリサイド層19が設けられている。本体部13aには、シリサイド層19は設けられていない。即ち、抵抗素子13は、ポリシリコン膜(多結晶シリコン膜)を主体に形成され、ポリシリコン膜の互いに反対側に位置する両端部にシリサイド層19が設けられた構成になっている。
【0054】
抵抗素子13は、図3及び図5((a),(b))に示すように、半導体基体1の主面上に設けられた層間絶縁膜20で覆われている。抵抗素子13の各々のコンタクト部(13b,13c)上には、層間絶縁膜20の表面からシリサイド層19に到達する接続孔22が設けられており、この接続孔22の内部には導電性プラグ24が埋め込まれている。各々のコンタクト部(13b,13c)は、シリサイド層19及び導電性プラグ24を介して層間絶縁膜20上を延在する配線26と電気的に接続されている。
【0055】
抵抗素子13は、低耐圧及び高耐圧MISFET(QL,QH)のゲート電極(11,12)と一緒に(同一工程で)形成されており、抵抗素子13のシリサイド層19もゲート電極(11,12)及びn型半導体領域16のシリサイド層19と一緒に(同一工程で)形成されている。
【0056】
抵抗素子13は、半導体基体1の主面の素子分離領域1bにおいて、図4及び図5((a),(b))に示すように、半導体層4b2の上面と平面的に重なるようにして配置されている。本実施例1において、抵抗素子13は、半導体層4b2の全体と平面的に重なるように配置されている。半導体層4b2は、厚さ方向と交差する平面形状が長辺及び短辺を有する長方形で形成されており、本実施例1では抵抗素子13の平面サイズよりも小さい平面サイズ、例えば4.8[μm]×1.6[μm]の長方形で形成されている。
【0057】
抵抗素子13は、抵抗素子13の長辺(又は短辺)が半導体層4b2の長辺(又は短辺)と同一の方向に沿って延在するように向きを揃えた状態で、半導体層4b2の全体を覆うようにして配置されている。
【0058】
半導体層4b2の上面は、図5((a),(b))に示すように、絶縁膜8cで覆われている。絶縁膜8cの上面は絶縁膜7の上面よりも高さが低くなっており、絶縁膜8cと絶縁膜7との高さの差(高低差)に起因する段差S2が半導体層4b2の外周縁に沿って形成されている。絶縁膜8cは、半導体層4b2と抵抗素子13との間に介在され、この絶縁膜8cによって抵抗素子13は半導体層4b2と電気的に絶縁されている。
【0059】
抵抗素子13の本体部13aは、長辺方向及び短辺方向において段差S2を横切り、半導体層4b2上(絶縁膜8c上)及び絶縁膜7上に亘って(跨って)配置されている。抵抗素子13の各々のコンタクト部(13b,13c)は、絶縁膜7上に配置され、各々のコンタクト部のシリサイド層19も絶縁膜7上に配置されており、各々のコンタクト部のシリサイド層19は半導体層4b2上には配置されていない。
【0060】
抵抗素子13において、本体部13aの上面は絶縁膜17で覆われており、各々のコンタクト部(13a,13b)のシリサイド層19は、本体部13aの上面に設けられた絶縁膜17に整合して形成されている。
【0061】
半導体層4a1及び4a2は、各々の半導体層を所定の電位に固定するための配線と接続されており、集積回路の動作時に電位固定される。半導体層4b1及び4b2は、各々の半導体層を所定の電位に電位固定するための配線とは接続されておらず、集積回路の動作時においても電位的にフローティング状態になっている。
【0062】
次に、本実施例1の半導体装置の製造について、図6乃至図25を用いて説明する。
【0063】
まず、図6に示す半導体基体1を準備する。半導体基体1は、図6に示すように、支持基板2上に絶縁膜3を介在して半導体層4が設けられた、所謂SOI構造になっている。支持基板2及び半導体層4は例えば単結晶シリコンからなり、絶縁膜3は酸化シリコン膜からなる。
【0064】
次に、図7に示すように、半導体層4の主面を熱酸化して例えば5〜15[nm]程度の厚さの酸化シリコン膜5を形成し、その後、酸化シリコン膜5上に、酸化防止膜として例えば150[nm]程度の厚さの窒化シリコン膜6をCVD(Chemical Vapor Deposition)法で形成する。酸化シリコン膜5は、窒化シリコン膜6が半導体層4に直接形成された場合にその表面に熱的歪みが残留し、結晶欠陥を引き起こす不具合を抑制するためのバッファ膜である。
【0065】
次に、図8に示すように、窒化シリコン膜6上に例えばフォトレジスト膜からなるマスクM1を形成する。マスクM1は、半導体基体1の主面の素子形成領域1aを覆い、半導体基体1の主面の素子分離領域1bにおいて島状の半導体層(4b1,4b2)が形成される領域上を覆うパターン、換言すれば素子分離領域において絶縁膜7が形成される領域を露出するパターンで形成されている。
【0066】
なお、図6乃至図25においては、島状の半導体層4b1が形成される領域の図示を省略している。
【0067】
次に、マスクM1をエッチングマスクとして使用し、窒化シリコン膜6、酸化シリコン膜5及び半導体層4を順次パターンニングして、図9に示すように、素子形成領域1aに島状の半導体層(4a1,4a2)を形成すると共に、素子分離領域1bに島状の半導体層4b2を形成する。素子分離領域1bには、図示していないが、島状の半導体層4b1も形成される。
【0068】
半導体層(4a1,4a2)は、トランジスタ素子を形成するための領域として形成される。半導体層(4b1,4b2)は、この後の工程において、絶縁膜7をCMP法で研磨する時のディッシング現象を抑制する目的(ウエハ平坦化及び半導体層の占有率対策を目的)で形成される。半導体層4b2は、素子分離領域1bにおいて、抵抗素子13が配置される領域に形成される。半導体層4のパターンニングは、トランジスタ素子の形成領域として使用される半導体層(4a1,4a2)と、ディッシング現象の抑制を目的とする半導体層(4b1,4b2)とが構造的に独立(個々に分離)するように行う。
【0069】
次に、マスクM1を除去し、その後、図10に示すように、島状の半導体層(4a1,4a1,4b1,4b2)の間を埋め込むようにして、これらの島状半導体層上を含む絶縁膜3上の全面に例えば酸化シリコン膜からなる絶縁膜7をCVD法で形成する。
【0070】
次に、各半導体層(4a1,4a2,4b1,4b2)の間に絶縁膜7が選択的に残るように絶縁膜7をCMP法で研磨して平坦化する。この工程により、図11に示すように、各半導体層(4a1,4a2,4b1,4b2)の間に絶縁膜7が選択的に埋め込まれ、各半導体層は絶縁膜7によって囲まれる。
【0071】
また、この工程により、半導体基体1の主面は、トランジスタ素子の形成領域として絶縁膜3上に設けられた島状の半導体層(4a1,4a2)と、ディッシング現象の抑制を目的とし、島状の半導体層(4a1,4a2)とは構造的に独立して絶縁膜3上に設けられた島状の半導体層(4b1,4b2)とを有する構成になる。
【0072】
なお、この工程において、酸化防止膜として用いた窒化シリコン膜6は、この窒化シリコン膜6下の半導体層(4a1,4a2,4b1,4b2)が研磨されることを防止するストッパーとして機能する。
【0073】
次に、熱処理を施して、各半導体層(4a1,4a2,4b1,4b2)の間における絶縁膜7をデンシファイ(焼き締め)し、その後、図12に示すように、窒化シリコン膜6及び酸化シリコン膜5を除去する。この工程において、各半導体層(4a1,4a2,4b1,4b2)の上面は絶縁膜7の上面よりも高さが低くなっており、各半導体層と絶縁膜7との高さの差(高低差)に起因する段差S1が各半導体層の外周縁に沿って形成される。
【0074】
次に、図13に示すように、半導体層(4b1,4b2)上を例えばフォトレジスト膜からなるマスクM2で覆った状態で、半導体層(4a1,4a2)の主面に、半導体層の抵抗値を低減するための不純物e1や閾値調整用の不純物e1等をイオン注入する。この工程において、半導体層(4b1,4b2)には、不純物e1のイオン注入は行われない。
【0075】
次に、マスクM2を除去した後、不純物e1を活性化するための熱処理を施す。
【0076】
次に、熱酸化処理を施して、図14に示すように、各半導体層(4a1,4a2,4b1,4b2)の主面に酸化シリコン膜からなる絶縁膜(8a,8b,8c)を形成する。絶縁膜(8a,8b,8c)は、例えば7[nm]程度の厚さで形成する。絶縁膜8bは高耐圧MISFET−QHのゲート絶縁膜として使用される。絶縁膜8cは、半導体層4b2と抵抗素子13とを電気的に分離する絶縁膜として使用される。
【0077】
次に、半導体層4a1上の絶縁膜8aを選択的に除去し、その後、熱酸化処理を施して、図15に示すように、半導体層4a1の主面に酸化シリコン膜からなる絶縁膜9を形成する。絶縁膜9は、例えば2[nm]程度の厚さで形成する。絶縁膜9は、低耐圧MISFET−QLのゲート絶縁膜として使用される。
【0078】
この工程において、絶縁膜8cの上面は絶縁膜7の上面よりも高さが低くなっており、絶縁膜8cと絶縁膜7との高さの差(高低差)に起因する段差S2が半導体層4b2の外周縁に沿って形成される。また、他の半導体層(4a1,4a2,4b1)においても、半導体層上の絶縁膜(8b,8c,9)と絶縁膜7との高低差に起因する段差が各々の半導体層の周囲に沿って形成される。
【0079】
次に、図16に示すように、絶縁膜(8b,8c,9)上を含む半導体基体1の主面上の全面に、半導体膜として例えばポリシリコン膜10をCVD法で形成する。
【0080】
次に、ポリシリコン膜10に抵抗値を低減する不純物(例えば砒素(As))をイオン注入した後、ポリシリコン膜10をパターンニングして、図17に示すように、半導体層4a1上に絶縁膜9を介在してゲート電極11、半導体層4a2上に絶縁膜8bを介在してゲート電極12、半導体層4b2上に絶縁膜8cを介在して抵抗素子13を夫々形成する。抵抗素子13の本体部13aは、長辺方向及び短辺方向において段差S2を横切り、半導体層4b2上(絶縁膜8c上)及び絶縁膜7上に亘って(跨って)配置される。抵抗素子13の各々のコンタクト部(13b,13c)は、絶縁膜7上に配置される。
【0081】
次に、図18に示すように、抵抗素子13を例えばフォトレジスト膜からなるマスクM3で覆った状態で、半導体層4a1及び4a2に不純物(例えばAs)e2をイオン注入する。この工程において、抵抗素子13には不純物e2のイオン注入は行われない。
【0082】
次に、マスクM3を除去し、その後、不純物e2を活性化させる熱処理を施して、図19に示すように、半導体層4a1の主面にゲート電極11に整合した一対のn型半導体領域(エクステンション領域)14、半導体層4a2の主面にゲート電極12に整合した一対のn型半導体領域(エクステンション領域)14を夫々形成する。
【0083】
次に、図20に示すように、ゲート電極(11,12)の側壁及び抵抗素子13の側壁に、サイドウォールスペーサ15を形成する。サイドウォールスペーサ15は、半導体基体1の主面上の全面に例えば酸化シリコン膜からなる絶縁膜をCVD法で形成し、その後、絶縁膜にRIE(Reactive Ion Etching)等の異方性エッチングを施すことによって形成される。
【0084】
次に、図21に示すように、抵抗素子13を例えばフォトレジスト膜からなるマスクM4で覆った状態で、半導体層4a1及び4a2に不純物(例えばAs)e3をイオン注入する。この工程において、半導体層4b1及び4b2には、不純物e3のイオン注入は行われない。
【0085】
次に、マスクM4を除去し、その後、不純物e3を活性化させる熱処理を施して、図22に示すように、半導体層4a1の主面にゲート電極11の側壁のサイドウォールスペーサ15に整合した一対のn型半導体領域(コンタクト領域)16、半導体層4a2の主面にゲート電極12のサイドウォールスペーサ15に整合した一対のn型半導体領域(コンタクト領域)16を夫々形成する。
【0086】
次に、図23に示すように、抵抗素子13の上面に本体部13aを覆い、各々のコンタクト部(13b,13c)を覆わない絶縁膜17を形成する。絶縁膜17は、例えば酸化シリコン膜からなり、抵抗素子13の上面に形成されるシリサイド層を規定する。
【0087】
次に、自然酸化膜等を除去して、抵抗素子13の各々のコンタクト部(13b,13c)の表面、ゲート電極(11,12)の表面、並びにn型半導体領域16の表面を露出させた後、図24に示すように、これらの表面上を含む半導体基体1の主面上の全面に高融点金属膜(例えばコバルト(Co)膜)18をスパッタ法で形成する。
【0088】
次に、抵抗素子13の各々のコンタクト部(13b,13c)、ゲート電極(11,12)、並びにn型半導体領域16と、高融点金属膜18とを反応させる熱処理を施して、図25に示すように、各々のコンタクト部(13b,13c)の表面、ゲート電極(11,12)の表面、並びにn型半導体領域16の表面に、夫々シリサイド層(例えばCoSi2層)19を形成する。ゲート電極(11,12)上及びn型半導体領域16のシリサイド層19は、サイドウォールスペーサ15に整合して形成される。抵抗素子13上のシリサイド層19は、絶縁膜17に整合して形成される。また、本実施例ではシリサイド層19として、コバルトシリサイド層を例示しているが、これに限られるものではなく、他の材料として、チタンシリサイド(TiSi2)、または、ニッケルシリサイド(NiSi2)等を用いることもできる。
【0089】
次に、未反応の高融点金属膜18を選択的に除去する。この工程により、サリサイド構造の低耐圧及び高耐圧MISFET(QL,QH)がほぼ完成する。また、ポリシリコン膜からなり、各々のコンタクト部(13b,13c)にシリサイド層19を有する抵抗素子13がほぼ完成する。
【0090】
この後、半導体基体1の主面上に層間絶縁膜20を形成し、その後、接続孔(21,22)、導電性プラグ(23,24)、配線(25,26)等を順次形成することにより、図3に示す構造となる。
【0091】
半導体装置の製造においては、半導体基体1の主面の素子形成領域1a間を溝型素子分離で電気的に分離する場合、ディッシング現象に起因するウエハ平坦性低下を抑制するため、ウエハの主面をメッシュ状の複数の仮想領域に分割し、各仮想領域における半導体層の占有率(溝の中の絶縁膜と半導体層との比率)を定めている。例えば、ウエハの主面を20[μm]角の大きさで複数の仮想領域に分割し、各仮想領域における半導体層の占有率を15〜20%以上とする規定がなされている。半導体層の占有率を満たさない仮想領域が存在した場合には、図2及び図3に示すように、素子分離領域1bにダミーの半導体層(4b1,4b2)を設け、半導体層の占有率を満たすようにしている。
【0092】
本実施例1において、半導体層4b2は、図3に示すように、絶縁膜3上に、トランジスタ素子の形成領域として使用される半導体層(4a1,4a2)に対して構造的に独立して形成されており、絶縁膜3及び絶縁膜7によって電気的にも分離して形成されている。このような構成にすることにより、半導体層4b2は、半導体層(4a1,4a2)の電位固定や支持基板2の電位固定による基板バイアスの影響を受けないため、抵抗素子13を半導体層4b2と平面的に重なるように配置しても、基板バイアス効果に起因する抵抗素子13の特性変動を抑制することができる。
【0093】
従って、ディッシング現象の抑制を目的(ウエハ平坦化及び半導体層の占有率対策を目的)とする半導体層4b2上に、この半導体層4b2と平面的に重なるように抵抗素子13を配置することができるため、図40及び図41に示した従来のように、抵抗素子45とダミー半導体層42とを平面的に並べて配置する場合と比較して、素子分離領域1bの面積を縮小することができ、半導体装置の小型化を実現することができる。
【0094】
素子分離領域1bの面積縮小は、半導体層4b2の一部と抵抗素子13とを平面的に重ねることでも行うことができるが、本実施例1のように、半導体層4b2の全体を覆うようにして抵抗素子13を配置することにより、半導体層4b2の占有面積が抵抗素子13の占有面積で相殺されるため、素子分離領域1bの面積縮小に更に効果的である。
【0095】
本実施例1において、抵抗素子13の両端部のコンタクト部(13b,13c)は、図4及び図5に示すように、絶縁膜7上に配置され、半導体層4b2上には配置されていない。コンタクト部(13b,13c)が半導体層4b2上にないことで、コンタクト形成ダメージで絶縁膜8cが破壊し半導体層4b2と抵抗素子13とがショートするといった不具合を抑制することができる。
【0096】
本実施例1において、半導体層4b2と抵抗素子13との間の絶縁膜8cは、図14に示すように、高耐圧MISFET−QHのゲート絶縁膜として使用される絶縁膜8bと同一工程で形成されている。このように、高耐圧MISFET−QHのゲート絶縁膜形成工程と同一工程で絶縁膜8cを形成することにより、プロセスの簡略化を図ることができる。
【0097】
また、プロセスの簡略化は、低耐圧MISFET−QLのゲート絶縁膜として使用される絶縁膜9の形成工程(図15参照)と同一工程で絶縁膜8cを形成することでも行うことができるが、絶縁膜9は絶縁膜8bよりも膜厚が薄いため、半導体層4b2と抵抗素子13との絶縁性を考慮すると、本実施例1のように、高耐圧MISFET−QHのゲート絶縁膜形成工程と同一工程で絶縁膜8cを形成することが望ましい。
【0098】
また、高耐圧MISFET−QHのゲート絶縁膜形成工程と同一工程で厚い絶縁膜8cを形成することで、抵抗素子13に付加される寄生容量を低減することができる。
【0099】
本実施例1の製造では、図13に示すように、半導体層(4b1,4b2)上を例えばフォトレジスト膜からなるマスクM2で覆った状態で、半導体層(4a1,4a2)の主面に、半導体層の抵抗値を低減するための不純物e1や閾値調整用の不純物e1等をイオン注入し、半導体層4b2には、不純物e1のイオン注入を行っていない。このように、半導体層4b2に不純物1eをイオン注入しないことにより、半導体層4b2が空乏化し易くなるため、抵抗素子13から見た支持基板2の寄生容量を低減することができる。
【0100】
本実施例1の製造では、MISFETのエクステンション領域(半導体領域14)を形成する工程において、図18に示すように、抵抗素子13を例えばフォトレジスト膜からなるマスクM3で覆った状態で、半導体層4a1及び4a2に不純物(例えばAs)e2をイオン注入し、抵抗素子13には不純物e2のイオン注入を行っていない。また、MISFETのコンタクト領域(半導体領域16)を形成する工程において、図21に示すように、抵抗素子13を例えばフォトレジスト膜からなるマスクM4で覆った状態で、半導体層4a1及び4a2に不純物(例えばAs)e3をイオン注入し、半導体層4b2には、不純物e3のイオン注入を行っていない。
【0101】
ポリシリコン膜からなる抵抗素子13の上面には自然酸化膜等の絶縁膜が残存していることがあり、不純物のイオン注入にバラツキが出ることがある。従って、本実施例1のように、MISFETのソース領域及びドレイン領域を形成するための不純物イオン注入工程において、抵抗素子13に不純物をイオン注入しないことにより、抵抗素子13の抵抗値均一性向上を図ることができ、高精度の抵抗素子13を形成することができる。
【実施例2】
【0102】
図26は、本発明の実施例2である半導体装置に搭載された抵抗素子の概略構成を示す模式的平面図、
図27は、図26の抵抗素子の断面構造を示す図((a)は図26のc’−c’線に沿う模式的断面図、(b)は図26のd’−d’線に沿う模式的断面図)である。
【0103】
図26及び図27((a),(b))に示すように、半導体層4b2は、厚さ方向と交差する平面形状が長辺及び短辺を有する長方形で形成されており、本実施例2では抵抗素子13の平面サイズ(7[μm]×2[μm])よりも大きい平面サイズ、例えば7.6[μm]×2.6[μm]の長方形で形成されている。
【0104】
抵抗素子13は、抵抗素子13の長辺(又は短辺)が半導体層4b2の長辺(又は短辺)と同一の方向に沿って延在するように向きを揃えた状態で、半導体層4b2の一部と平面的に重なるように、換言すれば半導体層4b2の一部を覆うようにして配置されている。また、抵抗素子13は、抵抗素子13の長辺が半導体層4b2の長辺よりも内側に位置し、抵抗素子13の短辺が半導体層4b2の短辺よりも内側に位置するように配置されている。
【0105】
半導体層4b2の上面は、絶縁膜8cで覆われている。絶縁膜8cの上面は絶縁膜7の上面よりも高さが低くなっており、絶縁膜8cと絶縁膜7との高さの差(高低差)に起因する段差S2が半導体層4b2の外周縁に沿って形成されている。
【0106】
抵抗素子13は、その全体が半導体層4b2上(絶縁膜8c上)に配置されており、長辺方向及び短辺方向において段差S2を横切っていない。このような構成にすることにより、抵抗素子13の長辺方向及び短辺方向において段差S2の影響を受けないため、平坦な抵抗素子13を形成することができ、抵抗素子13の抵抗値均一性向上を図ることができる。
【実施例3】
【0107】
図28は、本発明の実施例3である半導体装置に搭載された抵抗素子の概略構成を示す模式的平面図、
図29は、図28の抵抗素子の断面構造を示す図((a)は図28のe’−e’線に沿う模式的断面図、(b)は図28のf’−f’線に沿う模式的断面図)である。
【0108】
図28及び図29((a),(b))に示すように、半導体層4b2は、厚さ方向と交差する平面形状が長辺及び短辺を有する長方形で形成されており、本実施例3では、抵抗素子13の平面サイズ(7[μm]×2[μm])に対して、長辺が短く、短辺が長い平面サイズ、例えば4.8[μm]×2.6[μm]の長方形で形成されている。
【0109】
抵抗素子13は、抵抗素子13の長辺(又は短辺)が半導体層4b2の長辺(又は短辺)と同一の方向に沿って延在するように向きを揃えた状態で、半導体層4b2の一部と平面的に重なるように、換言すれば半導体層4b2の一部を覆うようにして配置されている。また、抵抗素子13は、抵抗素子13の長辺が半導体層4b2の長辺よりも内側に位置し、抵抗素子13の短辺が半導体層4b2の短辺よりも外側に位置するように配置されている。
【0110】
半導体層4b2の上面は、絶縁膜8cで覆われている。絶縁膜8cの上面は絶縁膜7の上面よりも高さが低くなっており、絶縁膜8cと絶縁膜7との高さの差(高低差)に起因する段差S2が半導体層4b2の外周縁に沿って形成されている。
【0111】
抵抗素子13の本体部13aは、長辺方向において段差S2を横切り、半導体層4b2上(絶縁膜8c上)及び絶縁膜7上に亘って(跨って)配置され、短辺方向においては段差S2を横切っておらず、絶縁膜7上には配置されていない。
【0112】
抵抗素子13の各々のコンタクト部(13b,13c)は、絶縁膜7上に配置され、各々のコンタクト部のシリサイド層19も絶縁膜7上に配置されており、各々のコンタクト部のシリサイド層19は半導体層4b2上には配置されていない。
【0113】
抵抗素子13は、半導体層4b2の一部を覆うようにして半導体層4b2上(絶縁膜8c上)に配置されており、短辺方向において段差S2を横切っていない。このような構成にすることにより、抵抗素子13の短辺方向において段差S2の影響を受けないため、平坦な抵抗素子13を形成することができ、抵抗素子13の抵抗値均一性向上を図ることができる。
【0114】
また、抵抗素子13の両端部のコンタクト部(13b,13c)は、絶縁膜7上に配置され、半導体層4b2上には配置されていない。
【0115】
また、コンタクト部(13b,13c)が半導体層4b2上にないことで、コンタクト形成ダメージで絶縁膜8cが破壊し半導体層4b2と抵抗素子13とがショートするといった不具合を抑制することができる。
【実施例4】
【0116】
図30は、本発明の実施例4である半導体装置に搭載された抵抗素子の概略構成を示す模式的平面図、
図31は、図30の抵抗素子の断面構造を示す図((a)は図30のg’−g’線に沿う模式的断面図、(b)は図30のh’−h’線に沿う模式的断面図)である。
【0117】
図30及び図31((a),(b))に示すように、半導体層4b2は、厚さ方向と交差する平面形状が長辺及び短辺を有する長方形で形成されており、本実施例4では、抵抗素子13の平面サイズ(7[μm]×2[μm])に対して、長辺が短く、短辺が長い平面サイズ、例えば4.8[μm]×2.6[μm]の長方形で形成されている。
【0118】
抵抗素子13は、抵抗素子13の長辺(又は短辺)が半導体層4b2の長辺(又は短辺)と同一の方向に沿って延在するように向きを揃えた状態で、半導体層4b2の一部と平面的に重なるように、換言すれば半導体層4b2の一部を覆うようにして配置されている。また、抵抗素子13は、抵抗素子13の長辺が半導体層4b2の長辺よりも内側に位置し、抵抗素子13の短辺が半導体層4b2の短辺よりも外側に位置するように配置されている。
【0119】
抵抗素子13の本体部13aは、長辺方向及び短辺方向において段差S2を横切っておらず、半導体層4b2上に配置されている。抵抗素子13のコンタクト部(13b,13c)は、長辺方向において段差S2を横切り、半導体層4b2上(絶縁膜8c上)及び絶縁膜7上に亘って(跨って)配置されている。コンタクト部(13b,13c)のシリサイド層19においても、長辺方向において段差S2を横切り、半導体層4b2上(絶縁膜8c上)及び絶縁膜7上に亘って(跨って)配置されている。
【0120】
抵抗素子13は、主に本体部13aで抵抗値が設定される。従って、コンタクト部(13b,13c)が段差S2を横切り、本体部13aが段差S2を横切らないようにすることにより、抵抗素子13の長辺方向及び短辺方向において段差S2の影響を排除でき、抵抗素子13の抵抗値均一性向上を図ることができる。
【実施例5】
【0121】
図32は、本発明の実施例5である半導体装置に搭載された抵抗素子の概略構成を示す模式的平面図、
図33は、図32の抵抗素子の断面構造を示す図((a)は図32のi’−i’線に沿う模式的断面図、(b)は図32のj’−j’線に沿う模式的断面図)である。
【0122】
前述の実施例1〜4では、1つの抵抗素子13の下に1つの半導体層4b2を配置した例について説明したが、本実施例5では、図32及び図33に示すように、1つの抵抗素子13の下に小矩形の半導体層4b2を複数配置している。本実施例5では、平面が正方形の半導体層4b2を2列で複数配置している。
【0123】
このように、1つの抵抗素子13の下に、小矩形の半導体層4b2を複数配置することにより、半導体層の占有率を微細に制御することができる。
【0124】
また、1つの抵抗素子13の下に複数の半導体層4b2を配置することで、複数の抵抗素子13に対して段差S2の影響を平均化でき、複数の抵抗素子13のペア精度を向上させることができる。
【0125】
図34は、実施例5の変形例である抵抗素子の模式的平面図((a),(b),(c))である。小矩形の半導体層4b2は、図34(a)に示すように千鳥配列で複数配置してもよい。また、小矩形の半導体層4b2は、図34(b)に示すように、長方形で形成し、複数列で複数配置してもよい。また、小矩形の半導体層4b2は、図34(c)に示すように、長方形で形成し、一列で複数配置してもよい。
【実施例6】
【0126】
図35は、本発明の実施例6である半導体装置に搭載された抵抗素子の概略構成を示す模式的平面図である。
【0127】
図35に示すように、半導体基体1の主面の素子分離領域1bに、複数の半導体層4b2を行列状に配置し、その上に複数の抵抗素子13を配置するようにしてもよい。この場合、マスクの合わせズレを考慮する必要がない。
【実施例7】
【0128】
図36は、本発明の実施例7である半導体装置に搭載された抵抗素子の概略構成を示す模式的平面図、
図37は、図36の抵抗素子の断面構造を示す図((a)は図36のk’−k’線に沿う模式的断面図、(b)は図36のl’−l’線に沿う模式的断面図)である。
【0129】
前述の実施例1〜6では、半導体層4b2を電位固定しない例について説明したが、本実施例7では、半導体層4b2を電位固定する例について説明する。
【0130】
図36及び図37((a),(b))に示すように、抵抗素子13は、半導体層4b2の一部と平面的に重なるように配置されている。半導体層4b2の抵抗素子13と重ならない領域には、シリサイド層19が設けられている。このシリサイド19上には、層間絶縁膜20の表面からシリサイド層19に到達する接続孔22aが設けられており、この接続孔22aの内部には導電性プラグ24aが埋め込まれている。半導体層4b2は、シリサイド層19及び導電性プラグ24aを介して層間絶縁膜20上を延在する配線26aと電気的に接続されている。配線26aは、半導体層4b2を電源電位又は基準電位に電位固定するための配線である。
【0131】
このように、半導体層4b2を電位固定することにより、半導体層4b2をシールド層として使用することができ、半導体層4b2でノイズを吸収することができるため、抵抗素子13の抵抗値の変動を抑制することができ、抵抗素子13の抵抗値精度向上を図ることができる。
【実施例8】
【0132】
図38は、本発明の実施例8である半導体装置に搭載された抵抗素子の概略構成を示す模式的平面図、
図39は、図38の抵抗素子の断面構造を示す図((a)は図38のm’−m’線に沿う模式的断面図、(b)は図38のn’−n’線に沿う模式的断面図)である。
【0133】
前述の実施例1では、シリサイド層19を抵抗素子13のうち、導電性プラグ24と接続する領域に選択的に形成したが、本実施例8では、抵抗素子13の本体部13a上の全面にシリサイド層19を形成している。
【0134】
抵抗素子13に求められる抵抗値が小さい場合などは、本実施例のように、抵抗素子13の表面を全てシリサイド化してもよい。
【0135】
この場合、前述の実施例1の図23で示した絶縁膜17は省略することができる。従って、製造工程を簡略化することができる。
【0136】
また、本実施例の変形例として、前述の絶縁膜17を用いて、前述の実施例1で示したような抵抗素子13上に選択的にシリサイド層19を作り分けた抵抗素子と、本実施例8で示したような抵抗素子13上全てにシリサイド層19を形成した抵抗素子とを、混在させることも可能である。
【0137】
また、本実施例8の構成を、他の実施例2〜7と組み合わせて使用することも可能であり、同様にその効果を得ることが出来る。
【0138】
以上、本発明者によってなされた発明を、前記実施例に基づき具体的に説明したが、本発明は、前記実施例に限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは勿論である。
【符号の説明】
【0139】
1…半導体基体、1a…素子形成領域(活性領域)、1b…素子分離領域(非活性領域)、2…支持基板、3…絶縁膜、4…半導体層、4a1,4a2,4b1,4b2…半導体層、5…酸化シリコン膜、6…窒化シリコン膜、7…絶縁膜、
8,9…絶縁膜、10…ポリシリコン膜、11,12…ゲート電極、13…抵抗素子、14…n型半導体領域、15…サイドウォールスペーサ、16…n型半導体領域、17…絶縁膜、18…高融点金属膜、19…シリサイド層、
20…層間絶縁膜、21,22,22a…接続孔、23,24,24a…導電性プラグ、25,26,26a…配線、
30…半導体装置、31…内部回路形成部、32a…ロジック回路モジュール、32b…SRAM回路モジュール、32c…DPRAM回路モジュール、32d…SPRAM回路モジュール、32e…CROM回路モジュール、32f…アナログ回路モジュール、33…入出力セル形成部、34…電極パッド、
e1,e2,e3…不純物、M1,M2,M3,M4…マスク、
QH…高耐圧n型MISFET、QL…低耐圧n型MISFET。
【技術分野】
【0001】
本発明は、半導体装置及びその製造技術に関し、特に、抵抗素子を有する半導体装置に適用して有効な技術に関するものである。
【背景技術】
【0002】
半導体基板の主面の素子形成領域間を電気的に分離する素子分離の1つに、例えばSTI(Shallow Trench Isolation)やSGI(Shallw Groove Isolation)と呼称される溝型素子分離が知られている。この溝型素子分離は、半導体基板の主面の素子分離領域をエッチングして溝を形成した後、この溝の中を絶縁膜で埋め込むことによって素子形成領域間を電気的に分離する技術である。溝型素子分離で分離された素子形成領域は、溝によって島状に区画された半導体層(活性層)で構築され、溝の中に埋め込まれた絶縁膜によって周囲を囲まれている。溝の中への絶縁膜の埋め込みは、溝の中を埋め込むようにして半導体基板の主面上に例えば酸化シリコン膜からなる絶縁膜をCVD(Chemical Vapor Deposition)法で堆積した後、溝の中に絶縁膜が選択的に残るように半導体基板の主面上の絶縁膜を例えばCMP(化学的機械研磨:Chemical Mechanical Polishing)法で除去することによって行われる。
【0003】
CMP法を用いた溝型素子分離では、溝の幅が相対的に大きくなると、絶縁膜の研磨速度が局所的に速くなり、溝の中に残る絶縁膜の中央部分が窪む、所謂ディッシング現象が生じ易くなる。
【0004】
特開20002−158278号公報には、半導体基板の主面の素子分離領域に、トランジスタ素子の形成領域として使用される半導体層(活性層)とは異なるダミー半導体層(ダミー活性層)を形成して、溝の中に絶縁膜が選択的に残るように半導体基板の主面上の絶縁膜をCMP法で除去する時のディッシング現象を抑制する技術が開示されている。
【0005】
特開2002−261244号公報には、溝の中に絶縁膜が選択的に残るように半導体基板の主面上の絶縁膜をCMP法で除去する時のディッシング現象を抑制し、溝の中の絶縁膜(素子分離酸化膜)上に形成されたポリシリコン抵抗素子の抵抗値精度を高める技術が開示されている。
【先行技術文献】
【特許文献】
【0006】
【特許文献1】特開2002−158278号公報
【特許文献2】特開2002−261244号公報
【発明の概要】
【発明が解決しようとする課題】
【0007】
半導体装置の製造においては、半導体基板の主面の素子形成領域間を溝型素子分離で電気的に分離する場合、ディッシング現象に起因するウエハ平坦性低下を抑制するため、ウエハの主面をメッシュ状の複数の仮想領域に分割し、各仮想領域における半導体層の占有率(溝の中の絶縁膜と半導体層との比率)を定めている。例えば、ウエハの主面を20[μm]角の大きさで複数の仮想領域に分割し、各仮想領域における半導体層の占有率を15〜20%以上とする規定がなされている。半導体層の占有率を満たさない仮想領域が存在した場合には、半導体層の占有率を満たすように、素子分離領域にダミー半導体層(ダミー活性層)を設けている。
【0008】
ところで、集積回路を構築する素子の1つに例えば抵抗素子がある。この抵抗素子においても、様々な構造のものが知られている。例えば、半導体基板の主面に不純物を導入して形成された拡散層(半導体領域)からなる拡散抵抗素子や、半導体基板の主面上に形成されたポリシリコン膜からなるポリシリコン抵抗素子等が知られている。
【0009】
ポリシリコン抵抗素子は、拡散層抵抗素子と比較して、高精度の抵抗値が得られることから、アナログ系回路に多用されている。アナログ系回路では、多数のポリシリコン抵抗素子が使用されており、配線の引き回しや素子同士の接続を考慮して、多数のポリシリコン抵抗素子を所定の領域に集中して配置している。
【0010】
ポリシリコン抵抗素子は、製造プロセスの簡略化を考慮して一般的にMISFET(Metal Insulator Semiconductor Field Effect Transistor)のゲート電極と同一工程で形成されるため、半導体基板の主面の素子分離領域に配置される。
【0011】
ポリシリコン抵抗素子は、MISFETと比較して平面サイズが大きく、しかも所定の領域に集中して多数配置されるため、多数のポリシリコン抵抗素子を集中して配置できる広大な素子分離領域が必要となる。
【0012】
半導体基板の主面の素子形成領域間を溝型素子分離で電気的に分離する場合、多数のポリシリコン抵抗素子が集中して配置される素子分離領域では、半導体層の占有率を満たすことが困難となる。
【0013】
そこで、多数のポリシリコン抵抗素子が集中して配置される素子分離領域にダミー半導体層を形成して半導体層の占有率を満たしているが、ポリシリコン抵抗素子の下にダミー半導体層を配置することができないため、図40及び図41((a),(b))に示すように、ポリシリコン抵抗素子45を囲むようにしてダミー半導体層42を形成している。
【0014】
ここで、図40は、従来の半導体装置に搭載された抵抗素子の概略構成を示す模式的平面図、図41は、図40の抵抗素子の断面構造を示す図((a)は図40のv’−v’線に沿う模式的断面図,(b)は図40のw’−w’線に沿う模式的断面図)である。図40及び図41において、符号40は半導体基板、符号41は溝、符号42はダミー半導体層(ダミー活性層)、符号43は絶縁膜、符号44はウエル領域、符号45はポリシリコン抵抗素子である。
【0015】
ポリシリコン抵抗素子45の下にダミー半導体層42を配置できない理由は、ポリシリコン抵抗素子45の下にダミー半導体層42を配置すると、基板バイアス効果の影響により、ポリシリコン抵抗素子45の抵抗値が変化するといった特性変動を受け易い構造となるためである。バルク構造では、ウエル領域44上に絶縁膜43を介在してポリシリコン抵抗素子45が形成されるため、基板バイアスの影響でポリシリコン抵抗素子45に寄生容量が付加される。図41に示すように、ポリシリコン抵抗素子45の下にダミー半導体層42を配置しない場合は、絶縁膜43の厚さが厚いのでポリシリコン抵抗素子45に付加される寄生容量は小さいが、ポリシリコン抵抗素子45の下にダミー半導体層42を配置した場合は、ダミー半導体層42を配置した部分での絶縁膜の厚さが薄くなるため、ポリシリコン抵抗素子45に付加される寄生容量が大きくなる。従って、ポリシリコン抵抗素子45の下にダミー半導体層42を配置すると、基板バイアス効果の影響により特性変動を受け易くなる。
【0016】
ここで問題となるのは、ポリシリコン抵抗素子45と、ダミー半導体層42とを平面的に並べて配置しているため、素子分離領域の面積が増大し、半導体装置の小型化を阻害する要因となることである。そこで、本発明者は、ポリシリコン抵抗素子の下にダミー半導体層を配置できないか検討し、本発明をなした。
【0017】
本発明の目的は、半導体装置の小型化を実現することが可能な技術を提供することにある。
【0018】
本発明の前記並びにその他の目的と新規な特徴は、本明細書の記述及び添付図面によって明らかになるであろう。
【課題を解決するための手段】
【0019】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、下記のとおりである。
【0020】
前記目的は、第1の絶縁膜上に、島状の半導体層及び前記半導体層を囲む第2の絶縁膜を形成し、前記半導体層の上面と平面的に重なるようにして導電膜からなる抵抗素子(例えばポリシリコン抵抗素子)を配置することによって達成される。
【0021】
また、上記目的は、第1の絶縁膜上に、トランジスタ素子の形成領域として使用される島状の第1の半導体層と、ディッシング現象の抑制を目的(ウエハ平坦化及び半導体層の占有率対策を目的)とする島状の第2の半導体層であって、前記第1の半導体層とは構造的に独立(個々に分離)した島状の第2の半導体層と、これらの半導体層の間を埋め込む(これらの半導体層を囲む)第2の絶縁膜とを形成し、前記第2の半導体層の上面と平面的に重なるようにして導電膜からなる抵抗素子(例えばポリシリコン抵抗素子)を配置することによって達成される。
【発明の効果】
【0022】
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば、下記のとおりである。
【0023】
本発明によれば、半導体装置の小型化を実現することができる。
【図面の簡単な説明】
【0024】
【図1】本発明の実施例1である半導体装置に搭載された集積回路のレイアウトを示す模式的平面図である。
【図2】本発明の実施例1である半導体装置において、低耐圧MISFETが形成された第1の領域、高耐圧MISFETが形成された第2の領域、及び複数の抵抗素子が形成された第3の領域を1つの図に掲載して示す模式的平面図である。
【図3】図2の低耐圧MISFET、高耐圧MISFET及び抵抗素子の断面構造を1つの図に掲載して示す模式的断面図である。
【図4】図2の抵抗素子を拡大して示す模式的平面図である。
【図5】図4の抵抗素子の断面構造を示す図((a)は図4のa’−a’線に沿う模式的断面図,(b)は図4のb’−b’線に沿う模式的断面図)である。
【図6】本発明の実施例1である半導体装置の製造工程を示す模式的断面図である。
【図7】図6に続く半導体装置の製造工程を示す模式的断面図である。
【図8】図7に続く半導体装置の製造工程を示す模式的断面図である。
【図9】図8に続く半導体装置の製造工程を示す模式的断面図である。
【図10】図9に続く半導体装置の製造工程を示す模式的断面図である。
【図11】図10に続く半導体装置の製造工程を示す模式的断面図である。
【図12】図11に続く半導体装置の製造工程を示す模式的断面図である。
【図13】図12に続く半導体装置の製造工程を示す模式的断面図である。
【図14】図13に続く半導体装置の製造工程を示す模式的断面図である。
【図15】図14に続く半導体装置の製造工程を示す模式的断面図である。
【図16】図15に続く半導体装置の製造工程を示す模式的断面図である。
【図17】図16に続く半導体装置の製造工程を示す模式的断面図である。
【図18】図17に続く半導体装置の製造工程を示す模式的断面図である。
【図19】図18に続く半導体装置の製造工程を示す模式的断面図である。
【図20】図19に続く半導体装置の製造工程を示す模式的断面図である。
【図21】図20に続く半導体装置の製造工程を示す模式的断面図である。
【図22】図21に続く半導体装置の製造工程を示す模式的断面図である。
【図23】図22に続く半導体装置の製造工程を示す模式的断面図である。
【図24】図23に続く半導体装置の製造工程を示す模式的断面図である。
【図25】図24に続く半導体装置の製造工程を示す模式的断面図である。
【図26】本発明の実施例2である半導体装置に搭載された抵抗素子の概略構成を示す模式的平面図である。
【図27】図26の抵抗素子の断面構造を示す図((a)は図26のc’−c’線に沿う模式的断面図,(b)は図26のd’−d’線に沿う模式的断面図)である。
【図28】本発明の実施例3である半導体装置に搭載された抵抗素子の概略構成を示す模式的平面図である。
【図29】図28の抵抗素子の断面構造を示す図((a)は図28のe’−e’線に沿う模式的断面図,(b)は図28のf’−f’線に沿う模式的断面図)である。
【図30】本発明の実施例4である半導体装置に搭載された抵抗素子の概略構成を示す模式的平面図である。
【図31】図30の抵抗素子の断面構造を示す図((a)は図30のg’−g’線に沿う模式的断面図,(b)は図30のh’−h’線に沿う模式的断面図)である。
【図32】本発明の実施例5である半導体装置に搭載された抵抗素子の概略構成を示す模式的平面図である。
【図33】図32の抵抗素子の断面構造を示す図((a)は図32のi’−i’線に沿う模式的断面図,(b)は図32のj’−j’線に沿う模式的断面図)である。
【図34】本発明の実施例5の変形例である抵抗素子の概略構成を示す模式的平面図((a),(b),(c))である。
【図35】本発明の実施例6である半導体装置の一部(複数の抵抗素子が形成された素子分離領域)を示す模式的平面図である。
【図36】本発明の実施例7である半導体装置に搭載された抵抗素子の概略構成を示す模式的平面図である。
【図37】図36の抵抗素子の断面構造を示す図((a)は図36のk’−k’線に沿う模式的断面図,(b)は図36のl’−l’線に沿う模式的断面図)である。
【図38】本発明の実施例8である半導体装置に搭載された抵抗素子の概略構成を示す模式的平面図である。
【図39】図38の抵抗素子の断面構造を示す図((a)は図38のm’−m’線に沿う模式的断面図,(b)は図39のn’−n’線に沿う模式的断面図)である。
【図40】従来の半導体装置に搭載された抵抗素子の概略構成を示す模式的平面図である。
【図41】図40の抵抗素子の断面構造を示す図((a)は図40のv’−v’線に沿う模式的断面図,(b)は図40のw’−w’線に沿う模式的断面図)である。
【発明を実施するための形態】
【0025】
以下、図面を参照して本発明の実施例を詳細に説明する。なお、発明の実施例を説明するための全図において、同一機能を有するものは同一符号を付け、その繰り返しの説明は省略する。
【実施例1】
【0026】
本実施例1では、低耐圧MISFET、高耐圧MISFET及び抵抗素子を有する半導体装置に本発明を適用した例について説明する。
【0027】
図1乃至図25は、本発明の実施例1の半導体装置に係る図であり、
図1は、半導体装置に搭載された集積回路のレイアウトを示す模式的平面図、
図2は、半導体装置において、低耐圧MISFETが形成された第1の領域、高耐圧MISFETが形成された第2の領域、及び複数の抵抗素子が形成された第3の領域を1つの図に掲載して示す模式的平面図、
図3は、図2の低耐圧MISFET、高耐圧MISFET及び抵抗素子の断面構造を1つの図に掲載して示す模式的断面図、
図4は、図2の抵抗素子を拡大して示す模式的平面図、
図5は、図4の抵抗素子の断面構造を示す図((a)は図4のa’−a’線に沿う模式的断面図,(b)は図4のb’−b’線に沿う模式的断面図)、
図6乃至図25は、半導体装置の製造工程を示す模式的断面図である。
【0028】
図1に示すように、本実施例1の半導体装置は、厚さ方向と交差する平面が方形状の半導体基体1を主体に構成されている。半導体基体1の主面には集積回路が形成されている。集積回路は、これに限定されないが、論理演算回路モジュール32a、SRAM(Sratic Random Access Memory)回路モジュール32b、DPRAM回路モジュール32c、SPRAM回路モジュール32d、CROM回路モジュール32e、アナログ回路モジュール32f等を有し、これらのモジュールは半導体基体1の主面の内部回路形成部31に配置されている。内部回路形成部31の周囲には、半導体基体1の各辺に沿って複数の電極パッド(ボンディングパッド)34が配置され、内部回路形成部31と電極パッド34との間には、半導体基体1の各辺に対応して4つの入出力セル形成部33が配置されている。4つの入出力セル形成部33には、入出力バッファ回路からなるセルが電極パッド34の配列方向に沿って複数配置されている。
【0029】
論理演算回路モジュール32aでは、回路を構成する素子として、図2に示す低耐圧MISFET(Metal Insulator Semiconductor Field Effect Transistor)−QLが使用されている。入出力バッファ回路では、回路を構成する素子として、図2に示す高耐圧MISFET(Metal Insulator Semiconductor Field Effect Transistor)−QHが使用されている。
【0030】
アナログ回路モジュール32fには、図2に示す複数の抵抗素子13を使って基準電圧源を構成するA/D変換器、D/A変換器等のアナログ回路が配置されている。これらのアナログ回路では、配線の引き回しや素子同士の接続を容易にするため、図2に示すように、複数の抵抗素子13を所定の領域に集中して配置している。
【0031】
ここで、低耐圧MISFET、及び高耐圧MISFETは、夫々1つの半導体基体(半導体チップ)内にCMOS構成(pチャネル導電型MISFETとnチャネル導電型MISFETとのペア)で内蔵されるが、以下の説明では、pチャネル導電型MISFETの説明を省略している。
【0032】
また、MISFETとは、絶縁ゲート型トランジスタの一種であるが、ゲート電極が金属以外の導電材で形成されたものも含む。
【0033】
また、MISFETにおいて、ソース領域とドレイン領域とを結ぶ電流通路(チャネル)が形成される領域をチャネル形成領域と呼び、ソース領域とドレイン領域との間のチャネル形成領域に電子のチャネル(導電通路)が形成されるものをnチャネル導電型(又は単にn型)、正孔のチャネルが形成されるものをpチャネル導電型(又は単にp型)と呼ぶ。
【0034】
また、MISFETにおいて、ゲート絶縁膜が酸化シリコン膜で形成されたものは、一般的にMOSFET(Metal Oxide Semiconductor Field Effect Transistor)と呼ばれている。
【0035】
半導体基体1は、図2及び図3に示すように、主に、支持基板2と、支持基板2上に設けられた絶縁膜3と、絶縁膜3上に設けられ、かつ島状に形成された半導体層(4a1,4a2,4b1,4b2)と、これらの半導体層の間を埋め込むようして(これらの半導体層を囲むようにして)絶縁膜3上に設けられた絶縁膜7とを有する構成になっている。支持基板2及び半導体層(4a1,4a2,4b1,4b2)は例えば単結晶シリコンからなり、絶縁膜3及び7は例えば酸化シリコン膜からなる。即ち、本実施例1の半導体基体1は、絶縁膜上にシリコン層が設けられた、所謂SOI(Silicon On Insulator)構造になっている。
【0036】
半導体基体1の主面は、トランジスタ素子が形成される素子形成領域(活性領域)1aと、素子形成領域1a間を電気的に分離する素子分離領域(非活性領域)1bとを有する構成になっており、素子形成領域1aは島状の半導体層(4a1,4a2)で構成され、素子分離領域1bは、島状の半導体層(4b1,4b2)及び絶縁膜7で構成されている。
【0037】
素子形成領域1aの半導体層(4a1,4a2)、及び素子分離領域1bの半導体層(4b1,4b2)は、絶縁膜3上に設けられた半導体層4(図6参照)をパターンニングすることによって島状に形成される。素子分離領域1bの絶縁膜7は、半導体層4をパターンニングして島状の半導体層(4a1,4a2,4b1,4b2)を形成した後、これらの島状半導体層の間を埋め込むようにして、これらの島状半導体層上を含む絶縁膜3上の全面に絶縁膜7を形成し(図10参照)、その後、島状半導体層の間に絶縁膜7が選択的に残るように絶縁膜7をCMP(Chemical Mechanical Polishing:化学的機械研磨)法で除去(研削・研磨)することによって形成される(図11参照)。
【0038】
島状の半導体層(4a1,4a2)は、トランジスタ素子の形成領域として設けられ、島状の半導体層(4b1,4b2)は、絶縁膜7をCMP法で研磨する時のディッシング現象を抑制する目的(ウエハ平坦化及び半導体層の占有率対策を目的)で設けられている。島状の半導体層(4b1,4b2)は、トランジスタ素子形成領域として使用される島状の半導体層(4a1,4b2)とは構造的に独立(個々に分離)して形成されている。
【0039】
即ち、半導体基体1の主面は、トランジスタ素子の形成領域として絶縁膜3上に設けられた島状の半導体層(4a1,4a2)と、ディッシング現象の抑制を目的とし、トランジスタ素子形成領域として使用される島状の半導体層(4a1,4a2)とは構造的に独立(個々に分離)して絶縁膜3上に設けられた島状の半導体層(4b1,4b2)と、これらの島状の半導体層の間を埋め込むようにして(島状の半導体層の各々を囲むようにして)絶縁膜3上に設けられた絶縁膜7とを有する構成になっている。
【0040】
半導体層4a1及び4a2は、複数設けられている。半導体層4b1は、素子分離領域1bにおいて、半導体層4a1及び4a2の周囲に複数設けられている。半導体層4b2は、素子分離領域1bにおいて、複数の抵抗素子13が集中して配置される領域に複数設けられている。
【0041】
半導体層4a1及び4a2には不純物が導入されており、導電性としてはp型になっている。半導体層4b1及び4b2には基本的に不純物が導入されておらず、真性半導体若しくは半導体層(4a1,4a2)よりも低い不純物濃度になっている。
【0042】
半導体層4a1には、nチャネル導電型の低耐圧MISFET−QLが形成されている。半導体層4a2には、nチャネル導電型の高耐圧MISFET−QHが形成されている。
【0043】
低耐圧MISFET−QLは、図3に示すように、主に、チャネル形成領域、ゲート絶縁膜として使用される絶縁膜9、ゲート電極11、ソース領域及びドレイン領域を有する構造になっている。絶縁膜9は、半導体層4a1の主面に設けられている。ゲート電極11は、半導体層4a1の主面上に絶縁膜9を介在して設けられている。チャネル形成領域は、ゲート電極11の直下における半導体層4a1の表層部に設けられている。ソース領域及びドレイン領域は、チャネル形成領域のチャネル長(ゲート長)方向において、チャネル形成領域を挟むようにして半導体層4a1の表層部に設けられている。
【0044】
高耐圧MISFET−QHは、図3に示すように、主に、チャネル形成領域、ゲート絶縁膜として使用される絶縁膜8b、ゲート電極12、ソース領域及びドレイン領域を有する構造になっている。絶縁膜8bは、半導体層4a2の主面に設けられている。ゲート電極12は、半導体層4a2の主面上に絶縁膜8bを介在して設けられている。チャネル形成領域は、ゲート電極12の直下における半導体層4a2の表層部に設けられている。ソース領域及びドレイン領域は、チャネル形成領域のチャネル長(ゲート長)方向において、チャネル形成領域を挟むようにして半導体層4a2の表層部に設けられている。
【0045】
高耐圧MISFET−QHは、高耐圧化を図るため、絶縁膜8bが低耐圧MISFET−QLの絶縁膜9よりも厚い膜厚(8b>9)で形成され、更にチャネル長(CL1)が低耐圧MISFET−QLのチャネル長(CL2)よりも長く(CL1>CL2)なっている。
【0046】
低耐圧及び高耐圧MISFET(QL,QH)において、ソース領域及びドレイン領域は、エクステンション領域である一対のn型半導体領域14と、コンタクト領域である一対のn型半導体領域16とで構成されている。一対のn型半導体領域14は、ゲート電極(11,12)に整合して半導体層(4a1,4a2)の主面に形成されている。一対のn型半導体領域16は、ゲート電極(11,12)の側壁に設けられたサイドウォールスペーサ15に整合して半導体層(4a1,4a2)の主面に形成されている。
【0047】
エクステンション領域であるn型半導体領域14は、コンタクト領域であるn型半導体領域16よりも低不純物濃度になっている。即ち、本実施例1の低耐圧MISFET−QL及び高耐圧MISFET−QHは、ドレイン領域のチャネル形成領域側の不純物を低濃度化したLDD(Lightly Doped Drain)構造になっている。
【0048】
低耐圧及び高耐圧MISFET(QL,QH)において、ゲート絶縁膜として使用される各々の絶縁膜(9,8b)は、例えば酸化シリコン膜で形成されている。各々のゲート電極(11,12)は、半導体膜として例えばポリシリコン膜を主体に形成されている。
【0049】
各々のゲート電極(11,12)の表面、及び各々のn型半導体領域16の表面には、低抵抗化を図るため、シリサイド層(金属・半導体反応層)19が設けられている。シリサイド層19は、例えばサリサイド技術により、サイドウォールスペーサ15に整合して形成されている。シリサイド層19としては、例えばコバルトシリサイド(CoSi2)層が用いられている。また、本実施例ではシリサイド層19として、コバルトシリサイド層を例示しているが、これに限られるものではなく、他の材料として、チタンシリサイド(TiSi2)、または、ニッケルシリサイド(NiSi2)等を用いることもできる。
【0050】
低耐圧MISFET−QL及び高耐圧MISFET−QHは、半導体基体1の主面上に設けられた層間絶縁膜20で覆われている。層間絶縁膜20は、例えば酸化シリコン膜で形成されている。低耐圧及び高耐圧MISFET(QL,QH)の各々のn型半導体領域16上には、層間絶縁膜20の表面からシリサイド層19に到達する接続孔21が設けられており、この接続孔21の内部には導電性プラグ23が埋め込まれている。各々のn型半導体領域16は、シリサイド層19及び導電性プラグ23を介して層間絶縁膜20上を延在する配線25と電気的に接続されている。
【0051】
なお、図示していないが、低耐圧及び高耐圧MISFET(QL,QH)の各々のゲート電極においても、層間絶縁膜20上を延在する配線と電気的に接続されている。
【0052】
複数の抵抗素子13は、図2に示すように、半導体基体1の主面の素子分離領域1bにおいて集中して配置されている。抵抗素子13は、図4に示すように、厚さ方向と交差する平面形状が長辺及び短辺を有する長方形で形成されており、本実施例1では例えば7[μm]×2[μm]の長方形になっている。
【0053】
抵抗素子13は、図4及び図5((a),(b))に示すように、本体部13aと、本体部13aの一端側に連なるコンタクト部13bと、本体部13aの一端側とは反対側の他端側に連なるコンタクト部13cとを有する構成になっている。本体部13a及びコンタクト部(13b,13c)は、半導体膜として例えばポリシリコン膜を主体に形成されている。コンタクト部(13b,13c)の上面には、上層の配線とのコンタクト抵抗を低減する目的でシリサイド層19が設けられている。本体部13aには、シリサイド層19は設けられていない。即ち、抵抗素子13は、ポリシリコン膜(多結晶シリコン膜)を主体に形成され、ポリシリコン膜の互いに反対側に位置する両端部にシリサイド層19が設けられた構成になっている。
【0054】
抵抗素子13は、図3及び図5((a),(b))に示すように、半導体基体1の主面上に設けられた層間絶縁膜20で覆われている。抵抗素子13の各々のコンタクト部(13b,13c)上には、層間絶縁膜20の表面からシリサイド層19に到達する接続孔22が設けられており、この接続孔22の内部には導電性プラグ24が埋め込まれている。各々のコンタクト部(13b,13c)は、シリサイド層19及び導電性プラグ24を介して層間絶縁膜20上を延在する配線26と電気的に接続されている。
【0055】
抵抗素子13は、低耐圧及び高耐圧MISFET(QL,QH)のゲート電極(11,12)と一緒に(同一工程で)形成されており、抵抗素子13のシリサイド層19もゲート電極(11,12)及びn型半導体領域16のシリサイド層19と一緒に(同一工程で)形成されている。
【0056】
抵抗素子13は、半導体基体1の主面の素子分離領域1bにおいて、図4及び図5((a),(b))に示すように、半導体層4b2の上面と平面的に重なるようにして配置されている。本実施例1において、抵抗素子13は、半導体層4b2の全体と平面的に重なるように配置されている。半導体層4b2は、厚さ方向と交差する平面形状が長辺及び短辺を有する長方形で形成されており、本実施例1では抵抗素子13の平面サイズよりも小さい平面サイズ、例えば4.8[μm]×1.6[μm]の長方形で形成されている。
【0057】
抵抗素子13は、抵抗素子13の長辺(又は短辺)が半導体層4b2の長辺(又は短辺)と同一の方向に沿って延在するように向きを揃えた状態で、半導体層4b2の全体を覆うようにして配置されている。
【0058】
半導体層4b2の上面は、図5((a),(b))に示すように、絶縁膜8cで覆われている。絶縁膜8cの上面は絶縁膜7の上面よりも高さが低くなっており、絶縁膜8cと絶縁膜7との高さの差(高低差)に起因する段差S2が半導体層4b2の外周縁に沿って形成されている。絶縁膜8cは、半導体層4b2と抵抗素子13との間に介在され、この絶縁膜8cによって抵抗素子13は半導体層4b2と電気的に絶縁されている。
【0059】
抵抗素子13の本体部13aは、長辺方向及び短辺方向において段差S2を横切り、半導体層4b2上(絶縁膜8c上)及び絶縁膜7上に亘って(跨って)配置されている。抵抗素子13の各々のコンタクト部(13b,13c)は、絶縁膜7上に配置され、各々のコンタクト部のシリサイド層19も絶縁膜7上に配置されており、各々のコンタクト部のシリサイド層19は半導体層4b2上には配置されていない。
【0060】
抵抗素子13において、本体部13aの上面は絶縁膜17で覆われており、各々のコンタクト部(13a,13b)のシリサイド層19は、本体部13aの上面に設けられた絶縁膜17に整合して形成されている。
【0061】
半導体層4a1及び4a2は、各々の半導体層を所定の電位に固定するための配線と接続されており、集積回路の動作時に電位固定される。半導体層4b1及び4b2は、各々の半導体層を所定の電位に電位固定するための配線とは接続されておらず、集積回路の動作時においても電位的にフローティング状態になっている。
【0062】
次に、本実施例1の半導体装置の製造について、図6乃至図25を用いて説明する。
【0063】
まず、図6に示す半導体基体1を準備する。半導体基体1は、図6に示すように、支持基板2上に絶縁膜3を介在して半導体層4が設けられた、所謂SOI構造になっている。支持基板2及び半導体層4は例えば単結晶シリコンからなり、絶縁膜3は酸化シリコン膜からなる。
【0064】
次に、図7に示すように、半導体層4の主面を熱酸化して例えば5〜15[nm]程度の厚さの酸化シリコン膜5を形成し、その後、酸化シリコン膜5上に、酸化防止膜として例えば150[nm]程度の厚さの窒化シリコン膜6をCVD(Chemical Vapor Deposition)法で形成する。酸化シリコン膜5は、窒化シリコン膜6が半導体層4に直接形成された場合にその表面に熱的歪みが残留し、結晶欠陥を引き起こす不具合を抑制するためのバッファ膜である。
【0065】
次に、図8に示すように、窒化シリコン膜6上に例えばフォトレジスト膜からなるマスクM1を形成する。マスクM1は、半導体基体1の主面の素子形成領域1aを覆い、半導体基体1の主面の素子分離領域1bにおいて島状の半導体層(4b1,4b2)が形成される領域上を覆うパターン、換言すれば素子分離領域において絶縁膜7が形成される領域を露出するパターンで形成されている。
【0066】
なお、図6乃至図25においては、島状の半導体層4b1が形成される領域の図示を省略している。
【0067】
次に、マスクM1をエッチングマスクとして使用し、窒化シリコン膜6、酸化シリコン膜5及び半導体層4を順次パターンニングして、図9に示すように、素子形成領域1aに島状の半導体層(4a1,4a2)を形成すると共に、素子分離領域1bに島状の半導体層4b2を形成する。素子分離領域1bには、図示していないが、島状の半導体層4b1も形成される。
【0068】
半導体層(4a1,4a2)は、トランジスタ素子を形成するための領域として形成される。半導体層(4b1,4b2)は、この後の工程において、絶縁膜7をCMP法で研磨する時のディッシング現象を抑制する目的(ウエハ平坦化及び半導体層の占有率対策を目的)で形成される。半導体層4b2は、素子分離領域1bにおいて、抵抗素子13が配置される領域に形成される。半導体層4のパターンニングは、トランジスタ素子の形成領域として使用される半導体層(4a1,4a2)と、ディッシング現象の抑制を目的とする半導体層(4b1,4b2)とが構造的に独立(個々に分離)するように行う。
【0069】
次に、マスクM1を除去し、その後、図10に示すように、島状の半導体層(4a1,4a1,4b1,4b2)の間を埋め込むようにして、これらの島状半導体層上を含む絶縁膜3上の全面に例えば酸化シリコン膜からなる絶縁膜7をCVD法で形成する。
【0070】
次に、各半導体層(4a1,4a2,4b1,4b2)の間に絶縁膜7が選択的に残るように絶縁膜7をCMP法で研磨して平坦化する。この工程により、図11に示すように、各半導体層(4a1,4a2,4b1,4b2)の間に絶縁膜7が選択的に埋め込まれ、各半導体層は絶縁膜7によって囲まれる。
【0071】
また、この工程により、半導体基体1の主面は、トランジスタ素子の形成領域として絶縁膜3上に設けられた島状の半導体層(4a1,4a2)と、ディッシング現象の抑制を目的とし、島状の半導体層(4a1,4a2)とは構造的に独立して絶縁膜3上に設けられた島状の半導体層(4b1,4b2)とを有する構成になる。
【0072】
なお、この工程において、酸化防止膜として用いた窒化シリコン膜6は、この窒化シリコン膜6下の半導体層(4a1,4a2,4b1,4b2)が研磨されることを防止するストッパーとして機能する。
【0073】
次に、熱処理を施して、各半導体層(4a1,4a2,4b1,4b2)の間における絶縁膜7をデンシファイ(焼き締め)し、その後、図12に示すように、窒化シリコン膜6及び酸化シリコン膜5を除去する。この工程において、各半導体層(4a1,4a2,4b1,4b2)の上面は絶縁膜7の上面よりも高さが低くなっており、各半導体層と絶縁膜7との高さの差(高低差)に起因する段差S1が各半導体層の外周縁に沿って形成される。
【0074】
次に、図13に示すように、半導体層(4b1,4b2)上を例えばフォトレジスト膜からなるマスクM2で覆った状態で、半導体層(4a1,4a2)の主面に、半導体層の抵抗値を低減するための不純物e1や閾値調整用の不純物e1等をイオン注入する。この工程において、半導体層(4b1,4b2)には、不純物e1のイオン注入は行われない。
【0075】
次に、マスクM2を除去した後、不純物e1を活性化するための熱処理を施す。
【0076】
次に、熱酸化処理を施して、図14に示すように、各半導体層(4a1,4a2,4b1,4b2)の主面に酸化シリコン膜からなる絶縁膜(8a,8b,8c)を形成する。絶縁膜(8a,8b,8c)は、例えば7[nm]程度の厚さで形成する。絶縁膜8bは高耐圧MISFET−QHのゲート絶縁膜として使用される。絶縁膜8cは、半導体層4b2と抵抗素子13とを電気的に分離する絶縁膜として使用される。
【0077】
次に、半導体層4a1上の絶縁膜8aを選択的に除去し、その後、熱酸化処理を施して、図15に示すように、半導体層4a1の主面に酸化シリコン膜からなる絶縁膜9を形成する。絶縁膜9は、例えば2[nm]程度の厚さで形成する。絶縁膜9は、低耐圧MISFET−QLのゲート絶縁膜として使用される。
【0078】
この工程において、絶縁膜8cの上面は絶縁膜7の上面よりも高さが低くなっており、絶縁膜8cと絶縁膜7との高さの差(高低差)に起因する段差S2が半導体層4b2の外周縁に沿って形成される。また、他の半導体層(4a1,4a2,4b1)においても、半導体層上の絶縁膜(8b,8c,9)と絶縁膜7との高低差に起因する段差が各々の半導体層の周囲に沿って形成される。
【0079】
次に、図16に示すように、絶縁膜(8b,8c,9)上を含む半導体基体1の主面上の全面に、半導体膜として例えばポリシリコン膜10をCVD法で形成する。
【0080】
次に、ポリシリコン膜10に抵抗値を低減する不純物(例えば砒素(As))をイオン注入した後、ポリシリコン膜10をパターンニングして、図17に示すように、半導体層4a1上に絶縁膜9を介在してゲート電極11、半導体層4a2上に絶縁膜8bを介在してゲート電極12、半導体層4b2上に絶縁膜8cを介在して抵抗素子13を夫々形成する。抵抗素子13の本体部13aは、長辺方向及び短辺方向において段差S2を横切り、半導体層4b2上(絶縁膜8c上)及び絶縁膜7上に亘って(跨って)配置される。抵抗素子13の各々のコンタクト部(13b,13c)は、絶縁膜7上に配置される。
【0081】
次に、図18に示すように、抵抗素子13を例えばフォトレジスト膜からなるマスクM3で覆った状態で、半導体層4a1及び4a2に不純物(例えばAs)e2をイオン注入する。この工程において、抵抗素子13には不純物e2のイオン注入は行われない。
【0082】
次に、マスクM3を除去し、その後、不純物e2を活性化させる熱処理を施して、図19に示すように、半導体層4a1の主面にゲート電極11に整合した一対のn型半導体領域(エクステンション領域)14、半導体層4a2の主面にゲート電極12に整合した一対のn型半導体領域(エクステンション領域)14を夫々形成する。
【0083】
次に、図20に示すように、ゲート電極(11,12)の側壁及び抵抗素子13の側壁に、サイドウォールスペーサ15を形成する。サイドウォールスペーサ15は、半導体基体1の主面上の全面に例えば酸化シリコン膜からなる絶縁膜をCVD法で形成し、その後、絶縁膜にRIE(Reactive Ion Etching)等の異方性エッチングを施すことによって形成される。
【0084】
次に、図21に示すように、抵抗素子13を例えばフォトレジスト膜からなるマスクM4で覆った状態で、半導体層4a1及び4a2に不純物(例えばAs)e3をイオン注入する。この工程において、半導体層4b1及び4b2には、不純物e3のイオン注入は行われない。
【0085】
次に、マスクM4を除去し、その後、不純物e3を活性化させる熱処理を施して、図22に示すように、半導体層4a1の主面にゲート電極11の側壁のサイドウォールスペーサ15に整合した一対のn型半導体領域(コンタクト領域)16、半導体層4a2の主面にゲート電極12のサイドウォールスペーサ15に整合した一対のn型半導体領域(コンタクト領域)16を夫々形成する。
【0086】
次に、図23に示すように、抵抗素子13の上面に本体部13aを覆い、各々のコンタクト部(13b,13c)を覆わない絶縁膜17を形成する。絶縁膜17は、例えば酸化シリコン膜からなり、抵抗素子13の上面に形成されるシリサイド層を規定する。
【0087】
次に、自然酸化膜等を除去して、抵抗素子13の各々のコンタクト部(13b,13c)の表面、ゲート電極(11,12)の表面、並びにn型半導体領域16の表面を露出させた後、図24に示すように、これらの表面上を含む半導体基体1の主面上の全面に高融点金属膜(例えばコバルト(Co)膜)18をスパッタ法で形成する。
【0088】
次に、抵抗素子13の各々のコンタクト部(13b,13c)、ゲート電極(11,12)、並びにn型半導体領域16と、高融点金属膜18とを反応させる熱処理を施して、図25に示すように、各々のコンタクト部(13b,13c)の表面、ゲート電極(11,12)の表面、並びにn型半導体領域16の表面に、夫々シリサイド層(例えばCoSi2層)19を形成する。ゲート電極(11,12)上及びn型半導体領域16のシリサイド層19は、サイドウォールスペーサ15に整合して形成される。抵抗素子13上のシリサイド層19は、絶縁膜17に整合して形成される。また、本実施例ではシリサイド層19として、コバルトシリサイド層を例示しているが、これに限られるものではなく、他の材料として、チタンシリサイド(TiSi2)、または、ニッケルシリサイド(NiSi2)等を用いることもできる。
【0089】
次に、未反応の高融点金属膜18を選択的に除去する。この工程により、サリサイド構造の低耐圧及び高耐圧MISFET(QL,QH)がほぼ完成する。また、ポリシリコン膜からなり、各々のコンタクト部(13b,13c)にシリサイド層19を有する抵抗素子13がほぼ完成する。
【0090】
この後、半導体基体1の主面上に層間絶縁膜20を形成し、その後、接続孔(21,22)、導電性プラグ(23,24)、配線(25,26)等を順次形成することにより、図3に示す構造となる。
【0091】
半導体装置の製造においては、半導体基体1の主面の素子形成領域1a間を溝型素子分離で電気的に分離する場合、ディッシング現象に起因するウエハ平坦性低下を抑制するため、ウエハの主面をメッシュ状の複数の仮想領域に分割し、各仮想領域における半導体層の占有率(溝の中の絶縁膜と半導体層との比率)を定めている。例えば、ウエハの主面を20[μm]角の大きさで複数の仮想領域に分割し、各仮想領域における半導体層の占有率を15〜20%以上とする規定がなされている。半導体層の占有率を満たさない仮想領域が存在した場合には、図2及び図3に示すように、素子分離領域1bにダミーの半導体層(4b1,4b2)を設け、半導体層の占有率を満たすようにしている。
【0092】
本実施例1において、半導体層4b2は、図3に示すように、絶縁膜3上に、トランジスタ素子の形成領域として使用される半導体層(4a1,4a2)に対して構造的に独立して形成されており、絶縁膜3及び絶縁膜7によって電気的にも分離して形成されている。このような構成にすることにより、半導体層4b2は、半導体層(4a1,4a2)の電位固定や支持基板2の電位固定による基板バイアスの影響を受けないため、抵抗素子13を半導体層4b2と平面的に重なるように配置しても、基板バイアス効果に起因する抵抗素子13の特性変動を抑制することができる。
【0093】
従って、ディッシング現象の抑制を目的(ウエハ平坦化及び半導体層の占有率対策を目的)とする半導体層4b2上に、この半導体層4b2と平面的に重なるように抵抗素子13を配置することができるため、図40及び図41に示した従来のように、抵抗素子45とダミー半導体層42とを平面的に並べて配置する場合と比較して、素子分離領域1bの面積を縮小することができ、半導体装置の小型化を実現することができる。
【0094】
素子分離領域1bの面積縮小は、半導体層4b2の一部と抵抗素子13とを平面的に重ねることでも行うことができるが、本実施例1のように、半導体層4b2の全体を覆うようにして抵抗素子13を配置することにより、半導体層4b2の占有面積が抵抗素子13の占有面積で相殺されるため、素子分離領域1bの面積縮小に更に効果的である。
【0095】
本実施例1において、抵抗素子13の両端部のコンタクト部(13b,13c)は、図4及び図5に示すように、絶縁膜7上に配置され、半導体層4b2上には配置されていない。コンタクト部(13b,13c)が半導体層4b2上にないことで、コンタクト形成ダメージで絶縁膜8cが破壊し半導体層4b2と抵抗素子13とがショートするといった不具合を抑制することができる。
【0096】
本実施例1において、半導体層4b2と抵抗素子13との間の絶縁膜8cは、図14に示すように、高耐圧MISFET−QHのゲート絶縁膜として使用される絶縁膜8bと同一工程で形成されている。このように、高耐圧MISFET−QHのゲート絶縁膜形成工程と同一工程で絶縁膜8cを形成することにより、プロセスの簡略化を図ることができる。
【0097】
また、プロセスの簡略化は、低耐圧MISFET−QLのゲート絶縁膜として使用される絶縁膜9の形成工程(図15参照)と同一工程で絶縁膜8cを形成することでも行うことができるが、絶縁膜9は絶縁膜8bよりも膜厚が薄いため、半導体層4b2と抵抗素子13との絶縁性を考慮すると、本実施例1のように、高耐圧MISFET−QHのゲート絶縁膜形成工程と同一工程で絶縁膜8cを形成することが望ましい。
【0098】
また、高耐圧MISFET−QHのゲート絶縁膜形成工程と同一工程で厚い絶縁膜8cを形成することで、抵抗素子13に付加される寄生容量を低減することができる。
【0099】
本実施例1の製造では、図13に示すように、半導体層(4b1,4b2)上を例えばフォトレジスト膜からなるマスクM2で覆った状態で、半導体層(4a1,4a2)の主面に、半導体層の抵抗値を低減するための不純物e1や閾値調整用の不純物e1等をイオン注入し、半導体層4b2には、不純物e1のイオン注入を行っていない。このように、半導体層4b2に不純物1eをイオン注入しないことにより、半導体層4b2が空乏化し易くなるため、抵抗素子13から見た支持基板2の寄生容量を低減することができる。
【0100】
本実施例1の製造では、MISFETのエクステンション領域(半導体領域14)を形成する工程において、図18に示すように、抵抗素子13を例えばフォトレジスト膜からなるマスクM3で覆った状態で、半導体層4a1及び4a2に不純物(例えばAs)e2をイオン注入し、抵抗素子13には不純物e2のイオン注入を行っていない。また、MISFETのコンタクト領域(半導体領域16)を形成する工程において、図21に示すように、抵抗素子13を例えばフォトレジスト膜からなるマスクM4で覆った状態で、半導体層4a1及び4a2に不純物(例えばAs)e3をイオン注入し、半導体層4b2には、不純物e3のイオン注入を行っていない。
【0101】
ポリシリコン膜からなる抵抗素子13の上面には自然酸化膜等の絶縁膜が残存していることがあり、不純物のイオン注入にバラツキが出ることがある。従って、本実施例1のように、MISFETのソース領域及びドレイン領域を形成するための不純物イオン注入工程において、抵抗素子13に不純物をイオン注入しないことにより、抵抗素子13の抵抗値均一性向上を図ることができ、高精度の抵抗素子13を形成することができる。
【実施例2】
【0102】
図26は、本発明の実施例2である半導体装置に搭載された抵抗素子の概略構成を示す模式的平面図、
図27は、図26の抵抗素子の断面構造を示す図((a)は図26のc’−c’線に沿う模式的断面図、(b)は図26のd’−d’線に沿う模式的断面図)である。
【0103】
図26及び図27((a),(b))に示すように、半導体層4b2は、厚さ方向と交差する平面形状が長辺及び短辺を有する長方形で形成されており、本実施例2では抵抗素子13の平面サイズ(7[μm]×2[μm])よりも大きい平面サイズ、例えば7.6[μm]×2.6[μm]の長方形で形成されている。
【0104】
抵抗素子13は、抵抗素子13の長辺(又は短辺)が半導体層4b2の長辺(又は短辺)と同一の方向に沿って延在するように向きを揃えた状態で、半導体層4b2の一部と平面的に重なるように、換言すれば半導体層4b2の一部を覆うようにして配置されている。また、抵抗素子13は、抵抗素子13の長辺が半導体層4b2の長辺よりも内側に位置し、抵抗素子13の短辺が半導体層4b2の短辺よりも内側に位置するように配置されている。
【0105】
半導体層4b2の上面は、絶縁膜8cで覆われている。絶縁膜8cの上面は絶縁膜7の上面よりも高さが低くなっており、絶縁膜8cと絶縁膜7との高さの差(高低差)に起因する段差S2が半導体層4b2の外周縁に沿って形成されている。
【0106】
抵抗素子13は、その全体が半導体層4b2上(絶縁膜8c上)に配置されており、長辺方向及び短辺方向において段差S2を横切っていない。このような構成にすることにより、抵抗素子13の長辺方向及び短辺方向において段差S2の影響を受けないため、平坦な抵抗素子13を形成することができ、抵抗素子13の抵抗値均一性向上を図ることができる。
【実施例3】
【0107】
図28は、本発明の実施例3である半導体装置に搭載された抵抗素子の概略構成を示す模式的平面図、
図29は、図28の抵抗素子の断面構造を示す図((a)は図28のe’−e’線に沿う模式的断面図、(b)は図28のf’−f’線に沿う模式的断面図)である。
【0108】
図28及び図29((a),(b))に示すように、半導体層4b2は、厚さ方向と交差する平面形状が長辺及び短辺を有する長方形で形成されており、本実施例3では、抵抗素子13の平面サイズ(7[μm]×2[μm])に対して、長辺が短く、短辺が長い平面サイズ、例えば4.8[μm]×2.6[μm]の長方形で形成されている。
【0109】
抵抗素子13は、抵抗素子13の長辺(又は短辺)が半導体層4b2の長辺(又は短辺)と同一の方向に沿って延在するように向きを揃えた状態で、半導体層4b2の一部と平面的に重なるように、換言すれば半導体層4b2の一部を覆うようにして配置されている。また、抵抗素子13は、抵抗素子13の長辺が半導体層4b2の長辺よりも内側に位置し、抵抗素子13の短辺が半導体層4b2の短辺よりも外側に位置するように配置されている。
【0110】
半導体層4b2の上面は、絶縁膜8cで覆われている。絶縁膜8cの上面は絶縁膜7の上面よりも高さが低くなっており、絶縁膜8cと絶縁膜7との高さの差(高低差)に起因する段差S2が半導体層4b2の外周縁に沿って形成されている。
【0111】
抵抗素子13の本体部13aは、長辺方向において段差S2を横切り、半導体層4b2上(絶縁膜8c上)及び絶縁膜7上に亘って(跨って)配置され、短辺方向においては段差S2を横切っておらず、絶縁膜7上には配置されていない。
【0112】
抵抗素子13の各々のコンタクト部(13b,13c)は、絶縁膜7上に配置され、各々のコンタクト部のシリサイド層19も絶縁膜7上に配置されており、各々のコンタクト部のシリサイド層19は半導体層4b2上には配置されていない。
【0113】
抵抗素子13は、半導体層4b2の一部を覆うようにして半導体層4b2上(絶縁膜8c上)に配置されており、短辺方向において段差S2を横切っていない。このような構成にすることにより、抵抗素子13の短辺方向において段差S2の影響を受けないため、平坦な抵抗素子13を形成することができ、抵抗素子13の抵抗値均一性向上を図ることができる。
【0114】
また、抵抗素子13の両端部のコンタクト部(13b,13c)は、絶縁膜7上に配置され、半導体層4b2上には配置されていない。
【0115】
また、コンタクト部(13b,13c)が半導体層4b2上にないことで、コンタクト形成ダメージで絶縁膜8cが破壊し半導体層4b2と抵抗素子13とがショートするといった不具合を抑制することができる。
【実施例4】
【0116】
図30は、本発明の実施例4である半導体装置に搭載された抵抗素子の概略構成を示す模式的平面図、
図31は、図30の抵抗素子の断面構造を示す図((a)は図30のg’−g’線に沿う模式的断面図、(b)は図30のh’−h’線に沿う模式的断面図)である。
【0117】
図30及び図31((a),(b))に示すように、半導体層4b2は、厚さ方向と交差する平面形状が長辺及び短辺を有する長方形で形成されており、本実施例4では、抵抗素子13の平面サイズ(7[μm]×2[μm])に対して、長辺が短く、短辺が長い平面サイズ、例えば4.8[μm]×2.6[μm]の長方形で形成されている。
【0118】
抵抗素子13は、抵抗素子13の長辺(又は短辺)が半導体層4b2の長辺(又は短辺)と同一の方向に沿って延在するように向きを揃えた状態で、半導体層4b2の一部と平面的に重なるように、換言すれば半導体層4b2の一部を覆うようにして配置されている。また、抵抗素子13は、抵抗素子13の長辺が半導体層4b2の長辺よりも内側に位置し、抵抗素子13の短辺が半導体層4b2の短辺よりも外側に位置するように配置されている。
【0119】
抵抗素子13の本体部13aは、長辺方向及び短辺方向において段差S2を横切っておらず、半導体層4b2上に配置されている。抵抗素子13のコンタクト部(13b,13c)は、長辺方向において段差S2を横切り、半導体層4b2上(絶縁膜8c上)及び絶縁膜7上に亘って(跨って)配置されている。コンタクト部(13b,13c)のシリサイド層19においても、長辺方向において段差S2を横切り、半導体層4b2上(絶縁膜8c上)及び絶縁膜7上に亘って(跨って)配置されている。
【0120】
抵抗素子13は、主に本体部13aで抵抗値が設定される。従って、コンタクト部(13b,13c)が段差S2を横切り、本体部13aが段差S2を横切らないようにすることにより、抵抗素子13の長辺方向及び短辺方向において段差S2の影響を排除でき、抵抗素子13の抵抗値均一性向上を図ることができる。
【実施例5】
【0121】
図32は、本発明の実施例5である半導体装置に搭載された抵抗素子の概略構成を示す模式的平面図、
図33は、図32の抵抗素子の断面構造を示す図((a)は図32のi’−i’線に沿う模式的断面図、(b)は図32のj’−j’線に沿う模式的断面図)である。
【0122】
前述の実施例1〜4では、1つの抵抗素子13の下に1つの半導体層4b2を配置した例について説明したが、本実施例5では、図32及び図33に示すように、1つの抵抗素子13の下に小矩形の半導体層4b2を複数配置している。本実施例5では、平面が正方形の半導体層4b2を2列で複数配置している。
【0123】
このように、1つの抵抗素子13の下に、小矩形の半導体層4b2を複数配置することにより、半導体層の占有率を微細に制御することができる。
【0124】
また、1つの抵抗素子13の下に複数の半導体層4b2を配置することで、複数の抵抗素子13に対して段差S2の影響を平均化でき、複数の抵抗素子13のペア精度を向上させることができる。
【0125】
図34は、実施例5の変形例である抵抗素子の模式的平面図((a),(b),(c))である。小矩形の半導体層4b2は、図34(a)に示すように千鳥配列で複数配置してもよい。また、小矩形の半導体層4b2は、図34(b)に示すように、長方形で形成し、複数列で複数配置してもよい。また、小矩形の半導体層4b2は、図34(c)に示すように、長方形で形成し、一列で複数配置してもよい。
【実施例6】
【0126】
図35は、本発明の実施例6である半導体装置に搭載された抵抗素子の概略構成を示す模式的平面図である。
【0127】
図35に示すように、半導体基体1の主面の素子分離領域1bに、複数の半導体層4b2を行列状に配置し、その上に複数の抵抗素子13を配置するようにしてもよい。この場合、マスクの合わせズレを考慮する必要がない。
【実施例7】
【0128】
図36は、本発明の実施例7である半導体装置に搭載された抵抗素子の概略構成を示す模式的平面図、
図37は、図36の抵抗素子の断面構造を示す図((a)は図36のk’−k’線に沿う模式的断面図、(b)は図36のl’−l’線に沿う模式的断面図)である。
【0129】
前述の実施例1〜6では、半導体層4b2を電位固定しない例について説明したが、本実施例7では、半導体層4b2を電位固定する例について説明する。
【0130】
図36及び図37((a),(b))に示すように、抵抗素子13は、半導体層4b2の一部と平面的に重なるように配置されている。半導体層4b2の抵抗素子13と重ならない領域には、シリサイド層19が設けられている。このシリサイド19上には、層間絶縁膜20の表面からシリサイド層19に到達する接続孔22aが設けられており、この接続孔22aの内部には導電性プラグ24aが埋め込まれている。半導体層4b2は、シリサイド層19及び導電性プラグ24aを介して層間絶縁膜20上を延在する配線26aと電気的に接続されている。配線26aは、半導体層4b2を電源電位又は基準電位に電位固定するための配線である。
【0131】
このように、半導体層4b2を電位固定することにより、半導体層4b2をシールド層として使用することができ、半導体層4b2でノイズを吸収することができるため、抵抗素子13の抵抗値の変動を抑制することができ、抵抗素子13の抵抗値精度向上を図ることができる。
【実施例8】
【0132】
図38は、本発明の実施例8である半導体装置に搭載された抵抗素子の概略構成を示す模式的平面図、
図39は、図38の抵抗素子の断面構造を示す図((a)は図38のm’−m’線に沿う模式的断面図、(b)は図38のn’−n’線に沿う模式的断面図)である。
【0133】
前述の実施例1では、シリサイド層19を抵抗素子13のうち、導電性プラグ24と接続する領域に選択的に形成したが、本実施例8では、抵抗素子13の本体部13a上の全面にシリサイド層19を形成している。
【0134】
抵抗素子13に求められる抵抗値が小さい場合などは、本実施例のように、抵抗素子13の表面を全てシリサイド化してもよい。
【0135】
この場合、前述の実施例1の図23で示した絶縁膜17は省略することができる。従って、製造工程を簡略化することができる。
【0136】
また、本実施例の変形例として、前述の絶縁膜17を用いて、前述の実施例1で示したような抵抗素子13上に選択的にシリサイド層19を作り分けた抵抗素子と、本実施例8で示したような抵抗素子13上全てにシリサイド層19を形成した抵抗素子とを、混在させることも可能である。
【0137】
また、本実施例8の構成を、他の実施例2〜7と組み合わせて使用することも可能であり、同様にその効果を得ることが出来る。
【0138】
以上、本発明者によってなされた発明を、前記実施例に基づき具体的に説明したが、本発明は、前記実施例に限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは勿論である。
【符号の説明】
【0139】
1…半導体基体、1a…素子形成領域(活性領域)、1b…素子分離領域(非活性領域)、2…支持基板、3…絶縁膜、4…半導体層、4a1,4a2,4b1,4b2…半導体層、5…酸化シリコン膜、6…窒化シリコン膜、7…絶縁膜、
8,9…絶縁膜、10…ポリシリコン膜、11,12…ゲート電極、13…抵抗素子、14…n型半導体領域、15…サイドウォールスペーサ、16…n型半導体領域、17…絶縁膜、18…高融点金属膜、19…シリサイド層、
20…層間絶縁膜、21,22,22a…接続孔、23,24,24a…導電性プラグ、25,26,26a…配線、
30…半導体装置、31…内部回路形成部、32a…ロジック回路モジュール、32b…SRAM回路モジュール、32c…DPRAM回路モジュール、32d…SPRAM回路モジュール、32e…CROM回路モジュール、32f…アナログ回路モジュール、33…入出力セル形成部、34…電極パッド、
e1,e2,e3…不純物、M1,M2,M3,M4…マスク、
QH…高耐圧n型MISFET、QL…低耐圧n型MISFET。
【特許請求の範囲】
【請求項1】
第1の絶縁膜上に設けられた島状の半導体層と、
前記第1の絶縁膜上に前記半導体層を囲むようにして設けられた第2の絶縁膜と、
前記第1の絶縁膜上に前記半導体層の上面と平面的に重なるようにして設けられた抵抗素子とを有することを特徴とする半導体装置。
【請求項1】
第1の絶縁膜上に設けられた島状の半導体層と、
前記第1の絶縁膜上に前記半導体層を囲むようにして設けられた第2の絶縁膜と、
前記第1の絶縁膜上に前記半導体層の上面と平面的に重なるようにして設けられた抵抗素子とを有することを特徴とする半導体装置。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21】
【図22】
【図23】
【図24】
【図25】
【図26】
【図27】
【図28】
【図29】
【図30】
【図31】
【図32】
【図33】
【図34】
【図35】
【図36】
【図37】
【図38】
【図39】
【図40】
【図41】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21】
【図22】
【図23】
【図24】
【図25】
【図26】
【図27】
【図28】
【図29】
【図30】
【図31】
【図32】
【図33】
【図34】
【図35】
【図36】
【図37】
【図38】
【図39】
【図40】
【図41】
【公開番号】特開2012−186491(P2012−186491A)
【公開日】平成24年9月27日(2012.9.27)
【国際特許分類】
【出願番号】特願2012−106103(P2012−106103)
【出願日】平成24年5月7日(2012.5.7)
【分割の表示】特願2006−81202(P2006−81202)の分割
【原出願日】平成18年3月23日(2006.3.23)
【出願人】(302062931)ルネサスエレクトロニクス株式会社 (8,021)
【Fターム(参考)】
【公開日】平成24年9月27日(2012.9.27)
【国際特許分類】
【出願日】平成24年5月7日(2012.5.7)
【分割の表示】特願2006−81202(P2006−81202)の分割
【原出願日】平成18年3月23日(2006.3.23)
【出願人】(302062931)ルネサスエレクトロニクス株式会社 (8,021)
【Fターム(参考)】
[ Back to top ]