薄膜トランジスタアレイ、表示装置、およびそれらの製造方法
【課題】本発明は、開口率を大きくする必要がなく、印刷に適し、複数画素を用いずに面積階調できる薄膜トランジスタアレイ、表示装置、および薄膜トランジスタアレイの製造方法を提供する。
【解決手段】画素の有効領域の幅をＡ、画素の有効領域のネガパターンの幅をＢとしたとき、幅Ｂが幅Ａよりも大きな薄膜トランジスタとする。あるいは、対向電極と画素電極の距離をＣとしたとき、距離Ｃが幅Ｂの４分の１以上Ｂ以下である表示装置とする。
【解決手段】画素の有効領域の幅をＡ、画素の有効領域のネガパターンの幅をＢとしたとき、幅Ｂが幅Ａよりも大きな薄膜トランジスタとする。あるいは、対向電極と画素電極の距離をＣとしたとき、距離Ｃが幅Ｂの４分の１以上Ｂ以下である表示装置とする。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、薄膜トランジスタアレイ、表示装置、およびそれらの製造方法に関する。
【背景技術】
【０００２】
半導体自体を基板としたトランジスタや集積回路技術を基礎として、ガラス基板上にアモルファスシリコン（ａ-Ｓｉ）やポリシリコン（ｐｏｌｙ-Ｓｉ）の薄膜トランジスタ（Thin Film Transistor：ＴＦＴ）が製造され、液晶ディスプレイや電子ペーパーなどに応用されている（例えば、非特許文献１参照。）。ＴＦＴとしては、例えば図３３のようなものが用いられている。ここでＴＦＴはスイッチの役割を果たしており、ゲート配線２’に与えられた選択電圧によってＴＦＴをオンにした時に、ソース配線４’に与えられた信号電圧をドレイン電極５に接続された画素電極５’に書き込む。書き込まれた電圧は、画素電極５’／ゲート絶縁膜３／キャパシタ電極１０によって構成される蓄積キャパシタに保持される。ＴＦＴアレイの場合、ソースとドレインの働きは書き込む電圧の極性によって変わるため、動作で名称を決められない。そこで、便宜的に一方をソース、他方をドレインと、呼び方を統一しておく。本発明では、配線に接続されている方をソース、画素電極に接続されている方をドレインと呼ぶ。
【０００３】
近年、有機半導体や酸化物半導体が登場し、２００℃以下の低温でＴＦＴを作製できることが示され、プラスチック基板を用いたフレキシブルディスプレイへの期待が高まっている。フレキシブルという特長以外に、軽量、壊れにくい、薄型化できるというメリットも期待されている。また、印刷によってＴＦＴを形成することにより、安価で大面積なディスプレイが期待されている。
【０００４】
ところで、表示のコントラストを高めるため、通常は図３２のように画素電極をなるべく画素単位いっぱいに形成し、画素の有効領域が画素単位に占める割合（開口率）を大きくする。なぜなら、通常は画素の有効部分のみに表示が行われると考えられてきたからである。液晶ディスプレイや有機ＥＬ等の発光型表示装置では、非表示部の存在は輝度やコントラストの多少の低下で済むが、電気泳動ディスプレイのような反射型表示装置では、コントラストの大幅な低下をもたらす。なぜならば、非表示部からの反射光の影響が、表示部からの反射光に比べて無視できないからである。そのため反射型表示装置用の薄膜トランジスタでは、開口率を大きくするために、薄膜トランジスタの画素電極上に開口を有する層間絶縁膜４０を設け、その上に画素電極５’に接続された上部画素電極４１を設けることが行われてきた。
【０００５】
しかし、画素電極５’上に開口を有する層間絶縁膜４０や、上部画素電極４１を設けることは、工程の複雑化、歩留まりの低下をもたらす。また、画素電極５’や上部画素電極４１を印刷で形成する場合、画素電極５’または上部画素電極４１の有効領域を大きく、そのネガパターンである画素電極５’間または上部画素電極４１間を小さくすると、隣接する画素電極５’間または上部画素電極４１間の短絡や、画素電極５’とソース配線４’との短絡が多くなるという問題があった。
【０００６】
また、階調表示を行う場合、液晶表示装置では振幅や駆動時間で階調を行うか、あるいは複数画素を用いた面積階調が行われる。電気泳動表示装置でも同様に、振幅や駆動時間で明度階調を行うか、複数画素を用いた面積階調が可能である。しかし振幅による明度階調はデータによって電圧を変える必要があり、駆動装置が複雑で高価になるという問題があった。また、複数画素を用いた面積階調は、細かい画素を用いる必要があり、作製が難しくなるという問題があった。
【先行技術文献】
【非特許文献】
【０００７】
【非特許文献１】松本正一編著：「液晶ディスプレイ技術−アクティブマトリクスＬＣＤ−」産業図書。
【発明の概要】
【発明が解決しようとする課題】
【０００８】
本発明は、かかる従来技術の状況に鑑みてなされたもので、開口率を大きくする必要がなく、印刷に適し、複数画素を用いずに面積階調できる薄膜トランジスタアレイ、表示装置、およびそれらの製造方法を提供することを課題とする。
【課題を解決するための手段】
【０００９】
上記課題を解決するため、請求項１の発明は、絶縁基板上に、ゲート電極と、ゲート絶縁膜と、ソース電極と、画素電極に接続されたドレイン電極と、ソース・ドレイン間に形成された半導体層を少なくとも有する薄膜トランジスタを、複数のゲート電極がゲート配線に、複数のソース電極がソース配線に接続された状態でマトリクス状に配置した薄膜トランジスタアレイであって、該画素電極が幅Ａを主体とするパターンであり、該画素電極のネガパターンが幅Ｂを主体とするパターンであり、幅Ａが幅Ｂ以下であることを特徴とする薄膜トランジスタアレイである。
【００１０】
請求項２の発明は、絶縁基板上に、ゲート電極と、ゲート絶縁膜と、ソース電極と、画素電極に接続されたドレイン電極と、ソース・ドレイン間に形成された半導体層と、少なくとも半導体層を覆う絶縁層を有する薄膜トランジスタを、複数のゲート電極がゲート配線に、複数のソース電極がソース配線に接続された状態でマトリクス状に配置した薄膜トランジスタアレイであって、該画素の有効領域が画素電極の形状から絶縁層の形状を差し引いた部分であり、該有効領域が幅Ａを主体とするパターンであり、該有効領域のネガパターンが幅Ｂを主体とするパターンであり、幅Ａが幅Ｂ以下であることを特徴とする薄膜トランジスタアレイである。
【００１１】
請求項３の発明は、前記半導体層が、有機半導体または酸化物半導体であることを特徴とする請求項１又は２に記載の薄膜トランジスタアレイである。
【００１２】
請求項４の発明は、請求項１ないし３のいずれかに記載の薄膜トランジスタアレイの画素電極と、対向電極との間に、表示媒体を有することを特徴とする表示装置である。
【００１３】
請求項５の発明は、絶縁基板上に、ゲート電極と、ゲート絶縁膜と、ソース電極と、画素電極に接続されたドレイン電極と、ソース・ドレイン間に形成された半導体層を少なくとも有する薄膜トランジスタを、複数のゲート電極がゲート配線に、複数のソース電極がソース配線に接続された状態でマトリクス状に配置した薄膜トランジスタアレイの画素電極と、対向電極との間に、表示媒体を有することを特徴とする表示装置であって、該画素電極のネガパターンまたは該画素の有効領域のネガパターンが幅Ｂを主体とするパターンであり、前記対向電極と、前記薄膜トランジスタアレイの画素電極または画素の有効領域との距離Ｃが、幅Ｂの４分の１以上幅Ｂ以下であることを特徴とする表示装置である。
【００１４】
請求項６の発明は、前記表示媒体が、電気泳動体であることを特徴とする請求項４又は５に記載の表示装置である。
【００１５】
請求項７の発明は、絶縁基板上にゲート配線およびそれに接続されたゲート電極を形成する工程と、ゲート絶縁膜を形成する工程と、ソース配線およびそれに接続されたソース電極と、ドレイン電極およびそれに接続された画素電極を形成する工程と、ソース・ドレイン間に半導体層を形成する工程と、を少なくとも有することを特徴とする薄膜トランジスタアレイの製造方法であって、該ソース配線およびそれに接続されたソース電極とドレイン電極およびそれに接続された画素電極を形成する工程が、画素電極が幅Ａを主体とするパターンであり、画素電極のネガパターンが幅Ｂを主体とするパターンであり、幅Ａが幅Ｂ以下であるように行われることを特徴とする薄膜トランジスタアレイの製造方法である。
【００１６】
請求項８の発明は、絶縁基板上にゲート配線およびそれに接続されたゲート電極を形成する工程と、ゲート絶縁膜を形成する工程と、ソース配線およびそれに接続されたソース電極と、ドレイン電極およびそれに接続された画素電極を形成する工程と、ソース・ドレイン間に半導体層を形成する工程と、少なくとも半導体層を覆う絶縁層を形成する工程と、を少なくとも有することを特徴とする薄膜トランジスタアレイの製造方法であって、該少なくとも半導体層を覆う絶縁層を形成する工程が、画素の有効領域が幅Ａを主体とするパターンであり、画素の有効領域のネガパターンが幅Ｂを主体とするパターンであり、幅Ａが幅Ｂ以下であるように行われることを特徴とする薄膜トランジスタアレイの製造方法である。
【００１７】
請求項９の発明は、請求項７又は８に記載の製造工程の後、さらに対向電極を有する別基板との間に表示媒体を挟みこむ工程を少なくとも有する表示装置の製造方法である。
【００１８】
請求項１０の発明は、絶縁基板上にゲート配線およびそれに接続されたゲート電極を形成する工程と、ゲート絶縁膜を形成する工程と、ソース配線およびそれに接続されたソース電極と、ドレイン電極およびそれに接続された画素電極を形成する工程と、ソース・ドレイン間に半導体層を形成する工程と、対向電極を有する別基板との間に表示媒体を挟みこむ工程と、を少なくとも有する表示装置の製造方法であって、該対向電極を有する別基板との間に表示媒体を挟みこむ工程が、画素の有効領域のネガパターンが幅Ｂを主体とするパターンであり、対向電極と画素の有効領域との距離Ｃが幅Ｂの４分の１以上Ｂ以下であるように行われることを特徴とする表示装置の製造方法である。
【００１９】
請求項１１の発明は、前記ソース配線およびそれに接続されたソース電極と、ドレイン電極およびそれに接続された画素電極を形成する工程が、印刷法であることを特徴とする請求項９又は１０に記載の表示装置の製造方法である。
【００２０】
請求項１２の発明は、前記半導体層を形成する工程が、印刷法であることを特徴とする請求項９ないし１１のいずれかに記載の表示装置の製造方法である。
【００２１】
請求項１３の発明は、前記半導体層を覆う絶縁層を形成する工程が、印刷法であることを特徴とする請求項９ないし１２のいずれかに記載の表示装置の製造方法である。
【発明の効果】
【００２２】
上記請求項１ないし６の発明によれば、開口率を大きくすることなく、複数画素を用いずに面積階調できる薄膜トランジスタアレイおよび画像表示装置を提供できる。開口率が小さくてよいことにより、画素に開口を有する層間絶縁膜４０や、上部画素電極４１が必須ではなくなる。また、請求項７ないし１３の製造方法によれば、複数画素を用いずに面積階調できる薄膜トランジスタアレイおよび画像表示装置を製造することができる。
【００２３】
以上の説明から理解できるように、本発明には、以下の効果がある。１つには、開口率を大きくすることによって生じていた、隣の画素との短絡を防止でき、パターンを印刷法で容易に製造できる。もう１つには、電極面積が小さいことにより、電極材料の使用量を削減することができる。さらには、複数画像を用いなくても面積階調を行うことができ、多階調表示を容易に実現できる。
【図面の簡単な説明】
【００２４】
【図１】本発明の薄膜トランジスタアレイの一例を示す平面図である。
【図２】本発明の薄膜トランジスタアレイの他の例を示す平面図である。
【図３】本発明の薄膜トランジスタアレイの他の例を示す平面図である。
【図４】本発明の薄膜トランジスタアレイの他の例を示す平面図である。
【図５】本発明の薄膜トランジスタアレイの他の例を示す平面図である。
【図６】本発明の画像表示装置の一例を示す断面図である。
【図７】本発明の画像表示装置の他の例を示す断面図である。
【図８】本発明の薄膜トランジスタアレイおよび表示装置の製造工程、薄膜トランジスタアレイおよび表示装置の一例を示す平面図およびＡ−Ａ’断面図である。
【図９】本発明の薄膜トランジスタアレイおよび表示装置の製造工程、薄膜トランジスタアレイおよび表示装置の一例を示す平面図およびＢ−Ｂ’断面図である。
【図１０】本発明の薄膜トランジスタアレイおよび表示装置の製造工程、薄膜トランジスタアレイおよび表示装置の一例を示す平面図およびＣ−Ｃ’断面図である。
【図１１】本発明の薄膜トランジスタアレイおよび表示装置の製造工程、薄膜トランジスタアレイおよび表示装置の一例を示す平面図およびＤ−Ｄ’断面図である。
【図１２】本発明の薄膜トランジスタアレイおよび表示装置の製造工程、薄膜トランジスタアレイおよび表示装置の一例を示す平面図およびＥ−Ｅ’断面図である。
【図１３】本発明の薄膜トランジスタアレイおよび表示装置の製造工程、薄膜トランジスタアレイおよび表示装置の一例を示す平面図およびＦ−Ｆ’断面図である。
【図１４】本発明の薄膜トランジスタアレイおよび表示装置の製造工程、薄膜トランジスタアレイおよび表示装置の一例を示す平面図およびＧ−Ｇ’断面図である。
【図１５】本発明の薄膜トランジスタアレイおよび表示装置の製造工程、薄膜トランジスタアレイおよび表示装置の一例を示す平面図およびＨ−Ｈ’断面図である。
【図１６】本発明の薄膜トランジスタアレイおよび表示装置の製造工程、薄膜トランジスタアレイおよび表示装置の一例を示す平面図およびＩ−Ｉ’断面図である。
【図１７】本発明の薄膜トランジスタアレイおよび表示装置の製造工程、薄膜トランジスタアレイおよび表示装置の一例を示す平面図およびＪ−Ｊ’断面図である。
【図１８】本発明の薄膜トランジスタアレイの製造工程の一例を示す図である。
【図１９】本発明の薄膜トランジスタアレイの製造工程の他の例を示す図である。
【図２０】本発明の薄膜トランジスタアレイの製造工程の一例を示す図である。
【図２１】本発明の薄膜トランジスタアレイの製造工程の一例を示す図である。
【図２２】本発明の薄膜トランジスタアレイを用いた表示装置の表示状態を示す平面図および断面図である。
【図２３】無限平面と半無限平面の間の電気力線を示す断面図および電界強度分布を示すグラフである。
【図２４】本発明の対向電極と画素の有効領域との間の電気力線を示す断面図および電界強度分布を示すグラフである。
【図２５】本発明の対向電極と画素の有効領域との間の電気力線を示す断面図および電界強度分布を示すグラフである。
【図２６】本発明の対向電極と画素の有効領域との間の電気力線を示す断面図および電界強度分布を示すグラフである。
【図２７】本発明の薄膜トランジスタアレイを用いた表示装置の駆動時間と明度の関係の一例を示す説明図である。
【図２８】本発明の対向電極と画素の有効領域との間の電気力線を示す断面図および電界強度分布を示すグラフである。
【図２９】本発明の薄膜トランジスタアレイを用いた表示装置の駆動時間と明度の関係の一例を示す説明図である。
【図３０】従来の対向電極と画素電極の間の電気力線を示す断面図および電界強度分布を示すグラフである。
【図３１】従来の薄膜トランジスタアレイを用いた表示装置の駆動時間と明度の関係の一例を示す説明図である。
【図３２】従来の薄膜トランジスタアレイの一例を示す平面図である。
【図３３】従来の薄膜トランジスタアレイおよび表示装置の製造工程、薄膜トランジスタアレイおよび表示装置の一例を示す平面図およびＫ−Ｋ’断面図である。
【発明を実施するための形態】
【００２５】
本発明の実施の形態について、以下に図面を使用して詳細に説明する。なお、以下に使用する図面では、説明を判り易くするために縮尺は正確には描かれていない。
【００２６】
本発明の実施形態に係わる薄膜トランジスタアレイの例を、図１〜図５に示す。これらは、薄膜トランジスタアレイの１画素およびその周囲の画素の有効領域８を示す平面配置図を示している。図１〜図５に示すように本発明の実施形態に係わる薄膜トランジスタアレイは、画素の有効領域が幅Ａを主体とするパターンであり、該画素の有効領域のネガパターン９が幅Ｂを主体とするパターンであり、幅Ａが幅Ｂ以下である。図１（ａ）は、縦・横両方について、画素の有効領域８の幅がＡであり、画素の有効領域のネガパターン９の幅がＢであり、幅Ａが幅Ｂ以下である。図１（ｂ）は、横方向のみについて、画素の有効領域８の幅がＡであり、画素の有効領域のネガパターン９の幅がＢであり、幅Ａが幅Ｂ以下である。図２〜図５の（ａ）は、横方向について、画素の有効領域８の幅がＡであり、縦・横両方について、画素の有効領域のネガパターン９の幅がＢであり、幅Ａが幅Ｂ以下である。図２〜図５の（ｂ）は、横方向のみについて、画素の有効領域８の幅がＡであり、画素の有効領域のネガパターン９の幅がＢであり、幅Ａが幅Ｂ以下である。なお、図１〜図５において、縦と横の関係は逆でもよい。また、本発明の実施形態に係わる薄膜トランジスタアレイは、画素の有効領域８が幅Ａを主体とするパターンであり、該画素の有効領域のネガパターン９が幅Ｂを主体とするパターンであり、幅Ａが幅Ｂ以下であれば、図１〜図５に限定されるものではない。
【００２７】
図１の具体例を、図８（ｃ）、図１３（ｄ）に示す。これらの薄膜トランジスタアレイは、絶縁基板１上に、ゲート電極２と、ゲート絶縁膜３と、ソース電極４と、画素電極５’に接続されたドレイン電極５と、ソース・ドレイン間に形成された半導体層６を少なくとも有する薄膜トランジスタを、複数のゲート電極２がゲート配線２’に、複数のソース電極４がソース配線４’に接続された状態でマトリクス状に配置した薄膜トランジスタアレイである。そして図８（ｃ）は、画素電極５’が、図１の画素の有効領域８の形状に等しい。図１３（ｄ）は、さらに少なくとも半導体層６を覆う絶縁層７を有し、画素電極５’から絶縁層７を差し引いた部分の形状が、図１の画素の有効領域８の形状に等しい。
【００２８】
図８（ｃ）の製造方法を、図８（ａ）〜（ｃ）に示す。絶縁基板１上に、ゲート電極２およびゲート配線２’、キャパシタ電極１０およびキャパシタ配線１０’を形成し（図８（ａ））、全面にゲート絶縁膜３を形成し、ソース電極４およびソース配線４’、ドレイン電極５および画素電極５’を形成する（図８（ｂ））。その際、画素電極５’のみが厚くなるように形成する。そして半導体層６を形成する（図８（ｃ））。絶縁基板１としては、ガラスなどの無機物や、ポリエチレンテレフタレート（ＰＥＴ）、ポリエチレンナフタレート（ＰＥＮ）、ポリエーテルスルホン（ＰＥＳ）、ポリカーボネート、ポリイミド、ポリエーテルイミド、ポリスチレン、ポリ塩化ビニル、ポリエチレン、ポリプロピレン、ナイロン、エポキシなどの有機物を用いることができる。ゲート電極２、ゲート配線２’、キャパシタ電極１０、キャパシタ配線１０’としては、Ａｌ、Ａｇ、Ｃｕ、Ｃｒ、Ｎｉ、Ｍｏ、Ａｕ、Ｐｔ等の金属や、ＩＴＯ等の導電性酸化物、カーボン、導電性高分子等を用いることができる。製法としては、インクを印刷・焼成してもよいし、全面成膜後にフォトリソ・エッチング・レジスト剥離によって形成してもよい。あるいは、全面成膜後にレジスト印刷・エッチング・レジスト剥離によって形成してもよい。ゲート絶縁膜３としては、ＳｉＯ２、ＳｉＯＮ、ＳｉＮ等の無機物や、ポリビニルフェノール（ＰＶＰ）、エポキシ等の有機物を用いることができる。製法としては、スパッタ、ＣＶＤ等の真空成膜や、溶液の塗布・焼成によって得られる。ソース電極４、ソース配線４’、ドレイン電極５、画素電極５’としては、Ａｇ、Ｃｕ、Ｃｒ、Ｎｉ、Ｍｏ、Ａｕ、Ｐｔ、Ａｌ等の金属や、ＩＴＯ等の導電性酸化物、カーボン、導電性高分子等を用いることができる。製法としては、全面成膜後にフォトリソ・エッチング・レジスト剥離によって形成してもよいが、インクを印刷・焼成して得ることが望ましい。印刷方法としては、スクリーン印刷や、グラビア印刷が好適である。図１８に、ゲート絶縁膜３上にスクリーン印刷でソース電極４、ソース配線４’、ドレイン電極５、画素電極５’を印刷する様子を示す。ただし、スキージとインクは図示していない。また、図１８において、２１はスクリーン版、２０はサンプルを示している。スクリーン印刷では、幅広パターンが幅狭パターンより厚くなる性質があるため、画素電極５’を、ソース電極４、ソース配線４’、ドレイン電極５よりも厚くすることができる。グラビア印刷では、版の画素電極５’部分をソース電極４、ソース配線４’、ドレイン電極５よりも深くすることにより、画素電極５’を厚くすることができる。
【００２９】
半導体層６としては、ポリチオフェン系、アセン系、アリルアミン系などの有機半導体や、Ｉｎ２Ｏ３系、Ｇａ２Ｏ３系、ＺｎＯ系、ＳｎＯ２系、ＩｎＧａＺｎＯ系、ＩｎＧａＳｎＯ系、ＩｎＳｎＺｎＯ系などの酸化物半導体を用いることができる。製法としては、溶液をインクジェットまたはディスペンサ（図２０）、凸版印刷等で印刷・焼成する方法が好適である。
【００３０】
図１３（ｄ）の製造方法を、図１３（ａ）〜（ｄ）に示す。絶縁基板１上に、ゲート電極２およびゲート配線２’、キャパシタ電極１０およびキャパシタ配線１０’を形成し（図１３（ａ））、全面にゲート絶縁膜３を形成し、ソース電極４およびソース配線４’、ドレイン電極５および画素電極５’を形成する（図１３（ｂ））。そして半導体層６を形成し（図１３（ｃ））、さらに、少なくとも半導体層６を覆う絶縁層７を形成する（図１３（ｄ））。絶縁層７は、ソース電極４およびソース配線４’、ドレイン電極５をも覆うことが望ましい。また、画素電極５’の一部を覆ってもよい。画素電極５’の一部を覆った場合、画素の有効領域８は、画素電極５’から絶縁層７を除いた部分になる。
【００３１】
絶縁基板１としては、ガラスなどの無機物や、ポリエチレンテレフタレート（ＰＥＴ）、ポリエチレンナフタレート（ＰＥＮ）、ポリエーテルスルホン（ＰＥＳ）、ポリカーボネート、ポリイミド（ＰＩ）、ポリエーテルイミド（ＰＥＩ）、ポリスチレン（ＰＳ）、ポリ塩化ビニル（ＰＶＣ）、ポリエチレン（ＰＥ）、ポリプロピレン（ＰＰ）、ナイロン（Ｎｙ）、エポキシなどの有機物を用いることができる。ゲート電極２、ゲート配線２’、キャパシタ電極１０、キャパシタ配線１０’としては、Ａｌ、Ａｇ、Ｃｕ、Ｃｒ、Ｎｉ、Ｍｏ、Ａｕ、Ｐｔ等の金属や、ＩＴＯ等の導電性酸化物、カーボン、導電性高分子等を用いることができる。製法としては、インクを印刷・焼成してもよいし、全面成膜後にフォトリソ・エッチング・レジスト剥離によって形成してもよい。あるいは、全面成膜後にレジスト印刷・エッチング・レジスト剥離によって形成してもよい。ゲート絶縁膜３としては、ＳｉＯ２、ＳｉＯＮ、ＳｉＮ等の無機物や、ポリビニルフェノール（ＰＶＰ）、エポキシ等の有機物を用いることができる。製法としては、スパッタ、ＣＶＤ等の真空成膜や、溶液の塗布・焼成によって得られる。ソース電極４、ソース配線４’、ドレイン電極５、画素電極５’としては、Ａｇ、Ｃｕ、Ｃｒ、Ｎｉ、Ｍｏ、Ａｕ、Ｐｔ、Ａｌ等の金属や、ＩＴＯ等の導電性酸化物、カーボン、導電性高分子等を用いることができる。製法としては、全面成膜後にフォトリソ・エッチング・レジスト剥離によって形成してもよいが、インクを印刷・焼成して得ることが望ましい。印刷方法としては、スクリーン印刷、グラビア印刷、凸版印刷、オフセット印刷等が好適である。特にグラビア印刷、凸版印刷、オフセット印刷は、２０μｍ以下のパターンを再現性よく形成することができる。図１９に、ゲート絶縁膜３上にグラビア印刷、凸版印刷、またはオフセット印刷でソース電極４、ソース配線４’、ドレイン電極５、画素電極５’を印刷する様子を示す。ロールはグラビア版２２、凸版２３、またはブランケット２４である。ブランケット２４は、オフセット印刷においてパターンを一旦載せてから基材に転写する媒体である。
【００３２】
半導体層６としては、ポリチオフェン系、アセン系、アリルアミン系などの有機半導体や、Ｉｎ２Ｏ３系、Ｇａ２Ｏ３系、ＺｎＯ系、ＳｎＯ２系、ＩｎＧａＺｎＯ系、ＩｎＧａＳｎＯ系、ＩｎＳｎＺｎＯ系などの酸化物半導体を用いることができる。製法としては、溶液をインクジェット、ディスペンサ、凸版印刷等で印刷・焼成する方法が好適である。図２０に、ソース電極４とドレイン電極５をまたぐように半導体をインクジェットヘッド２５によるインクジェット印刷、またはディスペンスノズル２６を用いてディスペンスする様子を示す。図２０において、２７はインク液滴を示している。
【００３３】
少なくとも半導体層６を覆う絶縁層７としては、フッ素樹脂などの有機物や、ＳｉＯ２、ＳｉＮ、ＳｉＯＮ等の無機物、あるいはそれらの混合物、積層物などを使用することができる。製法としては、全面に成膜後、フォトリソ・エッチング・レジスト除去による方法も可能であるが、溶液をスクリーン印刷等の方法で印刷・焼成する方法がより好適である。図２１に、少なくとも半導体層６を覆うように絶縁層７をスクリーン印刷する様子を示す。ただし、スキージとインクは図示していない。
【００３４】
図２の具体例を、図９（ｃ）、図１４（ｄ）に示す。これらの薄膜トランジスタアレイは、絶縁基板１上に、ゲート電極２と、ゲート絶縁膜３と、ソース電極４と、画素電極５’に接続されたドレイン電極５と、ソース・ドレイン間に形成された半導体層６を少なくとも有する薄膜トランジスタを、複数のゲート電極２がゲート配線２’に、複数のソース電極４がソース配線４’に接続された状態でマトリクス状に配置した薄膜トランジスタアレイである。そして図９（ｃ）は、画素電極５’が、図２の画素の有効領域８の形状に等しい。図１４（ｄ）は、さらに少なくとも半導体層６を覆う絶縁層７を有し、画素電極５’から絶縁層７を差し引いた部分の形状が、図２の画素の有効領域８の形状に等しい。
【００３５】
図９（ｃ）の製造方法を、図９（ａ）〜（ｃ）に示す。絶縁基板１上に、ゲート電極２およびゲート配線２’、キャパシタ電極１０およびキャパシタ配線１０’を形成し（図９（ａ））、全面にゲート絶縁膜３を形成し、ソース電極４およびソース配線４’、ドレイン電極５および画素電極５’を形成する（図９（ｂ））。その際、画素電極５’のみが厚くなるように形成する。そして半導体層６を形成する（図９（ｃ））。絶縁基板１としては、ガラスなどの無機物や、ポリエチレンテレフタレート（ＰＥＴ）、ポリエチレンナフタレート（ＰＥＮ）、ポリエーテルスルホン（ＰＥＳ）、ポリカーボネート、ポリイミド、ポリエーテルイミド、ポリスチレン、ポリ塩化ビニル、ポリエチレン、ポリプロピレン、ナイロン、エポキシなどの有機物を用いることができる。ゲート電極２、ゲート配線２’、キャパシタ電極１０、キャパシタ配線１０’としては、Ａｌ、Ａｇ、Ｃｕ、Ｃｒ、Ｎｉ、Ｍｏ、Ａｕ、Ｐｔ等の金属や、ＩＴＯ等の導電性酸化物、カーボン、導電性高分子等を用いることができる。製法としては、インクを印刷・焼成してもよいし、全面成膜後にフォトリソ・エッチング・レジスト剥離によって形成してもよい。あるいは、全面成膜後にレジスト印刷・エッチング・レジスト剥離によって形成してもよい。ゲート絶縁膜３としては、ＳｉＯ２、ＳｉＯＮ、ＳｉＮ等の無機物や、ポリビニルフェノール（ＰＶＰ）、エポキシ等の有機物を用いることができる。製法としては、スパッタ、ＣＶＤ等の真空成膜や、溶液の塗布・焼成によって得られる。ソース電極４、ソース配線４’、ドレイン電極５、画素電極５’としては、Ａｇ、Ｃｕ、Ｃｒ、Ｎｉ、Ｍｏ、Ａｕ、Ｐｔ、Ａｌ等の金属や、ＩＴＯ等の導電性酸化物、カーボン、導電性高分子等を用いることができる。製法としては、全面成膜後にフォトリソ・エッチング・レジスト剥離によって形成してもよいが、インクを印刷・焼成して得ることが望ましい。印刷方法としては、スクリーン印刷（図１８）や、グラビア印刷が好適である。スクリーン印刷では、幅広パターンが幅狭パターンより厚くなる性質があるため、画素電極５’を、ソース電極４、ソース配線４’、ドレイン電極５よりも厚くすることができる。グラビア印刷では、版の画素電極５’部分をソース電極４、ソース配線４’、ドレイン電極５よりも深くすることにより、画素電極５’を厚くすることができる。半導体層６としては、ポリチオフェン系、アセン系、アリルアミン系などの有機半導体や、Ｉｎ２Ｏ３系、Ｇａ２Ｏ３系、ＺｎＯ系、ＳｎＯ２系、ＩｎＧａＺｎＯ系、ＩｎＧａＳｎＯ系、ＩｎＳｎＺｎＯ系などの酸化物半導体を用いることができる。製法としては、溶液をインクジェットまたはディスペンサ（図２０）、凸版印刷等で印刷・焼成する方法が好適である。
【００３６】
図１４（ｄ）の製造方法を、図１４（ａ）〜（ｄ）に示す。絶縁基板１上に、ゲート電極２およびゲート配線２’、キャパシタ電極１０およびキャパシタ配線１０’を形成し（図１４（ａ））、全面にゲート絶縁膜３を形成し、ソース電極４およびソース配線４’、ドレイン電極５および画素電極５’を形成する（図１４（ｂ））。そして半導体層６を形成し（図１４（ｃ））、さらに、少なくとも半導体層６を覆う絶縁層７を形成する（図１４（ｄ））。絶縁層７は、ソース電極４およびソース配線４’、ドレイン電極５をも覆うことが望ましい。また、画素電極５’の一部を覆ってもよい。画素電極５’の一部を覆った場合、画素の有効領域８は、画素電極５’から絶縁層７を除いた部分になる。
【００３７】
絶縁基板１としては、ガラスなどの無機物や、ポリエチレンテレフタレート（ＰＥＴ）、ポリエチレンナフタレート（ＰＥＮ）、ポリエーテルスルホン（ＰＥＳ）、ポリカーボネート、ポリイミド（ＰＩ）、ポリエーテルイミド（ＰＥＩ）、ポリスチレン（ＰＳ）、ポリ塩化ビニル（ＰＶＣ）、ポリエチレン（ＰＥ）、ポリプロピレン（ＰＰ）、ナイロン（Ｎｙ）、エポキシなどの有機物を用いることができる。ゲート電極２、ゲート配線２’、キャパシタ電極１０、キャパシタ配線１０’としては、Ａｌ、Ａｇ、Ｃｕ、Ｃｒ、Ｎｉ、Ｍｏ、Ａｕ、Ｐｔ等の金属や、ＩＴＯ等の導電性酸化物、カーボン、導電性高分子等を用いることができる。製法としては、インクを印刷・焼成してもよいし、全面成膜後にフォトリソ・エッチング・レジスト剥離によって形成してもよい。あるいは、全面成膜後にレジスト印刷・エッチング・レジスト剥離によって形成してもよい。ゲート絶縁膜３としては、ＳｉＯ２、ＳｉＯＮ、ＳｉＮ等の無機物や、ポリビニルフェノール（ＰＶＰ）、エポキシ等の有機物を用いることができる。製法としては、スパッタ、ＣＶＤ等の真空成膜や、溶液の塗布・焼成によって得られる。ソース電極４、ソース配線４’、ドレイン電極５、画素電極５’としては、Ａｇ、Ｃｕ、Ｃｒ、Ｎｉ、Ｍｏ、Ａｕ、Ｐｔ、Ａｌ等の金属や、ＩＴＯ等の導電性酸化物、カーボン、導電性高分子等を用いることができる。製法としては、全面成膜後にフォトリソ・エッチング・レジスト剥離によって形成してもよいが、インクを印刷・焼成して得ることが望ましい。印刷方法としては、スクリーン印刷、グラビア印刷、凸版印刷、オフセット印刷等が好適である。特にグラビア印刷、凸版印刷、またはオフセット印刷（図１９）は、２０μｍ以下のパターンを再現性よく形成することができる。半導体層６としては、ポリチオフェン系、アセン系、アリルアミン系などの有機半導体や、Ｉｎ２Ｏ３系、Ｇａ２Ｏ３系、ＺｎＯ系、ＳｎＯ２系、ＩｎＧａＺｎＯ系、ＩｎＧａＳｎＯ系、ＩｎＳｎＺｎＯ系などの酸化物半導体を用いることができる。製法としては、溶液をインクジェットまたはディスペンサ（図２０）、凸版印刷等で印刷・焼成する方法が好適である。少なくとも半導体層６を覆う絶縁層７としては、フッ素樹脂などの有機物や、ＳｉＯ２、ＳｉＮ、ＳｉＯＮ等の無機物、あるいはそれらの混合物、積層物などを使用することができる。製法としては、全面に成膜後、フォトリソ・エッチング・レジスト除去による方法も可能であるが、溶液をスクリーン印刷（図２１）等の方法で印刷・焼成する方法がより好適である。
【００３８】
図３の具体例を、図１０（ｃ）、図１５（ｄ）に示す。これらの薄膜トランジスタアレイは、絶縁基板１上に、ゲート電極２と、ゲート絶縁膜３と、ソース電極４と、画素電極５’に接続されたドレイン電極５と、ソース・ドレイン間に形成された半導体層６を少なくとも有する薄膜トランジスタを、複数のゲート電極２がゲート配線２’に、複数のソース電極４がソース配線４’に接続された状態でマトリクス状に配置した薄膜トランジスタアレイである。そして図１０（ｃ）は、画素電極５’が、図３の画素の有効領域８の形状に等しい。図１５（ｄ）は、さらに少なくとも半導体層６を覆う絶縁層７を有し、画素電極５’から絶縁層７を差し引いた部分の形状が、図２の画素の有効領域８の形状に等しい。
【００３９】
図１０（ｃ）の製造方法を、図１０（ａ）〜（ｃ）に示す。絶縁基板１上に、ゲート電極２およびゲート配線２’、キャパシタ電極１０およびキャパシタ配線１０’を形成し（図１０（ａ））、全面にゲート絶縁膜３を形成し、ソース電極４およびソース配線４’、ドレイン電極５および画素電極５’を形成する（図１０（ｂ））。その際、画素電極５’のみが厚くなるように形成する。そして半導体層６を形成する（図１０（ｃ））。絶縁基板１としては、ガラスなどの無機物や、ポリエチレンテレフタレート（ＰＥＴ）、ポリエチレンナフタレート（ＰＥＮ）、ポリエーテルスルホン（ＰＥＳ）、ポリカーボネート、ポリイミド、ポリエーテルイミド、ポリスチレン、ポリ塩化ビニル、ポリエチレン、ポリプロピレン、ナイロン、エポキシなどの有機物を用いることができる。ゲート電極２、ゲート配線２’、キャパシタ電極１０、キャパシタ配線１０’としては、Ａｌ、Ａｇ、Ｃｕ、Ｃｒ、Ｎｉ、Ｍｏ、Ａｕ、Ｐｔ等の金属や、ＩＴＯ等の導電性酸化物、カーボン、導電性高分子等を用いることができる。製法としては、インクを印刷・焼成してもよいし、全面成膜後にフォトリソ・エッチング・レジスト剥離によって形成してもよい。あるいは、全面成膜後にレジスト印刷・エッチング・レジスト剥離によって形成してもよい。ゲート絶縁膜３としては、ＳｉＯ２、ＳｉＯＮ、ＳｉＮ等の無機物や、ポリビニルフェノール（ＰＶＰ）、エポキシ等の有機物を用いることができる。製法としては、スパッタ、ＣＶＤ等の真空成膜や、溶液の塗布・焼成によって得られる。ソース電極４、ソース配線４’、ドレイン電極５、画素電極５’としては、Ａｇ、Ｃｕ、Ｃｒ、Ｎｉ、Ｍｏ、Ａｕ、Ｐｔ、Ａｌ等の金属や、ＩＴＯ等の導電性酸化物、カーボン、導電性高分子等を用いることができる。製法としては、全面成膜後にフォトリソ・エッチング・レジスト剥離によって形成してもよいが、インクを印刷・焼成して得ることが望ましい。印刷方法としては、スクリーン印刷（図１８）や、グラビア印刷が好適である。スクリーン印刷では、幅広パターンが幅狭パターンより厚くなる性質があるため、画素電極５’を、ソース電極４、ソース配線４’、ドレイン電極５よりも厚くすることができる。グラビア印刷では、版の画素電極５’部分をソース電極４、ソース配線４’、ドレイン電極５よりも深くすることにより、画素電極５’を厚くすることができる。半導体層６としては、ポリチオフェン系、アセン系、アリルアミン系などの有機半導体や、Ｉｎ２Ｏ３系、Ｇａ２Ｏ３系、ＺｎＯ系、ＳｎＯ２系、ＩｎＧａＺｎＯ系、ＩｎＧａＳｎＯ系、ＩｎＳｎＺｎＯ系などの酸化物半導体を用いることができる。製法としては、溶液をインクジェットまたはディスペンサ（図２０）、凸版印刷等で印刷・焼成する方法が好適である。
【００４０】
図１５（ｄ）の製造方法を、図１５（ａ）〜（ｄ）に示す。絶縁基板１上に、ゲート電極２およびゲート配線２’、キャパシタ電極１０およびキャパシタ配線１０’を形成し（図１５（ａ））、全面にゲート絶縁膜３を形成し、ソース電極４およびソース配線４’、ドレイン電極５および画素電極５’を形成する（図１５（ｂ））。そして半導体層６を形成し（図１５（ｃ））、さらに、少なくとも半導体層６を覆う絶縁層７を形成する（図１５（ｄ））。絶縁層７は、ソース電極４およびソース配線４’、ドレイン電極５をも覆うことが望ましい。また、画素電極５’の一部を覆ってもよい。画素電極５’の一部を覆った場合、画素の有効領域８は、画素電極５’から絶縁層７を除いた部分になる。
【００４１】
絶縁基板１としては、ガラスなどの無機物や、ポリエチレンテレフタレート（ＰＥＴ）、ポリエチレンナフタレート（ＰＥＮ）、ポリエーテルスルホン（ＰＥＳ）、ポリカーボネート、ポリイミド（ＰＩ）、ポリエーテルイミド（ＰＥＩ）、ポリスチレン（ＰＳ）、ポリ塩化ビニル（ＰＶＣ）、ポリエチレン（ＰＥ）、ポリプロピレン（ＰＰ）、ナイロン（Ｎｙ）、エポキシなどの有機物を用いることができる。ゲート電極２、ゲート配線２’、キャパシタ電極１０、キャパシタ配線１０’としては、Ａｌ、Ａｇ、Ｃｕ、Ｃｒ、Ｎｉ、Ｍｏ、Ａｕ、Ｐｔ等の金属や、ＩＴＯ等の導電性酸化物、カーボン、導電性高分子等を用いることができる。製法としては、インクを印刷・焼成してもよいし、全面成膜後にフォトリソ・エッチング・レジスト剥離によって形成してもよい。あるいは、全面成膜後にレジスト印刷・エッチング・レジスト剥離によって形成してもよい。ゲート絶縁膜３としては、ＳｉＯ２、ＳｉＯＮ、ＳｉＮ等の無機物や、ポリビニルフェノール（ＰＶＰ）、エポキシ等の有機物を用いることができる。製法としては、スパッタ、ＣＶＤ等の真空成膜や、溶液の塗布・焼成によって得られる。ソース電極４、ソース配線４’、ドレイン電極５、画素電極５’としては、Ａｇ、Ｃｕ、Ｃｒ、Ｎｉ、Ｍｏ、Ａｕ、Ｐｔ、Ａｌ等の金属や、ＩＴＯ等の導電性酸化物、カーボン、導電性高分子等を用いることができる。製法としては、全面成膜後にフォトリソ・エッチング・レジスト剥離によって形成してもよいが、インクを印刷・焼成して得ることが望ましい。印刷方法としては、スクリーン印刷、グラビア印刷、凸版印刷、オフセット印刷等が好適である。特にグラビア印刷、凸版印刷、またはオフセット印刷（図１９）は、２０μｍ以下のパターンを再現性よく形成することができる。半導体層６としては、ポリチオフェン系、アセン系、アリルアミン系などの有機半導体や、Ｉｎ２Ｏ３系、Ｇａ２Ｏ３系、ＺｎＯ系、ＳｎＯ２系、ＩｎＧａＺｎＯ系、ＩｎＧａＳｎＯ系、ＩｎＳｎＺｎＯ系などの酸化物半導体を用いることができる。製法としては、溶液をインクジェットまたはディスペンサ（図２０）、凸版印刷等で印刷・焼成する方法が好適である。少なくとも半導体層６を覆う絶縁層７としては、フッ素樹脂などの有機物や、ＳｉＯ２、ＳｉＮ、ＳｉＯＮ等の無機物、あるいはそれらの混合物、積層物などを使用することができる。製法としては、全面に成膜後、フォトリソ・エッチング・レジスト除去による方法も可能であるが、溶液をスクリーン印刷（図２１）等の方法で印刷・焼成する方法がより好適である。
【００４２】
図４の具体例を、図１１（ｃ）、図１６（ｄ）に示す。これらの薄膜トランジスタアレイは、絶縁基板１上に、ゲート電極２と、ゲート絶縁膜３と、ソース電極４と、画素電極５’に接続されたドレイン電極５と、ソース・ドレイン間に形成された半導体層６を少なくとも有する薄膜トランジスタを、複数のゲート電極２がゲート配線２’に、複数のソース電極４がソース配線４’に接続された状態でマトリクス状に配置した薄膜トランジスタアレイである。そして図１１（ｃ）は、画素電極５’が、図３の画素の有効領域８の形状に等しい。図１６（ｄ）は、さらに少なくとも半導体層６を覆う絶縁層７を有し、画素電極５’から絶縁層７を差し引いた部分の形状が、図２の画素の有効領域８の形状に等しい。
【００４３】
図１１（ｃ）の製造方法を、図１１（ａ）〜（ｃ）に示す。絶縁基板１上に、ゲート電極２およびゲート配線２’、キャパシタ電極１０およびキャパシタ配線１０’を形成し（図１１（ａ））、全面にゲート絶縁膜３を形成し、ソース電極４およびソース配線４’、ドレイン電極５および画素電極５’を形成する（図１１（ｂ））。その際、画素電極５’のみが厚くなるように形成する。そして半導体層６を形成する（図１１（ｃ））。絶縁基板１としては、ガラスなどの無機物や、ポリエチレンテレフタレート（ＰＥＴ）、ポリエチレンナフタレート（ＰＥＮ）、ポリエーテルスルホン（ＰＥＳ）、ポリカーボネート、ポリイミド、ポリエーテルイミド、ポリスチレン、ポリ塩化ビニル、ポリエチレン、ポリプロピレン、ナイロン、エポキシなどの有機物を用いることができる。ゲート電極２、ゲート配線２’、キャパシタ電極１０、キャパシタ配線１０’としては、Ａｌ、Ａｇ、Ｃｕ、Ｃｒ、Ｎｉ、Ｍｏ、Ａｕ、Ｐｔ等の金属や、ＩＴＯ等の導電性酸化物、カーボン、導電性高分子等を用いることができる。製法としては、インクを印刷・焼成してもよいし、全面成膜後にフォトリソ・エッチング・レジスト剥離によって形成してもよい。あるいは、全面成膜後にレジスト印刷・エッチング・レジスト剥離によって形成してもよい。ゲート絶縁膜３としては、ＳｉＯ２、ＳｉＯＮ、ＳｉＮ等の無機物や、ポリビニルフェノール（ＰＶＰ）、エポキシ等の有機物を用いることができる。製法としては、スパッタ、ＣＶＤ等の真空成膜や、溶液の塗布・焼成によって得られる。ソース電極４、ソース配線４’、ドレイン電極５、画素電極５’としては、Ａｇ、Ｃｕ、Ｃｒ、Ｎｉ、Ｍｏ、Ａｕ、Ｐｔ、Ａｌ等の金属や、ＩＴＯ等の導電性酸化物、カーボン、導電性高分子等を用いることができる。製法としては、全面成膜後にフォトリソ・エッチング・レジスト剥離によって形成してもよいが、インクを印刷・焼成して得ることが望ましい。印刷方法としては、スクリーン印刷（図１８）や、グラビア印刷が好適である。スクリーン印刷では、幅広パターンが幅狭パターンより厚くなる性質があるため、画素電極５’を、ソース電極４、ソース配線４’、ドレイン電極５よりも厚くすることができる。グラビア印刷では、版の画素電極５’部分をソース電極４、ソース配線４’、ドレイン電極５よりも深くすることにより、画素電極５’を厚くすることができる。半導体層６としては、ポリチオフェン系、アセン系、アリルアミン系などの有機半導体や、Ｉｎ２Ｏ３系、Ｇａ２Ｏ３系、ＺｎＯ系、ＳｎＯ２系、ＩｎＧａＺｎＯ系、ＩｎＧａＳｎＯ系、ＩｎＳｎＺｎＯ系などの酸化物半導体を用いることができる。製法としては、溶液をインクジェットまたはディスペンサ（図２０）、凸版印刷等で印刷・焼成する方法が好適である。
【００４４】
図１６（ｄ）の製造方法を、図１６（ａ）〜（ｄ）に示す。絶縁基板１上に、ゲート電極２およびゲート配線２’、キャパシタ電極１０およびキャパシタ配線１０’を形成し（図１６（ａ））、全面にゲート絶縁膜３を形成し、ソース電極４およびソース配線４’、ドレイン電極５および画素電極５’を形成する（図１６（ｂ））。そして半導体層６を形成し（図１６（ｃ））、さらに、少なくとも半導体層６を覆う絶縁層７を形成する（図１６（ｄ））。絶縁層７は、ソース電極４およびソース配線４’、ドレイン電極５をも覆うことが望ましい。また、画素電極５’の一部を覆ってもよい。画素電極５’の一部を覆った場合、画素の有効領域８は、画素電極５’から絶縁層７を除いた部分になる。
【００４５】
絶縁基板１としては、ガラスなどの無機物や、ポリエチレンテレフタレート（ＰＥＴ）、ポリエチレンナフタレート（ＰＥＮ）、ポリエーテルスルホン（ＰＥＳ）、ポリカーボネート、ポリイミド（ＰＩ）、ポリエーテルイミド（ＰＥＩ）、ポリスチレン（ＰＳ）、ポリ塩化ビニル（ＰＶＣ）、ポリエチレン（ＰＥ）、ポリプロピレン（ＰＰ）、ナイロン（Ｎｙ）、エポキシなどの有機物を用いることができる。ゲート電極２、ゲート配線２’、キャパシタ電極１０、キャパシタ配線１０’としては、Ａｌ、Ａｇ、Ｃｕ、Ｃｒ、Ｎｉ、Ｍｏ、Ａｕ、Ｐｔ等の金属や、ＩＴＯ等の導電性酸化物、カーボン、導電性高分子等を用いることができる。製法としては、インクを印刷・焼成してもよいし、全面成膜後にフォトリソ・エッチング・レジスト剥離によって形成してもよい。あるいは、全面成膜後にレジスト印刷・エッチング・レジスト剥離によって形成してもよい。ゲート絶縁膜３としては、ＳｉＯ２、ＳｉＯＮ、ＳｉＮ等の無機物や、ポリビニルフェノール（ＰＶＰ）、エポキシ等の有機物を用いることができる。製法としては、スパッタ、ＣＶＤ等の真空成膜や、溶液の塗布・焼成によって得られる。ソース電極４、ソース配線４’、ドレイン電極５、画素電極５’としては、Ａｇ、Ｃｕ、Ｃｒ、Ｎｉ、Ｍｏ、Ａｕ、Ｐｔ、Ａｌ等の金属や、ＩＴＯ等の導電性酸化物、カーボン、導電性高分子等を用いることができる。製法としては、全面成膜後にフォトリソ・エッチング・レジスト剥離によって形成してもよいが、インクを印刷・焼成して得ることが望ましい。印刷方法としては、スクリーン印刷、グラビア印刷、凸版印刷、オフセット印刷等が好適である。特にグラビア印刷、凸版印刷、またはオフセット印刷（図１９）は、２０μｍ以下のパターンを再現性よく形成することができる。半導体層６としては、ポリチオフェン系、アセン系、アリルアミン系などの有機半導体や、Ｉｎ２Ｏ３系、Ｇａ２Ｏ３系、ＺｎＯ系、ＳｎＯ２系、ＩｎＧａＺｎＯ系、ＩｎＧａＳｎＯ系、ＩｎＳｎＺｎＯ系などの酸化物半導体を用いることができる。製法としては、溶液をインクジェットまたはディスペンサ（図２０）、凸版印刷等で印刷・焼成する方法が好適である。少なくとも半導体層６を覆う絶縁層７としては、フッ素樹脂などの有機物や、ＳｉＯ２、ＳｉＮ、ＳｉＯＮ等の無機物、あるいはそれらの混合物、積層物などを使用することができる。製法としては、全面に成膜後、フォトリソ・エッチング・レジスト除去による方法も可能であるが、溶液をスクリーン印刷（図２１）等の方法で印刷・焼成する方法がより好適である。
【００４６】
図５の具体例を、図１２（ｃ）、図１７（ｄ）に示す。これらの薄膜トランジスタアレイは、絶縁基板１上に、ゲート電極２と、ゲート絶縁膜３と、ソース電極４と、画素電極５’に接続されたドレイン電極５と、ソース・ドレイン間に形成された半導体層６を少なくとも有する薄膜トランジスタを、複数のゲート電極２がゲート配線２’に、複数のソース電極４がソース配線４’に接続された状態でマトリクス状に配置した薄膜トランジスタアレイである。そして図１２（ｃ）は、画素電極５’が、図３の画素の有効領域８の形状に等しい。図１７（ｄ）は、さらに少なくとも半導体層６を覆う絶縁層７を有し、画素電極５’から絶縁層７を差し引いた部分の形状が、図２の画素の有効領域８の形状に等しい。
【００４７】
図１２（ｃ）の製造方法を、図１２（ａ）〜（ｃ）に示す。絶縁基板１上に、ゲート電極２およびゲート配線２’、キャパシタ電極１０およびキャパシタ配線１０’を形成し（図１２（ａ））、全面にゲート絶縁膜３を形成し、ソース電極４およびソース配線４’、ドレイン電極５および画素電極５’を形成する（図１２（ｂ））。その際、画素電極５’のみが厚くなるように形成する。そして半導体層６を形成する（図１２（ｃ））。絶縁基板１としては、ガラスなどの無機物や、ポリエチレンテレフタレート（ＰＥＴ）、ポリエチレンナフタレート（ＰＥＮ）、ポリエーテルスルホン（ＰＥＳ）、ポリカーボネート、ポリイミド、ポリエーテルイミド、ポリスチレン、ポリ塩化ビニル、ポリエチレン、ポリプロピレン、ナイロン、エポキシなどの有機物を用いることができる。ゲート電極２、ゲート配線２’、キャパシタ電極１０、キャパシタ配線１０’としては、Ａｌ、Ａｇ、Ｃｕ、Ｃｒ、Ｎｉ、Ｍｏ、Ａｕ、Ｐｔ等の金属や、ＩＴＯ等の導電性酸化物、カーボン、導電性高分子等を用いることができる。製法としては、インクを印刷・焼成してもよいし、全面成膜後にフォトリソ・エッチング・レジスト剥離によって形成してもよい。あるいは、全面成膜後にレジスト印刷・エッチング・レジスト剥離によって形成してもよい。ゲート絶縁膜３としては、ＳｉＯ２、ＳｉＯＮ、ＳｉＮ等の無機物や、ポリビニルフェノール（ＰＶＰ）、エポキシ等の有機物を用いることができる。製法としては、スパッタ、ＣＶＤ等の真空成膜や、溶液の塗布・焼成によって得られる。ソース電極４、ソース配線４’、ドレイン電極５、画素電極５’としては、Ａｇ、Ｃｕ、Ｃｒ、Ｎｉ、Ｍｏ、Ａｕ、Ｐｔ、Ａｌ等の金属や、ＩＴＯ等の導電性酸化物、カーボン、導電性高分子等を用いることができる。製法としては、全面成膜後にフォトリソ・エッチング・レジスト剥離によって形成してもよいが、インクを印刷・焼成して得ることが望ましい。印刷方法としては、スクリーン印刷（図１８）や、グラビア印刷が好適である。スクリーン印刷では、幅広パターンが幅狭パターンより厚くなる性質があるため、画素電極５’を、ソース電極４、ソース配線４’、ドレイン電極５よりも厚くすることができる。グラビア印刷では、版の画素電極５’部分をソース電極４、ソース配線４’、ドレイン電極５よりも深くすることにより、画素電極５’を厚くすることができる。半導体層６としては、ポリチオフェン系、アセン系、アリルアミン系などの有機半導体や、Ｉｎ２Ｏ３系、Ｇａ２Ｏ３系、ＺｎＯ系、ＳｎＯ２系、ＩｎＧａＺｎＯ系、ＩｎＧａＳｎＯ系、ＩｎＳｎＺｎＯ系などの酸化物半導体を用いることができる。製法としては、溶液をインクジェットまたはディスペンサ（図２０）、凸版印刷等で印刷・焼成する方法が好適である。
【００４８】
図１７（ｄ）の製造方法を、図１７（ａ）〜（ｄ）に示す。絶縁基板１上に、ゲート電極２およびゲート配線２’、キャパシタ電極１０およびキャパシタ配線１０’を形成し（図１７（ａ））、全面にゲート絶縁膜３を形成し、ソース電極４およびソース配線４’、ドレイン電極５および画素電極５’を形成する（図１７（ｂ））。そして半導体層６を形成し（図１７（ｃ））、さらに、少なくとも半導体層６を覆う絶縁層７を形成する（図１７（ｄ））。絶縁層７は、ソース電極４およびソース配線４’、ドレイン電極５をも覆うことが望ましい。また、画素電極５’の一部を覆ってもよい。画素電極５’の一部を覆った場合、画素の有効領域８は、画素電極５’から絶縁層７を除いた部分になる。
【００４９】
絶縁基板１としては、ガラスなどの無機物や、ポリエチレンテレフタレート（ＰＥＴ）、ポリエチレンナフタレート（ＰＥＮ）、ポリエーテルスルホン（ＰＥＳ）、ポリカーボネート、ポリイミド（ＰＩ）、ポリエーテルイミド（ＰＥＩ）、ポリスチレン（ＰＳ）、ポリ塩化ビニル（ＰＶＣ）、ポリエチレン（ＰＥ）、ポリプロピレン（ＰＰ）、ナイロン（Ｎｙ）、エポキシなどの有機物を用いることができる。ゲート電極２、ゲート配線２’、キャパシタ電極１０、キャパシタ配線１０’としては、Ａｌ、Ａｇ、Ｃｕ、Ｃｒ、Ｎｉ、Ｍｏ、Ａｕ、Ｐｔ等の金属や、ＩＴＯ等の導電性酸化物、カーボン、導電性高分子等を用いることができる。製法としては、インクを印刷・焼成してもよいし、全面成膜後にフォトリソ・エッチング・レジスト剥離によって形成してもよい。あるいは、全面成膜後にレジスト印刷・エッチング・レジスト剥離によって形成してもよい。ゲート絶縁膜３としては、ＳｉＯ２、ＳｉＯＮ、ＳｉＮ等の無機物や、ポリビニルフェノール（ＰＶＰ）、エポキシ等の有機物を用いることができる。製法としては、スパッタ、ＣＶＤ等の真空成膜や、溶液の塗布・焼成によって得られる。ソース電極４、ソース配線４’、ドレイン電極５、画素電極５’としては、Ａｇ、Ｃｕ、Ｃｒ、Ｎｉ、Ｍｏ、Ａｕ、Ｐｔ、Ａｌ等の金属や、ＩＴＯ等の導電性酸化物、カーボン、導電性高分子等を用いることができる。製法としては、全面成膜後にフォトリソ・エッチング・レジスト剥離によって形成してもよいが、インクを印刷・焼成して得ることが望ましい。印刷方法としては、スクリーン印刷、グラビア印刷、凸版印刷、オフセット印刷等が好適である。特にグラビア印刷、凸版印刷、またはオフセット印刷（図１９）は、２０μｍ以下のパターンを再現性よく形成することができる。半導体層６としては、ポリチオフェン系、アセン系、アリルアミン系などの有機半導体や、Ｉｎ２Ｏ３系、Ｇａ２Ｏ３系、ＺｎＯ系、ＳｎＯ２系、ＩｎＧａＺｎＯ系、ＩｎＧａＳｎＯ系、ＩｎＳｎＺｎＯ系などの酸化物半導体を用いることができる。製法としては、溶液をインクジェットまたはディスペンサ（図２０）、凸版印刷等で印刷・焼成する方法が好適である。少なくとも半導体層６を覆う絶縁層７としては、フッ素樹脂などの有機物や、ＳｉＯ２、ＳｉＮ、ＳｉＯＮ等の無機物、あるいはそれらの混合物、積層物などを使用することができる。製法としては、全面に成膜後、フォトリソ・エッチング・レジスト除去による方法も可能であるが、溶液をスクリーン印刷（図２１）等の方法で印刷・焼成する方法がより好適である。
【００５０】
図８〜図１２の（ｃ）、あるいは図１３〜図１７の（ｄ）に示す薄膜トランジスタに、別基板１１に対向電極１２を形成し、さらに表示媒体１３を形成したものを貼合せることで、図８〜図１２の（ｄ）、あるいは図１３〜図１７の（ｅ）に示す表示装置となる。表示媒体１３としては、電気泳動体が好適であり、その場合、表示装置は電気泳動表示装置である。具体的には、反対極性に帯電した２種類の粒子を液体中に分散させたもの、＋または−の一方に帯電した１種類の粒子を液体中に分散させたもの、反対極性に帯電した２種類の粒子を気体中に置いたものなどを、微小空間またはカブセルなどに閉じ込めた構造が好適に用いられる。この表示装置は、画素電極５’に電圧を短時間印加した場合、画素の有効領域８のみの色が変化する（図２２（ａ）〜（ｃ））。これは、画素の有効領域８からの電気力線の多くが真上に向いていて、電界が強いためである。しかし、さらに印加を続けると画素の有効領域８の周囲の電界が弱い領域においても色変化が起こり、色変化領域の面積が増加する（図２２（ｄ））。これは、画素の有効領域８の周囲にも電気力線の一部が広がっているためであり、ついには画素の有効領域８の周囲Ｂ／２まで色変化させることができる（図２２（ｅ））。これにより、開口率が小さくても、画素いっぱいの色変化を起こすことができ、コントラストの良好な画像表示が可能となる。
【００５１】
これら、図１〜図５において、画素の有効領域８の幅Ａ、画素の有効領域のネガパターン９の幅Ｂ（今後、スペースと呼ぶ）を図６に示す。また、スペースＢと、画素電極と対向電極の距離Ｃを図７に示す。良好な表示ができるかは、ＡとＢの関係や、ＢとＣの関係による。具体的には、Ａ≦Ｂの場合や、Ｂ／４≦Ｃ≦Ｂの場合に、良好な階調表示ができる。これについて、以下に説明する。
【００５２】
画素の有効領域８と対向電極１２の間の距離をＣとし、対向電極１２が無限平面、画素の有効領域８が半無限平面とし、画素の有効領域８の電位が＋Ｖ、対向電極１２の電位が０の場合の電気力線および電界強度分布を図２３に示す。これは、有限要素法で計算した結果である。電気力線は、重なり部ではほぼ電極に垂直であるが、画素の有効領域８の縁の外側では斜めに伸びている。そして電界強度は、重なり部ではほぼＥ０＝Ｖ／Ｃであるが、画素の有効領域８の縁からＣ／２だけ外側での電界はＥ０／２程度であり、画素の有効領域８の縁から２Ｃだけ外側での電界はＥ０／６程度である。通常の電気泳動表示媒体はＥ０／６程度でも時間をかければ色変化するので、画素の有効領域のネガパターン９の幅Ｂの半分が、距離Ｃの半分〜２倍に等しい場合、即ちＣがＢ／４以上Ｂ以下の場合に、本発明の効果が見られる。
【００５３】
形状が図１であり、画素の有効領域８の幅Ａ、スペースＢ、距離Ｃの関係がＡ＝Ｂ＝４Ｃの場合で、中央の画素の有効領域８の電位が＋Ｖ、対向電極および両隣の画素の有効領域８の電位が０の場合の電気力線および電界強度分布を図２４に示す。これは、有限要素法で計算した結果である。画素の有効領域８の電界がＥ０＝Ｖ／Ｃ程度であり、スペース領域では徐々に電界が減少する。
【００５４】
形状が図２〜５であり、画素の有効領域８の幅Ａ、スペース９の幅Ｂ、距離Ｃの関係が４Ａ＝Ｂ＝４Ｃの場合で、中央の画素の有効領域８の電位が＋Ｖ、対向電極および両隣の画素の有効領域８の電位が０の場合の電気力線および電界強度分布を図２５に示す。これは、有限要素法で計算した結果である。画素の有効領域および画素間スペースの電界がＥ０＝０．９Ｖ／Ｃ程度であり、画素間スペース領域では徐々に電界が減少する。
【００５５】
形状が図２〜５であり、画素の有効領域８の幅Ａ、スペース９の幅Ｂ、距離Ｃの関係がＡ＝Ｂ＝Ｃの場合で、中央の画素の有効領域８の電位が＋Ｖ、対向電極および両隣の画素の有効領域８の電位が０の場合の電気力線および電界強度分布を図２６に示す。これは、有限要素法で計算した結果である。画素の有効領域および画素間スペースの電界がＥ０＝０．９Ｖ／Ｃ程度であり、画素間スペース領域では徐々に電界が減少する。
【００５６】
図２４〜図２６のようにＡ≦Ｂ、Ｂ／４≦Ｃ≦Ｂの場合、電界がスペースで徐々に変化するため、画素の平均の明度は図２７のようになる。横軸は駆動時間、縦軸は画素の平均の明度である。黒を初期状態とした場合、点ａ〜ｃでは画素電極部の色変化により急激に明度が上昇するが、点ｃ〜ｅでは画素電極の周囲の色変化により明度が徐々に上昇し、白に達する。このような画素電極の有効領域の周囲の色変化により、階調表示が容易になる。
【００５７】
形状が図１であり、画素の有効領域８の幅Ａ、スペースＢ、距離Ｃの関係がＡ＝Ｂ＝４０Ｃの場合で、中央の画素の有効領域８の電位が＋Ｖ、対向電極および両隣の画素の有効領域８の電位が０の場合の電気力線および電界強度分布を図２８に示す。これは、有限要素法で計算した結果である。画素の有効領域８の電界がＥ０＝Ｖ／Ｃ程度であり、スペース領域では急激に電界が減少する。
【００５８】
図２８のようにＡ≦Ｂであるが、Ｃ＜Ｂ／４の場合、電界がスペースで急激に変化するため、画素の平均の明度は図２９のようになる。横軸は駆動時間、縦軸は画素の平均の明度である。黒を初期状態とした場合、点ａ〜ｃでは画素電極部の色変化により急激に明度が上昇するが、点ｃ〜ｅでは画素電極の周囲の色変化により明度が徐々に上昇する。ただし、明度の上昇が非常にゆっくりであるという欠点を有する。
【００５９】
従来の形状即ち画素電極幅Ａ、スペースＢ、距離Ｃの関係がＡ≫Ｂ、Ａ≫Ｃの場合で、中央の画素電極の電位が＋Ｖ、対向電極および両隣の画素電極の電位が０の場合の電気力線および電界強度分布を図３０に示す。これは、有限要素法で計算した結果である。画素電極領域中央の電界がＥ０＝Ｖ／Ｃ程度であり、画素電極縁部およびスペース領域では徐々に電界が減少する。
【００６０】
図３０のようにＡ＞Ｂの場合、画素の平均の明度は図３１のようになる。横軸は駆動時間、縦軸は画素の平均の明度である。
【００６１】
黒を初期状態とした場合、点ａ〜ｃでは画素電極部の色変化により急激に明度が上昇するが、点ｃ〜ｅでは画素電極の周囲の色変化により明度が徐々に上昇し、白に達する。しかし、画素電極の面積が大きいために、点ａ〜ｃの急激な明度上昇の寄与が大きく、点ｃ〜ｅにかけて明度の上昇の寄与が小さいため、細かい階調表示が難しい。
【００６２】
なお、本発明は開口率が小さくてよいため、層間絶縁膜４０や上部画素電極４１が必須ではないという特徴があるが、層間絶縁膜４０や上部画素電極４１を有してもよい。その場合、上部画素電極４１が画素の有効領域８であり、上部画素電極４１の短絡を防止でき、上部画素電極４１の印刷が容易である利点がある。
【実施例】
【００６３】
（実施例１）
本発明の実施例について、図８を用いて説明する。図８（ｃ）に示す素子を、図８（ａ）〜（ｃ）の工程によって作製した。まず初めに、絶縁基板１であるＰＥＮ上に、蒸着によってＡｌを５０ｎｍ成膜し、フォトリソおよびウェットエッチによってゲート電極２、キャパシタ電極１０を形成した（図８（ａ））。次に、ポリビニルフェノール溶液をスピンコートし、１５０℃焼成することにより、ゲート絶縁膜３としてポリビニルフェノールを１μｍ形成した。さらに、ソース電極４、ソース配線４’、ドレイン電極５、画素電極５’として、Ａｇインクをスクリーン印刷し１８０℃で焼成することによってパターンを形成した（図８（ｂ））。その時の画素電極５’（＝画素の有効領域８）の形状は、図１のようであり、１画素は４００μｍ、Ａは２００μｍ、Ｂは２００μｍである。ソース電極４、ソース配線４’、ドレイン電極５の厚さが約１０μｍだったのに対し、画素電極５’の厚さは約２０μｍとなった。
【００６４】
さらに、ポリチオフェン溶液をインクジェット印刷、１００℃焼成することにより、半導体層６を形成した（図８（ｃ））。
【００６５】
こうして作製した薄膜トランジスタアレイに、別基板１１であるＰＥＴ上に対向電極１２としてＩＴＯを付け、表示媒体１３として電気泳動カプセルを塗布したものを貼合せて電気泳動表示体とした（図８（ｄ））。駆動時間を変えることで図２２のような駆動ができ、平均明度が図２７のように変化することを確認した。なお、画素電極５’と対向電極１２の距離は約５０μｍであった。
【００６６】
（実施例２）
本発明の実施例について、図１３を用いて説明する。図１３（ｄ）に示す素子を、図１３（ａ）〜（ｄ）の工程によって作製した。まず初めに、絶縁基板１であるＰＥＮ上に、蒸着によってＡｌを５０ｎｍ成膜し、フォトリソおよびウェットエッチによってゲート電極２、キャパシタ電極１０を形成した（図１３（ａ））。次に、ポリビニルフェノール溶液をスピンコートし、１５０℃焼成することにより、ゲート絶縁膜３としてポリビニルフェノールを１μｍ形成した。さらに、ソース電極４、ソース配線４’、ドレイン電極５、画素電極５’として、Ａｇインクをオフセット印刷し１８０℃で焼成することによってパターンを形成した（図１３（ｂ））。
【００６７】
さらに、ポリチオフェン溶液を凸版印刷、１００℃焼成することにより、半導体層６を形成した（図１３（ｃ））。次に、フッ素樹脂をスクリーン印刷することにより、絶縁層７を形成した（図１３（ｄ））。その時の画素電極５’から絶縁層７を差し引いた形状（画素の有効領域８）は、図１のようであり、１画素は４００μｍ、Ａは２００μｍ、Ｂは２００μｍである。ソース電極４、ソース配線４’、ドレイン電極５、画素電極５’の厚さは５０ｎｍ、絶縁層７の厚さは約１０μｍであった。
【００６８】
こうして作製した薄膜トランジスタアレイに、別基板１１であるＰＥＴ上に対向電極１２としてＩＴＯを付け、表示媒体１３として電気泳動カプセルを塗布したものを貼合せて電気泳動表示体とした（図１３（ｄ））。駆動時間を変えることで図２２のような駆動ができ、平均明度が図２７のように変化することを確認した。なお、画素電極５’と対向電極１２の距離は約５０μｍであった。
【００６９】
（実施例３）
本発明の実施例について、図９を用いて説明する。図９（ｃ）に示す素子を、図９（ａ）〜（ｃ）の工程によって作製した。まず初めに、絶縁基板１であるＰＥＮ上に、蒸着によってＡｌを５０ｎｍ成膜し、フォトリソおよびウェットエッチによってゲート電極２、キャパシタ電極１０を形成した（図９（ａ））。次に、ポリビニルフェノール溶液をスピンコートし、１５０℃焼成することにより、ゲート絶縁膜３としてポリビニルフェノールを１μｍ形成した。さらに、ソース電極４、ソース配線４’、ドレイン電極５、画素電極５’として、Ａｇインクをスクリーン印刷し１８０℃で焼成することによってパターンを形成した（図９（ｂ））。その時の画素電極５’（＝画素の有効領域８）の形状は、図１のようであり、１画素は４００μｍ、Ａは１００μｍ、Ｂは１００μｍである。ソース電極４、ソース配線４’、ドレイン電極５の厚さが約１０μｍだったのに対し、画素電極５’の厚さは約２０μｍとなった。
【００７０】
さらに、ポリチオフェン溶液をインクジェット印刷、１００℃焼成することにより、半導体層６を形成した（図９（ｃ））。
【００７１】
こうして作製した薄膜トランジスタアレイに、別基板１１であるＰＥＴ上に対向電極１２としてＩＴＯを付け、表示媒体１３として電気泳動カプセルを塗布したものを貼合せて電気泳動表示体とした（図９（ｄ））。駆動時間を変えることで図２２のような駆動ができ、平均明度が図２７のように変化することを確認した。なお、画素電極５’と対向電極１２の距離は約５０μｍであった。
【００７２】
（実施例４）
本発明の実施例について、図１４を用いて説明する。図１４（ｄ）に示す素子を、図１４（ａ）〜（ｄ）の工程によって作製した。まず初めに、絶縁基板１であるＰＥＮ上に、蒸着によってＡｌを５０ｎｍ成膜し、フォトリソおよびウェットエッチによってゲート電極２、キャパシタ電極１０を形成した（図１４（ａ））。次に、ポリビニルフェノール溶液をスピンコートし、１５０℃焼成することにより、ゲート絶縁膜３としてポリビニルフェノールを１μｍ形成した。さらに、ソース電極４、ソース配線４’、ドレイン電極５、画素電極５’として、Ａｇインクをオフセット印刷し１８０℃で焼成することによってパターンを形成した（図１４（ｂ））。
【００７３】
さらに、ポリチオフェン溶液を凸版印刷、１００℃焼成することにより、半導体層６を形成した（図１４（ｃ））。次に、フッ素樹脂をスクリーン印刷することにより、絶縁層７を形成した（図１４（ｄ））。その時の画素電極５’から絶縁層７を差し引いた形状（画素の有効領域８）は、図４のようであり、１画素は４００μｍ、Ａは１００μｍ、Ｂは１００μｍである。ソース電極４、ソース配線４’、ドレイン電極５、画素電極５’の厚さは５０ｎｍ、絶縁層７の厚さは約１０μｍであった。
【００７４】
こうして作製した薄膜トランジスタアレイに、別基板１１であるＰＥＴ上に対向電極１２としてＩＴＯを付け、表示媒体１３として電気泳動カプセルを塗布したものを貼合せて電気泳動表示体とした（図１４（ｄ））。駆動時間を変えることで図２２のような駆動ができ、平均明度が図２７のように変化することを確認した。なお、画素電極５’と対向電極１２の距離は約５０μｍであった。
【００７５】
（実施例５）
本発明の実施例について、図１０を用いて説明する。図１０（ｃ）に示す素子を、図１０（ａ）〜（ｃ）の工程によって作製した。まず初めに、絶縁基板１であるＰＥＮ上に、蒸着によってＡｌを５０ｎｍ成膜し、フォトリソおよびウェットエッチによってゲート電極２、キャパシタ電極１０を形成した（図１０（ａ））。次に、ポリビニルフェノール溶液をスピンコートし、１５０℃焼成することにより、ゲート絶縁膜３としてポリビニルフェノールを１μｍ形成した。さらに、ソース電極４、ソース配線４’、ドレイン電極５、画素電極５’として、Ａｇインクをスクリーン印刷し１８０℃で焼成することによってパターンを形成した（図１０（ｂ））。その時の画素電極５’（＝画素の有効領域８）の形状は、図３のようであり、１画素は４００μｍ、Ａは１００μｍ、Ｂは１００μｍである。ソース電極４、ソース配線４’、ドレイン電極５の厚さが約１０μｍだったのに対し、画素電極５’の厚さは約２０μｍとなった。
【００７６】
さらに、ポリチオフェン溶液をインクジェット印刷、１００℃焼成することにより、半導体層６を形成した（図１０（ｃ））。
【００７７】
こうして作製した薄膜トランジスタアレイに、別基板１１であるＰＥＴ上に対向電極１２としてＩＴＯを付け、表示媒体１３として電気泳動カプセルを塗布したものを貼合せて電気泳動表示体とした（図１０（ｄ））。駆動時間を変えることで図２２のような駆動ができ、平均明度が図２７のように変化することを確認した。なお、画素電極５’と対向電極１２の距離は約５０μｍであった。
【００７８】
（実施例６）
本発明の実施例について、図１５を用いて説明する。図１５（ｄ）に示す素子を、図１５（ａ）〜（ｄ）の工程によって作製した。まず初めに、絶縁基板１であるＰＥＮ上に、蒸着によってＡｌを５０ｎｍ成膜し、フォトリソおよびウェットエッチによってゲート電極２、キャパシタ電極１０を形成した（図１５（ａ））。次に、ポリビニルフェノール溶液をスピンコートし、１５０℃焼成することにより、ゲート絶縁膜３としてポリビニルフェノールを１μｍ形成した。さらに、ソース電極４、ソース配線４’、ドレイン電極５、画素電極５’として、Ａｇインクをオフセット印刷し１８０℃で焼成することによってパターンを形成した（図１５（ｂ））。
【００７９】
さらに、ポリチオフェン溶液を凸版印刷、１００℃焼成することにより、半導体層６を形成した（図１５（ｃ））。次に、フッ素樹脂をスクリーン印刷することにより、絶縁層７を形成した（図１５（ｄ））。その時の画素電極５’から絶縁層７を差し引いた形状（画素の有効領域８）は、図３のようであり、１画素は４００μｍ、Ａは１００μｍ、Ｂは１００μｍである。ソース電極４、ソース配線４’、ドレイン電極５、画素電極５’の厚さは５０ｎｍ、絶縁層７の厚さは約１０μｍであった。
【００８０】
こうして作製した薄膜トランジスタアレイに、別基板１１であるＰＥＴ上に対向電極１２としてＩＴＯを付け、表示媒体１３として電気泳動カプセルを塗布したものを貼合せて電気泳動表示体とした（図１５（ｄ））。駆動時間を変えることで図２２のような駆動ができ、平均明度が図２７のように変化することを確認した。なお、画素電極５’と対向電極１２の距離は約５０μｍであった。
【００８１】
（実施例７）
本発明の実施例について、図１１を用いて説明する。図１１（ｃ）に示す素子を、図１１（ａ）〜（ｃ）の工程によって作製した。まず初めに、絶縁基板１であるＰＥＮ上に、スパッタによってＡｌを５０ｎｍ成膜し、フォトリソおよびウェットエッチによってゲート電極２、キャパシタ電極１０を形成した（図１１（ａ））。次に、スパッタによってゲート絶縁膜３としてＳｉＯＮを成膜し、さらにスパッタによって半導体ＩｎＧａＺｎＯを成膜後、フォトリソ・エッチング・レジスト剥離によって半導体層６を形成した（図１１（ｂ））。さらに、ソース電極４、ソース配線４’、ドレイン電極５、画素電極５’として、Ａｇインクをスクリーン印刷し１８０℃で焼成することによってパターンを形成した（図１１（ｃ））。その時の画素電極５’（＝画素の有効領域８）の形状は、図４のようであり、１画素は４００μｍ、Ａは１００μｍ、Ｂは１００μｍである。ソース電極４、ソース配線４’、ドレイン電極５の厚さが約１０μｍだったのに対し、画素電極５’の厚さは約２０μｍとなった。
【００８２】
こうして作製した薄膜トランジスタアレイに、別基板１１であるＰＥＴ上に対向電極１２としてＩＴＯを付け、表示媒体１３として電気泳動カプセルを塗布したものを貼合せて電気泳動表示体とした（図１１（ｄ））。駆動時間を変えることで図２２のような駆動ができ、平均明度が図２７のように変化することを確認した。なお、画素電極５’と対向電極１２の距離は約５０μｍであった。
【００８３】
（実施例８）
本発明の実施例について、図１６を用いて説明する。図１６（ｄ）に示す素子を、図１６（ａ）〜（ｄ）の工程によって作製した。まず初めに、絶縁基板１であるＰＥＮ上に、スパッタによってＡｌを５０ｎｍ成膜し、フォトリソおよびウェットエッチによってゲート電極２、キャパシタ電極１０を形成した（図１６（ａ））。次に、スパッタによってゲート絶縁膜３としてＳｉＯＮを成膜し、さらにスパッタによって半導体ＩｎＧａＺｎＯを成膜後、フォトリソ・エッチング・レジスト剥離によって半導体層６を形成した（図１６（ｂ））。さらに、ソース電極４、ソース配線４’、ドレイン電極５、画素電極５’として、Ａｇインクをオフセット印刷し１８０℃で焼成することによってパターンを形成した（図１６（ｃ））。
【００８４】
次に、フッ素樹脂をスクリーン印刷することにより、絶縁層７を形成した（図１６（ｄ））。その時の画素電極５’から絶縁層７を差し引いた形状（画素の有効領域８）は、図４のようであり、１画素は４００μｍ、Ａは１００μｍ、Ｂは１００μｍである。ソース電極４、ソース配線４’、ドレイン電極５、画素電極５’の厚さは５０ｎｍ、絶縁層７の厚さは約１０μｍであった。
【００８５】
こうして作製した薄膜トランジスタアレイに、別基板１１であるＰＥＴ上に対向電極１２としてＩＴＯを付け、表示媒体１３として電気泳動カプセルを塗布したものを貼合せて電気泳動表示体とした（図１６（ｅ））。駆動時間を変えることで図２２のような駆動ができ、平均明度が図２７のように変化することを確認した。なお、画素電極５’と対向電極１２の距離は約５０μｍであった。
【００８６】
（実施例９）
本発明の実施例について、図１２を用いて説明する。図１２（ｃ）に示す素子を、図１２（ａ）〜（ｃ）の工程によって作製した。まず初めに、絶縁基板１であるＰＥＮ上に、スパッタによってＡｌを５０ｎｍ成膜し、フォトリソおよびウェットエッチによってゲート電極２、キャパシタ電極１０を形成した（図１２（ａ））。次に、スパッタによってゲート絶縁膜３としてＳｉＯＮを成膜し、さらにスパッタによって半導体ＩｎＧａＺｎＯを成膜後、フォトリソ・エッチング・レジスト剥離によって半導体層６を形成した（図１２（ｂ））。さらに、ソース電極４、ソース配線４’、ドレイン電極５、画素電極５’として、Ａｇインクをスクリーン印刷し１８０℃で焼成することによってパターンを形成した（図１２（ｃ））。その時の画素電極５’（＝画素の有効領域８）の形状は、図５のようであり、１画素は４００μｍ、Ａは１００μｍ、Ｂは１００μｍである。ソース電極４、ソース配線４’、ドレイン電極５の厚さが約１０μｍだったのに対し、画素電極５’の厚さは約２０μｍとなった。
【００８７】
こうして作製した薄膜トランジスタアレイに、別基板１１であるＰＥＴ上に対向電極１２としてＩＴＯを付け、表示媒体１３として電気泳動カプセルを塗布したものを貼合せて電気泳動表示体とした（図１２（ｄ））。駆動時間を変えることで図２２のような駆動ができ、平均明度が図２７のように変化することを確認した。なお、画素電極５’と対向電極１２の距離は約５０μｍであった。
【００８８】
（実施例１０）
本発明の実施例について、図１７を用いて説明する。図１７（ｄ）に示す素子を、図１７（ａ）〜（ｄ）の工程によって作製した。まず初めに、絶縁基板１であるＰＥＮ上に、スパッタによってＡｌを５０ｎｍ成膜し、フォトリソおよびウェットエッチによってゲート電極２、キャパシタ電極１０を形成した（図１７（ａ））。次に、スパッタによってゲート絶縁膜３としてＳｉＯＮを成膜し、さらにスパッタによって半導体ＩｎＧａＺｎＯを成膜後、フォトリソ・エッチング・レジスト剥離によって半導体層６を形成した（図１７（ｂ））。さらに、ソース電極４、ソース配線４‘、ドレイン電極５、画素電極５’として、Ａｇインクをオフセット印刷し１８０℃で焼成することによってパターンを形成した（図１７（ｃ））。
【００８９】
次に、フッ素樹脂をスクリーン印刷することにより、絶縁層７を形成した（図１７（ｄ））。その時の画素電極５’から絶縁層７を差し引いた形状（画素の有効領域８）は、図５のようであり、１画素は４００μｍ、Ａは１００μｍ、Ｂは１００μｍである。ソース電極４、ソース配線４’、ドレイン電極５、画素電極５’の厚さは５０ｎｍ、絶縁層７の厚さは約１０μｍであった。
【００９０】
こうして作製した薄膜トランジスタアレイに、別基板１１であるＰＥＴ上に対向電極１２としてＩＴＯを付け、表示媒体１３として電気泳動カプセルを塗布したものを貼合せて電気泳動表示体とした（図１７（ｅ））。駆動時間を変えることで図２２のような駆動ができ、平均明度が図２７のように変化することを確認した。なお、画素電極５’と対向電極１２の距離は約５０μｍであった。
【００９１】
（実施例１１）
本発明の実施例２と同様の方法により、図１３（ｄ）に示す素子を、図１３（ａ）〜（ｄ）の工程によって作製した。ただし、１画素は５００μｍ、Ａは５０μｍ、Ｂは２００μｍである。ソース電極４、ソース配線４’、ドレイン電極５、画素電極５’の厚さは５０ｎｍ、絶縁層７の厚さは約１０μｍであった。
【００９２】
こうして作製した薄膜トランジスタアレイに、別基板１１であるＰＥＴ上に対向電極１２としてＩＴＯを付け、表示媒体１３として電気泳動カプセルを塗布したものを貼合せて電気泳動表示体とした（図１３（ｅ））。駆動時間を変えることで図２２のような駆動ができ、平均明度が図２７のように変化することを確認した。なお、画素電極５’と対向電極１２の距離は約５０μｍであった。
【００９３】
（実施例１２）
本発明の実施例２と同様の方法により、図１４（ｄ）に示す素子を、図１３（ａ）〜（ｄ）の工程によって作製した。ただし、１画素は２００μｍ、Ａは５０μｍ、Ｂは５０μｍである。ソース電極４、ソース配線４’、ドレイン電極５、画素電極５’の厚さは５０ｎｍ、絶縁層７の厚さは約１０μｍであった。
【００９４】
こうして作製した薄膜トランジスタアレイに、別基板１１であるＰＥＴ上に対向電極１２としてＩＴＯを付け、表示媒体１３として電気泳動カプセルを塗布したものを貼合せて電気泳動表示体とした（図１４（ｅ））。駆動時間を変えることで図２２のような駆動ができ、平均明度が図２７のように変化することを確認した。なお、画素電極５’と対向電極１２の距離は約５０μｍであった。
【００９５】
（実施例１３）
本発明の実施例２と同様の方法により、図１３（ｄ）に示す素子を、図１３（ａ）〜（ｄ）の工程によって作製した。ただし、１画素は４ｍｍ、Ａは２ｍｍ、Ｂは２ｍｍである。ソース電極４、ソース配線４’、ドレイン電極５、画素電極５’の厚さは５０ｎｍ、絶縁層７の厚さは約１０μｍであった。
【００９６】
こうして作製した薄膜トランジスタアレイに、別基板１１であるＰＥＴ上に対向電極１２としてＩＴＯを付け、表示媒体１３として電気泳動カプセルを塗布したものを貼合せて電気泳動表示体とした（図１３（ｅ））。駆動時間を変えることで図２２のような駆動ができ、平均明度が図２９のように変化することを確認した。なお、画素電極５’と対向電極１２の距離は約５０μｍであった。
【００９７】
（比較例１）
本発明の実施例１と同様の方法により、図３３（ｄ）に示す素子を、図３３（ａ）〜（ｄ）の工程によって作製した。さらに画素電極５’上に開口を有する層間絶縁膜４０と上部画素電極４１をスクリーン印刷によって形成した（図３３（ｅ）、（ｆ））。ただし、１画素は４００μｍ、上部画素電極の大きさは３８０μｍ角（これが画素の有効領域８）、従ってＡは３８０μｍ、Ｂは２０μｍである。
【００９８】
こうして作製した薄膜トランジスタアレイに、別基板１１であるＰＥＴ上に対向電極１２としてＩＴＯを付け、表示媒体１３として電気泳動カプセルを塗布したものを貼合せて電気泳動表示体とした（図３３（ｇ））。駆動時間を変えた場合、平均明度が図３１のように変化することを確認した。しかし、隣接する上部画素電極４１間の短絡が多く、表示品質が悪かった。なお、上部画素電極４１と対向電極１２の距離は約５０μｍであった。
【符号の説明】
【００９９】
１…絶縁基板、２…ゲート電極、２’…ゲート配線、３…ゲート絶縁膜、４…ソース電極、４’…ソース配線、５…ドレイン電極、５’…画素電極、６…半導体層、７…絶縁層、８…画素の有効領域、９…画素の有効領域のネガパターン、１０…キャパシタ電極、１０’…キャパシタ配線、１１…別基板、１２…対向電極、１３…表示媒体、２０…サンプル、２１…スクリーン印刷、２２…グラビア版、２３…凸版、２４…ブランケット、２５…インクジェットヘッド、２６…ディスペンスノズル、２７…インク液滴、３０…色変化領域、３１…電気力線、４０…層間絶縁膜、４１…上部画素電極。
【技術分野】
【０００１】
本発明は、薄膜トランジスタアレイ、表示装置、およびそれらの製造方法に関する。
【背景技術】
【０００２】
半導体自体を基板としたトランジスタや集積回路技術を基礎として、ガラス基板上にアモルファスシリコン（ａ-Ｓｉ）やポリシリコン（ｐｏｌｙ-Ｓｉ）の薄膜トランジスタ（Thin Film Transistor：ＴＦＴ）が製造され、液晶ディスプレイや電子ペーパーなどに応用されている（例えば、非特許文献１参照。）。ＴＦＴとしては、例えば図３３のようなものが用いられている。ここでＴＦＴはスイッチの役割を果たしており、ゲート配線２’に与えられた選択電圧によってＴＦＴをオンにした時に、ソース配線４’に与えられた信号電圧をドレイン電極５に接続された画素電極５’に書き込む。書き込まれた電圧は、画素電極５’／ゲート絶縁膜３／キャパシタ電極１０によって構成される蓄積キャパシタに保持される。ＴＦＴアレイの場合、ソースとドレインの働きは書き込む電圧の極性によって変わるため、動作で名称を決められない。そこで、便宜的に一方をソース、他方をドレインと、呼び方を統一しておく。本発明では、配線に接続されている方をソース、画素電極に接続されている方をドレインと呼ぶ。
【０００３】
近年、有機半導体や酸化物半導体が登場し、２００℃以下の低温でＴＦＴを作製できることが示され、プラスチック基板を用いたフレキシブルディスプレイへの期待が高まっている。フレキシブルという特長以外に、軽量、壊れにくい、薄型化できるというメリットも期待されている。また、印刷によってＴＦＴを形成することにより、安価で大面積なディスプレイが期待されている。
【０００４】
ところで、表示のコントラストを高めるため、通常は図３２のように画素電極をなるべく画素単位いっぱいに形成し、画素の有効領域が画素単位に占める割合（開口率）を大きくする。なぜなら、通常は画素の有効部分のみに表示が行われると考えられてきたからである。液晶ディスプレイや有機ＥＬ等の発光型表示装置では、非表示部の存在は輝度やコントラストの多少の低下で済むが、電気泳動ディスプレイのような反射型表示装置では、コントラストの大幅な低下をもたらす。なぜならば、非表示部からの反射光の影響が、表示部からの反射光に比べて無視できないからである。そのため反射型表示装置用の薄膜トランジスタでは、開口率を大きくするために、薄膜トランジスタの画素電極上に開口を有する層間絶縁膜４０を設け、その上に画素電極５’に接続された上部画素電極４１を設けることが行われてきた。
【０００５】
しかし、画素電極５’上に開口を有する層間絶縁膜４０や、上部画素電極４１を設けることは、工程の複雑化、歩留まりの低下をもたらす。また、画素電極５’や上部画素電極４１を印刷で形成する場合、画素電極５’または上部画素電極４１の有効領域を大きく、そのネガパターンである画素電極５’間または上部画素電極４１間を小さくすると、隣接する画素電極５’間または上部画素電極４１間の短絡や、画素電極５’とソース配線４’との短絡が多くなるという問題があった。
【０００６】
また、階調表示を行う場合、液晶表示装置では振幅や駆動時間で階調を行うか、あるいは複数画素を用いた面積階調が行われる。電気泳動表示装置でも同様に、振幅や駆動時間で明度階調を行うか、複数画素を用いた面積階調が可能である。しかし振幅による明度階調はデータによって電圧を変える必要があり、駆動装置が複雑で高価になるという問題があった。また、複数画素を用いた面積階調は、細かい画素を用いる必要があり、作製が難しくなるという問題があった。
【先行技術文献】
【非特許文献】
【０００７】
【非特許文献１】松本正一編著：「液晶ディスプレイ技術−アクティブマトリクスＬＣＤ−」産業図書。
【発明の概要】
【発明が解決しようとする課題】
【０００８】
本発明は、かかる従来技術の状況に鑑みてなされたもので、開口率を大きくする必要がなく、印刷に適し、複数画素を用いずに面積階調できる薄膜トランジスタアレイ、表示装置、およびそれらの製造方法を提供することを課題とする。
【課題を解決するための手段】
【０００９】
上記課題を解決するため、請求項１の発明は、絶縁基板上に、ゲート電極と、ゲート絶縁膜と、ソース電極と、画素電極に接続されたドレイン電極と、ソース・ドレイン間に形成された半導体層を少なくとも有する薄膜トランジスタを、複数のゲート電極がゲート配線に、複数のソース電極がソース配線に接続された状態でマトリクス状に配置した薄膜トランジスタアレイであって、該画素電極が幅Ａを主体とするパターンであり、該画素電極のネガパターンが幅Ｂを主体とするパターンであり、幅Ａが幅Ｂ以下であることを特徴とする薄膜トランジスタアレイである。
【００１０】
請求項２の発明は、絶縁基板上に、ゲート電極と、ゲート絶縁膜と、ソース電極と、画素電極に接続されたドレイン電極と、ソース・ドレイン間に形成された半導体層と、少なくとも半導体層を覆う絶縁層を有する薄膜トランジスタを、複数のゲート電極がゲート配線に、複数のソース電極がソース配線に接続された状態でマトリクス状に配置した薄膜トランジスタアレイであって、該画素の有効領域が画素電極の形状から絶縁層の形状を差し引いた部分であり、該有効領域が幅Ａを主体とするパターンであり、該有効領域のネガパターンが幅Ｂを主体とするパターンであり、幅Ａが幅Ｂ以下であることを特徴とする薄膜トランジスタアレイである。
【００１１】
請求項３の発明は、前記半導体層が、有機半導体または酸化物半導体であることを特徴とする請求項１又は２に記載の薄膜トランジスタアレイである。
【００１２】
請求項４の発明は、請求項１ないし３のいずれかに記載の薄膜トランジスタアレイの画素電極と、対向電極との間に、表示媒体を有することを特徴とする表示装置である。
【００１３】
請求項５の発明は、絶縁基板上に、ゲート電極と、ゲート絶縁膜と、ソース電極と、画素電極に接続されたドレイン電極と、ソース・ドレイン間に形成された半導体層を少なくとも有する薄膜トランジスタを、複数のゲート電極がゲート配線に、複数のソース電極がソース配線に接続された状態でマトリクス状に配置した薄膜トランジスタアレイの画素電極と、対向電極との間に、表示媒体を有することを特徴とする表示装置であって、該画素電極のネガパターンまたは該画素の有効領域のネガパターンが幅Ｂを主体とするパターンであり、前記対向電極と、前記薄膜トランジスタアレイの画素電極または画素の有効領域との距離Ｃが、幅Ｂの４分の１以上幅Ｂ以下であることを特徴とする表示装置である。
【００１４】
請求項６の発明は、前記表示媒体が、電気泳動体であることを特徴とする請求項４又は５に記載の表示装置である。
【００１５】
請求項７の発明は、絶縁基板上にゲート配線およびそれに接続されたゲート電極を形成する工程と、ゲート絶縁膜を形成する工程と、ソース配線およびそれに接続されたソース電極と、ドレイン電極およびそれに接続された画素電極を形成する工程と、ソース・ドレイン間に半導体層を形成する工程と、を少なくとも有することを特徴とする薄膜トランジスタアレイの製造方法であって、該ソース配線およびそれに接続されたソース電極とドレイン電極およびそれに接続された画素電極を形成する工程が、画素電極が幅Ａを主体とするパターンであり、画素電極のネガパターンが幅Ｂを主体とするパターンであり、幅Ａが幅Ｂ以下であるように行われることを特徴とする薄膜トランジスタアレイの製造方法である。
【００１６】
請求項８の発明は、絶縁基板上にゲート配線およびそれに接続されたゲート電極を形成する工程と、ゲート絶縁膜を形成する工程と、ソース配線およびそれに接続されたソース電極と、ドレイン電極およびそれに接続された画素電極を形成する工程と、ソース・ドレイン間に半導体層を形成する工程と、少なくとも半導体層を覆う絶縁層を形成する工程と、を少なくとも有することを特徴とする薄膜トランジスタアレイの製造方法であって、該少なくとも半導体層を覆う絶縁層を形成する工程が、画素の有効領域が幅Ａを主体とするパターンであり、画素の有効領域のネガパターンが幅Ｂを主体とするパターンであり、幅Ａが幅Ｂ以下であるように行われることを特徴とする薄膜トランジスタアレイの製造方法である。
【００１７】
請求項９の発明は、請求項７又は８に記載の製造工程の後、さらに対向電極を有する別基板との間に表示媒体を挟みこむ工程を少なくとも有する表示装置の製造方法である。
【００１８】
請求項１０の発明は、絶縁基板上にゲート配線およびそれに接続されたゲート電極を形成する工程と、ゲート絶縁膜を形成する工程と、ソース配線およびそれに接続されたソース電極と、ドレイン電極およびそれに接続された画素電極を形成する工程と、ソース・ドレイン間に半導体層を形成する工程と、対向電極を有する別基板との間に表示媒体を挟みこむ工程と、を少なくとも有する表示装置の製造方法であって、該対向電極を有する別基板との間に表示媒体を挟みこむ工程が、画素の有効領域のネガパターンが幅Ｂを主体とするパターンであり、対向電極と画素の有効領域との距離Ｃが幅Ｂの４分の１以上Ｂ以下であるように行われることを特徴とする表示装置の製造方法である。
【００１９】
請求項１１の発明は、前記ソース配線およびそれに接続されたソース電極と、ドレイン電極およびそれに接続された画素電極を形成する工程が、印刷法であることを特徴とする請求項９又は１０に記載の表示装置の製造方法である。
【００２０】
請求項１２の発明は、前記半導体層を形成する工程が、印刷法であることを特徴とする請求項９ないし１１のいずれかに記載の表示装置の製造方法である。
【００２１】
請求項１３の発明は、前記半導体層を覆う絶縁層を形成する工程が、印刷法であることを特徴とする請求項９ないし１２のいずれかに記載の表示装置の製造方法である。
【発明の効果】
【００２２】
上記請求項１ないし６の発明によれば、開口率を大きくすることなく、複数画素を用いずに面積階調できる薄膜トランジスタアレイおよび画像表示装置を提供できる。開口率が小さくてよいことにより、画素に開口を有する層間絶縁膜４０や、上部画素電極４１が必須ではなくなる。また、請求項７ないし１３の製造方法によれば、複数画素を用いずに面積階調できる薄膜トランジスタアレイおよび画像表示装置を製造することができる。
【００２３】
以上の説明から理解できるように、本発明には、以下の効果がある。１つには、開口率を大きくすることによって生じていた、隣の画素との短絡を防止でき、パターンを印刷法で容易に製造できる。もう１つには、電極面積が小さいことにより、電極材料の使用量を削減することができる。さらには、複数画像を用いなくても面積階調を行うことができ、多階調表示を容易に実現できる。
【図面の簡単な説明】
【００２４】
【図１】本発明の薄膜トランジスタアレイの一例を示す平面図である。
【図２】本発明の薄膜トランジスタアレイの他の例を示す平面図である。
【図３】本発明の薄膜トランジスタアレイの他の例を示す平面図である。
【図４】本発明の薄膜トランジスタアレイの他の例を示す平面図である。
【図５】本発明の薄膜トランジスタアレイの他の例を示す平面図である。
【図６】本発明の画像表示装置の一例を示す断面図である。
【図７】本発明の画像表示装置の他の例を示す断面図である。
【図８】本発明の薄膜トランジスタアレイおよび表示装置の製造工程、薄膜トランジスタアレイおよび表示装置の一例を示す平面図およびＡ−Ａ’断面図である。
【図９】本発明の薄膜トランジスタアレイおよび表示装置の製造工程、薄膜トランジスタアレイおよび表示装置の一例を示す平面図およびＢ−Ｂ’断面図である。
【図１０】本発明の薄膜トランジスタアレイおよび表示装置の製造工程、薄膜トランジスタアレイおよび表示装置の一例を示す平面図およびＣ−Ｃ’断面図である。
【図１１】本発明の薄膜トランジスタアレイおよび表示装置の製造工程、薄膜トランジスタアレイおよび表示装置の一例を示す平面図およびＤ−Ｄ’断面図である。
【図１２】本発明の薄膜トランジスタアレイおよび表示装置の製造工程、薄膜トランジスタアレイおよび表示装置の一例を示す平面図およびＥ−Ｅ’断面図である。
【図１３】本発明の薄膜トランジスタアレイおよび表示装置の製造工程、薄膜トランジスタアレイおよび表示装置の一例を示す平面図およびＦ−Ｆ’断面図である。
【図１４】本発明の薄膜トランジスタアレイおよび表示装置の製造工程、薄膜トランジスタアレイおよび表示装置の一例を示す平面図およびＧ−Ｇ’断面図である。
【図１５】本発明の薄膜トランジスタアレイおよび表示装置の製造工程、薄膜トランジスタアレイおよび表示装置の一例を示す平面図およびＨ−Ｈ’断面図である。
【図１６】本発明の薄膜トランジスタアレイおよび表示装置の製造工程、薄膜トランジスタアレイおよび表示装置の一例を示す平面図およびＩ−Ｉ’断面図である。
【図１７】本発明の薄膜トランジスタアレイおよび表示装置の製造工程、薄膜トランジスタアレイおよび表示装置の一例を示す平面図およびＪ−Ｊ’断面図である。
【図１８】本発明の薄膜トランジスタアレイの製造工程の一例を示す図である。
【図１９】本発明の薄膜トランジスタアレイの製造工程の他の例を示す図である。
【図２０】本発明の薄膜トランジスタアレイの製造工程の一例を示す図である。
【図２１】本発明の薄膜トランジスタアレイの製造工程の一例を示す図である。
【図２２】本発明の薄膜トランジスタアレイを用いた表示装置の表示状態を示す平面図および断面図である。
【図２３】無限平面と半無限平面の間の電気力線を示す断面図および電界強度分布を示すグラフである。
【図２４】本発明の対向電極と画素の有効領域との間の電気力線を示す断面図および電界強度分布を示すグラフである。
【図２５】本発明の対向電極と画素の有効領域との間の電気力線を示す断面図および電界強度分布を示すグラフである。
【図２６】本発明の対向電極と画素の有効領域との間の電気力線を示す断面図および電界強度分布を示すグラフである。
【図２７】本発明の薄膜トランジスタアレイを用いた表示装置の駆動時間と明度の関係の一例を示す説明図である。
【図２８】本発明の対向電極と画素の有効領域との間の電気力線を示す断面図および電界強度分布を示すグラフである。
【図２９】本発明の薄膜トランジスタアレイを用いた表示装置の駆動時間と明度の関係の一例を示す説明図である。
【図３０】従来の対向電極と画素電極の間の電気力線を示す断面図および電界強度分布を示すグラフである。
【図３１】従来の薄膜トランジスタアレイを用いた表示装置の駆動時間と明度の関係の一例を示す説明図である。
【図３２】従来の薄膜トランジスタアレイの一例を示す平面図である。
【図３３】従来の薄膜トランジスタアレイおよび表示装置の製造工程、薄膜トランジスタアレイおよび表示装置の一例を示す平面図およびＫ−Ｋ’断面図である。
【発明を実施するための形態】
【００２５】
本発明の実施の形態について、以下に図面を使用して詳細に説明する。なお、以下に使用する図面では、説明を判り易くするために縮尺は正確には描かれていない。
【００２６】
本発明の実施形態に係わる薄膜トランジスタアレイの例を、図１〜図５に示す。これらは、薄膜トランジスタアレイの１画素およびその周囲の画素の有効領域８を示す平面配置図を示している。図１〜図５に示すように本発明の実施形態に係わる薄膜トランジスタアレイは、画素の有効領域が幅Ａを主体とするパターンであり、該画素の有効領域のネガパターン９が幅Ｂを主体とするパターンであり、幅Ａが幅Ｂ以下である。図１（ａ）は、縦・横両方について、画素の有効領域８の幅がＡであり、画素の有効領域のネガパターン９の幅がＢであり、幅Ａが幅Ｂ以下である。図１（ｂ）は、横方向のみについて、画素の有効領域８の幅がＡであり、画素の有効領域のネガパターン９の幅がＢであり、幅Ａが幅Ｂ以下である。図２〜図５の（ａ）は、横方向について、画素の有効領域８の幅がＡであり、縦・横両方について、画素の有効領域のネガパターン９の幅がＢであり、幅Ａが幅Ｂ以下である。図２〜図５の（ｂ）は、横方向のみについて、画素の有効領域８の幅がＡであり、画素の有効領域のネガパターン９の幅がＢであり、幅Ａが幅Ｂ以下である。なお、図１〜図５において、縦と横の関係は逆でもよい。また、本発明の実施形態に係わる薄膜トランジスタアレイは、画素の有効領域８が幅Ａを主体とするパターンであり、該画素の有効領域のネガパターン９が幅Ｂを主体とするパターンであり、幅Ａが幅Ｂ以下であれば、図１〜図５に限定されるものではない。
【００２７】
図１の具体例を、図８（ｃ）、図１３（ｄ）に示す。これらの薄膜トランジスタアレイは、絶縁基板１上に、ゲート電極２と、ゲート絶縁膜３と、ソース電極４と、画素電極５’に接続されたドレイン電極５と、ソース・ドレイン間に形成された半導体層６を少なくとも有する薄膜トランジスタを、複数のゲート電極２がゲート配線２’に、複数のソース電極４がソース配線４’に接続された状態でマトリクス状に配置した薄膜トランジスタアレイである。そして図８（ｃ）は、画素電極５’が、図１の画素の有効領域８の形状に等しい。図１３（ｄ）は、さらに少なくとも半導体層６を覆う絶縁層７を有し、画素電極５’から絶縁層７を差し引いた部分の形状が、図１の画素の有効領域８の形状に等しい。
【００２８】
図８（ｃ）の製造方法を、図８（ａ）〜（ｃ）に示す。絶縁基板１上に、ゲート電極２およびゲート配線２’、キャパシタ電極１０およびキャパシタ配線１０’を形成し（図８（ａ））、全面にゲート絶縁膜３を形成し、ソース電極４およびソース配線４’、ドレイン電極５および画素電極５’を形成する（図８（ｂ））。その際、画素電極５’のみが厚くなるように形成する。そして半導体層６を形成する（図８（ｃ））。絶縁基板１としては、ガラスなどの無機物や、ポリエチレンテレフタレート（ＰＥＴ）、ポリエチレンナフタレート（ＰＥＮ）、ポリエーテルスルホン（ＰＥＳ）、ポリカーボネート、ポリイミド、ポリエーテルイミド、ポリスチレン、ポリ塩化ビニル、ポリエチレン、ポリプロピレン、ナイロン、エポキシなどの有機物を用いることができる。ゲート電極２、ゲート配線２’、キャパシタ電極１０、キャパシタ配線１０’としては、Ａｌ、Ａｇ、Ｃｕ、Ｃｒ、Ｎｉ、Ｍｏ、Ａｕ、Ｐｔ等の金属や、ＩＴＯ等の導電性酸化物、カーボン、導電性高分子等を用いることができる。製法としては、インクを印刷・焼成してもよいし、全面成膜後にフォトリソ・エッチング・レジスト剥離によって形成してもよい。あるいは、全面成膜後にレジスト印刷・エッチング・レジスト剥離によって形成してもよい。ゲート絶縁膜３としては、ＳｉＯ２、ＳｉＯＮ、ＳｉＮ等の無機物や、ポリビニルフェノール（ＰＶＰ）、エポキシ等の有機物を用いることができる。製法としては、スパッタ、ＣＶＤ等の真空成膜や、溶液の塗布・焼成によって得られる。ソース電極４、ソース配線４’、ドレイン電極５、画素電極５’としては、Ａｇ、Ｃｕ、Ｃｒ、Ｎｉ、Ｍｏ、Ａｕ、Ｐｔ、Ａｌ等の金属や、ＩＴＯ等の導電性酸化物、カーボン、導電性高分子等を用いることができる。製法としては、全面成膜後にフォトリソ・エッチング・レジスト剥離によって形成してもよいが、インクを印刷・焼成して得ることが望ましい。印刷方法としては、スクリーン印刷や、グラビア印刷が好適である。図１８に、ゲート絶縁膜３上にスクリーン印刷でソース電極４、ソース配線４’、ドレイン電極５、画素電極５’を印刷する様子を示す。ただし、スキージとインクは図示していない。また、図１８において、２１はスクリーン版、２０はサンプルを示している。スクリーン印刷では、幅広パターンが幅狭パターンより厚くなる性質があるため、画素電極５’を、ソース電極４、ソース配線４’、ドレイン電極５よりも厚くすることができる。グラビア印刷では、版の画素電極５’部分をソース電極４、ソース配線４’、ドレイン電極５よりも深くすることにより、画素電極５’を厚くすることができる。
【００２９】
半導体層６としては、ポリチオフェン系、アセン系、アリルアミン系などの有機半導体や、Ｉｎ２Ｏ３系、Ｇａ２Ｏ３系、ＺｎＯ系、ＳｎＯ２系、ＩｎＧａＺｎＯ系、ＩｎＧａＳｎＯ系、ＩｎＳｎＺｎＯ系などの酸化物半導体を用いることができる。製法としては、溶液をインクジェットまたはディスペンサ（図２０）、凸版印刷等で印刷・焼成する方法が好適である。
【００３０】
図１３（ｄ）の製造方法を、図１３（ａ）〜（ｄ）に示す。絶縁基板１上に、ゲート電極２およびゲート配線２’、キャパシタ電極１０およびキャパシタ配線１０’を形成し（図１３（ａ））、全面にゲート絶縁膜３を形成し、ソース電極４およびソース配線４’、ドレイン電極５および画素電極５’を形成する（図１３（ｂ））。そして半導体層６を形成し（図１３（ｃ））、さらに、少なくとも半導体層６を覆う絶縁層７を形成する（図１３（ｄ））。絶縁層７は、ソース電極４およびソース配線４’、ドレイン電極５をも覆うことが望ましい。また、画素電極５’の一部を覆ってもよい。画素電極５’の一部を覆った場合、画素の有効領域８は、画素電極５’から絶縁層７を除いた部分になる。
【００３１】
絶縁基板１としては、ガラスなどの無機物や、ポリエチレンテレフタレート（ＰＥＴ）、ポリエチレンナフタレート（ＰＥＮ）、ポリエーテルスルホン（ＰＥＳ）、ポリカーボネート、ポリイミド（ＰＩ）、ポリエーテルイミド（ＰＥＩ）、ポリスチレン（ＰＳ）、ポリ塩化ビニル（ＰＶＣ）、ポリエチレン（ＰＥ）、ポリプロピレン（ＰＰ）、ナイロン（Ｎｙ）、エポキシなどの有機物を用いることができる。ゲート電極２、ゲート配線２’、キャパシタ電極１０、キャパシタ配線１０’としては、Ａｌ、Ａｇ、Ｃｕ、Ｃｒ、Ｎｉ、Ｍｏ、Ａｕ、Ｐｔ等の金属や、ＩＴＯ等の導電性酸化物、カーボン、導電性高分子等を用いることができる。製法としては、インクを印刷・焼成してもよいし、全面成膜後にフォトリソ・エッチング・レジスト剥離によって形成してもよい。あるいは、全面成膜後にレジスト印刷・エッチング・レジスト剥離によって形成してもよい。ゲート絶縁膜３としては、ＳｉＯ２、ＳｉＯＮ、ＳｉＮ等の無機物や、ポリビニルフェノール（ＰＶＰ）、エポキシ等の有機物を用いることができる。製法としては、スパッタ、ＣＶＤ等の真空成膜や、溶液の塗布・焼成によって得られる。ソース電極４、ソース配線４’、ドレイン電極５、画素電極５’としては、Ａｇ、Ｃｕ、Ｃｒ、Ｎｉ、Ｍｏ、Ａｕ、Ｐｔ、Ａｌ等の金属や、ＩＴＯ等の導電性酸化物、カーボン、導電性高分子等を用いることができる。製法としては、全面成膜後にフォトリソ・エッチング・レジスト剥離によって形成してもよいが、インクを印刷・焼成して得ることが望ましい。印刷方法としては、スクリーン印刷、グラビア印刷、凸版印刷、オフセット印刷等が好適である。特にグラビア印刷、凸版印刷、オフセット印刷は、２０μｍ以下のパターンを再現性よく形成することができる。図１９に、ゲート絶縁膜３上にグラビア印刷、凸版印刷、またはオフセット印刷でソース電極４、ソース配線４’、ドレイン電極５、画素電極５’を印刷する様子を示す。ロールはグラビア版２２、凸版２３、またはブランケット２４である。ブランケット２４は、オフセット印刷においてパターンを一旦載せてから基材に転写する媒体である。
【００３２】
半導体層６としては、ポリチオフェン系、アセン系、アリルアミン系などの有機半導体や、Ｉｎ２Ｏ３系、Ｇａ２Ｏ３系、ＺｎＯ系、ＳｎＯ２系、ＩｎＧａＺｎＯ系、ＩｎＧａＳｎＯ系、ＩｎＳｎＺｎＯ系などの酸化物半導体を用いることができる。製法としては、溶液をインクジェット、ディスペンサ、凸版印刷等で印刷・焼成する方法が好適である。図２０に、ソース電極４とドレイン電極５をまたぐように半導体をインクジェットヘッド２５によるインクジェット印刷、またはディスペンスノズル２６を用いてディスペンスする様子を示す。図２０において、２７はインク液滴を示している。
【００３３】
少なくとも半導体層６を覆う絶縁層７としては、フッ素樹脂などの有機物や、ＳｉＯ２、ＳｉＮ、ＳｉＯＮ等の無機物、あるいはそれらの混合物、積層物などを使用することができる。製法としては、全面に成膜後、フォトリソ・エッチング・レジスト除去による方法も可能であるが、溶液をスクリーン印刷等の方法で印刷・焼成する方法がより好適である。図２１に、少なくとも半導体層６を覆うように絶縁層７をスクリーン印刷する様子を示す。ただし、スキージとインクは図示していない。
【００３４】
図２の具体例を、図９（ｃ）、図１４（ｄ）に示す。これらの薄膜トランジスタアレイは、絶縁基板１上に、ゲート電極２と、ゲート絶縁膜３と、ソース電極４と、画素電極５’に接続されたドレイン電極５と、ソース・ドレイン間に形成された半導体層６を少なくとも有する薄膜トランジスタを、複数のゲート電極２がゲート配線２’に、複数のソース電極４がソース配線４’に接続された状態でマトリクス状に配置した薄膜トランジスタアレイである。そして図９（ｃ）は、画素電極５’が、図２の画素の有効領域８の形状に等しい。図１４（ｄ）は、さらに少なくとも半導体層６を覆う絶縁層７を有し、画素電極５’から絶縁層７を差し引いた部分の形状が、図２の画素の有効領域８の形状に等しい。
【００３５】
図９（ｃ）の製造方法を、図９（ａ）〜（ｃ）に示す。絶縁基板１上に、ゲート電極２およびゲート配線２’、キャパシタ電極１０およびキャパシタ配線１０’を形成し（図９（ａ））、全面にゲート絶縁膜３を形成し、ソース電極４およびソース配線４’、ドレイン電極５および画素電極５’を形成する（図９（ｂ））。その際、画素電極５’のみが厚くなるように形成する。そして半導体層６を形成する（図９（ｃ））。絶縁基板１としては、ガラスなどの無機物や、ポリエチレンテレフタレート（ＰＥＴ）、ポリエチレンナフタレート（ＰＥＮ）、ポリエーテルスルホン（ＰＥＳ）、ポリカーボネート、ポリイミド、ポリエーテルイミド、ポリスチレン、ポリ塩化ビニル、ポリエチレン、ポリプロピレン、ナイロン、エポキシなどの有機物を用いることができる。ゲート電極２、ゲート配線２’、キャパシタ電極１０、キャパシタ配線１０’としては、Ａｌ、Ａｇ、Ｃｕ、Ｃｒ、Ｎｉ、Ｍｏ、Ａｕ、Ｐｔ等の金属や、ＩＴＯ等の導電性酸化物、カーボン、導電性高分子等を用いることができる。製法としては、インクを印刷・焼成してもよいし、全面成膜後にフォトリソ・エッチング・レジスト剥離によって形成してもよい。あるいは、全面成膜後にレジスト印刷・エッチング・レジスト剥離によって形成してもよい。ゲート絶縁膜３としては、ＳｉＯ２、ＳｉＯＮ、ＳｉＮ等の無機物や、ポリビニルフェノール（ＰＶＰ）、エポキシ等の有機物を用いることができる。製法としては、スパッタ、ＣＶＤ等の真空成膜や、溶液の塗布・焼成によって得られる。ソース電極４、ソース配線４’、ドレイン電極５、画素電極５’としては、Ａｇ、Ｃｕ、Ｃｒ、Ｎｉ、Ｍｏ、Ａｕ、Ｐｔ、Ａｌ等の金属や、ＩＴＯ等の導電性酸化物、カーボン、導電性高分子等を用いることができる。製法としては、全面成膜後にフォトリソ・エッチング・レジスト剥離によって形成してもよいが、インクを印刷・焼成して得ることが望ましい。印刷方法としては、スクリーン印刷（図１８）や、グラビア印刷が好適である。スクリーン印刷では、幅広パターンが幅狭パターンより厚くなる性質があるため、画素電極５’を、ソース電極４、ソース配線４’、ドレイン電極５よりも厚くすることができる。グラビア印刷では、版の画素電極５’部分をソース電極４、ソース配線４’、ドレイン電極５よりも深くすることにより、画素電極５’を厚くすることができる。半導体層６としては、ポリチオフェン系、アセン系、アリルアミン系などの有機半導体や、Ｉｎ２Ｏ３系、Ｇａ２Ｏ３系、ＺｎＯ系、ＳｎＯ２系、ＩｎＧａＺｎＯ系、ＩｎＧａＳｎＯ系、ＩｎＳｎＺｎＯ系などの酸化物半導体を用いることができる。製法としては、溶液をインクジェットまたはディスペンサ（図２０）、凸版印刷等で印刷・焼成する方法が好適である。
【００３６】
図１４（ｄ）の製造方法を、図１４（ａ）〜（ｄ）に示す。絶縁基板１上に、ゲート電極２およびゲート配線２’、キャパシタ電極１０およびキャパシタ配線１０’を形成し（図１４（ａ））、全面にゲート絶縁膜３を形成し、ソース電極４およびソース配線４’、ドレイン電極５および画素電極５’を形成する（図１４（ｂ））。そして半導体層６を形成し（図１４（ｃ））、さらに、少なくとも半導体層６を覆う絶縁層７を形成する（図１４（ｄ））。絶縁層７は、ソース電極４およびソース配線４’、ドレイン電極５をも覆うことが望ましい。また、画素電極５’の一部を覆ってもよい。画素電極５’の一部を覆った場合、画素の有効領域８は、画素電極５’から絶縁層７を除いた部分になる。
【００３７】
絶縁基板１としては、ガラスなどの無機物や、ポリエチレンテレフタレート（ＰＥＴ）、ポリエチレンナフタレート（ＰＥＮ）、ポリエーテルスルホン（ＰＥＳ）、ポリカーボネート、ポリイミド（ＰＩ）、ポリエーテルイミド（ＰＥＩ）、ポリスチレン（ＰＳ）、ポリ塩化ビニル（ＰＶＣ）、ポリエチレン（ＰＥ）、ポリプロピレン（ＰＰ）、ナイロン（Ｎｙ）、エポキシなどの有機物を用いることができる。ゲート電極２、ゲート配線２’、キャパシタ電極１０、キャパシタ配線１０’としては、Ａｌ、Ａｇ、Ｃｕ、Ｃｒ、Ｎｉ、Ｍｏ、Ａｕ、Ｐｔ等の金属や、ＩＴＯ等の導電性酸化物、カーボン、導電性高分子等を用いることができる。製法としては、インクを印刷・焼成してもよいし、全面成膜後にフォトリソ・エッチング・レジスト剥離によって形成してもよい。あるいは、全面成膜後にレジスト印刷・エッチング・レジスト剥離によって形成してもよい。ゲート絶縁膜３としては、ＳｉＯ２、ＳｉＯＮ、ＳｉＮ等の無機物や、ポリビニルフェノール（ＰＶＰ）、エポキシ等の有機物を用いることができる。製法としては、スパッタ、ＣＶＤ等の真空成膜や、溶液の塗布・焼成によって得られる。ソース電極４、ソース配線４’、ドレイン電極５、画素電極５’としては、Ａｇ、Ｃｕ、Ｃｒ、Ｎｉ、Ｍｏ、Ａｕ、Ｐｔ、Ａｌ等の金属や、ＩＴＯ等の導電性酸化物、カーボン、導電性高分子等を用いることができる。製法としては、全面成膜後にフォトリソ・エッチング・レジスト剥離によって形成してもよいが、インクを印刷・焼成して得ることが望ましい。印刷方法としては、スクリーン印刷、グラビア印刷、凸版印刷、オフセット印刷等が好適である。特にグラビア印刷、凸版印刷、またはオフセット印刷（図１９）は、２０μｍ以下のパターンを再現性よく形成することができる。半導体層６としては、ポリチオフェン系、アセン系、アリルアミン系などの有機半導体や、Ｉｎ２Ｏ３系、Ｇａ２Ｏ３系、ＺｎＯ系、ＳｎＯ２系、ＩｎＧａＺｎＯ系、ＩｎＧａＳｎＯ系、ＩｎＳｎＺｎＯ系などの酸化物半導体を用いることができる。製法としては、溶液をインクジェットまたはディスペンサ（図２０）、凸版印刷等で印刷・焼成する方法が好適である。少なくとも半導体層６を覆う絶縁層７としては、フッ素樹脂などの有機物や、ＳｉＯ２、ＳｉＮ、ＳｉＯＮ等の無機物、あるいはそれらの混合物、積層物などを使用することができる。製法としては、全面に成膜後、フォトリソ・エッチング・レジスト除去による方法も可能であるが、溶液をスクリーン印刷（図２１）等の方法で印刷・焼成する方法がより好適である。
【００３８】
図３の具体例を、図１０（ｃ）、図１５（ｄ）に示す。これらの薄膜トランジスタアレイは、絶縁基板１上に、ゲート電極２と、ゲート絶縁膜３と、ソース電極４と、画素電極５’に接続されたドレイン電極５と、ソース・ドレイン間に形成された半導体層６を少なくとも有する薄膜トランジスタを、複数のゲート電極２がゲート配線２’に、複数のソース電極４がソース配線４’に接続された状態でマトリクス状に配置した薄膜トランジスタアレイである。そして図１０（ｃ）は、画素電極５’が、図３の画素の有効領域８の形状に等しい。図１５（ｄ）は、さらに少なくとも半導体層６を覆う絶縁層７を有し、画素電極５’から絶縁層７を差し引いた部分の形状が、図２の画素の有効領域８の形状に等しい。
【００３９】
図１０（ｃ）の製造方法を、図１０（ａ）〜（ｃ）に示す。絶縁基板１上に、ゲート電極２およびゲート配線２’、キャパシタ電極１０およびキャパシタ配線１０’を形成し（図１０（ａ））、全面にゲート絶縁膜３を形成し、ソース電極４およびソース配線４’、ドレイン電極５および画素電極５’を形成する（図１０（ｂ））。その際、画素電極５’のみが厚くなるように形成する。そして半導体層６を形成する（図１０（ｃ））。絶縁基板１としては、ガラスなどの無機物や、ポリエチレンテレフタレート（ＰＥＴ）、ポリエチレンナフタレート（ＰＥＮ）、ポリエーテルスルホン（ＰＥＳ）、ポリカーボネート、ポリイミド、ポリエーテルイミド、ポリスチレン、ポリ塩化ビニル、ポリエチレン、ポリプロピレン、ナイロン、エポキシなどの有機物を用いることができる。ゲート電極２、ゲート配線２’、キャパシタ電極１０、キャパシタ配線１０’としては、Ａｌ、Ａｇ、Ｃｕ、Ｃｒ、Ｎｉ、Ｍｏ、Ａｕ、Ｐｔ等の金属や、ＩＴＯ等の導電性酸化物、カーボン、導電性高分子等を用いることができる。製法としては、インクを印刷・焼成してもよいし、全面成膜後にフォトリソ・エッチング・レジスト剥離によって形成してもよい。あるいは、全面成膜後にレジスト印刷・エッチング・レジスト剥離によって形成してもよい。ゲート絶縁膜３としては、ＳｉＯ２、ＳｉＯＮ、ＳｉＮ等の無機物や、ポリビニルフェノール（ＰＶＰ）、エポキシ等の有機物を用いることができる。製法としては、スパッタ、ＣＶＤ等の真空成膜や、溶液の塗布・焼成によって得られる。ソース電極４、ソース配線４’、ドレイン電極５、画素電極５’としては、Ａｇ、Ｃｕ、Ｃｒ、Ｎｉ、Ｍｏ、Ａｕ、Ｐｔ、Ａｌ等の金属や、ＩＴＯ等の導電性酸化物、カーボン、導電性高分子等を用いることができる。製法としては、全面成膜後にフォトリソ・エッチング・レジスト剥離によって形成してもよいが、インクを印刷・焼成して得ることが望ましい。印刷方法としては、スクリーン印刷（図１８）や、グラビア印刷が好適である。スクリーン印刷では、幅広パターンが幅狭パターンより厚くなる性質があるため、画素電極５’を、ソース電極４、ソース配線４’、ドレイン電極５よりも厚くすることができる。グラビア印刷では、版の画素電極５’部分をソース電極４、ソース配線４’、ドレイン電極５よりも深くすることにより、画素電極５’を厚くすることができる。半導体層６としては、ポリチオフェン系、アセン系、アリルアミン系などの有機半導体や、Ｉｎ２Ｏ３系、Ｇａ２Ｏ３系、ＺｎＯ系、ＳｎＯ２系、ＩｎＧａＺｎＯ系、ＩｎＧａＳｎＯ系、ＩｎＳｎＺｎＯ系などの酸化物半導体を用いることができる。製法としては、溶液をインクジェットまたはディスペンサ（図２０）、凸版印刷等で印刷・焼成する方法が好適である。
【００４０】
図１５（ｄ）の製造方法を、図１５（ａ）〜（ｄ）に示す。絶縁基板１上に、ゲート電極２およびゲート配線２’、キャパシタ電極１０およびキャパシタ配線１０’を形成し（図１５（ａ））、全面にゲート絶縁膜３を形成し、ソース電極４およびソース配線４’、ドレイン電極５および画素電極５’を形成する（図１５（ｂ））。そして半導体層６を形成し（図１５（ｃ））、さらに、少なくとも半導体層６を覆う絶縁層７を形成する（図１５（ｄ））。絶縁層７は、ソース電極４およびソース配線４’、ドレイン電極５をも覆うことが望ましい。また、画素電極５’の一部を覆ってもよい。画素電極５’の一部を覆った場合、画素の有効領域８は、画素電極５’から絶縁層７を除いた部分になる。
【００４１】
絶縁基板１としては、ガラスなどの無機物や、ポリエチレンテレフタレート（ＰＥＴ）、ポリエチレンナフタレート（ＰＥＮ）、ポリエーテルスルホン（ＰＥＳ）、ポリカーボネート、ポリイミド（ＰＩ）、ポリエーテルイミド（ＰＥＩ）、ポリスチレン（ＰＳ）、ポリ塩化ビニル（ＰＶＣ）、ポリエチレン（ＰＥ）、ポリプロピレン（ＰＰ）、ナイロン（Ｎｙ）、エポキシなどの有機物を用いることができる。ゲート電極２、ゲート配線２’、キャパシタ電極１０、キャパシタ配線１０’としては、Ａｌ、Ａｇ、Ｃｕ、Ｃｒ、Ｎｉ、Ｍｏ、Ａｕ、Ｐｔ等の金属や、ＩＴＯ等の導電性酸化物、カーボン、導電性高分子等を用いることができる。製法としては、インクを印刷・焼成してもよいし、全面成膜後にフォトリソ・エッチング・レジスト剥離によって形成してもよい。あるいは、全面成膜後にレジスト印刷・エッチング・レジスト剥離によって形成してもよい。ゲート絶縁膜３としては、ＳｉＯ２、ＳｉＯＮ、ＳｉＮ等の無機物や、ポリビニルフェノール（ＰＶＰ）、エポキシ等の有機物を用いることができる。製法としては、スパッタ、ＣＶＤ等の真空成膜や、溶液の塗布・焼成によって得られる。ソース電極４、ソース配線４’、ドレイン電極５、画素電極５’としては、Ａｇ、Ｃｕ、Ｃｒ、Ｎｉ、Ｍｏ、Ａｕ、Ｐｔ、Ａｌ等の金属や、ＩＴＯ等の導電性酸化物、カーボン、導電性高分子等を用いることができる。製法としては、全面成膜後にフォトリソ・エッチング・レジスト剥離によって形成してもよいが、インクを印刷・焼成して得ることが望ましい。印刷方法としては、スクリーン印刷、グラビア印刷、凸版印刷、オフセット印刷等が好適である。特にグラビア印刷、凸版印刷、またはオフセット印刷（図１９）は、２０μｍ以下のパターンを再現性よく形成することができる。半導体層６としては、ポリチオフェン系、アセン系、アリルアミン系などの有機半導体や、Ｉｎ２Ｏ３系、Ｇａ２Ｏ３系、ＺｎＯ系、ＳｎＯ２系、ＩｎＧａＺｎＯ系、ＩｎＧａＳｎＯ系、ＩｎＳｎＺｎＯ系などの酸化物半導体を用いることができる。製法としては、溶液をインクジェットまたはディスペンサ（図２０）、凸版印刷等で印刷・焼成する方法が好適である。少なくとも半導体層６を覆う絶縁層７としては、フッ素樹脂などの有機物や、ＳｉＯ２、ＳｉＮ、ＳｉＯＮ等の無機物、あるいはそれらの混合物、積層物などを使用することができる。製法としては、全面に成膜後、フォトリソ・エッチング・レジスト除去による方法も可能であるが、溶液をスクリーン印刷（図２１）等の方法で印刷・焼成する方法がより好適である。
【００４２】
図４の具体例を、図１１（ｃ）、図１６（ｄ）に示す。これらの薄膜トランジスタアレイは、絶縁基板１上に、ゲート電極２と、ゲート絶縁膜３と、ソース電極４と、画素電極５’に接続されたドレイン電極５と、ソース・ドレイン間に形成された半導体層６を少なくとも有する薄膜トランジスタを、複数のゲート電極２がゲート配線２’に、複数のソース電極４がソース配線４’に接続された状態でマトリクス状に配置した薄膜トランジスタアレイである。そして図１１（ｃ）は、画素電極５’が、図３の画素の有効領域８の形状に等しい。図１６（ｄ）は、さらに少なくとも半導体層６を覆う絶縁層７を有し、画素電極５’から絶縁層７を差し引いた部分の形状が、図２の画素の有効領域８の形状に等しい。
【００４３】
図１１（ｃ）の製造方法を、図１１（ａ）〜（ｃ）に示す。絶縁基板１上に、ゲート電極２およびゲート配線２’、キャパシタ電極１０およびキャパシタ配線１０’を形成し（図１１（ａ））、全面にゲート絶縁膜３を形成し、ソース電極４およびソース配線４’、ドレイン電極５および画素電極５’を形成する（図１１（ｂ））。その際、画素電極５’のみが厚くなるように形成する。そして半導体層６を形成する（図１１（ｃ））。絶縁基板１としては、ガラスなどの無機物や、ポリエチレンテレフタレート（ＰＥＴ）、ポリエチレンナフタレート（ＰＥＮ）、ポリエーテルスルホン（ＰＥＳ）、ポリカーボネート、ポリイミド、ポリエーテルイミド、ポリスチレン、ポリ塩化ビニル、ポリエチレン、ポリプロピレン、ナイロン、エポキシなどの有機物を用いることができる。ゲート電極２、ゲート配線２’、キャパシタ電極１０、キャパシタ配線１０’としては、Ａｌ、Ａｇ、Ｃｕ、Ｃｒ、Ｎｉ、Ｍｏ、Ａｕ、Ｐｔ等の金属や、ＩＴＯ等の導電性酸化物、カーボン、導電性高分子等を用いることができる。製法としては、インクを印刷・焼成してもよいし、全面成膜後にフォトリソ・エッチング・レジスト剥離によって形成してもよい。あるいは、全面成膜後にレジスト印刷・エッチング・レジスト剥離によって形成してもよい。ゲート絶縁膜３としては、ＳｉＯ２、ＳｉＯＮ、ＳｉＮ等の無機物や、ポリビニルフェノール（ＰＶＰ）、エポキシ等の有機物を用いることができる。製法としては、スパッタ、ＣＶＤ等の真空成膜や、溶液の塗布・焼成によって得られる。ソース電極４、ソース配線４’、ドレイン電極５、画素電極５’としては、Ａｇ、Ｃｕ、Ｃｒ、Ｎｉ、Ｍｏ、Ａｕ、Ｐｔ、Ａｌ等の金属や、ＩＴＯ等の導電性酸化物、カーボン、導電性高分子等を用いることができる。製法としては、全面成膜後にフォトリソ・エッチング・レジスト剥離によって形成してもよいが、インクを印刷・焼成して得ることが望ましい。印刷方法としては、スクリーン印刷（図１８）や、グラビア印刷が好適である。スクリーン印刷では、幅広パターンが幅狭パターンより厚くなる性質があるため、画素電極５’を、ソース電極４、ソース配線４’、ドレイン電極５よりも厚くすることができる。グラビア印刷では、版の画素電極５’部分をソース電極４、ソース配線４’、ドレイン電極５よりも深くすることにより、画素電極５’を厚くすることができる。半導体層６としては、ポリチオフェン系、アセン系、アリルアミン系などの有機半導体や、Ｉｎ２Ｏ３系、Ｇａ２Ｏ３系、ＺｎＯ系、ＳｎＯ２系、ＩｎＧａＺｎＯ系、ＩｎＧａＳｎＯ系、ＩｎＳｎＺｎＯ系などの酸化物半導体を用いることができる。製法としては、溶液をインクジェットまたはディスペンサ（図２０）、凸版印刷等で印刷・焼成する方法が好適である。
【００４４】
図１６（ｄ）の製造方法を、図１６（ａ）〜（ｄ）に示す。絶縁基板１上に、ゲート電極２およびゲート配線２’、キャパシタ電極１０およびキャパシタ配線１０’を形成し（図１６（ａ））、全面にゲート絶縁膜３を形成し、ソース電極４およびソース配線４’、ドレイン電極５および画素電極５’を形成する（図１６（ｂ））。そして半導体層６を形成し（図１６（ｃ））、さらに、少なくとも半導体層６を覆う絶縁層７を形成する（図１６（ｄ））。絶縁層７は、ソース電極４およびソース配線４’、ドレイン電極５をも覆うことが望ましい。また、画素電極５’の一部を覆ってもよい。画素電極５’の一部を覆った場合、画素の有効領域８は、画素電極５’から絶縁層７を除いた部分になる。
【００４５】
絶縁基板１としては、ガラスなどの無機物や、ポリエチレンテレフタレート（ＰＥＴ）、ポリエチレンナフタレート（ＰＥＮ）、ポリエーテルスルホン（ＰＥＳ）、ポリカーボネート、ポリイミド（ＰＩ）、ポリエーテルイミド（ＰＥＩ）、ポリスチレン（ＰＳ）、ポリ塩化ビニル（ＰＶＣ）、ポリエチレン（ＰＥ）、ポリプロピレン（ＰＰ）、ナイロン（Ｎｙ）、エポキシなどの有機物を用いることができる。ゲート電極２、ゲート配線２’、キャパシタ電極１０、キャパシタ配線１０’としては、Ａｌ、Ａｇ、Ｃｕ、Ｃｒ、Ｎｉ、Ｍｏ、Ａｕ、Ｐｔ等の金属や、ＩＴＯ等の導電性酸化物、カーボン、導電性高分子等を用いることができる。製法としては、インクを印刷・焼成してもよいし、全面成膜後にフォトリソ・エッチング・レジスト剥離によって形成してもよい。あるいは、全面成膜後にレジスト印刷・エッチング・レジスト剥離によって形成してもよい。ゲート絶縁膜３としては、ＳｉＯ２、ＳｉＯＮ、ＳｉＮ等の無機物や、ポリビニルフェノール（ＰＶＰ）、エポキシ等の有機物を用いることができる。製法としては、スパッタ、ＣＶＤ等の真空成膜や、溶液の塗布・焼成によって得られる。ソース電極４、ソース配線４’、ドレイン電極５、画素電極５’としては、Ａｇ、Ｃｕ、Ｃｒ、Ｎｉ、Ｍｏ、Ａｕ、Ｐｔ、Ａｌ等の金属や、ＩＴＯ等の導電性酸化物、カーボン、導電性高分子等を用いることができる。製法としては、全面成膜後にフォトリソ・エッチング・レジスト剥離によって形成してもよいが、インクを印刷・焼成して得ることが望ましい。印刷方法としては、スクリーン印刷、グラビア印刷、凸版印刷、オフセット印刷等が好適である。特にグラビア印刷、凸版印刷、またはオフセット印刷（図１９）は、２０μｍ以下のパターンを再現性よく形成することができる。半導体層６としては、ポリチオフェン系、アセン系、アリルアミン系などの有機半導体や、Ｉｎ２Ｏ３系、Ｇａ２Ｏ３系、ＺｎＯ系、ＳｎＯ２系、ＩｎＧａＺｎＯ系、ＩｎＧａＳｎＯ系、ＩｎＳｎＺｎＯ系などの酸化物半導体を用いることができる。製法としては、溶液をインクジェットまたはディスペンサ（図２０）、凸版印刷等で印刷・焼成する方法が好適である。少なくとも半導体層６を覆う絶縁層７としては、フッ素樹脂などの有機物や、ＳｉＯ２、ＳｉＮ、ＳｉＯＮ等の無機物、あるいはそれらの混合物、積層物などを使用することができる。製法としては、全面に成膜後、フォトリソ・エッチング・レジスト除去による方法も可能であるが、溶液をスクリーン印刷（図２１）等の方法で印刷・焼成する方法がより好適である。
【００４６】
図５の具体例を、図１２（ｃ）、図１７（ｄ）に示す。これらの薄膜トランジスタアレイは、絶縁基板１上に、ゲート電極２と、ゲート絶縁膜３と、ソース電極４と、画素電極５’に接続されたドレイン電極５と、ソース・ドレイン間に形成された半導体層６を少なくとも有する薄膜トランジスタを、複数のゲート電極２がゲート配線２’に、複数のソース電極４がソース配線４’に接続された状態でマトリクス状に配置した薄膜トランジスタアレイである。そして図１２（ｃ）は、画素電極５’が、図３の画素の有効領域８の形状に等しい。図１７（ｄ）は、さらに少なくとも半導体層６を覆う絶縁層７を有し、画素電極５’から絶縁層７を差し引いた部分の形状が、図２の画素の有効領域８の形状に等しい。
【００４７】
図１２（ｃ）の製造方法を、図１２（ａ）〜（ｃ）に示す。絶縁基板１上に、ゲート電極２およびゲート配線２’、キャパシタ電極１０およびキャパシタ配線１０’を形成し（図１２（ａ））、全面にゲート絶縁膜３を形成し、ソース電極４およびソース配線４’、ドレイン電極５および画素電極５’を形成する（図１２（ｂ））。その際、画素電極５’のみが厚くなるように形成する。そして半導体層６を形成する（図１２（ｃ））。絶縁基板１としては、ガラスなどの無機物や、ポリエチレンテレフタレート（ＰＥＴ）、ポリエチレンナフタレート（ＰＥＮ）、ポリエーテルスルホン（ＰＥＳ）、ポリカーボネート、ポリイミド、ポリエーテルイミド、ポリスチレン、ポリ塩化ビニル、ポリエチレン、ポリプロピレン、ナイロン、エポキシなどの有機物を用いることができる。ゲート電極２、ゲート配線２’、キャパシタ電極１０、キャパシタ配線１０’としては、Ａｌ、Ａｇ、Ｃｕ、Ｃｒ、Ｎｉ、Ｍｏ、Ａｕ、Ｐｔ等の金属や、ＩＴＯ等の導電性酸化物、カーボン、導電性高分子等を用いることができる。製法としては、インクを印刷・焼成してもよいし、全面成膜後にフォトリソ・エッチング・レジスト剥離によって形成してもよい。あるいは、全面成膜後にレジスト印刷・エッチング・レジスト剥離によって形成してもよい。ゲート絶縁膜３としては、ＳｉＯ２、ＳｉＯＮ、ＳｉＮ等の無機物や、ポリビニルフェノール（ＰＶＰ）、エポキシ等の有機物を用いることができる。製法としては、スパッタ、ＣＶＤ等の真空成膜や、溶液の塗布・焼成によって得られる。ソース電極４、ソース配線４’、ドレイン電極５、画素電極５’としては、Ａｇ、Ｃｕ、Ｃｒ、Ｎｉ、Ｍｏ、Ａｕ、Ｐｔ、Ａｌ等の金属や、ＩＴＯ等の導電性酸化物、カーボン、導電性高分子等を用いることができる。製法としては、全面成膜後にフォトリソ・エッチング・レジスト剥離によって形成してもよいが、インクを印刷・焼成して得ることが望ましい。印刷方法としては、スクリーン印刷（図１８）や、グラビア印刷が好適である。スクリーン印刷では、幅広パターンが幅狭パターンより厚くなる性質があるため、画素電極５’を、ソース電極４、ソース配線４’、ドレイン電極５よりも厚くすることができる。グラビア印刷では、版の画素電極５’部分をソース電極４、ソース配線４’、ドレイン電極５よりも深くすることにより、画素電極５’を厚くすることができる。半導体層６としては、ポリチオフェン系、アセン系、アリルアミン系などの有機半導体や、Ｉｎ２Ｏ３系、Ｇａ２Ｏ３系、ＺｎＯ系、ＳｎＯ２系、ＩｎＧａＺｎＯ系、ＩｎＧａＳｎＯ系、ＩｎＳｎＺｎＯ系などの酸化物半導体を用いることができる。製法としては、溶液をインクジェットまたはディスペンサ（図２０）、凸版印刷等で印刷・焼成する方法が好適である。
【００４８】
図１７（ｄ）の製造方法を、図１７（ａ）〜（ｄ）に示す。絶縁基板１上に、ゲート電極２およびゲート配線２’、キャパシタ電極１０およびキャパシタ配線１０’を形成し（図１７（ａ））、全面にゲート絶縁膜３を形成し、ソース電極４およびソース配線４’、ドレイン電極５および画素電極５’を形成する（図１７（ｂ））。そして半導体層６を形成し（図１７（ｃ））、さらに、少なくとも半導体層６を覆う絶縁層７を形成する（図１７（ｄ））。絶縁層７は、ソース電極４およびソース配線４’、ドレイン電極５をも覆うことが望ましい。また、画素電極５’の一部を覆ってもよい。画素電極５’の一部を覆った場合、画素の有効領域８は、画素電極５’から絶縁層７を除いた部分になる。
【００４９】
絶縁基板１としては、ガラスなどの無機物や、ポリエチレンテレフタレート（ＰＥＴ）、ポリエチレンナフタレート（ＰＥＮ）、ポリエーテルスルホン（ＰＥＳ）、ポリカーボネート、ポリイミド（ＰＩ）、ポリエーテルイミド（ＰＥＩ）、ポリスチレン（ＰＳ）、ポリ塩化ビニル（ＰＶＣ）、ポリエチレン（ＰＥ）、ポリプロピレン（ＰＰ）、ナイロン（Ｎｙ）、エポキシなどの有機物を用いることができる。ゲート電極２、ゲート配線２’、キャパシタ電極１０、キャパシタ配線１０’としては、Ａｌ、Ａｇ、Ｃｕ、Ｃｒ、Ｎｉ、Ｍｏ、Ａｕ、Ｐｔ等の金属や、ＩＴＯ等の導電性酸化物、カーボン、導電性高分子等を用いることができる。製法としては、インクを印刷・焼成してもよいし、全面成膜後にフォトリソ・エッチング・レジスト剥離によって形成してもよい。あるいは、全面成膜後にレジスト印刷・エッチング・レジスト剥離によって形成してもよい。ゲート絶縁膜３としては、ＳｉＯ２、ＳｉＯＮ、ＳｉＮ等の無機物や、ポリビニルフェノール（ＰＶＰ）、エポキシ等の有機物を用いることができる。製法としては、スパッタ、ＣＶＤ等の真空成膜や、溶液の塗布・焼成によって得られる。ソース電極４、ソース配線４’、ドレイン電極５、画素電極５’としては、Ａｇ、Ｃｕ、Ｃｒ、Ｎｉ、Ｍｏ、Ａｕ、Ｐｔ、Ａｌ等の金属や、ＩＴＯ等の導電性酸化物、カーボン、導電性高分子等を用いることができる。製法としては、全面成膜後にフォトリソ・エッチング・レジスト剥離によって形成してもよいが、インクを印刷・焼成して得ることが望ましい。印刷方法としては、スクリーン印刷、グラビア印刷、凸版印刷、オフセット印刷等が好適である。特にグラビア印刷、凸版印刷、またはオフセット印刷（図１９）は、２０μｍ以下のパターンを再現性よく形成することができる。半導体層６としては、ポリチオフェン系、アセン系、アリルアミン系などの有機半導体や、Ｉｎ２Ｏ３系、Ｇａ２Ｏ３系、ＺｎＯ系、ＳｎＯ２系、ＩｎＧａＺｎＯ系、ＩｎＧａＳｎＯ系、ＩｎＳｎＺｎＯ系などの酸化物半導体を用いることができる。製法としては、溶液をインクジェットまたはディスペンサ（図２０）、凸版印刷等で印刷・焼成する方法が好適である。少なくとも半導体層６を覆う絶縁層７としては、フッ素樹脂などの有機物や、ＳｉＯ２、ＳｉＮ、ＳｉＯＮ等の無機物、あるいはそれらの混合物、積層物などを使用することができる。製法としては、全面に成膜後、フォトリソ・エッチング・レジスト除去による方法も可能であるが、溶液をスクリーン印刷（図２１）等の方法で印刷・焼成する方法がより好適である。
【００５０】
図８〜図１２の（ｃ）、あるいは図１３〜図１７の（ｄ）に示す薄膜トランジスタに、別基板１１に対向電極１２を形成し、さらに表示媒体１３を形成したものを貼合せることで、図８〜図１２の（ｄ）、あるいは図１３〜図１７の（ｅ）に示す表示装置となる。表示媒体１３としては、電気泳動体が好適であり、その場合、表示装置は電気泳動表示装置である。具体的には、反対極性に帯電した２種類の粒子を液体中に分散させたもの、＋または−の一方に帯電した１種類の粒子を液体中に分散させたもの、反対極性に帯電した２種類の粒子を気体中に置いたものなどを、微小空間またはカブセルなどに閉じ込めた構造が好適に用いられる。この表示装置は、画素電極５’に電圧を短時間印加した場合、画素の有効領域８のみの色が変化する（図２２（ａ）〜（ｃ））。これは、画素の有効領域８からの電気力線の多くが真上に向いていて、電界が強いためである。しかし、さらに印加を続けると画素の有効領域８の周囲の電界が弱い領域においても色変化が起こり、色変化領域の面積が増加する（図２２（ｄ））。これは、画素の有効領域８の周囲にも電気力線の一部が広がっているためであり、ついには画素の有効領域８の周囲Ｂ／２まで色変化させることができる（図２２（ｅ））。これにより、開口率が小さくても、画素いっぱいの色変化を起こすことができ、コントラストの良好な画像表示が可能となる。
【００５１】
これら、図１〜図５において、画素の有効領域８の幅Ａ、画素の有効領域のネガパターン９の幅Ｂ（今後、スペースと呼ぶ）を図６に示す。また、スペースＢと、画素電極と対向電極の距離Ｃを図７に示す。良好な表示ができるかは、ＡとＢの関係や、ＢとＣの関係による。具体的には、Ａ≦Ｂの場合や、Ｂ／４≦Ｃ≦Ｂの場合に、良好な階調表示ができる。これについて、以下に説明する。
【００５２】
画素の有効領域８と対向電極１２の間の距離をＣとし、対向電極１２が無限平面、画素の有効領域８が半無限平面とし、画素の有効領域８の電位が＋Ｖ、対向電極１２の電位が０の場合の電気力線および電界強度分布を図２３に示す。これは、有限要素法で計算した結果である。電気力線は、重なり部ではほぼ電極に垂直であるが、画素の有効領域８の縁の外側では斜めに伸びている。そして電界強度は、重なり部ではほぼＥ０＝Ｖ／Ｃであるが、画素の有効領域８の縁からＣ／２だけ外側での電界はＥ０／２程度であり、画素の有効領域８の縁から２Ｃだけ外側での電界はＥ０／６程度である。通常の電気泳動表示媒体はＥ０／６程度でも時間をかければ色変化するので、画素の有効領域のネガパターン９の幅Ｂの半分が、距離Ｃの半分〜２倍に等しい場合、即ちＣがＢ／４以上Ｂ以下の場合に、本発明の効果が見られる。
【００５３】
形状が図１であり、画素の有効領域８の幅Ａ、スペースＢ、距離Ｃの関係がＡ＝Ｂ＝４Ｃの場合で、中央の画素の有効領域８の電位が＋Ｖ、対向電極および両隣の画素の有効領域８の電位が０の場合の電気力線および電界強度分布を図２４に示す。これは、有限要素法で計算した結果である。画素の有効領域８の電界がＥ０＝Ｖ／Ｃ程度であり、スペース領域では徐々に電界が減少する。
【００５４】
形状が図２〜５であり、画素の有効領域８の幅Ａ、スペース９の幅Ｂ、距離Ｃの関係が４Ａ＝Ｂ＝４Ｃの場合で、中央の画素の有効領域８の電位が＋Ｖ、対向電極および両隣の画素の有効領域８の電位が０の場合の電気力線および電界強度分布を図２５に示す。これは、有限要素法で計算した結果である。画素の有効領域および画素間スペースの電界がＥ０＝０．９Ｖ／Ｃ程度であり、画素間スペース領域では徐々に電界が減少する。
【００５５】
形状が図２〜５であり、画素の有効領域８の幅Ａ、スペース９の幅Ｂ、距離Ｃの関係がＡ＝Ｂ＝Ｃの場合で、中央の画素の有効領域８の電位が＋Ｖ、対向電極および両隣の画素の有効領域８の電位が０の場合の電気力線および電界強度分布を図２６に示す。これは、有限要素法で計算した結果である。画素の有効領域および画素間スペースの電界がＥ０＝０．９Ｖ／Ｃ程度であり、画素間スペース領域では徐々に電界が減少する。
【００５６】
図２４〜図２６のようにＡ≦Ｂ、Ｂ／４≦Ｃ≦Ｂの場合、電界がスペースで徐々に変化するため、画素の平均の明度は図２７のようになる。横軸は駆動時間、縦軸は画素の平均の明度である。黒を初期状態とした場合、点ａ〜ｃでは画素電極部の色変化により急激に明度が上昇するが、点ｃ〜ｅでは画素電極の周囲の色変化により明度が徐々に上昇し、白に達する。このような画素電極の有効領域の周囲の色変化により、階調表示が容易になる。
【００５７】
形状が図１であり、画素の有効領域８の幅Ａ、スペースＢ、距離Ｃの関係がＡ＝Ｂ＝４０Ｃの場合で、中央の画素の有効領域８の電位が＋Ｖ、対向電極および両隣の画素の有効領域８の電位が０の場合の電気力線および電界強度分布を図２８に示す。これは、有限要素法で計算した結果である。画素の有効領域８の電界がＥ０＝Ｖ／Ｃ程度であり、スペース領域では急激に電界が減少する。
【００５８】
図２８のようにＡ≦Ｂであるが、Ｃ＜Ｂ／４の場合、電界がスペースで急激に変化するため、画素の平均の明度は図２９のようになる。横軸は駆動時間、縦軸は画素の平均の明度である。黒を初期状態とした場合、点ａ〜ｃでは画素電極部の色変化により急激に明度が上昇するが、点ｃ〜ｅでは画素電極の周囲の色変化により明度が徐々に上昇する。ただし、明度の上昇が非常にゆっくりであるという欠点を有する。
【００５９】
従来の形状即ち画素電極幅Ａ、スペースＢ、距離Ｃの関係がＡ≫Ｂ、Ａ≫Ｃの場合で、中央の画素電極の電位が＋Ｖ、対向電極および両隣の画素電極の電位が０の場合の電気力線および電界強度分布を図３０に示す。これは、有限要素法で計算した結果である。画素電極領域中央の電界がＥ０＝Ｖ／Ｃ程度であり、画素電極縁部およびスペース領域では徐々に電界が減少する。
【００６０】
図３０のようにＡ＞Ｂの場合、画素の平均の明度は図３１のようになる。横軸は駆動時間、縦軸は画素の平均の明度である。
【００６１】
黒を初期状態とした場合、点ａ〜ｃでは画素電極部の色変化により急激に明度が上昇するが、点ｃ〜ｅでは画素電極の周囲の色変化により明度が徐々に上昇し、白に達する。しかし、画素電極の面積が大きいために、点ａ〜ｃの急激な明度上昇の寄与が大きく、点ｃ〜ｅにかけて明度の上昇の寄与が小さいため、細かい階調表示が難しい。
【００６２】
なお、本発明は開口率が小さくてよいため、層間絶縁膜４０や上部画素電極４１が必須ではないという特徴があるが、層間絶縁膜４０や上部画素電極４１を有してもよい。その場合、上部画素電極４１が画素の有効領域８であり、上部画素電極４１の短絡を防止でき、上部画素電極４１の印刷が容易である利点がある。
【実施例】
【００６３】
（実施例１）
本発明の実施例について、図８を用いて説明する。図８（ｃ）に示す素子を、図８（ａ）〜（ｃ）の工程によって作製した。まず初めに、絶縁基板１であるＰＥＮ上に、蒸着によってＡｌを５０ｎｍ成膜し、フォトリソおよびウェットエッチによってゲート電極２、キャパシタ電極１０を形成した（図８（ａ））。次に、ポリビニルフェノール溶液をスピンコートし、１５０℃焼成することにより、ゲート絶縁膜３としてポリビニルフェノールを１μｍ形成した。さらに、ソース電極４、ソース配線４’、ドレイン電極５、画素電極５’として、Ａｇインクをスクリーン印刷し１８０℃で焼成することによってパターンを形成した（図８（ｂ））。その時の画素電極５’（＝画素の有効領域８）の形状は、図１のようであり、１画素は４００μｍ、Ａは２００μｍ、Ｂは２００μｍである。ソース電極４、ソース配線４’、ドレイン電極５の厚さが約１０μｍだったのに対し、画素電極５’の厚さは約２０μｍとなった。
【００６４】
さらに、ポリチオフェン溶液をインクジェット印刷、１００℃焼成することにより、半導体層６を形成した（図８（ｃ））。
【００６５】
こうして作製した薄膜トランジスタアレイに、別基板１１であるＰＥＴ上に対向電極１２としてＩＴＯを付け、表示媒体１３として電気泳動カプセルを塗布したものを貼合せて電気泳動表示体とした（図８（ｄ））。駆動時間を変えることで図２２のような駆動ができ、平均明度が図２７のように変化することを確認した。なお、画素電極５’と対向電極１２の距離は約５０μｍであった。
【００６６】
（実施例２）
本発明の実施例について、図１３を用いて説明する。図１３（ｄ）に示す素子を、図１３（ａ）〜（ｄ）の工程によって作製した。まず初めに、絶縁基板１であるＰＥＮ上に、蒸着によってＡｌを５０ｎｍ成膜し、フォトリソおよびウェットエッチによってゲート電極２、キャパシタ電極１０を形成した（図１３（ａ））。次に、ポリビニルフェノール溶液をスピンコートし、１５０℃焼成することにより、ゲート絶縁膜３としてポリビニルフェノールを１μｍ形成した。さらに、ソース電極４、ソース配線４’、ドレイン電極５、画素電極５’として、Ａｇインクをオフセット印刷し１８０℃で焼成することによってパターンを形成した（図１３（ｂ））。
【００６７】
さらに、ポリチオフェン溶液を凸版印刷、１００℃焼成することにより、半導体層６を形成した（図１３（ｃ））。次に、フッ素樹脂をスクリーン印刷することにより、絶縁層７を形成した（図１３（ｄ））。その時の画素電極５’から絶縁層７を差し引いた形状（画素の有効領域８）は、図１のようであり、１画素は４００μｍ、Ａは２００μｍ、Ｂは２００μｍである。ソース電極４、ソース配線４’、ドレイン電極５、画素電極５’の厚さは５０ｎｍ、絶縁層７の厚さは約１０μｍであった。
【００６８】
こうして作製した薄膜トランジスタアレイに、別基板１１であるＰＥＴ上に対向電極１２としてＩＴＯを付け、表示媒体１３として電気泳動カプセルを塗布したものを貼合せて電気泳動表示体とした（図１３（ｄ））。駆動時間を変えることで図２２のような駆動ができ、平均明度が図２７のように変化することを確認した。なお、画素電極５’と対向電極１２の距離は約５０μｍであった。
【００６９】
（実施例３）
本発明の実施例について、図９を用いて説明する。図９（ｃ）に示す素子を、図９（ａ）〜（ｃ）の工程によって作製した。まず初めに、絶縁基板１であるＰＥＮ上に、蒸着によってＡｌを５０ｎｍ成膜し、フォトリソおよびウェットエッチによってゲート電極２、キャパシタ電極１０を形成した（図９（ａ））。次に、ポリビニルフェノール溶液をスピンコートし、１５０℃焼成することにより、ゲート絶縁膜３としてポリビニルフェノールを１μｍ形成した。さらに、ソース電極４、ソース配線４’、ドレイン電極５、画素電極５’として、Ａｇインクをスクリーン印刷し１８０℃で焼成することによってパターンを形成した（図９（ｂ））。その時の画素電極５’（＝画素の有効領域８）の形状は、図１のようであり、１画素は４００μｍ、Ａは１００μｍ、Ｂは１００μｍである。ソース電極４、ソース配線４’、ドレイン電極５の厚さが約１０μｍだったのに対し、画素電極５’の厚さは約２０μｍとなった。
【００７０】
さらに、ポリチオフェン溶液をインクジェット印刷、１００℃焼成することにより、半導体層６を形成した（図９（ｃ））。
【００７１】
こうして作製した薄膜トランジスタアレイに、別基板１１であるＰＥＴ上に対向電極１２としてＩＴＯを付け、表示媒体１３として電気泳動カプセルを塗布したものを貼合せて電気泳動表示体とした（図９（ｄ））。駆動時間を変えることで図２２のような駆動ができ、平均明度が図２７のように変化することを確認した。なお、画素電極５’と対向電極１２の距離は約５０μｍであった。
【００７２】
（実施例４）
本発明の実施例について、図１４を用いて説明する。図１４（ｄ）に示す素子を、図１４（ａ）〜（ｄ）の工程によって作製した。まず初めに、絶縁基板１であるＰＥＮ上に、蒸着によってＡｌを５０ｎｍ成膜し、フォトリソおよびウェットエッチによってゲート電極２、キャパシタ電極１０を形成した（図１４（ａ））。次に、ポリビニルフェノール溶液をスピンコートし、１５０℃焼成することにより、ゲート絶縁膜３としてポリビニルフェノールを１μｍ形成した。さらに、ソース電極４、ソース配線４’、ドレイン電極５、画素電極５’として、Ａｇインクをオフセット印刷し１８０℃で焼成することによってパターンを形成した（図１４（ｂ））。
【００７３】
さらに、ポリチオフェン溶液を凸版印刷、１００℃焼成することにより、半導体層６を形成した（図１４（ｃ））。次に、フッ素樹脂をスクリーン印刷することにより、絶縁層７を形成した（図１４（ｄ））。その時の画素電極５’から絶縁層７を差し引いた形状（画素の有効領域８）は、図４のようであり、１画素は４００μｍ、Ａは１００μｍ、Ｂは１００μｍである。ソース電極４、ソース配線４’、ドレイン電極５、画素電極５’の厚さは５０ｎｍ、絶縁層７の厚さは約１０μｍであった。
【００７４】
こうして作製した薄膜トランジスタアレイに、別基板１１であるＰＥＴ上に対向電極１２としてＩＴＯを付け、表示媒体１３として電気泳動カプセルを塗布したものを貼合せて電気泳動表示体とした（図１４（ｄ））。駆動時間を変えることで図２２のような駆動ができ、平均明度が図２７のように変化することを確認した。なお、画素電極５’と対向電極１２の距離は約５０μｍであった。
【００７５】
（実施例５）
本発明の実施例について、図１０を用いて説明する。図１０（ｃ）に示す素子を、図１０（ａ）〜（ｃ）の工程によって作製した。まず初めに、絶縁基板１であるＰＥＮ上に、蒸着によってＡｌを５０ｎｍ成膜し、フォトリソおよびウェットエッチによってゲート電極２、キャパシタ電極１０を形成した（図１０（ａ））。次に、ポリビニルフェノール溶液をスピンコートし、１５０℃焼成することにより、ゲート絶縁膜３としてポリビニルフェノールを１μｍ形成した。さらに、ソース電極４、ソース配線４’、ドレイン電極５、画素電極５’として、Ａｇインクをスクリーン印刷し１８０℃で焼成することによってパターンを形成した（図１０（ｂ））。その時の画素電極５’（＝画素の有効領域８）の形状は、図３のようであり、１画素は４００μｍ、Ａは１００μｍ、Ｂは１００μｍである。ソース電極４、ソース配線４’、ドレイン電極５の厚さが約１０μｍだったのに対し、画素電極５’の厚さは約２０μｍとなった。
【００７６】
さらに、ポリチオフェン溶液をインクジェット印刷、１００℃焼成することにより、半導体層６を形成した（図１０（ｃ））。
【００７７】
こうして作製した薄膜トランジスタアレイに、別基板１１であるＰＥＴ上に対向電極１２としてＩＴＯを付け、表示媒体１３として電気泳動カプセルを塗布したものを貼合せて電気泳動表示体とした（図１０（ｄ））。駆動時間を変えることで図２２のような駆動ができ、平均明度が図２７のように変化することを確認した。なお、画素電極５’と対向電極１２の距離は約５０μｍであった。
【００７８】
（実施例６）
本発明の実施例について、図１５を用いて説明する。図１５（ｄ）に示す素子を、図１５（ａ）〜（ｄ）の工程によって作製した。まず初めに、絶縁基板１であるＰＥＮ上に、蒸着によってＡｌを５０ｎｍ成膜し、フォトリソおよびウェットエッチによってゲート電極２、キャパシタ電極１０を形成した（図１５（ａ））。次に、ポリビニルフェノール溶液をスピンコートし、１５０℃焼成することにより、ゲート絶縁膜３としてポリビニルフェノールを１μｍ形成した。さらに、ソース電極４、ソース配線４’、ドレイン電極５、画素電極５’として、Ａｇインクをオフセット印刷し１８０℃で焼成することによってパターンを形成した（図１５（ｂ））。
【００７９】
さらに、ポリチオフェン溶液を凸版印刷、１００℃焼成することにより、半導体層６を形成した（図１５（ｃ））。次に、フッ素樹脂をスクリーン印刷することにより、絶縁層７を形成した（図１５（ｄ））。その時の画素電極５’から絶縁層７を差し引いた形状（画素の有効領域８）は、図３のようであり、１画素は４００μｍ、Ａは１００μｍ、Ｂは１００μｍである。ソース電極４、ソース配線４’、ドレイン電極５、画素電極５’の厚さは５０ｎｍ、絶縁層７の厚さは約１０μｍであった。
【００８０】
こうして作製した薄膜トランジスタアレイに、別基板１１であるＰＥＴ上に対向電極１２としてＩＴＯを付け、表示媒体１３として電気泳動カプセルを塗布したものを貼合せて電気泳動表示体とした（図１５（ｄ））。駆動時間を変えることで図２２のような駆動ができ、平均明度が図２７のように変化することを確認した。なお、画素電極５’と対向電極１２の距離は約５０μｍであった。
【００８１】
（実施例７）
本発明の実施例について、図１１を用いて説明する。図１１（ｃ）に示す素子を、図１１（ａ）〜（ｃ）の工程によって作製した。まず初めに、絶縁基板１であるＰＥＮ上に、スパッタによってＡｌを５０ｎｍ成膜し、フォトリソおよびウェットエッチによってゲート電極２、キャパシタ電極１０を形成した（図１１（ａ））。次に、スパッタによってゲート絶縁膜３としてＳｉＯＮを成膜し、さらにスパッタによって半導体ＩｎＧａＺｎＯを成膜後、フォトリソ・エッチング・レジスト剥離によって半導体層６を形成した（図１１（ｂ））。さらに、ソース電極４、ソース配線４’、ドレイン電極５、画素電極５’として、Ａｇインクをスクリーン印刷し１８０℃で焼成することによってパターンを形成した（図１１（ｃ））。その時の画素電極５’（＝画素の有効領域８）の形状は、図４のようであり、１画素は４００μｍ、Ａは１００μｍ、Ｂは１００μｍである。ソース電極４、ソース配線４’、ドレイン電極５の厚さが約１０μｍだったのに対し、画素電極５’の厚さは約２０μｍとなった。
【００８２】
こうして作製した薄膜トランジスタアレイに、別基板１１であるＰＥＴ上に対向電極１２としてＩＴＯを付け、表示媒体１３として電気泳動カプセルを塗布したものを貼合せて電気泳動表示体とした（図１１（ｄ））。駆動時間を変えることで図２２のような駆動ができ、平均明度が図２７のように変化することを確認した。なお、画素電極５’と対向電極１２の距離は約５０μｍであった。
【００８３】
（実施例８）
本発明の実施例について、図１６を用いて説明する。図１６（ｄ）に示す素子を、図１６（ａ）〜（ｄ）の工程によって作製した。まず初めに、絶縁基板１であるＰＥＮ上に、スパッタによってＡｌを５０ｎｍ成膜し、フォトリソおよびウェットエッチによってゲート電極２、キャパシタ電極１０を形成した（図１６（ａ））。次に、スパッタによってゲート絶縁膜３としてＳｉＯＮを成膜し、さらにスパッタによって半導体ＩｎＧａＺｎＯを成膜後、フォトリソ・エッチング・レジスト剥離によって半導体層６を形成した（図１６（ｂ））。さらに、ソース電極４、ソース配線４’、ドレイン電極５、画素電極５’として、Ａｇインクをオフセット印刷し１８０℃で焼成することによってパターンを形成した（図１６（ｃ））。
【００８４】
次に、フッ素樹脂をスクリーン印刷することにより、絶縁層７を形成した（図１６（ｄ））。その時の画素電極５’から絶縁層７を差し引いた形状（画素の有効領域８）は、図４のようであり、１画素は４００μｍ、Ａは１００μｍ、Ｂは１００μｍである。ソース電極４、ソース配線４’、ドレイン電極５、画素電極５’の厚さは５０ｎｍ、絶縁層７の厚さは約１０μｍであった。
【００８５】
こうして作製した薄膜トランジスタアレイに、別基板１１であるＰＥＴ上に対向電極１２としてＩＴＯを付け、表示媒体１３として電気泳動カプセルを塗布したものを貼合せて電気泳動表示体とした（図１６（ｅ））。駆動時間を変えることで図２２のような駆動ができ、平均明度が図２７のように変化することを確認した。なお、画素電極５’と対向電極１２の距離は約５０μｍであった。
【００８６】
（実施例９）
本発明の実施例について、図１２を用いて説明する。図１２（ｃ）に示す素子を、図１２（ａ）〜（ｃ）の工程によって作製した。まず初めに、絶縁基板１であるＰＥＮ上に、スパッタによってＡｌを５０ｎｍ成膜し、フォトリソおよびウェットエッチによってゲート電極２、キャパシタ電極１０を形成した（図１２（ａ））。次に、スパッタによってゲート絶縁膜３としてＳｉＯＮを成膜し、さらにスパッタによって半導体ＩｎＧａＺｎＯを成膜後、フォトリソ・エッチング・レジスト剥離によって半導体層６を形成した（図１２（ｂ））。さらに、ソース電極４、ソース配線４’、ドレイン電極５、画素電極５’として、Ａｇインクをスクリーン印刷し１８０℃で焼成することによってパターンを形成した（図１２（ｃ））。その時の画素電極５’（＝画素の有効領域８）の形状は、図５のようであり、１画素は４００μｍ、Ａは１００μｍ、Ｂは１００μｍである。ソース電極４、ソース配線４’、ドレイン電極５の厚さが約１０μｍだったのに対し、画素電極５’の厚さは約２０μｍとなった。
【００８７】
こうして作製した薄膜トランジスタアレイに、別基板１１であるＰＥＴ上に対向電極１２としてＩＴＯを付け、表示媒体１３として電気泳動カプセルを塗布したものを貼合せて電気泳動表示体とした（図１２（ｄ））。駆動時間を変えることで図２２のような駆動ができ、平均明度が図２７のように変化することを確認した。なお、画素電極５’と対向電極１２の距離は約５０μｍであった。
【００８８】
（実施例１０）
本発明の実施例について、図１７を用いて説明する。図１７（ｄ）に示す素子を、図１７（ａ）〜（ｄ）の工程によって作製した。まず初めに、絶縁基板１であるＰＥＮ上に、スパッタによってＡｌを５０ｎｍ成膜し、フォトリソおよびウェットエッチによってゲート電極２、キャパシタ電極１０を形成した（図１７（ａ））。次に、スパッタによってゲート絶縁膜３としてＳｉＯＮを成膜し、さらにスパッタによって半導体ＩｎＧａＺｎＯを成膜後、フォトリソ・エッチング・レジスト剥離によって半導体層６を形成した（図１７（ｂ））。さらに、ソース電極４、ソース配線４‘、ドレイン電極５、画素電極５’として、Ａｇインクをオフセット印刷し１８０℃で焼成することによってパターンを形成した（図１７（ｃ））。
【００８９】
次に、フッ素樹脂をスクリーン印刷することにより、絶縁層７を形成した（図１７（ｄ））。その時の画素電極５’から絶縁層７を差し引いた形状（画素の有効領域８）は、図５のようであり、１画素は４００μｍ、Ａは１００μｍ、Ｂは１００μｍである。ソース電極４、ソース配線４’、ドレイン電極５、画素電極５’の厚さは５０ｎｍ、絶縁層７の厚さは約１０μｍであった。
【００９０】
こうして作製した薄膜トランジスタアレイに、別基板１１であるＰＥＴ上に対向電極１２としてＩＴＯを付け、表示媒体１３として電気泳動カプセルを塗布したものを貼合せて電気泳動表示体とした（図１７（ｅ））。駆動時間を変えることで図２２のような駆動ができ、平均明度が図２７のように変化することを確認した。なお、画素電極５’と対向電極１２の距離は約５０μｍであった。
【００９１】
（実施例１１）
本発明の実施例２と同様の方法により、図１３（ｄ）に示す素子を、図１３（ａ）〜（ｄ）の工程によって作製した。ただし、１画素は５００μｍ、Ａは５０μｍ、Ｂは２００μｍである。ソース電極４、ソース配線４’、ドレイン電極５、画素電極５’の厚さは５０ｎｍ、絶縁層７の厚さは約１０μｍであった。
【００９２】
こうして作製した薄膜トランジスタアレイに、別基板１１であるＰＥＴ上に対向電極１２としてＩＴＯを付け、表示媒体１３として電気泳動カプセルを塗布したものを貼合せて電気泳動表示体とした（図１３（ｅ））。駆動時間を変えることで図２２のような駆動ができ、平均明度が図２７のように変化することを確認した。なお、画素電極５’と対向電極１２の距離は約５０μｍであった。
【００９３】
（実施例１２）
本発明の実施例２と同様の方法により、図１４（ｄ）に示す素子を、図１３（ａ）〜（ｄ）の工程によって作製した。ただし、１画素は２００μｍ、Ａは５０μｍ、Ｂは５０μｍである。ソース電極４、ソース配線４’、ドレイン電極５、画素電極５’の厚さは５０ｎｍ、絶縁層７の厚さは約１０μｍであった。
【００９４】
こうして作製した薄膜トランジスタアレイに、別基板１１であるＰＥＴ上に対向電極１２としてＩＴＯを付け、表示媒体１３として電気泳動カプセルを塗布したものを貼合せて電気泳動表示体とした（図１４（ｅ））。駆動時間を変えることで図２２のような駆動ができ、平均明度が図２７のように変化することを確認した。なお、画素電極５’と対向電極１２の距離は約５０μｍであった。
【００９５】
（実施例１３）
本発明の実施例２と同様の方法により、図１３（ｄ）に示す素子を、図１３（ａ）〜（ｄ）の工程によって作製した。ただし、１画素は４ｍｍ、Ａは２ｍｍ、Ｂは２ｍｍである。ソース電極４、ソース配線４’、ドレイン電極５、画素電極５’の厚さは５０ｎｍ、絶縁層７の厚さは約１０μｍであった。
【００９６】
こうして作製した薄膜トランジスタアレイに、別基板１１であるＰＥＴ上に対向電極１２としてＩＴＯを付け、表示媒体１３として電気泳動カプセルを塗布したものを貼合せて電気泳動表示体とした（図１３（ｅ））。駆動時間を変えることで図２２のような駆動ができ、平均明度が図２９のように変化することを確認した。なお、画素電極５’と対向電極１２の距離は約５０μｍであった。
【００９７】
（比較例１）
本発明の実施例１と同様の方法により、図３３（ｄ）に示す素子を、図３３（ａ）〜（ｄ）の工程によって作製した。さらに画素電極５’上に開口を有する層間絶縁膜４０と上部画素電極４１をスクリーン印刷によって形成した（図３３（ｅ）、（ｆ））。ただし、１画素は４００μｍ、上部画素電極の大きさは３８０μｍ角（これが画素の有効領域８）、従ってＡは３８０μｍ、Ｂは２０μｍである。
【００９８】
こうして作製した薄膜トランジスタアレイに、別基板１１であるＰＥＴ上に対向電極１２としてＩＴＯを付け、表示媒体１３として電気泳動カプセルを塗布したものを貼合せて電気泳動表示体とした（図３３（ｇ））。駆動時間を変えた場合、平均明度が図３１のように変化することを確認した。しかし、隣接する上部画素電極４１間の短絡が多く、表示品質が悪かった。なお、上部画素電極４１と対向電極１２の距離は約５０μｍであった。
【符号の説明】
【００９９】
１…絶縁基板、２…ゲート電極、２’…ゲート配線、３…ゲート絶縁膜、４…ソース電極、４’…ソース配線、５…ドレイン電極、５’…画素電極、６…半導体層、７…絶縁層、８…画素の有効領域、９…画素の有効領域のネガパターン、１０…キャパシタ電極、１０’…キャパシタ配線、１１…別基板、１２…対向電極、１３…表示媒体、２０…サンプル、２１…スクリーン印刷、２２…グラビア版、２３…凸版、２４…ブランケット、２５…インクジェットヘッド、２６…ディスペンスノズル、２７…インク液滴、３０…色変化領域、３１…電気力線、４０…層間絶縁膜、４１…上部画素電極。
【特許請求の範囲】
【請求項１】
絶縁基板上に、ゲート電極と、ゲート絶縁膜と、ソース電極と、画素電極に接続されたドレイン電極と、ソース・ドレイン間に形成された半導体層を少なくとも有する薄膜トランジスタを、複数のゲート電極がゲート配線に、複数のソース電極がソース配線に接続された状態でマトリクス状に配置した薄膜トランジスタアレイであって、該画素電極が幅Ａを主体とするパターンであり、該画素電極のネガパターンが幅Ｂを主体とするパターンであり、幅Ａが幅Ｂ以下であることを特徴とする薄膜トランジスタアレイ。
【請求項２】
絶縁基板上に、ゲート電極と、ゲート絶縁膜と、ソース電極と、画素電極に接続されたドレイン電極と、ソース・ドレイン間に形成された半導体層と、少なくとも半導体層を覆う絶縁層を有する薄膜トランジスタを、複数のゲート電極がゲート配線に、複数のソース電極がソース配線に接続された状態でマトリクス状に配置した薄膜トランジスタアレイであって、画素の有効領域が画素電極の形状から絶縁層の形状を差し引いた部分であり、該有効領域が幅Ａを主体とするパターンであり、該有効領域のネガパターンが幅Ｂを主体とするパターンであり、幅Ａが幅Ｂ以下であることを特徴とする請求項１に記載の薄膜トランジスタアレイ。
【請求項３】
前記半導体層が、有機半導体または酸化物半導体であることを特徴とする請求項１又は２に記載の薄膜トランジスタアレイ。
【請求項４】
請求項１ないし３のいずれかに記載の薄膜トランジスタアレイの画素電極と、対向電極との間に、表示媒体を有することを特徴とする表示装置。
【請求項５】
絶縁基板上に、ゲート電極と、ゲート絶縁膜と、ソース電極と、画素電極に接続されたドレイン電極と、ソース・ドレイン間に形成された半導体層を少なくとも有する薄膜トランジスタを、複数のゲート電極がゲート配線に、複数のソース電極がソース配線に接続された状態でマトリクス状に配置した薄膜トランジスタアレイの画素電極と、対向電極との間に、表示媒体を有することを特徴とする表示装置であって、該画素電極のネガパターンまたは該画素の有効領域のネガパターンが幅Ｂを主体とするパターンであり、前記対向電極と、前記薄膜トランジスタアレイの画素電極または画素の有効領域との距離Ｃが、幅Ｂの４分の１以上幅Ｂ以下であることを特徴とする表示装置。
【請求項６】
前記表示媒体が、電気泳動体であることを特徴とする請求項４又は５に記載の表示装置。
【請求項７】
絶縁基板上にゲート配線およびそれに接続されたゲート電極を形成する工程と、ゲート絶縁膜を形成する工程と、ソース配線およびそれに接続されたソース電極と、ドレイン電極およびそれに接続された画素電極を形成する工程と、ソース・ドレイン間に半導体層を形成する工程と、を少なくとも有することを特徴とする薄膜トランジスタアレイの製造方法であって、該ソース配線およびそれに接続されたソース電極とドレイン電極およびそれに接続された画素電極を形成する工程が、画素電極が幅Ａを主体とするパターンであり、画素電極のネガパターンが幅Ｂを主体とするパターンであり、幅Ａが幅Ｂ以下であるように行われることを特徴とする薄膜トランジスタアレイの製造方法。
【請求項８】
絶縁基板上にゲート配線およびそれに接続されたゲート電極を形成する工程と、ゲート絶縁膜を形成する工程と、ソース配線およびそれに接続されたソース電極と、ドレイン電極およびそれに接続された画素電極を形成する工程と、ソース・ドレイン間に半導体層を形成する工程と、少なくとも半導体層を覆う絶縁層を形成する工程と、を少なくとも有することを特徴とする薄膜トランジスタアレイの製造方法であって、該少なくとも半導体層を覆う絶縁層を形成する工程が、画素の有効領域が幅Ａを主体とするパターンであり、画素の有効領域のネガパターンが幅Ｂを主体とするパターンであり、幅Ａが幅Ｂ以下であるように行われることを特徴とする薄膜トランジスタアレイの製造方法。
【請求項９】
請求項７又は８に記載の製造工程の後、さらに対向電極を有する別基板との間に表示媒体を挟みこむ工程を少なくとも有する表示装置の製造方法。
【請求項１０】
絶縁基板上にゲート配線およびそれに接続されたゲート電極を形成する工程と、ゲート絶縁膜を形成する工程と、ソース配線およびそれに接続されたソース電極と、ドレイン電極およびそれに接続された画素電極を形成する工程と、ソース・ドレイン間に半導体層を形成する工程と、対向電極を有する別基板との間に表示媒体を挟みこむ工程と、を少なくとも有する表示装置の製造方法であって、該対向電極を有する別基板との間に表示媒体を挟みこむ工程が、画素の有効領域のネガパターンが幅Ｂを主体とするパターンであり、対向電極と画素の有効領域との距離Ｃが幅Ｂの４分の１以上Ｂ以下であるように行われることを特徴とする表示装置の製造方法。
【請求項１１】
前記ソース配線およびそれに接続されたソース電極と、ドレイン電極およびそれに接続された画素電極を形成する工程が、印刷法であることを特徴とする請求項９又は１０に記載の表示装置の製造方法。
【請求項１２】
半導体層を形成する工程が、印刷法であることを特徴とする請求項９ないし１１のいずれかに記載の表示装置の製造方法。
【請求項１３】
半導体層を覆う絶縁層を形成する工程が、印刷法であることを特徴とする請求項９ないし１２のいずれかに記載の表示装置の製造方法。
【請求項１】
絶縁基板上に、ゲート電極と、ゲート絶縁膜と、ソース電極と、画素電極に接続されたドレイン電極と、ソース・ドレイン間に形成された半導体層を少なくとも有する薄膜トランジスタを、複数のゲート電極がゲート配線に、複数のソース電極がソース配線に接続された状態でマトリクス状に配置した薄膜トランジスタアレイであって、該画素電極が幅Ａを主体とするパターンであり、該画素電極のネガパターンが幅Ｂを主体とするパターンであり、幅Ａが幅Ｂ以下であることを特徴とする薄膜トランジスタアレイ。
【請求項２】
絶縁基板上に、ゲート電極と、ゲート絶縁膜と、ソース電極と、画素電極に接続されたドレイン電極と、ソース・ドレイン間に形成された半導体層と、少なくとも半導体層を覆う絶縁層を有する薄膜トランジスタを、複数のゲート電極がゲート配線に、複数のソース電極がソース配線に接続された状態でマトリクス状に配置した薄膜トランジスタアレイであって、画素の有効領域が画素電極の形状から絶縁層の形状を差し引いた部分であり、該有効領域が幅Ａを主体とするパターンであり、該有効領域のネガパターンが幅Ｂを主体とするパターンであり、幅Ａが幅Ｂ以下であることを特徴とする請求項１に記載の薄膜トランジスタアレイ。
【請求項３】
前記半導体層が、有機半導体または酸化物半導体であることを特徴とする請求項１又は２に記載の薄膜トランジスタアレイ。
【請求項４】
請求項１ないし３のいずれかに記載の薄膜トランジスタアレイの画素電極と、対向電極との間に、表示媒体を有することを特徴とする表示装置。
【請求項５】
絶縁基板上に、ゲート電極と、ゲート絶縁膜と、ソース電極と、画素電極に接続されたドレイン電極と、ソース・ドレイン間に形成された半導体層を少なくとも有する薄膜トランジスタを、複数のゲート電極がゲート配線に、複数のソース電極がソース配線に接続された状態でマトリクス状に配置した薄膜トランジスタアレイの画素電極と、対向電極との間に、表示媒体を有することを特徴とする表示装置であって、該画素電極のネガパターンまたは該画素の有効領域のネガパターンが幅Ｂを主体とするパターンであり、前記対向電極と、前記薄膜トランジスタアレイの画素電極または画素の有効領域との距離Ｃが、幅Ｂの４分の１以上幅Ｂ以下であることを特徴とする表示装置。
【請求項６】
前記表示媒体が、電気泳動体であることを特徴とする請求項４又は５に記載の表示装置。
【請求項７】
絶縁基板上にゲート配線およびそれに接続されたゲート電極を形成する工程と、ゲート絶縁膜を形成する工程と、ソース配線およびそれに接続されたソース電極と、ドレイン電極およびそれに接続された画素電極を形成する工程と、ソース・ドレイン間に半導体層を形成する工程と、を少なくとも有することを特徴とする薄膜トランジスタアレイの製造方法であって、該ソース配線およびそれに接続されたソース電極とドレイン電極およびそれに接続された画素電極を形成する工程が、画素電極が幅Ａを主体とするパターンであり、画素電極のネガパターンが幅Ｂを主体とするパターンであり、幅Ａが幅Ｂ以下であるように行われることを特徴とする薄膜トランジスタアレイの製造方法。
【請求項８】
絶縁基板上にゲート配線およびそれに接続されたゲート電極を形成する工程と、ゲート絶縁膜を形成する工程と、ソース配線およびそれに接続されたソース電極と、ドレイン電極およびそれに接続された画素電極を形成する工程と、ソース・ドレイン間に半導体層を形成する工程と、少なくとも半導体層を覆う絶縁層を形成する工程と、を少なくとも有することを特徴とする薄膜トランジスタアレイの製造方法であって、該少なくとも半導体層を覆う絶縁層を形成する工程が、画素の有効領域が幅Ａを主体とするパターンであり、画素の有効領域のネガパターンが幅Ｂを主体とするパターンであり、幅Ａが幅Ｂ以下であるように行われることを特徴とする薄膜トランジスタアレイの製造方法。
【請求項９】
請求項７又は８に記載の製造工程の後、さらに対向電極を有する別基板との間に表示媒体を挟みこむ工程を少なくとも有する表示装置の製造方法。
【請求項１０】
絶縁基板上にゲート配線およびそれに接続されたゲート電極を形成する工程と、ゲート絶縁膜を形成する工程と、ソース配線およびそれに接続されたソース電極と、ドレイン電極およびそれに接続された画素電極を形成する工程と、ソース・ドレイン間に半導体層を形成する工程と、対向電極を有する別基板との間に表示媒体を挟みこむ工程と、を少なくとも有する表示装置の製造方法であって、該対向電極を有する別基板との間に表示媒体を挟みこむ工程が、画素の有効領域のネガパターンが幅Ｂを主体とするパターンであり、対向電極と画素の有効領域との距離Ｃが幅Ｂの４分の１以上Ｂ以下であるように行われることを特徴とする表示装置の製造方法。
【請求項１１】
前記ソース配線およびそれに接続されたソース電極と、ドレイン電極およびそれに接続された画素電極を形成する工程が、印刷法であることを特徴とする請求項９又は１０に記載の表示装置の製造方法。
【請求項１２】
半導体層を形成する工程が、印刷法であることを特徴とする請求項９ないし１１のいずれかに記載の表示装置の製造方法。
【請求項１３】
半導体層を覆う絶縁層を形成する工程が、印刷法であることを特徴とする請求項９ないし１２のいずれかに記載の表示装置の製造方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【図２２】
【図２３】
【図２４】
【図２５】
【図２６】
【図２７】
【図２８】
【図２９】
【図３０】
【図３１】
【図３２】
【図３３】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【図２２】
【図２３】
【図２４】
【図２５】
【図２６】
【図２７】
【図２８】
【図２９】
【図３０】
【図３１】
【図３２】
【図３３】
【公開番号】特開２０１２−２０８４１６（Ｐ２０１２−２０８４１６Ａ）
【公開日】平成２４年１０月２５日（２０１２．１０．２５）
【国際特許分類】
【出願番号】特願２０１１−７５６１７（Ｐ２０１１−７５６１７）
【出願日】平成２３年３月３０日（２０１１．３．３０）
【出願人】（０００００３１９３）凸版印刷株式会社 (10,630)
【Ｆターム（参考）】
【公開日】平成２４年１０月２５日（２０１２．１０．２５）
【国際特許分類】
【出願日】平成２３年３月３０日（２０１１．３．３０）
【出願人】（０００００３１９３）凸版印刷株式会社 (10,630)
【Ｆターム（参考）】
[ Back to top ]